Nothing Special   »   [go: up one dir, main page]

CN108389542B - 一种移位寄存器单元及其驱动方法、栅极驱动电路 - Google Patents

一种移位寄存器单元及其驱动方法、栅极驱动电路 Download PDF

Info

Publication number
CN108389542B
CN108389542B CN201810223962.1A CN201810223962A CN108389542B CN 108389542 B CN108389542 B CN 108389542B CN 201810223962 A CN201810223962 A CN 201810223962A CN 108389542 B CN108389542 B CN 108389542B
Authority
CN
China
Prior art keywords
pull
node
noise reduction
switching tube
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810223962.1A
Other languages
English (en)
Other versions
CN108389542A (zh
Inventor
许志财
孙佳
肖利军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810223962.1A priority Critical patent/CN108389542B/zh
Publication of CN108389542A publication Critical patent/CN108389542A/zh
Priority to US16/609,574 priority patent/US10825538B2/en
Priority to PCT/CN2019/077817 priority patent/WO2019179334A1/zh
Application granted granted Critical
Publication of CN108389542B publication Critical patent/CN108389542B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开一种移位寄存器单元及其驱动方法、栅极驱动电路，涉及显示技术领域，为解决现有的移位寄存器单元在保持时段容易出现漏电增加以及失去降噪能力的问题。所述移位寄存器单元包括：上拉节点控制模块、下拉节点控制模块、电容模块、输出模块和降噪调节模块；其中降噪调节模块分别与下拉节点和第一电平输入端连接，所述降噪调节模块用于：在保持时段中的降噪时段，控制降低所述下拉节点的电位的上升速率；在保持时段中的非降噪时段，控制降低所述下拉节点的电位的下降速率。本发明提供的移位寄存器单元用于提供栅极驱动信号。

Description

一种移位寄存器单元及其驱动方法、栅极驱动电路
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路。
背景技术
随着显示技术的不断发展，越来越多的显示装置采用阵列基板行驱动(英文：GateOn Array，以下简称GOA)技术，这种GOA技术是直接将栅极驱动电路集成在阵列基板的非显示区域上，在缩小了阵列基板的边框宽度的同时，还降低了生产成本，减少了生产工序。利用GOA技术集成在阵列基板上的栅极驱动电路包括若干个移位寄存器单元，每个移位寄存器单元对应阵列基板上的一条栅线，并通过输出栅极驱动信号来实现对该条栅线的驱动。
传统的移位寄存器单元的每个工作周期均包括四个时段，即输入时段、输出时段、复位时段和保持时段，其中在保持时段，移位寄存器单元能够通过时钟信号控制移位寄存器单元中的下拉节点的电位，进而控制移位寄存器单元的栅极驱动信号输出端处于没有输出的悬浮状态。但是在保持时段中当时钟信号处于高电平的状态时，容易导致移位寄存器单元中的漏电增加，进而使得移位寄存器单元中的薄膜晶体管的特性正向偏移；而当时钟信号处于低电平的状态时，会使得移位寄存器单元失去降噪能力，进而容易导致移位寄存器单元输出异常。
发明内容
本发明的目的在于提供一种移位寄存器单元及其驱动方法、栅极驱动电路，用于解决现有的移位寄存器单元在保持时段容易出现漏电增加以及失去降噪能力的问题。
为了实现上述目的，本发明提供如下技术方案：
本发明的第一方面提供一种移位寄存器单元，包括：
上拉节点控制模块，分别与输入信号端、上拉节点、复位端、第一电平输入端和下拉节点连接；
下拉节点控制模块，分别与第一时钟信号输入端、所述上拉节点、所述第一电平输入端和所述下拉节点连接；
电容模块，所述电容模块的第一端与所述上拉节点连接，所述电容模块的第二端与栅极驱动信号输出端连接；
输出模块，分别与第二时钟信号输入端、所述上拉节点、所述下拉节点、所述栅极驱动信号输出端、所述第一电平输入端和所述复位端连接；
降噪调节模块，分别与所述下拉节点和所述第一电平输入端连接，所述降噪调节模块用于：在保持时段中的降噪时段，控制降低所述下拉节点的电位的上升速率；在保持时段中的非降噪时段，控制降低所述下拉节点的电位的下降速率。
进一步地，所述降噪调节模块包括降噪电容，所述降噪电容的第一端与所述下拉节点连接，所述降噪电容的第二端与所述第一电平输入端连接。
进一步地，所述降噪调节模块还包括降噪电阻，所述降噪电容的第二端通过所述降噪电阻与所述第一电平输入端连接。
进一步地，所述移位寄存器单元还包括：
第一增强降噪模块，分别与所述输入信号端、所述第一时钟信号输入端和所述上拉节点连接，所述第一增强降噪模块用于：在所述第一时钟信号输入端的控制下，控制导通或断开所述输入信号端和所述上拉节点之间的连接；和/或，
第二增强降噪模块，分别与所述栅极驱动信号输出端、所述第一电平输入端和所述第一时钟信号输入端连接，所述第二增强降噪模块用于：在所述第一时钟信号输入端的控制下，控制导通或断开所述栅极驱动信号输出端和所述第一电平输入端之间的连接。
进一步地，所述上拉节点控制模块用于：在所述输入信号端的控制下，控制导通或断开所述上拉节点和所述输入信号端之间的连接，在所述复位端的控制下，控制导通或断开所述上拉节点和所述第一电平输入端之间的连接，在所述下拉节点的控制下，控制导通或断开所述上拉节点和所述第一电平输入端之间的连接；
所述输出模块用于：在所述上拉节点的控制下，控制导通或断开所述第二时钟信号输入端与所述栅极驱动信号输出端之间的连接；在所述下拉节点的控制下，控制导通或断开所述栅极驱动信号输出端和所述第一电平输入端之间的连接；在所述复位端的控制下，控制导通或断开所述栅极驱动信号输出端和所述第一电平输入端之间的连接。
进一步地，所述上拉节点控制模块包括：第一开关管、第二开关管和第三开关管；其中，
所述第一开关管的栅极和所述第一开关管的第二极均与所述输入信号端连接，所述第一开关管的第一极与所述上拉节点连接；
所述第二开关管的栅极与所述复位端连接，所述第二开关管的第一极与所述第一电平输入端连接，所述第二开关管的第二极与所述上拉节点连接；
所述第三开关管的栅极与所述下拉节点连接，所述第三开关管的第一极与所述第一电平输入端连接，所述第三开关管的第二极与所述上拉节点连接。
进一步地，所述输出模块包括：第四开关管、第五开关管和第六开关管；其中，
所述第四开关管的栅极与所述上拉节点连接，所述第四开关管的第一极与所述栅极驱动信号输出端连接，所述第四开关管的第二极与所述第二时钟信号输入端连接；
所述第五开关管的栅极与所述下拉节点连接，所述第五开关管的第一极与所述第一电平输入端连接，所述第五开关管的第二极与所述栅极驱动信号输出端连接；
所述第六开关管的栅极与所述复位端连接，所述第六开关管的第一极与所述第一电平输入端连接，所述第六开关管的第二极与所述栅极驱动信号输出端连接。
进一步地，所述下拉节点控制模块包括：第七开关管、第八开关管、第九开关管和第十开关管；其中，
所述第七开关管的栅极和所述第七开关管的第二极均与所述第一时钟信号输入端连接，所述第七开关管的第一极与下拉控制节点连接；
所述第八开关管的栅极与所述上拉节点连接，所述第八开关管的第一极与所述第一电平输入端连接，所述第八开关管的第二极与所述下拉控制节点连接；
所述第九开关管的栅极与所述下拉控制节点连接，所述第九开关管的第一极与所述下拉节点连接，所述第九开关管的第二极与所述第一时钟信号输入端连接；
所述第十开关管的栅极与所述上拉节点连接，所述第十开关管的第一极与所述第一电平输入端连接，所述第十开关管的第二极与所述下拉节点连接。
进一步地，第一增强降噪模块包括第十一开关管，所述第十一开关管的栅极与所述第一时钟信号输入端连接，所述第十一开关管的第一极与所述上拉节点连接，所述第十一开关管的第二极与所述输入信号端连接；
第二增强降噪模块包括第十二开关管，所述第十二开关管的栅极与所述第一时钟信号输入端连接，所述第十二开关管的第一极与所述第一电平输入端连接，所述第十二开关管的第二极与所述栅极驱动信号输出端连接。
基于上述移位寄存器单元的技术方案，本发明的第二方面提供一种栅极驱动电路，包括上述移位寄存器单元。
基于上述移位寄存器单元的技术方案，本发明的第三方面提供一种移位寄存器单元的驱动方法，应用于上述移位寄存器单元，所述驱动方法包括：
在保持时段中的降噪时段，降噪调节模块控制降低下拉节点的电位的上升速率；在保持时段中的非降噪时段，所述降噪调节模块控制降低所述下拉节点的电位的下降速率。
本发明提供的技术方案中，包括降噪调节模块，该降噪调节模块分别与下拉节点和第一电平输入端连接，用于在保持时段中的降噪时段，控制降低下拉节点的电位的上升速率，在保持时段中的非降噪时段，控制降低下拉节点的电位的下降速率。因此，本发明提供的技术方案能够在降噪时段中，使下拉节点的电位由低电位缓慢上升至高电位，从而实现在保证移位寄存器单元的降噪能力的同时，提升了移位寄存器单元的抗漏电能力；而且在非降噪时段中，使下拉节点的电位由高电位缓慢下降至低电位，从而实现在保证移位寄存器单元的抗漏电能力的同时，保持一定的降噪能力。
可见，本发明实施例提供的技术方案能够在保持时段既保证降噪能力，又减少漏电情况的发生，不仅使得在长期使用的过程中，移位寄存器单元中的薄膜晶体管的特性稳定，不容易发生阈值电压偏移，还使得移位寄存器单元在整个保持时段均能够保持良好的降噪性能，从而很好的保证了移位寄存器单元的工作稳定性。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的移位寄存器单元的模块示意图；
图2为本发明实施例提供的移位寄存器单元的工作时序图；
图3为本发明实施例提供的移位寄存器单元的结构示意图；
图4为本发明实施例提供的降噪调节模块取不同值时对应的PD点的电位示意图；
图5为本发明实施例提供的降噪调节模块中的电阻示意图。
附图标记：
1-上拉节点控制模块， 2-下拉节点控制模块，
3-输出模块， 4-电容模块，
5-降噪调节模块， 6-第一增强降噪模块，
7-第二增强降噪模块， INPUT-输入信号端，
PU-上拉节点， RESET-复位端，
VSS-第一电平输入端， PD-下拉节点，
PD_CN-下拉控制节点， P1-输入时段，
P2-输出时段， P3-复位时段，
P4-保持时段， CLKB-第一时钟信号输入端，
CLK-第二时钟信号输入端， OUTPUT-栅极驱动信号输出端，
C1-第一电容， C2-降噪电容，
R-降噪电阻， T1-第一开关管，
T2-第二开关管， T3-第三开关管，
T4-第四开关管， T5-第五开关管，
T6-第六开关管， T7-第七开关管，
T8-第八开关管， T9-第九开关管，
T10-第十开关管， T11-第十一开关管，
T12-第十二开关管， 101-第一条曲线，
102-第二条曲线， 103-第三条曲线，
104-第四条曲线， 105-第五条曲线，
106-第六条曲线， Gate-栅极，
SD-源漏金属电极， Via-过孔。
具体实施方式
为了进一步说明本发明实施例提供的移位寄存器单元及其驱动方法、栅极驱动电路，下面结合说明书附图进行详细描述。
如背景技术所述，传统的移位寄存器单元的一个工作周期依次包括：输入时段、输出时段、复位时段和保持时段，其中在输入时段、输出时段和复位时段主要实现如下功能：先通过移位寄存器单元中的栅极驱动信号输出端输出栅极驱动信号至阵列基板上对应的栅线，然后再将栅极驱动信号复位至栅极关断电压；在保持时段，通过时钟信号控制移位寄存器单元中的部分薄膜晶体管工作，从而使得栅极驱动信号输出端的电位能够保持在栅极关断电压。
现有技术中，移位寄存器单元根据实际工作情况的不同，可设置时钟信号在保持时段为具有高、低电平的方波信号，也可设置时钟信号在保持时段为直流的低电平信号或直流的高电平信号。但是无论时钟信号在保持阶段为哪种类型的信号，均会导致移位寄存器单元容易出现如下问题：
问题一，时钟信号处于高电平，可能导致移位寄存器单元中与时钟信号相关联的薄膜晶体管出现严重的漏电情况，进而使得在长期使用中，薄膜晶体管容易出现阈值电压漂移，导致移位寄存器单元的输出异常，产生信赖性问题。
问题二，时钟信号处于低电平，可能导致移位寄存器单元中用于实现降噪功能的薄膜晶体管处于截止状态，进而使得移位寄存器单元失去降噪能力，导致移位寄存器单元输出异常。
除上述问题之外，由于为了保证移位寄存器单元的正常工作，时钟信号在整个工作周期中，会在高电平和低电平之间变化，使得移位寄存器单元仅能够在部分时间内控制用于降噪的薄膜晶体管导通，进而使移位寄存单元具有降噪能力，可见，现有技术中的移位寄存器单元还存在降噪时间较短，容易出现噪声的问题。
基于上述问题的存在，本发明实施例提供了一种移位寄存器单元，如图1所示，该移位寄存器单元包括：上拉节点控制模块1、下拉节点控制模块2、电容模块4、输出模块3和降噪调节模块5；其中，上拉节点控制模块1分别与输入信号端INPUT、上拉节点PU、复位端RESET、第一电平输入端VSS和下拉节点PD连接；下拉节点控制模块2分别与第一时钟信号输入端CLKB、上拉节点PU、第一电平输入端VSS和下拉节点PD连接；电容模块4的第一端与上拉节点PU连接，电容模块4的第二端与栅极驱动信号输出端OUTPUT连接；输出模块3分别与第二时钟信号输入端CLK、上拉节点PU、下拉节点PD、栅极驱动信号输出端OUTPUT、第一电平输入端VSS和复位端RESET连接；降噪调节模块5分别与下拉节点PD和第一电平输入端VSS连接，且降噪调节模块5用于：在保持时段P4中的降噪时段，控制降低下拉节点PD的电位的上升速率；在保持时段P4中的非降噪时段，控制降低下拉节点PD的电位的下降速率。
具体地，如图2所示，上述移位寄存器单元的一个工作周期依次包括：输入时段P1、输出时段P2、复位时段P3和保持时段P4，在一个工作周期内移位寄存器单元的工作过程为：
在输入时段P1，在输入信号端INPUT的控制下，上拉节点控制模块1控制输入信号端INPUT与上拉节点PU连接，将上拉节点PU的电位拉高；在上拉节点PU的控制下，下拉节点控制模块2控制下拉节点PD和第一电平输入端VSS连接。
在输出时段P2，在第二时钟信号输入端CLK和上拉节点PU的控制下，输出模块3控制第二时钟信号输入端CLK与栅极驱动信号输出端OUTPUT连接，使栅极驱动信号输出端OUTPUT输出栅极驱动信号，并将上拉节点PU的电位进一步拉高；在上拉节点PU的控制下，下拉节点控制模块2继续控制下拉节点PD和第一电平输入端VSS连接。
在复位时段P3，在复位端RESET的控制下，上拉节点控制模块1控制上拉节点PU与第一电平输入端VSS连接，将上拉节点PU的电位拉低；在第一时钟信号输入端CLKB和低电位的上拉节点PU的控制下，下拉节点控制模块2控制第一时钟信号输入端CLKB与下拉节点PD连接，将下拉节点PD的电位拉高；在高电位的下拉节点PD的控制下，上拉节点控制模块1控制上拉节点PU与第一电平输入端VSS连接；在高电位的下拉节点PD的控制下，输出模块3控制栅极驱动信号输出端OUTPUT与第一电平输入端VSS连接，使栅极驱动信号输出端OUTPUT不输出栅极驱动信号；在复位端RESET的控制下，输出模块3控制栅极驱动信号输出端OUTPUT与第一电平输入端VSS连接。
在保持时段P4，在第一时钟信号输入端CLKB和低电位的上拉节点PU的控制下，下拉节点控制模块2控制下拉节点PD的电位与第一时钟信号(是由第一时钟信号输入端CLKB输入的)同步变化；进一步地，该保持时段P4包括降噪时段和非降噪时段，在降噪时段中，下拉节点PD的电位跟随第一时钟信号变化为高电位，高电位的下拉节点PD能够通过控制输出模块3使栅极驱动信号输出端OUTPUT与第一电平输入端VSS连接，并能够通过控制上拉节点控制模块1使上拉节点PU与第一电平输入端VSS连接，从而实现对移位寄存器单元的降噪作用。在非降噪时段，下拉节点PD的电位跟随第一时钟信号变化为低电位，使得与下拉节点PD连接的各模块中的薄膜晶体管均不会产生较高的漏电，从而降低了各薄膜晶体管特性正向偏移的风险。另外，在该保持时段P4中，上拉节点PU处于低电位，在低电位的上拉节点PU的控制下，输出模块3控制栅极驱动信号输出端OUTPUT与第二时钟信号输入端CLK不连接，进一步使得栅极驱动信号输出端OUTPUT不输出栅极驱动信号。
此外，在该保持时段P4中，降噪调节模块5对下拉节点PD的电位的变化速率进行调控，具体地，在保持时段P4中的降噪时段，控制降低下拉节点PD的电位的上升速率；在保持时段P4中的非降噪时段，控制降低下拉节点PD的电位的下降速率。
结合上述实施例提供的移位寄存器单元的结构和具体工作过程可知，本发明实施例提供的移位寄存器单元中，包括降噪调节模块5，该降噪调节模块5分别与下拉节点PD和第一电平输入端VSS连接，用于在保持时段P4中的降噪时段，控制降低下拉节点PD的电位的上升速率，在保持时段P4中的非降噪时段，控制降低下拉节点PD的电位的下降速率。因此，本发明实施例提供的移位寄存器单元能够在降噪时段中，使下拉节点PD的电位由低电位缓慢上升至高电位，从而实现在保证移位寄存器单元的降噪能力的同时，提升了移位寄存器单元的抗漏电能力；而且在非降噪时段中，使下拉节点PD的电位由高电位缓慢下降至低电位，从而实现在保证移位寄存器单元的抗漏电能力的同时，保持一定的降噪能力。
可见，本发明实施例提供的移位寄存器单元能够在保持时段P4既保证降噪能力，又减少漏电情况的发生，不仅使得在长期使用的过程中，移位寄存器单元中的薄膜晶体管的特性稳定，不容易发生阈值电压偏移，还使得移位寄存器单元在整个保持时段P4均能够保持良好的降噪性能，从而很好的保证了移位寄存器单元的工作稳定性。
上述实施例提供的降噪调节模块5的具体结构多种多样，可选的，如图3所示，降噪调节模块5包括降噪电容C2，降噪电容C2的第一端与下拉节点PD连接，降噪电容C2的第二端与第一电平输入端VSS连接。
具体地，当上述降噪调节模块5包括降噪电容C2时，在降噪时段，下拉节点PD的电位跟随第一时钟信号变化为高电位的过程中，需要同时对降噪电容C2进行充电，从而延长了下拉节点PD变为高电平的时间，减缓了下拉节点PD的电位的上升速率。在非降噪时段，下拉节点PD的电位跟随第一时钟信号变化为低电位的过程中，由于降噪电容C2能够存储一定量的电荷，从而延长了下拉节点PD变为低电平的时间，减缓了下拉节点PD的电位的下降速率。因此，当上述降噪调节模块5包括降噪电容C2时，降噪电容C2能够在降噪时段减缓下拉节点PD的电位的上升速率，并能够在非降噪时段减缓了下拉节点PD的电位的下降速率，从而使得移位寄存器单元能够在整个保持时段P4中既具有降噪能力，又能够减少漏电情况的发生，保证了移位寄存器单元能够更稳定的工作。
进一步地，上述实施例提供的降噪调节模块5还可以包括降噪电阻R，且降噪电容C2的第二端通过降噪电阻R与第一电平输入端VSS连接。
具体地，当上述降噪调节模块5还包括连接在降噪电容C2和第一电平输入端VSS之间的降噪电阻R时，该降噪电阻R具有限流作用，从而进一步减少移位寄存器单元中漏电情况的产生。
值得注意的是，可通过调节降噪电容C2和降噪电阻R的取值，来使得移位寄存器单元能够实现不同的降噪能力和抗漏电能力，如图4所示，图4中绘制的第一条曲线101、第二条曲线102、第三条曲线103、第四条曲线104。第五条曲线105和第六条曲线106，是分别代表不同降噪电容C2值和降噪电阻R值下，下拉节点PD在保持时段P4的波形图；其中，第一条曲线101对应降噪电容C2和降噪电阻R均为0时，下拉节点PD在保持时段P4对应的曲线，能够看出在降噪电容C2和降噪电阻R均为0时，下拉节点PD对应的第一曲线101在A区域(非降噪时段)能够快速的由高电平变为低电平，导致在该非降噪时段，移位寄存器单元基本不具备降噪能力，而且第一曲线101在B区域(降噪时段)能够快速的由低电平变为高电平，导致在该降噪时段，会增加移位寄存器单元的漏电。
在改变降噪电容C2的容值和降噪电阻R的阻值后，能够对应得到其他的五条曲线，从图4中能够看出，在逐渐增大降噪电容C2的容值和降噪电阻R的阻值时，能够对应得到第二曲线102至第六曲线106，即降噪电容C2的容值和降噪电阻R的阻值的取值越大，下拉节点PD对应的曲线在A区域的下降速率越慢，在B区域的上升速率越慢，从而使得下拉节点PD在非降噪时间内具有较高的取值，在降噪时间内具有较低的取值，很好的保证了移位寄存器单元在保持时段P4既具有降噪能力，又具有抗漏电能力。
进一步地，上述降噪电阻R可以通过多种方式制备，如图5所示，可通过在对应的栅极Gate和源漏金属电极SD之间制作ITO图形，并通过调节ITO图形的形状来调节所形成的降噪电阻R的阻值。具体地，通过过孔Via在栅极Gate和源漏金属电极SD之间形成ITO图形，并可以进一步对形成的ITO图形进行构图，将其变为蛇形走线，通过调节蛇形走线的宽度和长度，来调节降噪电阻R的阻值。
进一步地，请继续参阅图1，上述实施例提供的移位寄存器单元还包括：第一增强降噪模块6和/或第二增强降噪模块7，其中，第一增强降噪模块6分别与输入信号端INPUT、第一时钟信号输入端CLKB和上拉节点PU连接，第一增强降噪模块6用于：在第一时钟信号输入端CLKB的控制下，控制导通或断开输入信号端INPUT和上拉节点PU之间的连接；第二增强降噪模块7，分别与栅极驱动信号输出端OUTPUT、第一电平输入端VSS和第一时钟信号输入端CLKB连接，第二增强降噪模块7用于：在第一时钟信号输入端CLKB的控制下，控制导通或断开栅极驱动信号输出端OUTPUT和第一电平输入端VSS之间的连接。
具体地，第一增强降噪模块6能够在输入时段P1和复位时段P3，在第一时钟信号输入端CLKB的控制下，控制导通输入信号端INPUT和上拉节点PU之间的连接，使得上拉节点PU的电位能够在输入时段P1更好的被拉高，并在复位时段P3更好的被拉低，从而实现对上拉节点PU的电位更有效的控制，提升了移位寄存器单元的降噪能力，保证了移位寄存器单元工作的稳定性。第一增强降噪模块6还能够在保持时段P4中的部分时段(例如：第一时钟信号输入端CLKB输入的第一时钟信号处于高电平的时段)控制导通输入信号端INPUT和上拉节点PU之间的连接，使得上拉节点PU的电位能够在该部分时段中被拉低，从而更好的提升移位寄存器单元的降噪能力，保证了移位寄存器单元工作的稳定性。
第二增强降噪模块7能够在输入时段P1和复位时段P3，在第一时钟信号输入端CLKB的控制下，控制导通栅极驱动信号输出端OUTPUT和第一电平输入端VSS之间的连接，使得栅极驱动信号输出端OUTPUT的电位能够在输入时段P1和复位时段P3更好的被拉低，从而实现对栅极驱动信号输出端OUTPUT的电位更有效的控制，提升了移位寄存器单元的降噪能力，保证了移位寄存器单元工作的稳定性。此外，第二增强降噪模块7还能够在保持时段P4中的部分时段控制导通栅极驱动信号输出端OUTPUT和第一电平输入端VSS之间的连接，使得栅极驱动信号输出端OUTPUT的电位能够在该部分时段中被拉低，从而更好的提升移位寄存器单元的降噪能力，保证了移位寄存器单元工作的稳定性。
进一步地，上述实施例提供的上拉节点控制模块1用于：在输入信号端INPUT的控制下，控制导通或断开上拉节点PU和输入信号端INPUT之间的连接，在复位端RESET的控制下，控制导通或断开上拉节点PU和第一电平输入端VSS之间的连接，在下拉节点PD的控制下，控制导通或断开上拉节点PU和第一电平输入端VSS之间的连接。
具体地，在输入时段P1，上拉节点控制模块1用于在输入信号端INPUT的控制下，控制导通上拉节点PU与输入信号端INPUT之间的连接，在除输入时段P1之外的其它时段，上拉节点控制模块1用于在输入信号端INPUT的控制下，控制断开上拉节点PU与输入信号端INPUT之间的连接。在复位时段P3，上拉节点控制模块1用于在复位端RESET的控制下，控制导通上拉节点PU和第一电平输入端VSS之间的连接，以及在下拉节点PD的控制下，控制导通上拉节点PU和第一电平输入端VSS之间的连接。在输入时段P1和输出时段P2，上拉节点控制模块1用于在复位端RESET的控制下，控制断开上拉节点PU和第一电平输入端VSS之间的连接，以及在下拉节点PD的控制下，控制断开上拉节点PU和第一电平输入端VSS之间的连接。在保持时段P4，上拉节点控制模块1用于在下拉节点PD的控制下，控制上拉节点PU和第一电平输入端VSS周期性的连接与断开。
进一步地，上述实施例提供的输出模块3用于：在上拉节点PU的控制下，控制导通或断开第二时钟信号输入端CLK与栅极驱动信号输出端OUTPUT之间的连接；在下拉节点PD的控制下，控制导通或断开栅极驱动信号输出端OUTPUT和第一电平输入端VSS之间的连接；在复位端RESET的控制下，控制导通或断开栅极驱动信号输出端OUTPUT和第一电平输入端VSS之间的连接。
具体地，在输入时段P1和输出时段P2，输出模块3用于在上拉节点PU的控制下，控制导通第二时钟信号输入端CLK与栅极驱动信号输出端OUTPUT之间的连接，在复位时段P3和保持时段P4，输出模块3用于在上拉节点PU的控制下，控制断开第二时钟信号输入端CLK与栅极驱动信号输出端OUTPUT之间的连接。在输入时段P1和输出时段P2，输出模块3还用于在下拉节点PD的控制下，控制断开栅极驱动信号输出端OUTPUT和第一电平输入端VSS之间的连接，在复位时段P3，输出模块3还用于在下拉节点PD的控制下，控制导通栅极驱动信号输出端OUTPUT和第一电平输入端VSS之间的连接，在保持时段P4，输出模块3还用于在下拉节点PD的控制下，控制栅极驱动信号输出端OUTPUT和第一电平输入端VSS周期性的连接与断开。
另外，在复位时段P3，输出模块3还用于在复位端RESET的控制下，控制导通栅极驱动信号输出端OUTPUT和第一电平输入端VSS之间的连接；在输入时段P1和输出时段P2，输出模块3还用于在复位端RESET的控制下，控制断开栅极驱动信号输出端OUTPUT和第一电平输入端VSS之间的连接。可见，上述实施例提供的输出模块3在复位时段P3，既能够在下拉节点PD的控制下，将栅极驱动信号输出端OUTPUT与第一电平输入端VSS连接，又能够在复位端RESET的控制下，将栅极驱动信号输出端OUTPUT与第一电平输入端VSS连接更好的保证了在复位时段P3，栅极驱动信号输出端OUTPUT不会输出栅极驱动信号，保证了移位寄存器单元工作的稳定性。
请继续参阅图3，上述实施例提供的上拉节点控制模块1包括：第一开关管T1、第二开关管T2和第三开关管T3；其中，第一开关管T1的栅极和第一开关管T1的第二极均与输入信号端INPUT连接，第一开关管T1的第一极与上拉节点PU连接；第二开关管T2的栅极与复位端RESET连接，第二开关管T2的第一极与第一电平输入端VSS连接，第二开关管T2的第二极与上拉节点PU连接；第三开关管T3的栅极与下拉节点PD连接，第三开关管T3的第一极与第一电平输入端VSS连接，第三开关管T3的第二极与上拉节点PU连接。
具体的，输入信号端INPUT控制第一开关管T1的导通与截止，从而控制输入信号端INPUT与上拉节点PU是否连接；复位端RESET控制第二开关管T2的导通与截止，从而控制上拉节点PU与第一电平输入端VSS是否连接；下拉节点PD控制第三开关管T3的导通与截止，从而控制上拉节点PU与第一电平输入端VSS是否连接。
上述实施例提供的输出模块3包括：第四开关管T4、第五开关管T5和第六开关管T6；其中，第四开关管T4的栅极与上拉节点PU连接，第四开关管T4的第一极与栅极驱动信号输出端OUTPUT连接，第四开关管T4的第二极与第二时钟信号输入端CLK连接；第五开关管T5的栅极与下拉节点PD连接，第五开关管T5的第一极与第一电平输入端VSS连接，第五开关管T5的第二极与栅极驱动信号输出端OUTPUT连接；第六开关管T6的栅极与复位端RESET连接，第六开关管T6的第一极与第一电平输入端VSS连接，第六开关管T6的第二极与栅极驱动信号输出端OUTPUT连接。
更详细的说，上拉节点PU控制第四开关管T4的导通与截止，从而控制第二时钟信号输入端CLK与栅极驱动信号输出端OUTPUT是否连接；下拉节点PD控制第五开关管T5的导通与截止，从而控制栅极驱动信号输出端OUTPUT与第一电平输入端VSS是否连接；复位端RESET控制第六开关管T6的导通与截止，从而控制栅极驱动信号输出端OUTPUT与第一电平输入端VSS是否连接。
上述实施例提供的下拉节点控制模块2包括：第七开关管T7、第八开关管T8、第九开关管T9和第十开关管T10；其中，第七开关管T7的栅极和第七开关管T7的第二极均与第一时钟信号输入端CLKB连接，第七开关管T7的第一极与下拉控制节点PD_CN连接；第八开关管T8的栅极与上拉节点PU连接，第八开关管T8的第一极与第一电平输入端VSS连接，第八开关管T8的第二极与下拉控制节点PD_CN连接；第九开关管T9的栅极与下拉控制节点PD_CN连接，第九开关管T9的第一极与下拉节点PD连接，第九开关管T9的第二极与第一时钟信号输入端CLKB连接；第十开关管T10的栅极与上拉节点PU连接，第十开关管T10的第一极与第一电平输入端VSS连接，第十开关管T10的第二极与下拉节点PD连接。
具体地，第一时钟信号输入端CLKB控制第七开关管T7的导通与截止，从而控制第一时钟信号输入端CLKB与下拉控制节点PD_CN是否连接；上拉节点PU控制第八开关管T8的导通与截止，从而控制下拉控制节点PD_CN与第一电平输入端VSS是否连接；下拉控制节点PD_CN控制第九开关管T9的导通与截止，从而控制第一时钟信号输入端CLKB与下拉节点PD是否连接；上拉节点PU控制第十开关管T10的导通与截止，从而控制第一电平输入端VSS与下拉节点PD是否连接。
更详细地说，在输入时段P1和输出时段P2，在第一时钟信号输入端CLKB的控制下，第七开关管T7导通，在上拉节点PU的控制下，第八开关管T8导通，从而使得下拉控制节点PD_CN与第一电平输入端VSS连接，控制下拉控制节点PD_CN的电位为低电位。在复位时段P3，在第一时钟信号输入端CLKB的控制下，第七开关管T7导通，在上拉节点PU的控制下，第八开关管T8截止，从而使得下拉控制节点PD_CN的电位为高电位，在上拉节点PU的控制下，第十开关管T10截止，在高电位的下拉控制节点PD_CN的控制下，第九开关管T9的导通，从而使得下拉节点PD与第一时钟信号输入端CLKB连接，使下拉节点PD得电位变为高电位。在保持时段P4，在第一时钟信号输入端CLKB的控制下，第七开关管T7和第九开关管T9周期性的导通和截止，使得下拉控制节点PD_CN的电位与第一时钟信号输入端CLKB输入的第一时钟信号的电位相同，下拉节点PD的电位与第一时钟信号输入端CLKB输入的第一时钟信号的电位相同。
进一步地，上述实施例提供的第一增强降噪模块6包括第十一开关管T11，第十一开关管T11的栅极与第一时钟信号输入端CLKB连接，第十一开关管T11的第一极与上拉节点PU连接，第十一开关管T11的第二极与输入信号端INPUT连接；具体地，第一时钟信号输入端CLKB控制第十一开关管T11的导通与截止，从而控制输入信号端INPUT与上拉节点PU是否连接。
进一步地，上述实施例提供的第二增强降噪模块7包括第十二开关管T12，第十二开关管T12的栅极与第一时钟信号输入端CLKB连接，第十二开关管T12的第一极与第一电平输入端VSS连接，第十二开关管T12的第二极与栅极驱动信号输出端OUTPUT连接。具体地，第一时钟信号输入端CLKB控制第十二开关管T12的导通与截止，从而控制栅极驱动信号输出端OUTPUT与第一电平输入端VSS是否连接。
需要说明的是，在本发明实施例中以各个开关管为N型晶体管，且第一极为源极，第二极为漏极为例进行说明。上述各个开关管也可以为P型晶体管，且各个开关管为P型晶体管的电路设计也在本申请的保护范围之内。另外，正常工作情况下，由第一电平输入端VSS输入的第一电平信号可选为低电平信号，即可将第一电平输入端VSS与电源负极连接，但不仅限于此。
本发明实施例还提供了一种栅极驱动电路，包括上述实施例提供的移位寄存器单元。
具体的，上述栅极驱动电路包括若干个移位寄存器单元，其中第N-1个移位寄存器单元对应的第N-1栅极驱动信号输出端，与第N个移位寄存器单元对应的第N输入信号端连接，第N个移位寄存器单元对应的第N复位端，与第N+1个移位寄存器单元对应的第N+1栅极驱动信号输出端连接。
由于上述实施例提供的移位寄存器单元中，包括降噪调节模块5，该降噪调节模块5能够在降噪时段中，使下拉节点PD的电位由低电位缓慢上升至高电位，从而实现在保证移位寄存器单元的降噪能力的同时，提升了移位寄存器单元的抗漏电能力；而且在非降噪时段中，使下拉节点PD的电位由高电位缓慢下降至低电位，从而实现在保证移位寄存器单元的抗漏电能力的同时，保持一定的降噪能力。因此，本发明实施例提供的栅极驱动电路在包括上述移位寄存器单元时，同样能够实现在保持时段P4既保证降噪能力，又减少漏电情况的发生，从而很好的保证了栅极驱动电路的工作稳定性。
值得注意，上述栅极驱动电路可通过如下方法制作：
基于上述实施例提供的移位寄存器单元的结构，建立满足实际需求的GOA模型；
使用仿真软件模拟建立的GOA模型，得到GOA模型中不同薄膜晶体管、降噪电容C2和降噪电阻R的参数；
根据上述模拟得到的参数，绘制GOA版图，并将GOA版图放置于面板版图中；
根据面板版图，通过成膜、曝光、刻蚀等工艺制备出完整的面板。
本发明实施例还提供了一种移位寄存器单元的驱动方法，应用于上述实施例提供的移位寄存器单元，所述驱动方法包括：在保持时段P4中的降噪时段，降噪调节模块5控制降低下拉节点PD的电位的上升速率；在保持时段P4中的非降噪时段，所述降噪调节模块5控制降低所述下拉节点PD的电位的下降速率。
具体地，上述移位寄存器单元的一个工作周期依次包括：输入时段P1、输出时段P2、复位时段P3和保持时段P4，在一个工作周期内驱动移位寄存器单元工作的驱动方法包括：
在输入时段P1，在输入信号端INPUT的控制下，上拉节点控制模块1控制输入信号端INPUT与上拉节点PU连接，将上拉节点PU的电位拉高；在上拉节点PU的控制下，下拉节点控制模块2控制下拉节点PD和第一电平输入端VSS连接。
在输出时段P2，在第二时钟信号输入端CLK和上拉节点PU的控制下，输出模块3控制第二时钟信号输入端CLK与栅极驱动信号输出端OUTPUT连接，使栅极驱动信号输出端OUTPUT输出栅极驱动信号，并将上拉节点PU的电位进一步拉高；在上拉节点PU的控制下，下拉节点控制模块2继续控制下拉节点PD和第一电平输入端VSS连接。
在复位时段P3，在复位端RESET的控制下，上拉节点控制模块1控制上拉节点PU与第一电平输入端VSS连接，将上拉节点PU的电位拉低；在第一时钟信号输入端CLKB和低电位的上拉节点PU的控制下，下拉节点控制模块2控制第一时钟信号输入端CLKB与下拉节点PD连接，将下拉节点PD的电位拉高；在高电位的下拉节点PD的控制下，上拉节点控制模块1控制上拉节点PU与第一电平输入端VSS连接；在高电位的下拉节点PD的控制下，输出模块3控制栅极驱动信号输出端OUTPUT与第一电平输入端VSS连接，使栅极驱动信号输出端OUTPUT不输出栅极驱动信号；在复位端RESET的控制下，输出模块3控制栅极驱动信号输出端OUTPUT与第一电平输入端VSS连接。
在保持时段P4，在第一时钟信号输入端CLKB和低电位的上拉节点PU的控制下，下拉节点控制模块2控制下拉节点PD的电位与第一时钟信号(是由第一时钟信号输入端CLKB输入的)同步变化；进一步地，该保持时段P4包括降噪时段和非降噪时段，在降噪时段中，下拉节点PD的电位跟随第一时钟信号变化为高电位，高电位的下拉节点PD能够通过控制输出模块3使栅极驱动信号输出端OUTPUT与第一电平输入端VSS连接，并能够通过控制上拉节点控制模块1使上拉节点PU与第一电平输入端VSS连接，从而实现对移位寄存器单元的降噪作用。在非降噪时段，下拉节点PD的电位跟随第一时钟信号变化为低电位，使得与下拉节点PD连接的各模块中的薄膜晶体管均不会产生较高的漏电，从而降低了各薄膜晶体管特性正向偏移的风险。另外，在该保持时段P4中，上拉节点PU处于低电位，在低电位的上拉节点PU的控制下，输出模块3控制栅极驱动信号输出端OUTPUT与第二时钟信号输入端CLK不连接，进一步使得栅极驱动信号输出端OUTPUT不输出栅极驱动信号。
此外，在该保持时段P4中，降噪调节模块5对下拉节点PD的电位的变化速率进行调控，具体地，在保持时段P4中的降噪时段，控制降低下拉节点PD的电位的上升速率；在保持时段P4中的非降噪时段，控制降低下拉节点PD的电位的下降速率。
在利用本发明实施例提供的驱动方法驱动上述移位寄存器单元时，能够在保持时段P4中的降噪时段，控制降低下拉节点PD的电位的上升速率，在保持时段P4中的非降噪时段，控制降低下拉节点PD的电位的下降速率；因此，在利用本发明实施例提供的驱动方法驱动上述移位寄存器单元时，能够在降噪时段中，使下拉节点PD的电位由低电位缓慢上升至高电位，从而实现在保证移位寄存器单元的降噪能力的同时，提升了移位寄存器单元的抗漏电能力；而且在非降噪时段中，使下拉节点PD的电位由高电位缓慢下降至低电位，从而实现在保证移位寄存器单元的抗漏电能力的同时，保持一定的降噪能力。
可见，在利用本发明实施例提供的驱动方法驱动上述移位寄存器单元时，能够在保持时段P4既保证移位寄存器单元的降噪能力，又减少漏电情况的发生，不仅使得在长期使用的过程中，移位寄存器单元中的薄膜晶体管的特性稳定，不容易发生阈值电压偏移，还使得移位寄存器单元在整个保持时段P4均能够保持良好的降噪性能，从而很好的保证了移位寄存器单元的工作稳定性。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种移位寄存器单元，其特征在于，包括：
上拉节点控制模块，分别与输入信号端、上拉节点、复位端、第一电平输入端和下拉节点连接；
下拉节点控制模块，分别与第一时钟信号输入端、所述上拉节点、所述第一电平输入端和所述下拉节点连接；
电容模块，所述电容模块的第一端与所述上拉节点连接，所述电容模块的第二端与栅极驱动信号输出端连接；
输出模块，分别与第二时钟信号输入端、所述上拉节点、所述下拉节点、所述栅极驱动信号输出端、所述第一电平输入端和所述复位端连接；
降噪调节模块，分别与所述下拉节点和所述第一电平输入端连接，所述降噪调节模块用于：在保持时段中的降噪时段，控制降低所述下拉节点的电位的上升速率；在保持时段中的非降噪时段，控制降低所述下拉节点的电位的下降速率；
所述降噪调节模块包括降噪电容，所述降噪电容的第一端与所述下拉节点连接，所述降噪电容的第二端与所述第一电平输入端连接；
所述降噪调节模块还包括降噪电阻，所述降噪电容的第二端通过所述降噪电阻与所述第一电平输入端连接，所述降噪电阻包括氧化铟锡图形，所述氧化铟锡图形的一端通过过孔与所述降噪电容的第二端耦接，所述氧化铟锡图形的另一端通过过孔与所述第一电平输入端耦接，所述氧化铟锡图形为蛇形走线，通过调节所述蛇形走线的宽度和长度，能够调节降噪电阻的阻值。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：
第一增强降噪模块，分别与所述输入信号端、所述第一时钟信号输入端和所述上拉节点连接，所述第一增强降噪模块用于：在所述第一时钟信号输入端的控制下，控制导通或断开所述输入信号端和所述上拉节点之间的连接；
和/或，
第二增强降噪模块，分别与所述栅极驱动信号输出端、所述第一电平输入端和所述第一时钟信号输入端连接，所述第二增强降噪模块用于：在所述第一时钟信号输入端的控制下，控制导通或断开所述栅极驱动信号输出端和所述第一电平输入端之间的连接。
3.根据权利要求1所述的移位寄存器单元，其特征在于，
所述上拉节点控制模块用于：在所述输入信号端的控制下，控制导通或断开所述上拉节点和所述输入信号端之间的连接，在所述复位端的控制下，控制导通或断开所述上拉节点和所述第一电平输入端之间的连接，在所述下拉节点的控制下，控制导通或断开所述上拉节点和所述第一电平输入端之间的连接；
所述输出模块用于：在所述上拉节点的控制下，控制导通或断开所述第二时钟信号输入端与所述栅极驱动信号输出端之间的连接；在所述下拉节点的控制下，控制导通或断开所述栅极驱动信号输出端和所述第一电平输入端之间的连接；在所述复位端的控制下，控制导通或断开所述栅极驱动信号输出端和所述第一电平输入端之间的连接。
4.根据权利要求1～3任一项所述的移位寄存器单元，其特征在于，所述上拉节点控制模块包括：第一开关管、第二开关管和第三开关管；其中，
所述第一开关管的栅极和所述第一开关管的第二极均与所述输入信号端连接，所述第一开关管的第一极与所述上拉节点连接；
所述第二开关管的栅极与所述复位端连接，所述第二开关管的第一极与所述第一电平输入端连接，所述第二开关管的第二极与所述上拉节点连接；
所述第三开关管的栅极与所述下拉节点连接，所述第三开关管的第一极与所述第一电平输入端连接，所述第三开关管的第二极与所述上拉节点连接。
5.根据权利要求1～3任一项所述的移位寄存器单元，其特征在于，所述输出模块包括：第四开关管、第五开关管和第六开关管；其中，
所述第四开关管的栅极与所述上拉节点连接，所述第四开关管的第一极与所述栅极驱动信号输出端连接，所述第四开关管的第二极与所述第二时钟信号输入端连接；
所述第五开关管的栅极与所述下拉节点连接，所述第五开关管的第一极与所述第一电平输入端连接，所述第五开关管的第二极与所述栅极驱动信号输出端连接；
所述第六开关管的栅极与所述复位端连接，所述第六开关管的第一极与所述第一电平输入端连接，所述第六开关管的第二极与所述栅极驱动信号输出端连接。
6.根据权利要求1～3任一项所述的移位寄存器单元，其特征在于，所述下拉节点控制模块包括：第七开关管、第八开关管、第九开关管和第十开关管；其中，
所述第七开关管的栅极和所述第七开关管的第二极均与所述第一时钟信号输入端连接，所述第七开关管的第一极与下拉控制节点连接；
所述第八开关管的栅极与所述上拉节点连接，所述第八开关管的第一极与所述第一电平输入端连接，所述第八开关管的第二极与所述下拉控制节点连接；
所述第九开关管的栅极与所述下拉控制节点连接，所述第九开关管的第一极与所述下拉节点连接，所述第九开关管的第二极与所述第一时钟信号输入端连接；
所述第十开关管的栅极与所述上拉节点连接，所述第十开关管的第一极与所述第一电平输入端连接，所述第十开关管的第二极与所述下拉节点连接。
7.根据权利要求2所述的移位寄存器单元，其特征在于，
第一增强降噪模块包括第十一开关管，所述第十一开关管的栅极与所述第一时钟信号输入端连接，所述第十一开关管的第一极与所述上拉节点连接，所述第十一开关管的第二极与所述输入信号端连接；
第二增强降噪模块包括第十二开关管，所述第十二开关管的栅极与所述第一时钟信号输入端连接，所述第十二开关管的第一极与所述第一电平输入端连接，所述第十二开关管的第二极与所述栅极驱动信号输出端连接。
8.一种栅极驱动电路，其特征在于，包括若干如权利要求1-7中任一项所述的移位寄存器单元。
9.一种移位寄存器单元的驱动方法，其特征在于，应用于如权利要求1～7任一项所述的移位寄存器单元，所述驱动方法包括：
在保持时段中的降噪时段，降噪调节模块中包括的降噪电容和降噪电阻控制降低下拉节点的电位的上升速率；在保持时段中的非降噪时段，所述降噪调节模块中包括的降噪电容和降噪电阻控制降低所述下拉节点的电位的下降速率。
CN201810223962.1A 2018-03-19 2018-03-19 一种移位寄存器单元及其驱动方法、栅极驱动电路 Active CN108389542B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810223962.1A CN108389542B (zh) 2018-03-19 2018-03-19 一种移位寄存器单元及其驱动方法、栅极驱动电路
US16/609,574 US10825538B2 (en) 2018-03-19 2019-03-12 Shift register unit, driving method thereof and gate driving circuit
PCT/CN2019/077817 WO2019179334A1 (zh) 2018-03-19 2019-03-12 移位寄存器单元及其驱动方法、栅极驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810223962.1A CN108389542B (zh) 2018-03-19 2018-03-19 一种移位寄存器单元及其驱动方法、栅极驱动电路

Publications (2)

Publication Number Publication Date
CN108389542A CN108389542A (zh) 2018-08-10
CN108389542B true CN108389542B (zh) 2021-01-22

Family

ID=63067028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810223962.1A Active CN108389542B (zh) 2018-03-19 2018-03-19 一种移位寄存器单元及其驱动方法、栅极驱动电路

Country Status (3)

Country Link
US (1) US10825538B2 (zh)
CN (1) CN108389542B (zh)
WO (1) WO2019179334A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389542B (zh) 2018-03-19 2021-01-22 京东方科技集团股份有限公司 一种移位寄存器单元及其驱动方法、栅极驱动电路
CN108364622B (zh) * 2018-04-24 2020-11-06 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、驱动装置和显示装置
CN112639953A (zh) * 2018-09-26 2021-04-09 深圳市柔宇科技股份有限公司 Goa电路、阵列基板及显示装置
CN109903718B (zh) * 2019-04-26 2022-06-24 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN110070822A (zh) * 2019-06-12 2019-07-30 京东方科技集团股份有限公司 一种移位寄存器单元及其驱动方法、栅极驱动电路
CN111415624B (zh) 2020-04-29 2021-05-14 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示装置
CN111627486B (zh) * 2020-06-18 2022-04-12 武汉京东方光电科技有限公司 一种移位寄存器、其驱动方法、驱动电路
US11741880B2 (en) * 2020-09-02 2023-08-29 Hefei Boe Optoelectronics Technology Co., Ltd. Driving method, driving circuitry and display device
CN112037728B (zh) * 2020-09-22 2022-03-15 成都中电熊猫显示科技有限公司 栅极驱动单元、栅极扫描驱动电路和液晶显示装置
TWI774330B (zh) * 2021-04-21 2022-08-11 友達光電股份有限公司 閘極驅動裝置及顯示面板
CN114023230A (zh) * 2021-07-26 2022-02-08 重庆康佳光电技术研究院有限公司 降噪电路及方法、显示装置
CN114495801B (zh) * 2022-03-10 2023-11-28 北京京东方显示技术有限公司 显示装置、栅极驱动电路、移位寄存单元及其驱动方法
CN115019741B (zh) * 2022-04-19 2024-07-02 京东方科技集团股份有限公司 阵列栅极驱动单元、电路及驱动方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101512336B1 (ko) * 2008-12-29 2015-04-15 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
CN102024500B (zh) * 2009-09-10 2013-03-27 北京京东方光电科技有限公司 移位寄存器单元及液晶显示器栅极驱动装置
KR101641312B1 (ko) 2009-12-18 2016-07-21 삼성디스플레이 주식회사 표시 패널
CN104575430B (zh) 2015-02-02 2017-05-31 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105118414B (zh) 2015-09-17 2017-07-28 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN105938711B (zh) * 2016-06-06 2018-07-06 京东方科技集团股份有限公司 阵列栅极驱动电路及其驱动方法
CN108389542B (zh) 2018-03-19 2021-01-22 京东方科技集团股份有限公司 一种移位寄存器单元及其驱动方法、栅极驱动电路

Also Published As

Publication number Publication date
US20200058362A1 (en) 2020-02-20
US10825538B2 (en) 2020-11-03
WO2019179334A1 (zh) 2019-09-26
CN108389542A (zh) 2018-08-10

Similar Documents

Publication Publication Date Title
CN108389542B (zh) 一种移位寄存器单元及其驱动方法、栅极驱动电路
US11756492B2 (en) Display panel, shift register circuit and driving method thereof
KR102054408B1 (ko) 액정 디스플레이 디바이스를 위한 goa 회로
CN102479477B (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN102651238B (zh) 移位寄存器单元、移位寄存器、显示面板及显示器
WO2018129932A1 (zh) 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置
US20210366351A1 (en) Shift register unit, gate driving circuit and driving method thereof, display device
JP2015528974A (ja) シフトレジスタユニット、シフトレジスタ及び表示装置
CN105139822B (zh) 移位寄存器及其驱动方法，栅极驱动电路
CN109427277B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN104934011A (zh) 移位寄存器单元、栅极驱动电路和显示装置
KR20170042703A (ko) 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로
WO2013174118A1 (zh) 移位寄存器、驱动装置及显示器
US20210241708A1 (en) Shift register and driving method therefor, gate driver circuit, and display device
CN205028636U (zh) 移位寄存器单元、栅极驱动装置和显示装置
CN107093394B (zh) 一种移位寄存器单元及其电压释放方法、栅极驱动电路
CN202838909U (zh) 移位寄存器、栅极驱动电路和显示装置
CN105632565A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
GB2547577A (en) Liquid crystal display device and gate driver thereof
CN215895935U (zh) 扫描电路和显示面板
CN105244000A (zh) 一种goa单元、goa电路及显示装置
CN108233895B (zh) 一种反相器及其驱动方法、移位寄存器单元、显示装置
CN111106822B (zh) 一种电源上电模块
CN114882831A (zh) 一种显示面板的显示控制方法、显示模组及显示装置
KR20180118222A (ko) 시프트 레지스터 회로, ｇｏａ 회로, 및 디스플레이 장치와 그 구동 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant