Nothing Special   »   [go: up one dir, main page]

CN104575430B - 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 - Google Patents

移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 Download PDF

Info

Publication number
CN104575430B
CN104575430B CN201510053547.2A CN201510053547A CN104575430B CN 104575430 B CN104575430 B CN 104575430B CN 201510053547 A CN201510053547 A CN 201510053547A CN 104575430 B CN104575430 B CN 104575430B
Authority
CN
China
Prior art keywords
transistor
signal input
pull
pole
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510053547.2A
Other languages
English (en)
Other versions
CN104575430A (zh
Inventor
吴博
祁小敬
谭文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510053547.2A priority Critical patent/CN104575430B/zh
Publication of CN104575430A publication Critical patent/CN104575430A/zh
Priority to PCT/CN2015/096928 priority patent/WO2016124042A1/en
Priority to EP15858101.7A priority patent/EP3254277B1/en
Priority to US15/038,377 priority patent/US10127875B2/en
Application granted granted Critical
Publication of CN104575430B publication Critical patent/CN104575430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，属于显示技术领域，其可解决现有的移位寄存器单元占用面积较大等的问题。本发明的移位寄存器单元，其包括：预充复位模块，连接正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端，以及上拉控制节点；上拉模块，连接上拉控制节点、第一时钟信号输入端、信号输出端；第一下拉控制模块，连接下拉控制节点、正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端，以及第二信号输入端；第二下拉控制模块，连接下拉控制节点、时钟控制信号输入端；下拉模块，连接下拉控制节点、上拉控制节点，以及信号输出端。

Description

移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
技术领域
本发明属于显示技术领域，具体涉及一种移位寄存器单元及其制备方法、栅极驱动电路、显示装置。
背景技术
TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示装置)实现一帧画面显示的基本原理是通过栅极(gate)驱动从上到下依次对每一行像素输入一定宽度的方波进行选通，再通过源极(source)驱动每一行像素所需的信号依次从上往下输出。目前制造这样一种结构的显示器件通常是栅极驱动电路和源极驱动电路通过COF(Chip On Film，覆晶薄膜)或COG(Chip On Glass，芯片直接固定在玻璃上)工艺制作在玻璃面板上的，但是当分辨率较高时，栅极驱动电路和源极驱动电路的输出均较多，驱动电路的长度也将增大，这将不利于模组驱动电路的压焊(Bonding)工艺。
为了克服以上问题，现有显示器件的制造采用GOA(Gate Drive On array)电路的设计，相比现有的COF或COG工艺，其不仅节约了成本，而且可以做到面板两边对称的美观设计，同时也可省去栅极驱动电路的Bonding区域以及外围布线空间，从而实现了显示装置窄边框的设计，提高了显示装置的产能和良率。但是现有的GOA电路的设计也存在着一定的问题，如图1所示，现有的GOA电路中的每个移位寄存器的薄膜晶体管(TFT)(M1～M6，M8～M14)的个数较多，且每个移位寄存器只能用于驱动一行栅线，故占用空间较大，所以进一步减小GOA电路的占用空间，才可以实现真正意义上的窄边框设计。
发明内容
本发明所要解决的技术问题包括，针对现有的栅极驱动电路存在的上述问题，提供一种结构简单、易于控制的移位寄存器单元及其制备方法、栅极驱动电路、显示装置。
解决本发明技术问题所采用的技术方案是一种移位寄存器单元，其包括：预充复位模块、上拉模块、下拉模块、第一下拉控制模块，以及第二下拉控制模块；其中，
所述预充复位模块，连接正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端，以及上拉控制节点，用于根据正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端所输入的信号将上拉控制节点的电位进行充电或复位；
所述上拉模块，连接上拉控制节点、第一时钟信号输入端、信号输出端，用于根据上拉控制节点的电位和第一时钟信号输入端所输入的信号将信号输出端的电位上拉；
所述第一下拉控制模块，连接下拉控制节点、正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端，以及第二信号输入端，用于根据正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端所输入的信号将控制下拉控制节点的电位；
所述第二下拉控制模块，连接下拉控制节点、时钟控制信号输入端，用于根据时钟控制信号输入端所输入的信号控制下拉控制节点的电位；
所述下拉模块，连接下拉控制节点、上拉控制节点，以及信号输出端，用于根据下拉控制节点的电位将上拉控制节点的电位和信号输出端的电位下拉。
优选的是，所述预充复位模块包括：第一晶体管和第二晶体管；其中，
所述第一晶体管的第一极连接正向扫描控制信号输入端，第二极连接上拉控制节点，控制极连接第一信号输入端；
所述第二晶体管的第一极连接上拉控制节点，第二极连接反向扫描控制信号输入端，控制极连接第二信号输入端。
优选的是，所述上拉模块包括：第三晶体管和第一存储电容；其中，
所述第三晶体管的第一极连接第一时钟信号输入端，第二极连接信号输出端，控制极连接上拉控制节点；
所述第一存储电容的第一端连接上拉控制节点，第二端连接信号输出端。
优选的是，所述第一下拉控制模块包括：第四晶体管和第五晶体管；其中，
所述第四晶体管的第一极连接下拉控制节点，第二极连接反向扫描控制信号输入端，控制极连接第一信号输入端；
所述第五晶体管的第一极连接下拉控制节点，第二极连接正向扫描控制信号输入端，控制极连接第二信号输入端。
优选的是，所述时钟控制信号输入端为：第二时钟信号输入端，所述第二下拉控制模块包括：第六晶体管，
所述第六晶体管的第一端连接高电位端，第二端连接下拉控制节点，控制极连接第二时钟信号输入端。
优选的是，所述时钟控制信号输入端包括：第三时钟信号输入端和第四时钟信号输入端，所述第二下拉控制模块包括：第十晶体管、第十一晶体管、第十二晶体管，以及第十三晶体管；其中，
所述第十晶体管的第一极连接第三时钟信号输入端，第二极连接第十二晶体管的控制极，控制极连接正向扫描控制信号输入端；
第十一晶体管的第一极连接正向扫描控制信号输入端，第二极连接下拉控制节点；
所述第十二晶体管的第一极连接第四时钟信号输入端，第二极连接第十三晶体管的控制极，控制极连接反向扫描控制信号输入端；
所述第十三晶体管的第一极连接反向扫描控制信号输入端，第二极连接下拉控制节点。
优选的是，所述时钟控制信号输入端包括：第三时钟信号输入端和第四时钟信号输入端，所述第二下拉控制模块包括：第十晶体管、第十二晶体管，以及第十四晶体管；其中，
所述第十晶体管的第一极连接第三时钟信号输入端，第二极连接第十四晶体管的控制极，控制极连接正向扫描控制信号输入端；
所述第十二晶体管的第一极连接第四时钟信号输入端，第二极连接第十四晶体管的控制极，控制极连接反向扫描控制信号输入端；
所述第十四晶体管的第一极连接高电位端，第二极连接下拉控制节点。
优选的是，所述下拉模块包括：第七晶体管、第八晶体管，以及第二存储电容；其中，
所述第七晶体管的第一极连接上拉控制节点，第二极连接低电位端，控制极连接下拉控制节点；
所述第八晶体管的第一极连接信号输入端，第二极连接低电位端，控制极连接下拉控制节点；
所述第二存储电容的第一端连接下拉控制节点，第二端连接低电位端。
优选的是，所述下拉模块还包括：第九晶体管，
所述第九晶体管的第一极连接下拉控制节点，第二极连接低电位端，控制极连接信号输出端。
进一步优选的是，所述下拉模块还包括：第十五晶体管；
所述第十五晶体管的第一极连接所述预充复位模块，第二极连接上拉控制节点，控制极连接高电位端。
解决本发明技术问题所采用的技术方案是一种移位寄存器单元的驱动方法，其包括：
预充阶段：预充复位模块根据正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端所输入的信号给上拉控制节点充电；
输出上拉阶段：上拉模块根据上拉控制节点的电位和第一时钟信号输入端所输入的信号将信号输出端输出的信号拉高；
输出复位阶段：第一下拉控制模块用于根据正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端所输入的信号将下拉控制节点的电位拉高，并通过下拉控制模块将信号输出端的电位拉低；
输出下拉阶段，第二下拉控制模块根据时钟控制信号输入端所输入的信号将下拉控制节点的电位上拉，并通过下拉控制节点的电位控制下拉模块将信号输出端的输出持续拉低。
解决本发明技术问题所采用的技术方案是一种栅极驱动电路，其包括多个级联的移位寄存器单元，所述移位寄存器单元为上述中任意一项所述的移位寄存器单元。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述的栅极驱动电路。
本发明具有如下有益效果：
本发明的移位寄存器包括预充复位模块、上拉模块、下拉模块、第一下拉控制模块，以及第二下拉控制模块，将其应用到栅极驱动电路中可实现双向扫描，其结构简单，从而可以实现显示面板的窄边框设计；而且本发明的移位寄存器中的可以通过第一下拉控制模块和第二下拉控制模块对下拉控制节点的电位进行控制，特别的是第一下拉控制模块根据正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端所输入的信号，可实现对下拉控制节点的电位灵活控制，以使下拉模块将信号输出的输出拉低，降低信号输出端所输出信号的噪声，而且本发明的移位寄存器单元结构简单，将其应用至显示装置中，显示装置的边框可以实现窄边化。
而且本发明的栅极驱动电路包括四个时钟信号，因此可以使显示面板显示更高的分辨率。
附图说明
图1为现有的移位寄存器单元的示意图；
图2为本发明的实施例1的移位寄存器单元的结构示意图；
图3为本发明的实施例1的移位寄存器单元的电路示意图；
图4为图3的移位寄存器正向扫描时的时序图；
图5为图3的移位寄存器反向扫描时的时序图；
图6为本发明的实施例1的移位寄存器单元的另一种电路示意图；
图7为本发明的实施例1的移位寄存器单元的再一种电路示意图；
图8为本发明的实施例2的栅极驱动电路的示意图。
图9为图8的栅极驱动电路正向扫描时的时序图；
图10为图8的栅极驱动电路反向扫描时的时序图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本发明实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型，以下实施例中是以N型晶体管进行说明的，当采用N型晶体管时，第一极为N型晶体管的源极，第二极为N型晶体管的漏极。可以想到的是采用P型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。
实施例1：
结合图2所示，本实施例提供一种移位寄存器单元，其包括：预充复位模块、上拉模块、下拉模块、第一下拉控制模块，以及第二下拉控制模块；其中，所述预充复位模块，连接正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端，以及上拉控制节点，用于根据正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端所输入的信号将上拉控制节点的电位进行充电或复位；所述上拉模块，连接上拉控制节点、第一时钟信号输入端、信号输出端，用于根据上拉控制节点的电位和第一时钟信号输入端所输入的信号将信号输出的电位上拉；所述第一下拉控制模块，连接下拉控制节点、正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端，以及第二信号输入端，用于根据正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端所输入的信号将下拉控制节点的电位下拉；所述第二下拉控制模块，连接下拉控制节点、时钟控制信号输入端，用于根据时钟控制信号输入端所输入的信号将下拉控制节点的电位上拉；所述下拉模块，连接下拉控制节点、上拉控制节点，以及信号输出端，用于根据下拉控制节点的电位将上拉控制节点的电位和信号输出端的电位下拉。
本实施例的移位寄存器包括预充复位模块、上拉模块、下拉模块、第一下拉控制模块，以及第二下拉控制模块，将其应用到栅极驱动电路中可实现双向扫描，其结构简单，从而可以实现显示面板的窄边框设计；而且本实施例的移位寄存器可以通过第一下拉控制模块和第二下拉控制模块对下拉控制节点的电位进行控制，特别的是第一下拉控制模块根据正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端所输入的信号，可实现对下拉控制节点的电位灵活控制，以使下拉模块将信号输出的输出拉低，降低信号输出端所输出信号的噪声，而且本实施例的移位寄存器单元结构简单，将其应用至显示装置中，显示装置的边框可以实现窄边化。
如图3所示，作为本实施例的一种具体实现方式，其中，预充复位模块包括：第一晶体管T1和第二晶体管T2；其中，所述第一晶体管T1的第一极连接正向扫描控制信号输入端CN，第二极连接上拉控制节点PU，控制极连接第一信号输入端IN-PUT1；所述第二晶体管T2的第一极连接上拉控制节点PU，第二极连接反向扫描控制信号输入端CNB，控制极连接第二信号输入端IN-PUT2。
预充复位模块用于在正向扫描控制信号输入端CN与反向扫描信号输入端CNB，以及第一信号输入端IN-PUT1与第二信号输入端IN-PUT2所输入的高、低电平信号不同，以实现栅极驱动电路的双向扫描。
具体的，第一信号输入端IN-PUT1可以输入上一级移位寄存器单元的输出信号，第二信号输入端IN-PUT2可以输入其下一级移位寄存器单元的输出信号，此时可以使得应用该移位寄存器单元的栅极驱动电路布线简单，且时序容易控制，不占用布线空间。
当上一级移位寄存器单元输出端OUT-PUT(N-1)输出高电平信号时，第一晶体管T1打开，正向扫描控制信号输入端CN输入高电平，对上拉控制节点PU进行预充；当下一级移位寄存器单输出端OUT-PUT(N+1)输出高电平信号时，第二晶体管T2打开，对上拉控制节点PU进行复位。
当下一级移位寄存器单元输出端OUT-PUT(N+1)输出高电平信号时，第二晶体管T2打开，反向扫描控制信号输入端CNB输入高电平，对上拉控制节点PU进行预充；当上一级移位寄存器单输出端OUT-PUT(N-1)输出高电平信号时，第一晶体管T1打开，对上拉控制节点PU进行复位。
也就是说，当栅极驱动电路从上至下进行扫描时，第一晶体管T1为预充部分，第二晶体管T2为复位部分；当栅极驱动电路从下至上进行扫描时，第二晶体管T2为预充部分，第一晶体管T1为复位部分。
其中，本实施例中的上拉模块包括：第三晶体管T3和第一存储电容C1；其中，所述第三晶体管T3的第一极连接第一时钟信号输入端CK1，第二极连接信号输出端OUT-PUT，控制极连接上拉控制节点PU；所述第一存储电容C1的第一端连接上拉控制节点PU，第二端连接信号输出端OUT-PUT。
上拉模块用于在进行预充之后，也就是上拉控制节点PU的电位被上拉至高电平，且在第一时钟信号输入端CK1所输入的信号为高电平时，使本级移位寄存单元的信号输出端OUT-PUT输出高电平信号，以驱动与该信号输出端OUT-PUT连接的栅线。
其中，本实施例中的第一下拉控制模块包括：第四晶体管T4和第五晶体管T5；其中，所述第四晶体管T4的第一极连接下拉控制节点PD，第二极连接反向扫描控制信号输入端CNB，控制极连接第一信号输入端IN-PUT1；所述第五晶体管T5的第一极连接下拉控制节点PD，第二极连接正向扫描控制信号输入端CN，控制极连接第二信号输入端IN-PUT2。
第一下拉控制模块用于在上拉控制节点PU进行预充时，也就是上一级移位寄存器单元输出端OUT-PUT(N-1)输出高电平时，将第四晶体管T4打开，反向扫描信号输入端CNB输入低电平，将下拉控制节点PD的电位拉低，以避免对上拉控制节点PU的充电造成影响；以及在对上拉控制节点PU进行复位之后，也就是下一级移位寄存器单元输出端OUT-PUT(N+1)输出高电平时，第五晶体管T5打开，正向扫描控制信号输入端CN输入高电平，将下拉控制节点PD拉高，并通过下拉模块将信号输出端OUT-PUT的电位拉低。
其中，在本实施例中时钟控制信号输入端为：第二时钟信号输入端CK2，所述第二下拉控制模块包括：第六晶体管T6，所述第六晶体管T6的第一端连接高电位端VGH，第二端连接下拉控制节点PD，控制极连接第二时钟信号输入端CK2。
第二下拉控制模块用于在第二时钟信号输入端CK2输入高电平信号时，第六晶体管T6打开，通过高电位端VGH输入的高电平信号将下拉控制节点PD电位拉高，通过下拉模块使信号输出端OUT-PUT能够持续输出低电平，直到下一帧扫描时刻的到来。
其中，在本实施例中下拉模块包括：第七晶体管T7、第八晶体管T8，以及第二存储电容C2；其中，所述第七晶体管T7的第一极连接上拉控制节点PU，第二极连接低电位端VSS，控制极连接下拉控制节点PD；所述第八晶体管T8的第一极连接信号输出端OUT-PUT，第二极连接低电位端VSS，控制极连接下拉控制节点PD；所述第二存储电容C2的第一端连接下拉控制节点PD，第二端连接低电位端VSS。
下拉模块用于在上拉控制节点PU为低电平，下拉控制节点PD输出高电平时，将上拉控制节点PU的电位进一步拉低进行降噪，以及在信号输出端OUT-PUT输出低电平时，对信号输出端OUT-PUT输出进行降噪。
进一步地，该下拉模块还包括：第九晶体管T9，所述第九晶体管T9的第一极连接下拉控制节点PD，第二极连接低电位端VSS，控制极连接信号输出端OUT-PUT，用于在信号输出端OUT-PUT输出高电平时，开启第九晶体管T9，此时由于第九晶体管T9的开启，因此第七晶体管T7和第八晶体管T8关闭，从而可以防止第八晶体管T8的输出影响信号输出端OUT-PUT的输出。
进一步的，该下拉模块还包括：第十五晶体管T15(图3中未示，在图7中可见)，所述第十五晶体管T15的第一极连接所述预充复位模块，第二极连接上拉控制节点PU，控制极连接高电位端VGH，用于在上拉控制节点PU为低电平，下拉控制节点PD输出高电平时，第七晶体管T7打开，降低第七晶体管T7的漏电流，以防止对上拉控制节点PU的电位造成影响，也即对上拉控制节点PU的电位进行输出降噪。
相应的还提供了一种移位寄存器单元的驱动方法，其包括：
预充阶段：预充复位模块根据正向扫描控制信号输入端CN、反向扫描信号输入端、第一信号输入端IN-PUT1、第二信号输入端IN-PUT2所输入的信号给上拉控制节点PU充电；
输出上拉阶段：上拉模块根据上拉控制节点PU的电位和第一时钟信号输入端CK1所输入的信号将信号输出端OUT-PUT输出的信号拉高；
输出复位阶段：第一下拉控制模块用于根据正向扫描控制信号输入端CN、反向扫描信号输入端、第一信号输入端IN-PUT1、第二信号输入端IN-PUT2所输入的信号将下拉控制节点PD的电位拉高，并通过下拉模块将信号输出端OUT-PUT的电位拉低；
输出下拉阶段，第二拉控制模块根据时钟控制信号输入端所输入的信号将下拉控制节点PD的电位上拉，并通过下拉控制节点PD的电位控制下拉模块将信号输出端OUT-PUT的输出持续拉低。
具体的，结合图4正向扫描时的时序图，对上述实施方式图3所示的移位寄存器单元驱动方法及工作状态进行详细的描述。
预充阶段(a)：正向扫描控制信号输入端CN所输入的信号为高电平，反向扫描控制信号输入端CNB所输入的信号为低电平，第一信号输入端IN-PUT1输入其上一级移位寄存器单元的信号输出端OUT-PUT(N-1)的输出的信号，第二信号输入端IN-PUT2输入其下一级移位寄存器单元的信号输出端OUT-PUT(N+1)的输出的信号，第一时钟信号输入端CK1所输入的信号为低电平，第二时钟信号输入端CK2所输入的信号为低电平；此时其上一级移位寄存器单元的信号输出端OUT-PUT(N-1)的输出的信号为高电平，其下一级移位寄存器单元的信号输出端OUT-PUT(N+1)的输出的信号为低电平；故第一晶体管T1打开，第二晶体管T2关闭，上拉控制节点PU的电位被充电至高电位；同时，第四晶体管T4打开，第五晶体管T5、第六晶体管T6关闭，因此下拉控制节点PD的电位为低电位；由于上拉控制节点PU的电位为高电位，第三晶体管T3打开，信号输出端OUT-PUT输出低电位，第一存储电容C1两端的电压差为VGH-VGL。
输出上拉阶段(b)：本级移位寄存器单元的上一级移位寄存器单元的信号输出端OUT-PUT(N-1)的输出的信号为低电平，下一级移位寄存器单元的信号输出端OUT-PUT(N+1)的输出的信号为低电平，也即第一信号输入端IN-PUT1和第二信号输入端IN-PUT2所输入的信号均为低电平，第一时钟信号输入端CK1输入高电平，第二时钟信号输入端CK2输入低电平；此时第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5及第六晶体管T6均关闭，第三晶体管T3开启，因此信号输出端OUT-PUT输出高电平信号，也即信号输出端OUT-PUT的电位被拉高，同时由于输出端输出高电平信号，因此第九晶体管T9开启，故下拉控制节点PD的电位被低，而由于下拉控制节点PD的被拉低，第七晶体管T7和第八晶体管T8均处于关闭状态，因此不会影响信号输出的输出，与此同时由于第一电容的自举作用，上拉控制节点PU的电位被耦合至更高的电位，即2VGH-VGL。
输出复位阶段(c)：本级移位寄存器单元的上一级移位寄存器单元的信号输出端OUT-PUT(N-1)的输出的信号为低电平，下一级移位寄存器单元的信号输出端OUT-PUT(N+1)的输出的信号为高电平，也即第一信号输入端IN-PUT1所输入的信号均低电平，第二信号输入端IN-PUT2所输入的信号为高电平，第一时钟信号输入端CK1输入的信号由高电平变为低电平，第二时钟信号输入端CK2输入的信号仍为低电平，此时第五晶体管T5打开，下拉控制节点PD的电位被拉高，因此，第七晶体管T7和第八晶体管T8被打开，此时上拉控制节点PU和信号输出端OUT-PUT的电位被拉低，实现对下拉控制节点PD和信号输出端OUT-PUT的输出的复位。
输出下拉阶段(d)：本级移位寄存器单元的上一级移位寄存器单元的信号输出端OUT-PUT(N-1)的输出的信号为低电平，下一级移位寄存器单元的信号输出端OUT-PUT(N+1)的输出的信号为低电平，也即第一信号输入端IN-PUT1和第二信号输入端IN-PUT2所输入的信号均为低电平，第一时钟信号输入端CK1输入低电平，第二时钟信号输入端CK2输入低电平；此时第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5及第六晶体管T6均关闭；第九晶体管T9被打开，因此下拉控制节点PD被充电至高电位，故第七晶体管T7和第八晶体管T8被打开，同时上拉控制节点PU和信号输出端OUT-PUT的电位持续被拉低。
在以后的时刻中，由于第二存储电容C2的存在将持续维持下拉控制节点PD的电位，直至下一帧画面时刻的到来，因此上拉控制节点PU和信号输出端OUT-PUT持续输出点电平信号。
同理，结合图5反向扫描的时序图，对上述图3所示的实施方式的移位寄存器单元的驱动方法及工作状态进行详细的描述。
预充阶段(a)：正向扫描控制信号输入端CN所输入的信号为低电平，反向扫描控制信号输入端CNB所输入的信号为高电平，第一信号输入端IN-PUT1输入其上一级移位寄存器单元的信号输出端OUT-PUT(N-1)的输出的信号，第二信号输入端IN-PUT2输入其下一级移位寄存器单元的信号输出端OUT-PUT(N+1)的输出的信号，第一时钟信号输入端CK1和第二时钟信号输入端CK2所输入的信号均为低电平；此时由于其上一级移位寄存器单元的信号输出端OUT-PUT(N-1)的输出的信号为低电平，其下一级移位寄存器单元的信号输出端OUT-PUT(N+1)的输出的信号为高电平；故第二晶体管T2打开，第一晶体管T1关闭，上拉控制节点PU的电位被充电至高电位；同时，第五晶体管T5打开，第四晶体管T4、第六晶体管T6关闭，因此下拉控制节点PD的电位为低电位；由于上拉控制节点PU的电位为高电位，第三晶体管T3打开，信号输出端OUT-PUT输出低电位，第一存储电容C1两端的电压差为VGH-VGL。
输出上拉阶段(b)：本级移位寄存器单元的上一级移位寄存器单元的信号输出端OUT-PUT(N-1)的输出的信号为低电平，下一级移位寄存器单元的信号输出端OUT-PUT(N+1)的输出的信号为低电平，也即第一信号输入端IN-PUT1和第二信号输入端IN-PUT2所输入的信号均为低电平，第一时钟信号输入端CK1输入高电平，第二时钟信号输入端CK2输入低电平；此时第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5及第六晶体管T6均关闭，由于第一存储电容C1放电，第三晶体管T3开启，因此信号输出端OUT-PUT输出高电平信号，也即信号输出端OUT-PUT的电位被拉高，同时由于信号输出端OUT-PUT输出高电平信号，因此第六晶体管T6开启，故下拉控制节点PD的电位被低，而由于下拉控制节点PD的被拉低，第七晶体管T7和第八晶体管T8均处于关闭状态，因此不会影响信号输出端OUT-PUT的输出，与此同时由于第一电容C1的自举作用，上拉控制节点PU的电位被耦合至更高的电位，即2VGH-VGL。
输出复位阶段(c)：本级移位寄存器单元的上一级移位寄存器单元的信号输出端OUT-PUT(N-1)的输出的信号为高电平，下一级移位寄存器单元的信号输出端OUT-PUT(N+1)的输出的信号为低电平，也即第一信号输入端IN-PUT1所输入的信号均高电平，第二信号输入端IN-PUT2所输入的信号为低电平，第一时钟信号输入端CK1输入的信号由高电平变为低电平，第二时钟信号输入端CK2输入的信号仍为低电平，此时第四晶体管T4打开，下拉控制节点PD的电位被拉高，因此，第七晶体管T7和第八晶体管T8被打开，此时上拉控制节点PU和信号输出端OUT-PUT的电位被拉低，实现对下拉控制节点PD和信号输出端OUT-PUT的输出的复位。
输出下拉阶段(d)：本级移位寄存器单元的上一级移位寄存器单元的信号输出端OUT-PUT(N-1)的输出的信号为低电平，下一级移位寄存器单元的信号输出端OUT-PUT(N+1)的输出的信号为低电平，也即第一信号输入端IN-PUT1和第二信号输入端IN-PUT2所输入的信号均为低电平，第一时钟信号输入端CK1输入低电平，第二时钟信号输入端CK2输入低电平；此时第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5及第六晶体管T6均关闭；第九晶体管T9被打开，因此下拉控制节点PD被充电至高电位，故第七晶体管T7和第八晶体管T8被打开，因此上拉控制节点PU和信号输出端OUT-PUT的电位持续被拉低。
在以后的时刻中，由于第二存储电容C2的存在将持续维持下拉控制节点PD的电位，直至下一帧画面时刻的到来，因此上拉控制节点PU和信号输出端OUT-PUT持续输出点电平信号。
如图6所示，作为本实施例的另一优选实施方式，与上述实施方式大致相同，区别仅在于第二下拉控制模块的组成是不同。其中，所述时钟控制信号输入端包括：第三时钟信号输入端CK3和第四时钟信号输入端CK4，所述第二下拉控制模块包括：第十晶体管T10、第十一晶体管T11、第十二晶体管T12，以及第十三晶体管T13；其中，所述第十晶体管T10的第一极连接第三时钟信号输入端CK3，第二极连接第十二晶体管T12的控制极，控制极连接正向扫描控制信号输入端CN；第十一晶体管T11的第一极连接正向扫描控制信号输入端CN，第二极连接下拉控制节点PD；所述第十二晶体管T12的第一极连接第四时钟信号输入端CK4，第二极连接第十三晶体管T13的控制极，控制极连接反向扫描控制信号输入端CNB；所述第十三晶体管T13的第一极连接反向扫描控制信号输入端CNB，第二极连接下拉控制节点PD。
如图7所示，作为本实施例的再一优选实施方式，与上述实施方式大致相同，区别也仅在于第二下拉控制模块的组成是不同。所述时钟控制信号输入端包括：第三时钟信号输入端CK3和第四时钟信号输入端CK4，所述第二下拉控制模块包括：第十晶体管T10、第十二晶体管T12，以及第十四晶体管T14；其中，所述第十晶体管T10的第一极连接第三时钟信号输入端CK3，第二极连接第十四晶体管T14的控制极，控制极连接正向扫描控制信号输入端CN；所述第十二晶体管T12的第一极连接第四时钟信号输入端CK4，第二极连接第十四晶体管T14的控制极，控制极连接反向扫描控制信号输入端CNB；所述第十四晶体管T14的第一极连接高电位端VGH，第二极连接下拉控制节点PD。
上述的两种实现方式，与上述的第一种实施方式大致相同，原理相似，因此不再详细阐述。
实施例2：
本实施例提供一种栅极驱动电路，其多个级联包括实施例1中所述的移位寄存器单元。其中，每一级移位寄存器单元的第一信号输入端IN-PUT1连接其上一级移位寄存器单元的信号输出端OUT-PUT(N-1)，第二信号输入端IN-PUT2连接其下一级移位寄存器单元的信号输出端OUT-PUT(N-1)。
其中，第一极移位寄存器单元的第一信号输入端IN-PUT1和最后一级移位寄存器单元的第二信号输入端IN-PUT1所输入的信号为帧开启信号STV。
如图8所示的栅极驱动电路，图9和图10分别为该栅极驱动电路正向扫描和反向扫描时的时序图，且从图中可以得知，该栅极驱动电路采用四个时钟控制信号进行控制，其中任意两相邻的移位寄存器单元中的一者的第一时钟信号输入端CK1和第二时钟信号输入端CK2分别输入第一时钟信号CK1'和第三时钟信号CK3'，另一者的第一时钟信号输入端CK1和第二时钟信号输入端CK2分别输入第二时钟信号CK2'和第四时钟信号CK4'。由于该栅极驱动线路采用四个时钟信号来控制，因此可以提高显示面板的分辨率。
需要说明的是，图8中，每个移位寄存器的信号输出端OUTPUT_m所输出的信号分别用于驱动与其对应的栅线Gn，因此图9和图10中的每个栅线的时序也就是与其对应的信号输出端所输出的信号的时序。且移位寄存器单元的级联方式并不限于上述一种。
实施例3：
本实施例中还提供了一种显示装置，其包括上述的栅极驱动电路。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
由于本实施例的显示装置包括上述的栅极驱动电路，故可以实现超窄边框设计。
当然，本实施例的显示装置中还可以包括其他常规结构，如显示驱动单元等。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种移位寄存器单元，其特征在于，包括：预充复位模块、上拉模块、下拉模块、第一下拉控制模块，以及第二下拉控制模块；其中，
所述预充复位模块，连接正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端，以及上拉控制节点，用于根据正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端所输入的信号将上拉控制节点的电位进行充电或复位；
所述上拉模块，连接上拉控制节点、第一时钟信号输入端、信号输出端，用于根据上拉控制节点的电位和第一时钟信号输入端所输入的信号将信号输出端的电位上拉；
所述第一下拉控制模块，连接下拉控制节点、正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端，以及第二信号输入端，用于根据正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端所输入的信号将控制下拉控制节点的电位；
所述第二下拉控制模块，连接下拉控制节点、时钟控制信号输入端，用于根据时钟控制信号输入端所输入的信号控制下拉控制节点的电位；
所述下拉模块，连接下拉控制节点、上拉控制节点，以及信号输出端，用于根据下拉控制节点的电位将上拉控制节点的电位和信号输出端的电位下拉；
所述第一下拉控制模块包括：第四晶体管和第五晶体管；其中，
所述第四晶体管的第一极连接下拉控制节点，第二极连接反向扫描控制信号输入端，控制极连接第一信号输入端；
所述第五晶体管的第一极连接下拉控制节点，第二极连接正向扫描控制信号输入端，控制极连接第二信号输入端。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述预充复位模块包括：第一晶体管和第二晶体管；其中，
所述第一晶体管的第一极连接正向扫描控制信号输入端，第二极连接上拉控制节点，控制极连接第一信号输入端；
所述第二晶体管的第一极连接上拉控制节点，第二极连接反向扫描控制信号输入端，控制极连接第二信号输入端。
3.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括：第三晶体管和第一存储电容；其中，
所述第三晶体管的第一极连接第一时钟信号输入端，第二极连接信号输出端，控制极连接上拉控制节点；
所述第一存储电容的第一端连接上拉控制节点，第二端连接信号输出端。
4.根据权利要求1所述的移位寄存器单元，其特征在于，所述时钟控制信号输入端为：第二时钟信号输入端，所述第二下拉控制模块包括：第六晶体管，
所述第六晶体管的第一端连接高电位端，第二端连接下拉控制节点，控制极连接第二时钟信号输入端。
5.根据权利要求1所述的移位寄存器单元，其特征在于，所述时钟控制信号输入端包括：第三时钟信号输入端和第四时钟信号输入端，所述第二下拉控制模块包括：第十晶体管、第十一晶体管、第十二晶体管，以及第十三晶体管；其中，
所述第十晶体管的第一极连接第三时钟信号输入端，第二极连接第十二晶体管的控制极，控制极连接正向扫描控制信号输入端；
第十一晶体管的第一极连接正向扫描控制信号输入端，第二极连接下拉控制节点；
所述第十二晶体管的第一极连接第四时钟信号输入端，第二极连接第十三晶体管的控制极，控制极连接反向扫描控制信号输入端；
所述第十三晶体管的第一极连接反向扫描控制信号输入端，第二极连接下拉控制节点。
6.根据权利要求1所述的移位寄存器单元，其特征在于，所述时钟控制信号输入端包括：第三时钟信号输入端和第四时钟信号输入端，所述第二下拉控制模块包括：第十晶体管、第十二晶体管，以及第十四晶体管；其中，
所述第十晶体管的第一极连接第三时钟信号输入端，第二极连接第十四晶体管的控制极，控制极连接正向扫描控制信号输入端；
所述第十二晶体管的第一极连接第四时钟信号输入端，第二极连接第十四晶体管的控制极，控制极连接反向扫描控制信号输入端；
所述第十四晶体管的第一极连接高电位端，第二极连接下拉控制节点。
7.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括：第七晶体管、第八晶体管，以及第二存储电容；其中，
所述第七晶体管的第一极连接上拉控制节点，第二极连接低电位端，控制极连接下拉控制节点；
所述第八晶体管的第一极连接信号输入端，第二极连接低电位端，控制极连接下拉控制节点；
所述第二存储电容的第一端连接下拉控制节点，第二端连接低电位端。
8.根据权利要求7所述的移位寄存器单元，其特征在于，所述下拉模块还包括：第九晶体管，
所述第九晶体管的第一极连接下拉控制节点，第二极连接低电位端，控制极连接信号输出端。
9.根据权利要求7或8所述的寄存器单元，其特征在于，所述下拉模块还包括：第十五晶体管；
所述第十五晶体管的第一极连接所述预充复位模块，第二极连接上拉控制节点，控制极连接高电位端。
10.一种根据权利要求1-9中任一项所述的移位寄存器单元的驱动方法，其特征在于，包括：
预充阶段：预充复位模块根据正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端所输入的信号给上拉控制节点充电；
输出上拉阶段：上拉模块根据上拉控制节点的电位和第一时钟信号输入端所输入的信号将信号输出端输出的信号拉高；
输出复位阶段：第一下拉控制模块根据正向扫描控制信号输入端、反向扫描信号输入端、第一信号输入端、第二信号输入端所输入的信号，将下拉控制节点的电位拉高，并通过下拉模块将信号输出端的电位拉低；
输出下拉阶段，第二下拉控制模块根据时钟控制信号输入端所输入的信号将下拉控制节点的电位上拉，并通过下拉控制节点的电位控制下拉模块将信号输出端的输出持续拉低。
11.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多个级联的移位寄存器单元，所述移位寄存器单元为权利要求1-9中任意一项所述的移位寄存器单元。
12.一种显示装置，其特征在于，所述显示装置包括权利要求11所述的栅极驱动电路。
CN201510053547.2A 2015-02-02 2015-02-02 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 Active CN104575430B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510053547.2A CN104575430B (zh) 2015-02-02 2015-02-02 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
PCT/CN2015/096928 WO2016124042A1 (en) 2015-02-02 2015-12-10 Shift register unit, related gate driver and display apparatus, and method for driving the same
EP15858101.7A EP3254277B1 (en) 2015-02-02 2015-12-10 Shift register unit, related gate driver and display apparatus, and method for driving the same
US15/038,377 US10127875B2 (en) 2015-02-02 2015-12-10 Shift register unit, related gate driver and display apparatus, and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510053547.2A CN104575430B (zh) 2015-02-02 2015-02-02 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Publications (2)

Publication Number Publication Date
CN104575430A CN104575430A (zh) 2015-04-29
CN104575430B true CN104575430B (zh) 2017-05-31

Family

ID=53091344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510053547.2A Active CN104575430B (zh) 2015-02-02 2015-02-02 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Country Status (4)

Country Link
US (1) US10127875B2 (zh)
EP (1) EP3254277B1 (zh)
CN (1) CN104575430B (zh)
WO (1) WO2016124042A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104575430B (zh) 2015-02-02 2017-05-31 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104599624B (zh) * 2015-03-02 2017-02-22 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路
CN105047158B (zh) * 2015-08-21 2017-11-10 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105047159B (zh) * 2015-08-24 2017-11-10 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105609040A (zh) * 2016-03-22 2016-05-25 京东方科技集团股份有限公司 移位寄存单元、移位寄存器及方法、驱动电路、显示装置
CN106023914A (zh) * 2016-05-16 2016-10-12 京东方科技集团股份有限公司 移位寄存器及其操作方法
CN106024065B (zh) * 2016-05-18 2019-12-17 上海天马微电子有限公司 移位寄存器、栅极驱动电路、阵列基板和显示装置
CN106023876B (zh) * 2016-07-29 2023-06-16 上海中航光电子有限公司 一种双向扫描单元、驱动方法及栅极驱动电路
US10490133B2 (en) * 2016-08-18 2019-11-26 Hon Hai Precision Industry Co., Ltd. Shift register module and display driving circuit thereof
CN106128403B (zh) * 2016-09-05 2018-10-23 京东方科技集团股份有限公司 移位寄存器单元、栅极扫描电路
CN108346395B (zh) * 2017-01-24 2020-04-21 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
TWI612510B (zh) * 2017-06-02 2018-01-21 友達光電股份有限公司 移位暫存器
CN108269541B (zh) * 2017-12-27 2019-09-20 南京中电熊猫平板显示科技有限公司 栅极扫描驱动电路
KR20190079855A (ko) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
CN108172163B (zh) * 2018-01-02 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路及其显示面板
CN108389542B (zh) 2018-03-19 2021-01-22 京东方科技集团股份有限公司 一种移位寄存器单元及其驱动方法、栅极驱动电路
CN111105759B (zh) * 2018-10-25 2021-04-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN111105753B (zh) * 2018-10-29 2021-06-04 瀚宇彩晶股份有限公司 栅极驱动电路和显示装置
CN111223459B (zh) 2018-11-27 2022-03-08 元太科技工业股份有限公司 移位寄存器以及栅极驱动电路
CN109448656B (zh) * 2018-12-26 2021-01-26 惠科股份有限公司 移位暂存器和栅极驱动电路
US11361703B2 (en) * 2019-03-28 2022-06-14 Ordos Yuansheng Optoelectronics Co., Ltd. Gate driving unit including four clock signals, gate driving method, gate driving circuit, display panel and display device
CN109979374A (zh) * 2019-05-13 2019-07-05 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN110379352B (zh) * 2019-08-07 2022-02-01 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN110444177B (zh) * 2019-08-15 2022-07-08 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN110706656B (zh) * 2019-10-21 2021-02-02 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、驱动电路及显示装置
CN111210786B (zh) * 2020-01-22 2021-12-24 合肥鑫晟光电科技有限公司 移位寄存器单元、栅极驱动电路、显示基板和显示装置
CN111599323B (zh) * 2020-02-19 2022-07-05 京东方科技集团股份有限公司 移位寄存器及驱动方法、栅极驱动电路
CN111462672A (zh) * 2020-03-20 2020-07-28 上海中航光电子有限公司 移位寄存器及其控制方法、显示面板
CN113763854B (zh) * 2020-06-05 2024-05-17 深超光电（深圳）有限公司 移位寄存器及具有移位寄存器的显示装置
CN111768741A (zh) * 2020-06-24 2020-10-13 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
TWI742752B (zh) * 2020-07-07 2021-10-11 凌巨科技股份有限公司 顯示面板之閘極驅動電路
CN112652271B (zh) * 2020-12-11 2022-03-15 合肥维信诺科技有限公司 移位寄存器、显示面板及显示装置
CN112820234B (zh) * 2021-01-29 2022-10-11 昆山龙腾光电股份有限公司 一种移位寄存电路和显示装置
CN113421517B (zh) * 2021-06-25 2022-05-06 惠科股份有限公司 移位暂存器及其驱动方法、显示面板
CN114187873B (zh) * 2021-12-10 2023-05-30 武汉华星光电技术有限公司 栅极驱动电路及显示装置
CN115424592B (zh) * 2022-08-31 2023-10-24 合肥鑫晟光电科技有限公司 驱动电路及其驱动方法、显示装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
JP4912023B2 (ja) * 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
JP5079301B2 (ja) * 2006-10-26 2012-11-21 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5473686B2 (ja) * 2010-03-11 2014-04-16 三菱電機株式会社 走査線駆動回路
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
KR101960846B1 (ko) 2011-12-13 2019-07-16 엘지디스플레이 주식회사 게이트 쉬프트 레지스터
KR101354365B1 (ko) 2011-12-30 2014-01-23 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
KR101980753B1 (ko) * 2012-07-26 2019-05-21 엘지디스플레이 주식회사 쉬프트 레지스터
KR20140052454A (ko) * 2012-10-24 2014-05-07 삼성디스플레이 주식회사 주사 구동 장치 및 이를 포함하는 표시 장치
CN102945651B (zh) 2012-10-31 2015-02-25 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路和显示装置
CN103226981B (zh) * 2013-04-10 2015-09-16 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN103426414B (zh) * 2013-07-16 2015-12-09 北京京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103714792B (zh) * 2013-12-20 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
TWI509593B (zh) * 2013-12-20 2015-11-21 Au Optronics Corp 移位暫存器
CN104064153B (zh) * 2014-05-19 2016-08-31 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN104091573B (zh) * 2014-06-18 2016-08-17 京东方科技集团股份有限公司 一种移位寄存单元、栅极驱动装置、显示面板和显示装置
CN104240765B (zh) 2014-08-28 2018-01-09 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN104299583B (zh) * 2014-09-26 2016-08-17 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN104318909B (zh) * 2014-11-12 2017-02-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示面板
CN104485086A (zh) * 2015-01-04 2015-04-01 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示器件
CN104575430B (zh) 2015-02-02 2017-05-31 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104700803B (zh) * 2015-03-26 2017-02-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN104778928B (zh) * 2015-03-26 2017-04-05 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN104700805B (zh) * 2015-03-26 2016-09-07 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN104732951B (zh) * 2015-04-21 2017-03-01 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置、显示面板
TWI588833B (zh) * 2015-11-27 2017-06-21 群聯電子股份有限公司 資料程式化方法與記憶體儲存裝置

Also Published As

Publication number Publication date
US20160365054A1 (en) 2016-12-15
CN104575430A (zh) 2015-04-29
WO2016124042A1 (en) 2016-08-11
EP3254277B1 (en) 2022-02-02
US10127875B2 (en) 2018-11-13
EP3254277A1 (en) 2017-12-13
EP3254277A4 (en) 2018-08-29

Similar Documents

Publication Publication Date Title
CN104575430B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US10622081B2 (en) Shift register, gate driving circuit and display device
US11227524B2 (en) Shift register unit and driving method thereof, gate driving circuit and driving method thereof, and display device
CN108346405B (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
US9715860B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
CN104134430B (zh) 一种移位寄存器、栅极驱动电路及显示装置
US11282470B2 (en) Shift register element, method for driving the same, gate driver circuit, and display device
US10629151B2 (en) Shift register unit, gate driving circuit, display and gate driving method
CN104299594B (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN104882168B (zh) 移位寄存单元、移位寄存器、栅极驱动电路和显示装置
US10121437B2 (en) Shift register and method for driving the same, gate driving circuit and display device
CN108573673B (zh) 移位寄存器、驱动电路、显示装置
US20150318052A1 (en) Shift register unit, gate drive circuit and display device
EP2988306A1 (en) Shift register unit, gate drive circuit and display device
CN107331418B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN108932933A (zh) 移位寄存器、栅极驱动电路、显示装置
CN104064153A (zh) 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
WO2017124731A1 (zh) 移位寄存器及其驱动方法、goa电路以及显示装置
US20210209993A1 (en) Shift register, gate driver-on-array circuit and driving method thereof, display device
CN108597430A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US20200273417A1 (en) Shift Register Unit, Gate Line Driving Circuit and Driving Method Thereof
CN105788553A (zh) 基于ltps半导体薄膜晶体管的goa电路
CN106991958B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN112233628B (zh) Goa电路及液晶显示器
US11227525B2 (en) Shift register unit and method for driving the same, gate driving circuit and method for driving the same, and display apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant