CN107833842B - 一种3d nand存储器的层叠结构的薄膜层厚度测量方法 - Google Patents
一种3d nand存储器的层叠结构的薄膜层厚度测量方法 Download PDFInfo
- Publication number
- CN107833842B CN107833842B CN201711058321.7A CN201711058321A CN107833842B CN 107833842 B CN107833842 B CN 107833842B CN 201711058321 A CN201711058321 A CN 201711058321A CN 107833842 B CN107833842 B CN 107833842B
- Authority
- CN
- China
- Prior art keywords
- layer
- thickness
- film layer
- stepped construction
- nand memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010276 construction Methods 0.000 title claims abstract description 89
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 238000000691 measurement method Methods 0.000 title claims abstract description 27
- 239000010408 film Substances 0.000 claims abstract description 138
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000005259 measurement Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 4
- 238000003384 imaging method Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000427 thin-film deposition Methods 0.000 abstract description 5
- 238000010923 batch production Methods 0.000 abstract description 4
- 238000012544 monitoring process Methods 0.000 abstract description 4
- 238000001878 scanning electron micrograph Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000572 ellipsometry Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000004627 transmission electron microscopy Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000032975 face morphogenesis Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请实施例公开了一种3D NAND存储器的层叠结构的薄膜层厚度测量方法。该方法将厚度测量薄膜层结构的各层薄膜层断面形成锯齿状形貌，如此，该锯齿状形貌的各层薄膜层断面的SEM图像为明暗相间的条纹，通过对该明暗相间的条纹进行处理，即可得到厚度测量薄膜层结构的各层薄膜层的厚度，因为3D NAND存储器的层叠结构的各层薄膜层厚度与厚度测量薄膜层结构的各层薄膜层厚度一致，因此，测量得到的厚度测量薄膜层结构的各层薄膜层厚度即为3D NAND存储器的层叠结构的各层薄膜层厚度。该测量方法为非破坏性测量，测量周期短，有利于规模化量产工艺。另外，该测量方法可以直接测量特定层薄膜厚度，从而有利于薄膜沉积工艺的稳定性监测。
Description
技术领域
本申请涉及3D NAND存储器技术领域，尤其涉及一种3D NAND存储器的层叠结构的薄膜层厚度测量方法。
背景技术
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。
在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3D NAND存储器结构。基于此，3D NAND存储器的金属栅层为垂直分布的叠层结构。在形成3DNAND存储器的金属栅层时，首先在衬底上交替堆叠绝缘层和牺牲层，形成多层层叠结构，然后通过去除牺牲层，填充金属层，从而形成垂直分布的金属栅叠层。
为了确保3D NAND存储器具有良好的存储性能，3D NAND存储器的各层金属栅层的厚度要均匀，且各层金属栅层之间的绝缘层的厚度也需要均匀，因此，在3D NAND存储器的制造过程中，需要精确控制绝缘层和牺牲层交替堆叠的层叠结构中的相同薄膜层的厚度均匀性。因而，在3D NAND存储器的制造过程中，需要精确测量层叠结构中的各层薄膜层的厚度。
现有的3D NAND存储器的层叠结构的薄膜厚度的测量方法通常基于透射电子显微镜(TEM)对层叠结构的切片样品进行扫描拍照测量。该方法为破坏性测量且测量周期较长，不适合规模化生产工艺中多层薄膜层的厚度在线测量。
发明内容
有鉴于此，本申请提供了一种3D NAND存储器的层叠结构的薄膜层厚度测量方法，以解决现有的层叠结构薄膜层厚度测量方法存在的问题。
为了解决上述技术问题，本申请采用了如下技术方案：
一种3D NAND存储器的层叠结构的薄膜层厚度测量方法，包括：
在衬底上形成与衬底表面平行的多层牺牲层和绝缘层交替堆叠的3D NAND存储器的层叠结构，同时，在衬底上形成与衬底表面垂直的多层牺牲层和绝缘层交替堆叠的厚度测量薄膜层结构；所述厚度测量薄膜层结构中的薄膜层厚度与3D NAND存储器的层叠结构中的对应位置的薄膜层厚度一致；
对厚度测量薄膜层结构进行表面平坦化，直至厚度测量薄膜层结构中的每层薄膜层均露出断面；
刻蚀厚度测量薄膜层结构中的牺牲层或绝缘层，以使该厚度测量薄膜层结构的断面形貌形成锯齿状形貌；
利用扫描电子显微镜对厚度测量薄膜层结构的断面形貌进行扫描成像，生成明暗相间的条纹；
对明暗相间的条纹进行图像处理，从而得到厚度测量薄膜层结构中的各层薄膜层厚度，进而得到3D NAND存储器的层叠结构的薄膜层厚度。
可选地，所述在衬底上形成与衬底表面平行的多层牺牲层和绝缘层交替堆叠的3DNAND存储器的层叠结构，同时，在衬底上形成与衬底表面垂直的多层牺牲层和绝缘层交替堆叠的厚度测量薄膜层结构，具体包括：
在衬底上沉积介质层，所述介质层的厚度大于3D NAND存储器的层叠结构的厚度；
刻蚀所述介质层，以在所述介质层内形成凹槽，所述凹槽的深度不小于3D NAND存储器的层叠结构的厚度；
在所述凹槽内交替沉积牺牲层和绝缘层，以在所述凹槽底部和侧壁上形成牺牲层和绝缘层交替堆叠的层叠结构；其中，形成于凹槽底部的层叠结构为3D NAND存储器的层叠结构，形成于凹槽侧壁上的层叠结构为厚度测量薄膜层结构。
可选地，在所述凹槽内交替沉积牺牲层和绝缘层，具体为：采用化学气相沉积工艺在所述凹槽内交替沉积牺牲层和绝缘层。
可选地，所述表面平坦化的停止层为形成于凹槽底部的层叠结构的最外层薄膜层。
可选地，所述刻蚀厚度测量薄膜层结构中的牺牲层或绝缘层，以使该厚度测量薄膜层结构的断面形貌形成锯齿状形貌，具体包括：
采用湿法刻蚀工艺刻蚀厚度测量薄膜层结构中的牺牲层或绝缘层，以使该厚度测量薄膜层结构的断面形貌形成锯齿状形貌。
可选地，所述3D NAND存储器的层叠结构的最外层薄膜层为牺牲层。
可选地，所述刻蚀厚度测量薄膜层结构中的牺牲层或绝缘层，以使该厚度测量薄膜层结构的断面形貌形成锯齿状形貌，具体包括：
采用牺牲层和绝缘层具有选择比的湿法刻蚀溶液刻蚀牺牲层，直至3D NAND存储器的层叠结构最外层的牺牲层移除，从而使厚度测量薄膜层结构的各层薄膜层断面形成锯齿状形貌。
可选地，所述牺牲层为氮化硅层，所述绝缘层为氧化硅层。
可选地，所述介质层为氧化硅层。
可选地，所述凹槽为矩形凹槽。
相较于现有技术，本申请具有以下有益效果：
基于以上技术方案可知，本申请在3D NAND存储器的制造过程中，在衬底上形成与衬底表面平行的多层牺牲层和绝缘层交替堆叠的3D NAND存储器的层叠结构的同时，还在衬底上形成与衬底表面垂直的多层牺牲层和绝缘层交替堆叠的厚度测量薄膜层结构；并且厚度测量薄膜层结构中的薄膜层厚度与3D NAND存储器的层叠结构中的对应位置的薄膜层厚度一致。因此，厚度测量薄膜层结构的各层薄膜层厚度即为3D NAND存储器的各层薄膜层厚度。本申请提供的测量方法中，将厚度测量薄膜层结构的各层薄膜层断面形成锯齿状形貌，如此，该锯齿状形貌的各层薄膜层断面的SEM图像为明暗相间的条纹，通过对该明暗相间的条纹进行处理，即可得到厚度测量薄膜层结构的各层薄膜层的厚度，因为3D NAND存储器的层叠结构的各层薄膜层厚度与厚度测量薄膜层结构的各层薄膜层厚度一致，因此，测量得到的厚度测量薄膜层结构的各层薄膜层厚度即为3D NAND存储器的层叠结构的各层薄膜层厚度。
由上可知，本申请可以基于扫描电子显微镜(SEM)对3D NAND存储器制造过程中的层叠结构的薄膜层厚度进行在线直接测量，该测量方法为非破坏性测量，测量周期短，有利于规模化量产工艺。另外，该测量方法可以直接测量特定层薄膜厚度，从而有利于薄膜沉积工艺的稳定性监测。
附图说明
为了清楚地理解本申请的具体实施方式，下面将描述本申请具体实施方式时用到的附图做一简要说明。显而易见地，这些附图仅是本申请的部分实施例。
图1是本申请实施例提供的3D NAND存储器的层叠结构的薄膜层厚度测量方法流程示意图；
图2A至图2E为本申请实施例提供的测量方法中的一系列制程对应的剖面结构示意图。
图2F为本申请实施例提供的测量方法原理示意图。
附图标记说明：
201：衬底，202：介质层，203：凹槽，204：氮化硅层，205：氧化硅层，206：层叠结构。
具体实施方式
现有技术中存在一种非破坏性测量薄膜厚度的技术，即光学椭偏测量技术。光学椭偏测量技术是基于光穿过薄膜后光椭偏态的改变来间接获取厚度。
而在现有的3D NAND存储器制造工艺中，绝缘层和牺牲层交替堆叠的层叠结构的薄膜层数可高达数十上百层，总厚度超过3微米。因此，在该层叠结构中，位于不同层位置的相同薄膜层之间具有很强的光学关联性，当前传统光学椭偏测量技术无法直接测量层叠结构中某一特定层的薄膜厚度，因而无法准确获得薄膜重复沉积的厚度均匀性。
因此，无法利用光学椭偏测量技术来测量3D NAND存储器制造过程中的层叠结构中的薄膜层厚度。
而微距量测扫描式电子显微镜(CD-SEM)能够射出电子束，并且可以收集电子束轰击样品表面产生的二次电子(Secondary Electron，SE)进行成像，对于样品表面的形貌变化将在图像上呈现出明暗变化。
基于此，本申请实施例在3D NAND存储器的制造过程中，在衬底上形成与衬底表面平行的多层牺牲层和绝缘层交替堆叠的3D NAND存储器的层叠结构的同时，还在衬底上形成与衬底表面垂直的多层牺牲层和绝缘层交替堆叠的厚度测量薄膜层结构；并且厚度测量薄膜层结构中的薄膜层厚度与3D NAND存储器的层叠结构中的对应位置的薄膜层厚度一致。因此，厚度测量薄膜层结构的各层薄膜层厚度即为3D NAND存储器的各层薄膜层厚度。为了能够利用CD-SEM来测量层叠结构的薄膜层厚度，本申请提供的测量方法中，将厚度测量薄膜层结构的各层薄膜层断面形成锯齿状形貌，如此，该锯齿状形貌的各层薄膜层断面的SEM图像为明暗相间的条纹，通过对该明暗相间的条纹进行处理，即可得到厚度测量薄膜层结构的各层薄膜层的厚度，因为3D NAND存储器的层叠结构的各层薄膜层厚度与厚度测量薄膜层结构的各层薄膜层厚度一致，因此，测量得到的厚度测量薄膜层结构的各层薄膜层厚度即为3D NAND存储器的层叠结构的各层薄膜层厚度。
因此，本申请通过将3D NAND存储器的层叠结构中的各层薄膜层厚度的测量转换为与衬底表面垂直的各层薄膜层的厚度测量。因为，与衬底表面垂直的各层薄膜层的厚度可以通过非破坏性的扫描电子显微镜实现，因而，本申请提供的测量方法可以实现对3DNAND存储器制造过程中的层叠结构的薄膜层厚度进行在线直接测量。并且该测量方法为非破坏性测量，测量周期短，有利于规模化量产工艺。另外，该测量方法可以直接测量特定层薄膜厚度，从而有利于薄膜沉积工艺的稳定性监测。
下面结合附图对本申请的具体实施方式进行详细描述。
图1是本申请实施例提供的3D NAND存储器的层叠结构的薄膜层厚度测量方法流程示意图。图2A至图2E为本申请实施例提供的测量方法中的一系列制程对应的剖面结构示意图。
需要说明，本申请实施例以本领域惯用的氮化硅层作为牺牲层的示例，以氧化硅层作为绝缘层的示例进行说明。应当理解，本申请实施例中的牺牲层和绝缘层还可以为其它材料制成的材料层，在此不再赘述。
如图1所示，该测量方法包括以下步骤：
S101：在衬底201上沉积介质层202，所述介质层202的厚度大于3D NAND存储器的层叠结构的厚度。
在本发明实施例中，衬底为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在该具体的实施例中，所述衬底为体硅衬底。
如图2A所示，采用薄膜沉积工艺，在衬底201上沉积介质层202，在本申请实施例中，介质层202可以为二氧化硅层。因后续需要刻蚀介质层202，在介质层202上形成能够容纳3D NAND存储器的层叠结构，所形成的介质层的厚度大于3D NAND存储器的层叠结构的厚度。
S102：刻蚀所述介质层202，以在所述介质层202内形成凹槽203，所述凹槽203的深度不小于3D NAND存储器的层叠结构的厚度。
如图2B所示，采用干法刻蚀工艺例如反应等离子体刻蚀工艺刻蚀介质层202，在介质层202内形成深度较深的凹槽203，在该凹槽203区域形成3D NAND存储器的存储核心区。为了能够容纳3D NAND存储器的层结构，该凹槽203的深度不小于3D NAND存储器的层叠结构的厚度。
在本申请实施例中，凹槽203可以为矩形凹槽。
S103：在凹槽203内交替沉积氮化硅层204和氧化硅层205，以在所述凹槽底部和侧壁上形成氮化硅层和氧化硅层交替堆叠的层叠结构206；其中，形成于凹槽底部的层叠结构为与衬底表面平行的3D NAND存储器的层叠结构，形成于凹槽侧壁上的层叠结构为与衬底表面垂直的厚度测量薄膜层结构。
如图2C所示，采用薄膜淀积工艺例如化学气相沉积工艺在凹槽203内交替沉积氮化硅层204和氧化硅层205，以在所述凹槽203底部和侧壁上形成氮化硅层和氧化硅层交替堆叠的层叠结构206。其中，形成于凹槽底部的层叠结构为与衬底表面平行的3D NAND存储器的层叠结构，形成于凹槽侧壁上的层叠结构为与衬底表面垂直的厚度测量薄膜层结构。
需要说明，层叠结构206的最外层材料层可以为氮化硅层204，也可以为氧化硅层205。本申请实施例以层叠结构206的最外层材料层为氮化硅层204作为示例。
需要说明，在本申请实施例中，采用的薄膜淀积工艺应当能够使得厚度测量薄膜层结构中的薄膜层厚度与3D NAND存储器的层叠结构中的对应位置的薄膜层厚度一致。因化学气相沉积(CVD)工艺具有良好的台阶覆盖率，其可以在相互垂直的两表面上形成厚度一致的单层薄膜，因此，本申请实施例采用的薄膜沉积工艺可以为化学气相沉积工艺。
薄膜层可以为形成的氧化硅层和氮化硅层中的任一种。
通过步骤S101至S103，在衬底上形成了与衬底表面平行的多层牺牲层和绝缘层交替堆叠的3D NAND存储器的层叠结构，同时，在衬底上形成与衬底表面垂直的多层牺牲层和绝缘层交替堆叠的厚度测量薄膜层结构；所述厚度测量薄膜层结构中的薄膜层厚度与3DNAND存储器的层叠结构中的对应位置的薄膜层厚度一致。在本申请实施例中，3D NAND存储器的层叠结构与厚度测量薄膜层结构为一体成型结构，并且量结构中在对应位置处的薄膜层的材料以及厚度相同。
S104：对层叠结构206进行表面平坦化，直至厚度测量薄膜层结构中的每层薄膜层均露出断面。
为使得形成于凹槽203侧壁上的厚度测量薄膜层结构中的每层薄膜层均露出断面，本申请实施例采用表面平坦化工艺对层叠结构206的整个表面进行表面平坦化，以方便操作，简化工艺。
此外，作为一示例，对层叠结构206进行表面平坦化时，其对应的平坦化停止层可以为形成于凹槽底部的层叠结构的最外层薄膜层，如此，层叠结构206的整个表面均进行了平坦化。该步骤对应的剖面结构示意图如图2D所示。
S105：刻蚀厚度测量薄膜层结构中的氮化硅层或氧化硅层，以使该厚度测量薄膜层结构的断面形貌形成锯齿状形貌。
本申请实施例可以采用干法刻蚀工艺或湿法刻蚀工艺刻蚀厚度测量薄膜层结构中的氮化硅层或氧化硅层，以使该厚度测量薄膜层结构的断面形貌形成锯齿状形貌。
而因采用干法刻蚀工艺时，需要制作掩模板，又因为各层薄膜层的厚度较小，因此掩模板的制作会增加工艺流程和工艺成本，因此，为了简化工艺流程，降低工艺成本，本申请实施例可以采用湿法刻蚀工艺刻蚀厚度测量薄膜层结构中的氮化硅层或氧化硅层，以使该厚度测量薄膜层结构的断面形貌形成锯齿状形貌。
在采用湿法刻蚀工艺时，可以选用牺牲层和绝缘层具有选择比的湿法刻蚀溶液进行刻蚀，从而刻蚀牺牲层和绝缘层中的一层材料层。
另外，因在3D NAND存储器结构中，存在较多的氧化硅，因此，为提高刻蚀效率，本申请实施例可以采用湿法刻蚀工艺刻蚀层叠结构中的氮化硅层，以使厚度测量薄膜层结构的断面形貌形成锯齿状形貌。执行完该步骤，对应的剖面结构示意图如图2E所示。
当层叠结构206的最外层材料层为氮化硅层时，本步骤可以将最外层氮化硅层移除为刻蚀终点。
S106：利用扫描电子显微镜对厚度测量薄膜层结构的断面形貌进行扫描成像，生成明暗相间的条纹。
如图2F所示，扫描电子显微镜向厚度测量薄膜层结构的断面形貌射出电子束，并由电子收集探测器收集电子束轰击厚度测量薄膜层结构的断面产生的二次电子，并对该二次电子进行成像，从而生成明暗相间的条纹。
S107：对明暗相间的条纹进行图像处理，从而得到厚度测量薄膜层结构中的各层薄膜层厚度，进而得到3D NAND存储器的层叠结构的薄膜层厚度。
本步骤可以具体为：测量各条明暗相间的条纹宽度，根据条纹宽度与薄膜层厚度之间的关系，得到厚度测量薄膜层结构中的各层薄膜层厚度，因厚度测量薄膜层结构的各层薄膜层厚度与3D NAND存储器的层叠结构中对应位置的薄膜层厚度一致，从而可以得到3D NAND存储器的层叠结构的薄膜层厚度。
以上为本申请实施例通过的3D NAND存储器的层叠结构的薄膜层厚度测量方法。本申请通过将3D NAND存储器的层叠结构中的各层薄膜层厚度的测量转换为与衬底表面垂直的各层薄膜层的厚度测量。因为，与衬底表面垂直的各层薄膜层的厚度可以通过CD-SEM实现，因而，本申请提供的测量方法可以实现对3D NAND存储器制造过程中的层叠结构的薄膜层厚度进行在线直接测量。并且该测量方法为非破坏性测量，测量周期短，有利于规模化量产工艺。另外，该测量方法可以直接测量特定层薄膜厚度，从而有利于薄膜沉积工艺的稳定性监测。
以上为本申请的具体实施方式。
Claims (10)
1.一种3D NAND存储器的层叠结构的薄膜层厚度测量方法，其特征在于，包括：
在衬底上形成与衬底表面平行的多层牺牲层和绝缘层交替堆叠的3D NAND存储器的层叠结构，同时，在衬底上形成与衬底表面垂直的多层牺牲层和绝缘层交替堆叠的厚度测量薄膜层结构；所述厚度测量薄膜层结构中的薄膜层厚度与3D NAND存储器的层叠结构中的对应位置的薄膜层厚度一致；
对厚度测量薄膜层结构进行表面平坦化，直至厚度测量薄膜层结构中的每层薄膜层均露出断面；
刻蚀厚度测量薄膜层结构中的牺牲层或绝缘层，以使该厚度测量薄膜层结构的断面形貌形成锯齿状形貌；
利用扫描电子显微镜对厚度测量薄膜层结构的断面形貌进行扫描成像，生成明暗相间的条纹；
对明暗相间的条纹进行图像处理，从而得到厚度测量薄膜层结构中的各层薄膜层厚度，进而得到3D NAND存储器的层叠结构的薄膜层厚度。
2.根据权利要求1所述的方法，其特征在于，所述在衬底上形成与衬底表面平行的多层牺牲层和绝缘层交替堆叠的3D NAND存储器的层叠结构，同时，在衬底上形成与衬底表面垂直的多层牺牲层和绝缘层交替堆叠的厚度测量薄膜层结构，具体包括：
在衬底上沉积介质层，所述介质层的厚度大于3D NAND存储器的层叠结构的厚度；
刻蚀所述介质层，以在所述介质层内形成凹槽，所述凹槽的深度不小于3D NAND存储器的层叠结构的厚度；
在所述凹槽内交替沉积牺牲层和绝缘层，以在所述凹槽底部和侧壁上形成牺牲层和绝缘层交替堆叠的层叠结构；其中，形成于凹槽底部的层叠结构为3D NAND存储器的层叠结构，形成于凹槽侧壁上的层叠结构为厚度测量薄膜层结构。
3.根据权利要求2所述的方法，其特征在于，在所述凹槽内交替沉积牺牲层和绝缘层，具体为：采用化学气相沉积工艺在所述凹槽内交替沉积牺牲层和绝缘层。
4.根据权利要求2所述的方法，其特征在于，所述表面平坦化的停止层为形成于凹槽底部的层叠结构的最外层薄膜层。
5.根据权利要求1所述的方法，其特征在于，所述刻蚀厚度测量薄膜层结构中的牺牲层或绝缘层，以使该厚度测量薄膜层结构的断面形貌形成锯齿状形貌，具体包括：
采用湿法刻蚀工艺刻蚀厚度测量薄膜层结构中的牺牲层或绝缘层，以使该厚度测量薄膜层结构的断面形貌形成锯齿状形貌。
6.根据权利要求1所述的方法，其特征在于，所述3D NAND存储器的层叠结构的最外层薄膜层为牺牲层。
7.根据权利要求6所述的方法，其特征在于，所述刻蚀厚度测量薄膜层结构中的牺牲层或绝缘层，以使该厚度测量薄膜层结构的断面形貌形成锯齿状形貌，具体包括：
采用牺牲层和绝缘层具有选择比的湿法刻蚀溶液刻蚀牺牲层，直至3D NAND存储器的层叠结构最外层的牺牲层移除，从而使厚度测量薄膜层结构的各层薄膜层断面形成锯齿状形貌。
8.根据权利要求1-6任一项所述的方法，其特征在于，所述牺牲层为氮化硅层，所述绝缘层为氧化硅层。
9.根据权利要求2-4任一项所述的方法，其特征在于，所述介质层为氧化硅层。
10.根据权利要求2-4任一项所述的方法，其特征在于，所述凹槽为矩形凹槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711058321.7A CN107833842B (zh) | 2017-11-01 | 2017-11-01 | 一种3d nand存储器的层叠结构的薄膜层厚度测量方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711058321.7A CN107833842B (zh) | 2017-11-01 | 2017-11-01 | 一种3d nand存储器的层叠结构的薄膜层厚度测量方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107833842A CN107833842A (zh) | 2018-03-23 |
| CN107833842B true CN107833842B (zh) | 2019-03-29 |
Family
ID=61651338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711058321.7A Active CN107833842B (zh) | 2017-11-01 | 2017-11-01 | 一种3d nand存储器的层叠结构的薄膜层厚度测量方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107833842B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109059812B (zh) * | 2018-09-11 | 2020-11-24 | 太原理工大学 | 一种精确测量曲面上多层微纳米薄膜厚度的方法 |
| WO2021184175A1 (en) * | 2020-03-17 | 2021-09-23 | Yangtze Memory Technologies Co., Ltd. | Methods and systems for semiconductor structure thickness measurement |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103283015A (zh) * | 2010-12-24 | 2013-09-04 | 旭化成电子材料株式会社 | 绝缘结构体及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101807250B1 (ko) * | 2011-07-11 | 2017-12-11 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 |
| US9240359B2 (en) * | 2013-07-08 | 2016-01-19 | Applied Materials, Inc. | 3D NAND staircase CD control by using interferometric endpoint detection |
| US9659788B2 (en) * | 2015-08-31 | 2017-05-23 | American Air Liquide, Inc. | Nitrogen-containing compounds for etching semiconductor structures |
| KR20170121785A (ko) * | 2016-04-25 | 2017-11-03 | 삼성전자주식회사 | 3차원 반도체 장치 |
-
2017
- 2017-11-01 CN CN201711058321.7A patent/CN107833842B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103283015A (zh) * | 2010-12-24 | 2013-09-04 | 旭化成电子材料株式会社 | 绝缘结构体及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107833842A (zh) | 2018-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5960255A (en) | Calibration standard for 2-D and 3-D profilometry in the sub-nanometer range and method of producing it | |
| CN107579070B (zh) | 一种3d nand存储器件的堆叠层及其制造方法 | |
| CN107816949B (zh) | 一种用于3d nand存储器的存储层薄膜厚度测量方法 | |
| JP4857090B2 (ja) | 校正用標準部材およびその作製方法、並びに校正用標準部材を用いた走査電子顕微鏡 | |
| CN107564914B (zh) | 一种3d nand存储器件及其制备方法 | |
| CN111276416B (zh) | 半导体结构套刻对准的检测方法及3d存储器件制造方法 | |
| JP6285040B2 (ja) | 生体分子構造解析用デバイスおよび生体分子構造解析用デバイスの形成方法 | |
| CN107833842B (zh) | 一种3d nand存储器的层叠结构的薄膜层厚度测量方法 | |
| US7453571B1 (en) | Dimensional calibration standards | |
| CN102842518B (zh) | 多晶硅假栅移除后的监控方法 | |
| CN102420151A (zh) | 一种用于表征低介电常数介质材料损伤的检测方法 | |
| CN107452642B (zh) | 一种外延结构刻蚀率的检测方法 | |
| US11011601B2 (en) | Narrow gap device with parallel releasing structure | |
| JP2010056295A (ja) | スパッタ率補正用標準試料およびその試料を用いたスパッタ率比の算出方法 | |
| US20220018781A1 (en) | Method and Apparatus for Measuring a Lateral Depth in a Microstructure | |
| JP2694115B2 (ja) | 較正／測定用基準構造体、その形成方法及びこれを用いた測定方法 | |
| JPH09246341A (ja) | 半導体ウェーハの損傷評価用試料およびこの試料を用いた損傷評価方法 | |
| CN111924798B (zh) | 基于多层膜沉积的寻迹式线宽标准样片及其制备方法 | |
| JP2693477B2 (ja) | 分解能評価試料およびそれを用いた分解能評価方法ならびにそれを備えた走査電子顕微鏡 | |
| JPH07218201A (ja) | 平面距離較正用スケール、その製造方法および平面距離較正方法 | |
| CN101207056B (zh) | 薄膜阶梯覆盖率和加载效应的测量方法 | |
| KR100620725B1 (ko) | 반도체 절연막의 도펀트 농도 측정방법 | |
| KR100989879B1 (ko) | 단면결합소자의 제조방법 및 이를 이용한 단면결합소자의 제조장치 | |
| KR20230009282A (ko) | 에칭 프로세스들에서의 엔드 포인트 제어 | |
| Zhou et al. | Fabrication of a prototype micro accelerator platform |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |