Nothing Special   »   [go: up one dir, main page]

CN107792828A - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN107792828A
CN107792828A CN201710713482.9A CN201710713482A CN107792828A CN 107792828 A CN107792828 A CN 107792828A CN 201710713482 A CN201710713482 A CN 201710713482A CN 107792828 A CN107792828 A CN 107792828A
Authority
CN
China
Prior art keywords
mems
conductive
package structure
layer
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710713482.9A
Other languages
English (en)
Other versions
CN107792828B (zh
Inventor
陈光雄
蔡育轩
李育颖
王圣民
许文政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN107792828A publication Critical patent/CN107792828A/zh
Application granted granted Critical
Publication of CN107792828B publication Critical patent/CN107792828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种微机电系统MEMS封装结构，在一或多个实施例中，所述微机电系统MEMS封装结构包括：MEMS裸片、邻近于所述MEMS裸片的导电桩、封装本体和所述封装本体上的粘合层。所述封装本体囊封所述MEMS裸片和所述导电桩，且暴露所述导电桩的顶部表面。所述封装本体的玻璃转化温度Tg大于用于形成所述粘合层的温度Tc。

Description

半导体封装装置及其制造方法
相关申请的交叉参考
本申请主张2016年9月2日提交的美国临时专利申请第62/383,094号的权益和优先权，所述临时专利申请的内容以全文引用的方式并入本文中。
技术领域
本公开大体上涉及一种半导体封装装置及其制造方法。更具体地说，本公开涉及一种半导体封装装置，所述半导体封装装置包含微机电系统(MEMS)结构及其制造方法。
背景技术
相当的MEMS封装结构通过四方扁平无引线(QFN)技术形成。举例来说，MEMS裸片被放置在引线框的裸片座上且通过线接合实现MEMS裸片与引线框之间的电连接。然而，线接合技术的使用可能限制了MEMS封装结构的小型化(例如，MEMS封装结构的尺寸限制是4.5毫米(mm)*4.5mm*1.2mm)。此外，归因于接合线的环路高度，导电路径相对较长，从而产生相对高的电阻(与导电桩相比)。高电阻可能不利地影响MEMS封装结构的电气性能。另外，在封装MEMS的过程中，选择模制原料以使热膨胀系数(CTE)接近引线框的CTE；然而，此布置可能不可避免地产生模制原料与MEMS裸片之间的CTE不匹配，从而可能妨碍MEMS裸片的性能或甚至损害MEMS裸片。
发明内容
在根据一些实施例的一个方面中，微机电系统(MEMS)封装结构包括MEMS裸片、邻近于所述MEMS裸片的导电桩、封装本体和封装本体上的粘合层。所述封装本体囊封所述MEMS裸片和所述导电桩，且暴露所述导电桩的顶部表面。所述封装本体的玻璃转化温度(Tg)大于用于形成所述粘合层的温度(Tc)。
在根据一些实施例的另一方面中，MEMS封装结构包括衬底、MEMS裸片、导电桩和封装本体。衬底包含介电层和重布层(RDL)。RDL的顶部表面的至少一部分从介电层暴露出来。MEMS裸片安置于衬底上。导电桩通过倒装芯片接合将MEMS裸片电连接到衬底的RDL。封装本体安置于衬底上且囊封MEMS裸片和导电桩。
在根据一些实施例的又一方面中，用于制造MEMS封装结构的方法包括：将MEMS裸片安置于载体上；将导电桩形成于载体上且邻近于MEMS裸片；形成封装本体以囊封MEMS裸片和导电桩且暴露导电桩的顶部表面；以及将粘合层形成于封装本体上，其中封装本体的玻璃转化温度(Tg)大于用于形成粘合层的温度(Tc)。
附图说明
当结合附图阅读时，从以下详细描述最好地理解本公开的一些实施例的方面。应注意，各种结构可能未按比例绘制，且出于论述的清楚起见，各种结构的尺寸可任意增大或减小。
图1A说明根据本公开的一些实施例的半导体封装装置的截面视图；
图1B说明根据本公开的一些实施例的半导体封装装置的截面视图；
图1C说明根据本公开的一些实施例的半导体封装装置的截面视图；
图1D说明根据本公开的一些实施例的半导体封装装置的截面视图；
图1E说明根据本公开的一些实施例的半导体封装装置的截面视图；
图1F说明根据本公开的一些实施例的半导体封装装置的截面视图；
图1G说明根据本公开的一些实施例的半导体封装装置的截面视图；
图1H说明根据本公开的一些实施例的半导体封装装置的截面视图；
图1I说明根据本公开的一些实施例的半导体封装装置的截面视图；
图2A说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图2B说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图2C说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图2D说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图2D'说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图2E说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图2F说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图2G说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图2H说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图3A说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图3B说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图4A说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图4B说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图4C说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图5A说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图5B说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图5C说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图5D说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图6A说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图6B说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；
图6C说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段；且
图6D说明根据本公开的一些实施例的制造半导体封装的方法的各个阶段。
贯穿图式和详细描述使用共同参考数字以指示相同或类似元件。根据以下结合附图作出的详细描述，本公开将更显而易见。
具体实施方式
图1A说明根据本公开的一些实施例的半导体封装装置1A的截面视图。半导体封装装置1A包含电路层10、MEMS装置11、导电桩12、封装本体13、粘合层14a、绝缘层14b、重布层(RDL)15和一或多个电接触件16。
电路层10可包含一或多个电子组件，例如，无源电子组件和/或有源电子组件。在一些实施例中，电路层10可包含(例如)微处理器(例如，单核心微处理器或多核心微处理器)、存储器装置、芯片组、图形装置，或根据本公开的各种实施例的专用集成电路(ASIC)。
MEMS装置11安置于电路层10上。在一些实施例中，MEMS是指使用类似半导体过程构造且展现例如移动或变形能力等机械特性的一类结构或装置。MEMS常常(但不总是)与电信号交互。MEMS装置11可以是或包含(但不限于)一或多个陀螺仪、加速计、压力传感器、传声器、致动器、反射镜、加热器、打印机喷嘴磁强计，或其中两个或多于两个的组合。
封装本体13安置于电路层10上，以覆盖或囊封MEMS装置11的至少一部分或整个MEMS装置11。在一些实施例中，封装本体13包含(例如)包含填料的环氧树脂、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或酚类材料、包含硅酮(分散在其中)的材料，或其中两个或多于两个的组合。在一些实施例中，封装本体13中填料的组成大于或等于(例如)约60％、约70％、约80％、约90％，或约95％(按质量计)。举例来说，封装本体13中填料的组成可以是(例如)约87％或约89％。
在一些实施例中，封装本体13的玻璃转化温度(Tg)大于用于形成粘合层14a或绝缘层14b的温度(Tc)。在一些实施例中，封装本体13的玻璃转化温度介于约100℃到约250℃、约125℃到约220℃或约150℃到约195℃的范围内。举例来说，封装本体13的玻璃转化温度介于约155℃到约161℃、约151℃到约160℃或约184℃到约195℃的范围内。在一些实施例中，封装本体13的热膨胀系数(CTE)介于约4ppm/℃到约12ppm(百万分之一)/℃的范围内。举例来说，封装本体13的CTE介于约7ppm/℃到约9ppm/℃、约10ppm/℃到约12ppm/℃或约4ppm/℃到约6ppm/℃的范围内。
导电桩12穿过封装本体，以电连接到电路层10的一或多个导电接触件。导电桩12的部分由封装本体13囊封；且导电桩12的顶部表面从封装本体13暴露出来。在一些实施例中，导电桩12安置为邻近于MEMS装置11。在一些实施例中，晶种层12s安置于导电桩12与电路层10之间。在一些实施例中，导电桩12与封装本体13之间不存在晶种层。换句话说，导电桩12的侧表面可直接接触封装本体13。在一些实施例中，晶种层12s包括(例如)钛(Ti)、铜(Cu)或其组合。
在一些实施例中，导电桩12包含电路层10上的第一部分和第一部分上的第二部分。在一些实施例中，第一部分的厚度可大于第二部分的厚度。用于形成第一部分的时间可长于用于形成第二部分的时间。在一些其它实施例中，第一部分的厚度可小于或大体上等于第二部分的厚度。在一些实施例中，导电桩12的第一部分和导电桩12的第二部分由相同材料制成(或包含相同材料)。替代地，导电桩12的第一部分和导电桩12的第二部分由不同材料制成(或包含不同材料)。举例来说，在一些实施例中，导电桩12的第一部分由Cu制成，而导电桩12的第二部分由锡(Sn)、银(Ag)、镍(Ni)或其中两个或多于两个的组合制成。
粘合层14a安置于封装本体13和导电桩12的顶部表面上。粘合层14a可包含至少一个凹槽，以暴露导电桩12的顶部表面的至少一个部分。在一些实施例中，粘合层14a包括聚酰亚胺(PI)、聚苯并恶唑(PBO)、阻焊剂、味之素堆积膜(ABF)、模制原料、环氧基材料，或其中两个或多于两个的组合。
RDL 15安置于粘合层14上。RDL 15延伸到粘合层14a的凹槽中且电接触从封装本体13暴露出来的导电桩12的顶部表面的至少一部分。
绝缘层14b安置于粘合层14a上，以覆盖或囊封RDL 15的至少一部分或整个RDL15。绝缘层14b可包含至少一个凹槽，以暴露RDL 15的部分。在一些实施例中，绝缘层14b包括PI、PBO、阻焊剂、ABF、模制原料、环氧基材料，或其中两个或多于两个的组合。
导电层16u(例如，凸块下金属(UBM))安置于绝缘层14b的凹槽内以电接触RDL 15的暴露部分。电接触件16(例如，C4垫(受控塌陷芯片连接垫))安置于导电层16u上，以提供电路层10与外部装置之间的电连接。在一些实施例中，半导体封装装置1A不包含导电层16u；且电接触件16直接安置于绝缘层14b的凹槽内，以电接触RDL 15的暴露部分。
如上文所提及，通过四方扁平无引线(QFN)技术形成的相当的MEMS封装结构可能限制MEMS封装结构的小型化(例如，MEMS封装结构的尺寸限制是4.5mm*4.5mm*1.2mm)。此外，归因于接合线的环路高度，相对较长的导电路径可产生高电阻，从而将不利地影响相当的MEMS封装结构的电气性能。在本公开的图1A中展示的一些实施例中，通过使用导电桩12来提供电连接，可减小半导体封装装置1A的总大小(例如，减小到约3.5mm*2.6mm*0.5mm、约3.0mm*2.2mm*0.4mm、约2.5mm*2.0mm*0.3mm，或更小)。此外，归因于导电桩12的相对较小电阻(相比于相当的MEMS封装结构中的接合线)，半导体封装装置1可具有较好的信号传输性能。
此外，在封装相当的QFN MEMS结构的过程中，选择模制原料，以使CTE接近引线框的CTE。然而，此布置可产生模制原料与MEMS裸片之间的CTE不匹配。CTE不匹配可能损害MEMS裸片或妨碍MEMS裸片的性能。如本公开的图1A中所展示的实施例中所示，半导体封装装置1A不包含引线框结构，且因此可选择模制原料(例如，封装本体13)的材料，以使得模制原料的CTE可匹配MEMS装置11的CTE，从而避免半导体封装装置1A的弯曲。
在一些实施例中，可以省略粘合层14a。图1B说明根据本公开的一些实施例的半导体封装装置1B的截面视图。半导体封装装置1B类似于图1A中所展示的半导体封装装置1A，例外为半导体封装装置1B包含绝缘层14b但不包含粘合层14a。
如图1B中所展示，RDL 15安置于封装本体13上且电接触从封装本体13暴露出来的导电桩12的顶部表面的至少一部分。
绝缘层14b安置于封装本体13上，以覆盖或囊封RDL 15的至少一部分或整个RDL15。绝缘层14b可包含至少一个凹槽，以暴露RDL 15的至少一部分。在一些实施例中，绝缘层14b包括PI、PBO、阻焊剂、ABF、模制原料、环氧基材料，或其中两个或多于两个的组合。
导电层16u(例如，凸块下金属(UBM))安置于绝缘层14b的凹槽内以电接触RDL 15的暴露部分。电接触件16(例如，C4垫)安置于导电层16u上，以提供电路层10与外部装置之间的电连接。在一些实施例中，半导体封装装置1B不包含导电层16u；且电接触件16直接安置于绝缘层14b的凹槽内，以电接触RDL 15的暴露部分。
图1C说明根据本公开的一些实施例的半导体封装装置1C的截面视图。半导体封装装置1C类似于图1A中所展示的半导体封装装置1A，且两个半导体封装装置之间的至少一个差异在于：在图1A的半导体封装装置1A中，MEMS装置11的有源表面通过(例如)倒装芯片技术连接到电路层10；而在图1C的半导体封装装置1C中，MEMS装置11的后表面经由粘合剂层11h(例如，胶合剂)连接到电路层10。MEMS装置的有源表面经由穿过封装本体13的电连接件15v(例如，通孔)电连接到RDL 15。
图1D说明根据本公开的一些实施例的半导体封装装置1D的截面视图。半导体封装装置1D类似于图1A中所展示的半导体封装装置1A，例外为半导体封装装置1D不包含RDL 15和粘合层14a。
如图1D中所展示，导电垫12p安置于封装本体13上且电接触从封装本体13暴露出来的导电桩12的顶部表面的至少一部分。绝缘层14b安置于封装本体13上，以覆盖或囊封导电垫12p。绝缘层14b包含至少一个凹槽，以暴露导电垫12p的至少一个部分。电接触件16安置于绝缘层14b上且延伸到绝缘层14b的凹槽中，以电接触导电垫12p。
根据图1D中所展示的实施例，由于电接触件16直接安置于将电连接到导电桩12的导电垫12p上，因此半导体封装装置1D不包含额外RDL，从而降低制造成本。
图1E说明根据本公开的一些实施例的半导体封装装置1E的截面视图。半导体封装装置1E包含如图1D中所展示的半导体封装装置1D、封装本体19和衬底18。
取决于根据各种实施例的应用，衬底18可以是柔性衬底或刚性衬底。在一些实施例中，衬底18包含介电层18d和导电图案化层18r。导电图案化层18r的顶部表面的至少一部分从介电层18d暴露出来。半导体封装装置1D的电接触件安置于导电图案化层18r的顶部表面的暴露部分上。在一些实施例中，外部接触层也可形成或安置于衬底18上。在一些实施例中，外部接触层包含球状栅格阵列(BGA)。在其它实施例中，外部接触层包含阵列，例如(但不限于)焊盘栅格阵列(LGA)或接脚栅格阵列(PGA)。在一些实施例中，外部接触层包含焊料球18b，所述焊料球可包含铅或可以是无铅的(例如，包含一或多种材料，例如金锡焊料合金或银锡焊料合金)。
封装本体19安置于衬底18上，以覆盖或囊封半导体封装装置1D。在一些实施例中，封装本体19包含环氧树脂(包含填料)、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或酚类材料、包含硅酮(分散在其中)的材料，或其中两个或多于两个的组合。
图1F说明根据本公开的一些实施例的半导体封装装置1F的截面视图。半导体封装装置1F类似于图1A中所展示的半导体封装装置1A，例外为半导体封装装置1F不包含封装本体13、粘合层14a、绝缘层14b或RDL 15。
如图1F中所展示，导电桩12安置于电路层10上且电连接到电路层10的导电接触件。晶种层12s可安置于导电桩12与电路层10之间。电接触件12c安置于导电桩12上。导电桩12和电接触件12c提供电路层10与外部装置之间的电连接。
图1G说明根据本公开的一些实施例的半导体封装装置1G的截面视图。半导体封装装置1G类似于图1F中所展示的半导体封装装置1F，例外为半导体封装装置1G进一步包含封装本体13。
封装本体13安置于电路层10上，以覆盖或囊封MEMS装置11和导电桩12的侧表面。导电桩12的顶部表面从封装本体13暴露出来。在一些实施例中，封装本体13包含环氧树脂(包含填料)、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或酚类材料、包含硅酮(分散在其中)的材料，或其中两个或多于两个的组合。
电接触件12c安置于从封装本体13暴露出来的导电桩12的顶部表面上。导电桩12和电接触件12c提供电路层10与外部装置之间的电连接。
图1H说明根据本公开的一些实施例的半导体封装装置1H的截面视图。半导体封装装置1H类似于图1G中所展示的半导体封装装置1G，例外为半导体封装装置1H进一步包含一或多个支撑元件12c1。
支撑元件12c1安置于封装本体上且与MEMS装置11或电路层10电隔离。在一些实施例中，支撑元件12c1可以是焊料球或其它合适的结构。在一些实施例中，支撑元件12c1可以是虚设球。虚设球12c1用以当半导体封装装置1H连接或接合到其它装置或电路板时为半导体封装装置1H提供额外支撑。
图1I说明根据本公开的一些实施例的半导体封装装置1I的截面视图。半导体封装装置1I包含如图1F中所展示的半导体封装装置1F、封装本体19和衬底18。
取决于根据各种实施例的应用，衬底18可以是柔性衬底或刚性衬底。在一些实施例中，衬底18包含介电层18d和导电图案化层18r。导电图案化层18r的顶部表面的至少一部分从介电层18d暴露出来。半导体封装装置1F的电接触件12c安置于导电图案化层18r的顶部表面的暴露部分上。在一些实施例中，外部接触层也可形成或安置于衬底18上。在一些实施例中，外部接触层包含BGA。在其它实施例中，外部接触层包含阵列，例如(但不限于)，LGA或PGA。在一些实施例中，外部接触层包含焊料球18b，所述焊料球可包含铅或可以是无铅的(例如，包含一或多种材料，例如金锡焊料合金或银锡焊料合金)。
封装本体19安置于衬底18上，以覆盖或囊封半导体封装装置1F。在一些实施例中，封装本体18包含环氧树脂(包含填料)、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或酚类材料、包含硅酮(分散在其中)的材料，或其中两个或多于两个的组合。
图2A、2B、2C、2D、2D'、2E、2F、2G和2H是根据本公开的一些实施例的在各个阶段构造的半导体结构的截面视图。可简化各个图式，以便更好地理解本公开的方面。
参看图2A，提供电路层20。电路层20可包含一或多个电子组件，例如，无源电子组件和/或有源电子组件。在一些实施例中，电路层20可包含微处理器(例如，单核心微处理器或多核心微处理器)、存储器装置、芯片组、图形装置，或根据本公开的各种实施例的ASIC。
MEMS装置21安置于电路层20上。MEMS装置21可以是或包含(但不限于)一或多个陀螺仪、加速计、压力传感器、传声器、致动器、反射镜、加热器、打印机喷嘴磁强计，或其中两个或多于两个的组合。在一些实施例中，MEMS装置21可通过(例如)倒装芯片技术连接到电路层20。
参看图2B，晶种层22s形成于电路层20的顶部表面和MEMS装置21的顶部表面和侧表面上。在一些实施例中，晶种层22s包括Ti、Cu或其组合。在一些实施例中，晶种层22s可通过(例如)溅镀或其它合适的技术形成。
参看图2C，光刻胶层27形成于晶种层22s上；且在预定位置处形成一或多个开口27h，以穿过光刻胶层27且暴露晶种层22s。在一些实施例中，光刻胶层27是干膜光刻胶或其它合适的光刻胶。在一些实施例中，开口27h可通过(例如)蚀刻、激光钻孔或其它合适的过程形成。
参看图2D，导电桩22形成于开口27h内和从光刻胶层27暴露出来的晶种层22s的至少一部分上。在一些实施例中，导电桩22通过(例如)电镀或其它合适的过程形成。在一些实施例中，导电桩22可通过单个电镀过程形成。在一些其它实施例中，参看图2D'，导电桩22'可包含通过两个(或多于两个)电镀过程形成的两个(或多于两个)部分(例如，晶种层22s上的第一部分22a'和第一部分22a'上的第二部分22b')。第一部分22a'的厚度大于第二部分22b'的厚度。在一些其它实施例中，第一部分22a'的厚度可小于或大体上等于第二部分22b'的厚度。在一些实施例中，导电桩22'的第一部分22a'和导电桩22'的第二部分22b'由相同材料制成(或包含相同材料)。替代地，导电桩22'的第一部分22a'和导电桩22'的第二部分22b'由不同材料制成(或包含不同材料)。举例来说，在一些实施例中，导电桩22'的第一部分22a'由Cu制成，而导电桩22'的第二部分22b'由Sn、Ag、Ni或其中两个或多于两个的组合制成。
参看图2E，移除光刻胶层27和晶种层22s的至少一部分。在一些实施例中，可通过(例如)蚀刻或其它合适的过程移除光刻胶层27和晶种层22s的部分。在图2E中所展示的操作之后，导电桩22与电路层20可存在晶种层22s。
参看图2F，形成或安置封装本体23以覆盖或囊封电路层20的顶部表面、MEM装置21和导电桩22。在一些实施例中，封装本体23包含环氧树脂(包含填料，例如，SiO2)，模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或酚类材料、包含硅酮(分散在其中)的材料，或其中两个或多于两个的组合。在一些实施例中，封装本体23中填料的组成大于或等于(例如)约60％、约70％、约80％、约90％或约95％(按质量计)。举例来说，封装本体23中填料的组成可以是(例如)约87％或约89％。在一些实施例中，封装本体23的玻璃转化温度介于约100℃到约250℃、约125℃到约220℃或约150℃到约195℃的范围内。举例来说，封装本体23的玻璃转化温度介于约155℃到约161℃、约151℃到约160℃或约184℃到约195℃的范围内。在一些实施例中，封装本体23的CTE介于约4ppm/℃到约12ppm/℃范围内。举例来说，封装本体23的CTE介于约7ppm/℃到约9ppm/℃、约10ppm/℃到约12ppm/℃或约4ppm/℃到约6ppm/℃的范围内。
在一些实施例中，接着移除封装本体23的部分，以暴露导电桩22的顶部表面。在一些实施例中，通过(例如)研磨或其它合适的过程实行移除操作。
参看图2G，粘合层24a形成于封装本体23上。粘合层24a可包含至少一个凹槽，以暴露导电桩22的顶部表面的至少一部分。在一些实施例中，粘合层24a包括PI、PBO、阻焊剂、ABF、模制原料、环氧基材料，或其中两个或多于两个的组合。在一些实施例中，用于形成粘合层24a的温度小于封装本体23的玻璃转化温度。在一些实施例中，用于形成粘合层24a的温度是粘合层24a的材料的固化温度。在一些实施例中，如果用于形成粘合层24a的温度大于或大体上等于封装本体23的玻璃转化温度且用于形成粘合层24的时间较长(例如，2小时)，那么封装本体23的CTE可增大(例如，由于处于或高于玻璃转化温度时进行转换)。在此状况下封装本体23的CTE与MEMS装置21的CTE或电路层20的CTE之间的差值可能也增大，从而可能导致半导体封装装置弯曲。
RDL 25形成于粘合层24a上且延伸到粘合层24的凹槽中，以电接触导电桩22的顶部表面的暴露部分。
绝缘层24b形成于RDL 25上。绝缘层24b可包含凹槽，以暴露RDL 25的部分。在一些实施例中，绝缘层24b包括PI、PBO、阻焊剂、ABF、模制原料、环氧基材料，或其中两个或多于两个的组合。在一些实施例中，用于形成绝缘层24b的温度小于封装本体23的玻璃转化温度。在一些实施例中，用于形成绝缘层24b的温度是绝缘层24b的材料的固化温度。
导电层26u(例如，UBM)形成或安置于绝缘层24b的凹槽中，以接触RDL 25的暴露部分，且接着电接触件26(例如，C4垫)形成或安置于导电层26u上。在一些实施例中，可通过(例如)研磨过程移除电路层20的背侧的至少一部分。
参看图2H，执行单个化，以形成半导体封装装置2。举例来说，可经由粘合层24a、绝缘层24b、RDL 25、封装本体23和电路层20执行单个化。可(例如)通过使用划片机、激光或其它适当的切割技术执行单个化。在一些实施例中，半导体封装装置2类似于图1A中所展示的半导体封装装置1A。
图3A和3B是根据本公开的一些实施例的在各个阶段构造的半导体结构的截面视图。可能已简化各个图式，以便更好地理解本公开的方面。在一些实施例中，图3A中所展示的操作可在图2F中所展示的操作之后实行。
参看图3A，导电层35形成于从封装本体23暴露出来的导电桩22的顶部表面的至少一部分上。在一些实施例中，导电层35可通过以下操作形成：(i)通过使用蔽荫遮罩界定用于以下物理气相沉积(PVD)过程的区；且(ii)沉积导电材料(例如，Cu)以形成导电层35。替代地，导电层35可通过以下操作形成：(i)通过使用激光钻孔以移除封装本体23的部分来界定导电层35的区；且(ii)通过印刷形成导电层35。
在沉积导电层35之后，氧化物层34形成于封装本体23上。导电层35的至少一部分从氧化物层34暴露出来。在一些实施例中，氧化物层35通过使用(例如)PVD过程形成。
参看图3B，电接触件36(例如，C4垫)形成或安置于导电层35的暴露部分上。在一些实施例中，电接触件36是焊料球(例如，Sn球)。在一些实施例中，在氧化物层35形成之前Ni层可沉积于导电层35上，以提高导电层35与电接触件36之间的粘着性。
在如图2G中所展示的一些实施例中，粘合层24a和绝缘层24b可选自(例如)PI或PBO或其组合。然而，用于固化PI或PBO的温度(例如，约200℃到约450℃、约200℃到约400℃，或约200℃到约350℃)高于封装本体23的玻璃转化温度(例如，约150℃到约195℃)。因此，在形成PI或PBO粘合层之后，可弯曲晶片(例如，晶片弯曲)，这可能导致自动处理问题、晶片破裂或裸片的应力增大。如图3A和3B中所展示的操作中所示，由于导电层35和氧化物层34通过PVD过程形成，因此制造过程不涉及温度高于封装本体23的玻璃转化温度的过程(例如，光刻、电镀、Pi或PBO固化)，且因此避免如上文所提及的可靠性问题。
图4A、4B和4C是根据本公开的一些实施例的在各个阶段构造的半导体结构的截面视图。可能已简化各个图式，以便更好地理解本公开的方面。
参看图4A，提供电路层40。电路层40可包含一或多个电子组件，例如无源电子组件和/或有源电子组件。在一些实施例中，电路层40可包含微处理器(例如，单核心微处理器或多核心微处理器)、存储器装置、芯片组、图形装置，或根据本公开的各种实施例的ASIC。
MEMS装置41安置于电路层40上。MEMS装置41可以是或包含(但不限于)一或多个陀螺仪、加速计、压力传感器、传声器、致动器、反射镜、加热器、打印机喷嘴磁强计，或其中两个或多于两个的组合。在一些实施例中，MEMS装置41可通过(例如)倒装芯片技术连接到电路层40。
形成或安置封装本体43以覆盖或囊封电路层40和MEM装置41的顶部表面。在一些实施例中，封装本体43包含环氧树脂(包含填料)、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或酚类材料、包含硅酮(分散在其中)的材料，或其中两个或多于两个的组合。
参看图4B，移除封装本体43的部分以形成开口43h，从而暴露电路层40。在一些实施例中，封装本体43可通过使用(例如)激光钻孔或其它合适的过程移除。
参看图4C，将导电材料(例如，Cu、Ni或其组合)填充于一或多个开口43h内，以通过(例如)丝网印刷过程形成导电桩42。电接触件46(例如，C4垫)接着形成或安置于导电桩42上。在一些实施例中，电接触件46是焊料球(例如，Sn球)。
如图4A到4C中所展示的操作中所示，由于导电桩42通过丝网印刷过程形成，因此制造过程不涉及温度高于封装本体43的玻璃转化温度的过程(例如，光刻、电镀、Pi或PBO固化)，且因此避免如上文所提及的可靠性问题。
图5A、5B、5C和5D是根据本公开的一些实施例的在各个阶段构造的半导体结构的截面视图。可能已简化各个图式，以便更好地理解本公开的方面。
参看图5A，导电桩22形成于电路层20上且电连接到电路层20的导电接触件。在一些实施例中，电接触件22c可形成于导电桩22上。
参看图5B，执行单个化，以形成半导体封装装置5'。举例来说，可经由电路层20执行单个化。可(例如)通过使用划片机、激光或其它适当的切割技术执行单个化。在一些实施例中，半导体封装装置5'类似于图1B中所展示的半导体封装装置1B。
参看图5C，半导体封装装置5'被倒置且连接到衬底28。衬底28放置在载体28c上。衬底28包含介电层28d和导电图案化层28r。导电图案化层28r的顶部表面的至少一部分从介电层28d暴露出来。半导体封装装置5'的电接触件22c安置于导电图案化层28r的顶部表面的暴露部分上。
参看图5D，从衬底28移除载体28c。封装本体29形成于衬底28上，以囊封或覆盖半导体封装装置5'。在一些实施例中，封装本体29包含环氧树脂(包含填料)、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或酚类材料、包含硅酮(分散在其中)的材料，或其中两个或多于两个的组合。
电接触件28b接着形成或安置于衬底28的导电图案化层28d上，以形成半导体封装装置5。在一些实施例中，半导体封装装置5类似于图1H中所展示的半导体封装装置1H。
在一些实施例中，在衬底级而非晶片级中实行图5A、5B、5C和5D中所展示的过程。因此，可除去粘合层且可将半导体封装装置5'(包含电路层20和MEMS装置21)连接到衬底28，而不在晶片级下执行过程，从而可降低用于制造具有扇出结构的半导体封装装置5的成本。
图6A、6B和6C是根据本公开的一些实施例的在各个阶段构造的半导体结构的截面视图。可能已简化各个图式，以便更好地理解本公开的方面。
图6A中所展示的操作类似于图5A中所展示的那些操作，例外为导电接触件22c(代替导电桩)形成于电路层20上。
参看图6B，执行单个化，以形成半导体封装装置6'。举例来说，可经由电路层20执行单个化。可(例如)通过使用划片机、激光或其它适当的切割技术执行单个化。
参看图6C，半导体封装装置6'被倒置且连接到衬底28的导电桩22。如图6C中所展示，导电接触件22c与对应的导电桩22对准。衬底28放置在载体28c上。衬底28包含介电层28d和导电图案化层28r。导电图案化层28r的顶部表面的至少一部分从介电层28d暴露出来。半导体封装装置5'的电接触件22c安置于导电图案化层28r的顶部表面的暴露部分上。
参看图6D，从衬底28移除载体28c。封装本体29形成于衬底28上，以囊封或覆盖半导体封装装置6'。在一些实施例中，封装本体29包含环氧树脂(包含填料)、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或酚类材料、包含硅酮(分散在其中)的材料，或其中两个或多于两个的组合。
电接触件28b接着形成或安置于衬底28的导电图案化层28r上，以形成半导体封装装置6。
如本文中所使用，术语“大约”、“大体上”、“大体”和“约”用于描述和解释小的变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形明确发生的情况以及其中事件或情形极接近于发生的情况。举例来说，当结合数值使用时，术语可以指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同或“大体上”相等。举例来说，“大体上”平行可以指相对于0°的小于或等于±10°(例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°)的角变化范围。举例来说，“基本上”垂直可以指相对于90°的小于或等于±10°(例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°、或小于或等于±0.05°)的角度变化范围。
如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为这两个表面是共平面的或大体上共平面。
如本文所使用，术语“导电”和“导电率”是指传送电流的能力。导电材料通常指示对电流流动展现极少或零对抗的材料。导电率的一个量度为西门子/米(S/m)。通常，导电材料是导电率大于大约104S/m(例如至少105S/m或至少106S/m)的一种材料。材料的导电率有时可随温度而变化。除非另外指定，否则在室温下测量材料的导电率。
在一些实施例的描述中，被提供在另一组件“上”或“上面”的组件可以涵盖前面的组件直接地在后面的组件上(例如，物理接触)的状况以及一或多个介入组件位于前面的组件与后面的组件之间的状况。
另外，有时在本文中按范围格式呈现量、比率及其它数值。应理解，此种范围格式是出于方便和简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
虽然已参考本公开的特定实施例描述及说明本公开，但这些描述及说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效组件而不脱离如由所附权利要求书定义的本公开的真实精神和范围。所述说明可能未必按比例绘制。归因于制造过程变化和此些原因，本公开中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本公开的其它实施例。应将本说明书及图式视为说明性的而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神和范围。所有此类修改意图在所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序及分组并非本公开的限制。

Claims (21)

1.一种微机电系统MEMS封装结构，其包括：
MEMS裸片；
导电桩，其邻近于所述MEMS裸片；
封装本体，其囊封所述MEMS裸片和所述导电桩，且暴露所述导电桩的顶部表面；以及
粘合层，其在所述封装本体上，其中所述封装本体的玻璃转化温度Tg大于用于形成所述粘合层的温度Tc。
2.根据权利要求1所述的MEMS封装结构，其中所述粘合层包括聚酰亚胺PI、聚苯并恶唑PBO、阻焊剂、味之素堆积膜ABF、模制原料、环氧基材料，或其中两个或多于两个的组合。
3.根据权利要求1所述的MEMS封装结构，其中所述封装本体的所述Tg介于约150℃到约195℃的范围内。
4.根据权利要求1所述的MEMS封装结构，其中所述封装本体包括填料，且所述封装本体中所述填料的含量按质量计大于或等于约80％。
5.根据权利要求1所述的MEMS封装结构，其中所述封装本体的热膨胀系数CTE介于约4ppm/℃到约12ppm/℃的范围内。
6.根据权利要求1所述的MEMS封装结构，其中所述导电桩的侧壁直接接触所述封装本体。
7.根据权利要求1所述的MEMS封装结构，其中所述导电桩包括第一部分和所述第一部分上的第二部分，且所述第一部分的厚度大于所述第二部分的厚度。
8.根据权利要求1所述的MEMS封装结构，其进一步包括重布层RDL，所述RDL在所述粘合层上且电连接到从所述粘合层暴露出来的所述导电桩的所述顶部表面的至少一部分。
9.根据权利要求1所述的MEMS封装结构，其进一步包括导电垫，所述导电垫在所述封装本体上，以电连接到所述导电桩的所述顶部表面的暴露部分，其中所述导电垫的部分从所述粘合层暴露出来。
10.根据权利要求1所述的MEMS封装结构，其进一步包括电子组件，所述MEMS裸片和所述导电桩被安置于所述电子组件上，其中所述MEMS裸片电连接到所述电子组件。
11.根据权利要求10所述的MEMS封装结构，其进一步包括晶种层，所述晶种层在所述导电桩与所述电子组件之间。
12.一种微机电系统MEMS封装结构，其包括
衬底，其包含介电层和重布层RDL，所述RDL的顶部表面的至少一部分从所述介电层暴露出来；
MEMS裸片，其在所述衬底上；
导电桩，其通过倒装芯片接合将所述MEMS裸片电连接到所述衬底的所述RDL；以及
封装本体，其在所述衬底上且囊封所述MEMS裸片和所述导电桩。
13.根据权利要求12所述的MEMS封装结构，其中所述RDL的所述顶部表面不从所述介电层的顶部表面伸出。
14.根据权利要求12所述的MEMS封装结构，其中所述介电层是阻焊剂层。
15.一种用于制造微机电系统MEMS封装结构的方法，所述方法包括：
将MEMS裸片安置于载体上；
将导电桩形成于所述载体上且邻近于所述MEMS裸片；
形成封装本体，以囊封所述MEMS裸片和所述导电桩，且暴露所述导电桩的顶部表面；以及
将粘合层形成于所述封装本体上，其中所述封装本体的玻璃转化温度Tg大于用于形成所述粘合层的温度Tc。
16.根据权利要求15所述的方法，其中所述封装本体的所述Tg介于约150℃到约195℃的范围内。
17.根据权利要求15所述的方法，其中所述封装本体包括填料，且所述封装本体中所述填料的含量按质量计大于或等于约80％。
18.根据权利要求15所述的方法，其中所述封装本体的热膨胀系数CTE介于约4ppm/℃到约12ppm/℃的范围内。
19.根据权利要求15所述的方法，其中形成所述导电桩的所述操作包括：
通过电镀将所述导电桩的第一部分形成于所述载体上；以及
通过电镀将所述导电桩的第二部分形成于所述导电桩的所述第一部分上，其中用于形成所述导电桩的所述第一部分的时间长于用于形成所述导电桩的所述第二部分的时间。
20.根据权利要求15所述的方法，其进一步包括在形成所述粘合层之前，将导电垫形成于所述封装本体上，以电连接到所述导电桩。
21.根据权利要求15所述的方法，其中所述粘合层包括聚酰亚胺PI、聚苯并恶唑PBO、阻焊剂、味之素堆积膜ABF、模制原料、环氧基材料，或其中两个或多于两个的组合。
CN201710713482.9A 2016-09-02 2017-08-18 微机电系统mems封装结构 Active CN107792828B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662383094P 2016-09-02 2016-09-02
US62/383,094 2016-09-02
US15/649,474 US10224298B2 (en) 2016-09-02 2017-07-13 Semiconductor package device having glass transition temperature greater than binding layer temperature
US15/649,474 2017-07-13

Publications (2)

Publication Number Publication Date
CN107792828A true CN107792828A (zh) 2018-03-13
CN107792828B CN107792828B (zh) 2020-06-05

Family

ID=61280775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710713482.9A Active CN107792828B (zh) 2016-09-02 2017-08-18 微机电系统mems封装结构

Country Status (2)

Country Link
US (2) US10224298B2 (zh)
CN (1) CN107792828B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491843A (zh) * 2018-05-14 2019-11-22 联发科技股份有限公司 具有天线的半导体封装及其制造方法
CN110660750A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 叠层封装结构
US11652273B2 (en) 2018-05-14 2023-05-16 Mediatek Inc. Innovative air gap for antenna fan out package
US11742564B2 (en) 2018-05-14 2023-08-29 Mediatek Inc. Fan-out package structure with integrated antenna

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224298B2 (en) * 2016-09-02 2019-03-05 Advanced Semiconductor Engineering, Inc. Semiconductor package device having glass transition temperature greater than binding layer temperature
CN111134654B (zh) * 2019-12-25 2021-06-29 上海交通大学 集成内部金属屏蔽层的光电神经探针及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000500921A (ja) * 1995-11-06 2000-01-25 フォード モーター カンパニー フリップ・チップ組立体
CN1590498A (zh) * 2003-09-03 2005-03-09 中国科学院化学研究所 一种液体环氧封装料及其制备方法和应用
CN101516993A (zh) * 2006-11-15 2009-08-26 住友电木株式会社 半导体密封用环氧树脂组合物和半导体器件
CN102790018A (zh) * 2006-12-05 2012-11-21 住友电木株式会社 半导体封装件、芯层材料、积层材料及密封树脂组合物
US20140252647A1 (en) * 2013-03-08 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage Reduction and Adhesion Improvement of Semiconductor Die Package
US20150257263A1 (en) * 2014-03-07 2015-09-10 Rogers Corporation Circuit materials, circuit laminates, and articles formed therefrom
WO2016092973A1 (ja) * 2014-12-10 2016-06-16 株式会社エンプラス 流体取扱装置および流体取扱装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9352956B2 (en) 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9893017B2 (en) * 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
US10224298B2 (en) * 2016-09-02 2019-03-05 Advanced Semiconductor Engineering, Inc. Semiconductor package device having glass transition temperature greater than binding layer temperature

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000500921A (ja) * 1995-11-06 2000-01-25 フォード モーター カンパニー フリップ・チップ組立体
CN1590498A (zh) * 2003-09-03 2005-03-09 中国科学院化学研究所 一种液体环氧封装料及其制备方法和应用
CN101516993A (zh) * 2006-11-15 2009-08-26 住友电木株式会社 半导体密封用环氧树脂组合物和半导体器件
CN102790018A (zh) * 2006-12-05 2012-11-21 住友电木株式会社 半导体封装件、芯层材料、积层材料及密封树脂组合物
US20140252647A1 (en) * 2013-03-08 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage Reduction and Adhesion Improvement of Semiconductor Die Package
US20150257263A1 (en) * 2014-03-07 2015-09-10 Rogers Corporation Circuit materials, circuit laminates, and articles formed therefrom
WO2016092973A1 (ja) * 2014-12-10 2016-06-16 株式会社エンプラス 流体取扱装置および流体取扱装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491843A (zh) * 2018-05-14 2019-11-22 联发科技股份有限公司 具有天线的半导体封装及其制造方法
CN110491843B (zh) * 2018-05-14 2022-03-29 联发科技股份有限公司 具有天线的半导体封装及其制造方法
US11652273B2 (en) 2018-05-14 2023-05-16 Mediatek Inc. Innovative air gap for antenna fan out package
US11742564B2 (en) 2018-05-14 2023-08-29 Mediatek Inc. Fan-out package structure with integrated antenna
CN110660750A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 叠层封装结构
CN110660750B (zh) * 2018-06-29 2023-12-08 台湾积体电路制造股份有限公司 叠层封装结构及制造封装体的方法

Also Published As

Publication number Publication date
US10734337B2 (en) 2020-08-04
CN107792828B (zh) 2020-06-05
US20180068962A1 (en) 2018-03-08
US20190198469A1 (en) 2019-06-27
US10224298B2 (en) 2019-03-05

Similar Documents

Publication Publication Date Title
US11270965B2 (en) Semiconductor device with thin redistribution layers
CN107792828B (zh) 微机电系统mems封装结构
TWI576927B (zh) 半導體裝置及其製造方法
CN106505045B (zh) 具有可路由囊封的传导衬底的半导体封装及方法
US20180366432A1 (en) Semiconductor device and manufacturing method thereof
US11682656B2 (en) Semiconductor device package and method for manufacturing the same
KR101538573B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
CN111696951A (zh) 半导体封装结构及其制造方法
US11990411B2 (en) Device chip scale package including a protective layer
KR20150091933A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9704747B2 (en) Semiconductor device and manufacturing method thereof
CN110739222A (zh) 电子装置和半导体封装结构的制造方法
CN113707639A (zh) 封装结构及其制造方法
CN112018051A (zh) 半导体设备封装和其制造方法
US8828802B1 (en) Wafer level chip scale package and method of fabricating wafer level chip scale package
CN112310065A (zh) 封装结构、组装结构和其制造方法
US10566279B2 (en) Package device, semiconductor device, and method for manufacturing the package device
CN109817601B (zh) 半导体设备封装
TWI756499B (zh) 電子裝置及其製造方法
CN101770994A (zh) 具有金属突点的半导体封装基板
KR101764144B1 (ko) 재배선층을 이용한 반도체 패키지 제조방법
US20210035899A1 (en) Semiconductor device package and method for manufacturing the same
CN114695325A (zh) 封装结构、组合件结构及其制造方法
CN114050131A (zh) 半导体封装装置
TW202504042A (zh) 半導體裝置及製造半導體裝置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant