Nothing Special   »   [go: up one dir, main page]

CN107623042A - 薄膜晶体管结构及其制作方法 - Google Patents

薄膜晶体管结构及其制作方法 Download PDF

Info

Publication number
CN107623042A
CN107623042A CN201710858336.5A CN201710858336A CN107623042A CN 107623042 A CN107623042 A CN 107623042A CN 201710858336 A CN201710858336 A CN 201710858336A CN 107623042 A CN107623042 A CN 107623042A
Authority
CN
China
Prior art keywords
metal
layer
angstroms
oxide semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710858336.5A
Other languages
English (en)
Inventor
余明爵
任章淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201710858336.5A priority Critical patent/CN107623042A/zh
Priority to JP2019567645A priority patent/JP2020523787A/ja
Priority to KR1020207011380A priority patent/KR20200055772A/ko
Priority to PCT/CN2017/109826 priority patent/WO2019056517A1/zh
Priority to US15/578,256 priority patent/US10355021B2/en
Priority to EP17926191.2A priority patent/EP3686936A4/en
Publication of CN107623042A publication Critical patent/CN107623042A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种薄膜晶体管结构，其包括玻璃基板、缓冲层、金属氧化物半导体层、栅绝缘层、栅极金属层、层间绝缘层、源极金属层、漏极金属层以及保护层。其中玻璃基板和缓冲层之间还设置有遮光金属层，栅绝缘层上还设置有贯通栅绝缘层以及缓冲层的金属氧化物半导体层接触孔，栅极金属层通过金属氧化物半导体层接触孔与遮光金属层连接。本发明还提供一种薄膜晶体管结构的制作方法。本发明通过遮光金属层的设计，提高了AMOLED驱动电路中薄膜晶体管等器件的工作稳定性，从而提高了对应AMOLED显示装置的画面显示品质。

Description

薄膜晶体管结构及其制作方法
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管结构及其制作方法。
背景技术
随着科技的发展，AMOLED(Active-matrix organic light emitting diode，有源矩阵有机发光二极体)显示装置受到越来越多用户的喜爱。现有的AMOLED显示装置一般采用3T1C的AMOLED驱动电路，即三个薄膜晶体管和一个电容构成该AMOLED驱动电路。
现有AMOLED驱动电路中的薄膜晶体管由于出射光以及外界光的影响，会导致AMOLED驱动电路中的薄膜晶体管等器件工作不稳定，从而影响AMOLED显示装置的画面显示品质。
故，有必要提供一种薄膜晶体管结构及其制作方法，以解决现有技术所存在的问题。
发明内容
本发明的目的在于提供一种可提高薄膜晶体管等器件的工作稳定性，从而提高对应AMOLED显示装置的画面显示品质的薄膜晶体管结构及其制作方法；以解决现有的薄膜晶体管结构的工作稳定性较差的技术问题。
本发明实施例提供一种薄膜晶体管结构，其包括：
玻璃基板，
缓冲层，设置在所述玻璃基板上；
金属氧化物半导体层，设置在所述缓冲层上，并通过所述金属氧化物半导体层设定所述薄膜晶体管结构的主动驱动区的位置，所述金属氧化物半导体层包括源极区域、漏极区域以及沟道区域；
栅绝缘层，设置在所述金属氧化物半导体层上，用于隔离所述金属氧化物半导体层以及栅极金属层；
栅极金属层，设置在所述栅绝缘层上；
层间绝缘层，设置在具有所述栅极金属层的玻璃基板上，用于对具有所述栅极金属层的玻璃基板进行平坦化处理，所述层间绝缘层上设置有源极接触孔以及漏极接触孔；
源极金属层，设置在所述层间绝缘层上，并通过所述源极接触孔与所述金属氧化物半导体层的源极区域连接；
漏极金属层，设置在所述层间绝缘层上，并通过所述漏极接触孔与所述金属氧化物半导体层的漏极区域连接；以及
保护层，设置在具有所述源极金属层和所述漏极金属层的层间绝缘层上；
其中所述玻璃基板和缓冲层之间还设置有遮光金属层，
所述栅绝缘层上还设置有贯通所述栅绝缘层所述缓冲层的金属氧化物半导体层接触孔，所述栅极金属层通过所述金属氧化物半导体层接触孔与所述遮光金属层连接。
在本发明所述的薄膜晶体管结构中，所述遮光金属层在所述玻璃基板所在平面的投影区域覆盖所述金属氧化物半导体层在所述玻璃基板所在平面的投影区域。
在本发明所述的薄膜晶体管结构中，所述遮光金属层在所述玻璃基板所在平面的投影区域覆盖所述薄膜晶体管结构在所述玻璃基板所在平面的所有对应区域。
在本发明所述的薄膜晶体管结构中，所述遮光金属层的厚度为500埃至2000埃；
所述缓冲层的厚度为1000埃至5000埃；
所述金属氧化物半导体层的厚度为100埃至1000埃；
所述栅绝缘层的厚度为1000埃至3000埃；
所述层间绝缘层的厚度为2000埃至10000埃；
所述源极金属层的厚度为2000埃至8000埃；
所述漏极金属层的厚度为2000埃至8000埃；
所述保护层的厚度为1000埃至5000埃。
在本发明所述的薄膜晶体管结构中，所述遮光金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述缓冲层的材料为氧化硅以及氮化硅中的至少一种；
所述金属氧化物半导体层的材料为氧化铟镓锌、氧化铟锡锌以及氧化铟镓锌锡中的至少一种；
所述栅绝缘层的材料为氧化硅以及氮化硅中的至少一种；
所述金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述源极金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述漏极金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述层间绝缘层的材料为氧化硅以及氮化硅中的至少一种；
所述保护层的材料为氧化硅以及氮化硅中的至少一种。
本发明还提供一种薄膜晶体管结构的制作方法，其包括：
提供一玻璃基板；
在所述玻璃基板上沉积遮光金属层，并对所述遮光金属层进行图像化处理；
在具有所述遮光金属层的玻璃基板上沉积缓冲层；
在所述缓冲层上沉积金属氧化物半导体层，并对所述金属氧化物半导体层进行图像化处理，以设定所述薄膜晶体管结构的主动驱动区的位置；所述金属氧化物半导体层包括源极区域、漏极区域以及沟道区域；
在所述金属氧化物半导体层上沉积栅绝缘层，并在所述栅绝缘层上设置贯通所述栅绝缘层以及所述缓冲层的金属氧化物半导体层接触孔；
在所述栅绝缘层栅沉积栅极金属层，并对所述栅极金属层进行图像化处理；所述栅极金属层通过所述金属氧化物半导体层接触孔与所述遮光金属层连接；
在具有所述栅极金属层的玻璃基板上沉积层间绝缘层，并在所述层间绝缘层上设置有源极接触孔以及漏极接触孔；
在所述层间绝缘层上设置源极金属层以及漏极金属层，其中所述源极金属层通过源极接触孔与金属氧化物半导体层的源极区域连接；所述漏极金属层通过漏极接触孔与金属氧化物半导体层的漏极区域连接；以及
在具有所述源极金属层以及所述漏极金属层的玻璃基板上沉积保护层。
在本发明所述的薄膜晶体管结构的制作方法中，所述遮光金属层在所述玻璃基板所在平面的投影区域覆盖所述金属氧化物半导体层在所述玻璃基板所在平面的投影区域。
在本发明所述的薄膜晶体管结构的制作方法中，所述遮光金属层在所述玻璃基板所在平面的投影区域覆盖所述薄膜晶体管结构在所述玻璃基板所在平面的所有对应区域。
在本发明所述的薄膜晶体管结构的制作方法中，所述遮光金属层的厚度为500埃至2000埃；
所述缓冲层的厚度为1000埃至5000埃；
所述金属氧化物半导体层的厚度为100埃至1000埃；
所述栅绝缘层的厚度为1000埃至3000埃；
所述层间绝缘层的厚度为2000埃至10000埃；
所述源极金属层的厚度为2000埃至8000埃；
所述漏极金属层的厚度为2000埃至8000埃；
所述保护层的厚度为1000埃至5000埃。
在本发明所述的薄膜晶体管结构的制作方法中，所述遮光金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述缓冲层的材料为氧化硅以及氮化硅中的至少一种；
所述金属氧化物半导体层的材料为氧化铟镓锌、氧化铟锡锌以及氧化铟镓锡中的至少一种；
所述栅绝缘层的材料为氧化硅以及氮化硅中的至少一种；
所述栅极金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述源极金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述漏极金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述层间绝缘层的材料为氧化硅以及氮化硅中的至少一种；
所述保护层的材料为氧化硅以及氮化硅中的至少一种。
本发明的薄膜晶体管结构及其制作方法通过遮光金属层的设计，提高了AMOLED驱动电路中薄膜晶体管等器件的工作稳定性，从而提高了对应AMOLED显示装置的画面显示品质；解决了现有的薄膜晶体管结构的工作稳定性较差的技术问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1a为本发明的薄膜晶体管结构的一实施例的结构示意图；
图1b为图1a所示的薄膜晶体管结构的A-A’的俯视截面图；
图2为本发明的薄膜晶体管结构的制作方法的一实施例的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1a，图1a为本发明的薄膜晶体管结构的一实施例的结构示意图，图1b为图1a所示的薄膜晶体管结构的A-A’的俯视截面图。本实施例的薄膜晶体管结构10包括薄膜基板11、缓冲层12、金属氧化物半导体层13、栅绝缘层14、栅极金属层15、层间绝缘层16、源极金属层17、漏极金属层18以及保护层19。
缓冲层12设置在玻璃基板11上。金属氧化物半导体层13设置在缓冲层12上，并通过金属氧化物半导体层13设定薄膜晶体管结构的主动驱动区的位置，金属氧化物半导体层13包括源极区域131、漏极区域132以及沟道区域133。栅绝缘层14设置在金属氧化物半导体层13上，用于隔离金属氧化物半导体层13以及栅极金属层15。栅极金属层15设置在栅绝缘层14上。层间绝缘层16设置在具有栅极金属层15的玻璃基板11上，用于对具有栅极金属层15的玻璃基板11进行平坦化处理，层间绝缘层16上设置有源极接触孔161以及漏极接触孔162。源极金属层161设置在层间绝缘层16上，并通过源极接触孔161与金属氧化物半导体层13的源极区域131连接。漏极金属层162设置在层间绝缘层16上，并通过漏极接触孔162与金属氧化物半导体层13的漏极区域132连接。保护层19设置在具有源极金属层17和漏极金属层18的层间绝缘层16上。其中玻璃基板11和缓冲层12之间还设置有遮光金属层1A，栅极绝缘层14上还设置有贯通栅绝缘层14以及缓冲层13的金属氧化物半导体接触孔141，栅极金属层15通过金属氧化物半导体层接触孔141与遮光金属层1A连接。
遮光金属层1A在玻璃基板11所在平面的投影区域覆盖金属氧化物半导体层13在玻璃基板11所在平面的投影区域。具体的，遮光金属层1A在玻璃基板11所在平面的投影区域覆盖薄膜晶体管结构10在玻璃基板11所在平面的所有对应区域。
请参照图2，图2为本发明的薄膜晶体管结构的制作方法的一实施例的流程图。本实施例的薄膜晶体管结构的制作方法包括：
步骤S201，提供一玻璃基板，并对该玻璃基板进行清洗以及烘烤；
步骤S202，在玻璃基板上沉积遮光金属层，并对该遮光金属层进行图像化处理。遮光金属层的厚度为500埃至2000埃，该遮光金属层的材料可为金属钼(Mo)、金属铝(Al)、金属铜(Cu)以及金属钛(Ti)中的至少一种。
遮光金属层在玻璃基板所在平面的投影区域覆盖金属氧化物半导体层在玻璃基板所在平面的投影区域。优选的，遮光金属层在玻璃基板所在平面的投影区域覆盖所述薄膜晶体管结构在玻璃基板所在平面的所有对应区域。
步骤S203，在具有遮光金属层的玻璃基板上沉积缓冲层，该缓冲层的材料可为氧化硅(SiO)以及氮化硅(SiN)中的至少一种。缓冲层的厚度为1000埃至5000埃。
步骤S204，在缓冲层上沉积金属氧化物半导体层，并对该金属氧化物半导体层进行图像化处理，以设定处薄膜晶体管结构的主动驱动区的位置。该金属氧化物半导体层包括源极区域、漏极区域以及沟道区域。金属氧化物半导体层的材料为氧化铟镓锌(IGZO)、氧化铟锡锌(IZTO)以及氧化铟镓锌锡(IGZTO)中的至少一种。金属氧化物半导体层的厚度为100埃至1000埃。
步骤S205，在金属氧化物半导体层上沉积栅绝缘层，以隔离金属氧化物半导体层以及栅极金属层；并在栅绝缘层上设置贯通栅绝缘层以及缓冲层的金属氧化物半导体层接触孔。所述栅绝缘层的材料为氧化硅以及氮化硅中的至少一种。栅绝缘层的厚度为1000埃至3000埃。
步骤S206，在栅绝缘层上沉积栅极金属层，并对栅极金属层进行图像化处理，使得栅极金属层通过金属氧化物半导体层接触孔与遮光金属层连接。所述栅极金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种。
步骤S207，在整面玻璃基板上沉积层间绝缘层，以对具有栅极金属层的玻璃基板进行平坦化处理。并对该层间绝缘层进行图像化处理，以形成源极接触孔以及漏极接触孔。层间绝缘层的材料为氧化硅以及氮化硅中的至少一种。层间绝缘层的厚度为2000埃至10000埃。
步骤S208，在层间绝缘层沉积源极金属层以及漏极金属层，其中源极金属层通过源极接触孔与金属氧化物半导体层的源极区域连接；源极金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；漏极金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；源极金属层的厚度为2000埃至8000埃；漏极金属层的厚度为2000埃至8000埃。
步骤S209，在整面玻璃基板上沉积保护层，保护层的材料为氧化硅以及氮化硅中的至少一种。保护层的厚度为1000埃至5000埃。
这样即完成了本实施例的薄膜晶体管结构的制作过程。
本实施例的薄膜晶体管结构10使用时，遮光金属层1A可将射向金属氧化物半导体层13的所有光线阻挡掉，因此可以提高该薄膜晶体管工作稳定性。
由于本实施例的薄膜晶体管结构10的遮光金属层1A的面积较大，因此可能会产生较大的寄生电容，这里通过设置金属氧化物半导体层接触孔141将栅极金属层15与遮光金属层1A连接，从而降低由于该薄膜晶体管结构10产生的寄生电容，这样当薄膜晶体管结构10工作时具有双通道效应，有助于提升薄膜晶体管器件的效能。
本发明的薄膜晶体管结构及其制作方法通过遮光金属层的设计，提高了AMOLED驱动电路中薄膜晶体管等器件的工作稳定性，从而提高了对应AMOLED显示装置的画面显示品质；解决了现有的薄膜晶体管结构的工作稳定性较差的技术问题。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种薄膜晶体管结构，其特征在于，包括：
玻璃基板，
缓冲层，设置在所述玻璃基板上；
金属氧化物半导体层，设置在所述缓冲层上，并通过所述金属氧化物半导体层设定所述薄膜晶体管结构的主动驱动区的位置，所述金属氧化物半导体层包括源极区域、漏极区域以及沟道区域；
栅绝缘层，设置在所述金属氧化物半导体层上，用于隔离所述金属氧化物半导体层以及栅极金属层；
栅极金属层，设置在所述栅绝缘层上；
层间绝缘层，设置在具有所述栅极金属层的玻璃基板上，用于对具有所述栅极金属层的玻璃基板进行平坦化处理，所述层间绝缘层上设置有源极接触孔以及漏极接触孔；
源极金属层，设置在所述层间绝缘层上，并通过所述源极接触孔与所述金属氧化物半导体层的源极区域连接；
漏极金属层，设置在所述层间绝缘层上，并通过所述漏极接触孔与所述金属氧化物半导体层的漏极区域连接；以及
保护层，设置在具有所述源极金属层和所述漏极金属层的层间绝缘层上；
其中所述玻璃基板和缓冲层之间还设置有遮光金属层，
所述栅绝缘层上还设置有贯通所述栅绝缘层以及所述缓冲层的金属氧化物半导体层接触孔，所述栅极金属层通过所述金属氧化物半导体层接触孔与所述遮光金属层连接。
2.根据权利要求1所述的薄膜晶体管结构，其特征在于，所述遮光金属层在所述玻璃基板所在平面的投影区域覆盖所述金属氧化物半导体层在所述玻璃基板所在平面的投影区域。
3.根据权利要求2所述的薄膜晶体管结构，其特征在于，所述遮光金属层在所述玻璃基板所在平面的投影区域覆盖所述薄膜晶体管结构在所述玻璃基板所在平面的所有对应区域。
4.根据权利要求1所述的薄膜晶体管结构，其特征在于，
所述遮光金属层的厚度为500埃至2000埃；
所述缓冲层的厚度为1000埃至5000埃；
所述金属氧化物半导体层的厚度为100埃至1000埃；
所述栅绝缘层的厚度为1000埃至3000埃；
所述层间绝缘层的厚度为2000埃至10000埃；
所述源极金属层的厚度为2000埃至8000埃；
所述漏极金属层的厚度为2000埃至8000埃；
所述保护层的厚度为1000埃至5000埃。
5.根据权利要求1所述的薄膜晶体管结构，其特征在于，
所述遮光金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述缓冲层的材料为氧化硅以及氮化硅中的至少一种；
所述金属氧化物半导体层的材料为氧化铟镓锌、氧化铟锡锌以及氧化铟镓锌锡中的至少一种；
所述栅绝缘层的材料为氧化硅以及氮化硅中的至少一种；
所述栅极金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述源极金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述漏极金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述层间绝缘层的材料为氧化硅以及氮化硅中的至少一种；
所述保护层的材料为氧化硅以及氮化硅中的至少一种。
6.一种薄膜晶体管结构的制作方法，其特征在于，包括：
提供一玻璃基板；
在所述玻璃基板上沉积遮光金属层，并对所述遮光金属层进行图像化处理；
在具有所述遮光金属层的玻璃基板上沉积缓冲层；
在所述缓冲层上沉积金属氧化物半导体层，并对所述金属氧化物半导体层进行图像化处理，以设定所述薄膜晶体管结构的主动驱动区的位置；所述金属氧化物半导体层包括源极区域、漏极区域以及沟道区域；
在所述金属氧化物半导体层上沉积栅绝缘层，并在所述栅绝缘层上设置贯通所述栅绝缘层以及所述缓冲层的金属氧化物半导体层接触孔；
在所述栅绝缘层栅沉积栅极金属层，并对所述栅极金属层进行图像化处理；所述栅极金属层通过所述金属氧化物半导体层接触孔与所述遮光金属层连接；
在具有所述栅极金属层的玻璃基板上沉积层间绝缘层，并在所述层间绝缘层上设置有源极接触孔以及漏极接触孔；
在所述层间绝缘层上设置源极金属层以及漏极金属层，其中所述源极金属层通过源极接触孔与金属氧化物半导体层的源极区域连接；所述漏极金属层通过漏极接触孔与金属氧化物半导体层的漏极区域连接；以及
在具有所述源极金属层以及所述漏极金属层的玻璃基板上沉积保护层。
7.根据权利要求6所述的薄膜晶体管结构的制作方法，其特征在于，所述遮光金属层在所述玻璃基板所在平面的投影区域覆盖所述金属氧化物半导体层在所述玻璃基板所在平面的投影区域。
8.根据权利要求7所述的薄膜晶体管结构的制作方法，其特征在于，所述遮光金属层在所述玻璃基板所在平面的投影区域覆盖所述薄膜晶体管结构在所述玻璃基板所在平面的所有对应区域。
9.根据权利要求6所述的薄膜晶体管结构的制作方法，其特征在于，
所述遮光金属层的厚度为500埃至2000埃；
所述缓冲层的厚度为1000埃至5000埃；
所述金属氧化物半导体层的厚度为100埃至1000埃；
所述栅绝缘层的厚度为1000埃至3000埃；
所述层间绝缘层的厚度为2000埃至10000埃；
所述源极金属层的厚度为2000埃至8000埃；
所述漏极金属层的厚度为2000埃至8000埃；
所述保护层的厚度为1000埃至5000埃。
10.根据权利要求6所述的薄膜晶体管结构的制作方法，其特征在于，
所述遮光金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述缓冲层的材料为氧化硅以及氮化硅中的至少一种；
所述金属氧化物半导体层的材料为氧化铟镓锌、氧化铟锡锌以及氧化铟镓锡中的至少一种；
所述栅绝缘层的材料为氧化硅以及氮化硅中的至少一种；
所述栅极金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述源极金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述漏极金属层的材料为金属钼、金属铝、金属铜以及金属钛中的至少一种；
所述层间绝缘层的材料为氧化硅以及氮化硅中的至少一种；
所述保护层的材料为氧化硅以及氮化硅中的至少一种。
CN201710858336.5A 2017-09-21 2017-09-21 薄膜晶体管结构及其制作方法 Pending CN107623042A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201710858336.5A CN107623042A (zh) 2017-09-21 2017-09-21 薄膜晶体管结构及其制作方法
JP2019567645A JP2020523787A (ja) 2017-09-21 2017-11-08 薄膜トランジスタ構造及びその製造方法
KR1020207011380A KR20200055772A (ko) 2017-09-21 2017-11-08 박막 트랜지스터 구조 및 그 제조 방법
PCT/CN2017/109826 WO2019056517A1 (zh) 2017-09-21 2017-11-08 薄膜晶体管结构及其制作方法
US15/578,256 US10355021B2 (en) 2017-09-21 2017-11-08 Thin film transistor structure and method for manufacturing same
EP17926191.2A EP3686936A4 (en) 2017-09-21 2017-11-08 THIN-LAYER TRANSISTOR STRUCTURE AND MANUFACTURING PROCESS FOR IT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710858336.5A CN107623042A (zh) 2017-09-21 2017-09-21 薄膜晶体管结构及其制作方法

Publications (1)

Publication Number Publication Date
CN107623042A true CN107623042A (zh) 2018-01-23

Family

ID=61090459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710858336.5A Pending CN107623042A (zh) 2017-09-21 2017-09-21 薄膜晶体管结构及其制作方法

Country Status (5)

Country Link
EP (1) EP3686936A4 (zh)
JP (1) JP2020523787A (zh)
KR (1) KR20200055772A (zh)
CN (1) CN107623042A (zh)
WO (1) WO2019056517A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166806A (zh) * 2018-08-30 2019-01-08 深圳市华星光电技术有限公司 一种tft基板及其制备方法和应用
CN110085678A (zh) * 2019-04-18 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示面板和薄膜晶体管的制作方法
WO2020150895A1 (zh) * 2019-01-22 2020-07-30 深圳市柔宇科技有限公司 阵列基板及oled显示装置
CN112490282A (zh) * 2020-12-03 2021-03-12 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法
CN113921577A (zh) * 2021-09-30 2022-01-11 惠科股份有限公司 阵列基板、阵列基板的制作方法和显示面板
CN114023792A (zh) * 2021-10-25 2022-02-08 武汉华星光电半导体显示技术有限公司 显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855225A (zh) * 2012-12-03 2014-06-11 乐金显示有限公司 薄膜晶体管、显示装置及其制造方法
CN104977764A (zh) * 2015-06-18 2015-10-14 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101506124B1 (ko) * 2009-09-04 2015-03-25 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
JP5465311B2 (ja) * 2012-02-09 2014-04-09 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置及びその製造方法
CN103337538A (zh) * 2013-06-07 2013-10-02 苏州百纳思光学科技有限公司 一种手机屏幕嵌入式太阳能电池
JP6238712B2 (ja) * 2013-12-05 2017-11-29 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6417125B2 (ja) * 2014-06-25 2018-10-31 株式会社ジャパンディスプレイ 半導体装置
TWI723984B (zh) * 2015-03-27 2021-04-11 日商半導體能源研究所股份有限公司 觸控面板
TWI553839B (zh) * 2015-04-15 2016-10-11 群創光電股份有限公司 顯示面板
US10002970B2 (en) * 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
CN105655352B (zh) * 2016-01-14 2018-08-14 武汉华星光电技术有限公司 低温多晶硅tft阵列基板的制作方法
CN106098629B (zh) * 2016-07-21 2019-02-19 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN106206672A (zh) * 2016-09-09 2016-12-07 深圳市华星光电技术有限公司 Amoled器件及其制作方法
CN106449655A (zh) * 2016-10-18 2017-02-22 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN107046042B (zh) * 2017-04-20 2019-08-23 京东方科技集团股份有限公司 一种低温多晶硅背板及其制造方法、显示装置
CN107170762B (zh) * 2017-06-16 2019-04-30 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855225A (zh) * 2012-12-03 2014-06-11 乐金显示有限公司 薄膜晶体管、显示装置及其制造方法
CN104977764A (zh) * 2015-06-18 2015-10-14 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166806A (zh) * 2018-08-30 2019-01-08 深圳市华星光电技术有限公司 一种tft基板及其制备方法和应用
WO2020150895A1 (zh) * 2019-01-22 2020-07-30 深圳市柔宇科技有限公司 阵列基板及oled显示装置
CN113272967A (zh) * 2019-01-22 2021-08-17 深圳市柔宇科技股份有限公司 阵列基板及oled显示装置
CN110085678A (zh) * 2019-04-18 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示面板和薄膜晶体管的制作方法
WO2020211158A1 (zh) * 2019-04-18 2020-10-22 深圳市华星光电半导体显示技术有限公司 显示面板和薄膜晶体管的制作方法
US11257888B2 (en) 2019-04-18 2022-02-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and method of fabricating thin film transistor
CN112490282A (zh) * 2020-12-03 2021-03-12 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法
CN112490282B (zh) * 2020-12-03 2022-07-12 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法
CN113921577A (zh) * 2021-09-30 2022-01-11 惠科股份有限公司 阵列基板、阵列基板的制作方法和显示面板
CN114023792A (zh) * 2021-10-25 2022-02-08 武汉华星光电半导体显示技术有限公司 显示装置

Also Published As

Publication number Publication date
KR20200055772A (ko) 2020-05-21
EP3686936A1 (en) 2020-07-29
EP3686936A4 (en) 2021-06-09
JP2020523787A (ja) 2020-08-06
WO2019056517A1 (zh) 2019-03-28

Similar Documents

Publication Publication Date Title
CN107623042A (zh) 薄膜晶体管结构及其制作方法
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN105573549B (zh) 阵列基板、触控屏和触控显示装置及其制作方法
CN104752343B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN101908537B (zh) 用于显示设备的阵列基板及其制造方法
CN105489552B (zh) Ltps阵列基板的制作方法
CN107799570A (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
JP7057795B2 (ja) 薄膜トランジスタ、薄膜トランジスタを有する表示装置、及び薄膜トランジスタの製造方法
CN104350533B (zh) 薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104022076A (zh) 阵列基板及其制作方法、显示装置
CN106558593A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN107452809A (zh) 薄膜晶体管结构及amoled驱动电路
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
CN106098560B (zh) 顶栅型薄膜晶体管的制作方法
CN102064109B (zh) 薄膜晶体管及其制造方法
CN106981478A (zh) 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板
CN103208526A (zh) 一种半导体器件及其制造方法
CN103928343B (zh) 薄膜晶体管及有机发光二极管显示器制备方法
CN108666218A (zh) 薄膜晶体管和显示基板及其制作方法、显示装置
CN104345511B (zh) 像素结构及其制造方法、显示面板
CN106449655A (zh) 薄膜晶体管阵列基板及其制作方法
WO2021077471A1 (zh) 薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180123