Nothing Special   »   [go: up one dir, main page]

CN107592728B - 一种pcb布局布线的方法和结构 - Google Patents

一种pcb布局布线的方法和结构 Download PDF

Info

Publication number
CN107592728B
CN107592728B CN201710881052.8A CN201710881052A CN107592728B CN 107592728 B CN107592728 B CN 107592728B CN 201710881052 A CN201710881052 A CN 201710881052A CN 107592728 B CN107592728 B CN 107592728B
Authority
CN
China
Prior art keywords
qpi
signal
area
level
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710881052.8A
Other languages
English (en)
Other versions
CN107592728A (zh
Inventor
李德恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710881052.8A priority Critical patent/CN107592728B/zh
Publication of CN107592728A publication Critical patent/CN107592728A/zh
Priority to PCT/CN2018/090980 priority patent/WO2019062209A1/zh
Priority to US16/493,228 priority patent/US10869386B2/en
Application granted granted Critical
Publication of CN107592728B publication Critical patent/CN107592728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09318—Core having one signal plane and one power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种PCB布局布线的方法和结构，所述方法通过将PCB的信号走线、电源层面和地层面混合布局，在信号走线的参考层面，通过划分局部区域为地平面，为信号走线提供参考层面和回流路径。所述结构包括信号走线、电源层面和地层面，其中，在信号走线的参考层面，通过划分局部区域为地平面，为信号走线提供参考层面和回流路径。本发明不再遵从传统的信号和电源分开布局方式，信号电源和地混合布局布线，从而提高板卡设计密度，合理规划电源、地及信号线Layout设计区域，从而可以降低PCB层数，节省成本。

Description

一种PCB布局布线的方法和结构
技术领域
本发明涉及PCB信号及电源布局布线技术领域，具体涉及一种PCB布局布线的方法和结构。
背景技术
随着互联网、大数据的快速发展，云计算时代的到来，云计算中心、大数据中心得以快速发展和壮大，随之而来的服务器和存储的需求及使用也越来越多。服务器和存储作为云计算、大数据的数据处理和储存的支撑，直接决定了整个系统的稳定性。
而PCB板作为服务器的核心，其设计的好坏直接决定了服务器的稳定性。PCB主要由信号线和电源组成，在设计时要综合考虑信号及电源设计，在尽量降低设计成本的同时设计出高质量的PCB电路板。
现有主板设计方案为12层板，其叠层设计及信号电源规划如下：
TOP 1oz PCIE DDR
GND 1oz 地
Signal 1oz DDR，QPI，杂线
Signal 1oz 高速线，杂线
GND 1oz 地
Power 2oz 电源
Power 2oz 电源
GND 1oz 地
Signal 1oz 高速线，杂线
Signal 1oz DDR，QPI，高速线
GND 1o 地
BOT 1oz PCIE DDR
其中:TOP,BOT层布PCIE、DDR高速线，2,5,8,11层铺完整的地层；3,4,9,10层走高速线及杂线，6,7层走Power电源面。以上设计每层信号线都有临近的地作参考，有完整的两层电源面、四层地平面，为在不考虑成本情况下的最优设计方法。
现有设计技术方案电源、地、信号具有足够的布局布线空间，而且有部分空间剩余，在现阶段对服务器成本越来越敏感的情况下，存在着过设计的现象，不利于提升产品市场竞争力。
发明内容
本发明要解决的技术问题是：针对上述问题，本发明提供一种PCB布局布线的方法和结构。
本发明所采用的技术方案为：
一种PCB布局布线的方法，所述方法通过将PCB的信号走线、电源层面和地层面混合布局，在信号走线的参考层面，通过划分局部区域为地平面，为信号走线提供参考层面和回流路径，节省了布线空间。
所述PCB采用10层板，其中原12层板的L3层和L10层的QPI信号线分别铺设到L5层和L6层，各叠层的设计及信号电源布局规划如下：
TOP 1oz PCIE，DDR
GND 1oz 地
Signal 1oz DDR，高速线，杂线
Power/GND 2oz 电源，地
Power/Signal 1oz QPI，电源
Signal/GND/Power 1oz QPI，地，高速线，杂线
Power/GND 2oz 电源，地
Signal 1oz DDR，高速线，杂线
GND 1oz 地
BOT 1oz PCIE，DDR。
所述PCB的布局包括：PCH和PCIE插槽摆放区，DIMM槽与CPU摆放区，QPI走线区（连接两个CPU），其中：
L5层：对应QPI走线区的区域摆放QPI信号走线，其对应参考面为L4层的地平面，其他区域为电源面；
L4层：对应QPI走线区和DIMM槽与CPU摆放区的区域为地平面，其他区域为电源面。
L6层：对应QPI走线区的区域摆放QPI信号走线，对应PCH和PCIE插槽摆放区摆放高速线和杂线，对应DIMM槽与CPU摆放区设置为地平面；
L7层：对应L6层的QPI信号走线的区域和高速线和杂线的区域，为地平面，给L6层的QPI信号及其它高速线提供参考，其他区域铺电源。
一种PCB布局布线的结构，所述结构包括信号走线、电源层面和地层面，其中，在信号走线的参考层面，通过划分局部区域为地平面，为信号走线提供参考层面和回流路径，节省了布线空间。
所述PCB为10层板结构，PCB叠层的布局规划如下：
TOP 1oz PCIE，DDR
GND 1oz 地
Signal 1oz DDR，高速线，杂线
Power/GND 2oz 电源，地
Power/Signal 1oz QPI，电源
Signal/GND/Power 1oz QPI，地，高速线，杂线
Power/GND 2oz 电源，地
Signal 1oz DDR，高速线，杂线
GND 1oz 地
BOT 1oz PCIE，DDR。
所述PCB的布局包括：PCH和PCIE插槽摆放区，DIMM槽与CPU摆放区，QPI走线区（连接两个CPU），其中：
L5层：对应QPI走线区的区域摆放QPI信号走线，其对应参考面为L4层的地平面，其他区域为电源面；
L4层：对应QPI走线区和DIMM槽与CPU摆放区的区域为地平面，其他区域为电源面。
L6层：对应QPI走线区的区域摆放QPI信号走线，对应PCH和PCIE插槽摆放区摆放高速线和杂线，对应DIMM槽与CPU摆放区设置为地平面；
L7层：对应L6层的QPI信号走线的区域和高速线和杂线的区域，为地平面，给L6层的QPI信号及其它高速线提供参考，其他区域铺电源。
本发明的有益效果为：
本发明不再遵从传统的信号和电源分开布局方式，信号电源和地混合布局布线，从而提高板卡设计密度，合理规划电源、地及信号线Layout设计区域，从而可以降低PCB层数，节省成本。
附图说明
图1为板卡Layout示意图；
图2为L4层规划示意图；
图3为L5层规划示意图；
图4为L6层规划示意图；
图5为L7层规划示意图。
具体实施方式
根据说明书附图，结合具体实施方式对本发明进一步说明：
一种PCB布局布线的方法，所述方法的实现步骤如下：
1）、确定PCB形状，并在PCB上将主要芯片摆放在合理位置，如图1所示，划分为PCH和PCIE插槽摆放区，DIMM槽与CPU摆放区，QPI走线区（连接两个CPU）；
2）、PCB采用10层板叠层；
3）、TOP，L2，L3，L8，L9，L10(BOT)按照传统设计方式规划布局布线，其中：
第3层和第8层的DDR不作变动，QPI信号调整到第5层和第6层；
原设计的12层改成10层后，减去2层信号层的高速线和杂线，调整到10层设计的第3层和第8层，
L5层：对应QPI走线区的区域摆放QPI信号走线，其对应参考面为L4层的地平面，其他区域为电源面，如图2所示；
L4层：对应QPI走线区和DIMM槽与CPU摆放区的区域为地平面，其他区域为电源面，如图3所示；
L6层：对应QPI走线区的区域摆放QPI信号走线，对应PCH和PCIE插槽摆放区摆放高速线和杂线，对应DIMM槽与CPU摆放区设置为地平面，如图4所示；
L7层：对应L6层的QPI信号走线的区域和高速线和杂线的区域，为地平面，给L6层的QPI信号及其它高速线提供参考，其他区域铺电源，如图5所示。
具体布局如下：
TOP 1oz PCIE，DDR
L2 1oz 地
L3 1oz DDR，高速线，杂线
L4 2oz 电源，地
L5 1oz QPI，电源
L6 1oz QPI，地，高速线，杂线
L7 2oz 电源，地
L8 1oz DDR，高速线，杂线
L9 1oz 地
BOT 1oz PCIE，DDR。
实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (6)

1.一种PCB布局布线的方法，其特征在于，所述方法通过将PCB的信号走线、电源层面和地层面混合布局，在信号走线的参考层面，通过划分局部区域为地平面，为信号走线提供参考层面和回流路径；
所述PCB采用10层板，各叠层的设计及信号电源布局规划如下：
TOP 1oz PCIE，DDR
GND 1oz 地
Signal 1oz DDR，高速线，杂线
Power/GND 2oz 电源，地
Power/Signal 1oz QPI，电源
Signal/GND/Power 1oz QPI，地，高速线，杂线
Power/GND 2oz 电源，地
Signal 1oz DDR，高速线，杂线
GND 1oz 地
BOT 1oz PCIE，DDR。
2.根据权利要求1所述的一种PCB布局布线的方法，其特征在于，所述PCB的布局包括：PCH和PCIE插槽摆放区，DIMM槽与CPU摆放区，QPI走线区，其中：
L5层：对应QPI走线区的区域摆放QPI信号走线，其对应参考面为L4层的地平面，其他区域为电源面；
L4层：对应QPI走线区和DIMM槽与CPU摆放区的区域为地平面，其他区域为电源面。
3.根据权利要求2所述的一种PCB布局布线的方法，其特征在于：
L6层：对应QPI走线区的区域摆放QPI信号走线，对应PCH和PCIE插槽摆放区摆放高速线和杂线，对应DIMM槽与CPU摆放区设置为地平面；
L7层：对应L6层的QPI信号走线的区域和高速线和杂线的区域，为地平面，给L6层的QPI信号及其它高速线提供参考，其他区域铺电源。
4.一种PCB布局布线的结构，其特征在于，所述结构包括信号走线、电源层面和地层面，其中，在信号走线的参考层面，通过划分局部区域为地平面，为信号走线提供参考层面和回流路径；
所述PCB为10层板结构，PCB叠层的布局规划如下：
TOP 1oz PCIE，DDR
GND 1oz 地
Signal 1oz DDR，高速线，杂线
Power/GND 2oz 电源，地
Power/Signal 1oz QPI，电源
Signal/GND/Power 1oz QPI，地，高速线，杂线
Power/GND 2oz 电源，地
Signal 1oz DDR，高速线，杂线
GND 1oz 地
BOT 1oz PCIE，DDR。
5.根据权利要求4所述的一种PCB布局布线的结构，其特征在于，所述PCB的布局包括：PCH和PCIE插槽摆放区，DIMM槽与CPU摆放区，QPI走线区，其中：
L5层：对应QPI走线区的区域摆放QPI信号走线，其对应参考面为L4层的地平面，其他区域为电源面；
L4层：对应QPI走线区和DIMM槽与CPU摆放区的区域为地平面，其他区域为电源面。
6.根据权利要求5所述的一种PCB布局布线的结构，其特征在于：
L6层：对应QPI走线区的区域摆放QPI信号走线，对应PCH和PCIE插槽摆放区摆放高速线和杂线，对应DIMM槽与CPU摆放区设置为地平面；
L7层：对应L6层的QPI信号走线的区域和高速线和杂线的区域，为地平面，给L6层的QPI信号及其它高速线提供参考，其他区域铺电源。
CN201710881052.8A 2017-09-26 2017-09-26 一种pcb布局布线的方法和结构 Active CN107592728B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710881052.8A CN107592728B (zh) 2017-09-26 2017-09-26 一种pcb布局布线的方法和结构
PCT/CN2018/090980 WO2019062209A1 (zh) 2017-09-26 2018-06-13 一种pcb布局布线的方法和结构
US16/493,228 US10869386B2 (en) 2017-09-26 2018-06-13 Method and structure for layout and routing of PCB

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710881052.8A CN107592728B (zh) 2017-09-26 2017-09-26 一种pcb布局布线的方法和结构

Publications (2)

Publication Number Publication Date
CN107592728A CN107592728A (zh) 2018-01-16
CN107592728B true CN107592728B (zh) 2019-03-12

Family

ID=61047723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710881052.8A Active CN107592728B (zh) 2017-09-26 2017-09-26 一种pcb布局布线的方法和结构

Country Status (3)

Country Link
US (1) US10869386B2 (zh)
CN (1) CN107592728B (zh)
WO (1) WO2019062209A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107592728B (zh) 2017-09-26 2019-03-12 郑州云海信息技术有限公司 一种pcb布局布线的方法和结构
EP3705121B1 (en) * 2017-10-30 2023-08-30 FUJIFILM Toyama Chemical Co., Ltd. Emopamil binding protein binding agent and use thereof
CN108566724B (zh) * 2018-06-13 2020-12-04 晶晨半导体（深圳）有限公司 Ddr存储器的布线板、印刷电路板及电子装置
CN110856350B (zh) * 2019-11-08 2021-03-12 广东浪潮大数据研究有限公司 一种板卡边缘走线返回路径的补偿方法、系统及板卡
CN111090967A (zh) * 2019-11-29 2020-05-01 苏州浪潮智能科技有限公司 一种pcb布局结构、方法、布线方法及服务器主板
CN111212522A (zh) * 2019-12-31 2020-05-29 惠州Tcl移动通信有限公司 线路板及终端设备
CN113378505B (zh) * 2020-03-10 2023-05-30 浙江宇视科技有限公司 一种走线布局调整方法、装置、电子设备及存储介质
US20230369191A1 (en) * 2022-05-13 2023-11-16 Avago Technologies International Sales Pte. Limited Cantilevered Power Planes to Provide a Return Current Path for High-Speed Signals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050039947A1 (en) * 2001-01-17 2005-02-24 Canon Kabushiki Kaisha Multi-layered printed wiring board
CN202425186U (zh) * 2011-09-27 2012-09-05 京信通信系统（中国）有限公司 一种pcb板
CN203399401U (zh) * 2013-08-29 2014-01-15 上海市共进通信技术有限公司 实现信号穿层时降低电磁干扰的印刷电路板结构
CN105657962A (zh) * 2016-03-28 2016-06-08 莆田市涵江区依吨多层电路有限公司 一种多层pcb电路板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050225955A1 (en) * 2004-04-09 2005-10-13 Hewlett-Packard Development Company, L.P. Multi-layer printed circuit boards
WO2007084422A2 (en) * 2006-01-13 2007-07-26 Sun Microsystems, Inc. Modular blade server
US8158892B2 (en) * 2007-08-13 2012-04-17 Force10 Networks, Inc. High-speed router with backplane using muli-diameter drilled thru-holes and vias
KR101109239B1 (ko) * 2009-10-19 2012-01-30 삼성전기주식회사 방열기판
CN107592728B (zh) * 2017-09-26 2019-03-12 郑州云海信息技术有限公司 一种pcb布局布线的方法和结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050039947A1 (en) * 2001-01-17 2005-02-24 Canon Kabushiki Kaisha Multi-layered printed wiring board
CN202425186U (zh) * 2011-09-27 2012-09-05 京信通信系统（中国）有限公司 一种pcb板
CN203399401U (zh) * 2013-08-29 2014-01-15 上海市共进通信技术有限公司 实现信号穿层时降低电磁干扰的印刷电路板结构
CN105657962A (zh) * 2016-03-28 2016-06-08 莆田市涵江区依吨多层电路有限公司 一种多层pcb电路板

Also Published As

Publication number Publication date
US20200137880A1 (en) 2020-04-30
WO2019062209A1 (zh) 2019-04-04
US10869386B2 (en) 2020-12-15
CN107592728A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
CN107592728B (zh) 一种pcb布局布线的方法和结构
CN103022032B (zh) 标准单元库版图设计方法、布局方法及标准单元库
US10375822B2 (en) Circuit board with return path separated low crosstalk via transition structure
KR20130129450A (ko) 표준 셀 설계들에서의 전력 라우팅
Zhao et al. Low-power clock tree design for pre-bond testing of 3-D stacked ICs
CN103729493A (zh) 印刷电路板的布局方法
US10204894B2 (en) Via placement within an integrated circuit
JP2009152451A (ja) 集積回路装置とそのレイアウト設計方法
US8339803B2 (en) High-speed ceramic modules with hybrid referencing scheme for improved performance and reduced cost
CN108566724A (zh) Ddr存储器的布线板、印刷电路板及电子装置
US20070244684A1 (en) Method to model 3-D PCB PTH via
CN102663161B (zh) 一种射频集成电路三角网格剖分的方法
CN107484344B (zh) 基于核心芯片pin脚的pcb布局方法
US20180342460A1 (en) Method and apparatus for fragmentary metal between m1 and m2 for improving power supply
WO2023206958A1 (zh) Pcb信号过孔结构及其确定方法、确定装置、确定设备
CN106416434A (zh) 模块化印刷电路板
CN107845393A (zh) Ddr信号布线板、印刷电路板以及电子装置
CN104952870B (zh) 半导体装置及半导体装置的设计方法
CN108112165A (zh) 一种电源过孔结构及电源过孔摆放设计方法
JP3209597B2 (ja) プリント配線基板の設計方法
CN106714445A (zh) 一种多层pcb板
CN204719626U (zh) 一种设有倾斜过孔的高密板
CN202335064U (zh) 电路板
CN103582278B (zh) 一种多层印制线路板
CN110839314B (zh) Pcb板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant