Nothing Special   »   [go: up one dir, main page]

CN107017230B - 多层级芯片互连 - Google Patents

多层级芯片互连 Download PDF

Info

Publication number
CN107017230B
CN107017230B CN201611170916.7A CN201611170916A CN107017230B CN 107017230 B CN107017230 B CN 107017230B CN 201611170916 A CN201611170916 A CN 201611170916A CN 107017230 B CN107017230 B CN 107017230B
Authority
CN
China
Prior art keywords
layer
conductive layer
contact terminal
integrated circuit
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611170916.7A
Other languages
English (en)
Other versions
CN107017230A (zh
Inventor
P·奥斯米茨
T·雅各布斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107017230A publication Critical patent/CN107017230A/zh
Application granted granted Critical
Publication of CN107017230B publication Critical patent/CN107017230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明为多层级芯片互连。例如，设备和技术的代表性实施方式提供诸如芯片管芯的多层集成电路(IC)的互连部件的优化电性能。多层IC中的不同层包括可用于连接至IC外的电路、系统和载体的接触端子。

Description

多层级芯片互连
技术领域
本申请涉及集成电路，更具体地涉及多层级芯片互连。
背景技术
例如包括高度集成器件(诸如片上系统(SOC)器件)的集成电路(IC)通常使用器件的最后一个金属层(例如，通常为制造期间的器件的顶层)形成用于该器件的端子或连接。该最后一个金属层成为用于临时或永久地将IC与其他载体、印刷电路板、系统或部件互连的互连层。例如，用于晶圆测试的接触焊盘、用于导线接合的端子以及用于“倒装芯片”连接的接触凸块通常被实施为同一最后一个金属互连层的一部分。
在许多情况下，最后一个金属互连层由铝合金、铜或类似材料组成。对于一些工艺(诸如晶圆测试)来说，例如，金属合金是用于接触形成的优选材料。对于其他工艺(诸如倒装芯片接触凸块)，例如，铜是形成接触凸块的优选材料。然而，通常地，对于所有接触类型来说，一种材料或另一种材料被用于互连层。从而，制造者通常在选择最终的互连层材料时经历一些折中。
在其他情况下，顶部金属层可用于功率分布。为了增加电流能力，例如，上部层可形成为厚于下部层。这会产生宽设计规则以将底层连接至顶层。在系统级封装(SIP)结构的情况下，例如，许多信号管脚可以直接从上部或顶层连接至下部层级金属层。这能够实现更加直接的信号路径，并且可以允许改进的顶层中的设计规则以用于互连凸块之间的横向路由。这种结构可以支持SIP内增加的电流能力。
发明内容
本公开实施例的目的在于克服上述问题。
根据本公开实施例的一个方面，提供一种多层集成电路(IC)，包括：第一导电层，包括第一材料；第一接触端子，耦合至所述第一导电层；第二导电层，设置在所述第一导电层上方，所述第二导电层包括第二材料；第二接触端子，耦合至所述第二导电层；以及至少一个开口，位于所述第二导电层中，所述第一接触端子经由所述第二导电层中的所述开口可从外部接入，使得所述第一接触端子和所述第二接触端子可同时从外部接入。
根据本公开实施例的另一方面，提供一种方法，包括：在多层集成电路(IC)的第一导电层上方布置所述IC的第二导电层；在所述第二导电层中形成开口；针对所述第一导电层形成第一接触端子，所述第一接触端子经由所述第二导电层中的所述开口可从外部接入；以及针对所述第二导电层形成第二接触端子，所述第一接触端子和所述第二接触端子可同时从外部接入。
根据本公开实施例的另一方面，提供一种多层集成电路(IC)，包括：第一层，包括铜迹线；至少一个铜接触端子，耦合至所述第一层；第二层，包括铝合金迹线，设置在所述第一层上方；至少一个铝合金接触端子，耦合至所述第二层；以及至少一个开口，位于所述第二层中，铜接触端子突出穿过所述第二层中的所述开口耦合至所述第一层，而不与所述第二层接触，所述铜接触端子和所述铝合金接触端子被布置为同时电耦合至所述IC外部的一个或多个电路。
根据本公开实施例的另一方面，提供一种多层芯片管芯，包括：多个金属层，被堆叠布置并且包括电接触节点；顶部层级，设置在所述堆叠上方，并且具有用于将所述芯片管芯电耦合至外部系统的多个端子焊盘；以及多个互连，将所述多个金属层的对应层的所述电接触节点电耦合至所述顶部层级处的各个端子焊盘，而不与所述芯片管芯的所述多个金属层的其他层接触。
根据本公开实施例的方案，可以提供诸如芯片管芯的多层集成电路(IC)的互连部件的优化电性能。
附图说明
参照附图阐述详细描述。在附图中，参考标号最左边的数字表示该参考标号首先出现的附图。不同附图中使用相同的参考标号表示类似或相同的项。
对于讨论，附图所示的设备和系统被示为具有多个部件。如本文所述，设备和/或系统的各个实施方式可以包括更少的部件并且保持在本公开的范围内。可选地，设备和/或系统的其他实施方式可以包括附加的部件或者所述部件的各种组合，并且保持在本公开的范围内。
图1是根据示例性实施方式的包括互连部件的多层IC设置的立体图。
图2是根据实例的详述晶圆测试探针接入的多层IC设置的立体图。
图3是根据实例的图2的多层IC设置的侧视图，示出用于晶圆测试探针接入的层的示例性集成。
图4是根据实例的详述预凸块蚀刻(pre-bumping etching)的多层IC设置的立体图。
图5是根据实例的图4的多层IC设置的立体图，示出所形成的凸块接触。
图6是根据实例的图5的多层IC设置的侧视图，示出包括凸块接触形成的层的示例性集成。
图7根据实例的另一多层IC设置的侧视图，示出附加层的示例性集成(诸如用于具有堆叠管芯的系统级封装(SIP)结构)。
图8是根据实施方式的示出用于改进设置在多层IC的不同层上的芯片接触件的电性能的示例性工艺的流程图。
具体实施方式
例如，设备和技术的代表性实施方式提供了诸如芯片管芯的多层集成电路(IC)的互连部件的优化电性能。在实施方式中，多层IC被布置为包括导电层的堆叠。例如，导电层的堆叠包括两层或更多层导电材料(例如，金属化层等)，它们被布置为使得层以重叠布置而相互堆叠定位。组成多层IC的堆叠的不同导电层具有可用于将IC互连至IC外的电路、系统、载体等的接触端子。本文描述的优化互连技术和部件还可以被布置为改进芯片互连的机械和/或热性能以及改进制造工艺。
在一个实施方式中，多层IC的各个导电层上的接触端子可以同时从外部接入。例如，开口可用于提供对一些层上的一些接触端子(例如，测试点等)的接入，而其他接触端子(诸如倒装芯片凸块等)延伸或突出穿过IC的一个或多个导电层以及穿过IC的涂层或壳体(如果存在的话)。在另一实例中，用于导线接合等的顶部层级上的端子焊盘可以与多层IC的一个或多个导电层(包括堆叠的下部层)处的接触端子连接。
在一个实施方式中，导电层的堆叠中的一个或多个层包括金属迹线。在各个实例中，金属迹线的布置创建一个或多个开口，诸如空间，例如其中互连接触件(例如，倒装芯片凸块等)可以穿过开口从堆叠的下部层延伸到顶部。在其他实施方式中，堆叠的一个或多个导电层可以包括开口，诸如孔、孔径、孔口等，其中互连接触件可以穿过开口从堆叠的下部层延伸到顶部，而不与穿过其中的层接触。
在各个实施方式中，IC的导电层可以包括不同材料或者各种金属化材料。例如，在具有三个或更多个导电层的多层IC的情况下，一些层可以由一种材料(例如，铜)构成，并且其他层可以由另一种材料(例如，铝合金)构成。由于一些层可以包括端子接触件，所以在一些实施方式中，来自由不同材料形成的不同层的端子接触件可同时接入用于外部接触。
参照电气部件和电子部件以及变化的载体来讨论各种实施方式和设置。虽然提到了特定部件(即，集成电路芯片管芯等)，但这不用于限制而是为了讨论和说明的方便。参照芯片管芯讨论的技术和设备可应用于任何类型或数量的电气部件(例如，传感器、晶体管、二极管等)、电路(例如，集成电路、混合电路、ASIC、存储器设备、处理器等)、部件组、封装部件、结构等，并且可布置为分层单元并用于与外部电路、系统、载体等对接。
以下使用多个实例更加详细地说明实施方式。尽管这里和下文讨论了各种实施方式和实例，但可以通过组合各个实施方式和实例的特征和元件来实现又一些实施方式和实例。
示例性设置
图1是根据示例性实施方式的多层IC设置100的立体图。设置100表示示例性环境，从而可以应用本文讨论的技术和设备。本文相对于设置100描述的技术、部件和设备不限于图1至图6的说明，并且可以应用于其他设计、类型、设置和构造，包括其他电部件而不背离本公开的范围。在一些情况下，可选部件可用于实施本文描述的技术。在各个实施方式中，设置100可以是单独的单元，或者其可以是系统、部件、结构等的一部分。例如，本文描述的技术可应用于多个设置100，而它们被分组在一个晶圆等上。
如图1所示，IC设置100可以包括两个或更多个导电层(层)(102、104)。在一些实施方式中，IC设置100可以包括多个层102、104；然而，为了清楚起见，在图1中示出了两个层(102和104)。如图1所示，层102、104为堆叠设置，其中一个层(104)设置(例如，定位、位于、设置于等)在另一层(102)上方。如上所述，在各个实施方式中，一个层(102)可以包括第一导电材料(例如，铜)，而另一层(104)可以包括第二导电材料(例如，铝合金)。在具有多于两层的设置100中，层可以由两种、三种或更多种导电材料组成。堆叠中的层102、104的顺序以及它们对应的构成材料不用于限制，而只是为了便于讨论。
如图1所示，在一些实施方式中，层102、104被布置为迹线等。表示第一层(102)的第一迹线的图案可以通过绝缘层(例如，参见图3的304)等与表示第二层(104)的第二迹线的图案绝缘。在一些实施方式中，如图1所示，层102、104中的一个或多个层可以包括从堆叠中的一个层102、104延伸到另一层的过孔106。过孔106可以创建穿过堆叠的一个、两个或多个中间层(包括穿过绝缘层)等从一个层102、104延伸到其他层的电连接。
还如图1所示，在一些实施方式中，层102、104可以包括电和机械地耦合至层102、104的接触端子108、110。IC设置100的多个层102、104均可以包括耦合至层102、104的接触端子108、110。在实施方式中，接触端子108、110允许从IC 100外的实体电接入到层102、104。例如，诸如倒装芯片凸块等的接触端子108提供对层102(在图1所示实例中)的外部(电)接入，用于将IC 100耦合至印刷电路板(PCB)、互连至中介层或其他载体等。此外，接触端子108可以提供对层102(在图1的所示实例中)的外部接入，用于接线接合端子连接、封装互连、管芯-管芯互连等。
在另一实例中，接触端子110可以提供对层102、104中的一个或多个层的外部接入，用于在晶圆测试等期间的探针。可选地，接触端子110可布置为在策略性电路位置处在两个或更多个层之间形成电接合。例如，一层104上的接触焊盘110可以向下设置为在一个或多个点处耦合至另一层102。在其他实施方式中，接触端子108、110可以多种方式用于外部接触。
在各个实施方式中，接触端子108、110可同时外部接入(临时或永久地接入)。例如，基于本文描述的技术，接触端子108和110可以同时电接入，尽管它们耦合至堆叠中的不同层102、104。在实施方式中，接触端子108、110可以通过多于一个的外部电路(例如，芯片、管芯、载体等)外部接入。例如，在一个情况下，一个或多个接触端子108可布置为耦合至第一外部电路，并且一个或多个接触端子110可布置为同时耦合至第二(或其他)外部电路。在各个实施方式中，接触端子108、110可以分别包括材料并且具有可与第一和第二(或其他)外部电路相兼容的几何形状(包括封装几何形状和组件特性)。
例如，在实施方式中，如图1所示，IC 100包括一个或多个开口(诸如空间112、孔口114等)，它们穿过一层或多层102、104以允许端子接触件108、110从下部层延伸到上部层(或顶部层级)，或者通过一层或多层102、104外部接入。在第一实例中，例如，层102、104的金属迹线的设置创建了空间112，其中互连108(例如，倒装芯片凸块等)可以穿过上部层104中的空间112从下部层(例如，诸如层102)延伸到堆叠的顶部。因此，互连108可以从下部层102延伸穿过上部层104而不接触上部层104。
在另一实例中，堆叠中的一个或多个导电层(例如，诸如层104)可以包括孔口114(例如，孔、孔径等)等，其中互连108可以穿过孔口114从堆叠的下部层(例如，层102)延伸到顶部，而不与互连108穿过的上部层104接触。在其他实施方式中，接触件(例如，110)可以通过一个或多个层102、104中的开口112、114从IC 100的外部电接入。
在一个实施方式中，分别耦合至导电层102、104的接触端子108、110由不同材料组成。例如，耦合至第一层102的接触端子108由可与第一导电层102的材料兼容的材料组成，并且耦合至第二层104的接触端子110由可与第二导电层104的材料兼容的材料组成。在所示实施方式中，下部层102是铜层，并且接触端子108由铜和焊料组成。此外，在所示实施方式中，上部层104是铝合金层，并且接触端子110由铝合金组成。在一种情况下，接触端子110通过蚀刻铝合金层104并且使焊盘部分不具有其他涂层、覆盖物等来构成。在其他情况下，接触端子110使用其他技术构成。然而，所示情况不用于限制，并且当与层102、104的材料兼容时，还可以使用其他材料的其他接触端子108、110。
用于构成接触端子108、110的兼容材料的策略性选择可以改进接触端子108、110的机械和/或热性能以及它们的电性能。例如，当更兼容材料被用于接触端子108、110来代替其他材料时，可以改进机械耦合的完整性和寿命以及热和电的传送。因此，与在最终的顶部金属化层上使用用于接触108、110的单种材料固有的危害相比，这示出了本文描述的技术和设备的一种优势。
在一个实施方式中，如图2至图6所示，IC设置100可以包括位于层之间和/或环绕所有层的一个或多个保护层、涂层、覆盖物等。例如，设置100可以包括位于一个或多个导电层102、104上方的钝化层202。在实例中，钝化层202可以在制造期间形成，并且可以被处理以在钝化层中包括诸如焊盘开口204的开口，用于电接入到下方的导电层102、104上的接触端子110。
图3是根据实例的图2所示的多层IC设置100的侧视图，示出层的示例性集成。在一个实施方式中，层包括下部导电层102(例如，铜层)、上部导电层104(例如，铝合金层)和钝化层202。图3所示的附加层包括顶部金属化层302、绝缘层304、衬底层306和附加的钝化层(例如，氧化物/氮化物沉积)308。接触端子110被示为上部导电层104经由层104上方的层中的开口暴露的区域。此外，示出开口112、114，反映延伸到下部层102的、上部层(104)中的空间或孔口。
图4是根据实例的详述预凸块蚀刻的多层IC设置100的立体图。在一个实施方式中，钝化层202和一个或多个其他层(例如，绝缘层等)可以被蚀刻402等，以制备导电层(例如，102)来接收接触端子108。如图5所示，接触端子108可形成在制备位置中。例如，当相关的导电层由铜构成时，接触端子108可以由铜和焊料等形成。
在另一实例中，如图5所示，IC 100可以包括保护性覆盖物，诸如包围第一导电层102和第二导电层104(和存在的其他层)的酰亚胺涂层502(例如，热固性、热塑性等)。在一个实施方式中，如图5所示，覆盖物502被处理以在保护性覆盖物502中包括一个或多个开口114、204，用于电接入到接触端子108、110。在一些情况下，接触端子(例如，108)突出穿过保护性覆盖物502中的开口114、204，以电耦合至IC 100外的电路等。
在一个实施方式中，IC 100可以包括“顶部层级”(即，堆叠的顶部)，其包括设置在堆叠上方的涂层502、壳体或封装顶部等，并且包括用于将芯片管芯100电耦合至外部系统的多个端子焊盘(未示出)。在该实施方式中，IC 100包括多个互连，该多个互连将金属层的堆叠中的对应层102、104的电接触节点(例如，接触端子108、110)电耦合至顶部层级处的各自端子焊盘(例如，导线接合连接等)，而不与金属层的堆叠中的其他层102、104接触。
在一个实施方式中，顶部层级包括与至少一层102、104中的一个或多个其他开口对齐的一个或多个开口。开口被布置为提供对下方的一个或多个金属层102、104上的接触端子108、110(例如，接触节点)的电接入。例如，顶部层级可以包括与层104上的开口(诸如空间112)对齐的开口。顶部层级中和层104上的开口可以对齐以允许电接入到下方的层102上的接触端子108。
此外，顶部层级中和层104上的开口可以对齐以允许接触端子108延伸穿过层104并且还穿过顶部层级。例如，这可以是IC 100包括倒装封装的集成电路(IC)等时的情况。
图6是根据实例的图5所示多层IC设置100的侧视图，示出层的示例性集成(包括凸块接触件108的形成)。如图6所示，层包括下部导电层102(例如，铜层)、上部导电层104(例如，铝合金层)和钝化层202。附加层包括顶部层级金属化302、绝缘层304、衬底层306和附加钝化层(例如，氧化物/氮化物沉积)308。接触端子110被示为上部导电层104中经由层104上方的层中的开口暴露的区域。此外，示出了接触端子108，其构建在导电层102上。还示出了焊料部分602，其构建在接触端子108的基体(例如，铜)上，准备用于接触端子108与外部电路或系统的连接。
图7是根据实例的另一多层IC设置100的侧视图，示出附加层702的示例性集成(诸如用于具有堆叠管芯的系统级封装(SIP)结构)。例如，在一个实施方式中，附加层702包括另一导电层，其类似于层102和104。在各个实施方式中，如上所述，IC设置100可以包括任何数量的层102、104、702。
在一个实例中，如图7所示，在多层上发生互连(例如，凸块等)的电耦合。在一个实施方式中，外部端子可以电耦合至芯片金属堆叠的三个不同层。
在一个实施方式中，至少一个外部端子耦合至层102，如在连接空间112、114处所示。例如，空间112、114可以提供与层102的连接，其可用于互连至(或者可以用作)芯片的电源层。此外，如连接110处所示，至少一个外部端子耦合至层104。例如，空间或开口110可以提供与层104的连接，其可用于测试芯片的晶圆、供电网的凸块等。此外，至少一个外部端子耦合到层702，如在连接704处所示。例如，空间或开口704可以提供与层702的连接，其可用于接入至(或者可用作)信号层等。
在一个实施方式中，一个接触层级(例如，耦合至层104的接触件)可用于与导线接合的外部接触，而其他互连(例如，倒装芯片凸块等)耦合至其他层(102、702等)。在各个实施方式中，例如，这可以包括与另一芯片的互连凸块的连接，如所谓的2.5D堆叠管芯实现中。在这种实施方式中，互连接触的多于一个的层级(102、104、702等)可与连接的芯片中的一个或多个芯片一起使用。
用于IC设置100的不同结构可以具有不同的实施方式。在可选实施方式中，设置100的各种其他组合和设计也包括在本公开的范围内。变化可以具有比图1至图6所示实例示出的更少元件，或者它们可具有除所示之外的更多或可选元件。
代表性处理
图8示出了根据各个实施方式的用于优化多层IC(例如，诸如IC设置100)的芯片互连(例如，诸如接触端子108、110)的电性能的代表性处理800。在实施方式中，芯片的不同金属层(例如，诸如层102、104)用于将芯片与外部系统、电路、载体等互连。此外，在一些实施方式中，处理800可以改进芯片互连的机械和/或热性能以及改进制造处理。参照图1至图7描述处理800。
所述处理的顺序不用于限制，并且可以以任何顺序组合任何数量的所述处理块以实施处理或可选处理。此外，在不背离本文所述主题的精神和范围的情况下可以从中删除各个块。此外，在不背离本文所述主题的范围的情况下，可以任何适当的材料或它们的组合来实施处理。
在块802中，该处理包括在IC的第一导电层上方布置多层集成电路(IC)的第二导电层。在实施方式中，第一导电层由与第二导电层不同的导电材料形成。在另一实施方式中，第一导电层由与第二导电层相同的导电材料形成。在块804中，该处理包括在第二导电层中形成开口。
在块806中，该处理包括形成针对第一导电层的第一接触端子。在实施方式中，第一接触端子可经由第二导电层中的开口从外部接入。在一个实例中，第一接触端子延伸穿过第二导电层中的开口。在另一实例中，开口向下延伸到第一接触端子，使其可从外部接入。
在各个实施方式中，该处理包括：通过策略性地选择用于第一导电层和第二导电层以及用于第一接触端子和第二接触端子的材料来细调IC的电、机械和/或热互连特性。例如，在实施方式中，该处理包括：形成与第一导电层的材料兼容的材料的第一接触端子；以及形成与第二导电层的材料兼容的材料的第二接触端子。在一个实例中，第一接触端子由与第一导电层相同的材料构成，并且第二接触端子由与第二导电层相同的材料构成。
在块808中，该处理包括形成针对第二导电层的第二接触端子。在实施方式中，第一接触端子和第二接触端子被形成和布置为同时可从外部接入。
在各个实施方式中，该处理包括形成设置在第一导电层和第二导电层上方的顶部互连层，该顶部互连层包括用于将IC电耦合至外部系统的至少一个端子焊盘。在实施方式中，该处理包括将端子焊盘电耦合至第一接触端子。在一个实施方式中，该处理包括在顶部互连层中形成开口，其中开口被布置为提供针对第二接触端子的外部电接入。在实施方式中，该处理包括将顶部互连层的另一端子焊盘电耦合至第二接触端子。
在又一实施方式中，该处理包括完全或部分地环绕保护性覆盖物中的第一导电层和第二导电层。该处理包括经由覆盖物中的一个或多个开口提供针对第一接触端子和/或第二接触端子的电接入。例如，该处理可以包括以倒装芯片类型封装件包封IC，其中顶部互连层包括倒装芯片类型封装件的顶部。
在各个实施方式中，该处理包括以类似方式在IC内形成多个导电层(例如，在第一层和第二层外)。在实施方式中，一个或多个开口或空间设置在多个导电层中的每个层上方，使得可以通过对应层和外部端子或层上方或之间的任何层，针对多个导电层进行外部端子连接(或者可以进行层-层连接)。在一些实施方式中，互连部件(例如，凸块、过孔等)形成在开口或空间内，电耦合至期望层，并且可以与互连部件通过的其他层绝缘。
在可选实施方式中，其他技术可以各种组合包括在该处理中，并且保持在本公开的范围内。
总结
尽管以结构特征和/或方法动作特有的语言来描述本公开的实施方式，但应该理解，实施方式不需要限于所述特定的特征或动作。此外，公开特定的特征和动作被公开作为实施示例性设备和技术的代表性形式。

Claims (32)

1.一种多层集成电路，包括：
第一导电层，包括第一材料；
第一接触端子，耦合至所述第一导电层；
第二导电层，设置在所述第一导电层上方，所述第二导电层包括第二材料；
第二接触端子，耦合至所述第二导电层；
至少一个开口，位于所述第二导电层中，所述第一接触端子经由所述第二导电层中的所述开口可从外部接入，使得所述第一接触端子和所述第二接触端子可同时从外部接入；以及
保护性覆盖物，包封所述第一导电层和所述第二导电层，并且包括位于所述保护性覆盖物中的一个或多个开口，用于电接入至所述第一接触端子和所述第二接触端子中的至少之一。
2.根据权利要求1所述的多层集成电路，其中所述保护性覆盖物包括钝化层。
3.根据权利要求1所述的多层集成电路，还包括：第三导电层，设置在所述第一导电层和所述第二导电层下方，并且还包括位于所述第一导电层和所述第二导电层中的一个或多个开口，用于利用接触端子电接入至所述第三导电层处的至少一个接触件。
4.根据权利要求1所述的多层集成电路，其中，所述第一接触端子和所述第二接触端子中的至少一个接触端子突出穿过所述保护性覆盖物中的开口，并且被布置为电耦合至所述集成电路外部的电路。
5.根据权利要求4所述的多层集成电路，其中，所述第一接触端子包括第一材料集合并且具有与所述集成电路外部的所述电路兼容的封装几何形状，并且所述第二接触端子被布置为同时电耦合至所述集成电路外部的第二电路并且包括第二材料集合并具有与所述集成电路外部的所述第二电路兼容的几何形状。
6.根据权利要求1所述的多层集成电路，还包括：绝缘层，设置在所述第一导电层和所述第二导电层的至少一部分之间。
7.根据权利要求1所述的多层集成电路，还包括：一个或多个过孔，耦合至所述第一导电层和/或所述第二导电层并且延伸至所述集成电路的下部层。
8.根据权利要求1所述的多层集成电路，其中，所述第一接触端子突出穿过所述第二导电层中的所述开口而不与所述第二导电层接触。
9.根据权利要求1所述的多层集成电路，其中，所述第一材料与所述第二材料相同。
10.根据权利要求1所述的多层集成电路，其中，所述第一材料不同于所述第二材料。
11.根据权利要求10所述的多层集成电路，其中，所述第一导电层包括第一金属的金属化层，并且所述第二导电层包括第二不同金属的金属化层。
12.根据权利要求1所述的多层集成电路，其中，所述第一接触端子和所述第二接触端子包括不同的材料，所述第一接触端子包括与所述第一导电层的所述第一材料兼容的材料，并且所述第二接触端子包括与所述第二导电层的所述第二材料兼容的材料。
13.根据权利要求1所述的多层集成电路，其中，所述第一导电层的一部分电耦合至所述第二导电层的一部分。
14.根据权利要求1所述的多层集成电路，其中，所述第一接触端子包括倒装芯片凸块接触件。
15.根据权利要求1所述的多层集成电路，其中，所述第二接触端子包括晶圆测试点。
16.一种方法，包括：
在多层集成电路的第一导电层上方布置所述集成电路的第二导电层；
在所述第二导电层中形成开口；
针对所述第一导电层形成第一接触端子，所述第一接触端子经由所述第二导电层中的所述开口可从外部接入；
针对所述第二导电层形成第二接触端子，所述第一接触端子和所述第二接触端子可同时从外部接入；以及
形成保护性覆盖物，所述保护性覆盖物包封所述第一导电层和所述第二导电层，并且包括位于所述保护性覆盖物中的一个或多个开口，用于电接入至所述第一接触端子和所述第二接触端子中的至少之一。
17.根据权利要求16所述的方法，还包括：形成设置在所述第一导电层和所述第二导电层之上的顶部互连层，所述顶部互连层包括用于将所述集成电路电耦合至外部系统的至少一个端子焊盘，并且将所述至少一个端子焊盘电耦合至所述第一接触端子。
18.根据权利要求17所述的方法，还包括：在所述顶部互连层中形成开口，所述开口被布置为提供对所述第二接触端子的外部电接入。
19.根据权利要求17所述的方法，还包括：将所述顶部互连层的另一端子焊盘电耦合至所述第二接触端子。
20.根据权利要求17所述的方法，还包括：以倒装芯片类型封装件包封所述集成电路，所述顶部互连层包括所述倒装芯片类型封装件的顶部。
21.根据权利要求16所述的方法，还包括：形成与所述第一导电层的材料兼容的所述材料的所述第一接触端子，并且形成与所述第二导电层的材料兼容的所述材料的所述第二接触端子。
22.根据权利要求16所述的方法，还包括：通过选择用于所述第一导电层和所述第二导电层以及用于所述第一接触端子和所述第二接触端子的材料，细调所述集成电路的电互连特性、机械互连特性和/或热互连特性。
23.根据权利要求16所述的方法，其中，所述第一导电层包括与所述第二导电材料不同的导电材料。
24.根据权利要求16所述的方法，其中，所述第一导电层包括与所述第二导电层相同的导电材料。
25.一种多层集成电路，包括：
第一层，包括铜迹线；
至少一个铜接触端子，耦合至所述第一层；
第二层，包括铝合金迹线，设置在所述第一层上方；
至少一个铝合金接触端子，耦合至所述第二层；以及
至少一个开口，位于所述第二层中，铜接触端子突出穿过所述第二层中的所述开口耦合至所述第一层，而不与所述第二层接触，所述铜接触端子和所述铝合金接触端子被布置为同时电耦合至所述集成电路外部的一个或多个电路。
26.一种多层芯片管芯，包括：
多个金属层，被堆叠布置并且包括电接触节点；
顶部层级，设置在所述堆叠上方，并且具有用于将所述芯片管芯电耦合至外部系统的多个端子焊盘；以及
多个互连，将所述多个金属层的对应层的所述电接触节点电耦合至所述顶部层级处的各个端子焊盘，而不与所述芯片管芯的所述多个金属层的其他层接触。
27.根据权利要26所述的多层芯片管芯，还包括：位于所述顶部层级中的一个或多个开口以及位于所述多个金属层的至少一层中的一个或多个开口，被布置为提供针对所述至少一层下方的一个或多个金属层上的一个或多个电接触节点的电接入。
28.根据权利要26所述的多层芯片管芯，其中，所述多个金属层中的至少一层以及至少一个所包括的接触节点包括铜，并且所述多个金属层中的至少一个其他层和至少一个其他所包括的接触节点包括铝合金。
29.根据权利要26所述的多层芯片管芯，其中，所述多层芯片管芯包括倒装芯片封装的集成电路。
30.一种多层集成电路，包括：
第一导电层，包括第一金属；
第一接触端子，耦合至所述第一导电层；
第二导电层，设置在所述第一导电层上方；
第二接触端子，耦合至所述第二导电层；以及
至少一个开口，位于所述第二导电层中，所述第一接触端子经由所述第二导电层中的所述至少一个开口可从外部接入，使得所述第一接触端子和所述第二接触端子可同时从外部接入，其中所述第一接触端子突出穿过所述第二导电层中的所述至少一个开口，而不与所述第二导电层接触。
31.一种多层集成电路，包括：
第一导电层，包括第一材料；
第一接触端子，耦合至所述第一导电层；
第二导电层，设置在所述第一导电层上方，所述第二导电层包括第二材料；
第二接触端子，耦合至所述第二导电层；以及
至少一个开口，位于所述第二导电层中，所述第一接触端子经由所述第二导电层中的所述至少一个开口可从外部接入，使得所述第一接触端子和所述第二接触端子可同时从外部接入，其中所述第一材料不同于所述第二材料。
32.根据权利要求31所述的多层集成电路，其中所述第一导电层包括第一金属的金属化层，并且所述第二导电层包括第二不同金属的金属化层。
CN201611170916.7A 2016-01-04 2016-12-16 多层级芯片互连 Active CN107017230B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/986,727 2016-01-04
US14/986,727 US9871017B2 (en) 2016-01-04 2016-01-04 Multi-level chip interconnect

Publications (2)

Publication Number Publication Date
CN107017230A CN107017230A (zh) 2017-08-04
CN107017230B true CN107017230B (zh) 2020-04-07

Family

ID=59069143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611170916.7A Active CN107017230B (zh) 2016-01-04 2016-12-16 多层级芯片互连

Country Status (3)

Country Link
US (1) US9871017B2 (zh)
CN (1) CN107017230B (zh)
DE (1) DE102017100057B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10896897B2 (en) * 2019-04-01 2021-01-19 Sct Ltd. LED display module and method of making thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659953A (en) * 1994-03-11 1997-08-26 The Panda Project Method of manufacturing an apparatus having inner layers supporting surface-mount components
TW201436134A (zh) * 2013-03-15 2014-09-16 Taiwan Semiconductor Mfg 具有後鈍化互連結構之半導體元件及形成具有後鈍化互連結構之半導體元件之方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227013A (en) 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step
JP3875568B2 (ja) * 2002-02-05 2007-01-31 株式会社東芝 半導体装置及びその製造方法
JP4056525B2 (ja) * 2002-05-23 2008-03-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層型ビア構造体
US20120193785A1 (en) 2011-02-01 2012-08-02 Megica Corporation Multichip Packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659953A (en) * 1994-03-11 1997-08-26 The Panda Project Method of manufacturing an apparatus having inner layers supporting surface-mount components
TW201436134A (zh) * 2013-03-15 2014-09-16 Taiwan Semiconductor Mfg 具有後鈍化互連結構之半導體元件及形成具有後鈍化互連結構之半導體元件之方法

Also Published As

Publication number Publication date
DE102017100057A1 (de) 2017-07-06
DE102017100057B4 (de) 2022-03-03
CN107017230A (zh) 2017-08-04
US20170194288A1 (en) 2017-07-06
US9871017B2 (en) 2018-01-16

Similar Documents

Publication Publication Date Title
US6613606B1 (en) Structure of high performance combo chip and processing method
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
JPH0220848Y2 (zh)
US8633587B2 (en) Package structure
TWI442531B (zh) 具有可調間距柵格陣列封裝之熱消散改善的系統與方法
CN109427745A (zh) 半导体结构及其制造方法
US7230332B2 (en) Chip package with embedded component
US20100140749A1 (en) Semiconductor device
US6879047B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US7109573B2 (en) Thermally enhanced component substrate
US6437436B2 (en) Integrated circuit chip package with test points
CN107017230B (zh) 多层级芯片互连
US7858402B2 (en) Integrated circuit package having reversible ESD protection
US20090236724A1 (en) Ic package with wirebond and flipchip interconnects on the same die with through wafer via
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
CN113169143B (zh) 半导体封装结构及其封装方法
KR101212794B1 (ko) 반도체 패키지 및 이의 제조 방법
TW515057B (en) Stackable flip-chip ball grid array package body
CN117878090A (zh) 半导体封装
KR100489476B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 제조방법
JPH1167971A (ja) 向上させた基板をベースとした集積回路パッケージ
KR20120078686A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant