CN106910778A - 一种薄膜晶体管及其制备方法、阵列基板 - Google Patents
一种薄膜晶体管及其制备方法、阵列基板 Download PDFInfo
- Publication number
- CN106910778A CN106910778A CN201710198484.9A CN201710198484A CN106910778A CN 106910778 A CN106910778 A CN 106910778A CN 201710198484 A CN201710198484 A CN 201710198484A CN 106910778 A CN106910778 A CN 106910778A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- conductive layer
- layer
- size
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims abstract description 145
- 238000009413 insulation Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000001259 photo etching Methods 0.000 claims description 46
- 239000003795 chemical substances by application Substances 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 31
- 238000001312 dry etching Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 19
- 239000012528 membrane Substances 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000007687 exposure technique Methods 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 abstract 1
- 238000013517 stratification Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- VVTQWTOTJWCYQT-UHFFFAOYSA-N alumane;neodymium Chemical compound [AlH3].[Nd] VVTQWTOTJWCYQT-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例提供一种薄膜晶体管及其制备方法、阵列基板，涉及显示技术领域，可在不改变垂直结构的薄膜晶体管尺寸及厚度的基础上增大其沟道长度。该薄膜晶体管包括衬底，依次设置在衬底上的第一导电层、绝缘层、第二导电层，有源层、栅绝缘层、栅极；有源层、栅绝缘层、栅极设置于第一导电层、绝缘层和第二导电层的一侧；第一导电层上表面的尺寸大于等于绝缘层下表面的尺寸，绝缘层上表面的尺寸大于等于第二导电层下表面的尺寸；薄膜晶体管的沟道长度大于绝缘层与有源层接触的第一侧面上，绝缘层的上表面与第一侧面相交的边到绝缘层的下表面与第一侧面相交的边的距离。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板。
背景技术
随着显示技术的发展，超高分辨率(pixels per inch，简称PPI)技术的开发，正逐渐成为主流发展方向之一，然而，超高分辨率产品的开口率往往较低。
如图1(a)和图1(b)所示，由于传统的BCE(背沟道刻蚀型)结构和Self-Aligned(自对准型)结构的TFT(Thin Film Transistor，简称薄膜晶体管)尺寸较大，使得阵列基板的开口率降低，因此，不适用于超高分辨率产品的开发。如图1(c)所示，为了保证超高分辨率产品的开口率，有文献报道了一种Vertical(垂直)结构的TFT，相较于BCE结构和Self-Aligned结构的TFT，Vertical结构的TFT的尺寸大大减小，并且具有良好的TFT特性，因此，Vertical结构的TFT在超高分辨率产品中具有很大的应用前景。
如图1(c)所示，Vertical结构的TFT的源极02和漏极01之间间隔一层绝缘层30，沟道长度近似等于绝缘层的厚度(约0.5μm)，极易引发短沟道效应，不利于TFT特性的稳定。
发明内容
本发明的实施例提供一种薄膜晶体管及其制备方法、阵列基板，可在不改变Vertical结构的TFT尺寸及厚度的基础上增大其沟道长度，从而改善由于短沟道效应引起的TFT特性不稳定的现象。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种薄膜晶体管，包括衬底，依次设置在所述衬底上的第一导电层、绝缘层、第二导电层，以及有源层、栅绝缘层、栅极；所述有源层设置于所述第一导电层、所述绝缘层和所述第二导电层的一侧，所述栅绝缘层设置于所述有源层远离所述第一导电层、所述绝缘层、所述第二导电层的一侧，所述栅极设置于所述栅绝缘层远离所述有源层的一侧。
所述第一导电层上表面的尺寸大于等于所述绝缘层下表面的尺寸，所述绝缘层上表面的尺寸大于等于所述第二导电层下表面的尺寸；所述薄膜晶体管的沟道长度大于所述绝缘层与所述有源层接触的第一侧面上，所述绝缘层的上表面与所述第一侧面相交的边到所述绝缘层的下表面与所述第一侧面相交的边的距离。
可选的，所述第一侧面呈台阶状。
可选的，所述绝缘层的上表面尺寸大于与其接触的所述第二导电层下表面的尺寸；所述第一侧面呈平面状。
优选的，所述绝缘层的材料为SiOx。
第二方面，提供一种阵列基板，包括第一方面所述的薄膜晶体管。
第三方面，提供一种薄膜晶体管的制备方法，包括在衬底上依次形成第一导电层、绝缘层、第二导电层，以及有源层、栅绝缘层、栅极；所述有源层位于所述第一导电层、所述绝缘层和所述第二导电层的一侧，所述栅绝缘层位于所述有源层远离所述第一导电层、所述绝缘层、所述第二导电层的一侧，所述栅极位于所述栅绝缘层远离所述有源层的一侧。
所述第一导电层上表面的尺寸大于等于所述绝缘层下表面的尺寸，所述绝缘层上表面的尺寸大于等于所述第二导电层下表面的尺寸；所述薄膜晶体管的沟道长度大于所述绝缘层与所述有源层接触的第一侧面上，所述绝缘层的上表面与所述第一侧面相交的边到所述绝缘层的下表面与所述第一侧面相交的边的距离。
可选的，所述绝缘层的上表面尺寸大于与其接触的所述第二导电层下表面的尺寸；所述第一侧面呈平面状。形成所述第二导电层、所述绝缘层，包括：
在所述第一导电层上依次形成绝缘层薄膜、第二导电层薄膜，并通过掩模曝光工艺形成第一光刻胶图案。
采用湿法刻蚀对所述第二导电层薄膜进行过刻刻蚀，形成尺寸小于所述第一光刻胶图案的尺寸的所述第二导电层。
采用干法刻蚀对所述绝缘层薄膜进行刻蚀，形成所述第一侧面呈平面状的所述绝缘层。
可选的，所述第一侧面呈台阶状。形成所述第二导电层、所述绝缘层，包括：
在所述第一导电层上依次形成绝缘层薄膜、第二导电层薄膜，并通过掩模曝光工艺形成第一光刻胶图案；采用湿法刻蚀对所述第二导电层薄膜进行过刻刻蚀，形成尺寸小于所述第一光刻胶图案的尺寸的所述第二导电层；采用干法刻蚀对所述绝缘层薄膜进行第一次刻蚀，形成所述第一侧面呈平面状的所述绝缘层。
采用灰化工艺减小所述第一光刻胶图案的尺寸，形成第二光刻胶图案，所述第二光刻胶图案的尺寸大于等于所述第二导电层的尺寸。
采用干法刻蚀对所述第一侧面呈平面状的所述绝缘层进行第二次刻蚀，形成所述第一侧面呈一级台阶状的所述绝缘层。
进一步优选的，在所述第二导电层的尺寸小于所述第二光刻胶图案的尺寸的情况下，形成所述第一侧面呈一级台阶状的所述绝缘层后，所述方法还包括：至少重复一次对所述第二光刻胶图案进行灰化并对所述第一侧面呈一级台阶状的所述绝缘层进行第三次刻蚀，以使所述第一侧面呈多级台阶状。其中，对所述第二光刻胶图案进行灰化并对所述第一侧面呈一级台阶状的所述绝缘层进行第三次刻蚀，包括：
采用灰化工艺减小所述第二光刻胶图案的尺寸，形成第三光刻胶图案，所述第三光刻胶图案的尺寸大于等于所述第二导电层的尺寸。
采用干法刻蚀对所述第一侧面呈一级台阶状的所述绝缘层进行第三次刻蚀，以使所述第一侧面的台阶数增加一级。
优选的，述有源层、所述栅绝缘层、所述栅极通过一次构图工艺形成。
本发明实施例提供一种薄膜晶体管及其制备方法、阵列基板，通过在衬底上依次设置第一导电层、绝缘层、第二导电层，以及有源层、栅绝缘层、栅极，形成Vertical结构的TFT，并使Vertical结构的TFT的沟道长度大于绝缘层与有源层接触的第一侧面上，绝缘层的上表面与第一侧面相交的边到绝缘层的下表面与第一侧面相交的边的距离，从而在不改变Vertical结构的TFT的尺寸及厚度的基础上，增大TFT的沟道长度，进而改善由于短沟道效应引起的TFT特性不稳定的现象。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)为现有技术提供的一种BCE结构的TFT的结构示意图；
图1(b)为现有技术提供的一种Self-Aligned结构的TFT的结构示意图；
图1(c)为现有技术提供的一种Vertical结构的TFT的结构示意图；
图2为本发明实施例提供的一种TFT的结构示意图；
图3(a)为本发明实施例提供的一种TFT的侧视示意图一；
图3(b)为本发明实施例提供的一种TFT的侧视示意图二；
图3(c)为本发明实施例提供的一种TFT的侧视示意图三；
图3(d)为本发明实施例提供的一种TFT的侧视示意图四；
图4为本发明实施例提供的一种TFT的侧视示意图五；
图5为本发明实施例提供的一种TFT的侧视示意图六；
图6为本发明实施例提供的一种TFT的侧视示意图七；
图7为本发明实施例提供的一种TFT的侧视示意图八；
图8为本发明实施例提供的一种TFT的侧视示意图九；
图9为本发明实施例提供的一种TFT的侧视示意图十；
图10为本发明实施例提供的一种TFT的侧视示意图十一；
图11为本发明实施例提供的一种TFT的侧视示意图十二；
图12为本发明实施例提供的一种TFT的侧视示意图十三；
图13为本发明实施例提供的一种制备第一侧面为平面状的TFT的流程示意图；
图14(a)为本发明实施例提供的一种制备第一侧面为平面状的TFT的过程示意图一；
图14(b)为本发明实施例提供的一种制备第一侧面为平面状的TFT的过程示意图二；
图14(c)为本发明实施例提供的一种制备第一侧面为平面状的TFT的过程示意图三；
图15为本发明实施例提供的一种制备第一侧面为一级台阶状的TFT的流程示意图；
图16(a)为本发明实施例提供的一种制备第一侧面为一级台阶状的TFT的过程示意图一；
图16(b)为本发明实施例提供的一种制备第一侧面为一级台阶状的TFT的过程示意图二；
图16(c)为本发明实施例提供的一种制备第一侧面为一级台阶状的TFT的过程示意图三；
图16(d)为本发明实施例提供的一种制备第一侧面为一级台阶状的TFT的过程示意图四；
图16(e)为本发明实施例提供的一种制备第一侧面为一级台阶状的TFT的过程示意图五；
图17为本发明实施例提供的一种制备第一侧面为二级台阶状的TFT的流程示意图；
图18(a)为本发明实施例提供的一种制备第一侧面为二级台阶状的TFT的过程示意图一；
图18(b)为本发明实施例提供的一种制备第一侧面为二级台阶状的TFT的过程示意图二。
附图标记：
01-漏极；02-源极；10-衬底；20-第一导电层；30-绝缘层；31-绝缘层薄膜；32-第一侧面；33-第三侧面；40-第二导电层；41-第二导电层薄膜；42-第二侧面；50-有源层；60-栅绝缘层；70-栅极；81-第一光刻胶图案；82-第二光刻胶图案；83-第三光刻胶图案。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种TFT，如图2-12所示，包括衬底10，依次设置在衬底10上的第一导电层20、绝缘层30、第二导电层40，以及有源层50、栅绝缘层60、栅极70；有源层50设置于第一导电层20、绝缘层30和第二导电层40的一侧，栅绝缘层60设置于有源层50远离第一导电层20、绝缘层30、第二导电层40的一侧，栅极70设置于栅绝缘层60远离有源层50的一侧。
第一导电层20上表面的尺寸大于等于绝缘层30下表面的尺寸，绝缘层30上表面的尺寸大于等于第二导电层40下表面的尺寸；所述TFT的沟道长度大于绝缘层30与有源层50接触的第一侧面32上，绝缘层30的上表面与第一侧面32相交的边到绝缘层30的下表面与第一侧面32相交的边的距离。
此处，如图2所示，绝缘层30与有源层50接触的侧面为第一侧面32，第二导电层40与有源层50接触的侧面为第二侧面42，绝缘层30的多个侧面中与第一侧面32相邻的侧面为第三侧面33。TFT的沟道长度为：第二侧面42与第二导电层40下表面相交的边到第一侧面32与绝缘层30上表面相交的边的距离A，与第一侧面32和第三侧面33相交的边的长度B之和(图2仅示出第一侧面为平面状的立体图)。
示例的，如图3(b)所示，第二侧面42与第二导电层40下表面相交的边到第一侧面32与绝缘层30上表面相交的边的距离为A＝L1，第一侧面32和第三侧面33相交的边的长度为B＝L2，TFT的沟道长度为L1+L2，相对于现有技术，本发明的TFT沟道长度增加了L1；如图8所示，第二侧面42与第二导电层40下表面相交的边到第一侧面32与绝缘层30上表面相交的边的距离为A＝L3，第一侧面32和第三侧面33相交的边的长度为B＝L4+L5+L6，TFT的沟道长度为L3+L4+L5+L6，相对于现有技术，本发明的TFT沟道长度增加了L3+L4；如图9所示，第二侧面42与第二导电层40下表面相交的边到第一侧面32与绝缘层30上表面相交的边的距离为A＝0，第一侧面32和第三侧面33相交的边的长度为B＝L7+L8+L9+L10+L11，TFT的沟道长度为L7+L8+L9+L10+L11，相对于现有技术，本发明的TFT沟道长度增加了L7+L8。
需要说明的是，第一，在TFT中，若第一导电层20为源极，则第二导电层40为漏极；或者，第一导电层20为漏极，第二导电层40为源极。
此处，第一导电层20和第二导电层40的材料可以是例如Mo(钼)、Cu(铜)、Al(铝)、AlNd(铝钕合金)等金属材料，也可以是例如ITO(氧化铟锡)、IZO(铟锌氧化物)等透明导电材料。
第二，不对TFT的类型进行限定，可以是非晶硅、金属氧化物、多晶硅、有机等类型的TFT。
第三，不对绝缘层30的材料进行限定，例如可以是SiOx(氧化硅)、SiNx(氮化硅)、SiON(氮氧化硅)、以及有机树脂等。
第四，如图3(a)所示，在不增加TFT尺寸的情况下，有源层50、栅绝缘层60、栅极70可以仅设置于第一导电层20、绝缘层30和第二导电层40的一侧，并在衬底10上延伸，也可以设置于第一导电层20、绝缘层30和第二导电层40的一侧，并由第二导电层40的侧面延伸至其上表面，与第二导电层40的上表面部分接触(如图3(b)所示)或完全接触(如图3(c)所示)，如图3(d)所示，也可以仅设置于第一导电层20、绝缘层30和第二导电层40的一侧。
第五，第一导电层20中远离衬底10的表面为上表面，与上表面相对的表面为第一导电层20的下表面，邻接于上表面和下表面之间的多个表面为第一导电层20的多个侧面；绝缘层30中远离衬底10的表面为上表面，与上表面相对的表面为绝缘层30的下表面，邻接于上表面和下表面之间的多个表面为绝缘层30的多个侧面，其中，多个侧面中与有源层50接触的侧面为第一侧面32；第二导电层40中远离衬底10的表面为上表面，与上表面相对的表面为第二导电层40的下表面，邻接于上表面和下表面之间的多个表面为第二导电层40的多个侧面，其中，多个侧面中与有源层50接触的侧面为第二侧面42。
第六，不对第一侧面32的形状进行限定，其形状可以是平面状、曲面状、台阶状等等。
第七，由于在形成第一侧面32的过程中，需对整个TFT进行工艺操作，因此，除了第一侧面32以外，绝缘层30的其他多个侧面也会形成和第一侧面32形状相同的形状。
本发明实施例提供一种TFT，通过在衬底10上依次设置第一导电层20、绝缘层30、第二导电层40，以及有源层50、栅绝缘层60、栅极70，形成Vertical结构的TFT，并使Vertical结构的TFT的沟道长度大于绝缘层30与有源层50接触的第一侧面32上，绝缘层30的上表面与第一侧面32相交的边到绝缘层30的下表面与第一侧面32相交的边的距离，从而在不改变Vertical结构的TFT的尺寸及厚度的基础上，增大TFT的沟道长度，进而改善由于短沟道效应引起的TFT特性不稳定的现象。
可选的，如图5-12所示，第一侧面32呈台阶状。
需要说明的是，第一侧面32的台阶数由绝缘层30的厚度决定，受工艺的限制，当绝缘层30的厚度一定时，第一侧面32的台阶数增加到一定程度，工艺将无法实现。
本发明实施例通过将第一侧面32设置为台阶状，一方面，可以增加TFT的沟道长度；另一方面，由于绝缘层30的厚度较大(不小于)，且经过刻蚀形成的绝缘层30的坡度较角度很大，在后续设置有源层50、栅绝缘层60、以及栅极70的过程中，容易使有源层50、栅绝缘层60、以及栅极70断裂，为了避免这种情况，将第一侧面32设置为台阶状，台阶状的第一侧面32中与衬底10平行的平面可起到缓冲作用，大大降低了有源层50、栅绝缘层60、以及栅极70断裂的风险。
可选的，如图2-图4所示，绝缘层30的上表面尺寸大于与其接触的第二导电层40下表面的尺寸；第一侧面32呈平面状。
本发明实施例中，在绝缘层30的上表面尺寸大于与其接触的第二导电层40下表面的尺寸的情况下，将第一侧面32设置为平面状，一方面，可以增加TFT的沟道长度；另一方面，具有制备工艺简单的优点。
优选的，绝缘层30的材料为SiOx。
本发明实施例采用SiOx作为绝缘层材料，相较于SiNx、SiON、以及有机树脂等材料，SiOx不会导体化，从而避免使第一导电层20和第二导电层40通过绝缘层30导通。
本发明实施例还提供一种阵列基板，包括本发明前述任一实施例所述的TFT。
本发明实施例提供一种阵列基板，所述阵列基板包括Vertical结构的TFT，通过在TFT的衬底10上依次设置第一导电层20、绝缘层30、第二导电层40，以及有源层50、栅绝缘层60、栅极70，并使TFT的沟道长度大于绝缘层30与有源层50接触的第一侧面32上，绝缘层30的上表面与第一侧面32相交的边到绝缘层30的下表面与第一侧面32相交的边的距离，从而在不改变Vertical结构的TFT的尺寸及厚度的基础上，增大TFT的沟道长度，进而改善由于短沟道效应引起的TFT特性不稳定的现象。
本发明实施例提供一种TFT的制备方法，如图13-18所示，包括在衬底10上依次形成第一导电层20、绝缘层30、第二导电层40，以及有源层50、栅绝缘层60、栅极70；有源层50位于第一导电层20、绝缘层30和第二导电层40的一侧，栅绝缘层60位于有源层50远离第一导电层20、绝缘层30、第二导电层40的一侧，栅极70位于栅绝缘层60远离有源层50的一侧。
第一导电层20上表面的尺寸大于等于绝缘层30下表面的尺寸，绝缘层30上表面的尺寸大于等于第二导电层40下表面的尺寸；所述TFT的沟道长度大于绝缘层30与有源层50接触的第一侧面32上，绝缘层30的上表面与第一侧面32相交的边到绝缘层30的下表面与第一侧面32相交的边的距离。
本发明实施例提供一种TFT的制备方法，具有与前述阵列基板相同的技术效果，在此不再赘述。
可选的，如图13-14(c)所示，绝缘层30的上表面尺寸大于与其接触的第二导电层40下表面的尺寸；第一侧面32呈平面状。
基于此，如图13所示，形成第二导电层40、绝缘层30，具体可通过如下步骤实现：
S101、如图14(a)所示，在第一导电层20上依次形成绝缘层薄膜31、第二导电层薄膜41，并通过掩模曝光工艺形成第一光刻胶图案81。
S102、如图14(b)所示，采用湿法刻蚀对第二导电层薄膜41进行过刻刻蚀，形成尺寸小于第一光刻胶图案81的尺寸的第二导电层40。
S103、如图14(c)所示，采用干法刻蚀对绝缘层薄膜31进行刻蚀，形成第一侧面32呈平面状的所述绝缘层30。
此处，采用湿法刻蚀对第二导电层薄膜41进行过刻刻蚀、采用干法刻蚀对绝缘层薄膜31进行刻蚀，均与具体的CD Bias(Critical Dimension Bias，简称刻蚀量)有关，不同的CD Bias所需的时间不同。
在此基础上，还可通过剥离工艺，去除第一光刻胶图案81，以方便后续形成有源层50、栅绝缘层60、栅极70。
需要说明的是，本领域的技术人员应该知道，采用干法刻蚀对绝缘层薄膜31进行刻蚀后，所形成的第一侧面32呈平面状的绝缘层30的上表面尺寸，基本等于第一光刻胶图案81的尺寸。
本发明实施例中，在绝缘层30的上表面尺寸大于与其接触的第二导电层40下表面的尺寸的情况下，通过对绝缘层薄膜31进行干法刻蚀，形成第一侧面32为平面状的绝缘层30，一方面，可以增加TFT的沟道长度；另一方面，具有制备工艺简单的优点。
当然，还可以通过其他方式形成第一侧面32呈平面状的所述绝缘层30，在此不做限定。
可选的，如图15-16(e)所示，第一侧面32呈台阶状。
基于此，如图15所示，形成第二导电层40、绝缘层30，具体可通过如下步骤实现：
S201、如图16(a)所示，在第一导电层20上依次形成绝缘层薄膜31、第二导电层薄膜41，并通过掩模曝光工艺形成第一光刻胶图案81。
S202、如图16(b)所示，采用湿法刻蚀对第二导电层薄膜41进行过刻刻蚀，形成尺寸小于第一光刻胶图案81的尺寸的第二导电层40。
S203、如图16(c)所示，采用干法刻蚀对绝缘层薄膜31进行第一次刻蚀，形成第一侧面32呈平面状的所述绝缘层30。
需要说明的是，本领域的技术人员应该知道，采用干法刻蚀对绝缘层薄膜31进行刻蚀后，所形成的第一侧面32呈平面状的所述绝缘层30的上表面尺寸，基本等于第一光刻胶图案81的尺寸。
S204、如图16(d)所示，采用灰化工艺减小第一光刻胶图案81的尺寸，形成第二光刻胶图案82，第二光刻胶图案82的尺寸大于等于第二导电层40的尺寸。
S205、如图16(e)所示，采用干法刻蚀对第一侧面32呈平面状的所述绝缘层30进行第二次刻蚀，形成第一侧面32呈一级台阶状的所述绝缘层30(图16(e)仅示出第一侧面32为一级台阶状的其中一种情况，其他情况可参考图5-8)。
此处，采用湿法刻蚀对第二导电层薄膜41进行过刻刻蚀、采用干法刻蚀对绝缘层薄膜31进行第一次刻蚀、采用干法刻蚀对第一侧面32呈平面状的所述绝缘层30进行第二次刻蚀，均与具体的CD Bias有关，不同的CD Bias所需的时间不同。
在此基础上，还可通过剥离工艺，去除第二光刻胶图案82，以方便后续形成有源层50、栅绝缘层60、栅极70。
需要说明的是，本领域的技术人员应该知道，采用干法刻蚀对第一侧面32呈平面状的所述绝缘层30进行刻蚀后，所形成的第一侧面32呈一级台阶状的所述绝缘层30的上表面尺寸，基本等于第二光刻胶图案82的尺寸。
本发明实施例通过对绝缘层薄膜31进行第一次干法刻蚀，形成第一侧面32呈平面状的绝缘层30，再采用灰化工艺减小第一光刻胶图案81的尺寸，最后对第一侧面32呈平面状的所述绝缘层30进行第二次干法刻蚀，形成第一侧面32呈一级台阶状的绝缘层30，一方面，可以增加TFT的沟道长度；另一方面，台阶状的第一侧面32中与衬底10平行的平面可起到缓冲作用，大大降低了有源层50、栅绝缘层60、以及栅极70断裂的风险。
当然，还可以通过其他方式形成第一侧面32呈一级台阶状的所述绝缘层30，在此不做限定。
进一步优选的，如图17-18(b)所示，在第二导电层40的尺寸小于第二光刻胶图案82的尺寸的情况下，形成第一侧面32呈一级台阶状的所述绝缘层30后，所述方法还包括：至少重复一次对第二光刻胶图案82进行灰化并对第一侧面32呈一级台阶状的所述绝缘层30进行第三次刻蚀，以使第一侧面32呈多级台阶状。
其中，如图17所示，对第二光刻胶图案82进行灰化并对第一侧面32呈一级台阶状的所述绝缘层30进行第三次刻蚀，具体可通过如下步骤实现：
S301、如图18(a)所示，采用灰化工艺减小第二光刻胶图案82的尺寸，形成第三光刻胶图案83，第三光刻胶图案83的尺寸大于等于第二导电层40的尺寸。
S302、如图18(b)所示，采用干法刻蚀对第一侧面32呈一级台阶状的所述绝缘层30进行第三次刻蚀，以使第一侧面32的台阶数增加一级(图18(b)仅示出绝缘层侧面的台阶数增加一级的其中一种情况，其他情况可参考图9-12)。
此处，采用干法刻蚀对第一侧面32呈一级台阶状的所述绝缘层30进行第三次刻蚀，与具体的CD Bias有关，不同的CD Bias所需的时间不同。
在此基础上，还可通过剥离工艺，去除第三光刻胶图案83，以方便后续形成有源层50、栅绝缘层60、栅极70。
需要说明的是，第一，本领域的技术人员应该知道，采用干法刻蚀对第一侧面32呈一级台阶状的所述绝缘层30进行刻蚀后，所形成的第一侧面32呈两级台阶状的绝缘层30的上表面尺寸，基本等于第三光刻胶图案83的尺寸。
第二，第一侧面32的台阶数、以及对第二光刻胶图案82进行灰化并对第一侧面32呈一级台阶状的所述绝缘层30进行干法刻蚀的次数，由绝缘层30的厚度决定。
本发明实施例中，通过增加第一侧面32的台阶数，增加台阶状的第一侧面32中与衬底10平行的平面的数量、缩短每一级台阶的距离，相较于一级台阶的第一侧面32，多级台阶的第一侧面32可以起到更好的缓冲作用，从而更好地避免有源层50、栅绝缘层60、以及栅极70断裂的现象。
当然，还可以通过其他方式形成第一侧面32呈多级台阶状的所述绝缘层30，在此不做限定。
优选的，如图3(b)和3(c)所示，有源层50、栅绝缘层60、栅极70通过一次构图工艺形成。
本发明实施例中，通过一次构图工艺形成有源层50、栅绝缘层60、栅极70，具有简化制备工艺的优点。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种薄膜晶体管，包括衬底，依次设置在所述衬底上的第一导电层、绝缘层、第二导电层，以及有源层、栅绝缘层、栅极；所述有源层设置于所述第一导电层、所述绝缘层和所述第二导电层的一侧，所述栅绝缘层设置于所述有源层远离所述第一导电层、所述绝缘层、所述第二导电层的一侧，所述栅极设置于所述栅绝缘层远离所述有源层的一侧，其特征在于，
所述第一导电层上表面的尺寸大于等于所述绝缘层下表面的尺寸，所述绝缘层上表面的尺寸大于等于所述第二导电层下表面的尺寸；
所述薄膜晶体管的沟道长度大于所述绝缘层与所述有源层接触的第一侧面上，所述绝缘层的上表面与所述第一侧面相交的边到所述绝缘层的下表面与所述第一侧面相交的边的距离。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一侧面呈台阶状。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述绝缘层的上表面尺寸大于与其接触的所述第二导电层下表面的尺寸；
所述第一侧面呈平面状。
4.根据权利要求1-3任一项所述的薄膜晶体管，其特征在于，所述绝缘层的材料为SiOx。
5.一种阵列基板，其特征在于，包括权利要求1-4任一项所述的薄膜晶体管。
6.一种薄膜晶体管的制备方法，包括在衬底上依次形成第一导电层、绝缘层、第二导电层，以及有源层、栅绝缘层、栅极；所述有源层位于所述第一导电层、所述绝缘层和所述第二导电层的一侧，所述栅绝缘层位于所述有源层远离所述第一导电层、所述绝缘层、所述第二导电层的一侧，所述栅极位于所述栅绝缘层远离所述有源层的一侧，其特征在于，
所述第一导电层上表面的尺寸大于等于所述绝缘层下表面的尺寸，所述绝缘层上表面的尺寸大于等于所述第二导电层下表面的尺寸；
所述薄膜晶体管的沟道长度大于所述绝缘层与所述有源层接触的第一侧面上，所述绝缘层的上表面与所述第一侧面相交的边到所述绝缘层的下表面与所述第一侧面相交的边的距离。
7.根据权利要求6所述的制备方法，其特征在于，所述绝缘层的上表面尺寸大于与其接触的所述第二导电层下表面的尺寸；所述第一侧面呈平面状；
形成所述第二导电层、所述绝缘层，包括：
在所述第一导电层上依次形成绝缘层薄膜、第二导电层薄膜，并通过掩模曝光工艺形成第一光刻胶图案；
采用湿法刻蚀对所述第二导电层薄膜进行过刻刻蚀，形成尺寸小于所述第一光刻胶图案的尺寸的所述第二导电层；
采用干法刻蚀对所述绝缘层薄膜进行刻蚀，形成所述第一侧面呈平面状的所述绝缘层。
8.根据权利要求6所述的制备方法，其特征在于，所述第一侧面呈台阶状；
形成所述第二导电层、所述绝缘层，包括：
在所述第一导电层上依次形成绝缘层薄膜、第二导电层薄膜，并通过掩模曝光工艺形成第一光刻胶图案；
采用湿法刻蚀对所述第二导电层薄膜进行过刻刻蚀，形成尺寸小于所述第一光刻胶图案的尺寸的所述第二导电层；
采用干法刻蚀对所述绝缘层薄膜进行第一次刻蚀，形成所述第一侧面呈平面状的所述绝缘层；
采用灰化工艺减小所述第一光刻胶图案的尺寸，形成第二光刻胶图案，所述第二光刻胶图案的尺寸大于等于所述第二导电层的尺寸；
采用干法刻蚀对所述第一侧面呈平面状的所述绝缘层进行第二次刻蚀，形成所述第一侧面呈一级台阶状的所述绝缘层。
9.根据权利要求8所述的制备方法，其特征在于，在所述第二导电层的尺寸小于所述第二光刻胶图案的尺寸的情况下，形成所述第一侧面呈一级台阶状的所述绝缘层后，所述方法还包括：至少重复一次对所述第二光刻胶图案进行灰化并对所述第一侧面呈一级台阶状的所述绝缘层进行第三次刻蚀，以使所述第一侧面呈多级台阶状；
其中，对所述第二光刻胶图案进行灰化并对所述第一侧面呈一级台阶状的所述绝缘层进行第三次刻蚀，包括：
采用灰化工艺减小所述第二光刻胶图案的尺寸，形成第三光刻胶图案，所述第三光刻胶图案的尺寸大于等于所述第二导电层的尺寸；
采用干法刻蚀对所述第一侧面呈一级台阶状的所述绝缘层进行第三次刻蚀，以使所述第一侧面的台阶数增加一级。
10.根据权利要求6所述的制备方法，其特征在于，所述有源层、所述栅绝缘层、所述栅极通过一次构图工艺形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710198484.9A CN106910778B (zh) | 2017-03-29 | 2017-03-29 | 一种薄膜晶体管及其制备方法、阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710198484.9A CN106910778B (zh) | 2017-03-29 | 2017-03-29 | 一种薄膜晶体管及其制备方法、阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106910778A true CN106910778A (zh) | 2017-06-30 |
| CN106910778B CN106910778B (zh) | 2020-02-18 |
Family
ID=59194611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710198484.9A Active CN106910778B (zh) | 2017-03-29 | 2017-03-29 | 一种薄膜晶体管及其制备方法、阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106910778B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019109473A1 (zh) * | 2017-12-06 | 2019-06-13 | 深圳市华星光电技术有限公司 | Ffs模式阵列基板及其制造方法 |
| CN110707181A (zh) * | 2019-11-06 | 2020-01-17 | 武汉敏芯半导体股份有限公司 | 台面型光电探测器的制作方法 |
| WO2023082350A1 (zh) * | 2021-11-15 | 2023-05-19 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、显示面板 |
| WO2023236358A1 (zh) * | 2022-06-10 | 2023-12-14 | 中国科学院微电子研究所 | 一种晶体管器件的制造方法 |
| US12148758B2 (en) | 2021-11-15 | 2024-11-19 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and manufacturing method and display panel |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311310A (zh) * | 2013-05-13 | 2013-09-18 | 北京京东方光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
| US20140197407A1 (en) * | 2009-11-28 | 2014-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN104157693A (zh) * | 2013-05-14 | 2014-11-19 | 乐金显示有限公司 | 氧化物薄膜晶体管及其制造方法 |
| US20160133754A1 (en) * | 2014-11-06 | 2016-05-12 | Samsung Display Co., Ltd. | Thin film transistor substrate, method of manufacturing the same, and liquid crystal display panel having the same |
-
2017
- 2017-03-29 CN CN201710198484.9A patent/CN106910778B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140197407A1 (en) * | 2009-11-28 | 2014-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN103311310A (zh) * | 2013-05-13 | 2013-09-18 | 北京京东方光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
| CN104157693A (zh) * | 2013-05-14 | 2014-11-19 | 乐金显示有限公司 | 氧化物薄膜晶体管及其制造方法 |
| US20160133754A1 (en) * | 2014-11-06 | 2016-05-12 | Samsung Display Co., Ltd. | Thin film transistor substrate, method of manufacturing the same, and liquid crystal display panel having the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019109473A1 (zh) * | 2017-12-06 | 2019-06-13 | 深圳市华星光电技术有限公司 | Ffs模式阵列基板及其制造方法 |
| CN110707181A (zh) * | 2019-11-06 | 2020-01-17 | 武汉敏芯半导体股份有限公司 | 台面型光电探测器的制作方法 |
| WO2023082350A1 (zh) * | 2021-11-15 | 2023-05-19 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、显示面板 |
| US12148758B2 (en) | 2021-11-15 | 2024-11-19 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and manufacturing method and display panel |
| WO2023236358A1 (zh) * | 2022-06-10 | 2023-12-14 | 中国科学院微电子研究所 | 一种晶体管器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106910778B (zh) | 2020-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102769040B (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| CN104681627B (zh) | 阵列基板、薄膜晶体管及制作方法、显示装置 | |
| CN103474471B (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| US20190181161A1 (en) | Array substrate and preparation method therefor, and display device | |
| US9117915B2 (en) | Thin film transistor, pixel structure and method for fabricating the same | |
| CN106910778A (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| KR101901045B1 (ko) | 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치 | |
| CN104934441B (zh) | 一种goa单元及其制作方法、栅极驱动电路及显示器件 | |
| CN107658345A (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN109524419A (zh) | Tft阵列基板的制作方法 | |
| CN105870169A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN110148601A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| US11018165B2 (en) | Manufacturing method of array substrate and array substrate | |
| CN105070684A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN106298957A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN104900533B (zh) | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 | |
| CN105097548A (zh) | 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置 | |
| TW201622155A (zh) | 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板 | |
| WO2020252955A1 (zh) | 阵列基板的制备方法和制备系统 | |
| EP2983204B1 (en) | Display device and method for manufacturing the same | |
| JP2008098642A5 (zh) | ||
| CN105629598A (zh) | Ffs模式的阵列基板及制作方法 | |
| CN104681626A (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板 | |
| WO2017049885A1 (zh) | 阵列基板的制备方法、阵列基板和显示装置 | |
| WO2021248609A1 (zh) | 一种阵列基板及其制备方法以及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |