CN106128362A - 一种像素电路及显示装置 - Google Patents

Abstract

一种像素电路及显示装置，其中像素电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电容和发光器件，第一电容的第一端与第一晶体管的控制极相连，第二端通过第二晶体管连接到电源电压线，第三晶体管连接在第一电容和参考电平信号线之间，其控制极连接至扫描控制信号线，第五晶体管连接在数据信号线和第一电容之间，其控制极连接至扫描控制信号线，第四晶体管的栅极与其自身的第一电极连接在一起，第四晶体管连接在第三晶体管和第一电容之间，或第四晶体管连接在第五晶体管和第一电容之间。本发明可解决显示面板各处驱动晶体管阈值电压不同及V_DD线上的IR‑Drop导致的显示不均匀问题。

Description

一种像素电路及显示装置

技术领域

本申请涉及显示器件领域，具体涉及一种显示装置及其像素电路。

背景技术

有机发光二极管(OLED：Organic Light-Emitting Diode)显示因具有高亮度、高发光效率、宽视角、低功耗、低制造成本等优点,近年来被人们广泛研究，并迅速应用到新一代的显示器件中。OLED显示按像素驱动方式可以分为PMOLED(Passive Matrix OLED：无源矩阵OLED)和AMOLED(Active Matrix OLED：有源矩阵OLED)两种。PMOLED虽然制造成本低，但其具有交叉串扰、需要的驱动电流大，因而存在使用寿命短、功耗高等缺点，不能满足大面积、高分辨率的显示要求。相比之下，AMOLED避免了占空比和交叉串扰等问题，所需要的驱动电流较小、功耗较低，因而寿命更长。AMOLED更容易满足大面积、高分辨率、高灰度级显示的需要。

传统的AMOLED像素电路由两个薄膜晶体管(TFT：Thin Film Transistor)和一个存储电容构成，如图1所示，该像素电路包括驱动晶体管T10、开关晶体管T20、存储电容C_S和发光器件OLED，扫描控制信号线VSCAN上的信号控制开关晶体管T20，采样数据信号线V_DATA上的数据信号，提供给驱动晶体管T10的栅极，使得驱动晶体管T10产生OLED所需要的电流，从而产生所需要的灰度，并将该灰度信息存储在存储电容C_S中，存储电容C_S保持采样到的数据信息直到下一帧。该像素电路中流过OLED的电流可以表示为：

$I_{OLED}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}\frac{W}{L}{(V_{DD}-V_G-|V_{TH}\left|\right)}^2\mathrm{...}\left(1\right)$

其中，μ_n、C_ox和分别为驱动晶体管T10的有效场效应迁移率、单位面积的栅电容和宽长比。V_G为驱动晶体管T10的栅极电位，V_DD为电源线上的电压，V_TH为驱动晶体管T10的阈值电压。这种电路结构虽然简单，但是当驱动晶体管T10的阈值电压V_TH在面板各处存在不均匀，由于线电阻造成IR-Drop使得电源电压V_DD在不同的时刻、不同像素点处的电压值发生变化时，这将导致流过OLED的电流会随着时间或空间位置的变化而变化，从而导致显示的不均匀问题。

为了补偿这种变化，目前的像素补偿电路主要包括两种，电流编程型和电压编程型两类。电流编程具有较好的补偿效果，但在小电流下的建立时间较长，不适合用来制造中大尺寸的显示器；电压编程型像素电路虽然驱动速度比较快，但像素电路和驱动时序都比较复杂，这将影响开口率和成品率，同时还会增加成本。

发明内容

本申请提供一种像素电路及显示装置，该像素电路使得流过OLED的电流与时间和像素电路所处的空间位置无关。

根据本申请的第一方面，提供一种像素电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电容和发光器件；

所述第一晶体管和所述发光器件顺次串联在电源电压和地之间，所述第一晶体管用于为所述发光器件提供驱动电流；

第一电容的第一端与第一晶体管的控制极相连，第一电容的第二端通过第二晶体管连接到电源电压线，所述第二晶体管用于响应于发光控制信号，将第一电容的第二端在该像素电路的编程阶段与电源电压线断开，并在该像素电路的发光阶段与电源电压线相连；

所述第三晶体管连接在第一电容的第一端和参考电平信号线之间，其控制极用于连接至扫描控制信号线，响应于扫描控制信号在该像素电路的编程阶段导通，将参考电平传输至第一电容的第一端，并在该像素电路的发光阶段关断；

所述第四晶体管的控制极及第一电极连接在一起，所述第四晶体管连接在第五晶体管的第二电极和第一电容的第二端之间；

所述第五晶体管的第一电极用于连接至数据信号线，其控制极用于连接至扫描控制信号线，响应于扫描控制信号在该像素电路的编程阶段导通，将与数据信号相关的电平传输至第一电容的第二端，并在该像素电路的发光阶段关断。

根据本申请的第二方面，提供一种像素电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电容和发光器件；

所述第一晶体管和所述发光器件顺次串联在电源电压和地之间，所述第一晶体管用于为所述发光器件提供驱动电流；

第一电容的第一端与第一晶体管的控制极相连，第一电容的第二端通过第二晶体管连接到电源电压线，所述第二晶体管用于响应于发光控制信号，将第一电容的第二端在该像素电路的编程阶段与电源电压线断开，并在该像素电路的发光阶段与电源电压线相连；

所述第四晶体管的控制极及第一电极连接在一起，所述第四晶体管连接在第三晶体管的第一电极和第一电容的第一端之间；

所述第三晶体管的第二电极用于连接参考电平信号线，其控制极用于连接至扫描控制信号线，响应于扫描控制信号在该像素电路的编程阶段导通，将参考电平传输至第一电容的第一端，并在该像素电路的发光阶段关断；

所述第五晶体管连接在数据信号线和第一电容的第二端之间，其控制极用于连接至扫描控制信号线，响应于扫描控制信号在该像素电路的编程阶段导通，将与数据信号相关的电平传输至第一电容的第二端，并在该像素电路的发光阶段关断。

根据本申请的第三方面，提供一种显示装置，包括：

显示面板，所述显示面板上制作有由若干上述像素电路组成的像素矩阵，所述像素电路的工作周期分为编程阶段和发光阶段；

栅极驱动电路，通过与所述像素电路对应的扫描控制信号线向所述像素电路提供扫描控制信号，并向像素电路提供发光控制信号；所述发光控制信号在该像素电路的编程阶段控制第二晶体管关断，在该像素电路的发光阶段控制第二晶体管导通；所述扫描控制信号在该像素电路的编程阶段控制第三晶体管和第五晶体管导通，在该像素电路的发光阶段控制第三晶体管和第五晶体管关断；

数据驱动电路，通过与所述像素电路对应的数据信号线向所述像素电路提供显示数据信息，并通过参考电平信号线向所述像素电路提供参考电平。

本申请的有益效果是：

本申请的像素电路中，为作为驱动晶体管的第一晶体管设计了一镜像管即第四晶体管，通过该镜像管直接产生与驱动晶体管的阈值电压有关的信息，编程阶段，在第一电容两端产生阈值电压和灰度有关的电压，发光过程中保持第一电容两端电压不变，使得流过发光器件的驱动电流与驱动晶体管的阈值电压及发光器件的阈值电压的相关性减小，从而能够补偿驱动晶体管的阈值电压不均匀及电源电压线上的IR-Drop，可解决显示面板各处驱动晶体管阈值电压不同及V_DD线上的IR-Drop导致的显示不均匀问题。

附图说明

图1为现有的一种像素电路的结构图；

图2为本申请实施例一中的像素电路的结构图；

图3为本申请实施例一的像素电路的驱动信号波形图；

图4为本申请实施例一中的像素电路组成的显示装置的结构图；

图5为本申请实施例二中的像素电路的结构图；

图6为本申请实施例二的像素电路的驱动信号波形图；

图7为本申请实施例二的像素电路组成的显示装置的结构图；

图8为本申请实施例三中的像素电路的结构图；

图9为本申请实施例三中的像素电路的驱动信号波形图；

图10为本申请实施例四中的像素电路的结构图；

图11为本申请实施例四中的像素电路的驱动信号波形图。

具体实施方式

下面通过具体实施方式结合附图对本申请作进一步详细说明。

首先对本申请中用到的一些术语进行说明。晶体管可以是任何结构的晶体管，如场效应晶体管(FET，Field Effect Transistor)或者双极型晶体管(BJT，BipolarJunction Transistor)。当晶体管为FET时，控制级指栅极，第一电极指源级，第二电极指漏极；当晶体管为BJT时，控制级指基极，第一电极指集电极，第二电极指发射极。显示装置中的晶体管通常为TFT器件，此时，晶体管的控制级指栅极，第一电极指源极，第二电极指漏极。当晶体管作为开关使用时，其漏极和源极可以互换。在本申请中，实施例中以有机发光二极管OLED为发光器件。

实施例一：

请参考图2，本实施例中的像素电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第一电容C_S和发光器件OLED；本实施例中，第一晶体管T1和第四晶体管T4均为P型管，第二晶体管T2、第三晶体管T3、和第五晶体管T5也均为P型管。

第一晶体管T1和发光器件OLED顺次串联在电源电压和地之间，第一晶体管T1作为驱动晶体管，为发光器件OLED提供驱动电流；第一晶体管T1的栅极连接至第一电容CS的第一电极，第一晶体管T1的第一电极连接至电源电压线V_DD，第一晶体管T1的第二电极连接至发光器件OLED的阳极，发光器件的阴极连接至地电平。

第一电容C_S的第一电极连接至第一晶体管T1的控制极，为第一晶体管T1提供驱动电压。第一电容C_S的第二电极连接至第二晶体管T2的第二电极，第二晶体管T2的第一电极连接至电源电压线V_DD上，第二晶体管T2的控制极连接至发光控制信号线V_EM上。第二晶体管T2为发光控制晶体管，其响应于发光控制信号，在该像素电路的编程阶段，将第一电容的第二端与电源电压线断开，使得第一电容存储与灰度有关的数据电压V_DATA相关电平，在该像素电路的发光阶段，将第一电容的第二端与电源电压线相连，为第一晶体管T1提供持续的驱动电压，以使发光器件OLED发光。

第三晶体管T3的控制极连接至扫描控制信号线V_SCAN，第三晶体管T3的第一电极连接至第一晶体管T1的控制极，第三晶体管T3的第二电极连接至参考电平线V_REF。第三晶体管T3响应于扫描控制信号V_SCAN在该像素电路的编程阶段导通，将参考电平V_REF传输至第一电容的第一端，并在该像素电路的发光阶段关断。

第四晶体管T4为第一晶体管T1的镜像管，第四晶体管T4的控制极连接至其本身的第一电极，因此第四晶体管T4为二极管接法。第四晶体管T4的第一电极连接至第一电容C_S的第二电极，第四晶体管T4的第二电极连接至第五晶体管T5的第二电极；如果第四晶体管T4和第一晶体管T1离的很近，则第四晶体管T4的电特性与第一晶体管T1的相同，其阈值电压也相同。因此，可以通过T4晶体管产生第一晶体管T1的阈值电压信息。

第五晶体管T5的控制极连接至扫描控制信号线V_SCAN，第五晶体管T5的第一电极连接至数据信号线V_DATA，第五晶体管的第二电极连接至第四晶体管T4的第一电极和控制极。第五晶体管T5响应于扫描控制信号V_SCAN在该像素电路的编程阶段导通，将与灰度有关的数据信号电压V_DATA传输至第四晶体管T4的第一电极和控制极，并通过第四晶体管T4，将与数据信号相关的电平传输至第一电容的第二端。

本实施例中像素电路的驱动信号波形图如图3所示，该像素电路工作过程中一帧时间(即工作周期)T可分为两个阶段：编程阶段(即数据写入阶段)和发光阶段,发光控制信号与扫描控制信号互为反相信号。

(1)编程阶段

在编程阶段，发光控制信号V_EM为高电平，扫描控制信号V_SCAN为低电平。第二晶体管T2响应发光控制信号V_EM的控制使得第二晶体管T2管关断，第三晶体管T3和第五晶体管T5响应V_SCAN信号导通，分别传送参考电平V_REF和数据信号电压V_DATA到A点和C点。由于第四晶体管T4采用二极管接法，第四晶体管T4上没有电流流过，因此B点的电位被第四晶体管T4钳位至V_DATA+|V_TH4|。因此第一电容C_S两端的电压差为V_DATA+|V_TH4|-V_REF，V_TH4为第四晶体管T4的阈值电压值。

(2)发光阶段

当前行的扫描控制信号V_SCAN从低电平变转换为高电平，则第三晶体管T3和第五晶体管T5关断，发光控制信号V_EM从高电平变转换为低电平，则第二晶体管T2打开，则B点的电位抬高，但由于电容的特性，第一电容C_S的两端B点和A点之间的电压差V_DATA+|V_TH4|-V_REF保持不变，因此流过发光器件OLED的电流的表达式如下：

$I_{OLED}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}\frac{W}{L}{\left(\right(V_{DATA}+\left|V_{TH4}\right|-V_{REF})-|V_{TH1}\left|\right)}^2---\left(1\right)$

其中，V_TH1为第一晶体管T1的阈值电压。如果第四晶体管T4和第一晶体管T1离的很近，及具有相同的电特性，则其阈值电压相等，即V_TH4＝V_TH1。因此流过OLED的电流可以简化为：

$I_{OLED}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}\frac{W}{L}{(V_{DATA}-V_{REF})}^2---\left(2\right)$

从公式(2)可以看出流过发光器件OLED的电流与驱动晶体管T1的阈值电压V_TH和VDD的电压无关，只跟当前像素点灰度有关的数据电压信号V_DATA、已知的参考电平V_REF有关，从而可以补偿因驱动晶体管阈值电压V_TH1在整个显示面板上各处阈值电压不同而导致的显示不均匀问题，以及由于电源线上存在电阻而造成的显示面板上各处V_DD不同而导致的显示不均匀问题。

本领域技术人员应当理解，当第四晶体管T4和第一晶体管T1的阈值电压也可以近似相等，两者的阈值电压相差越小，补偿效果越好，即因驱动晶体管阈值电压不同而导致的显示不均匀问题越小。

为了完成正常的发光，在一具体实施例中，参考电平V_REF可设定为小于其中V_DATA满足的条件为V_{DATA_max}+|V_TH|＜VDD，V_TH为第四晶体管的阈值电压，V_{DATA_max}为数据信号线上数据电压的最大值。

图4给出了一种由本实施例中的像素电路组成的显示装置，该显示装置包括显示面板、栅极驱动电路30及数据驱动电路40。在显示面板上制作有像素阵列，像素阵列由M行N列像素电路50按矩阵的形式排列而成，其中M和N均为正整数，像素电路50采用本实施例中提供的像素电路。一般地，像素阵列中，同一行的像素电路50均连接到同一组扫描控制信号线31和发光控制信号线32上，该扫描控制信号线31和发光控制信号线32可以为当前行的像素电路提供所需要的扫描控制信号V_SCAN、发光控制信号V_EM。同一列的像素电路均连接至同一数据信号线41和同一参考电平线42上，当扫描控制信号V_SCAN从高电平转变为低电平时表示该行被选通，接下来对选通的当前行进行操作。数据信号线41提供与灰度有关的数据电压信息。参考电平线42提供所需要的参考电平V_REF。

需要说明的是，本实施例中，为了方便说明，像素阵列以2×2矩阵的形式给出，实际的像素阵列可以根据情况进行选择布置；本实施例中的第二晶体管、第三晶体管和第五晶体管也可以为N型管，但是需要根据N型管的特性对电路连接关系及驱动信号做相应的改变。

实施例二：

如图5所示，与实施例一的主要区别是第二晶体管T2为N型管，第三晶体管和第五晶体管为P型管。这样，第二晶体管T2响应的发光控制信号与扫描控制信号为同一控制信号，第二晶体管T2的控制极可以直接连接至扫描控制信号线VSCAN上，可以减少一组扫描控制信号产生电路，简化了外围电路，使得像素电路的控制信号只需要一根扫描线，直接兼容显示装置的栅极驱动电路。电路中连接关系没有发生变化的器件这里不再赘述。

请参考图6，其驱动过程与实施例一的相同，也包括编程阶段和发光阶段。编程阶段中第一电容两端产生基准电压差V_DATA+|V_TH4|-V_REF，发光阶段中该基准电压差不变，因此流过OLED的电流如公式(2)所示，与第一晶体管T1的阈值电压和V_DD无关，因此流过OLED的电流可以不受阈值电压的不均匀以及电源线上的IR-Drop的影响。

请参考图7，一种使用本实施例中的像素电路的显示装置，图中像素阵列中使用了本实施例中的像素电路，该像素电路只需要一根扫描控制信号线。当扫描信号线上的电压信号V_SCAN从高电平转换为低电平时，当前行的像素被选通，开始进入编程阶段，当V_SCAN从低电平转换为高电平时，像素电路进入发光阶段。

实施例三：

上述实施例中，在第三晶体管T3、第一电容Cs和第五晶体管T5形成的支路中，第四晶体管T4连接在第五晶体管T5的第二电极和第一电容Cs的第二端之间，本实施例与上述实施例不同的是，第四晶体管连接在第三晶体管的第一电极和第一电容的第一端之间。

请参考图8，本实施例中的像素电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第一电容C_S和发光器件OLED；本实施例中，第一晶体管T1和第四晶体管T4均为P型管，第二晶体管T2、第三晶体管T3、和第五晶体管T5也均为P型管。

第一晶体管T1和发光器件OLED顺次串联在电源电压和地之间，第一晶体管T1作为驱动晶体管，为发光器件OLED提供驱动电流；第一晶体管T1的栅极连接至第一电容CS的第一电极，第一晶体管T1的第一电极连接至电源电压线V_DD，第一晶体管T1的第二电极连接至发光器件OLED的阳极，发光器件的阴极连接至地电平。

第一电容C_S的第一电极连接至第一晶体管T1的控制极，为第一晶体管T1提供驱动电压。第一电容C_S的第二电极连接至第二晶体管T2的第二电极，第二晶体管T2的第一电极连接至电源电压线V_DD上，第二晶体管T2的控制极连接至发光控制信号线V_EM上。第二晶体管T2为发光控制晶体管，其响应于发光控制信号，在该像素电路的数据写入阶段，将第一电容的第二端与电源电压线断开，使得第一电容存储与灰度有关的数据电压V_DATA相关电平，在该像素电路的发光阶段，将第一电容的第二端与电源电压线相连，为第一晶体管T1提供持续的驱动电压，以使发光器件OLED发光。

第三晶体管T3用于响应扫描控制信号V_SCAN传输参考电平V_REF。第三晶体管T3的控制极连接至扫描控制信号线V_SCAN，第三晶体管T3的第一电极连接至第四晶体管T4的第二电极，第三晶体管T3的第二电极连接至参考电平线V_REF。第四晶体管T4为驱动晶体管T1的镜像管，第四晶体管T4的控制极连接至其本身的第一电极，同样为二极管接法。第四晶体管T4的第一电极连接至第一电容C_S的第一电极。第三晶体管T3响应于扫描控制信号V_SCAN在该像素电路的数据写入阶段导通，将参考电平V_REF传输至第四晶体管T4的第二电极，并通过第四晶体管T4将参考电平V_REF的相关电平传输至第一电容C_S的第一电极。如果第四晶体管T4和第一晶体管T1离的很近，则第四晶体管T4的电特性与第一晶体管T1的相同，其阈值电压也相同。因此，可以通过第四晶体管T4产生第一晶体管T1的阈值电压信息。

第五晶体管T5响应扫描控制信号V_SCAN传输灰度有关的数据电压V_DATA。第五晶体管T5的控制极连接至扫描控制信号线V_SCAN，第五晶体管T5的第一电极连接至数据信号线V_DATA，第五晶体管的第二电极连接第一电容C_S的第二电极。

本实施例中像素电路的驱动信号波形图如图9所示，该像素电路工作过程中一个工作周期T也分为两个阶段：编程阶段和发光阶段。

(2)编程阶段

在编程阶段，V_EM为高电平，V_SCAN为低电平。第二晶体管T2响应发光控制信号V_EM的控制使得第二晶体管T2管关断，第三晶体管T3和第五晶体管T5响应V_SCAN信号导通，分别传送V_REF和V_DATA到C点和B点。由于第四晶体管T4上没有电流流过，且第四晶体管T4是二极管接法的，因此A点的电位被钳位至V_REF-|V_TH4|。因此第一电容C_S两端的电压差为V_DATA+|V_TH4|-V_REF，V_TH4为第四晶体管T4的阈值电压值。

(2)发光阶段：

当前行的扫描控制信号V_SCAN从低电平变转换为高电平，则第三晶体管T3和第五晶体管T5关断，发光控制信号V_EM从高电平变转换为低电平，则第二晶体管T2打开，则B点的电位抬高，但B点和A点之间的电压差V_DATA+|V_TH4|-V_REF保持不变，因此流过发光器件OLED的电流的表达式如下：

$I_{OLED}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}\frac{W}{L}{\left(\right(V_{DATA}+\left|V_{TH4}\right|-V_{REF})-|V_{TH1}\left|\right)}^2---\left(3\right)$

其中，V_TH1为驱动晶体管T1的阈值电压。如果第四晶体管T4和驱动晶体管T1离的很近，及具有相同的电特性，则其阈值电压相等，即V_TH4＝V_TH1。因此流过OLED的电流可以简化为：

$I_{OLED}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}\frac{W}{L}{(V_{DATA}-V_{REF})}^2---\left(4\right)$

从公式(4)可以看出流过发光器件OLED的电流与驱动晶体管T1的阈值电压V_TH和VDD的电压无关，只跟当前像素点灰度有关的数据电压信号V_DATA、已知的参考电压V_REF有关，从而可以消除因驱动管阈值电压V_TH1在整个显示面板上各处阈值电压不同而导致的显示不均匀问题，以及由于电源线上存在电阻而造成的显示面板上各处V_DD不同而导致的显示不均匀问题。

该实施例中的像素电路采用图4所示的显示面板结构，这里不再赘述。

实施例四：

如图10所示，与实施例三的主要区别是第二晶体管T2为N型管,第三晶体管和第五晶体管为P型管。这样第二晶体管T2的控制极可以直接连接至扫描控制信号线VSCAN上，可以减少一组扫描控制信号产生电路，简化了外围电路，使得像素电路的控制信号只需要一根扫描线，直接兼容显示装置的栅极驱动电路。电路中连接关系没有发生变化的器件这里不再赘述。

请参考图11，其驱动过程与实施例三的相同，也包括编程过程和发光过程。编程过程中第一电容两端产生基准电压差V_DATA+|V_TH4|-V_REF，发光过程中该基准电压差不变，因此流过OLED的电流如公式(4)所示，与驱动晶体管T1的阈值电压和V_DD无关，因此可以补偿阈值电压的不均匀以及电源线上的IR-Drop。

本实施例中所采用的显示面板如图7所示，其面板连接和驱动方法不再赘述。

在其他的一些实施例中，第二晶体管T2、第三晶体管T3和第五晶体管T5可以采用不同的N、P组合形式，只需配合不同的控制信号即可完成像素的驱动。第一晶体管T1和第四晶体管也可采用N型管，其具体实施例这里不再赘述。

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换。

Claims (10)

1.一种像素电路,其特征在于包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电容和发光器件；

所述第一晶体管和所述发光器件顺次串联在电源电压和地之间，所述第一晶体管用于为所述发光器件提供驱动电流；

第一电容的第一端与第一晶体管的控制极相连，第一电容的第二端通过第二晶体管连接到电源电压线，所述第二晶体管用于响应于发光控制信号，将第一电容的第二端在该像素电路的编程阶段与电源电压线断开，并在该像素电路的发光阶段与电源电压线相连；

所述第三晶体管连接在第一电容的第一端和参考电平信号线之间，其控制极用于连接至扫描控制信号线，响应于扫描控制信号在该像素电路的编程阶段导通，将参考电平传输至第一电容的第一端，并在该像素电路的发光阶段关断；

所述第四晶体管的控制极及第一电极连接在一起，所述第四晶体管连接在第五晶体管的第二电极和第一电容的第二端之间；

所述第五晶体管的第一电极用于连接至数据信号线，其控制极用于连接至扫描控制信号线，响应于扫描控制信号在该像素电路的编程阶段导通，将与数据信号相关的电平传输至第一电容的第二端，并在该像素电路的发光阶段关断。

2.如权利要求1所述的像素电路，其特征在于，所述第四晶体管的第一电极连接至第五晶体管的第二电极，第四晶体管的第二电极连接至第一电容的第二端。

3.一种像素电路,其特征在于包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电容和发光器件；

所述第一晶体管和所述发光器件顺次串联在电源电压和地之间，所述第一晶体管用于为所述发光器件提供驱动电流；

第一电容的第一端与第一晶体管的控制极相连，第一电容的第二端通过第二晶体管连接到电源电压线，所述第二晶体管用于响应于发光控制信号，将第一电容的第二端在该像素电路的编程阶段与电源电压线断开，并在该像素电路的发光阶段与电源电压线相连；

所述第四晶体管的控制极及第一电极连接在一起，所述第四晶体管连接在第三晶体管的第一电极和第一电容的第一端之间；

所述第三晶体管的第二电极用于连接参考电平信号线，其控制极用于连接至扫描控制信号线，响应于扫描控制信号在该像素电路的编程阶段导通，将参考电平传输至第一电容的第一端，并在该像素电路的发光阶段关断；

所述第五晶体管连接在数据信号线和第一电容的第二端之间，其控制极用于连接至扫描控制信号线，响应于扫描控制信号在该像素电路的编程阶段导通，将与数据信号相关的电平传输至第一电容的第二端，并在该像素电路的发光阶段关断。

4.如权利要求3所述的像素电路，其特征在于，所述第四晶体管的第一电极连接至第三晶体管的第一电极，第四晶体管的第二电极连接至第一电容的第一端。

5.如权利要求1-4中任一项所述的像素电路，其特征在于，所述第一晶体管和第四晶体管均为P型管或均为N型管，第四晶体管为第一晶体管的镜像管。

6.如权利要求1-4中任一项所述的像素电路，其特征在于，所述第二晶体管、第三晶体管、第五晶体管均为P型管或均为N型管，所述发光控制信号与扫描控制信号互为反相信号。

7.如权利要求1-4中任一项所述的像素电路，其特征在于，所述第三晶体管、第五晶体管为N型管，所述第二晶体管为P型管，所述发光控制信号取自扫描控制信号线，与扫描控制信号为同一控制信号。

8.如权利要求1-4中任一项所述的像素电路，其特征在于，所述第三晶体管、第五晶体管为P型管，所述第二晶体管为N型管，所述发光控制信号取自扫描控制信号线，与扫描控制信号为同一控制信号。

9.一种显示装置，其特征在于，包括：

显示面板，所述显示面板上制作有由若干如权利要求1-8中任一项所述的像素电路组成的像素矩阵，所述像素电路的工作周期分为编程阶段和发光阶段；

栅极驱动电路，通过与所述像素电路对应的扫描控制信号线向所述像素电路提供扫描控制信号，并向像素电路提供发光控制信号；所述发光控制信号在该像素电路的编程阶段控制第二晶体管关断，在该像素电路的发光阶段控制第二晶体管导通；所述扫描控制信号在该像素电路的编程阶段控制第三晶体管和第五晶体管导通，在该像素电路的发光阶段控制第三晶体管和第五晶体管关断；

数据驱动电路，通过与所述像素电路对应的数据信号线向所述像素电路提供显示数据信息，并通过参考电平信号线向所述像素电路提供参考电平。

10.如权利要求9所述的显示装置，其特征在于，参考电平小于其中V_DATA满足的条件为V_{DATA_max}+|V_TH|＜VDD，V_TH为第四晶体管的阈值电压，V_{DATA_max}为数据信号线上数据电压的最大值。