Nothing Special   »   [go: up one dir, main page]

CN105684000B - Ic模块以及ic卡、ic模块基板 - Google Patents

Ic模块以及ic卡、ic模块基板 Download PDF

Info

Publication number
CN105684000B
CN105684000B CN201480058190.0A CN201480058190A CN105684000B CN 105684000 B CN105684000 B CN 105684000B CN 201480058190 A CN201480058190 A CN 201480058190A CN 105684000 B CN105684000 B CN 105684000B
Authority
CN
China
Prior art keywords
module
substrate
contact terminal
surfacing
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480058190.0A
Other languages
English (en)
Other versions
CN105684000A (zh
Inventor
保坂和宏
淀川清次
小野修司
森谷武彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN105684000A publication Critical patent/CN105684000A/zh
Application granted granted Critical
Publication of CN105684000B publication Critical patent/CN105684000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

提供能够降低制造成本而不会使接触端子的外观受损的IC模块以及IC卡、IC模块基板。具备：接触端子(10)，其设置于基材(1)的表面(1a)，相对于外部端子的接触面由金镀层(14)构成；IC芯片(55)，其安装于基材(1)的背面(1b)；导电部件(导线(60)、第1导电层(20)以及第2导电层(30))，其通过在基材(1)的表面(1a)及背面(1b)开口的通孔(3)而将IC芯片(55)和接触端子(10)连接；以及绝缘性的表面材料(40)，其将表面(1a)局部地覆盖。将表面(1a)中的俯视时与IC芯片(55)重叠的区域的至少一部分设为不形成贵金属镀层的非形成区域，将表面材料(40)配置于该非形成区域。

Description

IC模块以及IC卡、IC模块基板
技术领域
本发明涉及一种IC模块以及IC卡、IC模块基板，特别是涉及能够降低制造成本而不会使接触端子的外观受损的IC模块以及IC卡、IC模块基板。
背景技术
当前，在接触式的IC卡中使用如下构造的IC模块，即，在具有接触端子的IC模块基板安装IC芯片，通过导线键合等将IC芯片和接触端子电连接，利用封装部件树脂对IC芯片及导线进行封装。在将这种IC模块安装于卡基材的情况下，预先在卡基材设置用于埋设IC模块的凹部，将IC模块埋设于该凹部(例如，参照专利文献1)。另外，已知通过在接触端子的镀层上按顺序依次设置导电性印刷层和透明导电性保护层而实施外观设计(例如，参照专利文献2)。
图25是表示现有例所涉及的IC模块800的结构例的剖面图。如图25所示，该IC模块800以如下方式形成，即，在具有接触端子510的IC模块基板501安装IC芯片555，通过键合孔503并利用导线560将接触端子510的连接用区域和IC芯片555电连接，然后，利用模塑树脂570对IC芯片555和导线560进行封装。
专利文献1：日本特开2002-312746号公报
专利文献2：日本特开2000-348154号公报
发明内容
但是，在图25所示的IC模块800中，接触端子510具有：铜(Cu)箔511；未图示的镍(Ni)镀层，其形成于铜箔511上；以及金(Au)镀层514、524，它们设置于镍镀层上。IC卡读写器(下面称为RW)、ATM等的端子(引脚)与接触端子510接触，因此考虑到耐久性、耐腐蚀性、外观美观性等而实施金镀敷，但该金镀敷的使用成为制造成本提高的重要原因。
这里，为了降低制造成本，考虑减薄金镀层514的厚度。然而，如果减薄金镀层514的厚度，则接触端子510的光泽会下降。另外，存在如下课题，即，出现(反映出)IC模块800的轻微的凹凸，键合孔的痕迹、向卡基材安装时的热压头的痕迹等容易露出，容易使IC卡的外观受损。
因此，本发明就是鉴于这种情形而提出的，其目的在于提供能够降低制造成本而不会使接触端子的外观受损的IC模块以及IC卡、IC模块基板。
为了解决上述课题，本发明的一个方式具备：接触端子，其设置于基材的表面，相对于外部端子的接触面的至少一部分由贵金属镀层构成；IC芯片，其安装于基材的背面；导电部件，其通过在基材的表面及背面开口的贯通孔，而将IC芯片和接触端子连接；以及绝缘性的表面材料，其将基材的表面局部地覆盖。而且，将所述表面中的俯视时与IC芯片重叠的区域的至少一部分设为不形成贵金属镀层的非形成区域，将表面材料配置于该非形成区域。
发明的效果
根据本发明的一个方式，将表面中的俯视时与IC芯片重叠的区域的至少一部分设为不形成贵金属镀层的非形成区域，将表面材料配置于该非形成区域。由此，不会减薄接触端子的接触面中的贵金属镀层的厚度，能够减少贵金属的使用量，因此能够降低制造成本而不会使接触端子的外观受损。另外，利用绝缘性的表面材料将接触端子的侧面覆盖。由此，能够防止接触端子的侧面暴露于使用环境中，能够防止在该侧面生锈等。因此，能够提高接触端子的耐腐蚀性。
附图说明
图1是表示第1实施方式所涉及的IC模块基板50的结构例的剖面图。
图2是表示第1实施方式所涉及的IC模块100的结构例的剖面图。
图3是表示第1实施方式所涉及的IC卡150的结构例的剖面图。
图4是按照工序顺序示出IC模块100的制造方法的剖面图。
图5是按照工序顺序示出IC模块100的制造方法的剖面图。
图6是按照工序顺序示出IC模块100的制造方法的剖面图。
图7是表示IC模块100的外观的一个例子的平面图。
图8是示意地表示IC卡150中的辊接触区域的平面图。
图9是表示第2实施方式所涉及的IC模块基板250的结构例的剖面图。
图10是表示第2实施方式所涉及的IC模块300的结构例的剖面图。
图11是表示第2实施方式所涉及的IC卡350的结构例的剖面图。
图12是按照工序顺序示出IC模块300的制造方法的剖面图。
图13是按照工序顺序示出IC模块300的制造方法的剖面图。
图14是表示第3实施方式所涉及的IC模块基板450的结构例的剖面图。
图15是表示第3实施方式所涉及的IC模块500的结构例的剖面图。
图16是表示第3实施方式所涉及的IC卡550的结构例的剖面图。
图17是按照工序顺序示出IC模块500的制造方法的剖面图。
图18是按照工序顺序示出IC模块500的制造方法的剖面图。
图19是按照工序顺序示出IC模块500的制造方法的剖面图。
图20是表示第4实施方式所涉及的IC模块基板650的结构例的剖面图。
图21是表示第4实施方式所涉及的IC模块700的结构例的剖面图。
图22是表示第4实施方式所涉及的IC卡750的结构例的剖面图。
图23是按照工序顺序示出IC模块700的制造方法的剖面图。
图24是按照工序顺序示出IC模块700的制造方法的剖面图。
图25是表示现有例所涉及的IC模块800的结构例的剖面图。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。此外，在下面说明的各图中，对具有相同结构的部分标注相同的标号，省略其重复的说明。
<第1实施方式>
(结构)
图1是表示本发明的第1实施方式所涉及的IC模块基板50的结构例的剖面图。IC模块基板50是用于安装IC芯片而构成IC模块的基板。如图1所示，IC模块基板50具有基材1、接触端子10、第1导电层20、第2导电层30以及表面材料40。
基材1具有表(正)面1a以及背面1b。在基材1的表面1a与背面1b之间设置有作为贯通孔的通孔3。在基材1的背面1b准备有用于安装IC芯片的IC安装区域。基材1的材质并未特别限定，例如由玻璃环氧树脂或者聚酰亚胺构成。另外，基材1的厚度例如大于或等于80μm、且小于或等于170μm。
接触端子10设置于基材1的表面1a。接触端子10具有如下构造，即，在例如铜(Cu)箔等导电材料形成有成为相对于外部端子(例如，IC卡读写器、ATM等外部装置所具有的端子)的接触面的贵金属镀层。在第1实施方式中，接触端子10的侧面10a、10b和接触面10c由贵金属镀层构成。
列举一个例子，接触端子10具有：作为导电材料的铜箔11；铜镀层12，其形成于铜箔11上；未图示的镍(Ni)镀层，其形成于铜镀层12上；以及金(Au)镀层14，其形成于镍镀层上。金镀层14是贵金属镀层的一个例子。接触端子10的侧面10a、10b以及接触面10c由金镀层14构成。
另外，第1导电层20设置于基材1的背面1b。第1导电层20例如具有与接触端子10相同的构造。列举一个例子，第1导电层20具有：作为导电材料的铜箔21；铜镀层12，其形成于铜箔21上；未图示的镍镀层，其形成于铜镀层12上；以及金镀层14，其形成于镍镀层上。第1导电层20的表面(图1中为下表面)以及侧面20a、20b由金镀层14构成。
第2导电层30设置于通孔3的内壁。第2导电层30例如具有：铜镀层12；未图示的镍镀层，其形成于铜镀层12上；以及金镀层14，其形成于镍镀层上。
此外，接触端子10、第1导电层20以及第2导电层30所具有的贵金属镀层并不限定于金镀层。贵金属镀层可以是例如由银(Ag)、白金(Pt)、钯(Pd)等的任一种构成的镀层。
表面材料40例如将基材1的表面1a及背面1b分别局部地覆盖。列举一个例子，表面材料40将基材1的表面1a中的、除配置有接触端子10的区域以外的区域覆盖。另外，表面材料40将基材1的背面1b中的、除配置有第1导电层20的区域以外的区域覆盖。并且，表面材料40将接触端子10的由金镀层14构成的侧面10a、10b、从封装部件70露出的第1导电层20的侧面20b分别覆盖。在接触端子10的接触面10c中，从表面材料40下露出的区域的至少一部分是用于与外部端子连接的连接用区域。
这里，在上述说明中，如图1所示，举例示出在接触端子10与表面材料40之间不存在间隙的情况。可以在接触端子10与表面材料40之间存在间隙，但该间隙尽量越小越好。具体而言，在形成有间隙的情况下，该间隙优选小于或等于0.5mm。在间隙比0.5mm大的情况下，在表面材料40及接触端子10的间隙侧的侧壁形成的角部有时会受到摩擦刮削。
另外，如后所述，表面材料40的一部分可以配置为将接触端子10的外周部分覆盖。但是，在该情况下，覆盖的部分(重复的部分)的表面材料40的厚度优选为无法形成阶梯差的程度，具体而言，优选小于或等于10μm。
另外，表面材料40的厚度(除将接触端子10覆盖的部分以外)与接触端子10的厚度之差小于或等于100μm即可。优选小于或等于50μm，更优选小于或等于10μm。在上述厚度差比100μm大的情况下，形成与规定程度等同或者超过规定程度的阶梯差、且具有该阶梯差的角部受到刮削等，从而并非为优选。
另外，在IC模块基板50中，俯视时与表面1a中的IC安装区域重叠的区域的至少一部分设定为不形成贵金属镀层的非形成区域。而且，在该非形成区域配置有表面材料40。表面材料40只要是绝缘性的材料即可，其种类并未特别限定，例如由阻焊剂(solder resist)构成。
另外，表面材料40的颜色也未特别限定，例如可以是与接触端子10等所具有的贵金属镀层不同的颜色(例如，在金镀层的情况下，为除金色以外的颜色)，在该情况下，还能够进一步提高接触端子10的外观的美观性。后文中对这一点进行说明。
图2是表示本发明的第1实施方式所涉及的IC模块100的结构例的剖面图。如图2所示，IC模块100具备：IC模块基板50；IC芯片55，其经由粘接剂51而安装于IC模块基板50的IC安装区域；导线60，其将IC芯片55和第1导电层20电接合；以及封装部件70，其设置于IC模块基板50的背面1b侧而对IC芯片55和导线60以及第1导电层20的一部分(包含侧面20a。)进行封装。
IC芯片55通过如下方式制造，即，例如在硅(Si)晶圆形成电路，通过对该Si晶圆进行研磨而使晶圆的厚度达到规定厚度，利用切割装置而切割为1个芯片。粘接剂51例如为银(Ag)浆。
导线60用于使IC芯片55的未图示的电极焊盘向接触端子10导通。导线60的一端与IC芯片55的未图示的电极焊盘接合，导线60的另一端与第1导电层20表面的金镀层14接合。导线60的材料例如为金。但是，导线60的材料并不限定于金，例如可以为铜、铝等其他材料。封装部件70例如通过传递模塑技术而形成，且由模塑树脂、例如热可塑性树脂、热硬化性树脂、紫外线硬化性树脂等构成。
图3是表示本发明的第1实施方式所涉及的IC卡150的结构例的剖面图。图3所示的IC卡150例如为接触式IC卡，其具备：卡基材80，在其券面80a具有凹部81；以及IC模块100，其埋设于该凹部81。在该例子中，IC模块100以使得其背面侧(即，具有封装部件70的那侧)朝向卡基材80的状态而配置于凹部81，经由粘接剂83而将IC模块100的外周部粘接、固定于凹部81的底面。
另外，在IC模块100埋设于凹部81的状态下，其表面(例如，表面材料40的表面)与卡基材80的券面80a共面(即，相同的高度)。卡基材80的材质并未特别限定，例如由聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)等绝缘性的树脂材料构成。
(制造方法)
图4～图6是按照工序顺序示出本发明的第1实施方式所涉及的IC模块100的制造方法的剖面图。如图4(a)所示，首先，准备在基材1的表面1a及背面1b(即，两面)分别设置有铜箔11、21的双面铜箔基材2。例如利用未图示的粘接剂将铜箔11、21粘贴于基材1。
接下来，如图4(b)所示，在双面铜箔基材2形成作为贯通孔的通孔3。例如，利用钻具对双面铜箔基材2进行钻削或者对双面铜箔基材2照射激光而形成通孔3。接下来，将形成有通孔3的双面铜箔基材2例如暴露于等离子体气氛中，使通孔3的内壁实现活性化。由此，在通孔3的形成时将残留于内壁的树脂残渣等去除。
接下来，如图4(c)所示，例如通过电镀而从双面铜箔基材2的表面1a侧及背面1b侧起直至通孔3的内壁为止形成铜镀层12。这里，通过电镀而在作为导体的铜箔11、21的表面形成铜镀层12，并且从铜箔11、21的侧面起在通孔3的内壁形成铜镀层12。利用该铜镀层12使铜箔11、21形成为通过通孔3而导通的状态。
接下来，如图4(d)所示，在双面铜箔基材2的两面分别涂覆光刻胶101、111。而且，通过曝光及显影技术而使光刻胶101、111分别实现图案化，如图5(a)所示，分别形成抗蚀剂图案102、112。抗蚀剂图案102的形状例如为将形成接触端子的区域、以及通孔3的上侧开口端3a覆盖，并使除此以外的区域(例如，非形成区域)露出的形状。另外，抗蚀剂图案112的形状例如为将形成第1导电层20的区域、以及通孔3的下侧开口端3b覆盖，并使除此以外的区域(例如，IC安装区域)露出的形状。
接下来，将抗蚀剂图案102、112用于掩模，按顺序依次对铜镀层12及铜箔11、21进行蚀刻。由此，如图5(b)所示，在形成接触端子的区域、和形成第1导电层的区域以及形成第2导电层的区域分别保留铜镀层12及铜箔11、21，在除此以外的区域将铜镀层12及铜箔11、21去除而使基材1露出。然后，如图5(c)所示，从基材1的两面将抗蚀剂图案去除。
接下来，例如通过电镀而在铜镀层12上形成金镀层14和未图示的镍镀层。这样，如图6(a)所示，形成接触端子10、第1导电层20以及第2导电层30。接下来，如图6(b)所示，在基材1的两面分别涂覆绝缘性的表面材料40。表面材料40的涂覆方法(即，形成方法)例如为印刷(平版印刷、网版印刷)。或者，表面材料40的形成方法可以是除印刷以外的方法，例如可以是蒸镀等。另外，可以在表面材料40上作为保护件而形成透明层。经由以上工序而制成图1所示的IC模块基板50。
接下来，如图6(c)所示，利用Ag浆等粘接剂51将IC芯片55安装于IC模块基板50的IC安装区域(安装工序)。在安装工序之后，使导线60的一端与IC芯片55的焊盘电极接合，使导线60的另一端与第1导电层20表面的金镀层14接合，将IC芯片55和第1导电层20电连接(导线键合工序)。在导线键合工序之后，在基材1的背面1b侧形成封装部件，对IC芯片55和导线60以及第1导电层20的一部分进行封装(封装工序)。在封装工序中，例如通过传递模塑方法、键合方法或者印刷等而形成封装部件。经由以上工序而制成图2所示的IC模块100。
接着，在IC卡150的制造工序中，准备具有凹部81的卡基材80(例如，参照图3)。凹部81通过例如利用立铣刀对券面80a进行切削而形成。而且，预先在IC模块100、或者凹部81的底面的至少一者涂覆粘接剂83(例如，参照图3)，例如利用拾取装置等将IC模块100配置于凹部81内并进行热压。经由以上工序而制成图3所示的IC卡150。
在第1实施方式中，第1导电层20、第2导电层30以及导线60与本发明中的“导电部件”对应。另外，导线60与本发明中的“导电路”对应。并且，券面80a与本发明中的“一者的面”对应。
(第1实施方式的效果)
本发明的第1实施方式实现了下面的效果。
(1)接触端子10的接触面10c的至少一部分、以及侧面10a、10b由金镀层14构成(即，将接触端子10的接触面10c的至少一部分、以及侧面10a、10b设为形成贵金属镀层的形成区域)。另外，将基材1的表面1a中的、俯视时与IC芯片55(或者IC安装区域)重叠的区域的至少一部分设为不形成贵金属镀层的非形成区域，将表面材料40配置于该非形成区域。
将具有金镀层14的接触端子10配置于例如ISO或者JIS标准中规定的端子位置，取代金镀层而将表面材料40配置于除此以外的位置。由此，不会减薄接触端子10中的金镀层14的厚度而能够减少金的使用量，因此能够降低IC模块基板、IC模块以及IC卡的制造成本，而不会使接触端子的外观受损。
(2)另外，利用表面材料40将接触端子10的侧面10a、10b覆盖。由此，能够防止接触端子10的侧面10a、10b暴露于使用环境中。在第1实施方式中，上述各侧面10a、10b由金镀层14构成，并且表面材料40将各侧面10a、10b覆盖。即，利用金镀层14和表面材料40对构成接触端子10的铜箔11的侧面进行双重覆盖。由此，能够防止在构成接触端子10的铜箔11的侧面生锈等。对于从封装部件70露出的第1导电层20的侧面20b也一样。因此，能够提高接触端子等的耐腐蚀性。另外，通过在基材1的表面1a局部地形成表面材料40，还能够确保表面1a的外观美观性。
图7是示意地表示IC模块100的一个例子的平面图。图7(a)及图7(b)示出6个端子的例子，图7(c)示出接触端子10为8个(即、8个端子)的例子，但无论在何种情况下，铜等都未在IC模块100的外周的剖面(侧面)100a露出，因此能够防止腐蚀的发展。
(3)另外，表面材料40的颜色优选为与金镀层不同的颜色(即，除金色以外的颜色)。例如，作为除金色以外的颜色，能够举出黑色、灰色、白色、红色或者蓝色等。由此，利用金镀层14与表面材料40的颜色的差异，能够使接触端子10的外观变得显眼。因此，关于接触端子的颜色、形状，能够实现具备各种变化的外观美观性高的IC模块基板、IC模块以及IC卡。例如，在图7(a)～(c)中，通过使接触端子10与表面材料40的颜色不同，能够实现外观美观性高的接触端子10。
(4)另外，无需使导线60的另一端延伸至通孔3。因此，能够缩短导线60的长度，能够将对导线60进行封装的封装部件70小型化。因此，能够有助于封装部件70的强度的提高(即，如果封装部件小，则作用于封装部件的一个端部与另一个端部之间的力变小，因此难以在封装部件产生龟裂等)。
(5)另外，导线60的一端与IC芯片55接合，其另一端与在基材的背面1b设置的第1导电层20接合。由此，在IC模块基板50的设计阶段，通过对第1导电层20的布局进行变更，能够对导线60的另一端与第1导电层20的接合部61的位置进行调整。
图8是示意地表示在卡基材80的券面80a中与外部辊(例如，在RW、ATM等外部装置中用于IC卡的插拔的辊)接触的辊接触区域。图8(a)是示出IC卡150的整体的图，图8(b)是将图8(a)中由虚线包围的部分放大而示出的图。此外，在图8(b)所示的IC模块100中，Vcc是指电路电压供给用的连接用区域，GND是指接地电位供给用的连接用区域，RST是指重置信号输入用的连接用区域，Vpp是指写入电压供给用的连接用区域，CLK是指时钟信号输入用的连接用区域，I/O是指数据信号输入输出用的连接用区域，RFU是指将来利用(即，预备)的连接用区域。
例如，如图8(a)所示，在IC卡150中，假定辊接触区域与IC模块100重叠的情况。在这种情况下，例如如图8(b)所示，对第1导电层20的布局进行变更，将被认为接合强度较弱的导线60与第1导电层20的接合部调整为从辊接触区域脱离。由此，能够避免导线60与第1导电层20的接合部被输送用辊按压，因此能够将上述接合部的可靠性保持为较高。
(6)另外，即使假设在导线60与第1导电层20的接合部与辊接触区域重叠的情况下，导线60与第1导电层20的接合部也处于基材1的背面1b侧，该接合部经由基材1而被输送用辊按压。因此，与上述接合部配置于基材1的表面1a侧的情况相比，其可靠性更高。
(变形例)
(1)在上述第1实施方式中，对经由导线60而进行IC芯片55和第1导电层20的电连接(即，通过导线键合而进行)的情况进行了说明。然而，在本发明的第1实施方式中，IC芯片55和第1导电层20的电连接并不限定于经由导线60，例如可以经由凸点电极(bumpelectrode)而进行(即，可以通过倒装焊接而进行)。在这种情况下，也能够起到上述第1实施方式的效果(1)～(4)。
(2)在上述第1实施方式中，对接触端子10的接触面10c从表面材料40下完全露出的情况进行了说明。然而，本发明并不限定于此。表面材料40可以将接触面10c中的除连接用区域以外的区域的至少一部分覆盖。在这种情况下，也能够起到上述第1实施方式的效果(1)～(6)。另外，能够进一步有助于表面1a的外观美观性的确保。
(3)在上述第1实施方式中，对通孔3的内壁、通孔3的上侧开口端3a、下侧开口端3b未由表面材料40覆盖的情况进行了说明。然而，本发明并不限定于此。表面材料40可以将通孔3的内壁、通孔3的上侧开口端3a、下侧开口端3b中的至少大于或等于1个覆盖。另外，表面材料40可以将通孔3的内部覆盖。在这种情况下，也能够起到上述第1实施方式的效果(1)～(6)。另外，能够进一步有助于表面1a的外观美观性的确保。
<第2实施方式>
在上述第1实施方式中，对接触端子的侧面由贵金属镀层构成的情况进行了说明。然而，本发明并不限定于此。接触端子的侧面例如可以是接触端子的基底材料(例如，铜)。在第2实施方式中对这一点进行说明。
(结构)
图9是表示本发明的第2实施方式所涉及的IC模块基板250的结构例的剖面图。图10是表示本发明的第2实施方式所涉及的IC模块300的结构例的剖面图。图11是表示本发明的第2实施方式所涉及的IC卡350的结构例的剖面图。
如图9～图11所示，在第2实施方式所涉及的IC模块基板250、IC模块300以及IC卡350中，与第1实施方式所涉及的IC模块基板50、IC模块100以及IC卡150的不同点在于，接触端子10的侧面10a、10b以及第1导电层20的侧面20a、20b从贵金属镀层露出。例如，接触端子10的侧面10a、10b、以及第1导电层20的侧面20a、20b并非由金镀层14构成，而是由铜构成为铜箔11、21的各侧面。而且，这些由铜构成的上述各侧面10a、10b、20a、20c由表面材料40覆盖。至于除此以外的结构，第2实施方式与第1实施方式相同。
(制造方法)
图12及图13是按照工序顺序示出本发明的第2实施方式所涉及的IC模块300的制造方法的剖面图。如图12(a)所示，直至将铜镀层12及铜箔11、21局部地蚀刻、之后将抗蚀剂去除的工序为止，与第1实施方式相同。
接下来，如图12(b)所示，在从基材1的表面1a的铜箔11下露出的区域形成抗蚀剂图案103。另外，在形成抗蚀剂图案103的前后，在从基材1的背面1b的铜箔21下露出的区域形成抗蚀剂图案113。抗蚀剂图案103例如为使得形成接触端子的区域、和通孔3的上侧开口端3a露出，且将除此以外的区域(例如，空间等)覆盖的形状。另外，抗蚀剂图案113为使得形成第1导电层的区域、和通孔3的下侧开口端3b露出，且将除此以外的区域(例如，IC安装区域)覆盖的形状。抗蚀剂图案103、113的形成方法例如为抗蚀剂材料的印刷(平版印刷、网版印刷)、或者抗蚀剂材料的涂覆和曝光以及显影技术。
接下来，例如通过电镀而形成镍镀层和金镀层14。如图12(c)所示，接触端子10的侧面10a、10b由抗蚀剂103覆盖，第1导电层20的侧面20a、20b由抗蚀剂113覆盖，因此在这些各侧面10a、10b、20a、20b未形成镍镀层和金镀层14。即，各侧面10a、10b、20a、20b由铜构成。接下来，如图13(a)所示，从基材1将抗蚀剂103、113去除。
而且，此后的工序与第1实施方式相同。即，如图13(b)所示，在基材1的两面分别涂覆绝缘性的表面材料40。由此，制成图9所示的IC模块基板250。接下来，如图13(c)所示，按顺序依次进行IC芯片55的安装工序、导线键合工序以及封装工序。经由以上工序而制成图10所示的IC模块300。
第2实施方式中的相对于本发明的对应关系与第1实施方式相同。
(第2实施方式的效果)
本发明的第2实施方式起到与第1实施方式的效果(1)、(3)～(6)相同的效果。
另外，在第2实施方式中，表面材料40将例如由铜构成的侧面10a、10b覆盖。由此，能够防止接触端子10的侧面10a、10b暴露于使用环境中，能够防止在各侧面10a、10b生锈等。对于从封装部件70露出的第1导电层20的侧面20b也一样。因此，能够提高接触端子10等的耐腐蚀性。
(变形例)
在第2实施方式中，也可以应用第1实施方式中说明的变形例(1)～(3)。
<第3实施方式>
在上述第1实施方式中，作为IC模块基板的基材，对使用在表面及背面分别设置有铜箔的双面铜箔基材的情况进行了说明。然而，在本发明的实施方式中，IC模块基板的基材并不限定于双面铜箔基材，例如可以是仅在表面或背面的一者设置有铜箔的单面铜箔基材。在第3实施方式中，对这种情况进行说明。
(结构)
图14是表示本发明的第3实施方式所涉及的IC模块基板450的结构例的剖面图。如图14所示，IC模块基板450具有基材1、接触端子210以及表面材料40。
接触端子210设置于基材1的表面1a。接触端子210具有例如对铜(Cu)箔等导电材料实施了金等贵金属镀敷的构造。列举一个例子，接触端子210具有：作为导电材料的铜箔11；未图示的镍(Ni)镀层，其形成于铜箔11的表面及侧面；以及金镀层14，其经由镍镀层而形成于铜箔11的表面侧。另外，接触端子210具有在其背面、且在面对作为贯通孔的键合孔203的区域形成的金镀层214。
接触端子210所具有的金镀层14是成为相对于外部端子的接触面210c的贵金属镀层。另外，接触端子210所具有的金镀层214是与导线的另一端接合的贵金属镀层。此外，接触端子210所具有的贵金属镀层并不限定于金镀层，例如可以是由银(Ag)、白金(Pt)、钯(Pd)等的任一种构成的镀层。
另外，表面材料40将基材1的表面1a中的、除配置有接触端子210的区域以外的区域覆盖。列举一个例子，表面材料40将基材1的表面1a中的、未形成贵金属镀层的非形成区域覆盖，还将接触端子210的侧面210a覆盖。
图15是表示本发明的第3实施方式所涉及的IC模块500的结构例的剖面图。如图15所示，IC模块500具备：IC模块基板450；IC芯片55，其经由粘接剂51而安装于IC模块基板450的IC安装区域；导线60，其将IC芯片55和接触端子210电接合；以及封装部件70，其对IC芯片55及导线60进行封装。
图16是表示本发明的第3实施方式所涉及的IC卡550的结构例的剖面图。如图16所示，IC卡550例如为接触式IC卡，并具备：卡基材80，其在其券面80a具有凹部81；以及IC模块500，其埋设于上述凹部81。在该例子中，IC模块500以使得其背面侧(即，具有封装部件70的那侧)朝向卡基材80的状态而配置于凹部81，IC模块500的外周部经由粘接剂83而粘接、固定于凹部81的底面。
(制造方法)
图17～图19是按照工序顺序示出本发明的第3实施方式所涉及的IC模块500的制造方法的剖面图。如图17(a)所示，首先，准备基材1。接下来，如图17(b)所示，在基材1形成作为贯通孔的键合孔203。接下来，如图17(c)所示，将铜箔11粘贴于基材1的表面1a。例如利用未图示的粘接剂进行铜箔11的粘贴。
接下来，如图17(d)所示，在铜箔11上涂覆光刻胶301。而且，通过曝光及显影技术而使光刻胶301分别实现图案化，如图18(a)所示，形成抗蚀剂图案302。抗蚀剂图案302例如为将形成接触端子的区域(包含键合孔203的上侧开口端3a)覆盖、且使除此以外的区域(例如，非形成区域)露出的形状。
接下来，将抗蚀剂图案302用于掩模而对铜箔11进行蚀刻。由此，如图18(b)所示，在形成接触端子的区域保留铜箔11，在除此以外的区域将铜箔11去除而使基材1露出。然后，如图18(c)所示，从铜箔11上将抗蚀剂图案去除。
接下来，如图19(a)所示，通过电镀而在铜箔11的表面、铜箔11的(通过键合孔203而露出的)背面、以及铜箔11的侧面形成金镀层14、214以及未图示的镍镀层。由此，形成接触端子210。接下来，如图19(b)所示，在基材1的表面1a形成表面材料40。表面材料40的形成方法例如为印刷(平版印刷、网版印刷)、或者蒸镀等。另外，可以在表面材料40上作为保护件而形成透明层。经由以上工序而制成图14所示的IC模块基板450。
接下来，如图19(c)所示，利用Ag浆等粘接剂51将IC芯片55安装于IC模块基板450的IC安装区域(安装工序)。在安装工序之后，使导线60的一端与IC芯片55的焊盘电极接合，使导线60的另一端通过键合孔203而与金镀层214接合，将IC芯片55和接触端子210电连接(导线键合工序)。在导线键合工序之后，在基材1的背面1b侧形成封装部件，对IC芯片55和导线60进行封装(封装工序)。经由以上工序而制成图15所示的IC模块500。
IC卡的制造工序与第1实施方式相同。即，将IC模块500埋设于卡基材80的凹部81。该埋设例如利用拾取装置等而进行。经由以上工序而制成图16所示的IC卡550。
在第3实施方式中，导线60与本发明中的导电部件对应。除此以外的对应关系与第1实施方式相同。
(第3实施方式的效果)
第3实施方式起到与第1实施方式的效果(1)～(3)相同的效果。
<第4实施方式>
在上述第3实施方式中，对使用单面铜箔基材的情况、且接触端子的侧面由贵金属镀层构成的情况进行了说明。然而，本发明并不限定于此。与使用双面铜箔基材的情况相同，接触端子的侧面例如可以是接触端子的基底材料(例如，铜)。在第4实施方式中，对这一点进行说明。
(结构)
图20是表示本发明的第4实施方式所涉及的IC模块基板650的结构例的剖面图。图21是表示本发明的第4实施方式所涉及的IC模块700的结构例的剖面图。图22是表示本发明的第4实施方式所涉及的IC卡750的结构例的剖面图。
如图20～图22所示，在第4实施方式所涉及的IC模块基板650、IC模块700以及IC卡750中，与第3实施方式所涉及的IC模块基板450、IC模块500以及IC卡550的不同点在于，接触端子210的侧面210a、210b从贵金属镀层露出。例如，接触端子210的侧面210a、210b并非由金镀层14构成，而是由铜构成为铜箔11的侧面。而且，这些由铜构成的上述侧面210a、210b由表面材料40覆盖。除此以外的结构，第4实施方式与第3实施方式相同。
(制造方法)
图23及图24是按照工序顺序示出本发明的第4实施方式所涉及的IC模块700的制造方法的剖面图。如图23(a)所示，直至将铜镀层12及铜箔11局部地蚀刻、之后将抗蚀剂去除的工序为止，与第3实施方式相同。
接下来，如图23(b)所示，在从基材1的表面1a的铜箔11下露出的区域形成抗蚀剂图案303。抗蚀剂图案303的形成方法例如为抗蚀剂材料的印刷(平版印刷、网版印刷)、或者抗蚀剂材料的涂覆和曝光及显影技术。
接下来，例如通过电镀而形成镍镀层和金镀层14。如图23(c)所示，接触端子210的侧面210a、210b由抗蚀剂图案303覆盖，因此在各侧面210a、210b未形成镍镀层和金镀层14。即，各侧面210a、210b由铜构成。接下来，如图24(a)所示，从基材1将抗蚀剂303去除。
而且，此后的工序与第3实施方式相同。即，如图24(b)所示，在基材1的表面1a分别涂覆绝缘性的表面材料40。由此，制成图20所示的IC模块基板650。接下来，如图24(c)所示，按顺序依次进行IC芯片55的安装工序、导线键合工序以及封装工序。经由以上工序而制成图21所示的IC模块700。
第4实施方式中的相对于本发明的对应关系与第3实施方式相同。
(第4实施方式的效果)
本发明的第4实施方式起到与第1实施方式的效果(1)、(3)相同的效果。
另外，在第4实施方式中，表面材料40将例如由铜构成的侧面210a、210b覆盖。由此，能够防止接触端子210的侧面210a、210b暴露于使用环境中，能够防止在各侧面210a、210b生锈等。因此，能够提高接触端子210等的耐腐蚀性。
<其他>
在上述各实施方式中，对将IC模块基板、IC模块以及IC卡应用于接触式IC卡的情况进行了说明。然而，本发明的应用并不限定于接触式，例如可以应用于在一张卡上搭载有接触IC芯片和非接触IC芯片的混合卡、1个IC芯片作为接触式及非接触式双方而起作用的双重卡、在双重卡设置有天线线圈等的电磁耦合双重卡等、应用了IC模块构造的所有模块构造。在这种情况下，也起到各实施方式的效果。
至此，本申请主张了优先权的、日本专利申请2013-219361(2013年10月22日申请)的全部内容通过参照而构成本公开的一部分。
这里，通过参照对有限个数的实施方式进行了说明，但权利范围并不限定于这些实施方式，基于上述公开的各实施方式的改变对本领域技术人员而言是显而易见的。即，本发明不限定于以上记载的各实施方式。基于本领域技术人员的知识而能够对各实施方式施加设计变更等，施加了这种变更等的方式也包含于本发明的范围内。
标号的说明
1 基材
1a 表面
1b 背面
2 双面铜箔基材
3 通孔
3a 上侧开口端
3b 下侧开口端
10、210 接触端子
10a、20a、20b、210a 侧面
10c、210c 接触面
11、21 铜箔
12 铜镀层
14、214 金镀层
20 第1导电层
20a、20b 侧面
30 第2导电层
40、240 表面材料
50、250、450、650 模块基板
51 粘接剂
55 IC芯片
60 导线
61 接合部
70、270 封装部件
80 卡基材
80a 券面
81 凹部
83 粘接剂
100、300、500、700 IC模块
100a 外周的剖面(侧面)
101、301 光刻胶
102、103、112、113、302、303 抗蚀剂图案
150、350、550、750 IC卡
203 键合孔

Claims (7)

1.一种IC模块，其特征在于，具备：
基材，其设置有在表面及背面开口的贯通孔；
接触端子，其设置于所述表面，相对于外部端子的接触面的至少一部分由贵金属镀层构成；
IC芯片，其在俯视时与所述贯通孔不重叠的位置安装于所述背面；
导电部件，其通过所述贯通孔而将所述IC芯片和所述接触端子连接；以及
绝缘性的表面材料，其将所述表面局部地覆盖，
将所述表面中的俯视时与所述IC芯片重叠的区域的至少一部分设为不形成所述贵金属镀层的非形成区域，将所述表面材料配置于该非形成区域。
2.根据权利要求1所述的IC模块，其特征在于，
所述接触端子的侧面由所述贵金属镀层构成。
3.根据权利要求1或2所述的IC模块，其特征在于，
所述表面材料将所述接触端子的侧面覆盖。
4.根据权利要求1或2所述的IC模块，其特征在于，
所述表面材料的颜色与所述贵金属镀层的颜色不同。
5.根据权利要求1或2所述的IC模块，其特征在于，
所述导电部件具有：
第1导电层，其设置于所述基材的所述背面；
第2导电层，其设置于所述贯通孔的内壁，与所述第1导电层及所述接触端子连接；以及
导电路，其一端与所述IC芯片连接，另一端与所述第1导电层连接。
6.一种IC卡，其特征在于，具备：
卡基材，其在一个表面具有凹部；以及
IC模块，其埋设于所述凹部，
所述IC模块具备：
基材，其设置有在表面及背面开口的贯通孔；
接触端子，其设置于所述表面，相对于外部端子的接触面的至少一部分由贵金属镀层构成；
IC芯片，其在俯视时与所述贯通孔不重叠的位置安装于所述背面；
导电部件，其通过所述贯通孔而将所述IC芯片和所述接触端子连接；以及
绝缘性的表面材料，其将所述表面局部地覆盖，
将所述表面中的俯视时与所述IC芯片重叠的区域的至少一部分设为不形成所述贵金属镀层的非形成区域，将所述表面材料配置于该非形成区域。
7.一种IC模块基板，其特征在于，具备：
基材，其设置有在表面及背面开口的贯通孔；
接触端子，其设置于所述表面，相对于外部端子的接触面的至少一部分由贵金属镀层构成；以及
绝缘性的表面材料，其将所述表面局部地覆盖，
将安装所述IC芯片的IC安装区域设定于所述背面中的、俯视时与所述贯通孔不重叠的区域，
将所述表面中的俯视时与所述IC芯片重叠的区域的至少一部分设为不形成所述贵金属镀层的非形成区域，将所述表面材料配置于该非形成区域。
CN201480058190.0A 2013-10-22 2014-10-20 Ic模块以及ic卡、ic模块基板 Active CN105684000B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-219361 2013-10-22
JP2013219361 2013-10-22
PCT/JP2014/005305 WO2015059915A1 (ja) 2013-10-22 2014-10-20 Ｉｃモジュール及びｉｃカード、ｉｃモジュール基板

Publications (2)

Publication Number Publication Date
CN105684000A CN105684000A (zh) 2016-06-15
CN105684000B true CN105684000B (zh) 2019-03-15

Family

ID=52992534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480058190.0A Active CN105684000B (zh) 2013-10-22 2014-10-20 Ic模块以及ic卡、ic模块基板

Country Status (5)

Country Link
US (1) US9633297B2 (zh)
EP (1) EP3062266B1 (zh)
JP (1) JP6346192B2 (zh)
CN (1) CN105684000B (zh)
WO (1) WO2015059915A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6372148B2 (ja) * 2014-04-23 2018-08-15 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1343086A (zh) * 2000-01-31 2002-04-03 三洋电机株式会社 电路装置及其制造方法
JP2002312749A (ja) * 2001-04-16 2002-10-25 Nec Tokin Corp コンビ型ｉｃカードの製造方法
CN101359650A (zh) * 2007-07-31 2009-02-04 精工爱普生株式会社 基板及其制造方法、以及半导体装置及其制造方法
CN101359641A (zh) * 2007-07-31 2009-02-04 精工爱普生株式会社 衬底及其制造方法、半导体装置及其制造方法
CN102017142A (zh) * 2008-05-09 2011-04-13 国立大学法人九州工业大学 三维安装半导体装置及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62151396A (ja) * 1985-12-26 1987-07-06 松下電器産業株式会社 Ｉｃカ−ド
DE3639630A1 (de) * 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
FR2765010B1 (fr) * 1997-06-20 1999-07-16 Inside Technologies Micromodule electronique, notamment pour carte a puce
JP2000348154A (ja) 1999-06-02 2000-12-15 Toppan Printing Co Ltd デザインを施したカード用ｉｃモジュール及びそれを用いたｉｃカード
JP2002312746A (ja) 2001-04-11 2002-10-25 Toshiba Corp Ｉｃモジュール及びその製造方法、並びに該ｉｃモジュールを装着した携帯可能電子装置
DE10139395A1 (de) * 2001-08-10 2003-03-06 Infineon Technologies Ag Kontaktierung von Halbleiterchips in Chipkarten
DE10311965A1 (de) * 2003-03-18 2004-10-14 Infineon Technologies Ag Flip-Chip Anordnung auf einem Substratträger
US20110266671A1 (en) * 2010-05-03 2011-11-03 Samsung Electro-Mechanics Co., Ltd. Substrate for a semiconductor package and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1343086A (zh) * 2000-01-31 2002-04-03 三洋电机株式会社 电路装置及其制造方法
JP2002312749A (ja) * 2001-04-16 2002-10-25 Nec Tokin Corp コンビ型ｉｃカードの製造方法
CN101359650A (zh) * 2007-07-31 2009-02-04 精工爱普生株式会社 基板及其制造方法、以及半导体装置及其制造方法
CN101359641A (zh) * 2007-07-31 2009-02-04 精工爱普生株式会社 衬底及其制造方法、半导体装置及其制造方法
CN102017142A (zh) * 2008-05-09 2011-04-13 国立大学法人九州工业大学 三维安装半导体装置及其制造方法

Also Published As

Publication number Publication date
EP3062266B1 (en) 2020-10-14
US20160267371A1 (en) 2016-09-15
US9633297B2 (en) 2017-04-25
EP3062266A4 (en) 2017-07-19
EP3062266A1 (en) 2016-08-31
CN105684000A (zh) 2016-06-15
JP6346192B2 (ja) 2018-06-20
JPWO2015059915A1 (ja) 2017-03-09
WO2015059915A1 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
US7293716B1 (en) Secure digital memory card using land grid array structure
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
US10121043B2 (en) Printed circuit board assembly with image sensor mounted thereon
CN101228625B (zh) 具有镀金属连接部的半导体封装
CN104520987A (zh) 具有引线键合互连且基板少的堆叠封装
CN203608443U (zh) 印刷电路和包括该印刷电路的电子模块
CN102456648B (zh) 封装基板的制法
CN105489565B (zh) 嵌埋元件的封装结构及其制法
CN106470527B (zh) 用于形成增强型指纹辨识模块的印刷电路板结构
KR101106234B1 (ko) 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법
US20090140419A1 (en) Extended plating trace in flip chip solder mask window
CN105321900A (zh) 用于集成电路封装的暴露的、可焊接的散热器
CN109891430A (zh) 指纹传感器模块以及用于制造指纹传感器模块的方法
US20110073357A1 (en) Electronic device and method of manufacturing an electronic device
TWI227051B (en) Exposed pad module integrated a passive device therein
JP6901207B2 (ja) チップカードモジュール及びチップカードを製造するための方法
WO2012171320A1 (zh) 一种新的接触式智能卡的封装方法
CN105684000B (zh) Ic模块以及ic卡、ic模块基板
CN103247580A (zh) 电子器件模块以及制造方法
CN104769712B (zh) 包括嵌入式控制器裸芯的半导体器件和其制造方法
TW201606947A (zh) 晶片之正、背面間電性連接結構及其製造方法
TW200830498A (en) Manufacturing method for integrating passive component within substrate
JP2005347488A (ja) 半導体装置
CN105244327A (zh) 电子装置模块及其制造方法
CN106876340B (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant