Nothing Special   »   [go: up one dir, main page]

CN105244327A - 电子装置模块及其制造方法 - Google Patents

电子装置模块及其制造方法 Download PDF

Info

Publication number
CN105244327A
CN105244327A CN201510387300.4A CN201510387300A CN105244327A CN 105244327 A CN105244327 A CN 105244327A CN 201510387300 A CN201510387300 A CN 201510387300A CN 105244327 A CN105244327 A CN 105244327A
Authority
CN
China
Prior art keywords
forming part
connecting electrode
external connecting
insulating barrier
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510387300.4A
Other languages
English (en)
Other versions
CN105244327B (zh
Inventor
俞度在
林裁贤
柳锺仁
吴圭焕
李奇柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140147111A external-priority patent/KR101922873B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN105244327A publication Critical patent/CN105244327A/zh
Application granted granted Critical
Publication of CN105244327B publication Critical patent/CN105244327B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

提供了一种电子装置模块及其制造方法。所述电子装置模块包括：板，包括至少一个安装电极和至少一个外部连接电极，并具有设置在板的外表面上的保护绝缘层；至少一个电子器件，安装在安装电极上；成型部，密封电子器件；至少一个连接导体，所述连接导体的一端结合到板的外部连接电极，所述连接导体贯穿成型部以被设置在成型部内，其中，保护绝缘层设置为与连接导体分隔开。

Description

电子装置模块及其制造方法
本申请要求于2014年7月4日在韩国知识产权局提交的第10-2014-0083834号韩国专利申请以及于2014年10月28日在韩国知识产权局提交的第10-2014-0147111号韩国专利申请的优先权的权益，这些韩国专利申请的公开内容通过引用包含于此。
技术领域
本公开涉及一种包括可设置在成型部的外表面上的外部端子的电子装置模块及其制造方法。
背景技术
为了实现电子装置的小型化并减轻电子装置的重量，存在对以下技术的需要：在单个芯片上布置多个单独的器件的芯片上系统(SOC)技术或将多个单独的器件集成在单个封装件中的封装中系统(SIP)技术等，以及减小安装在电子器件中的组件的各个尺寸的技术。
另外，为了制造具有小尺寸和高性能的电子装置模块，已经开发了将电子组件安装在板的两个表面上的结构以及将外部端子形成在封装件的两个表面上的结构。
发明内容
本公开的一方面可提供一种电子装置模块及其制造方法，所述电子装置模块具有形成在所述模块的成型部上的外部端子。
根据本公开的一方面，一种电子装置模块可包括：板，包括至少一个安装电极和至少一个外部连接电极，并具有设置在板的外表面上的保护绝缘层；至少一个电子器件，安装在安装电极上；成型部，密封电子器件；至少一个连接导体，所述连接导体的一端结合到板的外部连接电极，所述连接导体贯穿成型部以被设置在成型部内，其中，保护绝缘层设置为与连接导体分隔开。
根据本公开的另一方面，一种制造电子装置模块的方法可包括：准备板，所述板包括至少一个安装电极和至少一个外部连接电极并且具有形成在板的外表面上的保护绝缘层；在不使保护绝缘层暴露的情况下在成型部中形成至少一个通孔；在成型部中形成至少一个通孔，而不使保护绝缘层暴露；通过使用镀覆方法在通孔中形成至少一个连接导体。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其它方面、特征和其它优点将会被更清楚地理解，在附图中：
图1是示意性地示出根据本公开的示例性实施例的电子装置模块的剖视图；
图2是示出图1中示出的电子装置模块的内部的局部切开透视图；
图3是图1的A部分的局部放大剖视图；
图4A至图4H是示出制造图1中示出的电子装置模块的方法的剖视图；
图5是示意性地示出根据本公开的另一示例性实施例的电子装置模块的剖视图；
图6A至图6C是示出根据本公开的另一示例性实施例的制造电子装置模块的方法的示图；
图7是示意性地示出根据本公开的另一示例性实施例的电子装置模块的剖视图；
图8A至图8C是示出根据本公开的另一示例性实施例的制造电子装置模块的方法的示图。
具体实施方式
现在将参照附图详细描述本公开的示例性实施例。
然而，本公开可按照很多不同的形式来体现，并不应该被解释为局限于在此阐述的实施例。确切地说，这些实施例被提供为使得本公开将是彻底的和完整的，且将把本公开的范围充分地传达给本领域技术人员。
在附图中，为了清晰起见，可夸大元件的形状和尺寸，并将始终使用相同的附图标记来表示相同或相似的元件。
图1A是示意性地示出根据本公开的示例性实施例的电子装置模块的剖视图。另外，图2是示出图1中示出的电子装置模块的内部的局部切开透视图；图3是图1的A部分的局部放大的剖视图。
参照图1至图3，根据本示例性实施例的电子装置模块100可包括电子器件1、板10、成型部30、连接导体20和外部端子28。
电子器件1可包括诸如无源器件1a和有源器件1b的各种器件，并且电子器件1可以是可安装在板上的任何电子器件1。
电子器件1可安装在如下所述的板10的一个表面上或两个表面上。已经在图1中通过示例的方式示出了有源器件1b和无源器件1a都安装在板10的上表面上并且仅无源器件1a安装在板10的下表面上的情况。然而，本发明构思不限于此。也就是说，电子器件1可根据其尺寸或形式以及电子装置模块100的设计以各种形式设置在板10的两个表面上。
电子器件1可按照倒装芯片形式安装在板10上，或者通过键合线2电结合到板10。
可使用本领域中公知的各种板(例如，陶瓷板、印刷电路板(PCB)、柔性板等)作为板10。另外，板10可具有安装在其至少一个表面上的一个或更多个电子器件1。
板10可具有形成在其一个表面上或两个表面上的多个电极13和16。这里，电极可包括：多个安装电极13，用于将电子器件1安装在其上；以及多个外部连接电极16，其中，外部端子28电连接到外部连接电极16。外部连接电极16可被设置为电连接到将在下面描述的连接导体20，并可通过连接导体20连接到外部端子28。
另外，虽然未示出，但板10可具有形成在其两个表面上的布线图案以使安装电极13或者外部连接电极16彼此电连接。
以上描述的根据本示例性实施例的板10可以是包括多个层的多层板，用于形成电连接的电路图案15可形成在多个层之间。
另外，根据本示例性实施例的板10可包括使电极13和16与形成在板10中的电路图案15彼此电连接的导电通道14。
同时，如图1所示，板10可具有形成在其至少一个表面上的电镀布线18。电镀布线可用在以下将要描述的通过电镀形成连接导体20的步骤中。
以上描述的根据本示例性实施例的板10可以是重复地设置有多个相同的安装区域以同时制造多个单独的模块的板。详细地讲，根据本示例性实施例的板10可以是具有宽的面积的四边形形式或者具有长的带形状的板。在这种情况下，可按多个单独的模块安装区域制造电子装置模块。
成型部30可包括形成在板10的上表面上的第一成型部31和形成在板10的下表面上的第二成型部35。
成型部30可密封安装在板10的两个表面上的电子器件1。另外，成型部30可填充在安装在板10上的电子器件1之间以防止在电子器件1之间发生电短路，并可将电子器件1固定到板上，同时包封电子器件1的外部，从而安全地保护电子器件1免受外部冲击。
根据本示例性实施例的成型部30可由包括树脂的绝缘材料(诸如环氧模塑化合物(EMC))形成。然而，本发明构思不限于此。
根据本示例性实施例的第一成型部31可按照其完全覆盖板10的一个表面的形式来形成。另外，本示例性实施例中，已经通过示例的方式描述了所有的电子器件1完全地嵌入到第一成型部31中的情况。然而，本发明构思不限于此，而是可被不同地应用。例如，嵌入到第一成型部31中的至少一个电子器件1可被构造为部分地暴露于第一成型部31的外部。
第二成型部35可形成在板10的下表面上，并可具有形成在其中的一个或更多个连接导体20。
与第一成型部31相似，第二成型部35可形成为使得所有的电子器件1嵌入到其中。可选地，第二成型部35也可按照使一部分电子器件1暴露于第二成型部35的外部的形式形成。
连接导体20可按照连接导体20结合到板10的至少一个表面的形式来设置，并且可具有结合到板10的一端和暴露于成型部30的外部从而连接到外部端子28的另一端。因此，连接导体20可按照连接导体20贯穿成型部30的形式形成在成型部30中。
连接导体20可由导电材料(例如，铜、金、银、铝或者它们的合金)形成。
根据本示例性实施例的连接导体20可以由与电极13和16的材料相同的材料形成。详细地讲，连接导体20可以由与其连接的外部连接电极16的材料相同的材料形成。
因此，在外部连接电极16由铜(Cu)形成的情况下，连接导体20也可以由铜(Cu)形成，从而连接导体20和外部连接电极16可使用相同的材料彼此一体地形成。
根据本示例性实施例的连接导体20可按照类似于圆锥形的形式形成，其中，连接导体20的水平横截面面积朝着连接导体20的一端(即，朝着板10)变小。然而，连接导体20的形式不限于此，而是可以进行各种改变，只要连接导体20的靠近板10的水平横截面面积比连接导体20的靠近成型部件30的外表面的水平横截面面积小即可。
如图3所示，连接导体20的另一端可形成为具有位于通孔37内的凹形。另外，外部端子28的一部分可被引入到通孔37中，从而填充在通孔37的剩余空间中。
在这种情况下，由于外部端子28的所述部分以突出形式插入到通孔37中，因此可增大外部端子28与连接导体20或者外部端子28与成型部30之间的结合力。
然而，本发明构思的构造不限于此，而是可以进行各种变型。例如，连接导体20的另一端可突出为从板10向外凸出，或者可按照连接导体20的另一端与板10的一个表面平行的平坦形状形成。
外部端子28结合到连接导体20的另一端。外部端子28可使电子装置模块100与主板(电子装置模块100安装在主板上)(未示出)彼此电连接并物理连接。外部端子28可按照焊盘的形式形成，但不限于此。即，外部端子28可按照各种形式形成，诸如凸块形式、焊球形式等。
在本示例性实施例中，已经通过示例的方式描述了连接导体20仅形成在第二成型部35中的情况。然而，本发明构思的构造不限于此。也就是说，如果需要，连接导体20也可形成在第一成型部31中。
如图3所示，如上描述构造的根据本示例性实施例的电子装置模块100可包括形成在板10的表面上的保护绝缘层17。保护绝缘层17可形成在板10的一个表面或上两个表面上，并可在覆盖布线图案(未示出)的同时保护形成在板10上的布线图案。
保护绝缘层17可由阻焊层形成。
另外，保护绝缘层17可部分地覆盖形成在板10上的电极13和16。更详细地讲，保护绝缘层17可覆盖根据本示例性实施例的外部连接电极16的未结合到连接电极20的外侧部分。
例如，保护绝缘层17可覆盖外部连接电极16的边缘部。这里，保护绝缘层17不接触连接导体20，而是可形成在与连接导体20分隔开预定距离的位置。因此，在省略第二成型部35的情况下，外部连接电极16可在保护绝缘层17与连接导体20之间部分地暴露。
另外，根据本示例性实施例的第二成型部35可按照第二成型部35覆盖形成在外部连接电极16上的保护绝缘层17的形式来设置。
因此，形成在外部连接电极16上的保护绝缘层17可完全地嵌入到第二成型部35中，并且第二成型部35也可填充在保护绝缘层17与连接导体20之间。
因此，如图3所示，连接导体20不接触保护绝缘层17的结合到外部连接电极16的部分，而是可仅接触第二成型部35。
这种构造可通过以下过程来获得：在制造板的过程中，在形成在外部连接电极16上的保护绝缘层17中形成凹槽17a(见图4A)，在凹槽17a中形成成型部30，然后形成连接导体20。这将在下面对制造电子装置模块的方法的描述中进行详细描述。
接下来，将描述根据本示例性实施例的制造电子装置模块的方法。
图4A至图4H是示出制造图1中示出的电子装置模块的方法的剖视图。
参照图4A至图4H，首先，如图4A所示，可执行制备板10的操作。如上所述，板10可以是多层板，并可具有形成在其两个表面上的安装电极13。另外，板10可具有形成在其下表面上的外部连接电极16。
此外，根据本示例性实施例的板10可具有形成在其一个表面上或两个表面上的保护绝缘层17。如上所述，可形成保护绝缘层17，同时使保护绝缘层17覆盖形成在板10上的布线图案。另外，电极13和16可以完全地嵌入在保护绝缘层17中或者被暴露。
详细地讲，其上安装有电子器件1的安装电极13的大部分可暴露于保护绝缘层17的外部。这里，可在安装电极13的暴露的表面上形成镍/金(Ni/Au)镀层(未示出)以防止在所暴露的表面上形成氧化物膜。
另一方面，外部连接电极16的大部分可嵌入到保护绝缘层17中，并可通过形成在保护绝缘层17中的凹槽17a部分地暴露至外部。
这里，在外部连接电极16的暴露的部分上可不形成镍/金(Ni/Au)镀层。因此，可根据暴露环境或暴露时间，在外部连接电极16a的暴露的表面上形成诸如氧化物膜的绝缘膜16a(见图4B)。
在本示例性实施例中，在保护绝缘层17中，可按照比外部连接电极16的面积小的环形形状形成凹槽17a，对应于电极16的形状。更具体地讲，凹槽17a的外轮廓线(例如，外径)可与外部连接电极16的外轮廓线分隔开预定距离。
然而，本发明构思不限于此。即，如果需要，凹槽17a的外轮廓线可与外部连接电极16的外轮廓线相同，或者凹槽17a的外轮廓线可大于外部连接电极16的外轮廓线。然而，凹槽17a的内轮廓线可小于外部连接电极16的外轮廓线。可在保护绝缘层17形成在板10上的工艺中形成凹槽17a。然而，本发明构思不限于此。也就是说，如果需要，也可通过以下方法形成凹槽17a：形成保护绝缘层17完全地覆盖外部连接电极16和安装电极13，然后去除安装电极13上的那部分。
然后，如图4B所示，可执行在板10的一个表面(即，上表面)上安装电子器件1的操作。可通过以下方法执行本操作：按照丝网印刷等方式在形成在板10的一个表面上的安装电极13上印刷焊膏，在焊膏上放置电子器件1，然后通过回流工艺施加热以使焊膏熔化并使焊膏固化。
然而，本操作不限于此，而是可通过以下方式执行本操作：在板10的一个表面上放置电子器件1，然后使用键合线2使形成在板10上的安装电极13和电子器件1的电极彼此电连接。
同时，在该操作中，通过在回流工艺中施加的热，可在板10的外部连接电极16的通过保护绝缘层17的凹槽暴露的表面上形成绝缘膜16a。
然后，可执行在板10的一个表面上形成第一成型部31的操作。在本操作中，如图4C所示，首先，可将其上安装有电子器件1的板10设置在模具90中。
然后，向模具90中注入成型树脂以形成如图4D所示的第一成型部31。因此，可通过第一成型部31保护安装在板10的一个表面(即，上表面)上的电子器件1免受外部环境影响。
然后，如图4E所示，可执行在板10的下表面上安装电子器件1的操作。可通过以下方法执行本操作：按照丝网印刷等方式在安装电极13上印刷焊膏，在焊膏上放置电子器件1，然后通过回流工艺施加热以使焊膏熔化并使焊膏固化。
接下来，如图4F所示，可执行在板10的下部形成第二成型部35的操作。像图4C中示出的情况一样，也可通过将板10设置在模具90(见图4C)中，然后向模具90中注入成型树脂来执行本操作。
在该步骤中，形成成型部30的成型树脂可被引入到形成在保护绝缘层17中的凹槽17a中，从而填充在凹槽17a中。因此，成型部30可通过凹槽17a接触外部连接电极16。
同时，可在通过保护绝缘层17的凹槽17a暴露于外部的外部连接电极16上形成绝缘膜(例如，氧化物膜)16a。因此，形成成型部30的成型树脂(例如，EMC)可在接触绝缘膜16a而不直接接触外部连接电极16的同时结合到绝缘膜16a。因此，与成型部30直接结合到金属(诸如铜(Cu))或导体的情况相比，成型部30可更牢固地结合到外部连接电极16。
然后，可执行形成连接导体20的操作。
首先，如图4G所示，可在第二成型部35中形成通孔37。可使用激光钻孔形成通孔37。
通孔37可大体上具有其横截面面积朝着板10变小的圆锥形式。
另外，形成在保护绝缘层17中的通孔37可沿着形成在保护绝缘层17中的凹槽17a形成。
通孔37的位于保护绝缘层17的内部的横截面面积(或直径)比由凹槽17a的外周形成的面积(或直径)小。另外，通孔37的位于保护绝缘层17的外部的横截面面积比由凹槽17a的外周形成的面积大。
因此，在制造电子装置模块的方法中，可利用激光仅照射成型部30，而不利用激光照射保护绝缘层17来形成通孔37。因此，通孔37的内表面可由同一材料(例如，EMC)完整地形成，从而可完整均匀地形成通孔37的内表面。
同时，由于保护绝缘层17部分地暴露在成型部30中，使得在使用激光照射保护绝缘层17的情况下，保护绝缘层17会由于由激光照射引起的热冲击等从外部连接电极16剥落。在这种情况下，剥落的部分在镀覆工艺中会成为阻碍镀覆的因素。
然而，如本示例性实施例中那样，在使成型部30通过绝缘膜16a更牢固地结合到外部连接电极16并且通过激光仅去除成型部30的情况下，保护绝缘层17不被激光照射，从而可解决上述问题。
这里，虽然会使用激光照射设置在凹槽17a的中央的保护绝缘膜17，但由于设置在凹槽17a的中央的保护绝缘膜17被完全地去除，因此不会在设置在凹槽17a的中央的保护绝缘膜17中出现上述的剥落问题。
然后，可在通孔37中填充导电材料以形成如图4H中示出的连接导体20。
可通过镀覆工艺形成根据本示例性实施例的连接导体20。在连接导体20由铜(Cu)形成的情况下，可执行铜镀覆。
这里，可仅利用电镀实施镀覆工艺。在这种情况下，可利用形成在板10上的电镀布线(未示出)将导电材料从板10的外部连接电极16顺序地填充在通孔37中，以形成连接导体20。然而，本发明构思不限于此。也就是说，如果需要，也可使用无电镀覆。
同时，如上所述，根据本示例性实施例的成型部30可由环氧模塑化合物(EMC)形成。通常，已知的是，在EMC(为热固性树脂)的表面上不容易执行镀覆，也就是说，不容易使金属结合到EMC的表面。
因此，在根据本示例性实施例的制造电子装置模块的方法中，可使用机械联锁、挂钩和锚固原理或锚固效应以在EMC的表面上镀覆导体。机械联锁、挂钩和锚固原理可指粘附剂渗透到即将被粘附的材料的表面的不规则结构(粗糙结构)中，从而通过机械结合而粘附到所述材料的表面的原理。
也就是说，在根据本示例性实施例的制造电子装置模块的方法中，可使用以下方法：将由EMC形成的通孔37的内表面形成得尽可能粗糙，并在镀覆工艺中通过锚固效应将镀覆材料结合到通孔37的内表面。
为此，在本示例性实施例中，在使用激光形成通孔37的步骤中，可以尽可能增大通孔37的内表面的表面粗糙度，从而形成不规则的表面结构。这里，可通过调节激光的种类、激光的光斑尺寸、激光的功率来增大表面粗糙度。
因此，即使成型部30由EMC形成，也可使连接导体20和通孔37的内表面的异质界面彼此容易地结合。
同时，为了增大连接导体20与成型部30之间的结合力，可进行各种变型。例如，在将催化剂金属(诸如金、铂或钯等)设置在镀覆目标区域中之后，可执行实质上的铜镀覆。
另外，为了显著地减小由于激光照射而在外部连接电极16中产生的冲击的影响，可局部地蚀刻暴露在通孔37中的外部连接电极16。
另外，本发明构思不限于上述方法，而是可以进行各种修改。例如，在按照镀覆方式将连接导体20部分地形成在通孔37中之后，可按照丝网印刷方式涂敷导电膏以在使导电膏完全地填充在通孔37中的同时形成连接导体20。
在通过如上所述的步骤形成连接导体20后，可在连接导体20的另一端形成外部端子28，从而完成根据图1中示出的本示例性实施例的电子装置模块100。
这里，可按照各种形式(诸如凸块形式或焊球形式等，而非焊盘形式)形成外部端子28。
另外，如上所述，由于在形成通孔37的工艺中，热冲击未施加到保护绝缘层17，因此通孔37的内表面可仅由成型部30的材料形成。
因此，即使连接导体20在从外部连接电极16被顺序地填充在通孔37的同时而形成，保护绝缘层17也不会从外部连接电极16剥落。然而，本发明构思不限于此。也就是说，如果需要，也可使用无电镀覆。
同时，由于保护绝缘层17部分地暴露在成型部30中，使得在使用激光照射保护绝缘层17的情况下，保护绝缘层17会由于由激光照射引起的热冲击等从外部连接电极16剥落。在这种情况下，剥落的部分在镀覆工艺中会成为阻碍镀覆的因素。
在根据本示例性实施例的通过上述操作制造的电子装置模块100中，可在板10的两个表面上安装电子器件1并可通过成型部30来密封电子器件1。因此，可在一个电子装置模块100中安装很多器件，并可容易地保护这些器件免受外部环境影响。
另外，连接导体20可按照镀覆方式形成在成型部30中，并连接到外部端子28。因此，即使在双侧成型结构或封装堆叠结构中，也可非常容易地形成使板10与外电源彼此电连接的导体路径和电路布线，从而可容易地制造电子装置模块。
同时，根据现有技术，在将外部端子直接形成在由铜(Cu)形成的外部连接电极16上的情况下，在使用镍(Ni)或金(Au)镀覆外部连接电极16的暴露的表面以形成凸块下金属结构(underbumpmetallization,UBM)之后，将外部端子28结合到UBM上。
这是为了防止暴露的外部连接电极16由于在回流工艺(为了安装器件等)中施加到外部连接电极16的热而被氧化。
然而，在根据本示例性实施例的制造电子装置模块的方法中，外部端子28不直接形成在板10上，而是通过连接导体20形成在成型部30上。
更具体地讲，在板10的外部连接电极16由保护绝缘层17覆盖的状态下，可安装电子器件并可形成成型部30，可使通孔37位于成型部30中，并可形成连接导体20。
因此，由于外部连接电极16暴露于外部的时间短并且在外部连接电极16暴露于外部之后不执行回流工艺，因此具有高的温度的热不会施加到外部连接电极16。因此，即使不像现有技术中那样将UBM形成在外部连接电极16上，外部连接电极16也不会容易地被氧化。因此，由于可省略形成UBM的工艺，所以可非常容易地制造电子装置模块。
由于如上所述的制造电子装置模块的方法，在根据本示例性实施例的电子装置模块100中，由铜形成的连接导体20可直接结合到由铜形成的外部连接电极16。也就是说，根据本示例性实施例的外部连接电极16和连接导体20可由相同的金属(例如，铜)彼此一体地形成，而不在它们之间的结合表面上设置异种金属(例如UBM)。
因此，由于在外部连接电极16与连接导体20之间不存在由异种金属形成的界面，因此可保证外部连接电极16与连接导体20之间的结合的可靠性。
另外，在根据本示例性实施例的制造电子装置模块的方法中，在形成成型部30之前，凹槽17a可局部地形成在保护绝缘层17中，并且绝缘膜16a可形成在通过凹槽17a暴露的外部连接电极上。
另外，成型部30可通过绝缘膜16a结合到外部连接电极16。因此，可增大成型部30与外部连接电极16之间的结合力，从而成型部30可非常牢固地结合到外部连接电极16。
另外，由于在成型部30填充在凹槽17a中之后在成型部30中形成通孔37，因此保护绝缘层17不会暴露于通孔37的内表面，通孔37的内表面可仅由成型部30形成。因此，可防止由于在激光钻孔工艺中激光照射到保护绝缘层17而使保护绝缘层17从外部连接电极16剥落。
根据本示例性实施例的连接导体可通过电镀从外部连接电极16生长并形成。因此，在位于通孔37中的保护绝缘层17被暴露并从外部连接电极16部分地剥落的情况下，剥落的保护绝缘层17会妨碍连接导体20的生长，使得难以正常地形成连接导体。
然而，如上所述，在根据本示例性实施例的制造电子装置模块的方法中，由于通孔37的内表面仅由成型部30形成，因此可彻底解决上述问题。因此，可保证镀覆的可靠性。
同时，虽然已经通过本示例性实施例中的示例的方式描述了在形成第一成型部31之后形成第二成型部35，然而本发明构思不限于此，而是可以以不同方式实施。例如，可首先形成第二成型部35，或者可同时形成第一成型部31和第二成型部35。
图5是示意性地示出根据本公开的另一示例性实施例的电子装置模块的剖视图。
参照图5，在根据本示例性实施例的电子装置模块200中，连接导体20可完全填充在通孔37中。另外，外部端子28可结合到连接导体20的另一端。
在这种情况下，外部端子28与连接导体20之间的结合的表面可与第二成型部35的外表面共面。
如上所述，根据本示例性实施例的连接导体20可以各种形式进行变型。
图6A至图6C是示出根据本公开的另一示例性实施例的制造电子装置模块的方法的示图，其中，图6A示出了对应于图4A的操作，图6B示出了对应于图4F的操作，图6C示出了图4G的操作。
除了形成在保护绝缘层17中的凹槽17a的形状和凹槽形成方法之外，根据本示例性实施例的制造电子装置模块的方法与根据上述示例性实施例的制造电子装置模块的方法相似。
首先，参照图6A，在根据本示例性实施例的制造电子装置模块的方法中，形成在保护绝缘层17中的凹槽17a可按照圆柱形状或开口形状而非环形形状来形成。在这种情况下，由于外部连接电极16的大部分暴露于外部，因此在制造过程中，绝缘膜16a可形成在外部连接电极16的整个暴露的表面上。
这里，可在制造保护绝缘层17的过程中形成凹槽17a，其中，凹槽17a形成在保护绝缘层17中并具有圆柱形状。另外，也可通过形成保护绝缘层17并在保护绝缘层17上执行激光加工工艺或蚀刻工艺等形成凹槽17a。
然后，在执行图4B至图4E中示出的操作之后，可执行形成成型部30的操作，如图6B所示。这里，第二成型部35可填充在形成在保护绝缘层17中的凹槽17a中。另外，成型部30可通过绝缘膜16a牢固地结合到外部连接电极16。
然后，可形成通孔37，如图6C所示。如上述示例性实施例中一样，可通过激光钻孔形成通孔37。
然后，可蚀刻外部连接电极16的暴露到通孔37中的表面以去除绝缘膜16a。因此，可形成图4G中示出的结构。
然后，在按照电镀方式形成如图4H中示出的连接导体20之后，可在连接导体20的末端形成外部端子28以制造图5中示出的电子装置模块。
图7是示意性地示出根据本公开的另一示例性实施例的电子装置模块的剖视图。
参照图7，除了成型部31仅形成在板10的一个表面上之外，根据本示例性实施例的电子装置模块300可与图1中示出的电子装置模块100相似。在这种情况下，由于仅形成一个成型部31，因此可减少制造步骤的数量并降低制造成本。
另外，在本示例性实施例中，可将保护绝缘层17设置为与外部连接电极16分隔开预定距离，而不覆盖或接触外部连接电极16。因此，外部连接电极16可完全地暴露于保护绝缘层17的外部。
可通过图8A和图8B示出的方法来制造这种结构。
图8A至图8C是示出在制造根据本公开的另一示例性实施例的电子装置模块的方法中制造图7中示出的连接端子的结构的方法的示图。
首先，参照图8A，在制造根据本示例性实施例的电子装置模块的方法中，形成在保护绝缘层17中的凹槽17a可像图6A和图6B中示出的示例性实施例一样按照圆柱形状或开口形状而不是环形形状来形成。在这种情况下，由于外部连接电极16的大部分暴露于外部，因此在制造过程中，绝缘膜16a可形成在外部连接电极16的整个暴露的表面上。
这里，可在制造保护绝缘层17的过程中形成凹槽17a，其中，凹槽17a形成在保护绝缘层17中并具有圆柱形状。另外，也可通过形成保护绝缘层17并在保护绝缘层17上执行激光加工工艺等来形成凹槽17a。
另外，可将保护绝缘层17设置为与外部连接电极16分隔开预定距离，而不覆盖或接触外部连接电极16。因此，外部连接电极16可完全地暴露于保护绝缘层17的外部。
然后，在执行图4B至图4E中示出的操作以完成第一成型部之后，可执行形成第二成型部35的操作，如图8B所示。这里，可将第二成型部35填充在形成在保护绝缘层17中的凹槽17a中。另外，第二成型部35可通过绝缘膜16a牢固地结合到外部连接电极16。
然后，可形成通孔37，如图8C所示。然后，可蚀刻外部连接电极16的暴露到通孔37中的表面以去除绝缘膜16a，从而形成图4G中示出的结构。
然后，在如图4H中示出的按照电镀方式形成连接导体20之后，可在连接导体20的末端形成外部端子28，从而完成电子装置模块。
如上所述，在根据本公开的示例性实施例的电子装置模块中，电子器件可安装在板的两个表面上并可通过成型部来密封。因此，可在一个电子装置模块中安装很多器件，并可容易地保护这些器件免受外部环境影响。
另外，成型部可通过绝缘膜直接结合到外部连接电极。因此，成型部可非常牢固地结合到外部连接电极。
此外，可防止保护绝缘层由于在激光钻孔工艺中激光照射到保护绝缘层而从外部连接电极剥落。
虽然已经在上面示出和描述了示例性实施例，但本领域技术人员将清楚的是，在不脱离由权利要求限定的本发明的范围的情况下，可以做出修改和变型。

Claims (19)

1.一种电子装置模块，所述电子装置模块包括：
板，包括至少一个安装电极和至少一个外部连接电极，并具有位于板的外表面上的保护绝缘层；
至少一个电子器件，安装在安装电极上；
成型部，密封电子器件；
至少一个连接导体，所述连接导体的一端结合到板的外部连接电极，所述连接导体贯穿成型部而被设置在成型部内，
其中，保护绝缘层与连接导体分隔开。
2.根据权利要求1所述的电子装置模块，其中，成型部设置在保护绝缘层与连接导体之间。
3.根据权利要求1所述的电子装置模块，其中，保护绝缘层覆盖外部连接电极的一部分。
4.根据权利要求1所述的电子装置模块，其中，保护绝缘层与外部连接电极分隔开。
5.根据权利要求1所述的电子装置模块，其中，成型部的一部分结合到外部连接电极。
6.根据权利要求5所述的电子装置模块，其中，绝缘膜设置在成型部与外部连接电极之间。
7.根据权利要求1所述的电子装置模块，其中，成型部由环氧模塑化合物形成。
8.根据权利要求1所述的电子装置模块，所述电子装置模块还包括结合到连接导体的另一端的至少一个外部端子。
9.一种制造电子装置模块的方法，所述方法包括：
准备板，所述板包括至少一个安装电极和至少一个外部连接电极并且具有形成在板的外表面上的保护绝缘层；
在安装电极上安装至少一个电子器件；
形成密封电子器件的成型部；
在不使保护绝缘层暴露的情况下在成型部中形成至少一个通孔；
通过利用镀覆方法在通孔中形成至少一个连接导体。
10.根据权利要求9所述的方法，其中，安装所述至少一个电子器件的步骤包括在板的两个表面上安装多个电子器件。
11.根据权利要求9所述的方法，其中，成型部形成在板的两个表面上。
12.根据权利要求9所述的方法，其中，形成至少一个通孔的步骤包括利用激光工艺增大通孔的内表面的粗糙度。
13.根据权利要求9所述的方法，其中，使用环氧模塑化合物形成成型部，以及通过铜镀覆形成连接导体。
14.根据权利要求9所述的方法，所述方法还包括在连接导体上形成至少一个外部端子。
15.根据权利要求9所述的方法，其中，将板制备为在板的至少一个表面上形成镀覆布线，以及通过电镀形成连接导体。
16.根据权利要求9所述的方法，其中，准备板的步骤包括：
形成安装电极和外部连接电极；
形成保护绝缘层，同时使外部连接电极部分地暴露或全部暴露。
17.根据权利要求16所述的方法，其中，保护绝缘层形成在外部连接电极上，同时保护绝缘层具有使外部连接电极部分地暴露的至少一个凹槽。
18.根据权利要求17所述的方法，其中，所述凹槽具有环形形状或开口形状。
19.根据权利要求17所述的方法，其中，形成通孔的步骤包括使外部连接电极的部分面积暴露，其中，所述面积比形成在保护绝缘层中的凹槽的面积小。
CN201510387300.4A 2014-07-04 2015-07-03 电子装置模块及其制造方法 Expired - Fee Related CN105244327B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20140083834 2014-07-04
KR10-2014-0083834 2014-07-04
KR1020140147111A KR101922873B1 (ko) 2014-07-04 2014-10-28 전자 소자 모듈 제조 방법
KR10-2014-0147111 2014-10-28

Publications (2)

Publication Number Publication Date
CN105244327A true CN105244327A (zh) 2016-01-13
CN105244327B CN105244327B (zh) 2018-04-13

Family

ID=55018067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510387300.4A Expired - Fee Related CN105244327B (zh) 2014-07-04 2015-07-03 电子装置模块及其制造方法

Country Status (2)

Country Link
US (1) US10356911B2 (zh)
CN (1) CN105244327B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359033A (zh) * 2016-03-15 2017-11-17 罗姆股份有限公司 芯片电阻器及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102117477B1 (ko) * 2015-04-23 2020-06-01 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
JP2021190847A (ja) * 2020-05-29 2021-12-13 株式会社村田製作所 高周波モジュールおよび通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100101836A1 (en) * 2007-07-06 2010-04-29 Murata Manufacturing Co., Ltd. Method of forming hole for interlayer connection conductor, method of producing resin substrate and component-incorporated substrate, and resin substrate and component-incorporated substrate
US8139368B2 (en) * 2007-11-20 2012-03-20 Murata Manufacturing Co., Ltd. Component-containing module
WO2013099963A1 (ja) * 2011-12-27 2013-07-04 京セラ株式会社 電子部品
CN103325760A (zh) * 2012-03-22 2013-09-25 矽品精密工业股份有限公司 形成于半导体基板上的导电凸块及其制法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2415294B (en) * 2004-01-27 2007-10-10 Murata Manufacturing Co Laminated electronic part and its manufacturing method
JP5054440B2 (ja) * 2007-06-15 2012-10-24 新光電気工業株式会社 電子部品内蔵基板の製造方法及び電子部品内蔵基板
KR20090060483A (ko) 2007-12-10 2009-06-15 아페리오(주) 패드 위의 레이저 비아 홀 형성 방법
JP2013080756A (ja) 2011-09-30 2013-05-02 National Institute Of Advanced Industrial & Technology プリント配線板用積層構造体およびプリント配線板の製造方法
KR101274460B1 (ko) 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR101829936B1 (ko) 2013-05-22 2018-02-19 삼성전기주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100101836A1 (en) * 2007-07-06 2010-04-29 Murata Manufacturing Co., Ltd. Method of forming hole for interlayer connection conductor, method of producing resin substrate and component-incorporated substrate, and resin substrate and component-incorporated substrate
US8139368B2 (en) * 2007-11-20 2012-03-20 Murata Manufacturing Co., Ltd. Component-containing module
WO2013099963A1 (ja) * 2011-12-27 2013-07-04 京セラ株式会社 電子部品
CN103325760A (zh) * 2012-03-22 2013-09-25 矽品精密工业股份有限公司 形成于半导体基板上的导电凸块及其制法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359033A (zh) * 2016-03-15 2017-11-17 罗姆股份有限公司 芯片电阻器及其制造方法

Also Published As

Publication number Publication date
US10356911B2 (en) 2019-07-16
US20160007463A1 (en) 2016-01-07
CN105244327B (zh) 2018-04-13

Similar Documents

Publication Publication Date Title
US12094725B2 (en) Leadframe package with pre-applied filler material
KR101858952B1 (ko) 반도체 패키지 및 이의 제조 방법
KR100231276B1 (ko) 반도체패키지의 구조 및 제조방법
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
KR20170002830A (ko) 전자 소자 모듈 및 그 제조 방법
CN105280624A (zh) 电子装置模块及其制造方法
US10658304B2 (en) Semiconductor device and method for manufacturing the same
CN105244327A (zh) 电子装置模块及其制造方法
US20040229418A1 (en) Electronic device and method of manufacturing the same, chip carrier, circuit board, and electronic instrument
KR20160084666A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
JP2008198916A (ja) 半導体装置及びその製造方法
US20180240738A1 (en) Electronic package and fabrication method thereof
US10219380B2 (en) Electronic device module and manufacturing method thereof
KR20130112353A (ko) 반도체 패키지 및 그 제조방법
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
JP6356354B2 (ja) 高周波モジュール
KR20160010246A (ko) 전자 소자 모듈 및 그 제조 방법
KR101922873B1 (ko) 전자 소자 모듈 제조 방법
JP4364181B2 (ja) 半導体装置の製造方法
CN101958292A (zh) 印刷电路板、封装件及其制造方法
JP2022048118A (ja) 信頼性及び検査能力を改善したパッケージ化半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180413

CF01 Termination of patent right due to non-payment of annual fee