Nothing Special   »   [go: up one dir, main page]

CN105679902B - 微型发光二极管 - Google Patents

微型发光二极管 Download PDF

Info

Publication number
CN105679902B
CN105679902B CN201610133692.6A CN201610133692A CN105679902B CN 105679902 B CN105679902 B CN 105679902B CN 201610133692 A CN201610133692 A CN 201610133692A CN 105679902 B CN105679902 B CN 105679902B
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
micro
led
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610133692.6A
Other languages
English (en)
Other versions
CN105679902A (zh
Inventor
陈立宜
张佩瑜
詹志辉
张俊仪
林师勤
李欣薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mikro Mesa Technology Co Ltd
Original Assignee
Mikro Mesa Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/718,106 external-priority patent/US9219197B1/en
Application filed by Mikro Mesa Technology Co Ltd filed Critical Mikro Mesa Technology Co Ltd
Publication of CN105679902A publication Critical patent/CN105679902A/zh
Application granted granted Critical
Publication of CN105679902B publication Critical patent/CN105679902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0033—Devices characterised by their operation having Schottky barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种微型发光二极管，其包含第一型半导体层、第二型半导体层、第一边缘隔离结构、第一电极以及第二电极。第二型半导体层连接第一型半导体层。第一边缘隔离结构连接第一型半导体层。第一电极电性耦接第一型半导体层。第一型半导体层的边缘在第一电极上的垂直投影的至少一部分与第一电极重叠。第一边缘隔离结构位于第一型半导体层的至少一部分上。第二电极电性耦接第二型半导体层。第一电极与第二电极中的至少一个为至少部分是透明的。借此，本发明的微型发光二极管，可减少发生在微型发光二极管的侧表面的非辐射复合，从而增加微型发光二极管的效率。并且，微型发光二极管的漏电流可被减少，有助于微型发光二极管继续微型化。

Description

微型发光二极管
技术领域
本发明涉及一种微型发光二极管。
背景技术
近年来，发光二极管(light-emitting diode,LED)已经普遍使用在一般和商业照明应用中。作为光源，发光二极管具有许多优点，包含较低的能量消耗、较长的寿命、更小的尺寸以及较快的开关速度，因此传统的照明光源，例如白炽灯，逐渐被发光二极管光源所替换。在一发光二极管中，当电子与电洞跨过半导体带隙而复合，复合能量会以光子的形式发射并产生光线。此复合机制就是所谓的辐射复合(radiative recombination)。
使用微型的发光二极管阵列来控制电流流动与维持效率与均匀性的发光二极管显示器，是目前业界亟欲投入研发资源进行研究的项目之一。
发明内容
依据本发明的一实施方式，一种微型发光二极管(micro-LED)包含第一型半导体层、第二型半导体层、第一边缘隔离结构、第一电极以及第二电极。第二型半导体层连接第一型半导体层。第一边缘隔离结构连接第一型半导体层。第一电极电性耦接第一型半导体层。第一型半导体层的边缘在第一电极上的垂直投影的至少一部分与第一电极重叠。第一边缘隔离结构位于第一型半导体层的所述至少一部分上。第二电极电性耦接第二型半导体层。第一电极与第二电极中的至少一个为至少部分是透明的。
在本发明的一个或多个实施方式中，上述的第一型半导体层的所述边缘在第一电极上的所述垂直投影完全与第一电极重叠，且第一边缘隔离结构至少部分位于第一型半导体层的所述垂直投影上。
在本发明的一个或多个实施方式中，上述的第一型半导体层的所述边缘在第一电极上的所述垂直投影完全与第一电极重叠，且第一边缘隔离结构完全位于第一型半导体层的所述垂直投影上。
在本发明的一个或多个实施方式中，上述的第一边缘隔离结构为介电层。
在本发明的一个或多个实施方式中，上述的第一型半导体层与第二型半导体层形成第一PN接面(p-n junction)。第一边缘隔离结构与第一型半导体层形成第二PN接面。第一电极与第二电极配置以正向偏压第一PN接面，并反向偏压第二PN接面。
在本发明的一个或多个实施方式中，上述的第一型半导体层为P型半导体层。第二型半导体层与第一边缘隔离结构为N型半导体层。
在本发明的一个或多个实施方式中，上述的第一型半导体层为N型半导体层。第二型半导体层与第一边缘隔离结构为P型半导体层。
在本发明的一个或多个实施方式中，上述的第一型半导体层与第二型半导体层形成PN接面。第一边缘隔离结构与第一型半导体层形成萧特基阻障(Schottky barrier)。
在本发明的一个或多个实施方式中，上述的第一边缘隔离结构为第一型半导体层的电浆处理(plasma-treated)部位。
在本发明的一个或多个实施方式中，上述的第一型半导体层的电阻率为ρ1，第一边缘隔离结构为电阻率为ρh的高电阻率层，且ρh>ρ1。
在本发明的一个或多个实施方式中，上述的第一边缘隔离结构为电子阻挡层，且第一型半导体层为N型半导体层。
在本发明的一个或多个实施方式中，上述的第一边缘隔离结构为电洞阻挡层，且第一型半导体层为P型半导体层。
在本发明的一个或多个实施方式中，上述的第一电极与第二电极中的所述至少一个为完全透明的。
在本发明的一个或多个实施方式中，上述的第一电极经由第一边缘隔离结构的至少一个通道电性耦接第一型半导体层。第一边缘隔离结构在第一型半导体层与第一电极之间形成所述至少一个通道。
在本发明的一个或多个实施方式中，横向方向上的电流扩散长度(currentspreading length)正比于上述的第一型半导体层的电阻率与厚度分别为ρ1与t1，第二型半导体层的电阻率与厚度分别为ρ2与t2，且
在本发明的一个或多个实施方式中，上述的微型发光二极管还包含第二边缘隔离结构。第二边缘隔离结构连接第二型半导体层。第二电极延伸穿过第二边缘隔离结构的至少一个通道以电性耦接第二型半导体层。第二边缘隔离结构在第二型半导体层与第二电极之间形成所述至少一个通道。
在本发明的一个或多个实施方式中，上述的第一电极经由第一边缘隔离结构的所述至少一个通道至少部分覆盖第一型半导体层的暴露部分。
在本发明的一个或多个实施方式中，上述的第二电极至少部分接触第二型半导体层。
在本发明的一个或多个实施方式中，上述的第一电极至少部分接触第一型半导体层。
在本发明的一个或多个实施方式中，上述的微型发光二极管还包含主动层。主动层设置于第一型半导体层与第二型半导体层之间。第一边缘隔离结构设置于第一型半导体层的至少一部分与主动层之间。
在本发明的一个或多个实施方式中，上述的第一边缘隔离结构接触主动层。
在本发明的一个或多个实施方式中，上述的第一边缘隔离结构设置于第一型半导体层中且未接触主动层。
在本发明的一个或多个实施方式中，上述的微型发光二极管还包含第二边缘隔离结构。第二边缘隔离结构设置于第二型半导体层的至少一部分与主动层之间。
在本发明的一个或多个实施方式中，上述的微型发光二极管还包含第二边缘隔离结构。第二边缘隔离结构连接第二型半导体层。第二电极延伸穿过第二边缘隔离结构的至少一个通道以电性耦接第二型半导体层。第二边缘隔离结构在第二型半导体层与第二电极之间形成所述至少一个通道。
在本发明的一个或多个实施方式中，上述的第一边缘隔离结构的所述至少一个通道以开口的形式呈现。
依据本发明的一实施方式，一种微型发光二极管显示器包含基板以及上述的微型发光二极管。基板具有接合电极。第一型半导体层、第二型半导体层、第一边缘隔离结构、第一电极与第二电极的组合连接接合电极。第一型半导体层邻近基板，且第二型半导体层远离基板。
依据本发明的一实施方式，一种微型发光二极管显示器包含基板以及上述的微型发光二极管。第一型半导体层、第二型半导体层、第一边缘隔离结构、第一电极与第二电极的组合连接基板。第一型半导体层邻近基板，第二型半导体层远离基板，且第一电极作为基板的接合电极。
依据本发明的一实施方式，一种微型发光二极管显示器包含基板以及上述的微型发光二极管。基板具有接合电极。第一型半导体层、第二型半导体层、第一边缘隔离结构、第一电极与第二电极的组合连接接合电极。第一型半导体层远离基板，且第二型半导体层邻近基板。
依据本发明的一实施方式，一种微型发光二极管显示器包含基板以及上述的微型发光二极管。第一型半导体层、第二型半导体层、第一边缘隔离结构、第一电极与第二电极的组合连接基板。第一型半导体层远离基板，第二型半导体层邻近基板，且第二电极作为基板的接合电极。
第一边缘隔离结构的通道可引导大部分的电流进入主动层的特定区域。当微型发光二极管正向偏压时，电荷载子由所述通道流动至第一型半导体层与第二型半导体层之间的接面。由于第一边缘隔离结构隔离微型发光二极管的边缘的至少一部分，因此很少或几乎没有电荷载子会散布至微型发光二极管的侧表面。因此，可减少发生在微型发光二极管的侧表面的非辐射复合(non-radiative recombination)，从而增加微型发光二极管的效率。
并且，由于第一边缘隔离结构的限制使得很少或几乎没有电荷载子散布至微型发光二极管的侧表面，因此不管微型发光二极管的侧表面上的晶格缺陷，微型发光二极管的漏电流(leakage current)可被减少，这有助于微型发光二极管继续微型化。
以上所述仅是用以阐述本发明所欲解决的问题、解决问题的技术手段、及其产生的功效等等，本发明的具体细节将在下文的实施方式及相关图式中详细介绍。
附图说明
图1为根据本发明一实施方式绘示微型发光二极管设置于接收基板上的剖面侧视图。
图2A为根据本发明一实施方式绘示块状发光二极管基材的剖面侧视图。
图2B为绘示图2A中的PN二极管层的放大图。
图2C为根据本发明一实施方式绘示将经图案化的边缘隔离结构形成在图2A中的PN二极管层上的剖面侧视图。
图2D为根据本发明一实施方式绘示将第一导电层形成在图2C中的经图案化的边缘隔离结构上的剖面侧视图。
图2E为根据本发明一实施方式绘示载体基板与粘合层的剖面侧视图。
图2F为根据本发明一实施方式绘示将图2D所示的结构与图2E所示的结构相互接合的剖面侧视图。
图2G为根据本发明一实施方式绘示由图2F所示的接合结构移除成长基材并薄化PN二极管层的剖面侧视图。
图2H为根据本发明一实施方式绘示蚀刻图2G所示的PN二极管层与第一导电层以形成微型PN二极管的剖面侧视图。
图2I为根据本发明一实施方式绘示转移头将微型发光二极管由图2H所示的载体基板拾起的剖面侧视图。
图3为根据本发明第一实施方式绘示图1中的微型发光二极管的放大剖面图。
图4A为根据本发明一实施方式绘示边缘隔离结构的俯视图。
图4B为根据本发明另一实施方式绘示边缘隔离结构的俯视图。
图4C为根据本发明另一实施方式绘示边缘隔离结构的俯视图。
图4D为根据本发明另一实施方式绘示边缘隔离结构的俯视图。
图4E为根据本发明另一实施方式绘示边缘隔离结构的俯视图。
图5A为根据本发明第二实施方式绘示图1中的微型发光二极管的放大剖面图。
图5B为根据本发明第三实施方式绘示图1中的微型发光二极管的放大剖面图。
图6A为根据本发明一实施方式绘示微型发光二极管设置于接收基板上的剖面图。
图6B为根据本发明一实施方式绘示图6A中的微型发光二极管的放大剖面图。
图6C为根据本发明一实施方式绘示图6A中的微型发光二极管的放大剖面图。
图7A为根据本发明一实施方式绘示微型发光二极管设置于接收基板上的剖面图。
图7B为根据本发明一实施方式绘示图7A中的微型发光二极管的放大剖面图。
图8为根据本发明另一实施方式绘示微型发光二极管的放大剖面图。
图9A为根据本发明一实施方式绘示微型发光二极管设置于接收基板上的剖面图。
图9B为根据本发明一实施方式绘示图9A中的微型发光二极管的放大剖面图。
图9C为根据本发明另一实施方式绘示图9A中的微型发光二极管的放大剖面图。
图9D为根据本发明另一实施方式绘示图9A中的微型发光二极管的放大剖面图。
图9E为根据本发明另一实施方式绘示图9A中的微型发光二极管的放大剖面图。
图9F为根据本发明另一实施方式绘示图9A中的微型发光二极管的放大剖面图。
图9G为根据本发明另一实施方式绘示图9A中的微型发光二极管的放大剖面图。
图10为根据本发明一实施方式绘示接收基板的剖面图。
图11为根据本发明另一实施方式绘示接收基板的剖面图。
图12为根据本发明一实施方式绘示主动矩阵显示(active matrix display)中带有2T1C电路的子像素的电路图。
图13为根据本发明一实施方式绘示子像素的电路图。
具体实施方式
以下将以图式公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些现有惯用的结构与元件在图式中将以简单示意的方式绘示。
本发明的实施方式描述微型半导体元件以及用来转移至接收基板的微型半导体元件(例如微型发光二极管)阵列的形成方法。举例来说，接收基板可以是，但不限于，显示基板。
在不同的实施方式中，相关描述可参照附图。然而，某些实施方式可不依这些特定细节中的一个或多个而实施，或可结合其他已知方法或配置而实施。在以下描述中将对许多特定细节进行阐述，例如特定的配置、尺寸与工艺等，以供彻底理解本发明。在其他实施例中，现有的半导体工艺与制造技术不会特别详细描述，以免不必要地模糊本发明的技术特征。本说明书中通篇所记载的“一实施方式”指的是在所述实施方式中所描述的特定特征、结构、配置或特点可包含于本发明的至少一个实施方式中。因此，本说明书中通篇的不同地方出现的“在一实施方式中”的用词并不必然指向本发明的同一实施方式。并且，特定的特征、结构、配置或特点可以任何适当的方式结合在一个或多个实施方式中。
在此使用的“上方”、“至”、“之间”以及“上”等用词，指的是一层相对于其他层的相对位置。一层位于另一层“上方”或“上”或接合“至”另一层的描述，可能是直接接触另一层或隔着一个或多个中间层。一层位于多层“之间”的描述，可能是直接接触所述多层或隔着一个或多个中间层。
在此使用的“微型”元件、“微型”PN二极管或“微型”发光二极管等用词，指的是根据本发明的实施方式的某些元件或结构的描述性尺寸。在此使用的“微型”元件或结构指的是尺度的范围为约1微米至100微米。然而，应当理解的是，本发明并未以此为限，且这些实施方式的某些范畴可应用至更大或更小的尺度。
本发明的一些实施方式描述将块状发光二极管基材处理为微型发光二极管的阵列的方法，微型发光二极管是待拾取与转移至接收基板上。在这种方式之下，将这些微型发光二极管整合并组装进异质集成系统(heterogeneously integrated system)是可能的。这些微型发光二极管可个别地、以群组的方式或以整个阵列的方式被拾取与转移。借此，阵列内的微型发光二极管可以较大的转移率被拾取并转移至例如显示基板的接收基板，而显示基板的尺寸范围可由微型显示器至大面积显示器。在一些实施方式中，待拾取与转移的微型发光二极管的阵列被描述为具有微细间距，每一个微型发光二极管具有正八角形形状，且节距尺寸(pitch size)约为10微米。借此，4英寸的发光二极管磊晶晶圆(epi wafer)可分割为包含超过2700万个元件的微型发光二极管阵列。借此，有高密度且具有特定功能性的预制微型元件待拾取与转移至接收基板。
图1为根据本发明一实施方式绘示微型发光二极管100A设置于接收基板300上的剖面侧视图。举例来说，接收基板300被例示为显示基板，且显示基板包含连接微型发光二极管100A的接合电极310。接收基板300的细节可参照图10以及下文中更详细的描述。微型发光二极管100A包含微型PN二极管120a、边缘隔离结构130、第一导电层140以及第二导电层150。举例来说，图1所示的微型发光二极管100A可根据图2C至图2I依序绘示的操作而制造。
请参照图2A，其为根据本发明一实施方式绘示块状发光二极管基材的剖面侧视图。在成长基材110上形成半导体元件层。在一实施方式中，半导体元件层可不具有完整的功能，举例来说，接点(例如，阳极或阴极)可能尚未形成。为了简明且不欲模糊本发明的实施方式，下文是有关于半导体元件层为PN二极管层120的说明，而PN二极管层120是根据现有的异质生长条件(heterogeneous growth condition)成长于成长基材110上。
PN二极管层120可包含复合半导体，此复合半导体具有对应至频谱的特定区域的能带。举例来说，PN二极管层120可基于二六族材料或三五族氮化物材料而包含一层或多层。二六族材料例如为硒化锌(ZnSe)、氧化锌(ZnO)等。三五族氮化物材料例如为氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铟镓(InGaN)、磷化镓(GaP)、磷化铝铟镓(AlInGaP)、铝砷化镓(AlGaAs)或其合金。成长基材110可包含任何适合材料，例如，但不限于，硅(silicon)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)以及蓝宝石(Al2O3)。
在一实施方式中，成长基材110为蓝宝石，且PN二极管层120由氮化镓所制成。尽管蓝宝石具有较大的晶格常数与热膨胀系数与氮化镓不匹配，蓝宝石成本相当低廉且可广泛地取得的，且其透明度是相容于激光剥离(Laser Lift-Off,LLO)技术的。在另一实施方式中，对于氮化镓PN二极管层120来说，成长基材110的材料可为碳化硅。如同蓝宝石，碳化硅基材可为透明的。PN二极管层120可利用许多成长技术来成长，例如金属有机化学气相沉积(metalorganic chemical vapor deposition,MOCVD)技术。
请参照图2B，其为绘示图2A中的PN二极管层120的放大图。PN二极管层120可包含第一型半导体层122(例如，p掺杂层)、主动层123、第二型半导体层124(例如，n掺杂层)以及缓冲块状氮化镓层121。在一些实施方式中，缓冲块状氮化镓层121可选择性地不形成于PN二极管层120中，因此后续移除缓冲块状氮化镓层121的操作(即图2G所示的操作)可省略。缓冲块状氮化镓层121可能由于硅或氧污染而为n掺杂，或有意地掺杂施体(donor)，例如硅。第二型半导体层124同样可掺杂例如硅的施体，而第一型半导体层122可掺杂例如镁的受体(acceptor)。有多种可替代的PN二极管配置可用来形成PN二极管层120。同样地，简单的PN接面(p-n junction)或多种单量子井(single quantum Well,SQW)或多重量子井(multiple quantum well,MQW)配置可用来形成主动层123。此外，多种缓冲层也可示情况包含于其中。在一实施方式中，蓝宝石成长基材110具有约100微米至约400微米的厚度，缓冲块状氮化镓层121具有约3微米至约5微米的厚度，第二型半导体层124具有约0.1微米至约5微米的厚度，主动层123具有少于约100纳米至400纳米的厚度，且第一型半导体层122具有约100纳米至约1微米的厚度。
请参照图2C，其为根据本发明一实施方式绘示将经图案化的边缘隔离结构130形成于图2A中的PN二极管层120上的剖面侧视图。边缘隔离结构130可接着形成于PN二极管层120上方，且多个通道131形成在边缘隔离结构130中。在本实施方式中，在多个微型发光二极管100A被制造之后(在下文中描述)，每一个微型发光二极管100A皆具有一个通道131，但本发明并不以此为限。在一些实施方式中，在多个微型发光二极管100A被制造之后，每一个微型发光二极管100A所具有的通道131的数量多于一个。
请参照图2D，其为根据本发明一实施方式绘示将第一导电层140形成在图2C中的经图案化的边缘隔离结构130上的剖面侧视图。第一导电层140可接着形成在边缘隔离结构130上方。第一导电层140经由通道131电性耦接PN二极管层120的第一型半导体层122的暴露部分。第一导电层140可作为电极层，也可包含其他层。在一实施方式中，第一导电层140具有约0.1微米至约15微米的厚度。在另一实施方式中，第一导电层140也可选择性地为透明的，其可借由使第一导电层140非常薄以尽量减少光吸收，或使用透明导电材料而达成。可替代地，在一些实施方式中，第一导电层140预先形成在接收基板300上，而非形成在经图案化的边缘隔离结构130(如图2D所示)上。
请参照图2E以及图2F。图2E为根据本发明一实施方式绘示载体基板200与粘合层210的剖面侧视图。图2F为根据本发明一实施方式绘示将图2D所示的结构与图2E所示的结构相互接合的剖面侧视图。根据本发明的某些实施方式，在切片之前，形成在成长基材110上的PN二极管层120、边缘隔离结构130与第一导电层140的一组合接着会被转移至载体基板200，如图2F所示且更详细地描述在下文中。在一些实施方式中，第一导电层140与PN二极管层120可在转移至载体基板200之前先切片。因此，本发明的实施方式在形成用以转移至接收基板300的微型发光二极管100A阵列期间，可以多种变化实施。
在一实施方式中，粘合层210可具有约0.1微米至约100微米的厚度。
粘合层210可由具粘合能力的有机或非有机材料所制成，例如紫外线固化胶或硅胶。粘合层210可由可将PN二极管层120、边缘隔离结构130与第一导电层140的组合粘合至载体基板200的材料所制成。具体来说，粘合层210的粘合力可借由电场、紫外光线、电磁辐射、热、超音波、机械力、压力或其任意组合而调整或减少。如图2F所示，PN二极管层120、边缘隔离结构130与第一导电层140的组合与载体基板200可借由粘合层210而互相接合。
请参照图2G，其为根据本发明一实施方式绘示由图2F所示的接合结构移除成长基材110并薄化PN二极管层120的剖面侧视图。成长基材110已由前述接合结构移除。成长基材110可借由适当的方法移除，例如化学剥离(chemical lift-off)技术或激光剥离(LLO)技术。当使用激光剥离技术时，氮化镓PN二极管层120的界面会吸收激光的能量而局部发热，进而导致界面的氮化镓分解为液态镓金属与氮气。一旦所需的区域都被照射，透明的蓝宝石成长基材110可借由在热盘上重熔前述的镓而移除。
如图2G所示，PN二极管层120接着被薄化至所希望的厚度。回到图2B所示的放大PN二极管层120，预定量的缓冲块状氮化镓层121(可能为N型)或第二型半导体层124的一部位被移除，因此在薄化后可留下可操作的PN二极管。缓冲块状氮化镓层121可被完全蚀刻掉。可替代地，缓冲块状氮化镓层121可被部分地蚀刻以形成接点孔(contact hole)，第二型半导体层124可经由接点孔电性耦接第二导电层150，如图1所示。在一些实施方式中，缓冲块状氮化镓层121可选择性地不形成在PN二极管层120中，因此移除缓冲块状氮化镓层121的操作(即图2G所示的操作)可省略。根据不同的底层结构，薄化工艺可利用适当的技术(例如，干蚀刻)可选择性地执行以蚀刻缓冲块状氮化镓层121。
请参照图2H，其为根据本发明一实施方式绘示蚀刻图2G所示的PN二极管层120与第一导电层140以形成微型PN二极管120a的剖面侧视图。多个微型PN二极管120a位于粘合层210上方。在本实施方式中，微型PN二极管120a具有铅直侧壁。举例来说，电感偶合式电浆(Inductively-Coupled Plasma,ICP)，其为氯基(chlorine-based)蚀刻化学，可用来获得前述铅直侧壁。
图2I为根据本发明一实施方式绘示转移头400将微型发光二极管100’由图2H所示的载体基板200拾起的剖面侧视图。举例来说，图2I中的微型发光二极管100’或微型发光二极管100’阵列是待转移头400拾取与转移至图1所示的接收基板300。
在一些实施方式中，粘合层210的杨氏系数(Young’s modulus)小于或等于30Gpa。因此，粘合层210可吸收微型发光二极管100’在拾取工艺期间接触转移头400的冲击力量。
再回到图2H，载体基板200微型发光二极管100’阵列设置于载体基板200上。每一个微型发光二极管100’可至少包含微型PN二极管120a、具有至少一个通道131的边缘隔离结构130以及第一导电层140，其中第一导电层140位于边缘隔离结构130与载体基板200上的粘合层210之间。为了将微型发光二极管100’转移至图1所示的接收基板300，粘合层210的粘合力可事先借由磁场、紫外光线、电磁辐射、热、超音波、机械力、压力或其任意组合而减少。微型PN二极管120a、边缘隔离结构130与第一导电层140的组合接着由转移头400拾取并放置于接收基板300上。
在本发明的多个实施方式中，各种适合的转移头可用来帮助拾取与放置操作。举例来说，为了拾取微型发光二极管100’，转移头400可借由真空、磁力、粘合力或静电吸引等方式对微型发光二极管100’施加拾取压力。
再回到图1，其中微型发光二极管100A放置于接收基板300上。在本实施方式中，接收基板300为显示基板。在特定实施方式中，图2I中所示的微型发光二极管100’可放置于接收基板300的上的接合电极310上。第二导电层150可接着形成在微型PN二极管120a上方，借以形成图1所示的微型发光二极管100A。在一些实施方式中，第二导电层150由透明导电材料所制成，例如氧化铟锡(ITO)。在一些实施方式中，第二导电层150以接合线(bondingwire)的形式呈现。
在一实施方式中，微型PN二极管120a可包含厚度约0.1微米至约50微米的第二型半导体层124、厚度约50纳米至约5微米的主动层123(可为单量子井或多重量子井)以及厚度约50纳米至约20微米的第一型半导体层122。在一实施方式中，第二型半导体层124的厚度可为约0.1微米至约6微米(可包含或替换前述的缓冲块状氮化镓层121)。
图3为根据本发明第一实施方式绘示图1中的微型发光二极管100A的放大剖面图。微型发光二极管100A包含微型PN二极管120a、边缘隔离结构130、体层124。第二型半导体第一导电层140与第二导电层150。微型PN二极管120a包含第一型半导体层122、主动层123与第二型半导层124连接第一型半导体层122。主动层123设置于第一型半导体层122与第二型半导体层124之间。边缘隔离结构130连接第一型半导体层122。边缘隔离结构130具有至少一个通道131，且通道131形成在第一型半导体层122与第一导电层140之间。第一导电层140部分连接边缘隔离结构130且经由边缘隔离结构130的通道131电性耦接第一型半导体层122。第二导电层150电性耦接第二型半导体层124。第一导电层140与第二导电层150中的至少一个为至少部分是透明的。
在本实施方式中，第一导电层140经由边缘隔离结构130的通道131完全覆盖第一型半导体层122的暴露部分，但本发明并不以此为限。
如图1与图3所示，在本实施方式中，第一型半导体层122、主动层123、第二型半导体层124、边缘隔离结构130、第一导电层140与第二导电层150的组合连接接收基板300上的接合电极310，进而形成微型发光二极管显示器。在本实施方式中，第一型半导体层122邻近接收基板300，第二型半导体层124远离接收基板300，且第二导电层150为完全透明的。
请参照图4A，其为根据本发明一实施方式绘示边缘隔离结构130的俯视图。在本实施方式中，第一型半导体层122的边缘在第一导电层140上的垂直投影完全与第一导电层140重叠，且边缘隔离结构130完全位于第一型半导体层122的前述边缘的垂直投影上。也即，图4A的边缘隔离结构130完全隔离在第一型半导体层122的前述边缘与第一导电层140之间，但本发明并不以此为限。此外，图4A的边缘隔离结构130的通道131以开口的形式呈现，但本发明并不以此为限。
请参照图4B，其为根据本发明另一实施方式绘示边缘隔离结构130的俯视图。在本实施方式中，边缘隔离结构130也是完全位于第一型半导体层122的前述边缘的垂直投影上。图4A与图4B的差异，在于图4B中的第一型半导体层122的前述边缘的垂直投影为八角型。图4B的其他细节与图4A相同，因此在此不再赘述。
请参照图4C，其为根据本发明另一实施方式绘示边缘隔离结构130的俯视图。图4C的边缘隔离结构130与图4A的边缘隔离结构130的差异，在于图4C的边缘隔离结构130部分位于第一型半导体层122的前述边缘的垂直投影上。也即，图4C的边缘隔离结构130部分地隔离于第一型半导体层122的前述边缘与第一导电层140之间。
如图3所示，边缘隔离结构130的通道131定义了第一导电层140与第一型半导体层122之间的接触界面。当微型发光二极管100A正向偏压时，电荷载子由第一导电层140与第一型半导体层122之间的接触界面流动至第一型半导体层122与第二型半导体层124的接面(即主动层123)。由于边缘隔离结构130至少部分地隔离于第一型半导体层122的前述边缘与第一导电层140之间，因此很少或几乎没有电荷载子会散布至微型发光二极管100A的侧表面。因此，可减少发生在微型发光二极管100A的侧表面的非辐射复合(non-radiativerecombination)，从而增加微型发光二极管100A的效率。
在一些实施方式中，微型发光二极管100A的尺寸小于250微米乘以250微米或0.0625平方微米。
具体来说，为了减少非辐射复合发生在微型发光二极管100A的侧表面，具有边缘隔离结构130的微型发光二极管100A一般来说符合不等式：L/A >L’/A’。其中，L为由垂直于第一型半导体层122的一方向观看时第一型半导体层122的前述边缘的原周长，A为由前述方向观看时第一型半导体层122的原面积，L’为由前述方向观看时第一型半导体层122的前述边缘未被边缘隔离结构130覆盖的周长，而A’为由前述方向观看时第一型半导体层122未被边缘隔离结构130覆盖的面积。
举例来说，图4C的第一型半导体层122的尺寸为100微米乘以100微米，而边缘隔离结构130的尺寸为100微米乘以3微米。因此，L/A ＝(100X4)/(100X100)＝0.04，而L’/A’＝(100+97X2)/(100X97)＝0.03，其中L’/A’小于L/A。据此，图4C的微型发光二极管100A中的边缘隔离结构130符合前述不等式，因此即可减少非辐射复合发生在微型发光二极管100A的侧表面。
请参照图4D，其为根据本发明另一实施方式绘示边缘隔离结构130的俯视图。在本实施方式中，边缘隔离结构130也是部分位于第一型半导体层122的前述边缘的垂直投影上。图4D与图4C的差异，在于图4D中的第一型半导体层122的前述边缘的垂直投影为八角型。图4D的其他细节与图4C相同，因此在此不再赘述。
请参照图4E，其为根据本发明另一实施方式绘示边缘隔离结构130的俯视图。同样地，图4E的边缘隔离结构130与图4A的边缘隔离结构130的差异，在于图4E的边缘隔离结构130部分位于第一型半导体层122的前述边缘的垂直投影上。然而，举例来说，图4E的第一型半导体层122的尺寸为100微米乘以100微米，边缘隔离结构130覆盖第一型半导体层122的角落以外的部位，每个未被覆盖的角落的尺寸为10微米乘以10微米。因此，L’/A’＝(10X2X4)/(10X10X4)＝0.2，其大于L/A。在此情况之下，图4E的微型发光二极管100A中的边缘隔离结构130违反前述不等式，因此并无法减少非辐射复合发生在微型发光二极管100A的侧表面。
在一些实施方式中，第一型半导体层122的电流扩散长度(current spreadinglength)小于第二型半导体层124的电流扩散长度。在一些实施方式中，第二型半导体层124的电流扩散长度超过第一型半导体层122的电流扩散长度约20倍以上。在此配置中，第一型半导体层122中的电荷载子更难以散布至第一型半导体层122的侧表面及/或主动层123的侧表面。因此，可减少表面复合(surface recombination)与漏电流(leakage current)发生于微型发光二极管100A的侧表面。
二极管的半导体层在横向方向上的电流扩散长度可由以下方程式所决定：其中Ls为二极管的半导体层的电流扩散长度，t为半导体层的厚度，nideal为二极管的理想因子(ideality factor)，K为波兹曼常数(Boltzmann constant)，T为半导体层在凯氏温标下温度，ρ为半导体层的电阻率(resistivity)，J0为在半导体层与二极管的电极之间的界面处的电流密度，而e为质子的电量。
经由前述方程式(1)的确认，二极管的半导体层的电流扩散长度正比于因此，在一些实施方式中，第一型半导体层122的电阻率与厚度分别为ρ1与t1，第二型半导体层124的电阻率与厚度分别为ρ2与t2，且借以使第一型半导体层122的电流扩散长度小于第二型半导体层124的电流扩散长度。
由于第一型半导体层122具有较小的电流扩散长度，因此如图3所示，第一型半导体层122具有较大的电阻率与较薄的厚度。并且，由于边缘隔离结构130伴随着具有较小的电流扩散长度的第一型半导体层122限制了载子，因此很少或几乎没有载子会散布至微型发光二极管100A的侧表面，且不管微型发光二极管100A的侧表面上的晶格缺陷，微型发光二极管100A的漏电流可被减少，这有助于微型发光二极管100A继续微型化。
在一些实施方式中，第一型半导体层122例如由p掺杂氮化镓(GaN)或p掺杂磷化铝镓铟(AlGaInP)所制成。第一型半导体层122的厚度范围为约50纳米至约20微米。第一型半导体层122例如借由磊晶(epitaxy)技术所形成。
在一些实施方式中，第一型半导体层122可包含可选择的欧姆接触(ohm contact)层(图未示)，以减少第一导电层140与第一型半导体层122之间的接触电阻。在一些实施方式中，欧姆接触层与第一型半导体层122的剩余部分例如由p掺杂氮化镓或p掺杂磷化铝镓铟所制成，而欧姆接触层所掺杂的量比第一型半导体层122的剩余部分所掺杂的量还多。可替代地，欧姆接触层例如由氮化铟镓(InGaN)所制成，而第一型半导体层122的剩余部分例如由p掺杂氮化镓或p掺杂磷化铝镓铟所制成。欧姆接触层的厚度范围为约5纳米至约2微米。第一型半导体层122的的剩余部分的厚度范围为约50纳米至约20微米。
在一些实施方式中，第二型半导体层124例如由n掺杂硅基氮化镓(GaN:Si)所制成。第二型半导体层124的厚度范围为约0.1微米至约50微米。第二型半导体层124例如借由磊晶技术所形成。
同样地，在一些实施方式中，第二型半导体层124也包含可选择的欧姆接触层(图未示)，以减少第二导电层150与第二型半导体层124之间的接触电阻。在一些实施方式中，欧姆接触层与第二型半导体层124的剩余部分例如由n掺杂硅基氮化镓所制成，而欧姆接触层所掺杂的量比第二型半导体层124的剩余部分所掺杂的量还多。欧姆接触层的厚度范围为约5纳米至约2微米。第二型半导体层124的的剩余部分的厚度范围为约0.1微米至约50微米。
在一些实施方式中，主动层123例如由异质结构(heterostructure)或量子井结构所制成。主动层123的厚度范围为约50纳米至约5微米。主动层123例如借由磊晶技术所形成。
在一些实施方式中，主动层123可被省略。由于主动层123被省略，第二型半导体层124直接连接第一型半导体层122。
图3中的微型发光二极管100A的第二导电层150至少部分连接第二型半导体层124，使得第一型半导体层122、主动层123与第二型半导体层124设置于第一导电层140与第二导电层150之间。第一导电层140与第二导电层150皆由导电材料所制成，例如金属或如氧化铟锡(ITO)的透明导电材料。第一导电层140与第二导电层150可借由例如物理气相沉积(physical vapor deposition,PVD)技术或化学气相沉积(chemical vapor deposition,CVD)技术所形成。
另外，本实施方式中的第二导电层150完全接触第二型半导体层124，但本发明并不以此为限。在一些实施方式中，第二导电层150是以接合线的方式呈现，并部分地接触第二型半导体层124。
在一些实施方式中，第一型半导体层122、主动层123、第二型半导体层124与具有通道131的边缘隔离结构130的组合为具有至少两个平面的固体。举例来说，第一型半导体层122、主动层123、第二型半导体层124与具有通道131的边缘隔离结构130的组合为圆柱体、多面体或梯形固体。
在一些实施方式中，边缘隔离结构130为透明的。在一些实施方式中，边缘隔离结构130为单色透明的。在一些实施方式中，边缘隔离结构130为反射的。于一些实施方式中，边缘隔离结构130为单色反射的。
在一些实施方式中，边缘隔离结构130为介电层，此介电层由介电材料所制成，例如氮化硅(silicon nitride)或二氧化硅(silicon dioxide)。边缘隔离结构130的厚度范围为约1纳米至约5微米。边缘隔离结构130例如借由物理气相沉积技术或化学气相沉积技术所形成。然而，本发明的边缘隔离结构130并不限于为介电层。
请参照图5A，其为根据本发明第二实施方式绘示图1中的微型发光二极管100A的放大剖面图。第一型半导体层122与第二型半导体层124形成第一PN接面(p-n junction)。边缘隔离结构130a与第一型半导体层122形成第二PN接面。第一导电层140与第二导电层150配置以正向偏压第一PN接面，并反向偏压第二PN接面。在一实施方式中，第一型半导体层122为P型半导体层，而第二型半导体层124与边缘隔离结构130a为N型半导体层。在另一实施方式中，第一型半导体层122为N型半导体层，而第二型半导体层124与边缘隔离结构130a为P型半导体层。因此，没有电流会通过主动层123对应至边缘隔离结构130a的部分，使得边缘隔离结构130a可隔离电流进入微型发光二极管100A的边缘，进而达到减少边缘复合的目的。
图5A的微型发光二极管100A的其他细节与图3的微型发光二极管100A相同，因此在此不再赘述。
请参照图5B，其为根据本发明第三实施方式绘示图1中的微型发光二极管100A的放大剖面图。第一型半导体层122与第二型半导体层124形成PN接面。边缘隔离结构122a与第一型半导体层122形成萧特基阻障(Schottky barrier)。在本实施方式中，举例来说，第一型半导体层122可由大量掺杂镁(Mg)的p掺杂氮化镓(例如，厚度为30纳米且镁的体积约为2.2x1020立方厘米)或适当掺杂镁的p掺杂氮化镓(例如，厚度为120纳米且镁的体积约为2.1x1019立方厘米)。为了制造边缘隔离结构122a，可以预定的工作压力、高频电源(rfpower)与预定工艺时间在第一型半导体层122上进行氩离子电浆处理(Ar+plasmatreatment)。萧特基阻障利用镍/银/铂(Ni/Ag/Pt)欧姆接点作为第一导电层140而先制造在第一型半导体层122的电浆处理表面上。显而易见的是，形成在第一型半导体层122的电浆处理表面上的镍/银/铂欧姆接点的偏压电流(bias current)，在-1至5伏特的量测电压范围内趋近于零，而第一型半导体层122的电浆处理表面显示欧姆行为。也即，对第一型半导体层122进行氩离子电浆处理将形成大的阻障高度(barrier height)。因此，没有电流会通过主动层123对应至边缘隔离结构122a的部分，使得边缘隔离结构122a可隔离电流进入微型发光二极管100A的边缘，进而达到减少边缘复合的目的。
图5B的微型发光二极管100A的其他细节与图3的微型发光二极管100A相同，因此在此不再赘述。
在另一实施方式中，第一型半导体层122的电阻率为ρ1，边缘隔离结构130的电阻率为ρh，且ρh>ρ1。举例来说，ρh可超过ρ1的10倍以上，但本发明并不以此为限。在一些实施方式中，边缘隔离结构130可为比第一型半导体层122掺杂较低浓度的半导体层、半金属(semi-metal)层、陶瓷层或半绝缘(semi-insulator)层。因此，边缘隔离结构130可引导大部分的电流通过边缘隔离结构130的通道131，借以尽可能地将主动层123的发光面积限制在对应至通道131的部分。举例来说，在边缘隔离结构130的电阻率ρh大于第一型半导体层122的电阻率ρ1的10倍的情况之下，至少50％的电流会通过具有相对小面积的通道131，借此边缘隔离结构130可达到减少边缘复合的目的。
在一些实施方式中，如图5B所示，第一型半导体层为P型半导体层，第二型半导体层124为N型半导体层，且边缘隔离结构122a为电洞阻挡层。边缘隔离结构122a的最高占据分子轨域(Highest Occupied Molecular Orbital,HOMO)能量水平高于第一型半导体层122的最高占据分子轨域能量水平至少0.2eV，从而阻挡电子由第一型半导体层122传输至主动层123。因此，第一型半导体层122中的电子只能经由边缘隔离结构122a的通道131传输至主动层123。举例来说，边缘隔离结构122a的材料可为AlxGayN(1-x-y)且具有超晶格结构(superlattice structure)。
再回到图1与图3，在本实施方式中，边缘隔离结构130位于微型PN二极管120a邻近接收基板300的接合电极310的一侧。也即，边缘隔离结构130的通道131面向接收基板300。然而，本发明并不以此为限。
请参照图6A以及图6B。图6A为根据本发明一实施方式绘示微型发光二极管100B设置于接收基板300上的剖面图。图6B为根据本发明一实施方式绘示图6A中的微型发光二极管100B的放大剖面图。微型发光二极管100B也包含微型PN二极管120a、边缘隔离结构130、第一导电层140以及第二导电层150。第一型半导体层122、主动层123、第二型半导体层124、边缘隔离结构130、第一导电层140与第二导电层150的组合连接接收基板300上的接合电极310，以形成微型发光二极管显示器。图6A的微型发光二极管100B与图3的微型发光二极管100A的差异，在于图6A中的边缘隔离结构130位于微型PN二极管120a远离接收基板300的接合电极310的一侧，且第二导电层150为完全透明的。也即，图6A的边缘隔离结构130的通道131背对接收基板300。
为了制造图6A与图6B所示的微型发光二极管100B，PN二极管层120与经图案化的边缘隔离结构130可依序形成在成长基材110(如图2C所示)上。制造图6A的微型发光二极管100B与图1的微型发光二极管100A的差异，在于微型发光二极管100B的第一导电层140的形成，是在接合图2C的结构至图2E的结构(如图2F所示的操作)以及移除成长基材110之后进行的。在第一导电层140形成在经薄化的PN二极管层120之后，第一导电层140、经薄化的PN二极管层120与边缘隔离结构130的组合被蚀刻而形成多个微型PN二极管120a(如图2H所示的操作)。可替代地，在一些实施方式中，第一导电层140事先形成在接收基板300上，而非形成在经薄化的PN二极管层120上。在一些实施方式中，第一导电层140可被省略，且PN二极管层120可直接连接接收基板300上的接合电极310。
接着，为了使图6A的边缘隔离结构130的通道131背对接收基板300，微型PN二极管120a可被转移至另一个载体基板200，以在将微型PN二极管120a转移至接收基板300(如图2I所示的操作)之前反转微型PN二极管120a的方向。在微型PN二极管120a接合后一个载体基板200之后，可减少前一个载体基板200上的粘合层210的粘合力，从而使微型PN二极管120a与前一个载体基板200分离。可替代地，在一些实施方式中，微型PN二极管120a可依序被两个转移头拾取，以在将微型PN二极管120a转移至接收基板300之前反转微型PN二极管120a的方向。
应注意的是，图6B的边缘隔离结构130可完全隔离于第一型半导体层122的前述边缘与第二导电层150之间(如图4A所示)，或部分地隔离于第一型半导体层122的前述边缘与第二导电层150之间(如图4C所示)。在此配置之下，很少或几乎没有电荷载子会散布至微型发光二极管100B的侧表面。因此，可减少发生在微型发光二极管100B的侧表面的非辐射复合，从而增加微型发光二极管100B的效率。
图6B的微型发光二极管100B的其他细节与图3的微型发光二极管100A相同，因此在此不再赘述。
请参照图6C，其为根据本发明一实施方式绘示图6A中的微型发光二极管100B的放大剖面图。图6C的微型发光二极管100B与图6A的微型发光二极管100B的差异，在于图6A的微型发光二极管100B中形成第一导电层140的操作可被省略，且第一型半导体层122、主动层123、第二型半导体层124与边缘隔离结构130的组合可直接接合接收基板300的接合电极310。换句话说，接合电极310可作为图6A的微型发光二极管100B中的第一导电层140。
图6C的微型发光二极管100B的其他细节与图6A的微型发光二极管100B相同，因此在此不再赘述。
请参照图7A以及图7B。图7A为根据本发明一实施方式绘示微型发光二极管100C设置于接收基板300上的剖面图。图7B为根据本发明一实施方式绘示图7A中的微型发光二极管100C的放大剖面图。微型发光二极管100C也包含微型PN二极管120a、边缘隔离结构130、第一导电层140以及第二导电层150，并进一步包含另一边缘隔离结构160。图7A的微型发光二极管100C与图1的微型发光二极管100A的差异，在于微型发光二极管100C进一步包含边缘隔离结构160，其是位于微型PN二极管120a远离接收基板300的接合电极310的一侧，其中第二导电层150延伸穿过边缘隔离结构160形成在第二型半导体层124与第二导电层150之间的至少一个通道161以电性耦接第二型半导体层124。也即，图7A的边缘隔离结构160的通道161背对接收基板300。
为了制造图7A与图7B所绘示的微型发光二极管100C，可依序进行图2A至图2G所示的操作。图7A的微型发光二极管100C与图1的微型发光二极管100A的差异，在于边缘隔离结构160可在移除成长基材110之后形成。在形成边缘隔离结构160于经薄化的PN二极管层120上之后，边缘隔离结构160、经薄化的PN二极管层120、边缘隔离结构130与第一导电层140的组合被蚀刻而形成多个微型PN二极管120a(如图2H所示的操作)。接着，微型PN二极管120a等待拾取并转移至接收基板300(如图2I所示的操作)。
应注意的是，图7B的边缘隔离结构130可完全隔离于第一型半导体层122的前述边缘与第一导电层140之间(如图4A所示)，或部分地隔离于第一型半导体层122的前述边缘与第一导电层140之间(如图4C所示)。同样地，图7B的边缘隔离结构160可完全隔离于第二型半导体层124的前述边缘与第二导电层150之间(如图4A所示)，或部分地隔离于第二型半导体层124的前述边缘与第二导电层150之间(如图4C所示)。在此配置之下，很少或几乎没有电荷载子会散布至微型发光二极管100C的侧表面。因此，可减少发生在微型发光二极管100C的侧表面的非辐射复合，从而增加微型发光二极管100C的效率。
图7B的微型发光二极管100C的其他细节与图3的微型发光二极管100A相同，因此在此不再赘述。
请参照图8，其为根据本发明另一实施方式绘示微型发光二极管100A的放大剖面图。如同图3中的边缘隔离结构130，图8的边缘隔离结构130部分覆盖第一型半导体层122远离第二型半导体层124的主要表面。图8的边缘隔离结构130与图3的边缘隔离结构130的差异，在于图8中的边缘隔离结构130进一步至少部分覆盖第一型半导体层122与主动层123的侧表面，且边缘隔离结构130必须为介电层。在此配置之下，第一型半导体层122与主动层123的侧表面可受到边缘隔离结构130保护而免于湿气、工艺污染与机械损坏等影响。应注意的是，若边缘隔离结构只部分覆盖第一型半导体层122的侧表面而未覆盖主动层123的侧表面，则前述的边缘隔离结构的所有实施方式(即边缘隔离结构130、130a与122a)皆可应用。
图8的微型发光二极管100A的其他细节与图3的微型发光二极管100A相同，因此在此不再赘述。
请参照图9A以及图9B。图9A为根据本发明一实施方式绘示微型发光二极管100D设置于接收基板300上的剖面图。图9B为根据本发明一实施方式绘示图9A中的微型发光二极管100D的放大剖面图。微型发光二极管100D包含微型PN二极管120a、设置于微型PN二极管120a中的边缘隔离结构130、第一导电层140以及第二导电层150。微型PN二极管120a包含第一型半导体层122、主动层123以及第二型半导体层124。第一型半导体层122为P型半导体层。第二型半导体层124为N型半导体层。第二型半导体层124连接第一型半导体层122。主动层123设置于第一型半导体层122与第二型半导体层124之间。边缘隔离结构130设置于第一型半导体层122与主动层123之间，并具有至少一个通道131。第一型半导体层122经由边缘隔离结构130的通道131电性耦接至主动层123。第一导电层140电性耦接至第一型半导体层122。第二导电层150电性耦接至第二型半导体层124。在一些实施方式中，第一导电层140可被省略，且微型PN二极管120a可直接连接接收基板300上的接合电极310。
应注意的是，图9B的边缘隔离结构130与图1的边缘隔离结构130的差异，在于图9B中的边缘隔离结构130设置于第一型半导体层122与主动层123之间，且边缘隔离结构130接触主动层123。为了制造图9B所示带有边缘隔离结构130设置于第一型半导体层122与主动层123之间的微型发光二极管100D，图2A与图2C所示的形成边缘隔离结构130的操作，可移到图2B所示的形成主动层123的操作之后与形成第一型半导体层122的操作之前进行。
请参照图9C，其为根据本发明另一实施方式绘示图9A中的微型发光二极管100D的放大剖面图。图9C的边缘隔离结构130与图9B的边缘隔离结构130的差异，在于图9C中的边缘隔离结构130设置于第一型半导体层122中而未接触主动层123。在此配置之下，第一型半导体层122可在制造边缘隔离结构130时保护主动层123。
为了制造图9C所示带有边缘隔离结构130设置于第一型半导体层122中的微型发光二极管100D，图2A与图2C所示的形成边缘隔离结构130的操作，可在图2B所示的形成第一型半导体层122的操作期间进行。举例来说，边缘隔离结构130可在形成10％的第一型半导体层122之后形成，而剩余的90％第一型半导体层122在形成边缘隔离结构130之后再继续形成。
图9C的微型发光二极管100D的其他细节与图9B的微型发光二极管100D相同，因此在此不再赘述。
请参照图9D，为根据本发明另一实施方式绘示图9A中的微型发光二极管100D的放大剖面图。图9D的边缘隔离结构130与图1的边缘隔离结构130的差异，在于图9D中的边缘隔离结构130设置于第一型半导体层122与主动层123之间，边缘隔离结构130接触主动层123，第一型半导体层122为N型半导体层，且第二型半导体层124为P型半导体层。为了制造图9D所示带有边缘隔离结构130设置于第一型半导体层122与主动层123之间的微型发光二极管100D，图2A与图2C所示的形成边缘隔离结构130的操作，可移到图2B所示的形成主动层123的操作之前进行。
在本实施方式中，在经图案化的边缘隔离结构130形成在第一型半导体层122上之后，主动层123由边缘隔离结构130的通道开始131形成，但本发明并不以此为限。在一些实施方式中，在经图案化的边缘隔离结构130形成在第一型半导体层122上之后，边缘隔离结构130的通道131可进一步以第一型半导体层122填充。
图9D的微型发光二极管100D的其他细节与图9B的微型发光二极管100D相同，因此在此不再赘述。
请参照图9E，其为根据本发明另一实施方式绘示图9A中的微型发光二极管100D的放大剖面图。图9E的边缘隔离结构130与图9D的边缘隔离结构130的差异，在于图9E中的边缘隔离结构130设置于第一型半导体层122中而未接触主动层123。
为了制造图9E所示带有边缘隔离结构130设置于第一型半导体层122中的微型发光二极管100D，图2A与图2C所示的形成边缘隔离结构130的操作，可在图2B所示的形成第一型半导体层122的操作期间进行。举例来说，边缘隔离结构130可在形成90％的第一型半导体层122之后形成，而剩余的10％第一型半导体层122在形成边缘隔离结构130之后再继续形成。
图9E的微型发光二极管100D的其他细节与图9D的微型发光二极管100D相同，因此在此不再赘述。
请参照图9F，其为根据本发明另一实施方式绘示图9A中的微型发光二极管100D的放大剖面图。图9F的微型发光二极管100D与图9B的微型发光二极管100D的差异，在于图9F中的微型发光二极管100D进一步包含边缘隔离结构160。边缘隔离结构160设置于主动层123与第二型半导体层124之间。也即，边缘隔离结构130与边缘隔离结构160分别位于主动层123的相反两侧。为了制造图9F所示带有边缘隔离结构130设置于第一型半导体层122与主动层123之间以及带有边缘隔离结构160设置于第二型半导体层124与主动层123之间的微型发光二极管100D，形成边缘隔离结构160的操作可移到图2B所示的形成第二型半导体层124的操作之后与形成主动层123的操作之前进行，且图2A与图2C所示的形成边缘隔离结构130的操作，可移到图2B所示的形成主动层123的操作之后与形成第一型半导体层122的操作之前进行。同样地，在一些实施方式中，边缘隔离结构160的通道161可进一步以主动层123或第二型半导体层124填充。
图9F的微型发光二极管100D的其他细节与图9B的微型发光二极管100D相同，因此在此不再赘述。
请参照图9G，其为根据本发明另一实施方式绘示图9A中的微型发光二极管100D的放大剖面图。图9G的边缘隔离结构130和160与图9F的边缘隔离结构130和160的差异，在于图9G中的边缘隔离结构130设置于第一型半导体层122中而未接触主动层123，且图9G中的边缘隔离结构160设置于第二型半导体层124中而未接触主动层123。在此配置之下，第一型半导体层122可在制造边缘隔离结构130时保护主动层123。
在一些实施方式中，边缘隔离结构130和160只有其中一个在形成后与主动层123接触，而边缘隔离结构130和160中的另一个在形成后未与主动层123接触。
为了制造图9G所示带有边缘隔离结构130设置于第一型半导体层122中以及带有边缘隔离结构160设置于第二型半导体层124中的微型发光二极管100D，形成边缘隔离结构160的操作可在图2B所示的形成第二型半导体层124的操作期间进行，且图2A与图2C所示的形成边缘隔离结构130的操作，可在图2B所示的形成第一型半导体层122的操作期间进行。举例来说，边缘隔离结构160可在形成90％的第二型半导体层124之后形成，而剩余的10％第二型半导体层124在形成边缘隔离结构160之后再继续形成。举例来说，边缘隔离结构130可在形成10％的第一型半导体层122之后形成，而剩余的90％第一型半导体层122在形成边缘隔离结构130之后再继续形成。
图9G的微型发光二极管100D的其他细节与图9F的微型发光二极管100D相同，因此在此不再赘述。
在一些实施方式中，边缘隔离结构130设置于微型PN二极管120a中(即，如图9F与图9G所示位于第一型半导体层122的至少一部分与主动层123之间)，且边缘隔离结构160设置于微型PN二极管120a外(即，如图5B所示位于第二型半导体层124与第二导电层150之间)。在一些实施方式中，边缘隔离结构130设置于微型PN二极管120a外(即，如图5B所示位于第一型半导体层122与第一导电层140之间)，且边缘隔离结构160设置于微型PN二极管120a中(即，如图9F与图9G所示位于第二型半导体层124的至少一部分与主动层123之间)。
应注意的是，在图9B至图9G的微型发光二极管100D中，为了达到减少表面复合的目的，边缘隔离结构130在一些实施方式中为介电层，但本发明并不以此为限。在一些实施方式中，第一型半导体层122与第二型半导体层124形成第一PN接面，边缘隔离结构130与第一型半导体层122形成第二PN接面，且第一导电层140与第二导电层150配置以正向偏压第一PN接面，并反向偏压第二PN接面。在一些实施方式中，第一型半导体层122与第二型半导体层124形成PN接面，且边缘隔离结构130与第一型半导体层122形成萧特基阻障。在一些实施方式中，第一型半导体层122的电阻率为ρ1，边缘隔离结构130为电阻率为ρh的高电阻率层，且ρh>ρ1。在一些实施方式中，第一型半导体层122为P型半导体层，第二型半导体层124为N型半导体层，且边缘隔离结构130为电洞阻挡层。在一些实施方式中，第一型半导体层122为N型半导体层，第二型半导体层124为P型半导体层，且边缘隔离结构130为电子阻挡层。图9F与图9G的边缘隔离结构160的漏电流机制可与边缘隔离结构130的前述实施方式其中之一相同，因此在此不再赘述。
请参照图10，其为根据本发明一实施方式绘示接收基板300的剖面图。缓冲层320形成在基材301上。栅极绝缘层330形成在基材301具有半导体层325的整个表面上。栅极340a、层间绝缘层350、源极340b以及汲极340c设置于栅极绝缘层330上以构成上闸极结构薄膜电晶体(Thin-Film Transistor,TFT)。钝化层360与平坦化层365依序形成在基材301的整个表面上或上方，且接合电极310形成在平坦化层365上，致使接合电极310经由穿过钝化层360与平坦化层365的通孔(图未示)电性连接源极340b或汲极340c。像素定义层375接着形成在平坦化层365及/或接合电极310的一部分上或上方以部分暴露出接合电极310(或暴露其一部分)。
应当理解的是，图10所示的接收基板300与上闸极结构薄膜电晶体仅为示例。请参照图11，其为根据本发明另一实施方式绘示接收基板300的剖面图。在本实施方式中，所绘示的接收基板300包含下闸极结构薄膜电晶体，且用以制造接收基板300的光罩的数量随需求而改变。在一些实施方式中，各种适合的接收基板300的薄膜电晶体可使用于本发明中。
请参照图12，其为根据本发明一实施方式绘示带有2T1C电路的子像素的电路图。在一实施方式中，图12所示的电路可应用于图10或图10所绘示的接收基板300中，使得接收基板300成为主动矩阵(active matrix)显示基板。前述电路包含开关电晶体T1、驱动电晶体T2、储能电容Cs以及微型发光二极管100。开关电晶体T1与驱动电晶体T2可为任何形式的电晶体，例如薄膜电晶体。举例来说，开关电晶体T1可为N型金属氧化物半导体(n-typemetal-oxide semiconductor,NMOS)电晶体，驱动电晶体T2可为P型金属氧化物半导体(p-type metal-oxide semiconductor,PMOS)电晶体。开关电晶体T1具有闸极以及第一源/汲极。开关电晶体T1的闸极连接至扫描线Vselect，且开关电晶体T1的第一源/汲极连接至数据线Vdata的第一源/汲极。驱动电晶体T2具有闸极以及第一源/汲极。驱动电晶体T2的闸极连接至开关电晶体T1的第二源/汲极，且驱动电晶体T2的第一源/汲极连接至电源Vdd。储能电容Cs连接于驱动电晶体T2的闸极与第一源/汲极之间。微型发光二极管100具有阳极以及阴极。微型发光二极管100的阳极连接至驱动电晶体T2的第二源/汲极，且微型发光二极管100的阴极连接至地线Vss。
在操作时，电压电平扫描信号(voltage level scan signal)开启开关电晶体T1，使得资料信号对储能电容Cs充电。储存于储能电容Cs的电压电位决定流过驱动电晶体T2的电流的大小，因此微型发光二极管100可基于此电流发光。应当理解的是，前述2T1C电路仅为示例。其他形式的电路或典型的2T1C电路的改良皆可根据本发明的实施方式而设想到。举例来说，为了补偿分配至驱动电晶体与微型元件的电流或它们的不稳定性，还可使用更复杂的电路。
请参照图13，其为根据本发明一实施方式绘示子像素的电路图。在一实施方式中，图13所示的电路使用于接收基板300中会使得接收基板300成为被动矩阵(passivematrix)显示基板。
虽然本发明已经以实施方式公开如上，然其并不用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (29)

1.一种微型发光二极管，其特征在于，所述微型发光二极管包含：
第一型半导体层，由垂直于所述第一型半导体层的一方向观看时，所述第一型半导层具有第一面积，而所述第一型半导体层的一边缘具有第一周长；
第二型半导体层，其连接所述第一型半导体层；
第一边缘隔离结构，其连接所述第一型半导体层，其中由所述方向观看所述第一型半导体层时，所述第一型半导体层未被所述第一边缘隔离结构覆盖的部分具有第二面积，而所述第一型半导体层的所述边缘具有未被所述第一边缘隔离结构覆盖的部分，且所述边缘的所述部分具有第二周长；
第一电极，其电性耦接所述第一型半导体层，其中所述第一型半导体层的边缘在所述第一电极上的垂直投影的至少一部分与所述第一电极重叠，且所述第一边缘隔离结构位于所述第一型半导体层的所述至少一部分上；以及
第二电极，其电性耦接所述第二型半导体层，其中所述第一电极与所述第二电极中的至少一个为至少部分是透明的，其中所述第一周长与所述第一面积的比率，大于所述第二周长与所述第二面积的比率。
2.如权利要求1所述的微型发光二极管，其特征在于，所述第一型半导体层的所述边缘在所述第一电极上的所述垂直投影完全与所述第一电极重叠，且所述第一边缘隔离结构至少部分位于所述第一型半导体层的所述垂直投影上。
3.如权利要求1所述的微型发光二极管，其特征在于，所述第一型半导体层的所述边缘在所述第一电极上的所述垂直投影完全与所述第一电极重叠，且所述第一边缘隔离结构完全位于所述第一型半导体层的所述垂直投影上。
4.如权利要求1所述的微型发光二极管，其特征在于，所述第一边缘隔离结构为介电层。
5.如权利要求1所述的微型发光二极管，其特征在于，所述第一型半导体层与所述第二型半导体层形成第一PN接面，所述第一边缘隔离结构与所述第一型半导体层形成第二PN接面，且所述第一电极与所述第二电极配置以正向偏压所述第一PN接面，并反向偏压所述第二PN接面。
6.如权利要求1所述的微型发光二极管，其特征在于，所述第一型半导体层为P型半导体层，所述第二型半导体层与所述第一边缘隔离结构为N型半导体层。
7.如权利要求1所述的微型发光二极管，其特征在于，所述第一型半导体层为N型半导体层，所述第二型半导体层与所述第一边缘隔离结构为P型半导体层。
8.如权利要求1所述的微型发光二极管，其特征在于，所述第一型半导体层与所述第二型半导体层形成PN接面，所述第一边缘隔离结构与所述第一型半导体层形成萧特基阻障。
9.如权利要求8所述的微型发光二极管，其特征在于，所述第一边缘隔离结构为所述第一型半导体层的电浆处理部位。
10.如权利要求1所述的微型发光二极管，其特征在于，所述第一型半导体层的电阻率为ρ1，所述第一边缘隔离结构为电阻率为ρh的高电阻率层，且ρh>ρ1。
11.如权利要求1所述的微型发光二极管，其特征在于，所述第一边缘隔离结构为电子阻挡层，且所述第一型半导体层为N型半导体层。
12.如权利要求1所述的微型发光二极管，其特征在于，所述第一边缘隔离结构为电洞阻挡层，且所述第一型半导体层为P型半导体层。
13.如权利要求1所述的微型发光二极管，其特征在于，所述第一电极与所述第二电极中的至少一个为完全透明的。
14.如权利要求1所述的微型发光二极管，其特征在于，所述第一电极经由所述第一边缘隔离结构的至少一个通道电性耦接所述第一型半导体层，所述第一边缘隔离结构在所述第一型半导体层与所述第一电极之间形成所述至少一个通道。
15.如权利要求14所述的微型发光二极管，其特征在于，所述第一型半导体层的电阻率与厚度分别为ρ1与t1，所述第二型半导体层的电阻率与厚度分别为ρ2与t2，且
16.如权利要求14所述的微型发光二极管，其特征在于，所述微型发光二极管还包含：
第二边缘隔离结构，其连接所述第二型半导体层，其中所述第二电极延伸穿过所述第二边缘隔离结构的至少一个通道以电性耦接所述第二型半导体层，其中所述第二边缘隔离结构在所述第二型半导体层与所述第二电极之间形成所述至少一个通道。
17.如权利要求14所述的微型发光二极管，其特征在于，所述第一电极经由所述第一边缘隔离结构的所述至少一个通道至少部分覆盖所述第一型半导体层的暴露部分。
18.如权利要求1所述的微型发光二极管，其特征在于，所述第二电极至少部分接触所述第二型半导体层。
19.如权利要求1所述的微型发光二极管，其特征在于，所述第一电极至少部分接触所述第一型半导体层。
20.如权利要求1所述的微型发光二极管，其特征在于，所述微型发光二极管还包含：
主动层，其设置于所述第一型半导体层与所述第二型半导体层之间，其中所述第一边缘隔离结构设置于所述第一型半导体层的至少一部分与所述主动层之间。
21.如权利要求20所述的微型发光二极管，其特征在于，所述第一边缘隔离结构接触所述主动层。
22.如权利要求20所述的微型发光二极管，其特征在于，所述第一边缘隔离结构设置于所述第一型半导体层中且未接触所述主动层。
23.如权利要求20所述的微型发光二极管，其特征在于，所述微型发光二极管还包含第二边缘隔离结构，所述第二边缘隔离结构设置于所述第二型半导体层的至少一部分与所述主动层之间。
24.如权利要求20所述的微型发光二极管，其特征在于，所述微型发光二极管还包含：
第二边缘隔离结构，其连接所述第二型半导体层，其中所述第二电极延伸穿过所述第二边缘隔离结构的至少一个通道以电性耦接所述第二型半导体层，其中所述第二边缘隔离结构在所述第二型半导体层与所述第二电极之间形成所述至少一个通道。
25.如权利要求1所述的微型发光二极管，其特征在于，所述第一边缘隔离结构的所述至少一个通道以开口的形式呈现。
26.一种微型发光二极管显示器，其特征在于，所述微型发光二极管显示器包含：
基板，其具有接合电极；以及
至少一个如权利要求1所述的微型发光二极管，其中所述第一型半导体层、所述第二型半导体层、所述第一边缘隔离结构、所述第一电极与所述第二电极的组合连接所述接合电极，所述第一型半导体层邻近所述基板，且所述第二型半导体层远离所述基板。
27.一种微型发光二极管显示器，其特征在于，所述微型发光二极管显示器包含：
基板；以及
至少一个如权利要求1所述的微型发光二极管，其中所述第一型半导体层、所述第二型半导体层、所述第一边缘隔离结构、所述第一电极与所述第二电极的组合连接所述基板，所述第一型半导体层邻近所述基板，所述第二型半导体层远离所述基板，且所述第一电极作为所述基板的接合电极。
28.一种微型发光二极管显示器，其特征在于，所述微型发光二极管显示器包含：
基板，其具有接合电极；以及
至少一个如权利要求1所述的微型发光二极管，其中所述第一型半导体层、所述第二型半导体层、所述第一边缘隔离结构、所述第一电极与所述第二电极的组合连接所述接合电极，所述第一型半导体层远离所述基板，且所述第二型半导体层邻近所述基板。
29.一种微型发光二极管显示器，其特征在于，所述微型发光二极管显示器包含：
基板；以及
至少一个如权利要求1所述的微型发光二极管，其中所述第一型半导体层、所述第二型半导体层、所述第一边缘隔离结构、所述第一电极与所述第二电极的组合连接所述基板，所述第一型半导体层远离所述基板，所述第二型半导体层邻近所述基板，且所述第二电极作为所述基板的接合电极。
CN201610133692.6A 2015-05-21 2016-03-09 微型发光二极管 Active CN105679902B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/718,106 US9219197B1 (en) 2014-05-30 2015-05-21 Micro-light-emitting diode
US14/718,106 2015-05-21

Publications (2)

Publication Number Publication Date
CN105679902A CN105679902A (zh) 2016-06-15
CN105679902B true CN105679902B (zh) 2018-06-22

Family

ID=55446720

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510824610.8A Withdrawn CN105405943A (zh) 2015-05-21 2015-11-24 微型发光二极管
CN201610133692.6A Active CN105679902B (zh) 2015-05-21 2016-03-09 微型发光二极管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510824610.8A Withdrawn CN105405943A (zh) 2015-05-21 2015-11-24 微型发光二极管

Country Status (3)

Country Link
EP (1) EP3096363B1 (zh)
JP (1) JP2016219780A (zh)
CN (2) CN105405943A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102699567B1 (ko) 2016-07-11 2024-08-29 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
CN106898706A (zh) * 2017-02-24 2017-06-27 深圳市华星光电技术有限公司 发光二极管显示器及其制作方法
CN108538979A (zh) * 2017-03-06 2018-09-14 美科米尚技术有限公司 发光二极管及其制造方法
CN107017274B (zh) * 2017-03-28 2019-08-20 厦门市三安光电科技有限公司 一种led显示组件及其制作方法
US10916682B2 (en) 2017-07-11 2021-02-09 PlayNitride Inc. Micro light-emitting device and display apparatus
CN109244204B (zh) * 2017-07-11 2021-08-03 英属开曼群岛商錼创科技股份有限公司 微型发光元件与显示装置
US10199532B1 (en) * 2017-09-08 2019-02-05 Mikro Mesa Technology Co., Ltd. Light-emitting diode and method for manufacturing the same
CN109786307B (zh) * 2017-11-15 2021-02-05 鸿富锦精密工业（深圳）有限公司 微型led显示面板的制备方法
US10340307B1 (en) * 2017-12-20 2019-07-02 Mikro Mesa Technology Co., Ltd. Light emitting diode having current confinement structure
TWI798308B (zh) 2017-12-25 2023-04-11 日商半導體能源研究所股份有限公司 顯示器及包括該顯示器的電子裝置
TWI724407B (zh) * 2018-04-12 2021-04-11 鴻海精密工業股份有限公司 微型發光二極體顯示面板及其製備方法
CN110580861B (zh) * 2018-06-08 2022-01-25 錼创显示科技股份有限公司 显示装置
WO2020121904A1 (ja) * 2018-12-14 2020-06-18 国立大学法人大阪大学 表示装置およびその製造方法
US11476308B2 (en) 2019-03-22 2022-10-18 Nichia Corporation Method for manufacturing image display device and image display device
US11251329B2 (en) * 2019-04-22 2022-02-15 Beijing Boe Display Technology Co., Ltd. Method of transferring a plurality of micro light emitting diodes to target substrate, array substrate, display apparatus
JP2021117357A (ja) * 2020-01-27 2021-08-10 株式会社ジャパンディスプレイ 表示装置
CN111341792B (zh) * 2020-03-12 2023-10-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板、显示面板及显示面板的制作方法
KR20220032917A (ko) 2020-09-08 2022-03-15 삼성전자주식회사 마이크로 발광 소자 및 이를 포함한 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0526220A1 (en) * 1991-08-02 1993-02-03 Motorola, Inc. Light emitting diode having small emission-spot
CN102130226A (zh) * 2009-12-21 2011-07-20 Lg伊诺特有限公司 发光器件及制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63194375A (ja) * 1987-02-09 1988-08-11 Fujitsu Ltd 半導体発光装置
JP2783210B2 (ja) * 1995-09-04 1998-08-06 日本電気株式会社 面発光型ダイオード
US5903588A (en) * 1997-03-06 1999-05-11 Honeywell Inc. Laser with a selectively changed current confining layer
JP2000261042A (ja) * 1999-03-05 2000-09-22 Toshiba Corp 半導体発光素子及びその製造方法
JP2001007443A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd 半導体発光装置の製造方法
JP2001223384A (ja) * 2000-02-08 2001-08-17 Toshiba Corp 半導体発光素子
AU2001271279A1 (en) * 2000-05-31 2001-12-11 Sandia Corporation Long wavelength vertical cavity surface emitting laser
US6429460B1 (en) * 2000-09-28 2002-08-06 United Epitaxy Company, Ltd. Highly luminous light emitting device
JP3662832B2 (ja) * 2000-10-13 2005-06-22 シャープ株式会社 発光素子およびその製造方法
JP4123828B2 (ja) * 2002-05-27 2008-07-23 豊田合成株式会社 半導体発光素子
JP4924796B2 (ja) * 2006-01-16 2012-04-25 セイコーエプソン株式会社 半導体レーザおよび光素子の製造方法
JP2008047871A (ja) * 2006-07-18 2008-02-28 Mitsubishi Electric Corp 半導体発光ダイオード
JP2009188249A (ja) * 2008-02-07 2009-08-20 Nanoteco Corp 発光ダイオードおよびその製造方法、発光ダイオードアレイ
JP2011211082A (ja) * 2010-03-30 2011-10-20 Sony Corp 発光ダイオードおよびその製造方法
JP5740901B2 (ja) * 2010-10-15 2015-07-01 ソニー株式会社 発光装置および表示装置
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
WO2013016676A2 (en) * 2011-07-27 2013-01-31 MYTEK, LLC (doing business as VIXAR) Method and apparatus including improved vertical-cavity surface-emitting lasers
US8426227B1 (en) * 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
JP6068091B2 (ja) * 2012-10-24 2017-01-25 スタンレー電気株式会社 発光素子
CN105552190B (zh) * 2015-04-30 2018-10-09 美科米尚技术有限公司 微型发光二极管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0526220A1 (en) * 1991-08-02 1993-02-03 Motorola, Inc. Light emitting diode having small emission-spot
CN102130226A (zh) * 2009-12-21 2011-07-20 Lg伊诺特有限公司 发光器件及制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Printed Assemblies of Inorganic Light-Emitting Diodes for Deformable and Semitransparent Displays;Sang-Il ParK等;《science》;20090821;第325卷;第977-981页 *

Also Published As

Publication number Publication date
EP3096363B1 (en) 2018-12-05
JP2016219780A (ja) 2016-12-22
CN105679902A (zh) 2016-06-15
EP3096363A1 (en) 2016-11-23
CN105405943A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
CN105679902B (zh) 微型发光二极管
CN105552190B (zh) 微型发光二极管
US9219197B1 (en) Micro-light-emitting diode
CN106486577B (zh) 微型发光二极管装置
US20230101190A1 (en) Semiconductor continuous array layer
US9231153B2 (en) Micro-light-emitting diode
US10340309B2 (en) Light emitting device
Liu et al. 360 PPI flip-chip mounted active matrix addressable light emitting diode on silicon (LEDoS) micro-displays
US10468361B2 (en) Method of manufacturing light emitting diodes having a supporting layer attached to temporary adhesive
US10615221B2 (en) Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods
US9590137B2 (en) Light-emitting diode
CN106711301B (zh) 发光二极管与其制作方法
US20120223416A1 (en) Thin-film semiconductor component with protection diode structure and method for producing a thin-film semiconductor component
KR20190109586A (ko) 비방사 측벽 재결합 감소를 위한 led 구조체
JP7285491B2 (ja) ナノワイヤ発光スイッチデバイス及びその方法
KR20170104829A (ko) 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법
US8835949B2 (en) Three-terminal light emitting device (LED) with built-in electrostatic discharge (ESD) protection device
KR102721080B1 (ko) 반도체 장치, 그 제조 방법 및 이를 포함하는 디스플레이 장치
JP2012009625A (ja) 発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant