CN105679249A - 驱动电路、有机电致发光二极管显示器及驱动方法 - Google Patents

Abstract

本申请公开了一种驱动电路、有机电致发光二极管显示器及驱动方法。驱动电路包括至少一个驱动模块，各驱动模块包括发光单元、编码单元、重置单元和数据信号输入单元；重置单元用于向编码单元提供重置信号；数据信号输入单元用于将第二输入端输入的数据信号提供至编码单元；编码单元用于接收并补偿发光单元的第三输入端接收到的第一电压信号，基于数据信号生成发光控制信号，并向发光单元提供发光控制信号，其中，发光控制信号与第一电压信号无关。本实施例的方案，可避免位于显示面板不同区域的驱动电路因距IC的距离差异导致的第一电压信号电位差异引起的发光电流差异，进而避免了显示面板不同区域亮度不均的问题。

Description

驱动电路、有机电致发光二极管显示器及驱动方法

技术领域

本公开一般涉及显示技术，尤其涉及驱动电路、有机电致发光二极管显示器及驱动方法。

背景技术

随着显示技术的不断发展，显示器的尺寸规格日新月异。例如，为了满足电子设备的便携性，尺寸规格较小的显示屏幕的需求量不断增长。

此外，随着显示技术的发展，用户对显示屏的显示质量也提出了更高的要求。例如，用户更倾向于喜爱高PPI(PixelperInch，每英寸像素)的显示屏，以提高显示的精确性和连贯性。而OLED(OrganicLight-EmittingDiode，有机发光二极管)显示器，就因为具备轻薄、省电等特性，越来越广泛地被应用在各种便携式电子设备中。

OLED显示器中，通常包括了有机发光二极管阵列(即像素阵列)，以及向阵列中的各个有机发光二极管提供驱动电流的驱动电路(即像素电路)。

如图1所示，为现有的OLED显示器的像素电路的示意性结构图。图2是用于驱动图1所示像素电路的各驱动信号的波形图，以及图1中N1节点电位的波形图。

结合图1和图2，在T1阶段，S1信号有效，晶体管M5导通，以将参考电压Vref提供至N1节点。在T2阶段，S2信号有效，晶体管M2和晶体管M4导通，Vdata信号向N1节点充电，直至N1节点电位达到V_data-|V_th|，其中，V_th为晶体管M3的阈值电压。接着，在T3阶段，Emit信号有效，晶体管M1和晶体管M6导通，发光二极管E1接收到发光电流并发光。

图1所示的像素电路中，发光二极管的发光电流为：I＝k[V_DD-(V_data-|V_th|)]²，其中k为一与晶体管M3的结构相关的常数。

然而，采用图1所示的像素电路存在如下的问题：

1)由于在制作OLED显示器时，通常采用一整面金属来与IC(Integratedcircuit，集成电路)连接从而获得V_DD信号。由于金属存在电阻，因而，距IC距离不同，像素电路所获得的V_DD信号的电压值也不同。

2)根据如上的发光电流公式可知，在发光阶段，提供给发光二极管E1的发光电流与晶体管M3的阈值电压V_th相关。而由于晶体管在制作过程中存在阈值漂移，也即是说，任意连个晶体管的阈值电压都不是完全相同的。因此，采用图1所示的像素电路的显示面板在显示过程中，容易存在亮度不均的问题。

3)由于电容C_st(与图不对应)的耦合作用，如图2所示，在S2信号上升沿到来时(如图2中附图标记210所示)，N1节点电位上拉，而当Emit信号下降沿到来时(如图2中附图标记220所示)，N1节点相应地下降(如图2中附图标记230所示)，这样一来，由于电容C1的耦合，导致N1节点电位不够高，进而可能导致采用图1所示像素电路的显示面板的暗态不暗，使显示面板的暗态显示效果不佳。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供一种液晶面板及其制作方法、包含其的显示装置，以解决背景技术中所述的至少部分技术问题。

第一方面，本申请提供了一种驱动电路，包括至少一个驱动模块，各驱动模块包括发光单元、编码单元、重置单元和数据信号输入单元；其中：发光单元包括第一控制端、第二控制端和发光二极管；重置单元包括第一输入端和第三控制端，重置单元用于向编码单元提供重置信号；数据信号输入单元包括第二输入端，数据信号输入单元用于将第二输入端输入的数据信号提供至编码单元；编码单元包括第五控制端，发光单元还包括第三输入端，编码单元用于接收并补偿发光单元的第三输入端接收到的第一电压信号，基于数据信号生成发光控制信号，并向发光单元提供发光控制信号。

第二方面，本申请还提供了一种有机电致发光二极管显示器，包括如上的驱动电路。

第三方面，本申请还提供了一种有机电致发光二极管显示器的驱动方法，包括：第一初始化阶段，向第一控制端、第四控制端和第五控制端提供第一电平，向第二控制端和第三控制端提供第二电平，并向第一输入端提供重置信号；第二初始化阶段，向第一控制端和第三控制端提供第一电平，向第二控制端、第四控制端和第五控制端提供第二电平，并向第二输入端提供数据信号；阈值侦测阶段，向第二控制端和第三控制端提供第一电平，向第一控制端、第四控制端和第五控制端提供第二电平，并向第二输入端提供数据信号；补偿阶段，向第二控制端、第四控制端和第五控制端提供第一电平，向第一控制端和第三控制端提供第二电平，并向第一输入端提供重置信号，以生成发光控制信号，其中，发光控制信号与第三输入端接收的第一电压信号无关；发光阶段，向第四控制端和第五控制端提供第一电平，向第一控制端、第二控制端和第三控制端提供第二电平，并向第一输入端提供重置信号，以使发光二极管基于发光控制信号发光。

采用本申请的方案，在发光阶段，发光电流的大小与第一电压信号的电压值V_DD无关，从而避免了位于显示面板不同区域的驱动电路因距IC的距离差异导致的V_DD电位差异引起的发光电流差异，进而避免了显示面板不同区域亮度不均的问题。

此外，在一些实施例中，本申请的方案还可以对驱动电路中晶体管的阈值电压进行补偿，以使发光阶段提供给发光二极管的发光电流与晶体管的阈值电压无关，从而避免了晶体管的阈值漂移引起的亮度不均的问题。

此外，在一些实施例中，通过合理地配置第一电容和第二电容的电容值，可以保证驱动电路中N1节点的电位较高，从而保证发光二极管在非发光阶段不点亮，从而改善暗态效果。

此外，在一些实施例中，驱动多个发光二极管的驱动电路可以共用一部分电器元件(例如，晶体管)，这些发光二极管可以在驱动电路的驱动下，在发光阶段同时发光。并且在驱动相同数量的发光二极管的前提下，驱动电路所需电器元件数量较少，进而驱动电路所占的版图面积也相应地较小。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1示出了一种现有的OLED显示器的像素电路的电路图；

图2示出了用于驱动图1所示像素电路的各驱动信号以及像素电路中N1节点的波形图；

图3示出了本申请的驱动电路的一个实施例的示意性结构图；

图4示出了本申请的驱动电路的另一个实施例的示意性电路图；

图5示出了本申请的驱动电路的再一个实施例的示意性电路图；

图6示出了用于驱动如图4所示驱动电路的各信号的时序图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

参见图3所示，为本申请的驱动电路的一个实施例的示意性结构图。

本实施例的驱动电路包括至少一个驱动模块。图3示意性地示出了驱动电路包括一个驱动模块。

该驱动模块包括发光单元310、编码单元320、重置单元330和数据信号输入单元340；

其中：

发光单元310包括第一控制端、第二控制端和发光二极管。

重置单元330包括第一输入端和第三控制端，重置单元330用于向编码单元320提供重置信号。

数据信号输入单元340包括第二输入端和第四控制端，数据信号输入单元340用于将第二输入端输入的数据信号提供至编码单元。

编码单元320包括第五控制端，发光单元310还包括第三输入端。编码单元320用于接收并补偿发光单元310的第三输入端接收到的第一电压信号，基于数据信号输入单元340接收的数据信号生成发光控制信号，并向发光单元提供发光控制信号。其中，发光控制信号与第一电压信号无关。

例如，第一电压信号为V_DD信号，且V_DD信号为由一与IC电连接的金属板接收并提供至各驱动模块。由于本实施例最终生成的发光控制信号的大小与V_DD信号的大小无关，各驱动模块所接收到的V_DD信号的差异将不对最终生成的发光控制信号产生影响，相应地，各驱动模块中发光二极管的亮度也不因V_DD的差异而不同，可使得各驱动模块所驱动的发光二极管的亮度均一，进而提升显示效果。

参见图4所示，为本申请的驱动电路的另一个实施例的示意性电路图。

与图3所示的实施例类似，图4同样示意性地示出了驱动电路包含一个驱动模块。且各驱动模块包括发光单元410、编码单元420、重置单元430和数据信号输入单元440。

与图3所示实施例不同的是，图4所示的实施例进一步对驱动电路的具体结构进行了进一步地描述。

具体而言，本实施例中，编码单元420包括第一晶体管T1、第二晶体管T2、第一电容C1和第二电容C2；

其中，第一晶体管T1的栅极连接至第五控制端以接收第四控制信号，第一晶体管T1的第一极与第一电容C1的第一极、第二电容C2的第一极以及第二晶体管T2的栅极电连接，第一晶体管T1的第二极连接至编码单元420的输出端。

第一电容C1的第二极连接至第三输入端以接收第一电压信号，第二电容C2的第二极连接至重置单元430的输出端和数据电压输入单元440的输出端。

第二晶体管T2的第一极连接至发光单元410的输出端，第二晶体管T2的第二极连接至编码单元420的输出端。

第一晶体管T1和第二晶体管T2用于侦测第二晶体管T2的阈值电压V_th，以使发光控制信号与阈值电压V_th无关。

第一电容C1和第二电容C2用于补偿第三输入端接收到的第一电压信号，以使发光控制信号与第一电压信号无关。

例如，第二晶体管T2的第一极接收到第一电压信号，并在第一晶体管T1和第二晶体管T2导通时，向第二晶体管T2的栅极提供该第一电压信号。由于第二晶体管T2具有一阈值电压V_th，提供至第二晶体管T2栅极的电压为V_DD-|V_th|。根据发光二极管的发光电流公式I＝k×(V_SG-|V_th|)²可知，由于V_SG＝V_S-V_G，无论第二晶体管T2的第一极的电压V_S为何电压值，由于第二晶体管T2的栅极电压为V_DD-|V_th|，带入至上述的发光电流公式中，均可实现对第二晶体管T2的阈值电压V_th的补偿，也即，发光电流与第二晶体管T2的阈值电压V_th的大小无关。

此外，由于第一电容C1和第二电容C2的耦合作用，若第二晶体管T2在其栅极电压达到V_DD-|V_th|时关闭，其栅极电压可以保持在V_DD-|V_th|。若第二晶体管T2的第一极接收到电压为V_DD，根据上述的发光电流公式可知，最终得到的发光电流与V_DD的数值并无关联，从而实现了对V_DD(即第一电压信号)的补偿。

请继续参照图4，发光单元410还包括第三晶体管T3和第四晶体管T4。

其中，第三晶体管T3的栅极连接至第一控制端以接收第一控制信号，第三晶体管T3的第一极连接至第三输入端以接收第一电压信号，第三晶体管T3的第二极连接至发光单元的输出端。如前所述，由于第二晶体管T2的第一极也连接至发光单元410的输出端，因而，可以看出，第三晶体管T3的第二极与第二晶体管T2的第一极电连接。(这句话是有第二极直接连输出端的意思，与图通过T2连接不对应)

第四晶体管T4的栅极连接至第二控制端以接收第二控制信号，第四晶体管T4的第一极连接至编码单元420的输出端，第四晶体管T4的第二极连接至发光二极管E2的阳极。发光二极管E2的阴极接收第二电压信号。

请继续参照图4，重置单元430包括第五晶体管T5。第五晶体管T5的栅极连接至第三控制端以接收第三控制信号，第五晶体管T5的第一极连接至第一输入端以接收重置信号，第五晶体管T5的第二极连接至重置单元430的输出端。

请继续参照图4，数据信号输入单元440包括第六晶体管T6。

第六晶体管T6的栅极连接至第五控制端以接收第四控制信号，第六晶体管T6的第一极连接至第二输入端以接收数据信号，第六晶体管T6的第二极连接至数据信号输入单元440的输出端。

如前所述，由于第二电容C2的第二极既连接重置单元430的输出端又连接数据电压输入单元440的输出端，因而可以看出，重置单元430的输出端与数据电压输入单元440的输入端也相互电连接。(红标的这两个的输出端是一个或者他们之间是有连接关系的，没有说明)

采用本实施例的电路结构之后，发光二极管E2在发光阶段所接收到的发光电流I满足：

$I=k(V_{ref}-V_{data})\×{\left(\frac{c_1}{c_1+c_2}\right)}^2---\left(1\right)$

其中：

$k=\frac{1}{2}{\mathrm{\μc}}_{ox}\frac{w}{l};$

μ为第二晶体管T2的迁移率，c_ox为第二晶体管T2的单位面积栅氧化层电容的容值。

为第二晶体管T2的宽长比。

V_ref为重置信号的电压值，V_data为数据信号的电压值，c₁为第一电容C₁的容值，c₂为第二电容C₂的容值。

从公式(1)中不难看出，发光电流I仅与重置信号的电压值V_ref、数据信号的电压值V_data、第一电容C₁的容值c₁、第二电容C₂的容值c₂以及第二晶体管T2的结构参数相关，而与驱动电路中各晶体管的阈值电压、第一电压信号的电压值无关。从而避免了各驱动模块中晶体管的阈值漂移和各驱动模块接收到的第一电压信号的电压值的偏差导致各驱动模块的发光电流差异，进而避免亮度不均的问题。

可选地，本实施例的驱动电路中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6可以为PMOS晶体管。驱动电路采用同一类型的薄膜晶体管器件，可以减少有驱动电路的制程，简化驱动电路的制作工艺，从而提高驱动电路的制作效率。

参见图5所示，为本申请的驱动电路的再一个实施例的示意性电路图。

与图4所示的实施例类似，图5所示的实施例中，各驱动模块包括发光单元、编码单元、重置单元和数据信号输入单元。且各单元的电路也具有与图4所示实施例相似的连接关系。

与图4所示的实施例不同的是，本实施例进一步给出了相邻的二个驱动模块之间的连接关系。

参见图5所示，相邻的二驱动模块(即驱动模块51和驱动模块52)共用一个第三晶体管T3。

这样一来，通过多个驱动模块共用第三晶体管T3，可以使得用于驱动单个发光二极管发光的电器元件相应地更少。

例如，当两个驱动模块共用一个第三晶体管T3时，相当于需要11个晶体管、4个电容来驱动这两个发光二极管，以使其在发光期间同时发光。也即是说，平均驱动一个发光二极管仅需要5.5个晶体管和2个电容。

类似地，当三个驱动模块共用一个第三晶体管时，相当于需要16个晶体管、6个电容来驱动这三个发光二极管，以使其在发光期间同时发光。也即是说，平均驱动一个发光二极管仅需要16/3个晶体管和2个电容。

本领域技术人员可以理解，在不超出第三晶体管的驱动能力的前提下，共用同一个第三晶体管的驱动模块越多，平均用于驱动单个发光二极管所需的晶体管数量就越少。因此，无论有多少个驱动模块共用一个第三晶体管，只要各个驱动模块具有本实施例公开的结构，且各个驱动模块均共用一个第三晶体管，便视为落入了本申请的保护范围之内。

可选地，本申请的驱动电路的各实施例(例如，如图3～图5任一所示的实施例)还可以包括第一移位寄存器和第二移位寄存器。

其中，第一移位寄存器可用于分别向第一控制端、第二控制端和第三控制端提供第一控制信号、第二控制信号和第三控制信号。第二移位寄存器可用于向第四控制端和第五控制端提供第四控制信号。

例如，第一移位寄存器提供的第二控制信号和第三控制信号可以是分别对第一移位寄存器提供的第一控制信号分别延迟t₁和t₂生成的信号，t₁≠t₂。在具体应用中，例如，第一移位寄存器可以包括级联的多个移位寄存单元，第一控制信号、第二控制信号和第三控制信号可以分别由其中的某一移位寄存单元输出。

本申请还公开了一种有机电致发光二极管显示器，包括如上任意一个实施例的驱动电路。

本领域技术人员可以理解，有机电致发光二极管显示器除了包括如上任意一个实施例的驱动电路之外，还可以包括一些公知的结构，本申请不再赘述。

下面将结合图6来描述本申请的有机电致发光二极管显示器的驱动方法。本申请的有机电致发光二极管显示器的驱动方法可用于驱动如上任意一个实施例的驱动电路。

图6示意性地示出了用于驱动如图4所示驱动电路的各信号的时序图。

具体而言，在第一初始化阶段P1，向第一控制端、第四控制端和第五控制端提供第一电平，向第二控制端和第三控制端提供第二电平，并向第一输入端提供重置信号V_ref。也即是说，在第一初始化阶段P1，第一控制信号、第四控制信号具有第一电平，而第二控制信号和第三控制信号具有第二电平。

在一些应用场景中，第一电平例如可以是高电平，第二电平例如可以是低电平，重置信号V_ref例如可以是低电平信号。在这些应用场景中，在第一初始化阶段P1，第五晶体管T5开启，并向N2节点提供V_ref，同时第二控制信号为低电平，因此，第四晶体管T4开启，在忽略发光二极管E2阳极和阴极之间跨压的前提下，在第一初始化阶段P1，第四晶体管T4的开启可使N3节点的电压等于V_SS，其中，V_SS为第二电压信号的电压值。

接着，在第二初始化阶段P2，向第一控制端和第三控制端提供第一电平，向第二控制端、第四控制端和第五控制端提供第二电平，并向第二输入端提供数据信号。也即是说，在第二初始化阶段P2，第四控制信号具有第一电平，而第一控制信号、第二控制信号和第三控制信号具有第二电平。

在一些应用场景中，第一电平例如可以是高电平，第二电平例如可以是低电平。在这些应用场景中，在第二初始化阶段P2，第一晶体管T1、第四晶体管T4和第六晶体管T6开启，在忽略发光二极管E2阳极和阴极之间跨压的前提下N1节点电位变为V_SS，N2节点电位变为V_data，其中V_data为数据信号的电压值。由于V_SS一般为低电平，而第二晶体管T2的栅极电位为V_SS，这样一来，可以保证在下一阶段开始之前，第二晶体管T2的栅极电位为低电平，以使下一阶段开始时第二晶体管T2保持开启状态。

接着，在阈值侦测阶段P3，向第二控制端和第三控制端提供第一电平，向第一控制端、第四控制端和第五控制端提供第二电平，并向第二输入端提供数据信号。也即是说，在在阈值侦测阶段P3，第二控制信号和第三控制信号具有第一电平，而第一控制信号和第四控制信号具有第二电平。

在一些应用场景中，第一电平例如可以是高电平，第二电平例如可以是低电平。在这些应用场景中，在阈值侦测阶段P3，第一晶体管T1、第三晶体管T3和第六晶体管T6开启，在该阈值侦测阶段P3，N2节点电位保持为V_data，而当N1节点电位充电至V_DD-|V_th|时，第二晶体管T2截止。其中，V_DD为第一电压信号的电压值。

接着，在补偿阶段P4，向第二控制端、第四控制端和第五控制端提供第一电平，向第一控制端和第三控制端提供第二电平，并向第一输入端提供重置信号，以生成发光控制信号，其中，发光控制信号与第三输入端接收的第一电压信号无关。也即是说，在补偿阶段P4，第二控制信号和第四控制信号具有第一电平，第一控制信号和第三控制信号具有第二电平。

在一些应用场景中，第一电平例如可以是高电平，第二电平例如可以是低电平。在这些应用场景中，在补偿阶段P4，第三晶体管T3和第五晶体管T5开启，因此N2节点电位由V_data变为V_ref。N2节点电位变化量△V_N2＝V_ref-V_data。由于第一电容C1和第二电容C2的耦合作用，N1节点的电位变化量△V_N1为：

${\mathrm{\ΔV}}_{N1}={\mathrm{\ΔV}}_{N2}\·\frac{c_1}{c_1+c_2};$

因此，补偿阶段P4，N1节点电位V_N1变为：

$V_{N1}={\mathrm{\ΔV}}_{N1}+V_{DD}-\left|V_{th}\right|=(V_{ref}-V_{data})\·\frac{c_1}{c_1+c_2}+V_{DD}-\left|V_{th}\right|---\left(2\right)$

从如上的公式(2)可以看出，在补偿阶段P4，N1节点的电位V_N1与第一电容C₁和第二电容C₂的电容值c₁和c₂相关，因此，通过适当地配置第一电容C₁和第二电容C₂的电容值，以及调节重置信号的电压值V_ref，可以抬高N1节点的电位，保证了暗态显示效果。

接着，在发光阶段P5，向第四控制端和第五控制端提供第一电平，向第一控制端、第二控制端和第三控制端提供第二电平，并向第一输入端提供重置信号，以使发光二极管基于发光控制信号发光。也即是说，在发光阶段P5，第四控制信号具有第一电平，第一控制信号、第二控制信号和第三控制信号具有第二电平。

在一些应用场景中，第一电平例如可以是高电平，第二电平例如可以是低电平，且重置信号V_ref也可以为低电平信号。在这些应用场景中，在发光阶段P5，第三晶体管T3、第四晶体管T4和第五晶体管T5开启。由于第五晶体管开启，N2节点电位保持为V_ref，由于第一电容C₁和第二电容C₂的耦合作用，N1节点电位保持在公式(2)所示的电位。

根据发光电流公式：

I＝k×(V_SG-|V_th|)²(3)

又由于V_SG为第二晶体管T2第一极与栅极的电压差，因此有：

V_SG＝V_DD-V_N1(4)

将式(4)和式(2)带入式(3)可得：

$I=k(V_{ref}-V_{data})\×{\left(\frac{c_1}{c_1+c_2}\right)}^2---\left(5\right)$

其中，

μ为第二晶体管T2的迁移率，c_ox为第二晶体管T2的单位面积栅氧化层电容的容值。

为第二晶体管T2的宽长比。

V_ref为重置信号的电压值，V_data为数据信号的电压值，c₁为第一电容C₁的容值，c₂为第二电容C₂的容值。

从最终的发光电流公式(5)可知，发光电流I与第一电压信号V_DD以及第二晶体管的阈值电压V_th无关，因此，采用本实施例的驱动方法，通过对V_DD和V_th的补偿，可以避免阈值电压V_th漂移和各驱动模块接收到的V_DD的差异引起的显示亮度不均的问题。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (11)

1.一种驱动电路，其特征在于，包括至少一个驱动模块，各所述驱动模块包括发光单元、编码单元、重置单元和数据信号输入单元；

其中：

所述发光单元包括第一控制端、第二控制端和发光二极管；

所述重置单元包括第一输入端和第三控制端，所述重置单元用于向所述编码单元提供重置信号；

所述数据信号输入单元包括第二输入端和第四控制端，所述数据信号输入单元用于将所述第二输入端输入的数据信号提供至所述编码单元；

所述编码单元包括第五控制端，所述发光单元还包括第三输入端，所述编码单元用于接收并补偿所述发光单元的第三输入端接收到的第一电压信号，基于所述数据信号生成发光控制信号，并向所述发光单元提供所述发光控制信号。

2.根据权利要求1所述的驱动电路，其特征在于：

所述编码单元包括第一晶体管、第二晶体管、第一电容和第二电容；

其中，所述第一晶体管的栅极连接至所述第五控制端以接收第四控制信号，所述第一晶体管的第一极与所述第一电容的第一极、所述第二电容的第一极以及所述第二晶体管的栅极电连接，所述第一晶体管的第二极连接至所述编码单元的输出端；

所述第一电容的第二极连接至所述第三输入端以接收所述第一电压信号，所述第二电容的第二极连接至所述重置单元的输出端和所述数据电压输入单元的输出端；

所述第二晶体管的第一极连接至所述发光单元的输出端，所述第二晶体管的第二极连接至所述编码单元的输出端；

所述第一晶体管和所述第二晶体管用于侦测所述第二晶体管的阈值电压，并且能够对第二晶体管的阈值电压进行补偿；

所述第一电容和所述第二电容用于补偿所述第三输入端接收到的第一电压信号。

3.根据权利要求2所述的驱动电路，其特征在于，所述发光控制信号I满足：

$I=k(V_{ref}-V_{data})\×{\left(\frac{c_1}{c_1+c_2}\right)}^2;$

其中：

$k=\frac{1}{2}{\mathrm{\μc}}_{ox}\frac{w}{l};$

μ为所述第二晶体管的迁移率，c_ox为所述第二晶体管的单位面积栅氧化层电容的容值；

为所述第二晶体管的宽长比；

V_ref为所述重置信号的电压值，V_data为数据信号的电压值，c₁为所述第一电容的容值，c₂为所述第二电容的容值。

4.根据权利要求2所述的驱动电路，其特征在于：

所述发光单元还包括第三晶体管和第四晶体管；

其中，

所述第三晶体管的栅极连接至所述第一控制端以接收第一控制信号，所述第三晶体管的第一极连接至所述第三输入端，所述第三晶体管的第二极连接至所述发光单元的输出端；

所述第四晶体管的栅极连接至所述第二控制端以接收第二控制信号，所述第四晶体管的第一极连接至所述编码单元的输出端，所述第四晶体管的第二极连接至所述发光二极管的阳极；

所述发光二极管的阴极接收第二电压信号。

5.根据权利要求4所述的驱动电路，其特征在于，所述重置单元包括第五晶体管；

所述第五晶体管的栅极连接至所述第三控制端以接收第三控制信号，所述第五晶体管的第一极连接至所述第一输入端，所述第五晶体管的第二极连接至所述所述重置单元的输出端。

6.根据权利要求5所述的驱动电路，其特征在于，所述数据信号输入单元包括第六晶体管；

所述第六晶体管的栅极连接至所述第五控制端以接收第四控制信号，所述第六晶体管的第一极连接至所述第二输入端，所述第六晶体管的第二极连接至所述数据信号输入单元的输出端。

7.根据权利要求6所述的驱动电路，其特征在于：

所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管为PMOS晶体管。

8.根据权利要求4所述的驱动电路，其特征在于：

相邻的至少二个所述驱动模块共用一个所述第三晶体管。

9.根据权利要求1-8任意一项所述的驱动电路，其特征在于还包括第一移位寄存器和第二移位寄存器；

其中，

所述第一移位寄存器用于分别向所述第一控制端、所述第二控制端和所述第三控制端提供第一控制信号、第二控制信号和第三控制信号；

所述第二移位寄存器用于向所述第四控制端和所述第五控制端提供第四控制信号。

10.一种有机电致发光二极管显示器，其特征在于，包括如权利要求1-9任意一项所述的驱动电路。

11.一种有机电致发光二极管显示器的驱动方法，用于驱动如权利要求1-9任意一项所述的驱动电路，其特征在于，包括：

第一初始化阶段，向所述第一控制端、所述第四控制端和所述第五控制端提供第一电平，向所述第二控制端和所述第三控制端提供第二电平，并向所述第一输入端提供重置信号；

第二初始化阶段，向所述第一控制端和第三控制端提供第一电平，向所述第二控制端、所述第四控制端和所述第五控制端提供第二电平，并向所述第二输入端提供所述数据信号；

阈值侦测阶段，向所述第二控制端和所述第三控制端提供第一电平，向所述第一控制端、所述第四控制端和所述第五控制端提供第二电平，并向所述第二输入端提供所述数据信号；

补偿阶段，向所述第二控制端、所述第四控制端和所述第五控制端提供第一电平，向所述第一控制端和所述第三控制端提供第二电平，并向所述第一输入端提供重置信号，以生成发光控制信号；

发光阶段，向所述第四控制端和所述第五控制端提供第一电平，向所述第一控制端、所述第二控制端和所述第三控制端提供第二电平，并向所述第一输入端提供所述重置信号，以使所述发光二极管基于所述发光控制信号发光。