CN105656333B - 一种宽输入范围高效率的集成压电能量获取系统 - Google Patents

Abstract

本发明涉及一种宽输入范围高效率的集成压电能量获取系统。一种宽输入范围高效率的集成压电能量获取系统，包括两级升压型电荷泵整流器和间歇式功率管理电路。

Description

一种宽输入范围高效率的集成压电能量获取系统

技术领域

本发明属于微电子技术领域中的整流器以及功率管理设计技术，特别涉及一种宽输入范围高效率的集成压电能量获取系统。

背景技术

传感器、接口电路和功率管理电路构成了无线能量获取技术的关键电路模块。

接口电路最重要的构成部分之一就是ACDC整流电路，而合理的功率管理电路是把收集到的能量有效应用的重要保证。传感器获取的能量以交流信号的形式输出，无法直接为负载供电，因而用各种结构的ACDC整流电路把交流信号转换为稳定的直流输出。然而，一般情况下，虽然ACDC整流电路把交流信号转换为稳定的直流输出，但由于获得的功率不足以提供给下一级有效使用，此时，采用功率管理电路让整个能量积攒到一定量值，才供给下一级，这样可保证能量的有效应用。

鉴于此，如何提高电压转化效率，功率转化效率一直是研究者研究的方向，同时如何设计一种最大程度地获取环境中的能量，如何降低最小的输入电压，增大输入电压范围以及有效的应用获取的集成能量获取系统也是研究者积极探索的方面。

使用在MOS管的栅极加一个稳定的直流电压的静态阈值补偿技术，可使器件处于亚阈值开启状态。如图1所示，NMOS和PMOS管的栅极各加了一个直流电压源偏置。当输入交流信号V_in处于负半周期时，PMOS管截止，NMOS管导通，电流I₁给储能电容C₁充电，经过多个周期的充电后，C₁两端的电压差可以稳定在输入交流信号V_in的峰峰值的一半。当输入电压V_in处于正半周期时，NMOS管截止，PMOS管导通，电流I₂给储能电容C₂充电，输出直流电压V_out。由此可见，当V_a接地时，储能电容C₁上的电压值达到了输入信号V_in的峰峰值的一半，因此输出的直流电压V_out等于输入信号V_in的峰峰值V_pp。

这种整流器的不足之处是需要额外的静态直流偏置电路，而且当栅极的静态直流偏置电压过大时，会导致反向漏电流的增加，把储能电容上面的能量泄漏到地，这样会大大降低整流器的整流效率。

使用在全波桥式整流器之前加上并联同步电感电路(Parallel synchronizedswitch harvesting and an inductor，简称P-SSHI)与之形成的整流电路(P-SSHIRectifier)可以整体上提高从能量获取器获取能量的效率。如图2所示，在没有P-SSHI电路结构的情况下，当I_p实际流到输出时，能量获取器上的输出电流需要向内部电容C_p充电或向地放电，这样浪费了大量获取的电荷，限制了获取的能量效率。当P-SSHI电路作用时，当V_B<V_A<V_rect,SW₁闭合，D₁断开，SW₂与D₂都断开，因此没有电流通过P-SSHI电路从A流过B，也没有电流输出，电容C_p被I_p充电；当V_A＝V_rect时，D₃与D₆通路，电流流出；当I_p为零，且即将改变方向时，C_p开始放电，V_A减小，D₃，D₆关闭，。SW₁打开，SW₂闭合，因此，C_p，SW₂，D₂，L_F形成振荡环路。环路中的L_F与C_p，使通过C_p的电压有效翻转，电容中所有的能量最初都转化到电感中，当电压翻转之后，电感中的能量又被充到电容中，由于环路中D₂的存在，电流只能从A到SW₂，D₂，B。这一过程充分利用了获取的能量，提高了获取能量效率。以上的描述中的二极管为理想二极管。

这种整流器的不足之处是：1)所需要的电路很复杂，需要电路检测能量获取器产生的电流极性的改变；2)需要准确的控制开关SW₁与SW₂的闭合时间；3)需要一个电感，不利于集成。这样就使得此整流器难以自供电，提高的效率有很大一部消耗在电路中。

发明内容

发明目的：本发明针对上述现有技术存在的问题做出改进，即本发明公开了一种宽输入范围高效率的集成压电能量获取系统。该系统采用了两级迪克森电荷泵的电路结构，以此得到较高的输出电压；采用基于非平衡偏置比较器的有源二极管代替无源二极管，以此降低整流路径上的电压降，同时解决了基于传统比较器的有源二极管的失配和延时带来的反向漏电的问题；为了降低最小输入电压，采用了两个低电源电压的共栅结构比较器。功率管理电路采用迟滞比较的结构将整流器整流的能量收集到一定程度之后再对后级DCDC电路进行供电，采用间歇式的工作方式，保证整个系统给后级DCDC的输入功率在一个比较稳定合适的值。

技术方案：一种宽输入范围高效率的集成压电能量获取系统，包括两级升压型电荷泵整流器和间歇式功率管理电路。

进一步地，所述两级升压型电荷泵整流器包括第一级电荷泵整流电路和第二级电荷泵整流电路，

第一级电荷泵整流电路包括电容C₁、电容C₂、NMOS管M_B1、NMOS管M_S1、PMOS管M_B2、PMOS管M_S2、PMOS管M_P1、PMOS管M_P2、第一比较器COMP₁、第二比较器COMP₂和非平衡偏置电流源，

电容C₁的一端接输入电压，NMOS管M_B1的栅极、NMOS管M_B1的衬底和NMOS管M_B1的源极都接地，NMOS管M_S1的衬底和NMOS管M_S1的源极均接地，NMOS管M_S1的源极与第一比较器COMP₁的同相输入端相连接，第一比较器COMP₁的反相输入端与第一内建电压△V₁的正极相连接，第一内建电压△V₁的负极、NMOS管M_B1的漏极、NMOS管M_S1的漏极分别接电容C₁的另一端，第一比较器COMP₁的输出端与NMOS管M_S1的栅极相连；第二比较器COMP₂的同相输入端分别与PMOS管M_S2的源极、PMOS管M_P2的漏极、PMOS管M_B2的漏极、PMOS管M_B2的栅极、非平衡偏置电流源的偏置点相连接，第二比较器COMP₂的反相输入端与第二内建电压△V₂的负极相连接，第二内建电压△V₂的正极与PMOS管M_S2的漏极相连接；PMOS管M_P1的栅极、PMOS管M_S2的栅极分别与第二比较器COMP₂的输出端相连，PMOS管M_P1的栅极、PMOS管M_S2的栅极分别与反相器的输入端相连；PMOS管M_P1的衬底分别与PMOS管M_S2的衬底、PMOS管M_P2的衬底、PMOS管M_P2的源极、PMOS管M_B2的衬底相连；PMOS管M_P1的源极分别与PMOS管M_S2的衬底、PMOS管M_P2的衬底、PMOS管M_P2的源极、PMOS管M_B2的衬底相连；反相器的输出端与PMOS管M_P2的栅极相连接，反相器的高电位点接PMOS管M_B2的源极，反相器的低电位点接地，非平衡偏置电流源的低电位点接地，电容C₂的一端接地，电容C₂的另一端与PMOS管M_B2的源极相连接；

第二级电荷泵整流电路包括NMOS管M_B3、NMOS管M_S3、PMOS管M_B4、PMOS管M_S4、PMOS管M_P3、PMOS管M_P4、电容C₄、电容C₃、第三比较器COMP₃、第四比较器COMP₄和非平衡偏置电流源，

NMOS管M_B3的栅极、NMOS管M_B3的衬底、NMOS管M_B3的源极、NMOS管M_S3的衬底、NMOS管M_S3的源极均与电容C₂的非接地端相连，NMOS管M_S3的源极与第三比较器COMP₃的同相输入端相连接，第三比较器COMP₃的反相输入端与第三内建电压△V₃的正极相接，第三内建电压△V₃的负极、NMOS管M_B3的漏极、NMOS管M_S3的漏极分别与电容C₃的一端相连，第三比较器COMP₃的输出端与NMOS管M_S3的栅极相连接；第四比较器COMP₄的同相输入端与PMOS管M_S4的源极、PMOS管M_P4的漏极、NMOS管M_B4的漏极、NMOS管M_B4的栅极、非平衡偏置电流源的偏置点相连接；第四比较器COMP₄的反相输入端与第四内建电压△V₄的负极相连接，第四内建电压△V₄的正极与PMOS管M_S4的漏极相接；PMOS管M_P3的栅极、PMOS管M_S4的栅极分别与第四比较器COMP₄的输出端相连，PMOS管M_P3的栅极、PMOS管M_S4的栅极分别与反相器的输入端相连；PMOS管M_P3的衬底与PMOS管M_S4的衬底、PMOS管M_P4的衬底、PMOS管M_P4的源极、PMOS管M_B4的衬底相连；PMOS管M_P3的源极与PMOS管M_S4的衬底、PMOS管M_P4的衬底、PMOS管M_P4的源极、PMOS管M_B4的衬底相连；反相器的输出端与PMOS管M_P4的栅极相接，反相器的高电位接PMOS管M_B4的源极，反相器的低电位点接地，非平衡偏置电流源的低电位点接地，电容C₄一端接地，电容C₄的另一端与PMOS管M_B4的源极相接。

进一步地，间歇式功率管理电路包括振荡器、计数器、开关S₁、开关S₂、开关S₃、开关SW、开关SW₁、电阻R₁、电阻R₂、电阻R₃、带隙基准电路、偏置电路、第一比较器CMP₁、第二比较器CMP₂、第三比较器CMP₃、第四比较器CMP₄、RS触发器、与门、PMOS管M₁、PMOS管M₂、PMOS管M₃和负载R_L；

开关S₁的一端与两级升压型电荷泵整流器的输出电压V_out相连接，开关S₁的另一端与电阻R₁相接，电阻R₁的另一端分别与第二比较器CMP₂的同相输入端、开关S₂的一端相连接；开关S₂的另一端与电阻R₂的一端相连接；电阻R₂的另一端与第三比较器的CMP₃的反相输入端、电阻R₃的一端相连接，电阻R₃的另一端与开关S₃的一端相连接；开关S₃的另一端接地；带隙基准电路的输出端分别与第一比较器CMP₁同相输入端、第三比较器CMP₃的同相输入端、第二比较器CMP₂的反相输入端相连接，第一比较器CMP₁的反向输出端与偏置电路相连，第二比较器CMP₂的输出端与RS触发器的S端相连，第三比较器CMP₃的输出端与RS触发器的R端相连，RS触发器的Q端、第一比较器CMP₁的输出端分别接于与门的输入端，与门的输出信号端控制开关SW的闭合与断开；开关SW的一端接输出电压V_out，开关SW的另一端与负载R_L相接，负载R_L的另一端接地，PMOS管M₁的栅极分别与PMOS管M₁的漏极、PMOS管M₂的源极相连接，PMOS管M₁的衬底、PMOS管M₁的源极均接于输出电压V_out，PMOS管M₂的栅极分别与PMOS管M₂的漏极、PMOS管M₃的源极、第四比较器CMP₄的同相输入端相连接，PMOS管M₂的衬底接于输出电压V_out，PMOS管M₃的栅极与PMOS管M₃的漏极均接地，PMOS管M₃的衬底接输出电压V_out，第四比较器CMP₄的反相输入端接带隙基准电路的输出端，第四比较器CMP₄的输出端的输出信号控制开关SW₁的闭合与断开。

更进一步地，所述带隙基准电路的输出电压为0.6V。

实现本发明的关键技术为采用了可以倍压的两级电荷泵结构的ACDC整流电路结构，其输出约等于输入电压幅度的四倍，这可以有效降低整流器可工作的最小输入电压且可将低输入电压值泵到一个较高的直流电压；一种迟滞模式的间歇式充放电功率管理电路，用来管理输出电压，形成一种充电-放电-充电的间歇工作模式。这种结构不但可以大大提高输入信号的范围，也可以将输出直流电压稳定在一个可控的范围内，从而提高系统的利用效率和稳定性。

有益效果：本发明公开的一种宽输入范围高效率的集成压电能量获取系统具有以下有益效果：

1、两级升压型电荷泵整流器采用了两级迪克森电荷泵电路结构，输入到输出可以高效倍压，提高了其驱动后级负载的能力；

2、两种对称结构源极输入信号的比较器，有效地解决了具体电路中比较器的输入信号幅度和传统比较器不兼容的问题；

3、使比较器正常工作的与电源无关的偏置电路，保证了内建失调电压的精确性，保证了偏置电路所消耗的电流不随电源电压的变化而变化，降低了整流器自身的功耗；

4、间歇式功率管理电路大大提高了输入信号的范围，提高了电路的利用效率与稳定性；

5、带隙基准电路满足微能量获取的前提条件，能工作在低的电源电压下；

6、间歇式检测功耗控制电路若产生一个1/n的脉冲技术信号，就可将该支路的功耗降为原来的1/n,降低了整流系统自身的功耗，提高了转化效率；

7、本发明的过压保护模块电路解决了整流系统可能存在的两种极端情况，使整个电路更为稳定。

附图说明

图1为静态阈值补偿整流器电路图；

图2为基于并联同步开关电感电路整流器的电路框图；

图3为本发明提出的一种宽输入范围高效率的集成压电能量获取系统的主体结构图；

图4a是图3中P处的具体电路图；

图4b为图3中Q处的具体电路图；

图5为图3中N处的具体电路图；

图6为图3中C处的带隙基准电路的电路图；

图7为图3中D处的偏置电路的电路图；

图8为图3中B处的振荡器的电路图；

图9为如3中A处的计数器的电路图；

图10a和图10b为本发明提出的非平衡偏置比较器对整流器性能提升对比曲线；

图11a和图11b为本发明提出的集成压电能量获取系统仿真波形；

图12为本发明在系统电路输出仿真波形；

图13为本发明中在不同输入电压下系统电路的功率转化效率图。

具体实施方式：

下面对本发明的具体实施方式详细说明。

如图3～9所示，一种宽输入范围高效率的集成压电能量获取系统，包括两级升压型电荷泵整流器和间歇式功率管理电路。

进一步地，所述两级升压型电荷泵整流器包括第一级电荷泵整流电路和第二级电荷泵整流电路，

第一级电荷泵整流电路包括电容C₁、电容C₂、NMOS管M_B1、NMOS管M_S1、PMOS管M_B2、PMOS管M_S2、PMOS管M_P1、PMOS管M_P2、第一比较器COMP₁、第二比较器COMP₂和非平衡偏置电流源，

电容C₁的一端接输入电压，NMOS管M_B1的栅极、NMOS管M_B1的衬底和NMOS管M_B1的源极都接地，NMOS管M_S1的衬底和NMOS管M_S1的源极均接地，NMOS管M_S1的源极与第一比较器COMP₁的同相输入端相连接，第一比较器COMP₁的反相输入端与第一内建电压△V₁的正极相连接，第一内建电压△V₁的负极、NMOS管M_B1的漏极、NMOS管M_S1的漏极分别接电容C₁的另一端，第一比较器COMP₁的输出端与NMOS管M_S1的栅极相连；第二比较器COMP₂的同相输入端分别与PMOS管M_S2的源极、PMOS管M_P2的漏极、PMOS管M_B2的漏极、PMOS管M_B2的栅极、非平衡偏置电流源的偏置点相连接，第二比较器COMP₂的反相输入端与第二内建电压△V₂的负极相连接，第二内建电压△V₂的正极与PMOS管M_S2的漏极相连接；PMOS管M_P1的栅极、PMOS管M_S2的栅极分别与第二比较器COMP₂的输出端相连，PMOS管M_P1的栅极、PMOS管M_S2的栅极分别与反相器的输入端相连；PMOS管M_P1的衬底分别与PMOS管M_S2的衬底、PMOS管M_P2的衬底、PMOS管M_P2的源极、PMOS管M_B2的衬底相连；PMOS管M_P1的源极分别与PMOS管M_S2的衬底、PMOS管M_P2的衬底、PMOS管M_P2的源极、PMOS管M_B2的衬底相连；反相器的输出端与PMOS管M_P2的栅极相连接，反相器的高电位点接PMOS管M_B2的源极，反相器的低电位点接地，非平衡偏置电流源的低电位点接地，电容C₂的一端接地，电容C₂的另一端与PMOS管M_B2的源极相连接；

第二级电荷泵整流电路包括NMOS管M_B3、NMOS管M_S3、PMOS管M_B4、PMOS管M_S4、PMOS管M_P3、PMOS管M_P4、电容C₄、电容C₃、第三比较器COMP₃、第四比较器COMP₄和非平衡偏置电流源，

NMOS管M_B3的栅极、NMOS管M_B3的衬底、NMOS管M_B3的源极、NMOS管M_S3的衬底、NMOS管M_S3的源极均与电容C₂的非接地端相连，NMOS管M_S3的源极与第三比较器COMP₃的同相输入端相连接，第三比较器COMP₃的反相输入端与第三内建电压△V₃的正极相接，第三内建电压△V₃的负极、NMOS管M_B3的漏极、NMOS管M_S3的漏极分别与电容C₃的一端相连，第三比较器COMP₃的输出端与NMOS管M_S3的栅极相连接；第四比较器COMP₄的同相输入端与PMOS管M_S4的源极、PMOS管M_P4的漏极、NMOS管M_B4的漏极、NMOS管M_B4的栅极、非平衡偏置电流源的偏置点相连接；第四比较器COMP₄的反相输入端与第四内建电压△V₄的负极相连接，第四内建电压△V₄的正极与PMOS管M_S4的漏极相接；PMOS管M_P3的栅极、PMOS管M_S4的栅极分别与第四比较器COMP₄的输出端相连，PMOS管M_P3的栅极、PMOS管M_S4的栅极分别与反相器的输入端相连；PMOS管M_P3的衬底与PMOS管M_S4的衬底、PMOS管M_P4的衬底、PMOS管M_P4的源极、PMOS管M_B4的衬底相连；PMOS管M_P3的源极与PMOS管M_S4的衬底、PMOS管M_P4的衬底、PMOS管M_P4的源极、PMOS管M_B4的衬底相连；反相器的输出端与PMOS管M_P4的栅极相接，反相器的高电位接PMOS管M_B4的源极，反相器的低电位点接地，非平衡偏置电流源的低电位点接地，电容C₄一端接地，电容C₄的另一端与PMOS管M_B4的源极相接。

进一步地，间歇式功率管理电路包括振荡器、计数器、开关S₁、开关S₂、开关S₃、开关SW、开关SW₁、电阻R₁、电阻R₂、电阻R₃、带隙基准电路、偏置电路、第一比较器CMP₁、第二比较器CMP₂、第三比较器CMP₃、第四比较器CMP₄、RS触发器、与门、PMOS管M₁、PMOS管M₂、PMOS管M₃和负载R_L；

开关S₁的一端与两级升压型电荷泵整流器的输出电压V_out相连接，开关S₁的另一端与电阻R₁相接，电阻R₁的另一端分别与第二比较器CMP₂的同相输入端、开关S₂的一端相连接；开关S₂的另一端与电阻R₂的一端相连接；电阻R₂的另一端与第三比较器的CMP₃的反相输入端、电阻R₃的一端相连接，电阻R₃的另一端与开关S₃的一端相连接；开关S₃的另一端接地；带隙基准电路的输出端分别与第一比较器CMP₁同相输入端、第三比较器CMP₃的同相输入端、第二比较器CMP₂的反相输入端相连接，第一比较器CMP₁的反向输出端与偏置电路相连，第二比较器CMP₂的输出端与RS触发器的S端相连，第三比较器CMP₃的输出端与RS触发器的R端相连，RS触发器的Q端、第一比较器CMP₁的输出端分别接于与门的输入端，与门的输出信号端控制开关SW的闭合与断开；开关SW的一端接输出电压V_out，开关SW的另一端与负载R_L相接，负载R_L的另一端接地，PMOS管M₁的栅极分别与PMOS管M₁的漏极、PMOS管M₂的源极相连接，PMOS管M₁的衬底、PMOS管M₁的源极均接于输出电压V_out，PMOS管M₂的栅极分别与PMOS管M₂的漏极、PMOS管M₃的源极、第四比较器CMP₄的同相输入端相连接，PMOS管M₂的衬底接于输出电压V_out，PMOS管M₃的栅极与PMOS管M₃的漏极均接地，PMOS管M₃的衬底接输出电压V_out，第四比较器CMP₄的反相输入端接带隙基准电路的输出端，第四比较器CMP₄的输出端的输出信号控制开关SW₁的闭合与断开。

更进一步地，所述带隙基准电路的输出电压为0.6V。

如图4a所示，M₃、M₄、M₈、M₁₀均为PMOS管，其各自的衬底与各自的源极相接后又均与输出电压V_out的一端、非平衡电流源I_SN1的一端、非平衡电流源I_SN2的一端相接；I_SN1的另一端与NMOS管M₅的漏极相接；I_SN3的另一端与NMOS管M₆的漏极相接；PMOS管M₃的栅极与PMOS管M₄的栅极相接，且PMOS管M₃的源极与NMOS管M₁的漏极相接；PMOS管M₄漏极与NMOS管M₂的漏极、PMOS管M₈的栅极相接；PMOS管M₁₀的栅极与M₈的漏极、NMOS管M₇的漏极、M₉的栅极相接；M₁₀的漏极与NMOS管M₉的漏极、输出OUT₁相接；下方的M₅、M₁、M₂、M₆、M₇、M₉均为NMOS管，M₅的源极、M₅的衬底、M₁的衬底、M₂的衬底、M₂的源极、M₆的源极、M₇的源极、M₇的衬底、M₉的源极、衬底均与Vin+相连；M₁的源极与M₆的源极、Vin+相接；M₅的栅极、M₅的漏极与M₁的栅极、M₇的栅极接在一起；M₂的栅极与M₆的栅极、M₆的漏极接在一块。

如图4b所示，M₁₅、M₁₃、M₁₄、M₁₆、M₁₈、M₂₀均为PMOS管，M₁₁、M₁₂、M₁₇、M₁₉均为NMOS管；M₁₅、M₁₄、M₁₈、M₂₀的衬底与各自的源极相接后又均与Vin+相接；M₁₃、M₁₆的各自的源极、衬底相接后又与Vin-相接；M₁₅的栅极、M₁₅的漏极与M₁₃的栅极、I_SP1的一端相接后与M₁₈的栅极相接；M₁₆的栅极、M₁₆的漏极、M₁₄的栅极与I_SP2的一端接在一块；M₂₀的栅极与M₁₉的栅极、M₁₈的栅极、M₁₇的漏极接在一起；M₁₁的栅极、M₁₁的漏极与M₁₂的栅极、M₁₃的漏极接在一起，M₁₄、M₁₂的漏极与M₁₇的栅极接在一起；I_SP1、I_SP2的另一端，M₁₁、M₁₂、M₁₇、M₁₉的源极与衬底均接到地GND上；M₁₉、M₂₀的漏极与输出OUT₂连接。

如图5所示，M_L1、M₂₁、M_L2、M₂₂、M₂₃、M₂₇、M₂₈均为PMOS管，M₂₄、M₂₅、M₂₆、M₂₉、M₃₀均为NMOS管；M_L1、M₂₁、M_L2、M₂₂、M₂₃、M₂₇、M₂₈的各自的衬底与源极相接后均与V_out接在一起；M_L1，M_L2的栅极也接到V_out上；M₂₁、M₂₂、M₂₇、M₂₈的栅极,M₂₃的栅极、漏极接在一起；M_L1、M₂₁的漏极与M₂₄的漏极、栅极，M₂₅的栅极接在一块；M_L2，M₂₂，M₂₅的漏极与M₂₆、M₂₉、M₃₀的栅极，电容C的一端接在一起；M₂₇、M₂₈的源极与I_SN1、I_SN2相接；M₂₄的源极与电阻一端相接，电阻R的另一端接地，M₂₄的衬底接地；M₂₅，M₂₆，M₂₉，M₃₀的各自的衬底与源极相接后与地相接，电容C的另一端接地；M₂₉，M₃₀与非平衡偏置电流I_SP1、I_SP2相接。

如图6所示，低压带隙基准电路有启动电路与核心电路组成；M_P1～M_P10均为PMOS管，M_P6～M_P10串联在一起，即M_P6的漏极接M_P7的源极，类推之；M_P6的源极与M_P6～M_P10的衬底，M_P1～M_P5的源极与各自的衬底，M_N4的漏极均与VDD相接；M_P6～M_P10的栅极均接到地；M_N1～M_N4均为NMOS管，M_P10的漏极与M_N1的漏极、栅极，与M_N2的栅极相接；M_N1、M_N2、M_N3的源极与衬底，以及M_N4的衬底均接到地；M_N2的漏极与M_P1的漏极、栅极，M_P2的栅极相接；M_P2的漏极，M_N4的栅极，以及M_N3的漏极相接；M_N3的栅极，M_N4的源极，电阻R₁的一端，三极管Q₁的发射极，放大器OP的负输入端，以及M_P3的漏极相接；R₁的另一端，Q₂的集电极、基极，Q₂的集电极、基极,电阻R₃、电阻R₄另一端均接地；放大器OP正输入端与M_P4的漏极，电阻R₂的一端，电阻R₃的一端相接；电阻R₂的另一端与Q₂的发射极相接；放大器的输出端与M_P3，M_P4，M_P5的栅极相接；M_P5漏极与电阻R₄的一端之间为基准电路的输出V_ref。

如图7所示，M_L1、M₂₁、M_L2、M₂₂、M₂₃均为PMOS管，M₂₄、M₂₅、M₂₆均为NMOS管；M_L1、M₂₁、M_L2、M₂₂、M₂₃的各自的衬底与源极相接后均与Vout接在一起；M_L1，M_L2的栅极也接到V_out上；M₂₁、M₂₂的栅极,M₂₃的栅极、漏极接在一起；M_L1、M₂₁的漏极与M₂₄的漏极、栅极，M₂₅的栅极接在一块；M_L2，M₂₂，M₂₅的漏极与M₂₆的栅极，电容C的一端以及输出V_BIAS接在一起；M₂₄的源极与电阻R一端相接，电阻R的另一端接地，M₂₄的衬底接地；M₂₅，M₂₆的各自的衬底与源极相接后与地相接，电容C的另一端接地。

如图8所示，M_b1、M_b3、M_b5、M_b7、M_b9均为PMOS管,M_b2、M_b4、M_b6、M_b8、M_b10均为NMOS管；M_b1、M_b3、M_b5、M_b7、M_b9的各自的衬底与源极相接后接在一块；M_b1的栅极与M_b5的漏极，M_b7的栅极，M_b6的漏极相接；M_b2、M_b4、M_b6、M_b8、M_b10各自的的衬底与源极相接后均接与地；M_b1的漏极与M_b3的栅极和M_b2的漏极相接；M_b5的栅极与M_b4的漏极，M_b3的漏极相接；M_b7、M_b8的漏极与M_b9、M_b10的栅极接与一点，M_b9、M_b10的漏极相接后输出信号；M_b2、M_b4、M_b6、M_b8栅极均接入偏置信号V_b。

如图9所示，六个D触发器和六个反相器构成二分频器，对振荡器输出的时钟脉冲不断分频。

图10a和图10b采用非平衡偏置比较器的整流器的功率转化效率有明显的提升，其效率基本不低于98％；

图11a和图11b为本发明提出的集成压电能量获取系统仿真波形，从图11a和图11b可知一旦输出电压V_out从零开始上升到1.2V左右之后，就能稳定地1.2V-0.8V之间跳变；

图12为本发明在系统电路输出仿真波形，由图12可知，利用间歇式充放电的工作模式，此系统可以给后级提供2.5mA-5.0mA的电流。

图13为本发明中在不同输入电压下系统电路的功率转化效率图；由图13可知，在输入范围0.32V-1.5V内，整体的功率转换效率大于75％，特别是在输入为0.08V,频率为200Hz，此时的功率转换效率达到81％。

上面对本发明的实施方式做了详细说明。但是本发明并不限于上述实施方式，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (3)

1.一种宽输入范围高效率的集成压电能量获取系统，其特征在于，包括两级升压型电荷泵整流器和间歇式功率管理电路；

所述两级升压型电荷泵整流器包括第一级电荷泵整流电路和第二级电荷泵整流电路，

第一级电荷泵整流电路包括电容C₁、电容C₂、NMOS管M_B1、NMOS管M_S1、PMOS管M_B2、PMOS管M_S2、PMOS管M_P1、PMOS管M_P2、第一比较器COMP₁、第二比较器COMP₂和非平衡偏置电流源，

电容C₁的一端接输入电压，NMOS管M_B1的栅极、NMOS管M_B1的衬底和NMOS管M_B1的源极都接地，NMOS管M_S1的衬底和NMOS管M_S1的源极均接地，NMOS管M_S1的源极与第一比较器COMP₁的同相输入端相连接，第一比较器COMP₁的反相输入端与第一内建电压△V₁的正极相连接，第一内建电压△V₁的负极、NMOS管M_B1的漏极、NMOS管M_S1的漏极分别接电容C₁的另一端，第一比较器COMP₁的输出端与NMOS管M_S1的栅极相连；第二比较器COMP₂的同相输入端分别与PMOS管M_S2的源极、PMOS管M_P2的漏极、PMOS管M_B2的漏极、PMOS管M_B2的栅极、非平衡偏置电流源的偏置点相连接，第二比较器COMP₂的反相输入端与第二内建电压△V₂的负极相连接，第二内建电压△V₂的正极与PMOS管M_S2的漏极相连接；PMOS管M_P1的栅极、PMOS管M_S2的栅极分别与第二比较器COMP₂的输出端相连，PMOS管M_P1的栅极、PMOS管M_S2的栅极分别与反相器的输入端相连；PMOS管M_P1的衬底分别与PMOS管M_S2的衬底、PMOS管M_P2的衬底、PMOS管M_P2的源极、PMOS管M_B2的衬底相连；PMOS管M_P1的源极分别与PMOS管M_S2的衬底、PMOS管M_P2的衬底、PMOS管M_P2的源极、PMOS管M_B2的衬底相连；反相器的输出端与PMOS管M_P2的栅极相连接，反相器的高电位点接PMOS管M_B2的源极，反相器的低电位点接地，非平衡偏置电流源的低电位点接地，电容C₂的一端接地，电容C₂的另一端与PMOS管M_B2的源极相连接；

第二级电荷泵整流电路包括NMOS管M_B3、NMOS管M_S3、PMOS管M_B4、PMOS管M_S4、PMOS管M_P3、PMOS管M_P4、电容C₄、电容C₃、第三比较器COMP₃、第四比较器COMP₄和非平衡偏置电流源，

NMOS管M_B3的栅极、NMOS管M_B3的衬底、NMOS管M_B3的源极、NMOS管M_S3的衬底、NMOS管M_S3的源极均与电容C₂的非接地端相连，NMOS管M_S3的源极与第三比较器COMP₃的同相输入端相连接，第三比较器COMP₃的反相输入端与第三内建电压△V₃的正极相接，第三内建电压△V₃的负极、NMOS管M_B3的漏极、NMOS管M_S3的漏极分别与电容C₃的一端相连，第三比较器COMP₃的输出端与NMOS管M_S3的栅极相连接；第四比较器COMP₄的同相输入端与PMOS管M_S4的源极、PMOS管M_P4的漏极、NMOS管M_B4的漏极、NMOS管M_B4的栅极、非平衡偏置电流源的偏置点相连接；第四比较器COMP₄的反相输入端与第四内建电压△V₄的负极相连接，第四内建电压△V₄的正极与PMOS管M_S4的漏极相接；PMOS管M_P3的栅极、PMOS管M_S4的栅极分别与第四比较器COMP₄的输出端相连，PMOS管M_P3的栅极、PMOS管M_S4的栅极分别与反相器的输入端相连；PMOS管M_P3的衬底与PMOS管M_S4的衬底、PMOS管M_P4的衬底、PMOS管M_P4的源极、PMOS管M_B4的衬底相连；PMOS管M_P3的源极与PMOS管M_S4的衬底、PMOS管M_P4的衬底、PMOS管M_P4的源极、PMOS管M_B4的衬底相连；反相器的输出端与PMOS管M_P4的栅极相接，反相器的高电位接PMOS管M_B4的源极，反相器的低电位点接地，非平衡偏置电流源的低电位点接地，电容C₄一端接地，电容C₄的另一端与PMOS管M_B4的源极相接。

2.根据权利要求1所述的一种宽输入范围高效率的集成压电能量获取系统，其特征在于，间歇式功率管理电路包括振荡器、计数器、开关S₁、开关S₂、开关S₃、开关SW、开关SW₁、电阻R₁、电阻R₂、电阻R₃、带隙基准电路、偏置电路、第一比较器CMP₁、第二比较器CMP₂、第三比较器CMP₃、第四比较器CMP₄、RS触发器、与门、PMOS管M₁、PMOS管M₂、PMOS管M₃和负载RL；

开关S₁的一端与两级升压型电荷泵整流器的输出电压Vo_ut相连接，开关S₁的另一端与电阻R₁相接，电阻R₁的另一端分别与第二比较器CMP₂的同相输入端、开关S₂的一端相连接；开关S₂的另一端与电阻R₂的一端相连接；电阻R₂的另一端与第三比较器的CMP₃的反相输入端、电阻R₃的一端相连接，电阻R₃的另一端与开关S₃的一端相连接；开关S₃的另一端接地；带隙基准电路的输出端分别与第一比较器CMP₁同相输入端、第三比较器CMP₃的同相输入端、第二比较器CMP₂的反相输入端相连接，第一比较器CMP₁的反向输出端与偏置电路相连，第二比较器CMP₂的输出端与RS触发器的S端相连，第三比较器CMP₃的输出端与RS触发器的R端相连，RS触发器的Q端、第一比较器CMP₁的输出端分别接于与门的输入端，与门的输出信号端控制开关SW的闭合与断开；开关SW的一端接输出电压Vo_ut，开关SW的另一端与负载R_L相接，负载R_L的另一端接地，PMOS管M₁的栅极分别与PMOS管M₁的漏极、PMOS管M₂的源极相连接，PMOS管M₁的衬底、PMOS管M₁的源极均接于输出电压Vo_ut，PMOS管M₂的栅极分别与PMOS管M₂的漏极、PMOS管M₃的源极、第四比较器CMP₄的同相输入端相连接，PMOS管M₂的衬底接于输出电压Vo_ut，PMOS管M₃的栅极与PMOS管M₃的漏极均接地，PMOS管M₃的衬底接输出电压Vo_ut，第四比较器CMP₄的反相输入端接带隙基准电路的输出端，第四比较器CMP₄的输出端的输出信号控制开关SW₁的闭合与断开。

3.根据权利要求2所述的一种宽输入范围高效率的集成压电能量获取系统，其特征在于，所述带隙基准电路的输出电压为0.6V。