Nothing Special   »   [go: up one dir, main page]

CN105489569B - 压力传感器的封装结构及其制造方法 - Google Patents

压力传感器的封装结构及其制造方法 Download PDF

Info

Publication number
CN105489569B
CN105489569B CN201511007990.2A CN201511007990A CN105489569B CN 105489569 B CN105489569 B CN 105489569B CN 201511007990 A CN201511007990 A CN 201511007990A CN 105489569 B CN105489569 B CN 105489569B
Authority
CN
China
Prior art keywords
metal bump
pressure sensor
metal
insulating layer
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511007990.2A
Other languages
English (en)
Other versions
CN105489569A (zh
Inventor
尤文胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Silicon Microelectronics Technology Co ltd
Original Assignee
Hefei Silicon Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Silicon Microelectronics Technology Co Ltd filed Critical Hefei Silicon Microelectronics Technology Co Ltd
Priority to CN201511007990.2A priority Critical patent/CN105489569B/zh
Publication of CN105489569A publication Critical patent/CN105489569A/zh
Application granted granted Critical
Publication of CN105489569B publication Critical patent/CN105489569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明公开了一种压力传感器的封装结构及其制造方法。压力传感器的封装结构，包括，压力传感器，包括感测外部压力的压敏结构和将感测到的压力信息转换成电信号的向外引出的电极；压敏结构和电极位于压力传感器的第一表面；绝缘层，其第一表面与压力传感器的第二表面相接触；与电极相互连接的第一金属凸块；通过一金属连接结构与对应的所述第一金属凸块相互连接的第二金属凸块；塑封体，用以全部包封第一金属凸块和金属连接结构，以及部分包封压力传感器，绝缘层和第二金属凸块，以将压力传感器的压敏结构区域裸露，以及将第二金属凸块和绝缘层裸露。

Description

压力传感器的封装结构及其制造方法
技术领域
本发明涉及半导体器件的封装制造技术，尤其涉及一种压力传感器的封装结构和封装方法。
背景技术
利用半导体硅的压阻效应，即半导体硅在受到压力作用时，电阻或者电阻率会产生明显的变化的物理现象，压阻型压力传感器得到了迅速的发展和推广。
压力传感器的核心是位于密封空腔上方的包括压阻电桥电路的薄膜结构。该压力传感器的压敏结构和电路均制作于器件上方，并且具有感知外界压力功能的薄膜结构不能倒置，使得这种结构的压力传感器只能通过引线键合的方式向外引出电信号。
图1示出了常规压力传感器芯片封装的横截面侧视图的示意图100。在芯片载体上安装芯片102。键合引线106将芯片102的电极连接至外部引脚108。利用塑封材料来包封芯片102以形成塑封体110。塑封体110的开孔112将芯片102暴露于外部环境，并允许感测外部压力。
而对于现代电子产品的封装而言，由于引线键合技术具有互连延时长，电感大，封装效率低，可靠性差，与晶圆级封装不兼容等缺点而不利于这种结构的压力传感器的制备。
发明内容
有鉴于此，本发明的目的在于提供一种新型的压力传感器的封装结构及制造方法，已解决现有技术中可靠性差，封装效率低等技术问题。
一种压力传感器的封装结构的制造方法，用以对压力传感器进行封装，包括，
在所述压力传感器的第一表面上的电极区域生长一组第一金属凸块；
在所述压力传感器与第一表面相对的第二表面形成一绝缘层，以形成芯片载体结构；
在一框架载体的第一表面生长一组第二金属凸块，并使得所述第二金属凸块的高度等于所述芯片载体结构的高度；
将所述芯片载体结构放置于所述框架载体的第一表面；
利用塑封材料包封所述芯片载体结构和所述第二金属凸块，并使所述第一金属凸块和所述第二金属凸块的上表面裸露，并将所述压力传感器的第一表面上的压敏结构区域裸露；
利用金属连接结构将所述第一金属凸块和相应的所述第二金属凸块的裸露部分相互连接；
利用塑封材料包封所述金属连接结构，以形成一塑封体，并将所述压力传感器的第一表面上的压敏结构区域裸露；
将所述塑封体和所述框架载体进行分离，并将所述第二金属凸块的下表面裸露。
优选地，所述框架载体的第一表面具有第一光滑度，以满足能够利用机械力将所述塑封体与所述框架载体进行剥离。
优选地，将所述第一金属凸块和所述第二金属凸块的上表面裸露的步骤包括，
利用塑封材料全部包封所述绝缘层，以及部分包封所述压力传感器、，以及所述第一金属凸块和所述第二金属凸块靠近所述载体框架的下部分，使得所述第一金属凸块和所述第二金属凸块的上部分裸露。
优选地，将所述第一金属凸块和所述第二金属凸块的上表面裸露的步骤包括，
利用塑封材料全部包封所述绝缘层、所述第一金属凸块和所述第二金属凸块、以及部分包封所述压力传感器；
图案化的蚀刻所述塑封材料，使得所述第一金属凸块和所述第二金属凸块的远离所述载体框架的上部分裸露。
优选地，利用金属连接结构将所述第一金属凸块和相应的所述第二金属凸块相互连接的步骤，包括，
利用电镀工艺在在裸露的所述第一金属凸块和所述第二金属凸块的上表面生成所述金属连接结构，以将所述第一金属凸块和所述第二金属凸块进行连接。
优选地，利用金属连接结构将所述第一金属凸块和相应的所述第二金属凸块相互连接的步骤，包括，
在裸露的所述第一金属凸块和所述第二金属凸块的上方生长掩膜层；
图案化的蚀刻所述掩膜层，以暴露所述第一金属凸块和所述第二金属凸块；
在裸露的所述第一金属凸块和所述第二金属凸块的上方生长所述金属连接结构；
移除所述掩膜层。
优选地，将所述塑封体和所述框架载体进行分离，并将所述第二金属凸块的下表面裸露的步骤后，还包括，
在裸露的所述第二金属凸块的下表面生长焊接电极。
一种压力传感器的封装结构，其特征在于，包括，
压力传感器，包括感测外部压力的压敏结构和将感测到的压力信息转换成电信号的向外引出的电极；所述压敏结构和所述电极位于所述压力传感器的第一表面；
绝缘层，所述绝缘层的第一表面与所述压力传感器的第二表面相接触，所述压力传感器的第二表面与所述压力传感器的第一表面相对；
第一金属凸块，与所述电极相互连接；所述第一金属凸块、所述绝缘层和所述压力传感器形成以芯片载体结构；
第二金属凸块，通过一金属连接结构与对应的所述第一金属凸块相互连接；
塑封体，用以全部包封所述第一金属凸块和所述金属连接结构，以及部分包封所述压力传感器，所述绝缘层和所述第二金属凸块，以将所述压力传感器的压敏结构区域裸露，以及将所述第二金属凸块和所述绝缘层裸露。
优选地，所述封装结构还包括位于裸露的所述第二金属凸块上的焊接电极。
优选地，所述第二金属凸块的高度等于所述芯片载体结构的高度。
优选地，所述绝缘层的第二表面裸露，所述绝缘层的第二表面与所述绝缘层的第一表面相对。
优选地，所述第二金属凸块与所述绝缘层共平面的一表面裸露。
依据本发明实施例的压力传感器的封装结构及其制造方法，相对于现有技术来说，由于无需使用预成型的引线框架，封装芯片的引脚在封装的过程中形成，有利于封装的灵活设计，无需键合引线，封装电阻低，可适应于高焊盘密度的芯片的封装以及有利于实现自动化封装，提高生产效率。
根据该实施例的压力传感器的封装结构及其制造方法不仅可以实现晶片级封装，而且进一步可以省去引线框架和键合线，大大提高了压力传感器的封装结构的可靠性。在该方法中，利用第一金属凸块、金属连接结构和第二金属凸块代替引线框架和键合线，实用压力传感器的电极与外部电路之间的导电路径，并且可以直接利用金属凸块直接作为引脚。
附图说明
图1所示为依据现有技术的常规压力传感器芯片封装的横截面侧视图的示意图；
图2A至2H示出根据本发明一实施例的压力传感器的封装结构的制造方法的各个步骤的截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“封装结构”指在制造封装组件的各个步骤中形成的整个封装结构的统称，包括已经形成的所有层或区域。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现，以下将描述其中一些示例。
图2A至2H示出根据本发明一实施例的压力传感器的封装结构的制造方法的各个步骤的截面图。
在图2A所示的步骤中，压力传感器21包括感测外部压力的压敏结构和将感测到的压力信息转换成电信号的向外引出的电极(图中未示出)；压敏结构21-1和电极均位于压力传感器21的第一表面A，与第一表面A相对的表面为第二表面B。
首先，在压力传感器21的第一表面(A)上的电极所在的区域生长一组第一金属凸块22。第一金属凸块22可以由任何导电的金属材料形成，例如，铜、金属合金等。
在图2B所示的步骤中，在压力传感器21的第二表面B生长绝缘层23，以和第一金属凸块22和压力传感器21组成芯片载体结构20。芯片载体结构20的高度H1为绝缘层23的厚度、第一金属凸块22的高度以及压力传感器21的本体结构的厚度之和。
在图2C所示的步骤中，在框架载体24的第一表面C生长一组第二金属凸块25，第二金属凸块25的高度H2等于芯片载体结构20的高度H1。
可以推知的，图2C所示的步骤和芯片载体结构20的形成步骤顺序也可以互换。
在图2D所示的步骤中，将芯片载体结构20放置于框架载体24的第一表面C。
在图2E所示的步骤中，利用塑封材料部分包封芯片载体结构20和第二金属凸块25，并使第一金属凸块22和第二金属凸块26的上表面裸露，并将压力传感器21的第一表面A上的压敏结构所在的区域裸露。
这里，可以通过不同的工艺来实现图2E所示的步骤。
例如，利用塑封材料包封全部的绝缘层23，以及部分压力传感器21、第一金属凸块22靠近框架载体24的部分和第二金属凸块25靠近压力传感器21的部分，使得塑封材料的厚度低于第一金属凸块22和2第二金属凸块25的所共平面的高度，从而将第一金属凸块22和第二金属凸块25的上部分裸露。
再例如，先利用塑封材料全部包封全部的绝缘层23、第一金属凸块22和第二金属凸块25，以及部分压力传感器21；然后再图案化的蚀刻远离载体框架24的塑封材料，使得第一金属凸块22和第二金属凸块25的上部分裸露。
在图2F所示的步骤中，利用金属连接结构27将第一金属凸块22和第二金属凸块25的裸露部分相互连接。
这里，可以通过不同的工艺来实现图2F所示的步骤。
例如，利用电镀工艺在在裸露的第一金属凸块22和第二金属凸块25的上表面生成金属连接结构27，以将第一金属凸块22和第二金属凸块25裸露的部分进行连接。
再例如，首先，在裸露的第一金属凸块22和第二金属凸块25的上方生长掩膜层；其次，，图案化的蚀刻该掩膜层，以暴露第一金属凸块22和第二金属凸块25；然后，在裸露的第一金属凸块22和第二金属凸块25的上方生长金属连接结构27；最后，移除该掩膜层。
在图2G所示的步骤中，再次利用塑封材料包封金属连接结构27，以和图2E所示的步骤中的塑封材料形成一塑封体28，并将压力传感器21的第一表面A上的压敏结构所在的区域裸露。
在图2H所示的步骤中，将塑封体28和框架载体24进行分离，并将第二金属凸块25的下表面裸露。
这里，绝缘层23的第二表面D裸露，绝缘层23的第二表面D与绝缘层23的第一表面C相对。第二金属凸块25与绝缘层23共平面的一表面裸露。
这里，框架载体24的第一表面C具有一定的光滑度，以满足能够利用机械力将塑封体28与框架载体24进行剥离。
为了实现该压力传感器的封装结构与外部的电路连接，还可以在裸露的第二金属凸块25的下表面生长焊接电极，以作为与外部电连接的媒介。
依据本发明实施例的压力传感器的制造方法，相对于现有技术来说，由于无需使用预成型的引线框架，封装芯片的引脚在封装的过程中形成，有利于封装的灵活设计，无需键合引线，封装电阻低，可适应于高焊盘密度的芯片的封装以及有利于实现自动化封装，提高生产效率。
根据该实施例的压力传感器的制造方法不仅可以实现晶片级封装，而且进一步可以省去引线框架和键合线，大大提高了压力传感器的封装方法的可靠性。在该方法中，利用第一金属凸块、金属连接结构和第二金属凸块代替引线框架和键合线，实用压力传感器的电极与外部电路之间的导电路径，并且可以直接利用金属凸块直接作为引脚。
根据本发明实施例的压力传感器的封装结构如图2H所示。压力传感器的封装结构包括，
压力传感器21，包括感测外部压力的压敏结构21-1和将感测到的压力信息转换成电信号的向外引出的电极；压敏结构21-1和电极位于压力传感器21的第一表面A；
绝缘层23，绝缘层23的第一表面C与压力传感器21的第二表面B相接触，压力传感器21的第二表面B与压力传感器21的第一表面A相对；
第一金属凸块22，与压力传感器的电极相互连接；第一金属凸块22、绝缘层23和压力传感器21形成以芯片载体结构20；
第二金属凸块25，通过一金属连接结构27与对应的第一金属凸块22相互连接；
塑封体28，全部包封第一金属凸块22和金属连接结构27，以及部分包封21压力传感器，绝缘层23和25第二金属凸块，以将21压力传感器的压敏结构所在的区域裸露，以及将第二金属凸块25和绝缘层23裸露。
第二金属凸块25的高度与芯片载体结构20的高度大致相同。
绝缘层23的第二表面D裸露，绝缘层23的第二表面C与绝缘层23的第一表面C相对。
第二金属凸块25与绝缘层23共平面的一表面裸露。
为了实现该压力传感器的封装结构与外部的电路连接，还可以在裸露的第二金属凸块25的下表面生长焊接电极，以作为与外部电连接的媒介。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (8)

1.一种压力传感器的封装结构的制造方法，用以对压力传感器进行封装，其特征在于，包括，
在所述压力传感器的第一表面上的电极区域生长一组第一金属凸块；
在所述压力传感器与第一表面相对的第二表面形成一绝缘层，以形成芯片载体结构，所述绝缘层的第一表面与所述压力传感器的第二表面接触，所述绝缘层的第二表面与绝缘层的第一表面相对；
在一框架载体的第一表面生长一组第二金属凸块，并使得所述第二金属凸块的高度等于所述芯片载体结构的高度；
在生长完所述第二金属凸块后，将所述芯片载体结构放置于所述框架载体的第一表面，使得所述芯片的第二表面朝向所述框架载体的第一表面；
利用塑封材料包封所述芯片载体结构和所述第二金属凸块，并使所述第一金属凸块和所述第二金属凸块的上表面裸露，并将所述压力传感器的第一表面上的压敏结构区域裸露；
利用金属连接结构将所述第一金属凸块裸露的上表面和相应的所述第二金属凸块的裸露部分相互连接；
利用塑封材料包封所述金属连接结构，以形成一塑封体，并将所述压力传感器的第一表面上的压敏结构区域裸露；
将所述塑封体和所述框架载体进行分离，并将所述第二金属凸块的下表面裸露，所述绝缘层用于保护所述压力传感器的背面，
在所述第二金属凸块的下表面生长焊接电极，所述压力传感器第一表面上的电极依次通过所述第一金属凸块，所述金属连接结构，所述第二金属凸块和所述焊接电极实现与外部电路的电连接。
2.根据权利要求1所述的压力传感器的封装结构的制造方法，其特征在于，所述框架载体的第一表面具有第一光滑度，以满足能够利用机械力将所述塑封体与所述框架载体进行剥离。
3.根据权利要求1所述的压力传感器的封装结构的制造方法，其特征在于，将所述第一金属凸块和所述第二金属凸块的上表面裸露的步骤包括，
利用塑封材料全部包封所述绝缘层，以及部分包封所述压力传感器，以及所述第一金属凸块和所述第二金属凸块靠近所述框架载体的下部分，使得所述第一金属凸块和所述第二金属凸块的上部分裸露。
4.根据权利要求1所述的压力传感器的封装结构的制造方法，其特征在于，将所述第一金属凸块和所述第二金属凸块的上表面裸露的步骤包括，
利用塑封材料全部包封所述绝缘层、所述第一金属凸块和所述第二金属凸块、以及部分包封所述压力传感器；
图案化的蚀刻所述塑封材料，使得所述第一金属凸块和所述第二金属凸块远离所述框架载体的上部分裸露。
5.根据权利要求1所述的压力传感器的封装结构的制造方法，其特征在于，利用金属连接结构将所述第一金属凸块和相应的所述第二金属凸块相互连接的步骤，包括，
利用电镀工艺在在裸露的所述第一金属凸块和所述第二金属凸块的上表面生成所述金属连接结构，以将所述第一金属凸块和所述第二金属凸块进行连接。
6.根据权利要求1所述的压力传感器的封装结构的制造方法，其特征在于，利用金属连接结构将所述第一金属凸块和相应的所述第二金属凸块相互连接的步骤，包括，
在裸露的所述第一金属凸块和所述第二金属凸块的上方生长掩膜层；
图案化的蚀刻所述掩膜层，以暴露所述第一金属凸块和所述第二金属凸块；
在裸露的所述第一金属凸块和所述第二金属凸块的上方生长所述金属连接结构；
移除所述掩膜层。
7.根据权利要求1所述的方法形成的一种压力传感器的封装结构，其特征在于，包括，
压力传感器，包括感测外部压力的压敏结构和将感测到的压力信息转换成电信号的向外引出的电极；所述压敏结构和所述电极位于所述压力传感器的第一表面；
绝缘层，所述绝缘层的第一表面与所述压力传感器的第二表面相接触，所述压力传感器的第二表面与所述压力传感器的第一表面相对；
第一金属凸块，与所述电极相互连接；所述第一金属凸块、所述绝缘层和所述压力传感器形成以芯片载体结构；
第二金属凸块，通过一金属连接结构与对应的所述第一金属凸块的上表面相互连接；
塑封体，用以全部包封所述第一金属凸块和所述金属连接结构，以及部分包封所述压力传感器，所述绝缘层和所述第二金属凸块，以将所述压力传感器的压敏结构区域裸露，以及将所述第二金属凸块和所述绝缘层裸露；
位于所述第二金属凸块的下表面上的焊接电极，所述压力传感器第一表面上的电极依次通过所述第一金属凸块，所述金属连接结构，所述第二金属凸块和所述焊接电极实现与外部的电连接。
8.根据权利要求7所述的压力传感器的封装结构，其特征在于，所述第二金属凸块的高度等于所述芯片载体结构的高度。
CN201511007990.2A 2015-12-24 2015-12-24 压力传感器的封装结构及其制造方法 Active CN105489569B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511007990.2A CN105489569B (zh) 2015-12-24 2015-12-24 压力传感器的封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511007990.2A CN105489569B (zh) 2015-12-24 2015-12-24 压力传感器的封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN105489569A CN105489569A (zh) 2016-04-13
CN105489569B true CN105489569B (zh) 2020-01-07

Family

ID=55676462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511007990.2A Active CN105489569B (zh) 2015-12-24 2015-12-24 压力传感器的封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN105489569B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1279511A (zh) * 1999-06-29 2001-01-10 日本电气株式会社 半导体器件及其制造方法
CN101079372A (zh) * 2006-05-25 2007-11-28 索尼株式会社 基板处理方法和半导体装置的制造方法
CN101131992A (zh) * 2006-08-24 2008-02-27 南茂科技股份有限公司 多芯片堆栈式的封装结构
CN101930958A (zh) * 2010-07-08 2010-12-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102315187A (zh) * 2010-03-03 2012-01-11 育霈科技股份有限公司 导体封装结构
US8169070B2 (en) * 2009-05-15 2012-05-01 Infineon Technologies Ag Semiconductor device
CN103579190A (zh) * 2012-08-02 2014-02-12 英飞凌科技股份有限公司 芯片封装件和用于制造芯片封装件的方法
CN104485320A (zh) * 2014-12-30 2015-04-01 华天科技（西安）有限公司 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法
CN104538375A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种扇出PoP封装结构及其制造方法
CN104681456A (zh) * 2015-01-27 2015-06-03 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装方法
CN104779220A (zh) * 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法
CN105097565A (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 封装结构的形成方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1279511A (zh) * 1999-06-29 2001-01-10 日本电气株式会社 半导体器件及其制造方法
CN101079372A (zh) * 2006-05-25 2007-11-28 索尼株式会社 基板处理方法和半导体装置的制造方法
CN101131992A (zh) * 2006-08-24 2008-02-27 南茂科技股份有限公司 多芯片堆栈式的封装结构
US8169070B2 (en) * 2009-05-15 2012-05-01 Infineon Technologies Ag Semiconductor device
CN102315187A (zh) * 2010-03-03 2012-01-11 育霈科技股份有限公司 导体封装结构
CN101930958A (zh) * 2010-07-08 2010-12-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN103579190A (zh) * 2012-08-02 2014-02-12 英飞凌科技股份有限公司 芯片封装件和用于制造芯片封装件的方法
CN104485320A (zh) * 2014-12-30 2015-04-01 华天科技（西安）有限公司 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法
CN104538375A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种扇出PoP封装结构及其制造方法
CN104681456A (zh) * 2015-01-27 2015-06-03 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装方法
CN104779220A (zh) * 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法
CN105097565A (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 封装结构的形成方法

Also Published As

Publication number Publication date
CN105489569A (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
CN109148431B (zh) 距离传感器芯片封装结构及其晶圆级封装方法
US20090127682A1 (en) Chip package structure and method of fabricating the same
CN107331625A (zh) 半导体器件的封装结构及其制作方法
US20220285249A1 (en) Bottom package exposed die mems pressure sensor integrated circuit package design
KR101374145B1 (ko) 반도체 패키지 및 그 제조 방법
CN106711113A (zh) 具有集成散热片的半导体封装体
CN104495741B (zh) 表面传感芯片封装结构及制作方法
CN106744646A (zh) Mems芯片封装结构以及封装方法
CN208767298U (zh) 传感器封装
US8415793B2 (en) Wafer and substructure for use in manufacturing electronic component packages
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
JP2003243565A (ja) パッケージ化半導体装置およびその製作方法
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
CN204508799U (zh) 表面传感芯片封装结构
CN105489569B (zh) 压力传感器的封装结构及其制造方法
CN101656246B (zh) 具有开口的基板的芯片堆叠封装结构及其封装方法
CN206558504U (zh) 图像传感器模组
US20150115420A1 (en) Sensor die grid array package
CN206417858U (zh) Mems芯片封装结构
CN105990329A (zh) 半导体装置及其制造方法
US20220270960A1 (en) Open-Cavity Package for Chip Sensor
CN207250569U (zh) 半导体装置
TWI612587B (zh) 一種無基板半導體封裝製造方法
CN118782596A (zh) 具有凹入安装表面的多装置封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180125

Address after: 230000 room 208, A2 building, No. 800 Innovation Industrial Park, No. 800, Wangjiang West Road, Anhui high tech Zone

Applicant after: Hefei Silicon Microelectronics Technology Co.,Ltd.

Address before: Room 190, room H2, two, innovation industrial park, No. 2800, new avenue of innovation, Hefei high tech Zone, Anhui

Applicant before: HEFEI ZUAN INVESTMENT PARTNERSHIP ENTERPRISE

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20160413

Assignee: Anhui Xingtai Financial Leasing Co.,Ltd.

Assignor: Hefei Silicon Microelectronics Technology Co.,Ltd.

Contract record no.: X2023980036895

Denomination of invention: Packaging Structure and Manufacturing Method of Pressure Sensors

Granted publication date: 20200107

License type: Exclusive License

Record date: 20230627

EE01 Entry into force of recordation of patent licensing contract
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Packaging Structure and Manufacturing Method of Pressure Sensors

Effective date of registration: 20230628

Granted publication date: 20200107

Pledgee: Anhui Xingtai Financial Leasing Co.,Ltd.

Pledgor: Hefei Silicon Microelectronics Technology Co.,Ltd.

Registration number: Y2023980046373

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20200107

Pledgee: Anhui Xingtai Financial Leasing Co.,Ltd.

Pledgor: Hefei Silicon Microelectronics Technology Co.,Ltd.

Registration number: Y2023980046373

PC01 Cancellation of the registration of the contract for pledge of patent right
EC01 Cancellation of recordation of patent licensing contract

Assignee: Anhui Xingtai Financial Leasing Co.,Ltd.

Assignor: Hefei Silicon Microelectronics Technology Co.,Ltd.

Contract record no.: X2023980036895

Date of cancellation: 20240709

EC01 Cancellation of recordation of patent licensing contract