CN105045748B - 一种pvib专业虚拟仪器总线 - Google Patents

Abstract

一种PVIB专业虚拟仪器总线，涉及总线技术领域，其主旨在于提供一个集模拟信号调理、传输、采集与数字信号传输、存储为一体的总线标准，其技术方案：包括PVIB母板、信号调理插接模块、数据采集插接模块；PVIB母板上设置有槽位，槽位包括16个模拟信号槽位、16个数字信号槽位和3个功能扩展槽位；信号调理插接模块与数据采集插接模块对接在PVIB木板上的槽位之间。本申请集模拟信号与数字信号为一体的开放式标准仪器总线；通道集成度高，支持112路并行采集通道和上千路串行采集通道；基于高速同步时钟信号和高速同步触发信号可实现多模块通道间的高速同步测量。

Description

一种PVIB专业虚拟仪器总线

技术领域

本发明涉及信号调理、数据采集与测控设备专业制造。

背景技术

总线是指能为多个功能部件服务的一组信息传输线，它是系统与系统之间、或者各部件之间进行信息传送的公共通路。随着计算机工业技术的发展，各种总线技术不断涌现，包括ISA、PCI、USB、PCI-E等等，这些总线都是单纯的以实现数字信号传输为目的的标准。之后在测量领域内，出现了VXI、PXI、LXI、UXI等传统总线向仪器扩展而形成测量仪器专用的总线。

PXI是比较有代表性，业界使用较多，较为先进的一种仪器总线。它是美国NI公司于1997年提出的标准，PXI即为专为仪器设备扩展的PCI总线。它是在CPCI标准基础上，增加了局部总线与星型触发等技术而形成的。但其在功能上有诸多不足，如无法提供信号调理的功能，仅有一组等时信号（星型触发）且规定限制了源槽位，仅提供10MHz的同步信号，数据传输速度慢等问题。在面对较复杂的测量应用，比如需要实现测量信号不同（传感器不同）、测量信号通道很多、多路高频测量信号需要高速同步、多路高速测量信号需要海量记录等等需求时，这些以PXI为代表的总线标准都很难达到理想的效果。

PVIB专业虚拟仪器总线的设计制作成功，则很好的弥补了上述总线的不足，并利用国际上最新的技术成果，发展为更加高端高性能的专业测量总线系统，技术水平处于国际先进，为测试测量领域虚拟仪器的发展，打下了先进的基础。

发明内容

本发明是面向测量领域的一种开放性总线标准。它是一个集模拟信号调理、传输、采集与数字信号传输、存储为一体的总线标准。此标准定义了各功能模块槽位的模拟信号、数字信号等电气接口，实现了模块槽位间的数据传输总线，高速同步信号、精确等时信号等现代测量系统必须的功能部件。

为了实现上述目的本实用新型采用以下技术方案：

PVIB专业虚拟仪器总线，其特征在于：包括PVIB母板、信号调理插接模块、数据采集插接模块；

PVIB母板上设置有槽位，槽位包括16个模拟信号槽位、16个数字信号槽位和3个功能扩展槽位；

信号调理插接模块与数据采集插接模块对接在PVIB木板上的槽位之间。

模拟信号槽位包括：

模拟电源接口：为信号调理模块和数据采集模块提供高质量模拟电源；

单端并行模拟信号接口：将信号调理模块输出的信号连接到数据采集模块中；

单端串行模拟信号接口：串行采集信号采集应用；

扫描时钟信接口：串行采集信号采集应用；

低压RS485接口：母板控制信号调理模块使用；

SPI通讯接口：母板控制信号调理模块使用；

数字信号槽位包括：

数字电源接口：为数据采集模块提供数字电源；

TopHDBus接口：8bit并行高速数据传输槽位；

高速同步信号接口：实现多模块同步采集；

高速100MHz时钟接口：实现多模块同步采集；

状态输出接口: 数据采集模块的工作状态输出；

SPI通讯接口：母板控制数据采集模块使用。

所述信号调理插接模块包括，信号调理模块、调理模块插接件、信号插针；数据采集插接模块包括数据采集模块、采集模块接插件、信号插座；

信号调理模块装配上调理模块接插件，数据采集模块装配上采集模块接插件，装配上调理模块接插件上有多组模拟信号插针，信号插针透过PVIB母板的槽位，插入了信号插座。

上述技术方案中，还包括TopHDBus快速总线传输接口，完成多个模块间的数据传输，包括PVIB内核单元的FPGA和2片DDR2外部存储器以及周边电路组成，FPGA内部采用Bus-LVDS应用模块和双DDR存储乒乓切换应用模块;

其中Bus-LVDS应用模块的Bus-LVDS发送器使用两根单端输出缓冲，其中第二根输出缓冲反向，Bus-LVDS的接收器采用标准LVDS输入缓冲器，发送器和接受器共用引脚，当需要通过接受器接受信号时，通过一根输出使能（OE）来形成三态门；

Bus-LVDS双向传输需要在总线的两个末端设置终端，终端电阻与总线差动阻抗相匹配，这个电阻将由总线上的负载决定，增加负载将会降低总线差动阻抗；在这两个总线终端上，输入缓冲器的两个信号之间不需要终端，输出缓冲器用一个信号串行电阻以匹配输出缓冲器与传输线之间的阻抗；

其中双DDR存储乒乓切换应用模块，采用2片DDR2切换读写数据，当数据写入其中一片DDR2时，另一片DDR2用于读出数据，从而实现数据在2片DDR2乒乓式读写操作。

本发明因为采用上述技术方案，因此具备以下有益效果：

1、采用模拟信号调理模块与数据采集模块对接的设计

一个标准的测量系统中，通常会有信号调理模块，数据采集模块等等。常见的仪器总线，只提供了数据采集模块的槽位，如美国NI的PXI标准等等。信号调理模式需在安装在SCXI机箱内，再由专用电缆连接到PXI机箱。这种方式有很多弊端。首先，系统部件较多，集成度不高；其次，模拟信号连接距离较长，容易引入噪声，影响测量质量。

本申请可将不同功能、不同指标的信号调理模块和数据采集模块对接使用。调理模块和采集模块集成在一个机箱内，减少系统复杂程度，减少模拟信号传输距离，降低模拟信号被干扰程度，提高测量精度。

同时，基于这种设计还可以实现不同功能的信号调理模块与不同类型的数据采集模块之间的灵活组合，比传统功能固定硬件功能的测量仪器相比，大大降低了用户的重复购买成本。基于这种设计，也将虚拟仪器的概念，从软件层面，扩展到硬件层面。

2、高度集成的系统

高集成度总线，基于该标准设计的一台机箱，提供16对功能模块槽，最多可支持112路信号调理、数据采集通道。且可以多台同步扩展，多台仪器扩展出的通道数不限。若使用串行采集，则可支持上千路低速串行信号采集。一个典型的大型综合测量系统中，可能需要上千路并行采样通道。采用传统仪器解决方案，可能需要放置一个屋子的仪器。使用PVIB标准的仪器平台，仅需一个标准机柜即可满足上千路并行通道的采集任务。在一个标准19英寸4U机箱内，实现上百路模拟信号并行调理和采集，在国内和国际上，都是唯一的（可参考查新报告）。在实现上百路并行测量通道之外，PVIB还提供了3个扩能扩展槽，可实现高速数据存储，高速DSP数据分析应用等等。

3、高速同步测量

在典型的多通道高速并行采样，对通道间的相位一致性有较高的要求。PVIB总线为各功能模块槽提供3组高速等时信号，任何2个不同槽位的等时信号时间相差不超过2nS（PXI总线提供1组等时信号—星型触发，而且限定了星型触发源的槽位）。配合PVIB总线为各功能模块槽提供100MHz的高速同步信号，就可以实现上百路并行采集通道的高速同步采集，如图2所示。

4、高速数据传输

PVIB总线可以容纳上百路通道。如此规模的平台，数据量相当庞大。如果没有一种速度很快的数据传输方式，整个系统的性能大大折扣。

PVIB总线采用独创的TopHDBus快速总线传输接口，完成多个模块间的数据传输，传输速率达160MB/S至200MB/S字节（PXI总线仅为数十MB/S）。采用TopHDBus设计的PVIB为众多的通道提供了很强的数据吞吐能力，好比修建了一条连接众多运输节点的高速公路。

附图说明

图1是本发明结构示意图；

图2是信号测试图；

图3、4为PVIB母板1的槽位、调理模块接插件2、采集模块接插件3、信号调理模块4、数据采集模块5配合关系图；

图5是以PVIB标准设计的一块母板；

图6为槽位间采样和触发脉冲图；

图7所示为TopHDBus由PVIB内核单元的FPGA和2片DDR2外部存储器以及相应的外围电路；

图8是典型的BLVDS技术在多点传输中的应用；

图9、图10为BusLvds 应用模块原理图。

具体实施方式

下面结合附图并用最佳的实施例对本发明作详细的说明。

首创的模拟信号调理模块与数据采集模块对接的设计

前文提到，将模拟信号调理模块与数据采集模块在平台内直接对接,可以减少系统复杂程度，减少模拟信号传输距离，降低模拟信号被干扰程度，提高

测量精度，降低用户仪器购买成本。具体的实现方式如下。

图3各标号部件清单： PVIB母板1的槽位、调理模块接插件2、采集模块接插件3、信号调理模块4、数据采集模块5、模拟信号插针6、模拟信号插座7。

信号调理模块4装配上调理模块接插件2，数据采集模块5装配上采集模块接插件3，装配上调理模块接插件2上有多组模拟信号插针6，这些信号插针透过PVIB母板1，插入了模拟信号插座7，这样一来，信号调理模块4就与数据采集模块5连接上了。经过信号调理模块4的模拟信号可以送入数据采集模块5完成测量记录。

模拟信号槽位包括了高质量的双极性模拟电源供电、包括8路并行模拟单端信号接口、包括1路巡检模拟单端信号接口、包括4对扫描时钟接口、包括Rs485和SPI双通讯接口。

高度集成的系统

前文提到，PVIB总线，集成度很高，在一个标准19英寸4U结构内，提供16对功能模块槽，最多可支持112路信号调理、数据采集通道，以及3个扩能扩展槽，可实现高速数据存储，高速DSP数据分析应用等等。具体实现方式如下。

图5是以PVIB标准设计的一块母板。主要槽位有16对模拟信号槽位、16个数字信号槽位以及3个功能扩展槽位。

其中，模拟信号槽位是为信号调理模块和数据采集模块使用的。它实现了信号调理模块与数据采集模块的直连（见前文）。每一个模拟信号槽位上支持8个并行测量通道，整个母板上可支持112路并行测量通道。若使用串行采样，则可支持上千路信号采集。

模拟信号槽位的主要定义如下。

数字信号槽位是为数据采集模块单独使用的，其主要定义如下:

高速同步测量

高速同步测量在多路并行瞬态采样时有很大的意义。对于被测对象，测试人员总是希望仪器的多个信号通道之间，因器件、电路和设计原理而带来的时延尽可能小。

为了实现多路通道，特别是不同模块上的不同通道能高速同步的测量，需要实现一下几点要素。

首先是各模块需要有一个高速的同步时钟。

每一个槽位的数据采集模块，都使用这个时钟完成工作。同时，这个时钟必须保障从主控芯片到达各个槽位上的子模块所需时间是几乎一致的。为了实现这个目的，本发明PVIB总线为每一个槽位设计了长度差小于200个mil的100MHz时钟电路，同时严格控制信号电路上采用同样的过孔数量。

电信号在常用PCB基材FR-4上传输的速度一般是6inch/ns左右。理论计算，不同模块的同步时钟电路长度差小于200个mil，它们的时延仅为0.033nS，几乎可以忽略不计。

其次，各模块还需要有同步触发的信号。

与同步时钟类似的要求，本发明PVIB总线也为每一个槽位设计了长度差小于200个mil的同步触发信号，同时严格控制信号电路上采用同样的过孔数量。效果上也与时钟信号类似，多个模块接收到的触发信号时延也是0.033nS。

有了几乎没有时延的高速同步时钟和同步触发信号，不同槽位的模块通道就可以实现高速同步采样。

经过实测，当被测信号频率在1MHz时，不同的模块测量通道的相位差小于30m度，是非常理想的一个水平。

4、高速数据传输

本发明设计一种高速数据传输协议TopHDBus，用于将多个模块测量后的数据传输到主控芯片内。

TopHDBus由PVIB内核单元的FPGA和2片DDR2外部存储器以及相应的外围电路来实现。如7图所示。

在PVIB内核单元的FPGA内部，需要完成Bus-LVDS技术的应用和双DDR存储乒乓切换的应用。

Bus-LVDS标准是一种标准高速差分数据传输技术，是在点对点LVDS标准上扩展而来的多点应用，它支持双向半双工通信。Bus-LVDS与LVDS的不同之处在于，两个总线终端在读取的时候将提供更高的驱动电压以得到相同的信号摆幅。

图8是典型的BLVDS技术在多点传输中的应用：

PVIB内核单元的FPGA支持BLVDS接口标准。Bus-LVDS发送器使用两根单端输出缓冲，其中第二根输出缓冲反向。Bus-LVDS的接收器采用标准LVDS输入缓冲器。发送器和接受器共用引脚，当需要通过接受器接受信号时，需要通过一根输出使能（OE）来形成三态门。

Bus-LVDS双向传输需要在总线的两个末端设置终端，终端电阻（RT）必须与总线差动阻抗相匹配，这个电阻将由总线上的负载决定，增加负载将会降低总线差动阻抗。在这两个总线终端上，输入缓冲器的两个信号之间不需要终端。输出缓冲器需要一个信号串行电阻以匹配输出缓冲器与传输线之间的阻抗。注意，这个串行电阻将影响输入缓冲器的电压摆幅。

BusLvds 应用模块的设计如下。

模块原理如图9

功能描述：该模块实现对采集模块采集数据的读取控制。

接口定义(部分)：

双DDR存储乒乓切换应用模块的设计如下。

模块如图10：

功能说明：

1):该功能模块实现2片DDR2切换读写数据，当数据写入其中一片DDR2时，另一片DDR2用于读出数据，从而实现数据在2片DDR2乒乓式读写操作。

2): 过程如下：说明：普通模式下DDR2_BUFFER_PKT_COUNT代表DDR2_BUFFER_NOM_PKT_COUNT，实时模式下DDR2_BUFFER_PKT_COUNT代表DDR2_BUFFER_REAL_PKT_COUNT。

a：当有数据需要写入时，首先将数据写入DDR2_ODD，当DDR2_ODD写入数据byte数达到，DDR2_BUFFER_PKT_COUNT*WR_BYTE_LENTH时跳转到b，

b: DDR2_ODD读出步骤a或c(当步骤a到步骤b时为a, 当步骤c到步骤b时为c)写入的数据，此时当有数据需要写入时，数据写入DDR2_EVEN，当写入数据BYTE数达到DDR2_BUFFER_PKT_COUNT*WR_BYTE_LENTH时,跳转到c。

c: DDR2_EVEN读出步骤b写入的数据，此时当有数据需要写入时，数据写入DDR2_ODD，当写入数据BYTE数达到DDR2_BUFFER_PKT_COUNT*WR_BYTE_LENTH时,跳转到b。

参数说明：

WR_BYTE_LENTH：表示每包写入DDR2的数据Byte数

DDR2_BUFFER_NOM_PKT_COUNT：普通模式下读写DDR2包数

DDR2_BUFFER_REAL_PKT_COUNT：实时模式下读写DDR2包数。

接口定义（部分）：

Claims (3)

1.一种PVIB专业虚拟仪器总线，其特征在于：包括PVIB母板、信号调理插接模块、数据采集插接模块；

PVIB母板上设置有槽位，槽位包括16个模拟信号槽位（9）、16个数字信号槽位（10）和3个功能扩展槽位（8）；

信号调理插接模块与数据采集插接模块对接在PVIB母板上的槽位之间;

还包括TopHDBus快速总线传输接口，完成多个模块间的数据传输，TopHDBus快速总线传输接口包括PVIB内核单元的FPGA和2片DDR2外部存储器以及周边电路，FPGA内部采用Bus-LVDS应用模块和双DDR存储乒乓切换应用模块；

其中Bus-LVDS应用模块的Bus-LVDS发送器使用两根单端输出缓冲，其中第二根输出缓冲反向，Bus-LVDS的接收器采用标准LVDS输入缓冲器，发送器和接受器共用引脚，当需要通过接受器接受信号时，通过一根输出使能（OE）来形成三态门；

Bus-LVDS双向传输需要在总线的两个末端设置终端，终端电阻与总线差动阻抗相匹配，这个电阻将由总线上的负载决定，增加负载将会降低总线差动阻抗；在这两个总线终端上，输入缓冲器的两个信号之间不需要终端，输出缓冲器用一个信号串行电阻以匹配输出缓冲器与传输线之间的阻抗；

其中双DDR存储乒乓切换应用模块，采用2片DDR2切换读写数据，当数据写入其中一片DDR2时，另一片DDR2用于读出数据，从而实现数据在2片DDR2乒乓式读写操作。

2.根据权利要求1所述的一种PVIB专业虚拟仪器总线，其特征在于，

模拟信号槽位包括：

模拟电源接口：为信号调理模块和数据采集模块提供高质量模拟电源；

单端并行模拟信号接口：将信号调理模块输出的信号连接到数据采集模块中；

单端串行模拟信号接口：串行采集信号采集应用；

扫描时钟信接口：串行采集信号采集应用；

低压RS485接口：母板控制信号调理模块使用；

SPI通讯接口：母板控制信号调理模块使用；

数字信号槽位包括：

数字电源接口：为数据采集模块提供数字电源；

TopHDBus接口：8bit并行高速数据传输槽位；

高速同步信号接口：实现多模块同步采集；

高速100MHz时钟接口：实现多模块同步采集；

状态输出接口: 数据采集模块的工作状态输出；

SPI通讯接口：母板控制数据采集模块使用。

3.根据权利要求1所述的一种PVIB专业虚拟仪器总线，其特征在于：

所述信号调理插接模块包括，信号调理模块（4）、调理模块插接件（2）、信号插针（6）；数据采集插接模块包括数据采集模块（5）、采集模块接插件（3）、信号插座（7）；

信号调理模块（4）装配上调理模块接插件（2），数据采集模块（5）装配上采集模块接插件（3），装配上调理模块接插件（2）上有多组模拟信号插针（6），信号插针透过PVIB母板的槽位，插入了信号插座（7）。