Nothing Special   »   [go: up one dir, main page]

CN104425473B - 半导体装置及制造和运行方法和制造多个芯片组件的方法 - Google Patents

半导体装置及制造和运行方法和制造多个芯片组件的方法 Download PDF

Info

Publication number
CN104425473B
CN104425473B CN201410450460.4A CN201410450460A CN104425473B CN 104425473 B CN104425473 B CN 104425473B CN 201410450460 A CN201410450460 A CN 201410450460A CN 104425473 B CN104425473 B CN 104425473B
Authority
CN
China
Prior art keywords
chip assembly
semiconductor device
complex
semiconductor
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410450460.4A
Other languages
English (en)
Other versions
CN104425473A (zh
Inventor
G.比尔
I.埃舍尔-珀佩尔
J.赫格尔
O.霍尔费尔德
P.坎沙特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104425473A publication Critical patent/CN104425473A/zh
Application granted granted Critical
Publication of CN104425473B publication Critical patent/CN104425473B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20643—Length ranges larger or equal to 300 microns less than 400 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20644—Length ranges larger or equal to 400 microns less than 500 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

本发明涉及半导体装置及制造和运行方法和制造多个芯片组件的方法。该半导体装置包括上和下接触板、多个芯片组件、介电填料以及控制电极互连结构。每个芯片组件具有拥有半导体本体的半导体芯片，半导体本体具有上侧和对置的在垂直方向上隔开的下侧。每个半导体芯片具有在上和下侧上的上和下主电极、在上侧上的控制电极和导电上补偿小板，通过填料将芯片组件以材料决定的方式彼此连接成固定复合体。每个芯片组件的上补偿小板的背离半导体本体的侧并不或至少不完全被填料覆盖。控制电极互连结构布置在复合体上并且将芯片组件的控制电极彼此导电连接。每个芯片组件布置在上与下接触板之间，使得上补偿小板的背离半导体本体的侧电接触上接触板。

Description

半导体装置及制造和运行方法和制造多个芯片组件的方法
技术领域
本发明涉及半导体装置、用于制造多个芯片组件的方法、用于制造半导体装置的方法和用于运行半导体装置的方法。
背景技术
具有目前位于市场上的压接式封装单元的半导体装置拥有复杂的构造，以便使在压接式封装单元中包含的半导体芯片与这些单元的连接接触部、例如发射极和集电极、源极和漏极或阳极和阴极电连接。
发明内容
因此，存在对这种半导体装置的改进的设计、对改进的制造方法和改进的半导体装置的运行的需求。为此，本发明提供一种半导体装置、一种用于制造半导体组件的方法、一种用于制造半导体装置的方法和一种用于运行半导体装置的方法。
半导体装置包括上接触板和下接触板以及多个芯片组件。所述芯片组件中的每一个都具有：半导体芯片，其具有半导体本体，该半导体本体拥有上侧和与该上侧对置的下侧；布置在上侧上的上主电极和布置在下侧上的下主电极；以及布置在上侧上的控制电极，借助该控制电极可以控制在上主电极与下主电极之间的电流。
在此意义下如下电极被理解为主电极，在这些电极之间半导体本体在半导体芯片的运行期间被负载电流流经。半导体芯片例如可以包含二极管、或MOSFET、IGBT、一般而言IGFET、双极型晶体管、晶闸管或任意的其它的可控的功率半导体器件。上主电极和下主电极一般可以为任意的被集成到相应半导体芯片中的功率半导体器件的阳极和阴极、阴极和阳极、漏极和源极、源极和漏极、发射极和集电极或集电极和发射极。只要该功率半导体器件为可控的功率半导体器件，即为具有控制端子、诸如栅极端子（例如MOSFET、IGBT、IGFET、晶闸管）或基极端子（例如除IGBT之外的双极型晶体管）的功率半导体器件，此外就存在位于上侧上的控制电极。
此外，芯片组件中的每一个具有导电的上补偿小板，该上补偿小板被布置在上主电极的背离半导体本体的侧上并且借助上连接层与上主电极以材料决定的方式且导电地连接。芯片组件通过介电填料以材料决定的方式彼此连接成固定复合体，其中不仅芯片组件而且介电填料为复合体的组成部分。在此，在芯片组件中的每一个中，有关的芯片组件的上补偿小板的背离半导体本体的侧并不或至少不完全被填料覆盖。
在上主电极的背离半导体本体的侧上分别布置有导电的上补偿小板并且借助上连接层与上主电极以材料决定的方式且导电地连接。相应地，在下主电极的背离半导体本体的侧上分别布置有导电的下补偿小板并且借助下连接层与下主电极以材料决定的方式且导电地连接。通过以材料决定的方式连接防止，干扰性异物或其它物质到达主电极和与该主电极以材料决定的方式连接的补偿小板之间并且由此损伤主电极和半导体本体。在固定复合体上布置有控制电极互连结构，该控制电极互连结构将芯片组件的控制电极彼此导电连接。可选地，填料可以直接与半导体本体、即与半导体本体的半导体材料邻接并且与半导体本体以材料决定的方式连接。芯片组件中的每一个被布置在上接触板与下接触板之间，使得在该芯片组件中上补偿小板的背离半导体本体的侧电接触上接触板。
在用于制造半导体组件的方法中，提供载体，以及介电填料和多个芯片组件。这些芯片组件中的每一个都具有半导体芯片，该半导体芯片具有半导体本体，其中该半导体本体拥有上侧和与上侧对置的下侧。此外，芯片组件中的每一个都包含布置在上侧上的上主电极、布置在下侧上的下主电极、布置在上侧上的控制电极，借助该控制电极可以控制上主电极与下主电极之间的电流；以及包含导电的上补偿小板，该上补偿小板被布置在上主电极的背离半导体本体的侧上并且与该上主电极借助上连接层以材料决定的方式且导电地连接。所述芯片组件被并排地布置在载体上，随后被嵌入到填料中并且填料然后硬化，使得芯片组件通过硬化的填料彼此固定地连接并且与填料一起形成固定的复合体。上覆盖层从该复合体被去除，使得从该复合体保留剩余复合体。在此，在去除上覆盖层时，硬化的填料部分地从原始的复合体被去除，并且在芯片组件中的每一个中有关的芯片组件的导电的上补偿小板部分地从原始的复合体被去除，使得上补偿小板并未或至少未完全被填料覆盖。
在剩余复合体中，各个芯片组件仅通过硬化的填料或附加地通过硬化的填料被保持在一起。在此情况下，硬化的填料可以被构造为连贯的单构件的结构。与此无关地并且同样可选地，在芯片组件中的每一个中，该芯片组件的半导体本体可以直接与硬化的填料邻接并且以材料决定的方式与该填料连接。
在剩余复合体中，填料的剩余部分在侧面环形地环绕地包围芯片组件中的每一个的半导体芯片，使得该芯片组件的上补偿小板的（在去除上覆盖层之后保留的部分的）背离半导体本体的侧并未或至少未完全被填料覆盖。
在剩余复合体上施加控制电极互连结构，该控制电极互连结构将芯片组件的控制电极彼此导电连接。
从以此方式制造的半导体组件出发，可以产生具有上述特征的半导体装置。为此，提供上接触板和下接触板，并且半导体组件被布置在上接触板与下接触板之间，使得在芯片组件中的每一个中上补偿小板的背离半导体本体的侧电并且机械接触上接触板，并且下补偿小板的背离半导体本体的侧电并且机械接触下接触板。
为了能够实现前面所阐述的半导体装置的电气运行，该半导体装置可以被插入在导电的上压力接触件与导电的下压力接触件之间，使得在上压力接触件与上接触板之间存在压力接触，而上压力接触件和上接触板不以材料决定的方式连接，并且在下压力接触件与下接触板之间存在压力接触，而下压力接触件和下接触板不以材料决定的方式连接。上压力接触件和下压力接触件连接到电压源上，使得不同的电位施加在上压力接触件和下压力接触件上。
附图说明
随后借助实施例参照附图来阐述本发明。在这些图中，相同的附图标记表示相同或起相同作用的部分。
图1示出具有用于制造芯片组件的其它部分的半导体芯片。
图2示出由根据图1的半导体芯片和其它部分制造的芯片组件。
图3示出载体的俯视图，在该载体上并排地布置有多个根据图2构造的芯片组件。
图4示出根据图3的装置的垂直剖面。
图5示出在将填料施加到位于载体上的芯片组件上之后在利用冲具将填料按压到载体上之前的根据图4的装置。
图6示出在将填料按压到载体上期间根据图5的装置。
图7示出在提起冲具之后根据图6的装置。
图8示出在将通过硬化的填料和半导体装置形成的复合体从载体移除之后的复合体。
图9示出根据图8的复合体的放大的区段。
图10示出在从图8中所示的复合体去除上覆盖层和下覆盖层之后保留的剩余复合体。
图11示出根据图10的剩余复合体的放大的区段。
图12示出具有芯片组件的剩余复合体的区段的俯视图。
图13示出整个剩余复合体的俯视图。
图14示出控制电极互连结构的俯视图。
图15示出在放到图13中所示的复合体上之后根据图14的控制电极互连结构。
图16示出在放到复合体上之后根据图14的控制电极互连结构，该复合体与根据图13的复合体的区别在于，具有基本上矩形的基面。
图17示出在施加控制电极互连结构的第一构型之后的图11中所示的剩余复合体的区段的横截面。
图18示出在施加控制电极互连结构的第二构型之后的图11中所示的剩余复合体的区段的横截面。
图19示出半导体装置的分解图，其中剩余复合体被布置在上接触板与下接触板之间。
图20示出在图19中所示的下接触板的朝向芯片组件的侧看到的下接触板的透视图。
图21示出图19中所示的分解图的剖面图。
图22示出在半导体装置安装期间根据图21的剖面图。
图23示出在放置上接触板之前根据图22的半导体装置的俯视图。
图24示出根据图19至24的安装完成的半导体装置的剖面图。
图25示出在施加控制电极互连结构的第三构型之前的图11中所示的剩余复合体的区段的横截面。
图26示出在施加控制电极互连结构之后根据图25的装置。
图27示出剩余复合体的区段的横截面，该剩余复合体与图11中所示的剩余复合体的区别在于，没有导电接触件被施加到控制电极上，而是控制电极被填料遮盖。
图28示出在借助激光束露出控制电极期间根据图27的剩余复合体的区段。
图29示出在控制电极露出之后根据图27和28的剩余复合体的区段。
图30示出在将构造为金属化层的控制电极互连结构施加到控制电极上和填料上之后根据图29的剩余复合体的区段。
图31示出在将介电层施加到构造为金属化层的控制电极互连结构上之后根据图30的剩余复合体的区段。
图32示出具有用于制造芯片组件的其它部分的半导体芯片。
图33示出由根据图32的半导体芯片和其它部分制造的芯片组件，该芯片组件与根据图2的芯片组件的区别在于，该芯片组件并不分别具有自己的下补偿小板，而是具有共同的补偿板。
图34示出载体的垂直剖面，在该载体上布置有多个根据图33构造的芯片组件并且该载体为补偿板，该补偿板具有接触平台，用于从下侧接触芯片组件中的每一个。
图35示出在通过将位于载体上的芯片组件嵌入填料中来制造复合体之后根据图34的装置。
图36示出在去除上覆盖层和下覆盖层之后根据图35的复合体。
图37示出如下装置，其与根据图34的装置的区别在于，补偿板没有接触平台。
图38示出在通过将位于载体上的芯片组件嵌入填料中来制造复合体之后以及在通过将上覆盖层从复合体去除来产生剩余复合体之后根据图37的装置。
图39示出在使填料相对于上补偿小板和下补偿小板下降之后根据图27的装置。
图40示出在控制电极露出之后根据图39的剩余复合体的区段。
图41示出在将构造为金属化层的控制电极互连结构施加到控制电极上和填料上之后根据图40的剩余复合体的区段。
图42示出在将介电层施加到构造为金属化层的控制电极互连结构上之后根据图41的剩余复合体的区段。
图43示出在安装上接触板和下接触板之后根据图42的复合体的区段。
图44示出根据图43的半导体装置的分解图的垂直剖面。
图45示出根据图44的半导体装置的透视分解图。
图46-49示出在安装图44中所示的半导体装置时的不同步骤。
图50-53示出用于制造半导体装置的控制电极互连结构的不同几何结构，其中所有芯片组件的控制端子通过等长的连接线路连接到芯片组件的共同的控制连接点上。
图54示出具有两个不同半导体芯片的剩余复合体。
图55示出用于将多个半导体装置嵌入共同的填料中的替代的方法的步骤，其中半导体装置利用填料压注包封。
图56示出在利用填料压注包封半导体装置之后根据图55的装置。
图57示出插入在上压力接触件与下压力接触件之间的并且由此被压力接触的半导体装置。
具体实施方式
图1示出半导体芯片1以及用于制造如在图2中所示的芯片组件2的其它部分。半导体芯片1包括由半导体基本材料构成的半导体本体10，在该半导体本体中尤其包含p型导电和n型导电的半导体区域，用以实现集成到半导体本体10中的功率半导体器件。此外，半导体芯片1还可以具有任意多的导电层，譬如金属化、硅化物层或由掺杂的多晶半导体材料（例如多晶硅）构成的层，但也可以具有任意多的介电层、譬如氮化物层（例如氮化硅）或氧化物层（例如氧化硅），或具有钝化层，譬如酰亚胺层。半导体基本材料可以是任何已知的用于制造半导体器件通常的半导体基本材料，例如任意的元素半导体（例如硅、锗）、任意的化合物半导体（例如II-VI半导体、如硒化锌或硫化镉，III-V半导体、如磷化镓、砷化镓、磷化铟、锑化铟，或IV-IV半导体、如碳化硅或锗化硅）。
半导体本体10具有上侧10t以及与上侧对置的下侧10b。上侧10t在垂直方向v上与下侧10b隔开，其中垂直方向v垂直于下侧10b延伸。在上侧10t上布置有上主电极11，在下侧10b上布置有下主电极12。控制电极13同样位于上侧10t上。此外，可选的上介电钝化层15可以被施加到上侧10t上。该钝化层15例如可以是聚酰亚胺。
上主电极11、下主电极12和控制电极13例如可以是薄金属化层。这样的金属化层例如可以已经在制造具有其它相同半导体芯片1的晶片复合体中的半导体芯片1期间、即还在将晶片分割成彼此无关的半导体芯片1之前被施加到半导体本体10上。
如在图2中所示，导电的上补偿小板21位于上主电极11的背离半导体本体10的侧上，该上补偿小板借助上连接层31以材料决定的方式与上主电极11连接。相应地，导电的下补偿小板22位于下主电极12的背离半导体本体10的侧上，该下补偿小板借助下连接层32与下主电极12以材料决定的方式连接。在控制电极13上可选地还可以安置导电的接触件23，该接触件借助上连接层31与控制电极13以材料决定的方式且导电地连接。只要设置有这种接触件23，处于旁边的上补偿小板21就可以具有凹进部211（图1），在该凹进部中以后放置接触件23。
补偿小板21和22尤其用于减低机械应力，该机械应力在这种补偿小板21、22通过以后阐述的（例如由铜构成的）接触板41或42被压力接触时出现，其中所述接触板具有与半导体本体10的热膨胀系数极为不同的热膨胀系数。在缺少补偿小板21、22的情况下，接触板41和42将直接接触非常薄的主电极11或12。由于在此形成的热机械应力，在最好的情况下半导体芯片1的电特性将改变，在最不利的情况下半导体芯片1也可能断裂。
补偿小板21和22并且（倘使存在）接触件23具有（在安装在上主电极11、下主电极12或控制电极13上之前以及直接在安装之后）在垂直方向v上具有相对大的厚度d21'、d22'或d23'，例如至少0.5mm、至少1mm或至少1.5mm。在补偿小板21和22并且必要时接触件23如以后还要阐述的那样被打磨时，通过大厚度应避免对电极11、12和13 的损伤。
可选地，上补偿小板21和/或下补偿小板22可以具有线性热膨胀系数，其显著小于上主电极11和下主电极12的线性热膨胀系数，以便实现线性热膨胀系数与半导体本体10的小的线性热膨胀系数的适配。例如，上补偿小板21和/或下补偿小板22在20℃的温度下可以具有小于11ppm/K的线性热膨胀系数，或具有甚至小于7ppm/K的线性热膨胀系数。上补偿小板21和/或下补偿小板22在此例如可以由如下材料之一构成或具有如下构造之一：钼；金属基质复合材料（MMC），例如AlSiC（铝硅碳化物）；具有两个或更多金属层的多层材料、例如具有层序列铜钼铜（Cu-Mo-Cu）的三层材料，例如层厚度比为1:4:1，这得到大约7.3ppm/K的Cu-Mo-Cu三层材料的膨胀系数。
上连接层31例如可以被构造为任意的焊料层，尤其也可以被构造为扩散焊料层、烧结层，该烧结层包含烧结的金属粉末（例如银粉末或银片），或被构造为导电粘接层。与此无关地，下连接层32也可以被构造为任意的焊料层，尤其也可以被构造为扩散焊料层、烧结层，该烧结层包含烧结的金属粉末（例如银粉末或银片），或被构造为导电粘接层。上连接层31和下连接层32尤其可以由相同材料构成，但也可以使用针对这两个层所提到的材料的任意组合。
在图1中，被用于制造上连接层31或下连接层32的初始材料用31'或32'来表示。应该以此来表达的是，原始连接剂31'和32'在制造连接之后可以以改变的形式存在。
在构造为焊料的初始材料31'、32'（例如包含锡的焊料）的情况下，所得到的连接层31或32可以包含如下材料（例如铜），该材料在连接过程期间从上主电极11或下主电极12扩散至焊料中，并且因此是完成的连接层31或32的组成部分。为了制造连接，焊料31'、32'例如可以以焊料膏的形式（例如通过丝网印刷或刮板印刷）被涂敷到主电极11、12上和/或补偿小板上。同样，焊料31'、32'但是也可以以预制的焊料小板（“预先形成的焊料”）的形式被装入上补偿小板21与上主电极11之间或下补偿小板22与下主电极12之间。在任何情况下，该焊料膏或该焊料小板/这些焊料小板为了制造所阐述的连接而被熔融并且随后被冷却，使得在上补偿小板21与上主电极11之间或在下补偿小板22与下主电极12之间分别形成材料决定的连接。
在构造为烧结层的连接层31或32的情况下，该连接层所基于的初始材料31'或32'可以被构造为膏，该膏包含金属粉末（例如银粉末或银片）以及溶剂。为了制造连接，该膏例如可以（例如通过丝网印刷或刮板印刷）被涂敷到主电极11、12上和/或补偿小板21、22上。由膏形成的膏层于是被布置在上主电极11与上补偿小板21之间并且分别接触该上主电极11和上补偿小板21。相应地，由膏形成的其它膏层被布置在下主电极12与下补偿小板22之间并且分别接触该下主电极12和下补偿小板22。在该状态下，膏层通过蒸发其中所包含的溶剂来干燥并且然后被烧结，其中烧结可以在明显低于250℃的温度的情况下进行。通过烧结，由两个膏层形成（导电的）上连接层31或（导电的）下连接层32。
在构造为导电的粘接层的连接层31或32的情况下，该连接层所基于的初始材料31'或32'被构造为导电粘接剂。为了制造连接，粘接剂例如可以（例如通过丝网印刷或刮板印刷）被涂敷到主电极11、12上和/或补偿小板21、22上。由粘接剂形成的上胶粘剂层被布置在上主电极11与上补偿小板21之间并且分别接触该上主电极11与上补偿小板21。通过随后的硬化由上胶粘剂层形成导电的上连接层31。相应地，由粘接剂形成的下胶粘剂层被布置在下主电极12与下补偿小板22之间并且分别接触该下主电极12与下补偿小板22。通过随后的硬化由上胶粘剂层形成导电的下连接层32。
只要设置有可选的接触件23，该接触件就可以借助连接技术中的任意一种连接技术与控制电极13以材料决定的方式连接，如已经针对上补偿小板21与上主电极11之间的连接所阐述的那样，更确切地说与针对在上补偿小板21与上主电极11之间的连接所选的连接技术无关。
如此外在图3中和在图4中以垂直剖面所示的那样，然后多个芯片组件2并排地被放置在共同的载体300的相同侧上，其中多个芯片组件中的每一个都具有半导体芯片1并且如所阐述的那样装备有上补偿小板21和下补偿小板22以及可选地装备有接触件23。可选地，放置可如所示的那样进行，使得所有芯片组件2的上补偿小板21背离载体300。然而，原则上，也可以在芯片组件2中的一个或多个芯片组件中上补偿小板21背离载体300，而在芯片组件2中的一个或多个另外的芯片组件中上补偿小板21朝向载体300。
芯片组件2在载体300上的放置可以进行为使得这些芯片组件相对于彼此位于预先给定的位置中。为了避免所放置的芯片组件2的滑动，载体300的表面可以被构造为使得芯片组件2附着在该表面上。例如，载体300为此可以配备有粘接膜，芯片组件2被放置到该粘接膜上。
如此外在图5和图6中所示，在将芯片组件2放置到载体300上之后，将粘稠的填料4施加到位于载体300上的芯片组件2之上。此后，填料4借助冲具310被压向载体300，使得至少位于分别相邻的芯片组件2之间的间隙以填料4填充。
此后，填料4被硬化，使得嵌入填料4中的芯片组件2与填料4一起形成固定的复合体5。如此外在图7中所示，冲具310在填料4硬化之后可以从固定的复合体5被提起，并且复合体5可以从载体300被移除。图8示出随后存在的复合体5。至少在硬化状态中为介电的填料4引起芯片组件2固定地且以材料决定的方式彼此连接。例如缩聚的聚合物（例如环氧树脂或基于聚氨酯的浇注材料）适合作为填料。然而，原则上，对于本发明的所有扩展方案可以使用任意的填料4，只要这些填料在硬化状态中为介电的。尤其，根据本发明的填料可以由均质材料或均质材料混合物形成。
现在，复合体5的上覆盖层51和/或复合体5的下覆盖层52可以从复合体5去除，使得从复合体5保留剩余复合体6。在剩余复合体6中，填料4也引起芯片组件2彼此固定地连接。在此情况下，填料4可以可选地直接紧贴在芯片组件2中的每一个的半导体本体10上，即在其半导体材料上。图8和（以放大的断面）图9示出在去除这里不仅上覆盖层51而且下覆盖层52之前的复合体5。相应地，图10和（以放大的断面）图11示出在去除这里不仅上覆盖层51而且下覆盖层52之后的剩余复合体6。在图8至10中，平面E1给出在上覆盖层51与剩余复合体6之间的界面。相应地，平面E2给出在下覆盖层52与剩余复合体6之间的界面。平面E1和E2优选地彼此平行地延伸。
倘使从复合体5去除上覆盖层51，在此硬化的填料4就部分地从复合体5被去除。此外，在芯片组件2中的每一个中，有关的芯片组件2的上补偿小板21部分地从复合体5被去除。
倘使从复合体附加地去除下覆盖层52，在此硬化的填料4部分地从复合体5被去除。此外，在芯片组件2中的每一个中，有关的芯片组件2的下补偿小板22部分地从复合体5被去除。
在任何情况下，在去除上覆盖层51并且必要时下覆盖层52之后填料4也导致芯片组件2固定地并且以材料决定的方式彼此连接并且与填料4一起形成剩余复合体6。
上覆盖层51和必要时下覆盖层52的去除例如可以通过复合体5在常规的晶片研磨设备中的加工（研磨、抛光、磨光等等）来进行。由此可以实现，剩余复合体6（不考虑小的碟化效应）具有平面平行的表面，(被打磨的)上补偿小板21、（被打磨的)下补偿小板22和必要时（被打磨的）接触件23在所述表面上与填料4齐平地终止。
在去除上覆盖层51和/或下覆盖层52之后，在剩余复合体6中保留芯片组件2中的每一个的半导体芯片1、上连接层31和下连接层32。此外，然后在芯片组件2中的每一个中，在去除上覆盖层51之后保留的上补偿小板21的剩余部分露出，即上补偿小板21的背离半导体本体10的侧并未或至少未完全被填料4覆盖。相应地，在芯片组件2中的每一个中，倘使去除了下覆盖层52，在去除下覆盖层52之后保留的下补偿小板22的剩余部分露出，即下补偿小板22的背离半导体本体10的侧并未或至少未完全被填料4覆盖。倘使在利用填料4包覆芯片组件之前在控制电极13上固定了接触件23，在去除上覆盖层51和/或下覆盖层52之后该接触件23就在芯片组件2中的每一个中露出，即接触件23的背离半导体本体10的侧并未或至少未完全被填料4覆盖。
通过去除上覆盖层51，上补偿小板21的厚度d21相对于其原始厚度d21'（参见图1）减小，例如减小了大约0.1mm。但是，被降低的厚度d21仍然可以例如为至少0.4mm，至少0.9mm或至少1.4mm。相同的内容相应地适用于接触件23的与其原始厚度d23'（参见图1）相比的厚度d23。
此外，通过去除下覆盖层52，下补偿小板22的厚度d22相对于其原始厚度d22'（参见图1）减小，例如减小了大约0.1mm。但是，被降低的厚度d22仍然可以例如为至少0.4mm，至少0.9mm或至少1.4mm。
图12示出具有芯片组件2的剩余复合体6的区段的俯视图。虚线示出了半导体本体10的被填料4掩盖的轮廓。如这里此外可看到的那样，半导体芯片1和因此还有半导体本体10环形地被填料4围绕。（被打磨的）上补偿小板21和可选的（被打磨的）接触件23齐平地嵌入填料4中并且能自由地到达，使得可以毫无问题地电接触上补偿小板和接触件。图13示出整个剩余复合体6的俯视图。在各个芯片组件2中，填料4在侧面环形地环绕地包围原始的半导体芯片1的半导体本体10，使得该芯片组件2的上补偿小板21的背离半导体本体10的侧和下补偿小板22的背离半导体本体10的侧完全或至少部分露出并且由此可以从外部被电接触。
填料4一方面用于将各个芯片组件2固定地彼此连接，但是另一方面也用于确保芯片组件2的绝缘强度。为了在完成的半导体装置7中确保在直接相邻的芯片组件2之间的足够的绝缘强度，填料4可以垂直于垂直方向v在相邻的芯片组件2的半导体本体10的侧边缘之间具有最小宽度b4。例如，最小宽度b4可以为至少200μm，参见图11。在直接相邻的芯片组件2的半导体本体10之间的间隔d10于是同样为至少b4，例如至少200μm。与此无关地，宽度b4和在直接相邻的芯片组件2之间的间隔d10可以被选择为小于或等于2mm或小于或等于5mm。
在使用具有两个或更多相同芯片组件2的剩余复合体6的情况下，现在可以制造半导体装置7，如在图24中作为结果所示的。为此，提供控制电极互连结构70，其用于将芯片组件2的控制电极13彼此导电连接。图14示出这样的控制电极互连结构70的实例。控制电极互连结构70可以借助不同的技术来产生。在任何情况下，控制电极互连结构都包含导体结构。控制电极互连结构70可以作为预制的元件、例如作为印刷电路板或作为线格栅（Drahtgitter）被放置在剩余复合体6上并且可选地与该剩余复合体以材料决定的方式连接。然而，同样可能的是，将控制电极互连结构70构建在剩余复合体6上。此外，还阐述不同的替代方案的实例。图15示出施加到根据图13的剩余复合体上的控制电极互连结构70，该控制电极互连结构将控制电极13（图2）彼此导电连接。根据图15的装置具有基本上圆形的基面，而根据图16的装置在此外相同的构造的情况下拥有基本上矩形的基面。然而，原则上，剩余复合体6可以具有任意地成形的基面。各个芯片组件2的数目和相对布置基本上也可以任意地选择。
图17（下面）示出根据图16的装置的垂直剖面。在根据图17（上面）的剩余复合体6的区段的放大的剖面图中，可看到作为控制电极互连结构70的组成部分的导体结构72。导体结构72例如可以通过以薄膜技术将导电材料、例如金属或掺杂的多晶半导体材料沉积到复合体6上来实现。沉积例如可以通过化学和/或物理沉积方法、譬如PVD（PVD=physicalvapor deposition，物理气相沉积）、或者CVD（CVD=chemical vapor deposition，化学气相沉积）、通过溅射或通过电镀或非电镀来进行。沉积可以一致地进行。完成的被沉积的导体结构72例如可以具有在从30μm到70μm的范围内的厚度。
在所提到的方法中的每一种方法中，首先可以在复合体6上产生导电材料的闭合的层，并且此后将该闭合的层结构化，例如借助掩膜以光刻方式结构化。同样可能的是，首先将掩膜层施加到剩余复合体6上，将掩膜层结构化，使得掩膜层具有开口，并且然后将导电材料沉积在结构化的掩膜层上，使得导电材料平放在剩余复合体6上的掩膜开口的区域中并且在构造导体结构72的情况下将控制电极13彼此导电连接。
如进一步在图18中所示的，可以可选地将介电层73施加到导体结构72上，以便该导体结构相对于以后要施加的上接触板41（参见图19）电绝缘。这样的介电层73的施加可以通过任意的技术来进行。例如，介电材料可以通过沉积（例如PVD或CVD或溅射）施加到导体结构72上。同样可能的是，将所冲压的介电板或介电膜放到或粘接到导体结构72上。
介电层73可以被构造为预制的并且配备有凹进部74的层，该层被施加到配备有导体结构72的复合体6上，使得凹进部74可以被布置在上补偿小板21之上并且上补偿小板21可以穿过介电层73和导体结构72被接触。
替代地，也可能的是，将介电层73首先作为闭合的层施加到配备有导体结构72的复合体6上，使得闭合的层遮盖导体结构72和上补偿小板21，并且此后使闭合的层在上补偿小板21之上配备有凹进部74，可以穿过介电层73和导体结构72被接触。
另一替代方案在于，将介电层73已经以结构化的形式施加到配备有导体结构72的复合体6上，使得闭合的层遮盖导体结构72，但是在上补偿小板21之上具有凹进部74，可以穿过介电层73和导体结构72被接触。
图19示出在图24中所示的完成的半导体装置7的分解图，图21和图22示出在半导体装置装配期间的半导体装置7，以及图23示出没有上接触板41的根据图22的装置的俯视图。如从这些图中得出的那样，半导体装置7包括配备有控制电极互连结构70的剩余复合体6、导电的上接触板41、导电的下接触板42以及间隔环50。配备有控制电极互连结构70的剩余复合体6被布置在上接触板41与下接触板42之间。上接触板41用于电并且机械接触芯片组件2中的每一个的朝向上接触板41的补偿小板21、22（在此：上补偿小板21）。为此，上接触件41针对芯片组件2中的每一个具有接触平台411（为此参见图20，其示出在相对于图19颠倒（auf den Kopf gedreht）的位置中的上接触件41），该接触平台电并且机械接触有关的芯片组件2的补偿小板21、22之一（在此：上补偿小板21）。
相应地，下接触板41用于电并且机械接触芯片组件2中的每一个的朝向下接触板42的补偿小板21、22（在此：下补偿小板22）。为此，下接触件42针对芯片组件2中的每一个具有接触平台421，该接触平台电并且机械接触有关的芯片组件2的补偿小板21、22之一（在此：下补偿小板22）。
例如铜适合作为上接触件41和/或下接触件42的材料，铜可选地可以在表面上配备有薄的镍层。然而，原则上也可以使用任意的其它的导电材料，尤其是金属或金属合金，例如铝或铝合金或铜合金。
在所示的实例中，在半导体装置7的芯片组件2中的每一个中，上补偿小板21位于芯片组件2的朝向上接触板41的侧上，并且下补偿小板22位于芯片组件2的朝向下接触板42的侧上。
与此不同地，其它半导体装置可以具有芯片组件2的第一子集和芯片组件2的第二子集，其中在第一子集的芯片组件2中的每一个中上补偿小板21位于该芯片组件2的朝向上接触板41的侧上，并且下补偿小板22位于该芯片组件2的朝向下接触板42的侧上，并且其中在第二子集的芯片组件3的每一个中上补偿小板21位于芯片组件2的朝向下接触板42的侧上，并且下补偿小板22位于芯片组件2的朝向上接触板41的侧上。
同样可能的是，在半导体装置的芯片组件2中的每一个中，上补偿小板21位于该芯片组件2的朝向下接触板41的侧上，并且下补偿小板22位于该芯片组件2的朝向上接触板41的侧上。
布置在接触板41与42之间并且环形地围绕剩余复合体6的间隔环50由介电材料、例如陶瓷构成。由此防止在接触板41与42之间的电气短路。如也在本发明的所有其它扩展方案中那样，间隔环50可以不仅与上接触板41而且与下接触板42以材料决定的方式、例如通过焊接、粘接或烧结来连接。
替代于或附加于如前面所阐述的那样布置在剩余复合体6与上接触板41之间的控制电极互连结构70，控制电极互连结构70或其它控制电极互连结构可以以相应的方式也布置在剩余复合体与下接触板42之间，以便电连接在剩余复合体6的朝向下接触件42的侧上能到达的控制电极13。
只要存在至少一个控制电极互连结构70，针对控制电极互连结构70中的每一个就可以设置导电的控制接触部9（参见图22、23和24），以便能够从完成的半导体装置7（参见图24）之外电接触有关的控制电极互连结构70。控制接触部9为此例如可以穿过在间隔环50中构造的通孔或槽55（参见图21）从间隔环50的内侧被引导至半导体装置7的外侧。在间隔环50之内，控制接触部9导电地连接到控制电极互连结构70上并且因此连接到控制电极13上。为了实现在控制接触部9与控制电极互连结构70之间的电连接，控制接触部9例如可以具有接触弹簧91，该接触弹簧在安装半导体装置7时或另外地被预张紧并且由此被压到控制电极互连结构70的电连接部位77上并且电接触该电连接部位。然而，替代于或附加于按压，控制接触部9可以导电地、例如通过焊接、导电粘接或借助烧结的连接与连接部位77以材料决定的方式连接。
如此外借助在图25和26中所示的放大的横截面视图可看到，控制电极互连结构70例如可以被构造为预制的印刷电路板（例如FR4印刷电路板），该印刷电路板具有介电载体71，以及具有施加到载体71上的并且与该载体固定地连接的导体结构72、例如金属化部。这样的印刷电路板可以作为预制的单元被安装在剩余复合体6上并且在此导电地连接到控制电极13上。图25示出在安装在剩余复合体6上之前的控制电极互连结构70，图26示出此后的控制电极互连结构70。可选地，控制电极互连电极70可以具有导电的接触元件76，该接触元件被布置在印刷电路板的印制导线区段上。例如，接触元件76可以是焊料、粘接剂或可烧结的膏，用于制造与控制电极13的材料决定的并且导电的连接。同样，接触元件76也可以是细的销钉，所述销钉与导体结构72以材料决定的方式并且导电地连接，并且在放置控制电极互连结构70时被压入接触件23的预制的钻孔中，使得在导体结构72与控制电极13之间形成导电连接。
在如当前所描述的半导体装置7中，剩余复合体6可以松弛地插入在上接触板41与下接触板42之间并且被电接触。如在本发明的所有扩展方案中那样，在芯片组件2与上接触板41之间的有关的电接触以及在芯片组件2与下接触板42之间的有关的电接触可以仅被构造为压力接触并且因此此没有材料决定的连接。
借助图27至31现在阐述用于实现控制电极互连结构70的另一变型方案。图27示出剩余复合体6，如已经根据图11所阐述的，唯一的区别在于：没有接触件23被安装在控制电极13上，使得控制电极13通过填料4被遮盖。此外，根据图27的装置可以以与根据图11的装置相同的方式制造。
为了能够电接触控制电极13，被填料4遮盖的控制电极13被露出。为此，原则上可以使用任意技术。这些技术之一在于，借助激光束100（参见图28）在如下程度上去除控制电极3之上的填料，即填料4具有凹进部45，在这些凹进部的区域中控制电极13分别露出，这作为结果在图29中示出。如此外在图30和图31中所示的，此后可以施加导体结构72（图30）并且可选地将任意的介电层73、例如焊接停止漆施加到该导体结构上。导体结构72和介电层73可以以相同方式来制造并且具有与已经参照图17和图18所阐述的导体结构72或介电层73相同的特性。
借助图32至36还阐述用于制造半导体装置的另一变型方案。图32示出半导体芯片1，其具有用于制造如在图33中所示的芯片组件2的其它部分。半导体芯片1可以具有与根据图1的半导体芯片1相同的构造。与在根据图2的芯片组件2中一样，导电的上补偿小板21位于上主电极11的背离半导体本体10的侧上，以及可选的接触件23位于控制电极13的背离半导体本体10的侧上。上补偿小板21和必要时接触件23借助上连接层31与上主电极11或与控制电极以材料决定的方式连接。
上补偿小板21和可选的接触件23可以由与根据图1和图2的上补偿小板21和接触件23相同的材料构成或具有与根据图1和图2的上补偿小板21和接触件23相同的尺寸。此外，上连接层31可以以相同方式利用与根据图1和图2的上连接层31相同的材料来制造。根据图33的芯片组件2与根据图2的芯片组件2的区别仅在于，该芯片组件不具有下补偿小板22并且不具有下连接层32。
如借助图33所阐述的两个或更多个芯片组件2现在可以被安装在共同的补偿板220上。图34示出关于此的实例。芯片组件2在导电的补偿板220上的安装借助下连接层32进行，该下连接层将芯片组件2中的每一个在其下主电极12上与补偿板220以材料决定的方式并且导电地连接。补偿板220可以由与根据图1和图2的下补偿小板22相同的材料构成并且具有与根据图1和图2的下补偿小板22相同的厚度d22。此外，下连接层32可以以相同方式利用与根据图1和图2的下连接层32相同的材料来制造。与根据图34的图示不同，也可以舍弃单独的载体300，因为补偿板220可以一起承担载体300的功能。
如同样在图34中所示的，补偿板220可选地针对芯片组件2中的每一个具有单独的接触平台221，用于与补偿板220以材料决定的方式电连接。在该情况下，下连接层32在芯片组件2中的每一个中不仅接触其下主电极12而且接触所属的接触平台221。
具有与补偿板220连接的芯片组件2的装置可选地可以被布置在载体300上，该载体可以与前面所阐述的载体300一样被构造。与同补偿板220连接的芯片组件2是否被布置在载体300上无关，或与没有附加载体300的补偿板220是否被用作芯片组件2的载体无关，与补偿板220以材料决定的方式连接的芯片组件2被嵌入填料4中，该填料随后被硬化。填料4在此可以由与已经借助图5至7阐述的材料相同的材料来制造并且以与已经借助图5至7阐述的方式相同的方式来处理，使得形成复合体5，该复合体除了代替多个单个补偿小板22的共同的补偿板220之外与根据图8的复合体5相同。图35示出具有硬化的将芯片组件2以材料决定的方式连接的填料4的复合体5。如从该扩展方案中可看到的那样，芯片组件2的材料决定的连接不必仅仅通过填料4引起，而是其可选地可以附加地通过补偿板220和下连接层32实现。
现在，如作为结果在图36中所示的那样，复合体5的上覆盖层51和/或复合体5的下覆盖层52从复合体5被去除，使得从复合体5保留剩余复合体6，如这已经参照图8至11所阐述的那样。这里，平面E1也给定在上覆盖层51与剩余复合体6之间的界面，并且平面E2给定在下覆盖层52与剩余复合体6之间的界面，并且E1和E2优选地彼此平行地延伸。
在这里所示的剩余复合体6中，填料4以及具有下连接层32的补偿板220引起芯片组件2固定地并且以材料决定的方式彼此连接。在此情况下，填料4可以可选地直接紧贴在芯片组件2中的每一个的半导体本体10上，即在其半导体材料上。
倘使从复合体5去除上覆盖层51，在此硬化的填料4就部分地从复合体5被去除。
此外，在芯片组件2的每一个中，有关的芯片组件2的上补偿小板21部分地从复合体5被去除。倘使从复合体可选地去除下覆盖层51，在此补偿板220就部分地从复合体5被去除。
在任何情况下，在去除上覆盖层51并且必要时下覆盖层52之后填料4也导致芯片组件2固定地并且以材料决定的方式彼此连接并且与填料4、补偿板220和下连接层32一起形成剩余复合体6。
上覆盖层51并且必要时下覆盖层52的去除可以以与已经针对根据图8至图11的覆盖层51和52的去除所阐述的方式相同的方式并且利用与已经针对根据图8至图11的覆盖层51和52的去除所阐述的技术相同的技术来进行。随后，可以将任意的控制电极互连结构70施加到剩余复合体6上，如这已经在前面所阐述的那样。
作为借助图31至36所阐述的构造的修改方案，在补偿板220中可以舍弃用于与芯片组件2的下主电极22电并且机械连接的接触凸起221。代替于此，芯片组件2可以被布置在补偿板220的平的表面区段220t上并且借助下连接层32在其下主电极22上与平的表面区段220t以材料决定的方式连接，如借助图37和38所阐明的那样。图37和图38对应于图34或36，唯一的区别在于，代替接触凸起221，补偿板220具有平的表面区段220t。可选地，在此，下补偿板220的朝向剩余复合体6的整个侧可以是平的。
随后参照图39至49来阐述半导体装置7的制造，其中在上接触板41中和/或在下接触板42中可以舍弃用于电接触上补偿小板21或下补偿小板42的411或422的使用。由此得到如下可能性：将上接触板41和/或下接触板42的朝向剩余复合体6的侧构型为平的。这通过如下方式来实现：使填料4相对于上补偿小板21或相对于下补偿小板42下降。由此，在填料4与有关的接触板41或42之间形成间隙，在该间隙中可以布置控制电极互连结构70。
从根据图27构建的并且可以以相同方式制造的装置出发，使硬化的填料4相对于上补偿小板21和/或下补偿小板42下降。填料4的下降例如通过蚀刻来进行。为此可以在蚀刻之前围绕补偿小板21或22配备蚀刻保护层，并且由此相对于蚀刻剂受到保护。然而根据填料4和补偿小板41或42的材料的类型同样存在如下可能性：使用如下蚀刻剂，该蚀刻剂基本上仅蚀刻填料4，然而并不或仅少量地蚀刻补偿小板41或42。在该情况下，可以舍弃蚀刻保护层的使用。
在任何情况下，填料4都通过相对于上补偿小板21下降d1和/或相对于下补偿小板22下降d2而下降，这通过图27和图39的比较可没有困难地看出。下降d1和/或d2例如可以为大约50μm，不过原则上任意值是可能的。
在下降之后，可以将如已经在前面所阐述的任意的控制电极互连结构70施加到保留的剩余复合体6上并且与芯片组件2的控制电极13电连接。仅作为实例，为此在图40至42中示出了与借助图28至31阐述的方法对应的控制电极互连结构70的施加。为了能够电接触控制电极13，使被填料4遮盖的控制电极13露出，使得填料4具有凹进部45，在所述凹进部的区域中控制电极13分别完全或至少部分地露出，这作为结果在图40中被示出。此后，施加导体结构72（图41）并且可选地将介电层73（图42）施加到所述导体结构上。
此后，配备有控制电极互连结构70的剩余复合体可以被布置在上接触板41与下接触板42之间，使得上接触板41电接触并且可选地也机械接触上补偿小板21，并且下接触板42电接触并且可选地也机械接触下补偿小板22。
图44示出根据图43的整个半导体装置的分解图的垂直剖面，其中未示出位于剩余复合体6上的控制电极互连结构70。图45示出该半导体装置的透视图，然而具有控制电极互连结构70，并且图46至48示出在安装完成的图49中所示的半导体装置7时的不同步骤。
为了在具有用于接通和/或关断的相同开关阈值的半导体芯片1的情况下实现同时的接通或关断，可以规定：导体结构77在其连接部位77与半导体芯片1中的每一个的控制电极13之间具有的欧姆电阻相等。在导体结构72的材料均质或材料结构均匀的情况下，这最简单地可以通过如下方式实现：导体结构72在其连接部位77与控制电极13之间分别具有的线路长度等长。关于此的实例在图50至53中被示出。
图50、51和53还示出另一扩展变型方案，根据该扩展变型方案，控制电极互连结构70还可以具有一个或多个无源器件78。在此情况下，例如可以涉及欧姆电阻，但也可以涉及其它无源器件、譬如电容器或电感。一个或多个集成的栅极电阻78的实例在图50、51和53中被示出。这样的栅极电阻78可以分别仅仅连接在正好一个控制电极13之前，或者也可以替代地连接在多个或所有控制电极13之前。这样的栅极电阻例如可以具有至少2欧姆的欧姆电阻。
如在图50中所示的，无源器件78例如可以以SMT技术（表面安装技术）或以厚层技术被安装在控制电极互连结构70的导体结构72上。然而，同样可能的是，无源器件78为控制电极互连结构70的导体结构72的组成部分，这在图51和53中被示出。在所示的实例中分别涉及欧姆电阻78，这些欧姆电阻通过导体结构72的局部横截面变窄来形成。电阻78要么在每个半导体芯片1之前要么在多个彼此并联连接的半导体芯片1之前。例如，两个、三个或四个并联连接的半导体芯片1的控制电极13可以通过共同的栅极电阻78连接到共同的连接部位77上。
借助到目前为止所阐述的实例示出了，半导体装置7的多个或所有半导体芯片1可以相同。但本发明也可以被用于在半导体装置7中使用不同的半导体芯片1并且将这些半导体芯片通过填料4以材料决定的方式彼此连接。图54示出关于此的实例。这里，示出了两个不同的半导体芯片1，其半导体本体10具有不同的厚度。半导体芯片1的不同厚度可以有利地通过使用不同厚度的上和/或下补偿小板21或22来补偿。左边的半导体芯片1是可控的半导体器件、例如MOSFET或IGBT，右边的半导体芯片1是二极管。在配备有上接触板41和下接触板42的完成的半导体装置7中，二极管例如可以被构造为空转二极管，其电连接在可控的半导体器件的上主电极11与下主电极12之间。
在前面借助图4至6阐述了一种方法，利用该方法将多个半导体装置2嵌入共同的填料4中。对此替代的方法现在借助图55和56来阐述。
首先，如已经参照图1至4所描述的那样制造一种装置，在该装置中芯片组件2并排地被布置在共同的载体300和/或200上，如这作为结果在图4中所示出的。此后，冲具310被置于芯片组件2之上，使得芯片组件2被布置在载体300和冲具310的彼此平行的表面区段之间。此外，分离膜351被置于冲具310与芯片组件2之间。在保持该装置的情况下，然后如在图22中所示，填料4在使用注射设备350的情况下被注射到分离膜351与载体300之间，使得至少位于分别相邻的芯片组件2之间的间隙以填料4填充。通过分离膜351保护冲具310以免与填料4接触。
图56示出在注射过程结束之后并且在去除注射设备350时的装置。在填料4硬化之后，然后可以将冲具310、分离膜351和载体300从具有半导体装置2和硬化的填料4的复合体去除。作为结果，这导致如已经借助图8所阐述的复合体。该复合体因此以与根据图8的复合体相同的方式被进一步处理。
根据本发明的半导体装置7现在可以如示例性在图57中所示的那样被插入在导电的上压力件81和导电的下压力件82之间，使得在上压力件81与上接触板41之间以及在下压力件82与下接触板42之间分别存在电压力接触连接。具有半导体装置7、上压力件81和下压力件82的完成的压力接触装置8于是可以被电互连。例如，压力接触装置8可以与欧姆负载和/或电感负载500串联连接在正供电电位V+与负供电电位V-之间。
在本发明的意义上的半导体装置中，任意数目的彼此分离的半导体本体100可以通过填料4固定地彼此连接。该数目例如可以为至少9个、至少25个或至少36个。

Claims (34)

1.一种半导体装置，包括：
上接触板（41）和下接触板（42）；
多个芯片组件（2），所述芯片组件中的每一个具有：
- 半导体芯片（1），该半导体芯片具有半导体本体（10），其中所述半导体本体（10）具有上侧和与所述上侧对置的下侧，并且其中所述上侧在垂直方向（v）上与所述下侧隔开；
- 布置在所述上侧上的上主电极（11）；
- 布置在所述下侧上的下主电极（12）；
- 布置在所述上侧上的控制电极（13），借助所述控制电极能够控制在所述上主电极（11）与所述下主电极（12）之间的电流；以及
- 导电的上补偿小板（21），该上补偿小板被布置在所述上主电极（11）的背离所述半导体本体（10）的侧上并且借助上连接层（31）与所述上主电极（11）以材料决定的方式且导电地连接；
介电的填料（4），所述芯片组件（2）被嵌入所述填料（4）中并且随后使填料（4）硬化，使得所述芯片组件（2）以材料决定的方式彼此连接成固定的复合体（6），其中在所述芯片组件（2）中的每一个中有关的芯片组件（2）的上补偿小板（21）的背离所述半导体本体（10）的侧并未或至少未完全被所述填料（4）覆盖；
控制电极互连结构（70），所述控制电极互连结构被布置在所述固定的复合体（6）上并且所述控制电极互连结构将所述芯片组件（2）的控制电极（13）彼此导电连接；其中
所述芯片组件（2）中的每一个被布置在所述上接触板（41）与所述下接触板（42）之间，使得在该芯片组件（2）中所述上补偿小板（21）的背离所述芯片本体（10）的侧电接触所述上接触板（41）。
2.根据权利要求1所述的半导体装置，其中
（a）所述芯片组件（2）中的每一个具有导电的下补偿小板（22），所述下补偿小板被布置在所述下主电极（12）的背离所述半导体本体（10）的侧上并且借助下连接层（32）与所述下主电极（12）以材料决定的方式且导电地连接；或
（b）所述芯片组件（2）具有共同的导电的下补偿板（220），所述下补偿板在所述芯片组件（2）中的每一个中被布置在所述下主电极（12）的背离所述半导体本体（10）的侧上并且借助下连接层（32）与所述下主电极（12）以材料决定的方式且导电地连接。
3.根据权利要求2所述的半导体装置，其中
所述下连接层（32）被构造为焊料层、或粘接层、或烧结层。
4.根据权利要求2或3所述的半导体装置，其中
在情况（a）中，所述下补偿小板（22）分别具有小于11ppm/K的线性热膨胀系数；或
在情况（b）中，所述下补偿板（220）具有小于11ppm/K的线性热膨胀系数。
5.根据权利要求4所述的半导体装置，其中
在情况（a）中，所述下补偿小板（22）分别具有小于7ppm/K的线性热膨胀系数；或
在情况（b）中，所述下补偿板（220）具有小于7ppm/K的线性热膨胀系数。
6.根据权利要求2或3所述的半导体装置，其中
在情况（a）下，所述下补偿小板（22）在垂直方向（v）上分别具有至少0.4 mm的厚度（d21）；或
在情况（b）下，所述下补偿板（220）在垂直方向（v）上具有至少0.4 mm的厚度（d21）。
7.根据权利要求6所述的半导体装置，其中
在情况（a）下，所述下补偿小板（22）在垂直方向（v）上分别具有至少0.9 mm的厚度（d21）；或
在情况（b）下，所述下补偿板（220）在垂直方向（v）上具有至少至少0.9 mm的厚度（d21）。
8.根据权利要求7所述的半导体装置，其中
在情况（a）下，所述下补偿小板（22）在垂直方向（v）上分别具有至少1.4 mm的厚度（d21）；或
在情况（b）下，所述下补偿板（220）在垂直方向（v）上具有至少1.4 mm的厚度（d21）。
9.根据权利要求1至3之一所述的半导体装置，其中
所述上补偿小板（21）分别具有小于11ppm/K的线性热膨胀系数。
10.根据权利要求9所述的半导体装置，其中
所述上补偿小板（21）分别具有小于7ppm/K的线性热膨胀系数。
11.根据权利要求1至3之一所述的半导体装置，其中
所述上连接层（31）被构造为焊料层、或粘接层、或烧结层。
12.根据权利要求1至3之一所述的半导体装置，
该半导体装置具有介电的间隔环（50），所述间隔环被布置在所述上接触板（41）与所述下接触板（42）之间并且包围所述芯片组件（2）。
13.根据权利要求1至3之一所述的半导体装置，其中
所述上接触板（41）在其朝向所述下接触板（42）的侧上针对所述芯片组件（2）中的每一个具有接触平台（411），所述接触平台电接触所述上补偿小板（21）的背离所述半导体本体（10）的侧。
14.根据权利要求13所述的半导体装置，其中
所述上接触板（41）在其朝向所述下接触板（42）的侧上针对所述芯片组件（2）中的每一个具有接触平台（411），所述接触平台机械接触所述上补偿小板（21）的背离所述半导体本体（10）的侧。
15.根据权利要求1至3之一所述的半导体装置，其中
所述芯片组件（2）中的每一个具有导电的接触件（23），所述接触件被布置在有关的芯片组件（2）的控制电极（13）与所述控制电极互连结构（70）之间并且将所述控制电极与所述控制电极互连结构彼此导电连接。
16.根据权利要求1至3之一所述的半导体装置，其中
所述控制电极互连结构（70）被布置在所述上接触板（41）与所述固定的复合体（6）之间。
17.根据权利要求1至3之一所述的半导体装置，其中
所述控制电极互连结构（70）被构造为印刷电路板或结构化的金属化层（72）。
18.根据权利要求1至3之一所述的半导体装置，其中
所述芯片组件（2）中的直接相邻的芯片组件的半导体本体（10）具有至少300μm的间隔。
19.根据权利要求1至3之一所述的半导体装置，其中
在所述芯片组件（2）中的每一个中所述上补偿小板（21）在垂直方向（v）上具有至少0.4mm的厚度（d21）。
20.根据权利要求19所述的半导体装置，其中
在所述芯片组件（2）中的每一个中所述上补偿小板（21）在垂直方向（v）上具有至少0.9mm的厚度（d21）。
21.根据权利要求20所述的半导体装置，其中
在所述芯片组件（2）中的每一个中所述上补偿小板（21）在垂直方向（v）上具有至少1.4mm的厚度（d21）。
22.根据权利要求1至3之一所述的半导体装置，其中
所述控制电极互连结构（70）包含至少一个无源器件（78），所述无源器件
被布置在所述控制电极互连结构（70）的导体结构（72）上，和/或
是所述控制电极互连结构（70）的导体结构（72）的组成部分。
23.根据权利要求1至3之一所述的半导体装置，其中
所述控制电极互连结构（70）具有一致地沉积的导体结构（72）。
24.根据权利要求23所述的半导体装置，其中
所述一致地沉积的导体结构（72）具有在从30μm到70μm的范围内的厚度。
25.一种用于制造半导体组件的方法，具有如下步骤：
提供载体；
提供介电的填料（4）；
提供多个芯片组件（2），所述芯片组件中的每一个具有：
- 半导体芯片（1），该半导体芯片具有半导体本体（10），其中所述半导体本体（10）具有上侧和与所述上侧对置的下侧，并且其中所述上侧在垂直方向（v）上与所述下侧隔开，
- 布置在所述上侧上的上主电极（11）；
- 布置在所述下侧上的下主电极（12）；
- 布置在所述上侧上的控制电极（13），借助所述控制电极能够控制在所述上主电极（11）与所述下主电极（12）之间的电流；
- 导电的上补偿小板（21），该上补偿小板被布置在所述上主电极（11）的背离所述半导体本体（10）的侧上并且借助上连接层（31）与所述上主电极以材料决定的方式且导电地连接；以及
在所述载体上并排地布置所述芯片组件（2）；
将布置在所述载体上的所述芯片组件（2）嵌入所述填料（4）中并且随后使填料（4）硬化，使得所述芯片组件（2）通过所述填料（4）固定地彼此连接并且与所述填料（4）一起形成固定的复合体（5）；
从所述复合体（5）去除所述复合体（5）的上覆盖层（51），使得
- 从所述复合体（5）保留剩余复合体（6），其中
在去除所述上覆盖层（51）时将硬化的填料（4）部分地从所述复合体（5）去除；
在去除所述上覆盖层（51）时，在所述芯片组件（2）中的每一个中将有关的芯片组件（2）的导电的上补偿小板（21）部分地从所述复合体（5）去除；
- 在所述剩余复合体（6）中保留所述芯片组件（2）中的每一个的半导体芯片（1）、上连接层（31）和下连接层（32）；
- 在所述剩余复合体（6）中在所述芯片组件（2）中的每一个中所述上补偿小板（21）的在去除所述上覆盖层（51）之后保留的剩余部分并未或至少未完全被所述填料（4）覆盖；
将控制电极互连结构（70）施加到所述剩余复合体（6）上，使得所述芯片组件（2）的控制电极（13）通过所述控制电极互连结构（70）彼此导电连接。
26.根据权利要求25所述的方法，其中
所述控制电极互连结构（70）具有印制导线结构（72）；
所提供的芯片组件（2）中的每一个都具有导电的接触件（23），所述接触件被布置在有关的控制电极（13）的背离所述半导体本体（10）的侧上，并且与所述控制电极以材料决定的方式以及导电地连接；
将控制电极互连结构（70）施加到所述剩余复合体（6）上，使得在所述芯片组件（2）中的每一个中所述接触件（23）被布置在有关的芯片组件（2）的控制电极（13）与所述印制导线结构（72）之间，并且所述接触件（23）与所述印制导线结构（72）导电地连接。
27.根据权利要求26所述的方法，其中
所述印制导线结构（72）平面地与介电的绝缘载体（71）连接并且与该绝缘载体一起形成印刷电路板，该印刷电路板为所述控制电极互连结构（70）；或
将所述控制电极互连结构（70）施加到所述剩余复合体（6）通过如下方式进行，即：将导电层施加到所述剩余复合体（6）上，使得所述导电层在所述芯片组件（2）中的每一个中导电接触所述接触件（23）的背离所述半导体本体（10）的侧。
28.根据权利要求25至27之一所述的方法，其中
在所述剩余复合体（6）中使硬化的填料（4）在去除所述上覆盖层（51）之后相对于所述上补偿小板（21）下降。
29.根据权利要求25所述的方法，其中
所提供的芯片组件（2）中的每一个都具有导电的下补偿小板（22），所述下补偿小板被布置在所述下主电极（12）的背离所述半导体本体（10）的侧上，并且与所述下主电极借助下连接层（32）以材料决定的方式且导电地连接。
30.根据权利要求29所述的方法，
该方法在去除所述上覆盖层（51）之前、与去除所述上覆盖层（51）一起或在去除所述上覆盖层（51）之后具有如下步骤：
将所述复合体（5）的下覆盖层（52）从所述复合体（5）去除，其中硬化的填料（4）部分地从所述复合体（5）被去除，并且其中在所述芯片组件（2）中的每一个中所述芯片组件（2）中的每一个中的有关的芯片组件的导电的下补偿小板（22）部分地从所述复合体（5）被去除，使得
- 在所述剩余复合体（6）中保留所述芯片组件（2）中的每一个的半导体芯片（1）、上连接层（31）和下连接层（32）；
- 在所述剩余复合体（6）中在所述芯片组件（2）中的每一个中所述下补偿小板（22）的在去除所述下覆盖层（52）之后保留的剩余部分并未或至少未完全被所述填料（4）覆盖。
31.根据权利要求25至27之一所述的方法，其中
所述载体形成导电的补偿板（220）；以及
在所述载体上并排地布置所述芯片组件（2）时，在所述芯片组件（2）中的每一个中将所述下主电极（12）的背离所述半导体本体（10）的侧与所述载体以材料决定的方式且导电地连接。
32.根据权利要求25至27之一所述的方法，其中
将所述控制电极互连结构（70）施加到所述剩余复合体（6）上包括如下步骤之一：
将导电材料沉积在所述剩余复合体（6）上；或
将印刷电路板放置到所述剩余复合体（6）上；或
将线格栅放置到所述剩余复合体（6）上。
33.一种用于制造半导体装置的方法，该半导体装置根据权利要求1至24之一来构造，其中该方法包括：
按照根据权利要求25至32之一所述的方法制造半导体组件（6）；
提供上接触板（41）和下接触板（42）；
将所述半导体组件（6）布置在所述上接触板（41）与所述下接触板（42）之间，使得在所述芯片组件（2）中的每一个中
- 上补偿小板（21）的背离半导体本体（10）的侧电并且机械接触所述上接触板（41）；
- 下补偿小板（22）的背离半导体本体（10）的侧电并且机械接触所述下接触板（42）。
34.一种用于运行半导体装置的方法，具有如下步骤：
提供根据权利要求1至24之一构造的半导体装置，
提供导电的上压力接触件（81）和导电的下压力接触件（82）；
将所述半导体装置（7）插入在所述上压力接触件（81）与所述下压力接触件（82）之间，使得在所述上压力接触件和上接触板（41）之间存在单纯的压力接触，并且在所述下压力接触件（82）与所述下接触板（42）之间存在单纯的压力接触；以及
将所述上压力接触件（81）和所述下压力接触件（82）连接到电压源上，使得不同的电位（V+,V-）施加在所述上压力接触件（81）和所述下压力接触件（82）上。
CN201410450460.4A 2013-09-05 2014-09-05 半导体装置及制造和运行方法和制造多个芯片组件的方法 Active CN104425473B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013217801.8 2013-09-05
DE102013217801.8A DE102013217801B4 (de) 2013-09-05 2013-09-05 Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung

Publications (2)

Publication Number Publication Date
CN104425473A CN104425473A (zh) 2015-03-18
CN104425473B true CN104425473B (zh) 2017-09-29

Family

ID=52470486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410450460.4A Active CN104425473B (zh) 2013-09-05 2014-09-05 半导体装置及制造和运行方法和制造多个芯片组件的方法

Country Status (3)

Country Link
US (1) US9818730B2 (zh)
CN (1) CN104425473B (zh)
DE (1) DE102013217801B4 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014115909B4 (de) * 2014-10-31 2017-06-01 Infineon Technologies Ag Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
DE102015109186A1 (de) 2015-06-10 2016-12-15 Infineon Technologies Ag Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102016104844B4 (de) * 2016-03-16 2022-08-04 Infineon Technologies Ag Verfahren zur Herstellung eines Chipverbunds
JP7395452B2 (ja) * 2020-09-23 2023-12-11 株式会社東芝 半導体装置
US20220199449A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Carrier for microelectronic assemblies having direct bonding

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281569B1 (en) * 1997-09-17 2001-08-28 Kabushiki Kaisha Toshiba Pressure-contact semiconductor device
US7538436B2 (en) * 2002-09-27 2009-05-26 Abb Research Ltd Press pack power semiconductor module
DE102012202281A1 (de) * 2012-02-15 2013-08-22 Infineon Technologies Ag Halbleiteranordnung für Druckkontaktierung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3676240B2 (ja) * 2000-02-07 2005-07-27 株式会社東芝 圧接型半導体装置
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102014115909B4 (de) * 2014-10-31 2017-06-01 Infineon Technologies Ag Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281569B1 (en) * 1997-09-17 2001-08-28 Kabushiki Kaisha Toshiba Pressure-contact semiconductor device
US7538436B2 (en) * 2002-09-27 2009-05-26 Abb Research Ltd Press pack power semiconductor module
DE102012202281A1 (de) * 2012-02-15 2013-08-22 Infineon Technologies Ag Halbleiteranordnung für Druckkontaktierung

Also Published As

Publication number Publication date
US9818730B2 (en) 2017-11-14
DE102013217801B4 (de) 2019-07-18
US20150061100A1 (en) 2015-03-05
CN104425473A (zh) 2015-03-18
DE102013217801A1 (de) 2015-03-05

Similar Documents

Publication Publication Date Title
CN104465566B (zh) 半导体装置、制造多个芯片组件和制造半导体装置的方法
CN104425473B (zh) 半导体装置及制造和运行方法和制造多个芯片组件的方法
US7220617B2 (en) Semiconductor device and method of manufacturing the same
CN100444371C (zh) 功率半导体封装
CN102308383B (zh) 半导体管芯封装件及其制造方法
TWI313504B (en) Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
CN104425413B (zh) 半导体装置及其制造和运行方法和制造半导体组件的方法
WO2007027790A2 (en) Reversible-multiple footprint package and method of manufacturing
CN107204300A (zh) 用于制造芯片复合结构的方法
JP2007335858A (ja) 互いに電気絶縁された端子要素を備えたパワー半導体モジュール
US20080191359A1 (en) Panel, semiconductor device and method for the production thereof
CN102403296A (zh) 半导体模块及其制造方法
CN104064529B (zh) 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法
US7402845B2 (en) Cascoded rectifier package
US11574887B2 (en) Flip chip backside mechanical die grounding techniques
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
EP3584833B1 (en) Power module with improved alignment
CN107871672A (zh) 功率半导体模块和用于制造功率半导体模块的方法
US20100127400A1 (en) Semiconductor module and process for its fabrication
US20190259874A1 (en) Wafer based beol process for chip embedding
CN108028242B (zh) 包括附加迹线的半导体功率器件及制造半导体功率器件的方法
CN108735614A (zh) 半导体装置及半导体装置的制造方法
WO2017157486A1 (en) Semiconductor device
US9362221B2 (en) Surface mountable power components
WO2016132101A1 (en) Wafer metallization of high power semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant