Nothing Special   »   [go: up one dir, main page]

CN104412383A - 半导体装置以及半导体装置的连接构造 - Google Patents

半导体装置以及半导体装置的连接构造 Download PDF

Info

Publication number
CN104412383A
CN104412383A CN201380033827.6A CN201380033827A CN104412383A CN 104412383 A CN104412383 A CN 104412383A CN 201380033827 A CN201380033827 A CN 201380033827A CN 104412383 A CN104412383 A CN 104412383A
Authority
CN
China
Prior art keywords
heating panel
branch road
terminal
splicing ear
negative terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380033827.6A
Other languages
English (en)
Other versions
CN104412383B (zh
Inventor
石野宽
渡边友和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012147427A external-priority patent/JP5672270B2/ja
Priority claimed from JP2012147426A external-priority patent/JP5626274B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN104412383A publication Critical patent/CN104412383A/zh
Application granted granted Critical
Publication of CN104412383B publication Critical patent/CN104412383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8346—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Inverter Devices (AREA)

Abstract

在半导体装置中，散热板(11、12)分别配置在上支路(51、53、55)以及下支路(52、54、56)的半导体芯片(10)的表面侧以及背面侧。引出导体部具有平行导体，该平行导体具有正极端子(13)、负极端子(14)、及配置在正极端子与负极端子间的绝缘膜(15)，正极端子与负极端子夹着该绝缘膜而对置配置。所述半导体芯片被树脂模制部(18)覆盖，所述散热板中的与所述半导体芯片相反一侧的面和正极端子的一部分以及负极端子的一部分从所述树脂模制部露出，至少引出导体部中的平行导体的一部分进入到所述树脂模制部。

Description

半导体装置以及半导体装置的连接构造
关联申请的相互参照
本申请基于2012年6月29日提出申请的日本申请号2012－147426号以及2012年6月29日提出申请的日本申请号2012－147427号，在此援引在先申请的记载内容。
技术领域
本申请涉及半导体装置以及半导体装置的连接方法。
背景技术
以往，作为具有在上支路(arm)以及下支路上分别具备半导体开关元件的电桥电路的半导体装置，有具备u相、v相、w相这三相变换器电路的电力变换装置(参照专利文献1)。该电力变换装置在三相各自的上支路和下支路具备功率半导体元件，通过功率半导体元件的开关动作将直流电流变换为交流电流。
在该电力变换装置中，使用夹着绝缘膜将正极端子与负极端子贴合而成的方形平板状的平行导体作为输入端子。在该平行导体的一边，构成正极侧布线的一部分的输入母线(bus bar)(以下，称为正极输入母线)与构成负极侧布线的一部分的输入母线(以下，称为负极输入母线)以互相分隔规定间隔的状态平行地延伸设置。此外，正极输入母线上等间隔地配置有三相的量的上支路的功率半导体元件，并且在负极输入母线上等间隔地配置有三相的量的下支路的功率半导体元件。并且，采用三相的量的输出母线相对于输入母线垂直地延伸设置的构成，并连接至经由该输出母线供给交流电流的负载，以将各相的上支路与下支路连结。
此外，在专利文献2中，提出了一种半导体装置，该半导体装置具有多个功率半导体元件并构成基于多个功率半导体元件的开关动作将直流电流变换为交流电流的电力变换装置。在该半导体装置中，以从被设为大致方形平板状的半导体装置的壳体的一边起向垂直方向突出的方式具备正极端子(正极侧主电极)以及负极端子(负极侧主电极)。这些正极端子和负极端子由板状电极构成，构成正极端子以及负极端子的板状电极被设为夹着绝缘部件互相贴合的板状导体(平行导体)。此外，使正极端子和负极端子的前端的位置错开，并设为负极端子侧的前端比正极端子的前端更远离壳体而突出的构造。
这样构成的半导体装置的正极端子和负极端子与正极侧直流母线和负极侧直流母线连接，并经由这些各母线与平滑电容器连接。具体而言，设为正极侧直流母线和负极侧直流母线都由板状导体构成，且正极侧直流母线的前端比负极侧直流母线的前端突出的构造。并且，在半导体装置的两端子中的突出的负极端子之上设置负极侧直流母线时，比负极侧直流母线突出的正极侧直流母线的前端配置在正极端子之上。基于此，在负极端子的前端及正极侧直流母线的前端，将负极端子与负极侧直流母线钎焊并且将正极端子与正极侧直流母线钎焊，从而进行电连接以及机械连接。
现有技术文献
专利文献
专利文献1：日本专利第3793407号公报(与US2002/034087A1对应)
专利文献2：日本特开2010－124691号公报
发明内容
发明要解决的课题
如图22所示的简易模型那样，例如具备三相变换器电路的半导体装置设为如下构成，该构成中具备三相电桥电路J3，该电桥电路J3在上支路和下支路分别具备将IGBT等的半导体开关元件J1与回流二极管(以下，称为FWD)J2并联连接而成的部件。该半导体装置所具备的电桥电路J3的上下支路之间连接着马达等的L负载J4，并且与电桥电路J3并联地连接平滑电容器J5。并且，通过切换上支路和下支路的半导体开关元件J1的接通/断开，而将从直流电源J6供给的直流电流变换为交流电流，并供给至L负载J4。在表示此时的漏极-源极间电流Ids、漏极-源极间电压Vds以及开关损失Esw的状态时，如图23所示。
在如上所述的电路构成中，形成有在图22中用箭头表示的上下支路的短路环，在将下支路侧的半导体开关元件J1从接通切换为断开时，在短路环中产生dI/dt变化。
在此，如图23所示，在开关时产生浪涌电压ΔVsur。该浪涌电压ΔVsur以下式表示。另外，在下式中，Ls表示短路环中的电感。
(数学式1)ΔVsur＝Ls·dI/dt
浪涌电压ΔVsur由于近年来进展的大电流·高速开关化而具有增加的趋势。关于浪涌保护，只要提高元件耐压就能够实现，但导致处于折衷关系的导通电阻增加，导致稳态损失的增加。此外，有开关损失Esw的降低及装置的小型化的需求，相应于该需求，需要dI/dt的提高和高频化。因此，为了不使浪涌电压ΔVsur增加而在高dI/dt环境下使用，需要短路环内的低电感化。
为了实现低电感化，认为有效的是，尽可能用平行导体来构成具备三相变换器电路的半导体装置中的构成正极侧布线的各部和构成负极侧布线的各部，并在正极和负极间使电流在互相相反的方向上流动。这是因为，由此能够通过正极侧布线和负极侧布线产生磁抵消，可谋求低电感化。
但是，在如上述专利文献1的构造中，被设为平行导体的区域限于输入端子，低电感化不充分。具体而言，构成输入端子的板状导体中的、正极端子与正极输入母线的连接位置及负极端子与负极输入母线的连接位置是完全不同的位置，正极输入母线和负极输入母线也错开配置，未被设为平行导体。并且，正极输入母线和负极输入母线在构成为板状的各母线的平面方向上被错开，各母线的平面彼此未被对置配置。因此，由正极输入母线以及负极输入母线引起的磁抵消效果较小，无法谋求低电感化。此外从正极到负极的路径在u相、v相、w相中不同，因此产生电感的偏差。
此外，在上述专利文献2所示的连接构造中，如图24所示，在负极端子J10的前端和/或正极侧直流母线J11的前端，将负极端子J10与负极侧直流母线J12钎焊，并且将正极端子J13与正极侧直流母线J11钎焊。因此，各钎焊位置J14、J15在与正极端子J13以及负极端子J10从壳体J16突出的方向平行的方向上错开。因此，在施加了振动时，尤其是如搭载于车辆时那样产生较强的振动而在钎焊部J14、J15产生重复伸缩的应力时，存在该应力较大而易于导致由疲劳引起的断线的问题。
另外，为了应对大电流并确保爬电距离，需要使负极端子J10以及负极侧直流母线J12与正极端子J13以及正极侧直流母线J12之间分离，所以各钎焊部J14、J15的距离D1更远。这种情况下，上述应力变得更大。对此，考虑通过使负极端子J10与正极端子J13之间以及负极侧直流母线J12与正极侧直流母线J11之间的绝缘膜J17、J18的厚度增加来确保爬电距离。然而，若使绝缘膜J17、J18的厚度增加，则由通过在其两侧的各端子J10、J13以及各母线J11、J12中反方向地使电流流动而产生磁抵消这一情况带来的低电感化的效果较弱。
另外，在此，举出具备具有u相、v相、w相这三相的三相变换器电路的半导体装置、即因为各相具备上下支路所以是六个支路被模块化为一个的6in1构造作为例子进行了说明。但是，这仅仅是表示一个例子，例如仅将1相模块化的2in1构造和H电桥电路那样的将2相的电桥电路模块的4in1构造也产生与上述同样的问题。
本申请的一个目的在于，提供能够谋求低电感化的半导体装置。此外，本申请的另一目的在于，提供能够实现低电感化并且能够提高正极端子与负极端子的连接部位的可靠性的半导体装置的连接构造以及应用了该连接构造的半导体装置。
用于解决课题的手段
本申请的一个形态涉及的半导体装置具备上支路、下支路、散热板、引出导体部及树脂模制部。所述上支路以及所述下支路具有形成有半导体开关元件的半导体芯片，该半导体芯片具有表面以及背面。所述散热板分别配置在所述上支路以及所述下支路各自的所述半导体芯片的表面侧以及背面侧。所述引出导体部具有平行导体，该平行导体具有：正极端子，与和所述上支路的半导体芯片中的正极侧连接的所述散热板连接；负极端子，与和所述下支路的半导体芯片中的负极侧连接的所述散热板连接；以及配置在所述正极端子与所述负极端子之间的绝缘膜，所述正极端子与所述负极端子夹着该绝缘膜而对置配置。所述树脂模制部使所述散热板中的与所述半导体芯片相反一侧的面和所述正极端子以及所述负极端子的一部分露出，并且至少所述引出导体部中的所述平行导体的一部分进入到所述树脂模制部，并且所述树脂模制部覆盖所述半导体芯片。
在所述半导体装置中，采用通过平行导体构成的引出导体部进入到树脂模制部内的构造。因此，能够进一步增加成为平行导体的面积。因此，能够进一步增加产生磁抵消的面积，能够谋求进一步的低电感化。
本申请的另一形态涉及的半导体装置的连接构造具有半导体装置和被连接对象物。所述半导体装置具有板状导体和半导体开关元件，板状导体通过使正极端子以及负极端子夹着该绝缘膜而对置配置并使之贴合而形成为平行导体，所述半导体装置以使所述板状导体部分地露出并且覆盖所述半导体开关元件的方式通过树脂进行模块化而成。所述被连接对象物具备分别与所述板状导体所具备的所述正极端子以及所述负极端子连接的正极侧连接端子以及负极侧连接端子，该正极侧连接端子以及该负极侧连接端子具有通过在与所述正极端子以及所述负极端子中的连接部位平行的方向上延伸的部分构成的平行导体。
所述正极端子以及所述负极端子通过部分地从所述树脂突出而从该树脂露出，将从所述树脂突出的方向设为突出方向，并将与该突出方向垂直的方向设为宽度方向，在所述突出方向上在距所述树脂规定距离的位置处形成有切除部，并且所述正极端子的切除部与所述负极端子的切除部形成为在所述宽度方向上为相反方向。所述正极侧连接端子以及所述负极侧连接端子在成为所述平行导体的部分处，形成有与所述正极端子以及所述负极端子各自所具备的切除部对应的切除部。在所述宽度方向上，所述正极端子中该正极端子的切除部的相反侧与所述正极侧连接端子中该正极侧连接端子的切除部的相反侧连接，所述负极端子中该负极端子的切除部的相反侧与所述负极侧连接端子中该负极侧连接端子的切除部的相反侧连接。
所述半导体装置的连接构造能够实现低电感化，并且能够提高正极端子与负极端子的连接部位的可靠性。
附图说明
对于本申请的上述或者其他的目的、构成、优点，由于参照下述的附图进行的以下的详细说明而更清楚。在附图中，
图1是应用本申请的第一实施方式所涉及的半导体模块的变换器电路的电路图。
图2A是半导体模块的立体图。
图2B是对半导体模块的一例进行表示的立体图。
图2C是对半导体模块的一例进行表示的立体图。
图3是树脂模制前的半导体模块的分解图。
图4是对图3所示的半导体芯片上连接各种中继电极并且将上下支路中继电极以及板状导体连接到下侧散热板时的状态进行表示的分解图。
图5A是沿着图4的VA－VA线的半导体模块的剖视图。
图5B是沿着图4的VB－VB线的半导体模块的剖视图。
图5C是沿着图4的VC－VC线的半导体模块的剖视图。
图5D是沿着图4的VD－VD线的半导体模块的剖视图。
图6A是板状导体的主视图。
图6B是沿着图6A的VIB－VIB线的板状导体的剖视图。
图6C是正极端子的主视图。
图6D是负极端子的主视图。
图6E是将正极端子和负极端子重叠时的布局图。
图7是本申请的第二实施方式所涉及的半导体模块的剖视图。
图8是本申请的第三实施方式所涉及的板状导体的主视图。
图9A是本申请的第四实施方式所涉及的半导体模块的剖视图。
图9B是图9A所示的半导体模块的俯视图。
图10是第四实施方式的变形例涉及的半导体模块的剖视图。
图11A是第四实施方式的变形例涉及的半导体模块的剖视图。
图11B是图11A所示的半导体模块的俯视图。
图12是对本申请的第五实施方式所涉及的半导体模块具备的正极端子13以及负极端子14和各散热板11、12等进行表示的剖视图。
图13是对本申请的第六实施方式所涉及的半导体模块与平滑电容器连接前的状态进行表示的立体图。
图14是对半导体模块与平滑电容器的连接构造进行表示的俯视布局图。
图15A是半导体模块的连接构造的俯视图。
图15B是沿着图15A的XVB－XVB线的半导体模块的剖视图。
图15C是沿着图15A的XVC－XVC线的半导体模块的剖视图。
图16A是平滑电容器的连接部的放大俯视图。
图16B是沿着图16A的XVIB－XVIB线的平滑电容器的连接部的剖视图。
图17A是半导体模块与平滑电容器的连接构造的俯视图。
图17B是沿着图17A的XVIIB－XVIIB线的半导体模块与平滑电容器的连接构造的剖视图。
图17C是沿着图17A的XVIIC－XVIIC线的半导体模块与平滑电容器的连接构造的剖视图。
图18是对本申请的第七实施方式所涉及的半导体模块与平滑电容器的连接构造进行表示的剖视图。
图19A是本申请的第八实施方式所涉及的半导体模块与平滑电容器的连接构造的俯视图。
图19B是沿着图19A的XIXB－XIXB线的半导体模块与平滑电容器的连接构造的剖视图。
图19C是沿着图19A的XIXC－XIXC线的半导体模块与平滑电容器的连接构造的剖视图。
图20是第八实施方式的变形例涉及的半导体模块与平滑电容器的连接构造的剖视图。
图21是另一个实施方式所涉及的平滑电容器的连接部的剖视图。
图22是应用由半导体模块构成的电桥电路的电路的简易模型图。
图23是对电桥电路内的半导体开关元件的开关时的状态进行表示的时序图。
图24是对以往技术中的连接构造进行表示的剖视图。
具体实施方式
以下，基于附图对本申请的实施方式进行说明。另外，在以下的各实施方式中，对彼此相同或等同的部分标注相同的符号进行说明。
(第一实施方式)
对本申请的第一实施方式进行说明。在本实施方式中，作为本申请的一个实施方式所涉及的半导体装置的应用例，举出具备例如驱动三相交流马达等的三相变换器的半导体模块作为例子进行说明。
首先，参照图1，对半导体模块6具备的变换器电路1的构成进行说明。如图1所示，变换器电路1用于基于直流电源2来驱动作为负载的三相交流马达3。变换器电路1并联连接有平滑电容器4，用于降低开关时的涟波(ripple)及抑制噪声的影响而形成一定的电源电压。
变换器电路1构成为将串联连接的上下支路51～56并联连接三相的量，将上支路51、53、55与下支路52、54、56的中间电位依次替换并施加至三相交流马达3的U相、V相、W相的各相。即，上下支路51～56构成为，分别具有IGBT、MOSFET等半导体开关元件51a～56a以及FWD、SBD等以回流为目的的整流元件(单侧导通元件)51b～56b，通过对各相的上下支路51～56的半导体开关元件51a～56a进行接通/断开控制，从而对三相交流马达3供给三相的交流电流。由此，能够进行三相交流马达3的驱动。
在本实施方式中，采用对构成变换器电路1的、形成有分别构成六个上下支路51～56的半导体开关元件51a～51f以及整流元件51b～56b的半导体芯片进行模块化并一体化的6in1构造的半导体模块。
接下来，参照图2～图6对具备如上所述的电路构成的变换器电路1的半导体模块6的详细构造进行说明。
如图2A所示那样构成的半导体模块6如图3～图5所示构成为，具备半导体芯片10、上侧以及下侧散热板11、12、夹着绝缘膜15而具备正极端子13以及负极端子14的板状导体16、以及控制端子17等。并且，设为将它们中的半导体芯片10、上侧以及下侧散热板11、12以及控制端子17等作为1个支路的构成部件块、并如图2A所示用树脂模制部18覆盖6组构成部件块的构成。另外，用树脂模制部18覆盖的6个支路的构成部件块各自的详细构造虽然有少许不同但基本构造是同样的。首先，对构成用该树脂模制部18覆盖的构成部件块的基本构造的各部件进行说明。
半导体芯片10具有表面以及背面，是形成有构成上支路51、53、55或下支路52、54、56的半导体开关元件51a～56a、整流元件51b～56b等的芯片。例如，半导体芯片10将Si、SiC、GaN等作为母材基板而形成。在本实施方式中，将在半导体芯片10上形成的半导体开关元件51a～56a、整流元件51b～56b形成为在基板垂直方向上流过电流的纵型元件，在半导体芯片10的表面侧和背面侧形成有各种焊盘(pad)，经由该焊盘进行电连接。本实施方式的情况下，各半导体芯片10的背面侧经由焊料等接合材料与下侧散热板12连接。此外，半导体芯片10的表面侧经由焊料等的接合材料与以Cu、Al、Fe等为母材而构成的元件中继电极19连接，元件中继电极19进一步经由焊料等的接合材料与上侧散热板11连接。由此，成为各半导体芯片10与上侧以及下侧散热板11、12电连接的状态。
另外，在本实施方式中，半导体芯片10设为分别形成有构成各支路51～56的半导体开关元件51a～56a、整流元件51b～56b等的元件，但也可以设为按各支路51～56的每一支路利用同一芯片形成。此外，作为接合材料，具有导电性，只要是例如导热率为30～400W/mK的金属接合材料即可，除了焊料以外，可以使用Ag膏等。
上侧以及下侧散热板11、12相当于散热器，通过对以例如Cu、Al、Fe等为主成分的构件实施连接用镀层而构成，一面侧朝向半导体芯片10，另一面侧从树脂模制部18露出。关于上侧散热板11，经由元件中继电极19而与半导体芯片10的表面侧连接，从而与半导体开关元件51a～56a的表面电极(例如MOSFET的源极、IGBT的发射极)以及整流元件51b～56b的第一电极(例如FWD、SBD的阳极)连接。此外，关于下侧散热板12，与半导体芯片10的背面侧连接，从而与半导体开关元件51a～56a的背面电极(例如MOSFET的漏极、IGBT的集电极)以及整流元件51b～56b的第二电极(例如FWD、SBD的阴极)连接。并且，上侧散热板11中的表面侧以及下侧散热板12中的背面侧、即配置半导体芯片10的面和相反侧的面都从树脂模制部18露出，在该露出部分能够进行散热。
此外，本实施方式的情况下，下侧散热板12构成相对于各支路51～56的正极侧布线的一部分，上侧散热板11构成相对于各支路51～56的负极侧布线的一部分。
下侧散热板12a与正极端子13电连接，被施加直流电源2的电压。散热板12a设为搭载构成三个上支路51、53、55的整个半导体芯片10的一片式结构，但也可以是按每个支路而被分别分割的构造。在本实施方式的情况下，考虑与正极端子13的接合而使下侧散热板12a为一片式结构。如后所述，正极端子13被分为二股，分别在构成三个支路51、53、55的半导体芯片10之间与下侧散热板12a连接。因此，能够在各相间、没有布线电阻的偏差地进行从直流电源2到各相的电流供给。
下侧散热板12a中的从树脂模制部18露出一侧的面上形成有按各相的每相而分区的凹部12e。树脂模制部18能够进入该凹部12e，因此基于树脂模制部18的下侧散热板12a的保持性提高，能够抑制下侧散热板12a的热应力的影响。尤其是对于位于中央的v相，与两侧的u相、w相相比较，下侧散热板12a的热应力可能变得过大，但通过提高下侧散热板12a的保持性能够抑制下侧散热板12a的热变形。因此，能够抑制对半导体芯片10的应力施加，能够抑制半导体芯片10与接合材料的剥离等。另外，下侧散热板12a的尺寸被设计成，通过凹部12e分区的各区域成为所期望的散热面积。即，在热量从半导体芯片10经由元件中继电极19而传到下侧散热板12a时，在下侧散热板12a内以45度的角度产生热扩散。因此，成为该热扩散后的面积以上、即至少对半导体芯片10的面积增加了热扩散量而获得的散热面积。
上侧散热板11a～11c构成将各相的上下支路51～56之间连接的中间布线的一部分。从这些上侧散热板11a～11c引出各相的输出端子20a～20c。
下侧散热板12b～12d也构成将各相的上下支路51～56之间连接的中间布线的一部分。这些下侧散热板12b～12d按各相的每相、经由以Cu、Al、Fe等为母材而构成的上下支路中继电极21而与上侧散热板11a～11c连接。
关于这些上侧散热板11a～11c以及下侧散热板12b～12d，尺寸也设计成各自成为所期望的散热面积。即，在热量从半导体芯片10经由元件中继电极19而传到下侧散热板12a时，在各散热板11a～11c、12b～12d内以45度的角度产生热扩散。因此，成为该热扩散后的面积以上、即至少对半导体芯片10的面积增加了热扩散量而获得的散热面积。
上侧散热板11d与负极端子14电连接，并经由负极端子14被GND连接。上侧散热板11d设为与构成三个下支路52、54、56的整个半导体芯片10连接的一片式结构，但也可以是按每个支路而分别被分割的构造。在本实施方式的情况下，考虑与负极端子14的接合而使上侧散热板11d为一片式结构。如后所述，负极端子14被分为二股，分别在构成三个支路52、54、56的半导体芯片10之间与上侧散热板11d连接。因此，在各相间、没有布线电阻的偏差地使来自各相的电流流动。
上侧散热板11d中的从树脂模制部18露出一侧的面上形成有按各相的每相而分区的凹部11e。树脂模制部18能够进入到该凹部11e中，因此基于树脂模制部18的上侧散热板11d的保持性提高，能够抑制上侧散热板11d的热应力的影响。尤其是关于位于中央的v相，与两侧的u相、w相相比较，上侧散热板11d的热应力可能变得过大，但能够通过提高上侧散热板11d的保持性来抑制上侧散热板11d的热变形。因此，能够抑制对半导体芯片10的应力施加，能够抑制半导体芯片10与接合材料的剥离等。另外，上侧散热板11d的尺寸被设计成通过凹部11e分区的各区域成为所期望的散热面积。即，在热量从半导体芯片10经由元件中继电极19传到上侧散热板11d时，在上侧散热板11d内以45度的角度产生热扩散，所以成为至少对半导体芯片10的面积增加了热扩散量而获得的散热面积。
作为由正极端子13和负极端子14以及绝缘膜15构成的引出导体部的板状导体16如图6A以及图6B所示，由配置成使正极端子13与负极端子14夹着规定厚度的绝缘膜15对置的平行导体构成。该板状导体16通过使用粘接剂、粘接片等将正极端子13与负极端子14贴合而构成。
正极端子13构成施加来自直流电源2的电源电压的正极侧布线的一部分，构成为板状，经由焊料等的接合材料或通过焊接等与下侧散热板12a连接。该正极端子13由母线构成，通过对以例如Cu、Al、Fe等为主成分的部件施行连接用镀层而构成。在本实施方式中，如图6A、图6C以及图6E所示，正极端子13在被树脂模制部18覆盖的位置被分为二股，分别被连接在下侧散热板12a中的与构成三个支路51、53、55的半导体芯片10对应的位置之间。
负极端子14构成被GND连接的负极侧布线的一部分，相对于上侧散热板11d以板状构成并经由焊料等的接合材料或通过焊接等而连接。该负极端子14也由母线构成，通过对以例如Cu、Al、Fe等为主成分的部件施行连接用镀层而构成。在本实施方式中，如图6A、图6D以及图6E所示，负极端子14也在被树脂模制部18覆盖的位置被分为二股，分别连接在上侧散热板11d中的供构成三个支路52、54、56的半导体芯片10配置的位置之间。
绝缘膜15由平板状的绝缘体构成，该平板状的绝缘体通过将环氧树脂、硅、聚酰亚胺等的有机树脂材料、Al2O3、Si3N4、AlN、玻璃等的陶瓷类材料或由陶瓷材料等构成的填料混到有机树脂材料中而获得的混合材料等构成。在将板状导体16从树脂模制部18突出的方向设为突出方向并将与突出方向垂直的方向设为宽度方向时，如图6A所示，绝缘膜15构成为相对于正极端子13、负极端子14在突出方向以及宽度方向上大一圈的尺寸。即，成为正极端子13、负极端子14的外缘部进入到绝缘膜15的外缘部的内侧、且绝缘膜15从正极端子13、负极端子14露出的状态。这样，通过进行绝缘膜15的尺寸设计，使正极端子13与负极端子14之间的爬电距离增加而使绝缘耐压提高。
另外，这样的正极端子13和负极端子14，被切除互不相同的角部而形成切除部，而在该切除部以及与切除部相反一侧的角部分别形成有开口部。使用该开口部，连接到板状导体16的作为被连接对象的部件(例如平滑电容器)的连接部。例如，在被连接对象侧的连接部，具备以夹持板状导体16的方式互相隔开间隔的正极侧连接端子和负极侧连接端子，在上述各端子具备与正极端子13以及负极端子14的切除部、开口部对应的切除部、开口部。并且，在正极侧连接端子与负极侧连接端子之间夹入板状导体16，并将正极端子13与正极侧连接端子在彼此的开口部处进行例如螺紧固定，并且将负极端子14与负极侧连接端子在彼此的开口部进行例如螺紧固定。由此，能够将板状导体16与作为被连接对象的部件的连接部进行电连接。
控制端子17成为构成半导体开关元件51a～56a的栅极布线等各种信号线的信号线端子。例如，控制端子17经由以Au等构成的接合线22(参照图5C)而与形成在半导体芯片10的表面侧的与半导体开关元件51a～56a的栅极连接的焊盘进行电连接。控制端子17上的与半导体芯片10的相反的一侧的端部从树脂模制部18露出，能够经由该露出部分来进行与外部的连接而构成。另外，在各图中记载为，控制端子17以引线框状态被一体化，并被设为还与下侧散热板12一体化的状态，但在成为最终产品时被断开，为各信号线独立的状态。
树脂模制部18是在将上述的各构成部件配置到注塑模(日语：成形型)内后将树脂密封到注塑模内而构成的密封树脂，形成为例如四边形板状。树脂模制部18由绝缘性并且线膨胀系数以及杨氏模量比上侧以及下侧散热板11、12等的导体部低的树脂构成。例如，可以主要通过环氧树脂、硅等的有机树脂来构成树脂模制部18。使板状导体16、控制端子17以及输出端子20a～20c的一端从树脂模制部18的构成四边形板状的各边露出，以便能够进行与外部的电连接。此外，设为上侧散热板11和下侧散热板12从四边形板状的表面和背面分别露出，能够进行良好地散热的构造。
具体而言，在一体化有控制端子17的引线框状态的下侧散热板12的表面侧，搭载上述的各部。即，将半导体芯片10、板状导体16、元件中继电极19以及上下支路中继电极21搭载在下侧散热板12上。并且，在通过接合线完成了半导体芯片10与控制端子17的电连接后，在其上搭载上侧散热板11，以该状态将它们设置在注塑模中，向注塑模内注入树脂并模型化，从而构成树脂模制部18。通过该树脂模制部18，除了覆盖上侧以及下侧散热板11、12的表面以外还覆盖板状导体16、控制端子17以及输出端子20a～20c的露出部位以外的部分，从而保护半导体芯片10等。
通过如以上的构造，构成本实施方式所涉及的半导体模块6。另外，在图2A中，作为半导体模块6记载了，板状导体16、控制端子17以及输出端子20a～20c从树脂模制部18的一边以直线状突出的形状的形态。但是，这只不过示出了一个例子，也可以如图2B所示那样将突出的控制端子17向与树脂模制18的表面垂直的方向弯折、或如图2C所示那样将突出的板状导体16、控制端子17以及输出端子20a～20c向与树脂模制18的表面垂直的方向弯折。在仅弯折控制端子17的情况下，例如只要将控制端子17弯折到板状导体16的相反侧即可。此外，在弯折板状导体16、控制端子17以及输出端子20a～20c的情况下，例如只要使控制端子17的弯折方向与板状导体16以及输出端子20a～20c的弯折方向相反即可。这样，通过将板状导体16、控制端子17以及输出端子20a～20c弯折而使用，可谋求省空间化及搭载性的提高。
在这样构成的半导体模块6中，作为电感产生路径的正·负极短路环是图5A～图5D中的实线箭头所示的路径。
即，电流如图5D所示那样通过正极端子13来供给，并如图5B所示那样的从正极端子13流到下侧散热板12a。然后，从下侧散热板12a起经过上支路51、53、54的各半导体芯片10而流到各上侧散热板11a～11c。接下来，电流如图5C所示那样从上侧散热板11a～11c经过上下支路中继电极21而流到下侧散热板12b～12d，进而如图5A以及图5C所示那样经过下支路52、54、56的各半导体芯片10而流到上侧散热板11d。然后，如图5A以及图5D所示那样流到负极端子14。电流以这样的路径流动。即，在本实施方式的情况下，电流从上支路51、53、55到下支路52、54、56的流动的路径如图5C中所示那样成为N字型。当然，实际上在变换器电路1中生成三相交流，所以不存在使三相全部的半导体开关元件51a～56a同时接通的情况，但成为(数学式1)中存在的课题的dI/dt变化按使该正·负极短路的方向流动，基本上在所选择的相的各支路内按如上所述的路径流动。
因此，根据本实施方式的半导体模块6，能够获得以下的效果。
首先，在本实施方式的半导体模块6中，将构成密封在树脂模制部18内的正极侧布线以及负极侧布线的一部分的正极端子13以及负极端子14设为通过平行导体构成的板状导体16。并且，连结这些正极端子13以及负极端子14的短路方向如图5D所示那样成为反方向。因此，在板状导体16中能够产生磁抵消，能够谋求低电感化。
这样，采用以平行导体构成的板状导体16进入到树脂模制部18内的构造。因此，与采用如专利文献1的构造那样将构成正极端子的正极输入母线、构成负极端子的负极输入母线各自分离并且仅将与它们连接的输入端子以平行导体来构成的板状导体的情况相比较，能够进一步增加作为平行导体的面积。具体而言，在本实施方式中，使正极端子13和负极端子14在较宽的平面上对置，但与此相对，在专利文献1的构造中，正极端子和负极端子仅仅在侧面对置，并且正极端子与负极端子之间的间隙也较大，因此难以获得平行导体。因此，根据本实施方式的构造，能够进一步增加产生磁抵消的面积，能够谋求进一步的低电感化。
此外，关于上侧以及下侧散热板11、12，也成为在各支路51～56处分别对置配置并彼此相对的状态。并且，如图5A～图5C所示，在对置配置的各上侧以及下侧散热板11、12中电流沿反方向流动。因此，通过如图5A～图5C中以空心箭头示出那样、在上侧以及下侧散热板11、12内使电流沿反方向流动，从而能够产生磁抵消。由此，在树脂模制部18的内部，在上侧以及下侧散热板11、12之间也能够谋求进一步的低电感化。
如上所述，在本实施方式中，构成了如下短路环，该短路环为使各相的上下支路51～56的排列方向与正极端子13以及负极端子14的引出的方向一致、并且在上下支路51～56中电流以N字状流动的短路环。
与此相对，在专利文献1的构造中，使各相的上下支路的排列方向与正极端子以及负极端子的引出方向正交。此外，构成上下支路的半导体芯片的正极侧之间和负极侧之间的上下配置相反。因此，成为在上支路中从下侧散热板经过半导体芯片流到上侧散热板后，其在流到下支路的上侧散热板之后经过半导体芯片流到下侧散热板这样的电流路径，成为在上下支路内电流以U字状流动的短路环。因此，可以说用于产生磁抵消的面积较小、低电感化不充分。
(第二实施方式)
对本申请的第二实施方式进行说明。本实施方式相对于第一实施方式而变更了上侧以及下侧散热板11、12的构成，除此之外都与第一实施方式相同，因此仅对与第一实施方式不同的部分进行说明。
如图7所示，在本实施方式中，在上侧以及下侧散热板11、12中的从树脂模制部18露出一侧的面的外缘部，形成凹部11f、12f。这样，在事先形成凹部11f、12f时，树脂模制部18还进入到凹部11f、12f中，能够提高上侧以及下侧散热板11、12的保持性。因此，与第一实施方式相比较，能够进一步降低上侧以及下侧散热板11、12的热应力引起的畸变。因此，能够进一步抑制施加到在上侧以及下侧散热板11、12之间配置的半导体芯片10的应力，因此能够抑制半导体芯片10与接合材料的剥离等。
并且，能够使上侧散热板11a～11c与上侧散热板11d之间的距离、以及下侧散热板12a与下侧散热板12b～12d之间的距离增加凹部11f、12f的量。因此，能够增加它们之间的爬电距离，能够避免确保爬电距离所需的半导体模块6的整体的大型化。
另外，在采用上述构造的情况下，虽然上侧以及下侧散热板11、12的散热面积被缩小，但可以预见的是从半导体芯片10或元件中继电极19传递的热量以45度的角度扩散，只要确保热扩散后的面积以上的散热面积即可。
(第三实施方式)
对本申请的第三实施方式进行说明。本实施方式相对于第一实施方式变更了板状导体16的构成，除此之外与第一实施方式相同，因此仅对与第一实施方式不同的部分进行说明。
如图8所示，在本实施方式中，使板状导体16中的绝缘膜15的宽度比第一实施方式中的该宽度大。具体而言，与板状导体16中的埋入到树脂模制部18内的部分中的绝缘膜15的宽度相比较，从树脂模制部18露出的部分中的绝缘膜15的宽度更大。即，将板状导体16中埋入到树脂模制部18内的部分中的绝缘膜15从正极端子13和负极端子14露出的区域的尺寸设为L1，并将板状导体16中从树脂模制部18露出的部分中的绝缘膜15从正极端子13和负极端子14露出的区域的尺寸设为L2时，L2比L1大。由此，绝缘膜15从正极端子13以及负极端子14露出的量变大，能够增加正极端子13与负极端子14之间的爬电距离。
虽然在树脂模制部18的内部也能够使绝缘膜15的宽度增大，但树脂密封时将成为树脂流动的妨碍要素，因此通过仅仅在树脂模制部18的外部使宽度加宽，能够在树脂密封时不妨碍树脂流动。
(第四实施方式)
对本申请的第四实施方式进行说明。本实施方式相对于第一实施方式变更了上下支路51～56的连接方式以及板状导体16的连接方式，除此之外与第一实施方式相同，因此仅对与第一实施方式不同的部分进行说明。另外，在此，举出仅具备1相的量的上下支路51、52的2in1构造作为例子来进行说明，但当然也能够应用于如上述各实施方式示出那样的6in1构造中。
如图9A以及图9B所示，在本实施方式中设为如下构造，即：采用使构成上支路51的半导体芯片10和构成下支路52的半导体芯片10的上下配置颠倒，并用一片来构成上下支路51、52的上侧散热板11。即，在上支路51中，半导体芯片10的正极侧(半导体开关元件51a的背面电极、整流元件51b的第二电极)朝向下侧散热板12侧而连接，半导体芯片10的负极侧(半导体开关元件51a的表面电极、整流元件51b的第一电极)朝向上侧散热板11侧而连接。在下支路52中，半导体芯片10的负极侧(半导体开关元件52a的表面电极、整流元件52b的第一电极)朝向下侧散热板12侧而连接，半导体芯片10的负极侧(半导体开关元件52a的背面电极和整流元件52b的第二电极)朝向上侧散热板11侧而连接。此外，在上支路51的下侧散热板12与下支路52的下侧散热板12的两侧面之间，将板状导体16配置成该板状导体16的厚度方向与两侧面的法线方向一致。并且，上支路51的下侧散热板12的侧面与正极端子13连接，下支路52的下侧散热板12的侧面与负极端子14连接。
在这样的构成的情况下，成为在上下支路51、52内电流以U字状流动的短路环。因此，关于用于产生磁抵消的面积，虽然与配置成N字状的第一实施方式等相比效果变小，但是由于成为板状导体16进入到树脂模制部18的内侧的构造，因此能够谋求低电感化。
(第四实施方式的变形例)
在上述第四实施方式中，能够对板状导体16的形状进行适当变更。例如，构成作为引出导体部的板状导体16的、正极端子13与负极端子14中相对的面彼此成为平行的关系，但在其相反侧的面中也可以是未成为平行关系的构造。具体而言，也可以通过如图10所示那样使正极端子13和负极端子14中的上方位置伸出，从而钩挂在下侧散热板12的表面上。
此外，也可以不配置成板状导体16的厚度方向与上下支路51、52的下侧散热板12的两侧面的法线方向一致。例如，如图11A所示，将板状导体16的平面与下侧散热板12的表面配置成平行，并且使上支路51侧的下侧散热板12为带台阶形状。并且，将正极端子13和负极端子14配置成形成对置的面并且互相错开，并使错开的部分从绝缘膜15伸出。并且，将正极端子13配置在上支路51的下侧散热板12的带台阶形状的部分并且将负极端子14配置在下支路52的下侧散热板12的表面。也能够设为这样的构造。在为这样的构造的情况下，如图11B所示，关于板状导体16中从树脂模制部18露出的部分，只要设为与第一实施方式相同的构造即可。
并且，对通过板状导体16构成引出导体部的情况进行了说明，但无需一定是板状，例如也可以设为有更厚的厚度的块状。
(第五实施方式)
对本申请的第五实施方式进行说明。本实施方式相对于第一～第四实施方式变更了板状导体16的构成，除此之外与第一～第四实施方式相同，因此仅对与第一～第四实施方式不同的部分进行说明。另外，在此，记载为与第一～第三实施方式相对的变更，但关于第四实施方式也是同样的。
如图12所示，也可以通过上侧散热板11的一部分来构成构成板状导体16的正极端子13，并通过下侧散热板12的一部分来构成负极端子14。即，也可以是如下构造，即：使正极端子13、负极端子14在引线框状态下为与上侧或下侧散热板11、12连接的状态，并使正极端子13、负极端子14从上侧或下侧散热板11、12引出。并且，在通过树脂模制部18进行树脂密封的各部件的安装时，只要在引线框状态下在正极端子13、负极端子14之间配置绝缘膜15并使正极端子13与负极端子14贴合即可。此外，也可以是，通过在使正极端子13与负极端子14的间隙保持一定的状态下形成树脂模制部18，从而对所述间隙填充树脂模制部18，并用填充到所述间隙中的树脂模制部18代替绝缘膜15。此情况下，能够削减部件个数。
(第六实施方式)
对本申请的第六实施方式进行说明。在本实施方式中，作为本申请的一实施方式所涉及的半导体装置的应用例，也举出具备进行例如三相交流马达等的驱动的三相变换器的半导体模块作为例子来进行说明。
三相变换器用于基于直流电源来对负载例如三相交流马达进行交流驱动，三相变换器被设为与图22所示的具有上支路以及下支路的电桥电路J3同样的构成的电桥电路中具备U相、V相、W相这三相的量的构造。本实施方式的半导体模块是对构成该三相的量的电桥电路的各种电路部件及电路布线进行树脂密封并一体化而获得的。
如图13所示，半导体模块101通过用树脂102将构成三相变换器的各种电路部件及电路布线密封并一体化而构成的。树脂102构成为大致方形平板状，以从其中的一边向垂直方向突出的方式具备作为电路布线的一部分的电桥电路的正极端子103和负极端子104。
正极端子103以及负极端子104夹着薄板状的绝缘膜105而互相贴合，通过将这些正极端子103、负极端子104以及绝缘膜105一体化，而形成一片板状导体106、即平行地配置有正极端子103和负极端子104的平行导体。并且，这样构成的半导体模块101的正极端子103以及负极端子104上分别连接平滑电容器110的正极侧连接端子111及负极侧连接端子112，从而平滑电容器110相对于各电桥电路并联连接。
另外，半导体模块101具备：与电桥电路所具备的各半导体开关元件的栅极电极等连接的控制端子107、及将各层的上支路与下支路之间以及作为负载的三相交流马达等连接的输出端子108u、108v、108w等。这些控制端子107和输出端子108u、108v、108w都从树脂102露出，并能够在树脂102的外部进行与外部电路、三相交流马达等负载的电连接。
具体而言，半导体模块101与平滑电容器110的连接构造如以下那样。参照图14～图17对该连接构造进行说明。另外，图14不是剖视图，但为了易于观察半导体模块101与平滑电容器110的连接构造，局部地示出了阴影。
首先，参照图13、图14以及图15A～图15C对半导体模块101中的连接部的详细构造、即正极端子103和负极端子104以及绝缘膜105等的详细构造进行说明。
半导体模块101的连接部利用通过正极端子103和负极端子104以及绝缘膜105构成的板状导体106构成，通过将板状导体106与平滑电容器110侧的连接部连接，由此构成半导体模块101与平滑电容器110的连接构造。以下，将板状导体106从树脂102突出的方向设为突出方向，并将与突出方向垂直的方向设为宽度方向。
如图13以及图14所示，相对于正极端子103及负极端子104，绝缘膜105以在突出方向以及宽度方向上大一圈的尺寸构成，成为正极端子103的外缘部、负极端子104的外缘部进入到绝缘膜105的外缘部的内侧的状态。在露出到树脂102外部的部分，绝缘膜105的外形形成大致四边形状。并且，正极端子103与负极端子104在树脂102侧为与绝缘膜105大致相同的宽度，但如图15A～图15C所示，在远离树脂102的一侧，一侧的角部被设为切除部103a、104a，从而宽度比绝缘膜105窄。正极端子103和负极端子104的各切除部103a、104a分别形成在板状导体106的前端的不同的角部。在突出方向上，从树脂102中的板状导体106被突出的一边到各切除部103a、104a的距离被设为大致相等。
此外，在正极端子103以及绝缘膜105中的与切除部104a对应的部位形成有开口部(第一开口部)109a，在负极端子104以及绝缘膜105中的与切除部103a对应的部位形成有开口部(第二开口部)109b。各开口部109a、109b的形状是任意的，但在本实施方式中设为圆形状。此外，各切除部103a、104a的切除形状也是任意的，但在本实施方式中，设为以将各开口部109a、109b作为中心而从各开口部109a、109b离开规定距离r以上的方式形成的圆弧形状。因此，对于将在被设为圆弧形状的各切除部103a、104a的中心位置配置的各开口部109a、109b连结的直线而言，其与树脂102中的突出有板状导体106的一边成为平行，从该一边到各开口部109a、109b的距离大致相等。
接下来，参照图13以及图16A、图16B，对平滑电容器110中的连接部的详细构造、即正极侧连接端子111与负极侧连接端子112等的详细构造进行说明。
平滑电容器110的连接部被设为除了具有正极侧连接端子111和负极侧连接端子112以外，还如图16A以及图16B所示具有在正极侧连接端子111和负极侧连接端子112之间具备的绝缘部113的构造。在本实施方式中，正极侧连接端子111和负极侧连接端子112被设为如图13以及图16B所示那样、从平滑电容器110的主体的一面向垂直方向延伸设置、并且前端部位都在与主体的一面隔开间隔的位置分别向垂直方向弯折而成的构造。通过设为这样弯折而成的构造，能够用冷却器(未图示)夹着半导体模块101的上下两面，能够谋求单元的紧凑化。
正极侧连接端子111和负极侧连接端子112，在弯折部分的前端部位侧和平滑电容器110的主体侧的两方平行地配置，这些正极侧连接端子111和负极侧连接端子112也构成平行导体。并且，在该被弯折了的前端部位，正极侧连接端子111和负极侧连接端子112被设为与半导体模块101的连接部对应的形状。
具体而言，如图16A所示，在连接部的前端部位中的弯折部分附近，正极侧连接端子111以及负极侧连接端子112的宽度(图中左右方向的宽度)被设为相同宽度。并且，在更前端位置，正极侧连接端子111以及负极侧连接端子112的一方的角部被设为切除部111a、112a。各切除部111a、112a分别形成在连接部的前端部位的前端处的不同的角部，在与突出方向相同的方向上，从弯折部分到各切除部111a、112a的距离被设为大致相等。更详细而言，各切除部111a、112a形成在半导体模块101具备的正极端子103以及负极端子104的与各切除部103a、104a对应的位置。因此，如后所述，在将半导体模块101与平滑电容器110连接时，正极端子103的切除部103a与正极侧连接端子111的切除部111a一致，负极端子104的切除部104a与负极侧连接端子112的切除部112a一致。此外，正极端子103中的切除部103a的相反侧的角部与正极侧连接端子111中的切除部111a的相反侧的角部一致，负极端子104中的切除部104a的相反侧的角部与负极侧连接端子112中的切除部112a的相反侧的角部一致。
此外，在正极侧连接端子111中的与切除部112a对应的部位形成有开口部(第三开口部)111b，在负极侧连接端子112中的与切除部111a对应的部位形成有开口部(第四开口部)112b。各开口部111b、112b的形状是任意的，但在本实施方式中设为圆形状。此外，各切除部103a、104a的切除形状也是任意的，但在本实施方式中，设为以将各开口部111b、112b作为中心而从各开口部111b、112b离开规定距离r以上的方式形成的圆弧形状。因此，对于将在被设为圆弧形状的各切除部111a、112a的中心位置配置的各开口部111b、112b连结的直线而言，其与由弯折部分构成的边平行，从该边到各开口部111b、112b的距离大致相等。
因此，如后所述，在将半导体模块101与平滑电容器110连接时，如图14所示，开口部111b与半导体模块101侧的开口部109a一致，开口部112b与半导体模块101侧的开口部109b一致。
绝缘部113从平滑电容器110的主体的一面向垂直方向延伸设置，绝缘部113配置在正极侧连接端子111与负极侧连接端子112之间，从而将它们之间绝缘。关于绝缘部113，也可以形成为与正极侧连接端子111以及负极侧连接端子112接触，但在本实施方式中，相对于正极侧连接端子111以及负极侧连接端子112隔开间隔而配置。这样，通过使绝缘部113相对于正极侧连接端子111以及负极侧连接端子112隔开间隔，能够增加正极侧连接端子111与负极侧连接端子112之间的爬电距离。
绝缘部113的宽度(图16A的左右方向的宽度)是任意的，但与正极侧连接端子111和负极侧连接端子112相比较宽地设置，以增加正极侧连接端子111和负极侧连接端子112在宽度方向两侧的爬电距离。因此，成为绝缘部113的宽度方向两端从正极侧连接端子111和负极侧连接端子112的同方向两端突出的状态。此外，绝缘部113的从平滑电容器110的一面突出的突出量是任意的，但优选的是具有正极侧连接端子111与负极侧连接端子112之间所需的爬电距离的1/2以上。这样，仅仅通过绝缘部113就能够满足必要的爬电距离。但是，在板状导体106配置在正极侧连接端子111与负极侧连接端子112之间时，优选使板状导体106的突出量减小，以避免发生与绝缘部113的碰撞。
另外，正极侧连接端子111和负极侧连接端子112以及绝缘部113的厚度等，是任意的。但是设计成，至少在连接部位处正极侧连接端子111与负极侧连接端子112的对置的面彼此之间的距离S为板状导体106的厚度以上、即正极端子103和负极端子104以及绝缘膜105的厚度的总和以上。此外，平滑电容器110具备电源连接用正极端子114和电源连接用负极端子115，并经由这些各端子114、115与直流电源连接。
在使用这样构成的各连接部将半导体模块101以及平滑电容器110连接时，成为例如图17所示的连接构造。另外，在此，对在连接构造的连接中使用具有螺栓120、122、螺母121、123的螺钉机构的情况进行说明，但也可以不是螺钉机构。例如，可以是基于钎焊、焊接等的连接。上述的各开口部109a、109b、111b、112b用于各导体部的连接时的对位，考虑到使用螺钉机构的情况而设为圆形状，但在基于钎焊、焊接等的情况下，也可以不是圆形，数目也可以是多个。当然，即使是采用螺钉机构的情况下，只要能够进行基于螺钉机构的连接即可，并不限于圆形。
通过将半导体模块101的连接部相对于平滑电容器110的连接部从图13的箭头所示的方向嵌入、并进行基于螺钉机构的连接，从而能够形成图17所示的连接构造。
即，将板状导体106夹入到正极侧连接端子111与负极侧连接端子112之间，使正极端子103与正极侧连接端子111抵接并且使负极端子104与负极侧连接端子112抵接。由此，切除部103a与切除部111a一致，切除部104a与切除部112a一致。此外，开口部109a与开口部111b一致，开口部109b与开口部112b一致。并且，如图17A以及图17B所示，使螺栓120的阳螺纹部120a通过开口部109a、111b后，在螺钉头120b的相反侧螺合于螺母121的阴螺纹部121a，并在夹持绝缘膜105和正极端子103以及正极侧连接端子111的状态下紧固。此外，如图17A以及图17C所示，使螺栓122的阳螺纹部122a通过开口部109b、112b后，在螺钉头122b的相反侧螺合于螺母123的阴螺纹部123a，并在夹持绝缘膜105和负极端子104以及负极侧连接端子112的状态下紧固。由此，实现如下连接构造：正极端子103与正极侧连接端子111被基于螺栓120和螺母121的第一螺钉机构夹持并且电连接，负极端子104与负极侧连接端子112被基于螺栓122和螺母123的第二螺钉机构夹持并且电连接。
另外，螺栓120、122与螺母121、123的位置关系是任意的。即，螺钉头120b、122b和螺母121、123只要位于夹着板状导体106和正极侧连接端子111或负极侧连接端子112的任意一个面上即可，可以设为与图17A～图17C所示的位置相反的位置。即，在确保爬电距离的前提下，螺栓120、122和螺母121、123可以位于任意位置。
此外，关于螺栓120、122、螺母121、123，可以通过导体材料构成，也以通过绝缘材料构成。但是，通过导体材料具体而言是金属来构成螺栓120、122、螺母121、123的情况下能够进一步增大紧固力。
在通过绝缘材料构成螺栓120、122、螺母121、123的情况下，经过开口部109a、109b而成为正极电位的部分和成为负极电位的部分的最短距离L为，切除部103a和负极端子104中从开口部109b露出的部位以及切除部104a和正极端子103中从开口部109a露出的部位之间。该最短距离L只要设定为作为爬电距离所需的长度以上即可。
此外，通过导体材料构成螺栓120、122、螺母121、123的情况下，螺栓120、122、螺母121、123成为正极电位或负极电位，所以螺栓120、122、螺母121、123也与爬电距离有关。但是，各切除部103a、104a、111a、112a被设为各自从对应的各开口部109a、109b、111b、112b离开规定距离r以上。即，使各切除部103a、104a、111a、112a的内径比螺钉机构的最大径大，并且将爬电距离设定为估计的值。
因此，如图17B所示，能够使从螺钉头120b(或螺母121)到切除部104a的轮廓部或切除部112a的轮廓部的距离G为爬电距离所需要的长度以上。同样地，如图17C所示，能够使从螺钉头122b(或螺母123)到切除部103a的轮廓部或切除部111a的轮廓部的距离G为爬电距离所需要的长度以上。并且，因为使各切除部103a、104a、111b、112b为圆弧形状并在其中心配置各开口部109a、109b、111b、112b，所以能够使距离G最小，相应地，能够增大各导体部分的面积。因此，能够将各导体部分的截面积增加或将各导体部分的接触面积取得较大，因此能够降低布线电阻，能够应对更大的电流。
另外，关于螺栓120、122的螺钉头120b、122b和螺母121、123，只要确保爬电距离，也可以设为六边形状等的多边形状，但在为球形状时，能够使螺钉机构的相对于中心轴的最大径为恒定。因此，在通过导体材料构成螺钉机构的情况下，由于设为球形状能够将爬电距离确保为相等，因此是优选的。即，由于在为多边形状时，在角部处爬电距离变短，所以优选为球形状。具体而言，在爬电距离会成为问题的从正极端子103到螺钉头120b之间和负极端子104与螺钉头122b之间，优选设为球形状。因此，本实施方式的情况下，采用使螺钉头120b、122b为球形状并在其中央形成有供六角扳手嵌入的六角孔的构造。
通过以上的那样的构造，构成本实施方式所涉及的半导体模块101的连接构造。这样，用成为平行导体的板状导体106来构成半导体模块101中的正极端子103以及负极端子104，并且将平滑电容器110中的正极侧连接端子111以及负极侧连接端子112也设为平行导体。此外，通过将正极端子103和正极侧连接端子111连接来构成正极侧布线，并且通过将负极端子104和负极侧连接端子112连接来构成负极侧布线。因此，在通过正极侧布线对半导体模块101供给的电流与通过负极侧布线从半导体模块101流出的电流的朝向相反的构造中，正极侧布线和负极侧布线能够用平行导体来构成，能够谋求低电感化。
并且，在这样的谋求低电感化的构造中，使正极端子103与正极侧连接端子111的连接部位及负极端子104与负极侧连接端子112的连接部位(螺钉机构的位置)距树脂102的距离大致相等。因此，即使在施加了振动时、尤其是如搭载于车辆时那样产生强振动而在各连接部位产生了重复伸缩的应力，其应力也不会变大。即，各连接部位距树脂102的距离大致相等，所以伸缩状态相同，因此伸缩量没有差别，不会产生较大的应力。因此，能够抑制由疲劳引起的断线。
因此，能够形成能够实现低电感化并且能够提高正极端子103与负极端子104的连接部位的可靠性的半导体模块101的连接构造。
(第七实施方式)
对本申请的第七实施方式进行说明。本实施方式相对于第六实施方式变更了各导体部分的连接构造，除此之外与第六实施方式相同，因此仅对与第六实施方式不同的部分进行说明。
在本实施方式中，在通过导体材料构成螺钉机构的情况下，设为进一步增加了爬电距离的连接构造。即，在螺钉机构中，在夹着绝缘膜105而在导体部分的连接部位的相反侧的位置配置绝缘部件124，从螺钉机构的露出部位到非连接侧的导体部分的爬电距离变长。具体而言，如图18所示，在通过螺栓120以及螺母121将正极端子103与正极侧连接端子111紧固了的情况下，在夹着绝缘膜105而成为正极端子103与正极侧连接端子111的连接部位的相反侧的螺栓120的螺钉头120b侧配置绝缘部件124。由此，从螺钉头120b到成为非连接侧的负极端子104和负极侧连接端子112的爬电距离能够增长绝缘部件124的高度的量。例如，作为绝缘部件124，能够使用中空形状的绝缘间隔件，该中空形状的绝缘间隔件通过具有供阳螺纹部120a、122a插入的孔部的树脂等构成。
另外，在图18中，对正极端子103与正极侧连接端子111的被连接的部分进行了说明，但当然可以说关于负极端子104与负极侧连接端子112的被连接的部分也是同样的。此外，即使在螺栓120、122与螺母121、123的位置关系相反的情况下，也可以说是同样的。
这样，在通过导体材料构成螺钉机构的情况下，通过使用绝缘部件124，能够进一步增长从螺钉机构的露出部位到非连接侧的导体部分的爬电距离。
(第八实施方式)
对本申请的第八实施方式进行说明。相对于第六实施方式，本实施方式的使用了螺钉机构的连接构造变得更牢固，除此之外与第六实施方式相同，因此仅对与第六实施方式不同的部分进行说明。
如第六实施方式中说明过那样，能够使用螺钉机构进行各导体部的连接(参照图17A～图17C)。但是，正极端子103与正极侧连接端子111的连接仅在使用了基于螺栓120以及螺母121的第一螺钉机构的一个部位进行，负极端子104与负极侧连接端子112的连接也仅在使用了基于螺栓122以及螺母123的第二螺钉机构的一个部位进行。因此，在从连接部位离开的位置，螺钉机构的紧固力较弱，有可能各导体部分的接触面离开而无法确保接触面积。
因此，在本实施方式中，对于正极端子103与正极侧连接端子111的连接及负极端子104与负极侧连接端子112的连接这两方，都使用基于螺栓120和螺母121的第一螺钉机构及基于螺栓122和螺母123的第二螺钉机构这两方来进行。
具体而言，如图19A～图19C所示，具备从两侧夹持板状导体106、正极侧连接端子111以及负极侧连接端子112的加强板(第一、第二加强板)125、126、以及夹入到加强板125、126与绝缘膜105之间的间隔件127。
加强板125、126通过例如四边形板材构成。在螺钉机构通过导体材料来构成的情况下，加强板125、126的至少与各导体部接触的部位通过绝缘材料来构成，在螺钉机构通过绝缘材料构成的情况下，加强板125、126通过导体材料或绝缘材料来构成。在加强板125、126上，在与开口部109a、109b、111b、112b对应的二个部位的位置处形成有开口部125a、125b、126a、126b，它们供各阳螺纹部120a、122a各自通过。
间隔件127是为了填埋加强板125、126与绝缘膜105之间的间隙而配置的，间隔件127被设为具有供各阳螺纹部120a、122a通过的孔部的中空形状，并被设为同加强板125、126和绝缘膜105之间的间隔相当的厚度。间隔件127可以通过导体材料和绝缘材料的任一材料形成，但若考虑爬电距离，则优选的是通过绝缘材料来构成。例如，考虑从正极端子103与正极侧连接端子111的连接部位到负极侧布线的爬电距离。此情况下，如图19C所示，间隔件127是导体材料的情况下，爬电距离为从切除部103a、111a到间隔件127的距离Da，在间隔件127是绝缘材料的情况下，爬电距离为从切除部103a、111a到开口部109b的距离Db，Da＜Db。因此，在考虑爬电距离的情况下，通过绝缘材料构成间隔件127更有利。
使用这样构成的加强板125、126以及间隔件127，通过基于螺栓120以及螺母121的螺钉机构和基于螺栓122以及螺母122的螺钉机构这两方来夹持加强板125、126。由此，正极端子103与正极侧连接端子111的连接及负极端子104与负极侧连接端子112的连接这两方都能够使用基于螺栓120以及螺母121的螺钉机构和基于螺栓122以及螺母122的螺钉机构这两方来进行。并且，能够以用加强板125、126的整体进行夹持的方式将各连接部位牢固地连接。由此，能够牢固地进行各连接部位的连接，并且能够确保各导体部分的接触面积。
(第八实施方式的变形例)
在上述第八实施方式中，使加强板125、126和间隔件127分体构成，但也可以如图20所示那样采用使构成间隔件127的部分相对于加强板125、126进行了一体化的构造。此情况下，只要加强板125、126以及间隔件127中的至少与各导体部接触的部位通过绝缘材料来构成即可。另外，图20表示与图19C对应的剖面。
(其他实施方式)
在上述实施方式中，示出了半导体模块101和平滑电容器110的构造的一例，但这里所示的构造只不过是示出一个例子，能够适当变更。例如，对于以从平滑电容器110突出的方式形成的正极侧连接端子111以及负极侧连接端子112而言，设为弯折了的构造，但也可以是如例如图21所示那样、仅仅从平滑电容器110的主体以直线状延伸的构造。即，正极侧连接端子111以及负极侧连接端子112只要是如下构造即可，即：具有在与正极端子103以及负极端子104的连接部位平行的方向上延伸的作为平行导体的部分。在此情况下也优选事先减小绝缘部113的突出量，以避免在板状导体106被夹入到正极侧连接端子111与负极侧连接端子112之间时发生板状导体106与绝缘部113的碰撞。
此外，在上述实施方式中，对螺钉机构的构成材料进行了叙述，但无需使螺栓120、122的构成材料和螺母121、123的构成材料相同，也无需使螺栓120、122整体为相同的构成材料。在考虑爬电距离的情况下，只要使螺钉机构中至少与各切除部103a、104a、111a、112a对置的部分通过绝缘材料来构成即可。
此外，在上述第一～第三实施方式、第六～第八实施方式中，举出了具备具有u相、v相、w相这三相的电桥电路的半导体模块、即由于各相具备上下支路所以六个支路被模块化为一个的6in1构造作为例子而进行了说明。但是，这只不过是示出一个例子，例如也可以采用如仅将1相进行模块化的2in1构造、和如H电桥电路那样的将2相的量的电桥电路进行模块化的4in1构造。此外，关于第四实施方式，也不限于2in1构造，也可以采用6in1构造、4in1构造。
上述各实施方式所示的半导体开关元件51a～56a可以使用IGBT、MOSFET等的任意的元件。此外，整流元件51b～51f也可以使用PN二极管、肖特基二极管中的任一种。
此外，在上述实施方式中，举出将平滑电容器110作为具有用于进行与半导体模块101的连接的连接部的被连接对象物的例子，但在其他的被连接对象物的情况下，也能够应用上述实施方式中说明的连接构造。例如，举出通过母线等的连接部来构成与直流电源连接的布线部的情况。

Claims (16)

1.一种半导体装置，其特征在于，具备：
上支路(51、53、55)以及下支路(52、54、56)，具有形成有半导体开关元件(51a～56a)的半导体芯片(10)，该半导体芯片(10)具有表面以及背面；
散热板(11、12)，分别配置在所述上支路(51、53、55)以及所述下支路(52、54、56)各自的所述半导体芯片(10)的表面侧以及背面侧；
引出导体部，具有平行导体，该平行导体具有：正极端子(13)，与所述上支路(51、53、55)的半导体芯片(10)中的正极侧所连接的所述散热板(11、12)连接；负极端子(14)，与所述下支路(52、54、56)的半导体芯片(10)中的负极侧所连接的所述散热板(11、12)连接；以及绝缘膜(15)，配置在所述正极端子(13)与所述负极端子(14)之间，所述平行导体是通过使所述正极端子(13)与所述负极端子(14)夹着该绝缘膜(15)并对置配置而得到的；以及
树脂模制部(18)，所述树脂模制部(18)构成为，使所述散热板(11、12)中的与所述半导体芯片(10)相反一侧的面和所述正极端子(13)的一部分以及所述负极端子(14)的一部分露出，并且至少所述引出导体部中的所述平行导体的一部分进入到所述树脂模制部(18)中，并且，所述树脂模制部(18)覆盖所述半导体芯片(10)。
2.如权利要求1所述的半导体装置，其特征在于，
所述散热板(11、12)具有在所述半导体芯片(10)的表面侧配置的上侧散热板(11)和在所述半导体芯片(10)的背面侧配置的下侧散热板(12)，
所述上支路(51、53、55)的上侧散热板(11)与所述下支路(52、54、56)的下侧散热板(12)经由上下支路中继电极(21)而电连接，所述正极端子(13)与所述上支路(51、53、55)的下侧散热板(12)连接，并且所述负极端子(14)与所述下支路(52、54、56)的上侧散热板(11)连接，
在所述上支路(51、53、55)以及所述下支路(52、54、56)中某一方的所述半导体开关元件(51a～56a)开关的瞬间，从所述正极端子(13)向所述负极端子(14)流动的电流在如下路径中通过，该路径为，在所述上支路(51、53、55)中按所述下侧散热板(12)、所述半导体芯片(10)、所述上侧散热板(11)的顺序流动后，经由所述上下支路中继电极(21)流动到所述下支路(52、54、56)，在该下支路(52、54、56)中按所述下侧散热板(12)、所述半导体芯片(10)、所述上侧散热板(11)的顺序流动后，流动到所述负极端子(14)的路径，
在所述路径的至少1个部位以上处，其方向朝向相反方向。
3.如权利要求1或2所述的半导体装置，其特征在于，
所述引出导体部是通过所述正极端子(13)以及所述负极端子(14)被设为板状的板状导体(16)构成的，所述引出导体部在与所述上支路(51、53、55)和所述下支路(52、54、56)的排列方向相同的方向上从所述树脂模制部(18)突出，
所述板状导体(16)被设为如下状态：所述绝缘膜(15)的尺寸比所述正极端子(13)以及所述负极端子(14)的尺寸大，从而所述绝缘膜(15)从所述正极端子(13)以及所述负极端子(14)露出，
与所述板状导体(16)被所述树脂模制部(18)覆盖的部分相比较，在所述板状导体(16)从所述树脂模制部(18)突出并露出的部分中，所述绝缘膜(15)从所述正极端子(13)以及所述负极端子(14)露出的量更大。
4.如权利要求1所述的半导体装置，其特征在于，
所述散热板(11、12)具有在所述半导体芯片(10)的表面侧配置的上侧散热板(11)和在所述半导体芯片(10)的背面侧配置的下侧散热板(12)，
所述上支路(51、53、55)的上侧散热板(11)与所述下支路(52、54、56)的上侧散热板(11)连结，在所述上支路(51、53、55)的下侧散热板(12)的侧面与所述下支路(52、54、56)的下侧散热板(12)的侧面之间配置有所述引出导体部，所述正极端子(13)与所述上支路(51、53、55)的下侧散热板(12)的侧面连接，并且所述负极端子(14)与所述下支路(52、54、56)的下侧散热板(12)的侧面连接，
在所述上支路(51、53、55)以及所述下支路(52、54、56)中某一方的所述半导体开关元件(51a～56a)进行开关的瞬间，从所述正极端子(13)向所述负极端子(14)流动的电流在如下路径中通过，该路径为，在所述上支路(51、53、55)中按所述下侧散热板(12)、所述半导体芯片(10)、所述上侧散热板(11)的顺序流动后，在所述下支路(52、54、56)中按所述上侧散热板(11)、所述半导体芯片(10)、所述下侧散热板(12)的顺序流动后，流动到所述负极端子(14)的路径。
5.如权利要求1至4中任一项所述的半导体装置，其特征在于，
在所述散热板(11、12)中的从所述树脂模制部(18)露出侧的面的外缘部，形成有凹部(11f、12f)。
6.如权利要求5所述的半导体装置，其特征在于，
所述散热板(11、12)中的在所述凹部(11f、12f)的内侧从所述树脂模制部(18)露出的面的面积，被设为比来自所述半导体芯片(10)的热量被以45度的角度进行了扩散时的扩散后的面积更大的面积。
7.如权利要求1至6中任一项所述的半导体装置，其特征在于，
所述正极端子(13)以及所述负极端子(14)与所述散热板(11、12)分体地设置。
8.如权利要求1至6中任一项所述的半导体装置，其特征在于，
所述正极端子(13)与所述上支路(51、53、55)的半导体芯片(10)中的正极侧所连接的所述散热板(11、12)一体地形成，
所述负极端子(14)与所述下支路(52、54、56)的半导体芯片(10)中的负极侧所连接的所述散热板(11、12)一体地形成。
9.一种半导体装置的连接构造，其特征在于，具有：
半导体装置(101)，该半导体装置(101)具有板状导体(106)和半导体开关元件，该板状导体(106)通过使正极端子(103)以及负极端子(104)夹着绝缘膜(105)对置配置并进行贴合而形成为平行导体，该半导体装置(101)是以使所述板状导体(106)部分地露出并且将所述半导体开关元件覆盖的方式通过树脂(102)进行模块化而得到的；以及
被连接对象物(110)，具备分别与所述板状导体(106)所具备的所述正极端子(103)以及所述负极端子(104)连接的正极侧连接端子(111)以及负极侧连接端子(112)，该正极侧连接端子(111)以及负极侧连接端子(112)具有由在与所述正极端子(103)以及所述负极端子(104)的连接部位平行的方向上延伸的部分构成的平行导体，
在半导体装置的连接构造中，
所述正极端子(103)以及所述负极端子(104)通过部分地从所述树脂(102)突出而从该树脂(102)露出，将从所述树脂(102)突出的方向设为突出方向，并将与该突出方向垂直的方向设为宽度方向，在所述突出方向上距所述树脂(102)规定距离的位置处形成有切除部(103a、104a)，并且所述正极端子(103)的切除部(103a)与所述负极端子(104)的切除部(104a)形成为在所述宽度方向上为相反方向，
所述正极侧连接端子(111)以及所述负极侧连接端子(112)在成为所述平行导体的部分处，形成有与所述正极端子(103)以及所述负极端子(104)各自所具备的切除部(103a、104a)对应的切除部(111a、112a)，
在所述宽度方向上，所述正极端子(103)中该正极端子(103)的切除部(103a)的相反侧与所述正极侧连接端子(111)中该正极侧连接端子(111)的切除部(111a)的相反侧连接，所述负极端子(104)中该负极端子(104)的切除部(104a)的相反侧与所述负极侧连接端子(112)中该负极侧连接端子(112)的切除部(112a)的相反侧连接。
10.如权利要求9所述的半导体装置的连接构造，其特征在于，
在所述正极端子(103)以及所述绝缘膜(105)中的与所述负极端子(104)的切除部(104a)对应的位置处，形成有第一开口部(109a)，
在所述负极端子(104)以及所述绝缘膜(105)中的与所述正极端子(103)的切除部(103a)对应的位置处，形成有第二开口部(109b)，
在所述正极侧连接端子(111)中的与所述第一开口部(109a)对应的位置处，形成有第三开口部(111b)，
在所述负极侧连接端子(112)中的与所述第二开口部(109b)对应的位置处，形成有第四开口部(112b)，
所述正极端子(103)与所述正极侧连接端子(111)通过将所述第一开口部(109a)与所述第三开口部(111b)对位而连接，
所述负极端子(104)与所述负极侧连接端子(112)通过将所述第二开口部(109b)与所述第四开口部(112b)对位而连接。
11.如权利要求10所述的半导体装置的连接构造，其特征在于，
利用第一螺钉机构(120、121)穿过所述第一开口部(109a)以及所述第三开口部(111b)而夹持着所述绝缘膜(105)和所述正极端子(103)以及所述正极侧连接端子(111)，并且
利用第二螺钉机构(122、123)穿过所述第二开口部(109b)以及所述第四开口部(112b)而夹持着所述绝缘膜(105)和所述负极端子(104)以及所述负极侧连接端子(112)。
12.如权利要求11所述的半导体装置的连接构造，其特征在于，
形成于所述正极端子(103)的切除部(103a)通过圆弧状构成，该圆弧状以所述第二开口部(109b)为中心并具有比所述第二螺钉机构(122、123)的最大径更大的内径，
形成于所述负极端子(104)的切除部(104a)通过圆弧状构成，该圆弧状以所述第一开口部(109a)为中心并具有比所述第一螺钉机构(120、121)的最大径更大的内径，
形成于所述正极侧连接端子(111)的切除部(111a)通过圆弧状构成，该圆弧状以所述第四开口部(112b)为中心并具有比所述第二螺钉机构(122、123)的最大径更大的内径，
形成于所述负极侧连接端子(112)的切除部(112a)通过圆弧状构成，该圆弧状以所述第三开口部(111b)为中心并具有比所述第一螺钉机构(120、121)的最大径更大的内径。
13.如权利要求11或12所述的半导体装置的连接构造，其特征在于，
夹着所述绝缘膜(105)而在所述正极端子(103)和所述正极侧连接端子(111)的相反侧配置有绝缘部件(124)，该绝缘部件(124)也通过所述第一螺钉机构(120、121)而被夹持，
夹着所述绝缘膜(105)而在所述负极端子(104)和所述负极侧连接端子(112)的相反侧也配置有绝缘部件(124)，该绝缘部件(124)也通过所述第二螺钉机构(122、123)而被夹持。
14.如权利要求11至13中任一项所述的半导体装置的连接构造，其特征在于，
所述半导体装置的连接构造具有：第一加强板、第二加强板(125、126)，在夹着所述板状导体(106)和所述正极侧连接端子(111)以及所述负极侧连接端子(112)的两侧配置；以及间隔件(127)，将所述第一加强板、所述第二加强板(125、126)与所述绝缘膜(105)之间的间隙填埋，
所述第一加强板、所述第二加强板(125、126)具备供所述第一螺钉机构(120、121)以及所述第二螺钉机构(122、123)这两方的阳螺纹部(120a、122a)穿过的开口部(125a、125b、126a、126b)，通过用所述第一螺钉机构(120、121)以及所述第二螺钉机构(122、123)这两方夹持所述第一加强板、所述第二加强板(125、126)，来进行所述正极端子(103)与所述正极侧连接端子(111)的连接及所述负极端子(104)与所述负极侧连接端子(112)的连接这两个连接。
15.如权利要求9至14中任一项所述的半导体装置的连接构造，其特征在于，
在所述宽度方向上，所述绝缘膜(105)的尺寸比所述正极端子(103)以及所述负极端子(104)的尺寸大，成为所述正极端子(103)以及所述负极端子(104)进入到所述绝缘膜(105)的内侧的状态。
16.一种半导体装置，应用了权利要求9至15中任一项所述的连接构造。
CN201380033827.6A 2012-06-29 2013-06-20 半导体装置以及半导体装置的连接构造 Active CN104412383B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-147426 2012-06-29
JP2012147427A JP5672270B2 (ja) 2012-06-29 2012-06-29 半導体モジュールの接続構造
JP2012-147427 2012-06-29
JP2012147426A JP5626274B2 (ja) 2012-06-29 2012-06-29 半導体装置
PCT/JP2013/003847 WO2014002442A1 (ja) 2012-06-29 2013-06-20 半導体装置および半導体装置の接続構造

Publications (2)

Publication Number Publication Date
CN104412383A true CN104412383A (zh) 2015-03-11
CN104412383B CN104412383B (zh) 2017-09-26

Family

ID=49782641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380033827.6A Active CN104412383B (zh) 2012-06-29 2013-06-20 半导体装置以及半导体装置的连接构造

Country Status (4)

Country Link
US (1) US9351423B2 (zh)
CN (1) CN104412383B (zh)
DE (1) DE112013003222B4 (zh)
WO (1) WO2014002442A1 (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992158A (zh) * 2015-09-25 2017-07-28 丰田自动车株式会社 半导体装置
CN107086265A (zh) * 2017-06-02 2017-08-22 厦门立达信绿色照明集团有限公司 发光二极管模组跟灯具装置
CN107251221A (zh) * 2015-02-26 2017-10-13 罗姆股份有限公司 半导体装置
CN107482927A (zh) * 2016-06-02 2017-12-15 株式会社捷太格特 功率模块
CN108022918A (zh) * 2016-10-31 2018-05-11 英飞凌科技股份有限公司 具有垂直间隔开的部分包封的接触结构的封装体
CN108463884A (zh) * 2016-12-13 2018-08-28 新电元工业株式会社 电子模块
CN108521846A (zh) * 2015-12-25 2018-09-11 株式会社电装 电力转换装置
CN108878155A (zh) * 2017-05-15 2018-11-23 本田技研工业株式会社 蓄电式电源装置
CN109005671A (zh) * 2016-02-03 2018-12-14 法拉第未来公司 逆变器组件
CN109417067A (zh) * 2016-06-01 2019-03-01 罗姆股份有限公司 半导体功率模块
CN110739864A (zh) * 2018-07-19 2020-01-31 株式会社电装 电力转换器
CN111295752A (zh) * 2017-11-20 2020-06-16 罗姆股份有限公司 半导体器件
CN113473691A (zh) * 2016-03-30 2021-10-01 株式会社自动网络技术研究所 电路结构体
US20220208652A1 (en) * 2020-12-25 2022-06-30 Fuji Electric Co., Ltd. Semiconductor module, semiconductor device and method for manufacturing semiconductor device
CN116936486A (zh) * 2020-10-14 2023-10-24 罗姆股份有限公司 半导体模块

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105379095B (zh) * 2013-07-08 2019-03-08 西门子公司 多级变流器
US9941255B2 (en) * 2014-02-11 2018-04-10 Mitsubishi Electric Corporation Power semiconductor module
JP5862702B2 (ja) * 2014-05-07 2016-02-16 トヨタ自動車株式会社 三相インバータモジュール
DE102014114828B4 (de) 2014-10-13 2018-02-15 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleitermodul, mit einer Gleichspannungsverschienung und mit einer Kondensatoreinrichtung
US11837826B2 (en) * 2014-11-18 2023-12-05 Transportation Ip Holdings, Llc Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector
DE102015113503A1 (de) * 2015-08-14 2017-02-16 Schweizer Electronic Ag Elektronisches Schaltelement und modular aufgebauter Stromrichter
DE102015113873B3 (de) * 2015-08-21 2016-07-14 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Baugruppe mit Kondensatoreinrichtung
US9241428B1 (en) 2015-08-31 2016-01-19 Faraday & Future Inc. Inverter assembly
US10135355B2 (en) * 2015-08-31 2018-11-20 Faraday&Future Inc. Inverter DC bus bar assembly
US11218080B2 (en) 2015-08-31 2022-01-04 Faraday & Future Inc. Inverter AC bus bar assembly
DE102015218151A1 (de) * 2015-09-22 2017-03-23 Conti Temic Microelectronic Gmbh Leistungsmodul, Wechselrichter und elektrische Antriebsanordnung mit einem Leistungsmodul
JP6326038B2 (ja) * 2015-12-24 2018-05-16 太陽誘電株式会社 電気回路装置
JP6576580B2 (ja) 2017-05-12 2019-09-18 三菱電機株式会社 半導体モジュールおよび電力変換装置
JP2019033628A (ja) * 2017-08-09 2019-02-28 株式会社デンソー 電力変換装置
WO2019065184A1 (ja) * 2017-09-27 2019-04-04 アイシン・エィ・ダブリュ株式会社 インバータモジュール
US11107761B2 (en) 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
US10438877B1 (en) * 2018-03-13 2019-10-08 Semiconductor Components Industries, Llc Multi-chip packages with stabilized die pads
KR102048478B1 (ko) * 2018-03-20 2019-11-25 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법
JP2019186403A (ja) 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置
JP1643134S (zh) * 2019-03-15 2019-10-07
JP7088094B2 (ja) 2019-03-19 2022-06-21 株式会社デンソー 半導体装置
JP7218654B2 (ja) * 2019-03-28 2023-02-07 株式会社デンソー 回転電機、その固定子、およびその製造方法
US11031379B2 (en) * 2019-09-04 2021-06-08 Semiconductor Components Industries, Llc Stray inductance reduction in packaged semiconductor devices
JP7467913B2 (ja) 2019-12-27 2024-04-16 富士電機株式会社 半導体装置
DE102020124822A1 (de) * 2020-05-25 2021-11-25 Infineon Technologies Ag Elektrisches Wechselrichter-System
DE102020124149A1 (de) * 2020-09-16 2022-03-17 Danfoss Silicon Power Gmbh Leistungsmodul
CN112103132A (zh) * 2020-10-16 2020-12-18 张毅帆 一种适于长时间使用的电子开关
JP7571673B2 (ja) 2021-06-23 2024-10-23 株式会社デンソー 半導体モジュール、電気部品、および半導体モジュールと電気部品との接続構造

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168278A (ja) * 1999-12-09 2001-06-22 Toshiba Corp パワー半導体モジュール及び電力変換装置
JP2002044964A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置，電力変換装置及び自動車
JP2003031765A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd パワーモジュールおよびインバータ
JP2006222149A (ja) * 2005-02-08 2006-08-24 Toyota Motor Corp 半導体モジュール
CN101064485A (zh) * 2006-04-27 2007-10-31 株式会社日立制作所 电路装置、电路模块和电力变换装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3793407B2 (ja) 2000-09-19 2006-07-05 株式会社日立製作所 電力変換装置
JP3941728B2 (ja) 2003-04-07 2007-07-04 富士電機ホールディングス株式会社 電力用半導体装置
JP2005236108A (ja) 2004-02-20 2005-09-02 Toyota Motor Corp 半導体装置
EP1875740A2 (en) 2005-04-26 2008-01-09 THOMSON Licensing Synchronized stream packing
JP4581885B2 (ja) 2005-07-22 2010-11-17 株式会社デンソー 半導体装置
JP4525631B2 (ja) 2006-02-24 2010-08-18 株式会社デンソー 電力変換装置
JP5212088B2 (ja) 2008-12-25 2013-06-19 株式会社デンソー 半導体モジュール冷却装置
JP5189120B2 (ja) 2010-03-08 2013-04-24 日立オートモティブシステムズ株式会社 電力変換装置
JP5557585B2 (ja) * 2010-04-26 2014-07-23 日立オートモティブシステムズ株式会社 パワーモジュール
JP5581131B2 (ja) * 2010-06-30 2014-08-27 日立オートモティブシステムズ株式会社 パワーモジュール及びそれを用いた電力変換装置
JP5437943B2 (ja) * 2010-07-26 2014-03-12 日立オートモティブシステムズ株式会社 パワー半導体ユニット、パワーモジュールおよびそれらの製造方法
KR101750414B1 (ko) 2011-01-13 2017-06-23 삼성전자주식회사 디지털 위상 주파수 검출기, 이를 포함하는 디지털 위상 고정 루프 및 디지털 위상 주파수 검출 방법
JP5396436B2 (ja) * 2011-06-29 2014-01-22 日立オートモティブシステムズ株式会社 半導体装置ならびに半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168278A (ja) * 1999-12-09 2001-06-22 Toshiba Corp パワー半導体モジュール及び電力変換装置
JP2002044964A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置，電力変換装置及び自動車
JP2003031765A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd パワーモジュールおよびインバータ
JP2006222149A (ja) * 2005-02-08 2006-08-24 Toyota Motor Corp 半導体モジュール
CN101064485A (zh) * 2006-04-27 2007-10-31 株式会社日立制作所 电路装置、电路模块和电力变换装置

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251221B (zh) * 2015-02-26 2021-09-24 罗姆股份有限公司 半导体装置
CN107251221A (zh) * 2015-02-26 2017-10-13 罗姆股份有限公司 半导体装置
US10892218B2 (en) 2015-02-26 2021-01-12 Rohm Co., Ltd. Semiconductor device
US10490494B2 (en) 2015-02-26 2019-11-26 Rohm Co., Ltd. Semiconductor device
CN106992158A (zh) * 2015-09-25 2017-07-28 丰田自动车株式会社 半导体装置
CN106992158B (zh) * 2015-09-25 2019-11-26 丰田自动车株式会社 半导体装置
CN108521846A (zh) * 2015-12-25 2018-09-11 株式会社电装 电力转换装置
CN108521846B (zh) * 2015-12-25 2020-06-16 株式会社电装 电力转换装置
CN109005671A (zh) * 2016-02-03 2018-12-14 法拉第未来公司 逆变器组件
CN113473691B (zh) * 2016-03-30 2024-06-07 株式会社自动网络技术研究所 电路结构体
CN113473691A (zh) * 2016-03-30 2021-10-01 株式会社自动网络技术研究所 电路结构体
CN109417067A (zh) * 2016-06-01 2019-03-01 罗姆股份有限公司 半导体功率模块
CN109417067B (zh) * 2016-06-01 2022-06-07 罗姆股份有限公司 半导体功率模块
CN107482927A (zh) * 2016-06-02 2017-12-15 株式会社捷太格特 功率模块
CN108022918A (zh) * 2016-10-31 2018-05-11 英飞凌科技股份有限公司 具有垂直间隔开的部分包封的接触结构的封装体
CN108463884A (zh) * 2016-12-13 2018-08-28 新电元工业株式会社 电子模块
CN108463884B (zh) * 2016-12-13 2021-06-22 新电元工业株式会社 电子模块
CN108878155B (zh) * 2017-05-15 2020-06-30 本田技研工业株式会社 蓄电式电源装置
CN108878155A (zh) * 2017-05-15 2018-11-23 本田技研工业株式会社 蓄电式电源装置
CN107086265A (zh) * 2017-06-02 2017-08-22 厦门立达信绿色照明集团有限公司 发光二极管模组跟灯具装置
CN111295752A (zh) * 2017-11-20 2020-06-16 罗姆股份有限公司 半导体器件
CN110739864A (zh) * 2018-07-19 2020-01-31 株式会社电装 电力转换器
CN110739864B (zh) * 2018-07-19 2023-10-27 株式会社电装 电力转换器
CN116936486A (zh) * 2020-10-14 2023-10-24 罗姆股份有限公司 半导体模块
CN116936486B (zh) * 2020-10-14 2024-04-05 罗姆股份有限公司 半导体模块
US20220208652A1 (en) * 2020-12-25 2022-06-30 Fuji Electric Co., Ltd. Semiconductor module, semiconductor device and method for manufacturing semiconductor device
US12046539B2 (en) * 2020-12-25 2024-07-23 Fuji Electric Co., Ltd. Semiconductor module comprising a resin case and an external connection terminal

Also Published As

Publication number Publication date
DE112013003222T5 (de) 2015-03-26
US20150131232A1 (en) 2015-05-14
DE112013003222B4 (de) 2021-08-19
US9351423B2 (en) 2016-05-24
WO2014002442A1 (ja) 2014-01-03
CN104412383B (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
CN104412383A (zh) 半导体装置以及半导体装置的连接构造
EP2851950B1 (en) Power semiconductor module
JP6065978B2 (ja) 半導体装置の製造方法、半導体装置
US8045335B2 (en) Semiconductor device
JP4829690B2 (ja) 半導体装置
US20150028466A1 (en) Semiconductor device and manufacturing method thereof
EP3522213B1 (en) Semiconductor device
WO2007142038A1 (ja) 半導体装置
WO2016199635A1 (ja) パワーモジュール半導体装置およびその製造方法、およびインバータ装置
US10943877B2 (en) Semiconductor device
JP4977407B2 (ja) 半導体装置
JP7060099B2 (ja) 半導体モジュール
EP3010039B1 (en) Power semiconductor module and method for manufacturing the same
EP2099121B1 (en) Power converter apparatus
JP5672270B2 (ja) 半導体モジュールの接続構造
DE102015115312B4 (de) Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
US10304770B2 (en) Semiconductor device with stacked terminals
JP2016184757A (ja) 半導体装置
EP2290688A2 (de) Anordnung mit zumindest einem Halbleiterbauelement, insbesondere einem Leistungshalbleiterbauelement zur Leistungssteuerung hoher Ströme
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP2014154770A (ja) 半導体装置、及び、半導体装置の製造方法
JP2019067950A (ja) 半導体装置の製造方法
WO2023193928A1 (en) Arrangement for a power module, power module and method for producing an arrangement for a power module
JP2024018064A (ja) 半導体装置
JP2019140364A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant