CN104300949A - 物联网射频芯片用低电压复位电路 - Google Patents
物联网射频芯片用低电压复位电路 Download PDFInfo
- Publication number
- CN104300949A CN104300949A CN201410420601.8A CN201410420601A CN104300949A CN 104300949 A CN104300949 A CN 104300949A CN 201410420601 A CN201410420601 A CN 201410420601A CN 104300949 A CN104300949 A CN 104300949A
- Authority
- CN
- China
- Prior art keywords
- enhancement mode
- nmos tube
- drain terminal
- voltage
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于集成电路技术领域,涉及一种物联网射频芯片用低电压复位电路。该电路包括由增强型管与耗尽型管组成的电源电压比较电路和滤波整形电路。其特点是:利用增强型管与耗尽型管的阈值具有相反的温度特性,使输出翻转电压值不随温度变化;利用栅源短接的耗尽型NMOS管的导通电阻极大的特点,使电路的工作电流非常小、具有低的静态功耗。
Description
技术领域
本发明属于集成电路技术领域,涉及一种物联网射频芯片用低电压复位电路,适合于内置在单片机、ROM、RAM、DSP等与低功耗高精度有关的芯片复位电路,尤其适和应用在对功耗要求极高的各类移动式设备上,如手机,笔记本电脑等。
背景技术
众所周知,低电压复位电路是检测供给电压变化到某一设定值时产生复位信号。当我们设定这一标准电压值时,希望电路工作在任何环境下,都能在此标准电压值时产生复位信号。在现有技术的电压检测电路中,使用带隙基准电压源(Bandgap)结构很容易满足这一条件,但是功耗往往比较大,约几十个uA,很难满足低功耗设计(功耗小于0.5uA)的要求。如果要减小功耗,必须用到高阻值的电阻,势必会增加芯片面积。
请参见图1所示,这是现有技术一种电压检测电路的电原理图。该电压检测电路由基准电压电路、电阻分压电路、比较器组成。VDD经过电阻R1与电阻R2分压得电压VIN,与比较器“+”相接,比较器“-”与基准电压VREF相接。
上述电压检测电路的工作原理是:当VIN低于VREF时,比较器输出VOUT为低电平,当VIN高于VREF时,比较器输出VOUT为高电平。VDD的变化通过电阻R1与电阻R2分压造成VIN电压值线性变化,而基准电压VREF不随VDD变化,根据VOUT的电平变化实现电压检测功能。
上述现有技术低电压复位电路虽然能在供给电压变化(下降或者上升)到某一设定值时产生复位信号,但是在实际应用中存在的缺陷是:
1.为保证低功耗,电阻分压电路及基准电压源内部采用高阻值电阻,芯片面积会很大;
2.为保证基准电压值不随温度变化,采用传统的带隙基准电压源(Bandgap)结构,这种结构功耗一般约几十uA,无法实现低功耗;
发明内容
本发明的目的在于提供一种版图面积极小、低功耗且适用于物联网射频设备使用的复位电路。它能在温度变化时保证电路的输出翻转电压值基本不变,未用高阻值电阻实现了功耗低于0.5uA。
本发明所述物联网射频芯片用低电压复位电路包括:电源电压比较电路和滤波整形电路。
所述电源电压比较电路包括:第一增强型NMOS管、第一增强型PMOS管,第一耗尽型NMOS管、第二耗尽型NMOS管,以及第一电容和第二电容;
所述第一增强型PMOS管的漏端接第一耗尽型NMOS管的漏端、同时接第一增强型NMOS管的栅端,第一增强型PMOS管的漏端、栅端均接电源,第一耗尽型NMOS管的栅端、源端均接地,第一增强型NMOS管的源端接地、漏端连接第二耗尽型NMOS管的栅端和源端并输出比较电压,第二耗尽型NMOS管漏端接电源。第一电容C1正端接第一增强型NMOS管的栅端、负端接地,第二电容的正端接电源、负端接输出比较电压;
优选的,耗尽型第一NMOS管和第一增强型PMOS管的宽长比必须满足式1的要求,
--------1
式1中,为第一耗尽型NMOS管的宽长比,为第一增强型PMOS管的宽长比,Vthd1是耗尽型NMOS管的阈值电压,Vthn1是增强型NMOS管的阈值电压,Vthp1是增强型PMOS管的阈值电压,T表示温度。
在CMOS生产工艺中,|Vthd1|是正温度系数值,Vthn1和Vthp1是负温度系数值,因此|Vthd1|/T是正常数、Vthn1/T和Vthp1/T是负常数,因此,利用增强型管与耗尽型管的阈值具有相反的温度特性,满足式1的要求,可以得到电路的输出信号翻转时的VDD电压值不随温度变化
所述滤波整形电路包括:第二、第三、第四和第五增强型PMOS管,以及第二、第三、第四和第五增强型NMOS管;
所述第二增强型NMOS管、第三增强型NMOS管、第二增强型PMOS管、第三增强型PMOS管的栅端连接所述电源电压比较电路的输出比较电压,第二增强型PMOS管的源端接电源、漏端接第三增强型PMOS管和第四增强型PMOS管的源端,第三增强型PMOS管的漏端接第二增强型NMOS管的漏端,第二增强型NMOS管的源端接第三和第四增强型NMOS管的漏端,第三增强型NMOS管的源端接地;第三增强型PMOS管和第二增强型NMOS管的漏端以及第四增强型PMOS管和第四增强型NMOS管的栅极接到输出信号;第四增强型PMOS管的漏端接到第五增强型NMOS管的漏端,第五增强型NMOS管的源端接地、栅端接电源,第四增强型NMOS管的漏端接第五增强型PMOS管的漏端,第五增强型PMOS管的源端接电源、栅端接地。
本发明由于采用了上述的技术方案,使之与现有技术相比,具有以下的优点和积极效果:
1.本发明低电压复位值仅与增强型MOS管和耗尽型MOS管的阈值有关,工艺一但确定,电压复位值也确定,可以得到很高的精度;
2.本发明由于采用增强型MOS管和耗尽型MOS管,其阈值具有相反的温度特性,可得到低温漂的电压检测值;
3.本发明由于采用耗尽型MOS管代替高阻值电阻,而栅源短接的耗尽型MOS管的导通电阻极大,容易实现电路低功耗;
4、本发明由于未用到高阻值电阻,版图面积很小,有利于实现电路的高集成度。
附图说明
通过以下对本发明所述物联网射频芯片用低电压复位电路的一实施例结合其附图的描述,可以进一步理解本发明的目的、具体结构特征和优点。其中,附图为:
图1是现有技术低电压复位电路的电原理图;
图2是本发明低功耗高精度的低电压复位电路的电原理图。
具体实施方式
请参见图2所示,这是本发明所述物联网射频芯片用低电压复位电路的电路原理图。电路包括:电源电压比较电路和滤波整形电路。
所述电源电压比较电路包括:第一增强型NMOS管N1、第一增强型PMOS管P1,第一耗尽型NMOS管D1、第二耗尽型NMOS管D2,以及第一电容C1和第二电容C2。P1的漏端在VA处接D1的漏端,同时接N1的栅端,P1的漏端、栅端均接VDD,D1的栅端、源端均接GND,N1的漏端在VB处接D2的栅端、源端,同时接滤波整形电路中N2、N3、P2、P3的栅端,D2的漏端接VDD,N1的源端接GND,电容C1两端分别接GND与VA两点,电容C2两端分别接VDD与VB两点。VB是电压比较电路的输出端。
电源电压比较电路的工作原理是:
对于P1,D1支路,Id1=Ip1 (式2)
当VDD大于某一值时,使得D1,E1都进入饱和的工作区,此时
Id1=1/2μCox(W/L)d1(Vgsd1-Vthd1)2
=1/2μCox(W/L)d1(Vthd1)2 (式3)
Ip1=1/2μCox(W/L)p1(Vgsp1-Vthp1)2 (式4)
将式3、式4代入式2得到
(式5)
由于VA点的电压VA=VDD-Vgsp1 (式6)
对于N1管,VDD大于某一值时,
VA=Vgsn1=Vthn1 (式7)
N1管导通,进入饱和区,
Vdsn1=Vgsn1-Vthn1=0 (式8)
N1管输出VB由高变低。
由(式5)、(式6)、式(7)、(式8)得
VDD=VA+Vgsp1=Vgsn1+Vgsp1
=Vthn1+Vgsp1
= (式9)
式9对温度求导,可得
(式10)
由于CMOS工艺所约定的,耗尽管D1的阈值电压|Vthd1|是正温度系数值,增强型管N1、P1的阈值电压Vthp1和Vthn1是负温度系数值,因此|Vthd1|/T是正常数、Vthp1/T 和Vthn1/T是负常数。要使VB翻转时的VDD电压值不随温度变化,式10应等于0,由此可得
(式11)
因此,只要D1和P1的(W/L)比值满足式11要求,就可以使VB翻转时的VDD电压值不随温度变化,达到精确的电压翻转电平。
当VDD小于某一值时,如上述原理一致,VB翻转从低变高。
D1、P1支路和D2、N1支路的电流主要由D1、D2决定,D1、D2电流由其Vthd决定,根据式2,选定较小的宽长比W/L,可以得到很小的D1、D2电流,整个电路的静态功耗可以很好的控制0.5uA之内,实现低功耗。
在VDD从0V上升时刻,由于电容C1存在,电容C1两端电压不能突变,VA电压仍保持0V,N1关闭;由于电容C2存在,电容C2两端电压不能突变,VB电压保持VDD,因此能保证上电初始状态VB端为高电平。
所述滤波整形电路包括:第二、第三、第四和第五增强型PMOS管P2、P3、P4和P5,以及第二、第三、第四和第五NMOS管N2、N3、N4和N5。P2、P3、N2、N3的栅极连接VB,P2的源端接VDD,P2漏端接P3和P4的源端,P3的漏端接N2的漏端,N2的源端接N3和N4的漏端,N3的源端接GND。同时,P3和N2的漏端以及P4和N4的栅极接到输出信号VOUT。P4的漏端接到N5的漏端,N5的源端接GND、栅端接VDD,N4的漏端接P5的漏端,P5源端接VDD、栅端接GND。
滤波整形电路的作用是对VB端的电压进行整形,滤除VB端电平翻转时产生的毛刺抖动,防止后续电路的误操作。滤波整形电路的工作原理如下。
先分析VB端电压从零上升的过程:初始状态VB=0,P2﹑P3导通,N2﹑N3截止,因此VOUT输出高电平,使P4截止,N4导通,N4工作在饱和区。,因此N2源级电位为
(式12)
由于P5栅极接GND,因此工作在线性区,导通电阻极小,VDSp5≈0。
随着VB的增加,当增加至NMOS的开启电压Vth时,由于N2源极电位较高,因此N2不能导通,直至VB增加至VB =VSn2+Vthn2时,N2才能导通,输出VOUT开始下降,VOUT的下降进一步引起P5的导通电阻迅速减小,形成一个正反馈过程,使P5迅速进入饱和区,输出电压VOUT也迅速降低。
正转折电压定义为上述正反馈发生的VB临界电压:
(式13)
同理,VB从高电平下降至低电平的分析过程同上面类似,可以得到负转折电压:
(式14)
由上面的分析,可见由于P4、N4带来的正反馈作用,使滤波整形电路的电压传输特性有如下两个特点:
(1)输入电压由低到高和由高到低的输出曲线转折点电压不同,形成了翻转迟滞电压,有利于滤除毛刺抖动。
(2)由于电路的正反馈过程,输出电压VOUT翻转时,输出电压波形变化迅速。电压传输曲线边沿变的很陡,减少了动态功耗。
P5、N5在电路中一直工作在线性区,等同于小电阻,其作用是防止输出电平翻转时在P4、N5支路产生电压过冲。
滤波整形电路只在VB翻转过程中产生瞬态小动态功耗,在其他时间是没有静态功耗的,有利于本发明的低功耗设计。
综上所述,本发明所述物联网射频芯片用低电压复位电路,复位电压值仅与增强型MOS管和耗尽型MOS管的阈值有关,工艺确定,复位电压值也确定,可得到很高精度;由于采用增强型MOS管和耗尽型MOS管的阈值具有相反温度特性,可得到低温漂的复位电压值;由于采用耗尽型NMOS管,功耗仅由耗尽型NMOS管决定,容易实现电路低功耗;由于未用到高阻值电阻,面积很小,有利于集成电路高度集成。
上述实施例仅说明本发明之用,而非对本发明的限制,相关技术领域的技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变换或变化,比如将增强型PMOS管P1换成增强型NMOS管,耗尽型NMOS管换成耗尽型PMOS管,或者把第二级滤波整形电路换成反相器等,因此所有等同的技术方案也应该属于本发明的范畴。
Claims (3)
1.物联网射频芯片用低电压复位电路,包括:由增强型MOS管与耗尽型MOS管组成的电源电压比较电路和滤波整形电路;
所述电源电压比较电路包括:第一增强型NMOS管、第一增强型PMOS管,第一耗尽型NMOS管、第二耗尽型NMOS管,以及第一电容和第二电容;所述第一增强型PMOS管的漏端接第一耗尽型NMOS管的漏端、同时接第一增强型NMOS管的栅端,第一增强型PMOS管的漏端、栅端均接电源,第一耗尽型NMOS管的栅端、源端均接地,第一增强型NMOS管的源端接地、漏端连接第二耗尽型NMOS管的栅端和源端并输出比较电压,第二耗尽型NMOS管漏端接电源;第一电容C1正端接第一增强型NMOS管的栅端、负端接地,第二电容的正端接电源、负端接输出比较电压;
所述滤波整形电路的输入端接所述电源电压比较电路的输出比较电压,输出端连接到电路的输出信号。
2.权利要求1所述的一种物联网射频芯片用低电压复位电路,其特征在于:耗尽型第一NMOS管和第一增强型PMOS管的宽长比必须满足式1的要求,
------1
式1中,为第一耗尽型NMOS管的宽长比,为第一增强型PMOS管的宽长比,Vthd1是耗尽型NMOS管的阈值电压,Vthn1是增强型NMOS管的阈值电压,Vthp1是增强型PMOS管的阈值电压,T表示温度。
3.权利要求1所述的一种物联网射频芯片用低电压复位电路,其特征在于:所述滤波整形电路包括:第二、第三、第四和第五增强型PMOS管,以及第二、第三、第四和第五增强型NMOS管;
所述第二增强型NMOS管、第三增强型NMOS管、第二增强型PMOS管、第三增强型PMOS管的栅端连接所述电源电压比较电路的输出比较电压,第二增强型PMOS管的源端接电源、漏端接第三增强型PMOS管和第四增强型PMOS管的源端,第三增强型PMOS管的漏端接第二增强型NMOS管的漏端,第二增强型NMOS管的源端接第三和第四增强型NMOS管的漏端,第三增强型NMOS管的源端接地;第三增强型PMOS管和第二增强型NMOS管的漏端以及第四增强型PMOS管和第四增强型NMOS管的栅极接到输出信号;第四增强型PMOS管的漏端接到第五增强型NMOS管的漏端,第五增强型NMOS管的源端接地、栅端接电源,第四增强型NMOS管的漏端接第五增强型PMOS管的漏端,第五增强型PMOS管的源端接电源、栅端接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410420601.8A CN104300949A (zh) | 2014-08-25 | 2014-08-25 | 物联网射频芯片用低电压复位电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410420601.8A CN104300949A (zh) | 2014-08-25 | 2014-08-25 | 物联网射频芯片用低电压复位电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104300949A true CN104300949A (zh) | 2015-01-21 |
Family
ID=52320551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410420601.8A Pending CN104300949A (zh) | 2014-08-25 | 2014-08-25 | 物联网射频芯片用低电压复位电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104300949A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105891734A (zh) * | 2016-04-11 | 2016-08-24 | 芯海科技(深圳)股份有限公司 | 一种超低功耗电源检测电路 |
CN109959817A (zh) * | 2019-04-29 | 2019-07-02 | 南京芯耐特半导体有限公司 | 一种可应用于低电压环境的欠压检测电路 |
CN109975600A (zh) * | 2019-04-29 | 2019-07-05 | 南京芯耐特半导体有限公司 | 一种零静态功耗的欠压检测电路 |
CN112865772A (zh) * | 2021-02-08 | 2021-05-28 | 苏州领慧立芯科技有限公司 | 一种上电复位电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101408564A (zh) * | 2008-11-18 | 2009-04-15 | 上海贝岭矽创微电子有限公司 | 电压检测电路 |
CN201682412U (zh) * | 2010-05-06 | 2010-12-22 | 日银Imp微电子有限公司 | 一种欠压锁存电路 |
CN103997323A (zh) * | 2014-06-09 | 2014-08-20 | 上海华力微电子有限公司 | 一种低功耗高稳定性的复位电路 |
-
2014
- 2014-08-25 CN CN201410420601.8A patent/CN104300949A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101408564A (zh) * | 2008-11-18 | 2009-04-15 | 上海贝岭矽创微电子有限公司 | 电压检测电路 |
CN201682412U (zh) * | 2010-05-06 | 2010-12-22 | 日银Imp微电子有限公司 | 一种欠压锁存电路 |
CN103997323A (zh) * | 2014-06-09 | 2014-08-20 | 上海华力微电子有限公司 | 一种低功耗高稳定性的复位电路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105891734A (zh) * | 2016-04-11 | 2016-08-24 | 芯海科技(深圳)股份有限公司 | 一种超低功耗电源检测电路 |
CN109959817A (zh) * | 2019-04-29 | 2019-07-02 | 南京芯耐特半导体有限公司 | 一种可应用于低电压环境的欠压检测电路 |
CN109975600A (zh) * | 2019-04-29 | 2019-07-05 | 南京芯耐特半导体有限公司 | 一种零静态功耗的欠压检测电路 |
CN109959817B (zh) * | 2019-04-29 | 2024-05-10 | 南京芯耐特半导体有限公司 | 一种可应用于低电压环境的欠压检测电路 |
CN112865772A (zh) * | 2021-02-08 | 2021-05-28 | 苏州领慧立芯科技有限公司 | 一种上电复位电路 |
CN112865772B (zh) * | 2021-02-08 | 2022-03-08 | 苏州领慧立芯科技有限公司 | 一种上电复位电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104460802B (zh) | 一自适应电流倍增电路及集成该电路的低压差线性稳压器 | |
CN105242734B (zh) | 一种无外置电容的大功率ldo电路 | |
CN102866721B (zh) | 一种基准电压源电路 | |
CN104407662A (zh) | 一种轻载瞬态增强电路及集成该电路的低压差线性稳压器 | |
CN103268134B (zh) | 可提高瞬态响应的低压差电压调节器 | |
CN104571242A (zh) | 电压调节器 | |
CN104216455B (zh) | 用于4g通信芯片的低功耗基准电压源电路 | |
CN108958345A (zh) | 差分参考电压缓冲器 | |
CN102722207A (zh) | 一种低压差线性稳压器 | |
CN106886241A (zh) | 低压差线性稳压器及其工作模式切换方法 | |
CN107544613A (zh) | 一种基于fvf控制的ldo电路 | |
CN108874008A (zh) | 一种具有双反馈的ldo电路 | |
CN104300949A (zh) | 物联网射频芯片用低电压复位电路 | |
CN103792982A (zh) | 一种无外接电容的低压差线性稳压器 | |
CN101408564A (zh) | 电压检测电路 | |
CN102591393B (zh) | 一种低压差线性稳压器 | |
CN104881071A (zh) | 低功耗基准电压源 | |
CN106020317A (zh) | 一种低压差线性稳压器的过流保护电路 | |
CN103955251B (zh) | 一种高压线性稳压器 | |
CN202533828U (zh) | 一种低压差线性稳压器 | |
CN104950976A (zh) | 一种基于摆率增强的稳压电路 | |
CN204576336U (zh) | 基准电压源电路 | |
CN102931833A (zh) | 一种模拟电路中的高压转低压电路 | |
CN102354246B (zh) | 一种有源箝位电路 | |
CN209728553U (zh) | 一种用于功率mos源漏电压的高精度检查电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150121 |
|
WD01 | Invention patent application deemed withdrawn after publication |