Nothing Special   »   [go: up one dir, main page]

CN104135282B - 多相时钟发生器实现高分辨率的方法 - Google Patents

多相时钟发生器实现高分辨率的方法 Download PDF

Info

Publication number
CN104135282B
CN104135282B CN201410290349.3A CN201410290349A CN104135282B CN 104135282 B CN104135282 B CN 104135282B CN 201410290349 A CN201410290349 A CN 201410290349A CN 104135282 B CN104135282 B CN 104135282B
Authority
CN
China
Prior art keywords
clock
phase
voltage
resolution
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410290349.3A
Other languages
English (en)
Other versions
CN104135282A (zh
Inventor
宁宁
杨畅
唐睿
曹英帅
李靖
吴霜毅
刘洋
于奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201410290349.3A priority Critical patent/CN104135282B/zh
Publication of CN104135282A publication Critical patent/CN104135282A/zh
Application granted granted Critical
Publication of CN104135282B publication Critical patent/CN104135282B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种基于延迟锁相环的高分辨率多相时钟发生器，目的是为了解决现有技术中为实现高分辨率的多相时钟而增加电路设计复杂程度及最大分辨率受工艺限制的问题。本发明的多相时钟发生器实现高分辨率的方法，在传统多相时钟发生器鉴相器工作方法的基础上，调整电荷泵中充电电流大于放电电流，由于低通滤波器对电流的积分，控制电压增大，反馈时钟的延迟时间随之增加，从而使得反馈时钟与参考时钟之间产生相位差，增大放电时间，减小控制电压的变化，锁相环环路经过多次上述负反馈调节后，最终达到锁定状态。通过本发明的方法，锁相环环路在达到锁定状态后可以实现较高的分辨率。本发明适用于基于延迟锁相环的高分辨率多相时钟发生器。

Description

多相时钟发生器实现高分辨率的方法
技术领域
本发明涉及微电子技术中的锁相环，特别涉及一种基于延迟锁相环DLL的高分辨率多相时钟发生器电路。
背景技术
随着集成电路的性能不断提高，微处理器的主频也在逐渐提高。但是由于印刷电路板技术的限制，主板无法为芯片提供较高速，高精度的时钟信号。因此，在芯片内部，一个稳定的高频时钟产生电路显得尤为重要。高速并行芯片之间的通信系统通常包括一个时钟通道和多个数据通道，其中时钟通道接收外部时钟信号提供给数据通道，已得到精确的采样数据。为了实现芯片间各个信道之间的通信，需要基于延迟锁相环DLL的高分辨率多相时钟发生器。
延迟锁相环的结构如图1所示，由参考时钟输入端REF_CLK、鉴相器PD、电荷泵CP、低通滤波器LF及电压控制延迟线VCDL组成，电压控制延迟线VCDL包括反馈时钟输出端FBAK_CLK，参考时钟输入端REF_CLK与鉴相器PD及电压控制延迟线VCDL连接，鉴相器PD与电荷泵CP连接，电荷泵CP通过低通滤波器LF一端连接，并与电压控制延迟线VCDL连接，低通滤波器LF的另一端与地线连接，电压控制延迟线VCDL中的反馈时钟输出端FBAK_CLK与鉴相器PD连接。电荷泵包括对低通滤波器充放电的充电支路与放电支路，其中充放电电流可调，且分别为IUP和IDN，其结构如图2所示。鉴相器通过比较参考时钟与反馈时钟之间的相位产生UP或DN信号,UP和DN信号分别控制着CP对LF充放电的时间。电荷泵根据UP和DN信号对LF充放电，把鉴相器的输出转换成控制电压VC。VC调控着VCDL中每个电压控制延迟单元的延迟时间，VC增加使电压控制延迟单元的延迟增加；VC减小使电压控制延迟单元的延迟减小。整个DLL环路中的负反馈通过调整VC以减小参考时钟REF_CLK与反馈时钟FBAK_CLK间的相位误差。最终参考时钟REF_CLK与反馈时钟FBAK_CLK的上升沿完全重合，环路锁定。
电压控制延迟单元的最小延迟时间决定了DLL输出的多相时钟的分辨率。实现高分辨率的传统方法是尽可能减小电压控制延迟单元的最小延迟时间。但此种方法会增加电路设计的复杂程度，并且分辨率极限受工艺限制。
发明内容
本发明所要解决的技术问题，就是针对现有技术中为实现高分辨率的多相时钟而增加电路设计复杂程度，且多相时钟的最大分辨率受工艺限制的问题，提供实现高分辨率多相时钟的方法，以达到不增加电路设计复杂程度且最大分辨率不受工艺限制。
本发明解决其技术问题的技术方案是，提供一种多相时钟发生器实现高分辨率的方法，包括如下步骤：
鉴相器通过比较参考时钟与反馈时钟之间的相位产生UP或DN信号,UP和DN信号分别控制着电荷泵对低通滤波器充放电的时间；
电荷泵根据UP和DN信号对低通滤波器充放电，把鉴相器的输出信号转换成控制电压，在电荷泵中，调整充电电流IUP大于放电电流IDN，由于低通滤波器对电流的积分，控制电压增大，反馈时钟的延迟时间随之增加，从而使得反馈时钟与参考时钟之间产生相位差，增大放电时间，减小控制电压的变化，锁相环环路经过多次上述负反馈调节后，最终达到锁定状态。
具体地，设定多相时钟发生器初始状态时电压控制延迟线中每个电压控制延迟单元的延迟时间为最小延迟时间Tmin，时钟延迟时间TD满足(N-1)Ts<TD<NTs，其中Tmin满足Ts为输入时钟周期，N为电压控制延迟线中电压控制延迟单元的数量。
具体地，环路锁定后，反馈时钟延迟时间TD＝NTs+△t，即每个电压控制延迟单元的延迟时间为多相时钟发生器实现的分辨率，△t为参考时钟上升沿与反馈时钟上升沿的相位误差，其通过公式
计算得到，其中TP是UP信号的脉冲宽度，即充电电流IUP的充电时间，ΔI＝IUP-IDN，IUP为电荷泵充电电流，IDN为电荷泵放电电流。
在传统结构工作原理中已经说到在锁定时参考时钟将与反馈时钟的上升沿完全重合，因此，设定延迟单元最小延迟时间满足则反馈时钟初始状态时的延迟时间满足(N-1)Ts<TD<NTs，那么在环路锁定时，反馈时钟就会和参考时钟的第N个周期的上升沿对齐，也就是反馈时钟相对于参考时钟延迟N个周期(Ts就是输入时钟的周期)，那么每一个延迟单元延迟1个周期，即Ts，这就是设置最小延迟时间的目的。
设置充放电电流不等，就会使得反馈时钟相对于参考时钟上升沿产生△t的延迟，加上上述的N个周期的延迟，那么反馈时钟相对于参考时钟的延迟为TD＝NTs+△t，因为有N个延迟单元，那么每一个延迟单元的延迟就是又于是就有分辨率为
本发明的有益效果是，在不增加电路设计复杂程度的前提下，实现了高分辨率的多相时钟，并且多相时钟的最大分辨率不受工艺的限制。对于目前使用比较普遍的45nm标准CMOS工艺，延迟单元的最小延迟时间为10ps，则传统方法实现的多相时钟最大分辨率只能达到10ps，而采用本发明的方法实现的多相时钟，最大分辨率可以做到5ps以下。
附图说明
图1为现有技术的延迟锁相环的结构图；
图2为现有技术的电荷泵中充电支路及放电支路结构示意图；
图3为实施例中的参考时钟与反馈时钟初始状态的时序图；
图4为实施例的参考时钟与输出4相时钟锁定状态的时序图。
具体实施方式
下面结合附图及实施例对本发明的技术方案作进一步描述。
本发明针对现有技术中,为实现高分辨率的多相时钟，而增加电路设计复杂程度，且多相时钟的最大分辨率受工艺限制的问题，提供多相时钟发生器实现高分辨率的方法。具体实现过程如下：鉴相器通过比较参考时钟与反馈时钟之间的相位产生UP或DN信号,UP和DN信号分别控制着电荷泵对低通滤波器充放电的时间；电荷泵根据UP和DN信号对低通滤波器充放电，把鉴相器的输出信号转换成控制电压，在电荷泵中，调整充电电流IUP大于放电电流IDN，由于低通滤波器对电流的积分，控制电压增大，反馈时钟的延迟时间随之增加，从而使得反馈时钟与参考时钟之间产生相位差，增大放电时间，减小控制电压的变化，锁相环环路经过多次上述负反馈调节后，最终达到锁定状态。
实施例
本例实现高分辨率4相时钟发生器，其电压控制延迟线VCDL是由4个相同的电压控制延迟单元组成，输入400MHz参考时钟，即参考时钟周期Ts＝2.5ns，每个延迟单元的最小延迟时间Tmin满足1.875ns<Tmin<2.5ns，整个VCDL的反馈时钟延迟时间TD满足7.5ns<TD<10ns。初始状态时，电压控制延迟线中每个电压控制延迟单元的延迟时间为最小延迟时间，设置为Tmin＝2ns，即反馈时钟延迟时间TD＝8ns。参考时钟REF_CLK与反馈时钟FBAK_CLK的初始状态时序图如图3所示。设置电荷泵中充电电流IUP＝11uA；放电电流IDN＝10uA；UP信号的脉冲宽度Tp＝200ps,则由公式可得当DLL环路锁定时，反馈时钟上升沿超前参考时钟第4个周期上升沿△t＝20ps，每个电压控制延迟单元延迟2.5ns+5ps的时间。高分辨率4相时钟发生器实现5ps的分辨率。参考时钟REF_CLK与输出的4相时钟在锁定状态时的仿真图如图4所示。

Claims (2)

1.多相时钟发生器实现高分辨率的方法，其特征在于，包括如下步骤：
鉴相器通过比较参考时钟与反馈时钟之间的相位产生UP或DN信号,UP和DN信号分别控制着电荷泵对低通滤波器充放电的时间；
电荷泵根据UP和DN信号对低通滤波器充放电，把鉴相器的输出信号转换成控制电压，在电荷泵中，调整充电电流IUP大于放电电流IDN，由于低通滤波器对电流的积分，控制电压增大，反馈时钟的延迟时间随之增加，从而使得反馈时钟与参考时钟之间产生相位差，增大放电时间，减小控制电压的变化，锁相环环路经过多次调节后，最终达到锁定状态；
设定多相时钟发生器初始状态时电压控制延迟线中每个电压控制延迟单元的延迟时间为最小延迟时间Tmin，反馈时钟延迟时间TD满足(N-1)Ts<TD<NTs，其中Tmin满足Ts为参考时钟周期，N为电压控制延迟线中电压控制延迟单元的数量。
2.如权利要求1所述的多相时钟发生器实现高分辨率的方法，其特征在于，环路锁定后，反馈时钟延迟时间TD＝NTs+Δt，即每个电压控制延迟单元的延迟时间为多相时钟发生器实现的分辨率，Δt为参考时钟上升沿与反馈时钟上升沿的相位误差，其通过公式
<mrow> <mi>&amp;Delta;</mi> <mi>t</mi> <mo>=</mo> <mfrac> <mrow> <mi>&amp;Delta;</mi> <mi>I</mi> <mo>&amp;CenterDot;</mo> <msub> <mi>T</mi> <mi>P</mi> </msub> </mrow> <msub> <mi>I</mi> <mrow> <mi>D</mi> <mi>N</mi> </mrow> </msub> </mfrac> </mrow>
计算得到，其中TP是UP信号的脉冲宽度，即充电电流IUP的充电时间，ΔI＝IUP-IDN，IUP为电荷泵充电电流，IDN为电荷泵放电电流。
CN201410290349.3A 2014-06-25 2014-06-25 多相时钟发生器实现高分辨率的方法 Expired - Fee Related CN104135282B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410290349.3A CN104135282B (zh) 2014-06-25 2014-06-25 多相时钟发生器实现高分辨率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410290349.3A CN104135282B (zh) 2014-06-25 2014-06-25 多相时钟发生器实现高分辨率的方法

Publications (2)

Publication Number Publication Date
CN104135282A CN104135282A (zh) 2014-11-05
CN104135282B true CN104135282B (zh) 2017-12-05

Family

ID=51807838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410290349.3A Expired - Fee Related CN104135282B (zh) 2014-06-25 2014-06-25 多相时钟发生器实现高分辨率的方法

Country Status (1)

Country Link
CN (1) CN104135282B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107395166B (zh) * 2017-07-18 2020-06-23 中国电子科技集团公司第二十四研究所 基于延迟锁相的时钟占空比稳定电路
CN111464156B (zh) * 2020-04-09 2022-08-30 无锡中微亿芯有限公司 一种可配置分辨率的时钟相移电路
CN111953344B (zh) * 2020-08-21 2024-04-09 加特兰微电子科技(上海)有限公司 电荷泵、鉴频鉴相器、锁相环、电子装置以及设备
CN114759877A (zh) * 2022-04-26 2022-07-15 灿芯半导体(上海)股份有限公司 一种弛张振荡器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072597A (ja) * 2006-09-15 2008-03-27 Ricoh Co Ltd 遅延ロックループ回路
CN101409553A (zh) * 2008-11-20 2009-04-15 四川登巅微电子有限公司 一种相位延迟线结构
CN101572549A (zh) * 2008-05-04 2009-11-04 中芯国际集成电路制造(上海)有限公司 自偏置锁相环和锁相方法
CN103441757A (zh) * 2013-08-28 2013-12-11 龙芯中科技术有限公司 多相位延迟锁相环及其控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072597A (ja) * 2006-09-15 2008-03-27 Ricoh Co Ltd 遅延ロックループ回路
CN101572549A (zh) * 2008-05-04 2009-11-04 中芯国际集成电路制造(上海)有限公司 自偏置锁相环和锁相方法
CN101409553A (zh) * 2008-11-20 2009-04-15 四川登巅微电子有限公司 一种相位延迟线结构
CN103441757A (zh) * 2013-08-28 2013-12-11 龙芯中科技术有限公司 多相位延迟锁相环及其控制方法

Also Published As

Publication number Publication date
CN104135282A (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
EP3386104B1 (en) Clock duty-cycle calibration and frequency-doubling circuit
CN102111132B (zh) 高速全差分时钟占空比校准电路
CN110350913A (zh) 一种基于锁相延迟的多adc同步装置
WO2015149653A1 (zh) 一种时钟占空比调整电路及多相位时钟产生器
CN104467819A (zh) 延迟锁相环、压控延迟线和延时单元
CN104135282B (zh) 多相时钟发生器实现高分辨率的方法
JP2012049863A (ja) 半導体装置
CN111492584B (zh) 用于提供分频时钟的设备及方法
US8258830B2 (en) Methods for calibrating gated oscillator and oscillator circuit utilizing the same
CN102638246A (zh) 占空比调整电路
CN105656475B (zh) 分数除法电路及相关的校正方法
CN104967445B (zh) 相位检测装置以及相位调整方法
US7511542B2 (en) Frequency dividing circuit
CN110581709B (zh) 一种基于多级同步的零延时锁相环频率综合器
US8253499B2 (en) Charge pump and phase detection apparatus, phase-locked loop and delay-locked loop using the same
CN105306048A (zh) 一种用于抑制杂散的锁相环电路及其杂散抑制方法
US20240007093A1 (en) Reducing duty cycle mismatch of clock signals for clock tracking circuits
CN111147071A (zh) 一种应用于时钟数据恢复电路的比例通路增益调节器
TW201316150A (zh) 多相位時脈產生系統及其時脈校準方法
CN117997337A (zh) 一种自校准和频率可选择双延迟线锁相环电路
CN117118432A (zh) 快速锁定的低抖动锁相环
CN106385253B (zh) 基于参数处理模块和锁相环级联的数字时间转换系统
TWI500269B (zh) 具電流補償機制的鎖相迴路及其方法
Park et al. A high-accuracy and fast-correction quadrature signal corrector using an adaptive delay gain controller for memory interfaces
Kao et al. A self‐calibrated delay‐locked loop with low static phase error

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171205

Termination date: 20200625

CF01 Termination of patent right due to non-payment of annual fee