CN104967445B - 相位检测装置以及相位调整方法 - Google Patents
相位检测装置以及相位调整方法 Download PDFInfo
- Publication number
- CN104967445B CN104967445B CN201510245375.9A CN201510245375A CN104967445B CN 104967445 B CN104967445 B CN 104967445B CN 201510245375 A CN201510245375 A CN 201510245375A CN 104967445 B CN104967445 B CN 104967445B
- Authority
- CN
- China
- Prior art keywords
- data
- sampling
- value
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000005070 sampling Methods 0.000 claims abstract description 201
- 238000010586 diagram Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 3
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 3
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
- H04W56/0055—Synchronisation arrangements determining timing error of reception due to propagation delay
- H04W56/0065—Synchronisation arrangements determining timing error of reception due to propagation delay using measurement of signal travel time
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种相位检测装置以及相位调整方法。依据接连产生的第一数据取样值、第二数据取样值以及第三数据取样值判断是否输出相位调整控制信号，以调整取样数据信号所依据的取样时钟信号的相位。
Description
技术领域
本发明涉及一种电子装置，且特别是涉及一种相位检测装置以及相位调整方法。
背景技术
在高速串行数据的接收端，为了正确取得数据，必须有一个时钟信号做为取样数据的依据，这个时钟信号的频率与相位必须锁定接收到的数据信号。传统的接收端是利用时钟数据回复器以提供这样的时钟信号。
传统时钟数据回复器利用电压控制振荡器(VCO:voltage control oscillator)提供时钟信号，藉由相位检测器根据时钟信号取样数据信号，并根据取样值控制电荷泵(charge pump)的充放电，进而控制电压控制振荡器调整时钟信号的频率，而使时钟信号具有正确的相位。
现有的相位检测器可根据相邻两个数据取样值以及介于此相邻两个数据信号边缘的取样值来判断时钟信号的相位为领先或落后，并据以控制电荷泵的充放电，以适时地调整时钟信号的相位。然而随着通信技术的普及和进步，数据的传输比特率(bit rate)越来越高，信号衰减的情形越趋明显，此相位调整方式已渐渐地失去其调整的精确度，而需有更准确的相位调整方式，来避免相位差造成的电路不稳定以及电路效能下降。
发明内容
本发明提供一种相位检测装置以及相位调整方法，可正确地调整取样时钟信号的相位，避免相位差造成的电路不稳定以及电路效能下降。
本发明的相位检测装置，包括比较单元、储存单元以及处理单元。其中比较单元接收取样数据信号而产生的取样信号，取样信号包括交替产生的多个数据取样值以及多个数据边缘取样值，比较单元比较相邻的数据取样值与数据边缘取样值，以产生多个比较值。储存单元储存数据取样值、数据边缘取样值以及比较值。处理单元耦接储存单元，依据接连产生的第一数据取样值、第二数据取样值以及第三数据取样值判断是否输出相位调整控制信号，以调整取样数据信号所依据的取样时钟信号的相位。
本发明的相位调整方法包括下列步骤。接收取样数据信号而产生的取样信号，取样信号包括交替产生的多个数据取样值以及多个数据边缘取样值。比较相邻的数据取样值与数据边缘取样值，以产生多个比较值。储存数据取样值、数据边缘取样值以及比较值。依据接连产生的第一数据取样值、第二数据取样值以及第三数据取样值判断是否输出相位调整控制信号，以调整取样数据信号所依据的取样时钟信号的相位。
基于上述，本发明藉由依据接连产生的第一数据取样值、第二数据取样值以及第三数据取样值判断是否输出相位调整控制信号，以调整取样数据信号所依据的取样时钟的相位，以在电路较稳定时进行取样时钟信号的相位调整，而可更正确地调整取样时钟信号的相位，避免相位差造成电路不稳定以及电路效能下降。
为使本发明的上述特征和优点能更明显易懂，下文特举实施例，并结合附图详细说明。
附图说明
图1绘示为本发明一实施例的相位检测装置的示意图。
图2绘示为对数据信号进行过取样的示意图。
图3绘示本发明一实施例的应用相位检测装置的时钟数据回复装置的示意图。
图4绘示本发明一实施例的相位调整方法的流程示意图。
图5绘示本发明另一实施例的相位调整方法的流程示意图。
附图符号说明
102：取样单元
104：比较单元
106：储存单元
108：处理单元
302：相位检测装置
304、306：电荷泵
308：回路滤波器
310：电压控制振荡器
312：分频器
314：相位频率检测器
316：锁定检测器
318：切换单元
SF：参考频率信号
SC：时钟信号
SW：切换控制信号
S1：数据信号
S2：取样信号
S3：相位调整控制信号
CLK1、CLK2、CLK3：取样时钟信号
D-1、D0、D1：数据取样值
S402～S416、S512：相位调整方法的流程步骤
具体实施方式
图1绘示为本发明一实施例的相位检测装置的示意图。请参照图1，相位检测装置包括取样单元102、比较单元104、储存单元106以及处理单元108，其中比较单元104耦接取样单元102与储存单元106，储存单元106还耦接处理单元108。取样单元102可例如以过取样的方式对数据信号S1进行取样，亦即以一组相同频率但不同相位的取样时钟信号，分别对数据信号S1作取样的动作。图2绘示为对数据信号S1进行过取样的示意图，请参照图2。图2实施例利用三个取样时钟信号CLK1、CLK2以及CLK3分别对数据信号进行取样，以产生取样信号S2给比较单元104。其中，取样信号可包括交替产生的多个数据取样值以及多个数据边缘取样值，如在图2中，依据取样时钟信号CLK1、CLK3的上升缘对数据信号S1进行取样可得到数据取样值(亦即D0、D1)，而依据取样时钟信号CLK2的上升缘对数据信号S1进行取样可得到介于上述两个数据取样值之间的数据边缘取样值。如此持续地依据取样时钟信号CLK1、CLK2以及CLK3分别对数据信号S1进行取样，可交替地产生的多个数据取样值以及多个数据边缘取样值。值得注意的是，在部分实施例中，取样单元102亦可依据单一取样时钟信号对数据信号S1进行取样，而不限于以过取样的方式对数据信号S1进行取样。
比较单元104可例如以比较器或逻辑电路(如与门、异或门…等)来实施，其依序地对来自取样单元102的数据取样值两两进行比较，每一个取样值皆会与其下一个取样值进行比较，亦即将相邻的数据取样值与数据边缘取样值进行比较，以产生多个比较值。储存单元106可储存数据取样值、数据边缘取样值以及比较值。此外，处理单元108则可依据接连产生的三个数据取样值来判断是否输出相位调整控制信号S3，以调整取样单元102取样数据信号S1时所依据的取样时钟信号的相位。
举例来说，取样单元102取样数据信号S1所接连得到的三个数据取样值D-1、D0、D1的取样结果，且D0、D1数据取样值不相同时，可如下表一所示：
| D-1 | D0 | D1 | |
| 取样结果A | 0 | 0 | 1 |
| 取样结果B | 1 | 0 | 1 |
| 取样结果C | 0 | 1 | 0 |
| 取样结果D | 1 | 1 | 0 |
表一
表一所示的数据取样值D-1、D0、D1的取样结果为在数据取样值D0与数据取样值D1不相同的情形下所可能出现的取样结果。在本实施例中，当数据取样值D0与数据取样值D1不相同时，处理单元108可判断数据取样值D0的前一个数据取样值(亦即数据取样值D-1)是否与数据取样值D0相同。其中当数据取样值D-1与数据取样值D0相同时，处理单元108可依据比较单元104比较数据取样值D0、数据取样值D1以及介于数据取样值D0与数据取样值D1间的数据边缘取样值所得到的比较值，来判断取样单元102取样数据信号S1所依据的取样时钟信号为领先或落后数据信号S1的相位。
以取样结果A为例，若由介于数据取样值D0与数据取样值D1间的数据边缘取样值与数据取样值D0的比较值得知介于数据取样值D0与数据取样值D1间的数据边缘取样值与数据取样值D0不同(亦即数据边缘取样值为1)，代表取样单元102取样数据信号S1所依据的取样时钟信号落后数据信号S1的相位。若由介于数据取样值D0与数据取样值D1间的数据边缘取样值与数据取样值D1的比较值得知介于数据取样值D0与数据取样值D1间的数据边缘取样值与数据取样值D1不同(亦即数据边缘取样值为0)，代表取样单元102取样数据信号S1所依据的取样时钟信号领先数据信号S1的相位。而在处理单元108判断出取样时钟信号为领先或落后数据信号S1后，处理单元108便可依据取样时钟信号的领先或落后调整取样时钟信号的相位，以避免取样单元102取样错误，而造成的电路不稳定以及电路效能下降。
另外，当数据取样值D0与数据取样值D1不相同时，且处理单元108判断出数据取样值D0的前一个数据取样值(亦即数据取样值D-1)也与数据取样值D0不同时，处理单元108不调整取样时钟信号的相位。举例来说，在表一的取样结果B、C的情形下，处理单元108不调整取样时钟信号的相位。
此外，上述的储存单元可例如以暂存器来实施，其可例如用以暂存数据取样值D-1、D0、D1以及数据取样值D-1、D0、D1与数据边缘取样值的比较值。
由于在高速的数据传输应用下(例如5GHz以上的传输速率)，如例如USB 3.0、USB3.1、PCIE Gen2、PCIE Gen3等传输技术，信号衰减的效应将越明显，如此将造成数据信号S1在转换其状态时(亦即切换其逻辑电平时)出现转态点偏移的情形，且当数据信号S1切换其状态的频率越高时，此偏移效应越严重，如此将大大地影响取样时钟信号的相位调整的准确度。为避免此情形上述实施例的处理单元108依据接连产生的三个数据取样值D-1、D0、D1来判断是否输出相位调整控制信号，以调整取样时钟信号的相位，在数据取样值D-1与数据取样值D0相同的情形下才依据数据取样值D0、D1调整取样时钟信号的相位，以避免数据信号S1的状态的频繁切换降低处理单元108调整取样时钟信号的相位的稳定度。
在另一实施例中，当数据取样值D0与数据取样值D1不相同时，且处理单元108判断出数据取样值D0的前一个数据取样值(亦即数据取样值D-1)也与数据取样值D0不同时，处理单元108依照一固定计数间隔来调整时钟信号的相位。举例来说，处理单元108中建置一计数器(未显示)，此计数器亦可独立在处理单元108外部，此计数器用以计数目前取样数据的数量。处理单元108依照一特定计数值以及其倍数来调整时钟信号的相位。也就是说，在表一的取样结果B、C的情形下，处理单元108会同时参考上述目前计数值，当目前的计数值为特定计数值或是其倍数时，处理单元108便会调整时钟信号的相位，否则不调整取样时钟信号的相位。
图3绘示本发明一实施例的应用相位检测装置的时钟数据回复装置的示意图，请参照图3。上述图1中的相位检测装置可例如应用于时钟数据回复装置，在本实施例中，时钟数据回复装置包括相位检测装置302、电荷泵304、电荷泵306、回路滤波器308、电压控制振荡器310、分频器312、相位频率检测器314、锁定检测器316以及切换单元318，其中相位检测装置302耦接电荷泵304以及电压控制振荡器310，切换单元318耦接电荷泵304、电荷泵306以及回路滤波器308，回路滤波器308耦接电压控制振荡器310，分频器312耦接相位频率检测器314、锁定检测器316以及电压控制振荡器310，相位频率检测器314还耦接电荷泵306。电荷泵306、回路滤波器308、电压控制振荡器310、分频器312、相位频率检测器314可构成一锁相回路，其可依据参考频率信号SF来锁定电压控制振荡器310所输出的时钟信号SC。当锁定检测器316检测到时钟信号SC被分频后的结果其相位与频率与参考频率信号SF的相位与频率皆落在一容忍范围内而达到稳定的状态时(即，锁定)，其可输出切换控制信号SW给切换单元318，以将回路滤波器308切换为与电荷泵304连接，而使得相位检测装置302、电荷泵304、回路滤波器308以及电压控制振荡器310所构成的回路开始运作。
类似上述实施例的相位检测装置，本实施例的相位检测装置302中的处理单元(未绘示)可依据连续产生的三个数据取样值D-1、D0、D1来判断是否输出相位调整控制信号S3，以调整电压控制振荡器310所输出的时钟信号SC的相位，在本实施例中时钟信号SC为相位检测装置302中的取样单元取样数据信号S1的依据，相位调整控制信号S3可为上拉控制信号或下拉控制信号。其中在数据取样值D0与数据取样值D1不相同的情形并且数据取样值D-1与数据取样值D0相同的情形下，相位检测装置302中的处理单元才依据数据取样值D0、D1与数据边缘取样值来判断时钟信号SC的相位为领先或落后，并输出相位调整控制信号S3，据以控制电荷泵304进行充放电，以调整时钟信号SC的相位。如此便可避免数据信号S1的状态被频繁切换而降低处理单元调整时钟信号SC的相位的稳定度，并可正确地取样出数据的取样信号S2。在数据取样值D0与数据取样值D1不相同的情形并且数据取样值D-1与数据取样值D0不相同的情形下，相位检测装置302中的处理单元不输出相位调整控制信号S3。在另一实施例中，在数据取样值D0与数据取样值D1不相同的情形并且数据取样值D-1与数据取样值D0不相同的情形下，相位检测装置302中的处理单元依照一固定计数间隔来调整时钟信号的相位。处理单元108参考一计数器的目前计数值，并依照一特定计数值以及其倍数来调整时钟信号的相位，否则不调整取样时钟信号的相位。
值得注意的是，上述实施例的相位检测装置并不限定仅应用于时钟数据回复装置中，其亦可应用于任何需要进行相位检测装置的电路中，例如锁相回路电路中。
图4绘示本发明一实施例的相位调整方法的流程示意图，请参照图4。由上述相位检测装置的实施例可知，相位检测装置的相位调整方法可包括下列步骤。首先，接收取样数据信号而产生的取样信号(步骤S402)，其中取样信号包括交替产生的多个数据取样值以及多个数据边缘取样值。接着，比较相邻的数据取样值与数据边缘取样值，以产生多个比较值(步骤S404)。然后，储存数据取样值、数据边缘取样值以及比较值(步骤S406)。之后，依据接连产生的第一数据取样值、第二数据取样值以及第三数据取样值判断是否输出相位调整控制信号，以调整取样数据信号所依据的取样时钟信号的相位(步骤S408)。详细来说，步骤S408可包括，先判断第二数据取样值是否不同于第三数据取样值(步骤S410)，若第二数据取样值与第三数据取样值相同，则不调整取样时钟信号的相位(步骤S412)。而若第二数据取样值不同于第三数据取样值，则接着判断第一数据取样值与第二数据取样值是否相同(步骤S414)，若第一数据取样值与第二数据取样值不同，则进入步骤S412，不调整取样时钟信号的相位。相反地若第一数据取样值与第二数据取样值相同，则依据比较第二数据取样值、第三数据取样值以及介于第二数据取样值与第三数据取样值间的数据边缘取样值所得到的比较值判断取样时钟信号的相位领先或落后数据信号的相位，并据以调整取样时钟信号的相位(步骤S416)。
图5绘示本发明另一实施例的相位调整方法的流程示意图，请参照图5。图5跟图4是类似的，差异仅在于图5新增步骤S512。亦即在本实施例中，当判断出第二数据取样值与第三数据取样值不同且第一数据取样值与第二数据取样值不同时，便进入步骤S512，依照一特定计数值以及其倍数来调整时钟信号的相位，例如，可参考计数器的目前计数值，当目前计数值为特定计数值或是其倍数时，调整时钟信号的相位。
综上所述，本发明藉由依据接连产生的第一数据取样值、第二数据取样值以及第三数据取样值判断是否输出相位调整控制信号，以调整取样数据信号所依据的取样时钟信号的相位，以在电路较稳定时进行取样时钟信号的相位调整，而可更正确地调整取样时钟信号的相位，避免相位差造成电路不稳定以及电路效能下降。
Claims (11)
1.一种相位检测装置，包括：
一比较单元，接收取样一数据信号而产生的一取样信号，该取样信号包括交替产生的多个数据取样值以及多个数据边缘取样值，比较相邻的数据取样值与数据边缘取样值，以产生多个比较值；
一储存单元，储存这些数据取样值、这些数据边缘取样值以及这些比较值；以及
一处理单元，耦接该储存单元，依据接连产生的一第一数据取样值、一第二数据取样值以及一第三数据取样值是否相同，来判断是否输出一相位调整控制信号，以调整取样该数据信号所依据的取样时钟信号的相位。
2.如权利要求1所述的相位检测装置，其中当该第二数据取样值不同于该第三数据取样值且该第一数据取样值与该第二数据取样值相同时，该处理单元调整该取样时钟信号的相位。
3.如权利要求1所述的相位检测装置，其中当该第二数据取样值不同于该第三数据取样值且该第一数据取样值不同于该第二数据取样值时，该处理单元不调整该取样时钟信号的相位。
4.如权利要求1所述的相位检测装置，其中当该第二数据取样值不同于该第三数据取样值且该第一数据取样值不同于该第二数据取样值时，该处理单元依照一固定计数间隔来调整时钟信号的相位。
5.如权利要求4所述的相位检测装置，其中该处理单元参考一计数器的一目前计数值，当该目前计数值为一特定计数值或是其倍数时，该处理单元调整时钟信号的相位。
6.如权利要求1所述的相位检测装置，还包括：
一取样单元，耦接该比较单元，取样该数据信号而产生该取样信号。
7.一种相位调整方法，包括：
接收取样一数据信号而产生的一取样信号，该取样信号包括交替产生的多个数据取样值以及多个数据边缘取样值；
比较相邻的数据取样值与数据边缘取样值，以产生多个比较值；
储存这些数据取样值、这些数据边缘取样值以及这些比较值；以及
依据接连产生的一第一数据取样值、一第二数据取样值以及一第三数据取样值是否相同，来判断是否输出一相位调整控制信号，以调整取样该数据信号所依据的取样时钟信号的相位。
8.如权利要求7所述的相位调整方法，其中当该第二数据取样值不同于该第三数据取样值且该第一数据取样值与该第二数据取样值相同时，调整该取样时钟信号的相位。
9.如权利要求7所述的相位调整方法，其中当该第二数据取样值不同于该第三数据取样值且该第一数据取样值不同于该第二数据取样值时，不调整该取样时钟信号的相位。
10.如权利要求7所述的相位调整方法，还包括：
当该第二数据取样值不同于该第三数据取样值且该第一数据取样值不同于该第二数据取样值时，依照一固定计数间隔来调整时钟信号的相位。
11.如权利要求10所述的相位调整方法，还包括：
当该第二数据取样值不同于该第三数据取样值且该第一数据取样值不同于该第二数据取样值时，参考一计数器的一目前计数值，当该目前计数值为一特定计数值或是其倍数时，调整时钟信号的相位。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104109723A TWI556584B (zh) | 2015-03-26 | 2015-03-26 | 相位偵測裝置以及相位調整方法 |
| TW104109723 | 2015-03-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104967445A CN104967445A (zh) | 2015-10-07 |
| CN104967445B true CN104967445B (zh) | 2018-02-27 |
Family
ID=54221406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510245375.9A Active CN104967445B (zh) | 2015-03-26 | 2015-05-14 | 相位检测装置以及相位调整方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9419783B1 (zh) |
| CN (1) | CN104967445B (zh) |
| TW (1) | TWI556584B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6476659B2 (ja) * | 2014-08-28 | 2019-03-06 | 富士通株式会社 | 信号再生回路および信号再生方法 |
| CN108345554B (zh) * | 2017-01-22 | 2020-08-21 | 联发科技股份有限公司 | 决定出取样时脉信号的取样相位的方法及相关的电子装置 |
| CN107168220B (zh) * | 2017-04-05 | 2019-09-06 | 深圳市恒扬数据股份有限公司 | 一种可编程逻辑控制器件及其高速信号接收方法 |
| US10256968B1 (en) * | 2017-07-26 | 2019-04-09 | Xilinx, Inc. | Systems and methods for clock and data recovery |
| WO2019210473A1 (zh) * | 2018-05-03 | 2019-11-07 | 华为技术有限公司 | 时钟数据恢复装置、光模块和光线路终端 |
| KR20210034136A (ko) * | 2019-09-19 | 2021-03-30 | 삼성디스플레이 주식회사 | 클록 데이터 복원기 및 이를 포함하는 표시 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1125027A (zh) * | 1993-06-07 | 1996-06-19 | 株式会社东芝 | 相位检测设备 |
| US6347128B1 (en) * | 1998-07-20 | 2002-02-12 | Lucent Technologies Inc. | Self-aligned clock recovery circuit with proportional phase detector |
| CN101141128A (zh) * | 2006-05-30 | 2008-03-12 | 奇梦达股份公司 | 信号处理电路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2358056A1 (fr) * | 1976-07-09 | 1978-02-03 | Ibm France | Procede et dispositif de synchronisation de l'horloge du recepteur d'un systeme de transmissions de donnees en modulation psk |
| US4475220A (en) * | 1982-01-19 | 1984-10-02 | Rca Corporation | Symbol synchronizer for MPSK signals |
| US6150855A (en) * | 1990-02-06 | 2000-11-21 | Bull, S.A. | Phase-locked loop and resulting frequency multiplier |
| JP3597433B2 (ja) * | 1999-12-20 | 2004-12-08 | 富士通株式会社 | データ再生システムにおけるクロック調整装置及び光ディスク装置 |
| US6636092B1 (en) * | 2000-09-14 | 2003-10-21 | 3Com Corporation | Digital receive phase lock loop with cumulative phase error correction |
| US20030165208A1 (en) * | 2002-03-04 | 2003-09-04 | Andrew Carter | Non-linear decision feedback phase locked loop filter |
| US7292629B2 (en) * | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
| KR100641328B1 (ko) * | 2004-12-24 | 2006-11-01 | 삼성전자주식회사 | 타이밍 복원 방법 및 타이밍 복원 장치 |
| US7383160B1 (en) * | 2006-06-30 | 2008-06-03 | International Business Machines Corporation | Method and apparatus for constructing a synchronous signal diagram from asynchronously sampled data |
| CN101568967A (zh) * | 2007-11-26 | 2009-10-28 | 松下电器产业株式会社 | 相位比较器、pll电路、信息再生处理装置、光盘再生装置和磁盘再生装置 |
| JPWO2009116296A1 (ja) * | 2008-03-21 | 2011-07-21 | パナソニック株式会社 | 同期制御回路、及び映像表示装置 |
| CN102714499B (zh) * | 2010-01-21 | 2016-10-19 | 美国莱迪思半导体公司 | 相位检测器电路和方法 |
| US8559582B2 (en) * | 2010-09-13 | 2013-10-15 | Altera Corporation | Techniques for varying a periodic signal based on changes in a data rate |
| US8798217B2 (en) * | 2010-11-03 | 2014-08-05 | Qualcomm Incorporated | Method and digital circuit for recovering a clock and data from an input signal using a digital frequency detection |
| US9237004B2 (en) * | 2013-09-16 | 2016-01-12 | Himax Technologies Limited | Clock data recovery circuit |
-
2015
- 2015-03-26 TW TW104109723A patent/TWI556584B/zh active
- 2015-05-14 CN CN201510245375.9A patent/CN104967445B/zh active Active
- 2015-06-10 US US14/735,156 patent/US9419783B1/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1125027A (zh) * | 1993-06-07 | 1996-06-19 | 株式会社东芝 | 相位检测设备 |
| US6347128B1 (en) * | 1998-07-20 | 2002-02-12 | Lucent Technologies Inc. | Self-aligned clock recovery circuit with proportional phase detector |
| CN101141128A (zh) * | 2006-05-30 | 2008-03-12 | 奇梦达股份公司 | 信号处理电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9419783B1 (en) | 2016-08-16 |
| TWI556584B (zh) | 2016-11-01 |
| CN104967445A (zh) | 2015-10-07 |
| TW201635715A (zh) | 2016-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104967445B (zh) | 相位检测装置以及相位调整方法 | |
| US10355852B2 (en) | Lock detector for phase lock loop | |
| CN106357266B (zh) | 锁定检测电路、方法及锁相电路 | |
| CN101656536B (zh) | 锁相环及其锁定检测装置和方法 | |
| US7719329B1 (en) | Phase-locked loop fast lock circuit and method | |
| CN101951260B (zh) | 一种数字延迟锁相环电路 | |
| US8040156B2 (en) | Lock detection circuit and lock detecting method | |
| CN101272143A (zh) | 相位锁定回路设备以及相位频率检测器 | |
| US8686768B2 (en) | Phase locked loop | |
| CN110720177A (zh) | 用于改善锁定时间的装置和方法 | |
| JP2003188720A (ja) | Ｐｌｌ回路 | |
| US7412617B2 (en) | Phase frequency detector with limited output pulse width and method thereof | |
| US9455725B2 (en) | Phase detector and associated phase detecting method | |
| US7598816B2 (en) | Phase lock loop circuit with delaying phase frequency comparson output signals | |
| US9356610B1 (en) | Clock data recovery circuit and semiconductor device | |
| CN101409615B (zh) | 接收系统与其自动偏差调整方法 | |
| US9461811B1 (en) | Clock and data recovery circuit and clock and data recovery method | |
| CN117997337A (zh) | 一种自校准和频率可选择双延迟线锁相环电路 | |
| US10211843B2 (en) | Fast-response hybrid lock detector | |
| CN111835344B (zh) | 锁相环电路及终端 | |
| CN114301450A (zh) | 可配置门控单元、可配置跟踪保持电路及相位内插分频器 | |
| CN105591648B (zh) | 相位侦测器及相关的相位侦测方法 | |
| US9548748B1 (en) | Digital phase locked loop (PLL) system and method with phase tracing | |
| JP2015100017A (ja) | 位相比較回路およびクロックデータリカバリ回路 | |
| WO2024059586A1 (en) | Determining a locked status of a clock tracking circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200628 Address after: Chinese Taiwan New Taipei City Patentee after: VIA LABS Inc. Address before: Chinese Taiwan New Taipei City Patentee before: Via Technologies, Inc. |