BR9803381A - Estrutura de filtro e processo. - Google Patents
Estrutura de filtro e processo.Info
- Publication number
- BR9803381A BR9803381A BR9803381-6A BR9803381A BR9803381A BR 9803381 A BR9803381 A BR 9803381A BR 9803381 A BR9803381 A BR 9803381A BR 9803381 A BR9803381 A BR 9803381A
- Authority
- BR
- Brazil
- Prior art keywords
- channel
- log file
- sample
- output
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
Abstract
<B>ESTRUTURA DE FILTRO E PROCESSO<D>. Arquivos de registro de múltiplos canais são empregados para implementar os retardamentos de entrada necessários para operação de filtro de resposta de impulso finito (FIR). Um arquivo de registro de múltiplos canais é uma memória, tipicamente pequena, com pelo menos um canal de leitura e um canal de escrita. Dados escritos no arquivo de registro de múltiplos canais podem ser lidos a partir do mesmo em qualquer ordem desejada. Arquivo do registro de múltiplos canais pode ter canais de saída adicionais a partir dos quais os dados armazenados nos mesmos podem ser lidos, também em qualquer ordem desejada, e independente da ordem de qualquer outro canal de saída. Pelo menos uma saída de cada arquivo de registro de múltiplos canais é acoplada à entrada do próximo estágio do filtro FIR, se houver. Além disso, cada arquivo de registro de múltiplos canais alimenta dados a partir de uma saída para a porção de multiplicar-adicionador de seu estágio associado do filtro FIR. Quando a introdução de pelo menos um retardamento de amostra para uma amostra específica é necessária, o arquivo de registro de múltiplos canais armazenando aquela amostra é operável para fornecer, como uma saída, os dados que foram armazenados previamente no mesmo, independente de quaisquer dados atualmente sendo fornecidos ao mesmo como entrada. Em contraste, com nenhum retardamento de amostra é exigido para uma amostra específica atingir um arquivo de registro de múltiplos canais específicos, os arquivos de registro de múltiplos canais na trajetória daquela amostra são operados em um modo de exame de conteúdo. Os endereços de leitura e escrita, bem como os sinais de habilitação de escrita para cada arquivo de registro de múltiplos canais podem ser fornecidos de uma forma encadeada.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/937,665 US6377619B1 (en) | 1997-09-26 | 1997-09-26 | Filter structure and method |
Publications (1)
Publication Number | Publication Date |
---|---|
BR9803381A true BR9803381A (pt) | 1999-12-28 |
Family
ID=25470235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
BR9803381-6A BR9803381A (pt) | 1997-09-26 | 1998-09-04 | Estrutura de filtro e processo. |
Country Status (7)
Country | Link |
---|---|
US (1) | US6377619B1 (pt) |
EP (1) | EP0905890B1 (pt) |
JP (1) | JPH11163680A (pt) |
CN (1) | CN1159845C (pt) |
BR (1) | BR9803381A (pt) |
CA (1) | CA2245288C (pt) |
DE (1) | DE69800108T2 (pt) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6785327B1 (en) * | 1997-12-23 | 2004-08-31 | Agere Systems, Inc. | Multiported register file for burst mode coefficient updating |
US6477200B1 (en) * | 1998-11-09 | 2002-11-05 | Broadcom Corporation | Multi-pair gigabit ethernet transceiver |
US7003543B2 (en) * | 2001-06-01 | 2006-02-21 | Microchip Technology Incorporated | Sticky z bit |
US20030005269A1 (en) * | 2001-06-01 | 2003-01-02 | Conner Joshua M. | Multi-precision barrel shifting |
US7467178B2 (en) * | 2001-06-01 | 2008-12-16 | Microchip Technology Incorporated | Dual mode arithmetic saturation processing |
US20030028696A1 (en) * | 2001-06-01 | 2003-02-06 | Michael Catherwood | Low overhead interrupt |
US20030005268A1 (en) * | 2001-06-01 | 2003-01-02 | Catherwood Michael I. | Find first bit value instruction |
US7020788B2 (en) * | 2001-06-01 | 2006-03-28 | Microchip Technology Incorporated | Reduced power option |
US6937084B2 (en) * | 2001-06-01 | 2005-08-30 | Microchip Technology Incorporated | Processor with dual-deadtime pulse width modulation generator |
US20020184566A1 (en) * | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
US6975679B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Configuration fuses for setting PWM options |
US20030023836A1 (en) * | 2001-06-01 | 2003-01-30 | Michael Catherwood | Shadow register array control instructions |
US6934728B2 (en) * | 2001-06-01 | 2005-08-23 | Microchip Technology Incorporated | Euclidean distance instructions |
US6976158B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Repeat instruction with interrupt |
US7007172B2 (en) * | 2001-06-01 | 2006-02-28 | Microchip Technology Incorporated | Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection |
US7277479B2 (en) * | 2003-03-02 | 2007-10-02 | Mediatek Inc. | Reconfigurable fir filter |
KR101005718B1 (ko) * | 2003-05-09 | 2011-01-10 | 샌드브리지 테크놀로지스, 인코포레이티드 | 포화와 함께 또는 포화 없이 다중 오퍼랜드들의 누산을 위한 프로세서 감소 유닛 |
US8074051B2 (en) * | 2004-04-07 | 2011-12-06 | Aspen Acquisition Corporation | Multithreaded processor with multiple concurrent pipelines per thread |
JP2012085177A (ja) * | 2010-10-13 | 2012-04-26 | Renesas Electronics Corp | デシメータ回路及びデシメータ回路の演算方法 |
CN102751963B (zh) * | 2012-07-18 | 2015-12-02 | 上海交通大学 | 基于乘累加器环的可配置离散小波变换电路及其实现方法 |
CN110688154B (zh) * | 2019-09-05 | 2023-02-28 | 上海高性能集成电路设计中心 | 一种基于窄脉宽多米诺结构的多端口寄存器堆 |
CN115236498B (zh) * | 2022-07-26 | 2024-08-13 | 成都玖锦科技有限公司 | 一种fpga数字滤波器延时测量方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3860892A (en) | 1974-02-25 | 1975-01-14 | Us Of Americas As Represented | Cascade transversal filter amplitude-compensation network |
US4694416A (en) * | 1985-02-25 | 1987-09-15 | General Electric Company | VLSI programmable digital signal processor |
JPH0795671B2 (ja) | 1986-06-03 | 1995-10-11 | ソニー株式会社 | デイジタルフイルタ |
JP2690932B2 (ja) * | 1988-03-18 | 1997-12-17 | 株式会社日立製作所 | ディジタル信号処理プロセッサおよびディシタル信号処理プロセッサシステム |
JPH02222317A (ja) | 1989-02-23 | 1990-09-05 | Lsi Rojitsuku Kk | デジタルフィルタ |
US4991010A (en) * | 1989-11-13 | 1991-02-05 | Eastman Kodak Company | Dual-mode image interpolation filter operable in a first mode for storing interpolation coefficients and in a second mode for effecting television standards conversion at a pixel rate |
US5031132A (en) * | 1990-02-27 | 1991-07-09 | Analogic Corporation | Circuit for convolving a set of digital data |
US5278872A (en) * | 1991-05-28 | 1994-01-11 | North American Philips Corporation | System and circuit architecture for echo cancellation and a television receiver comprising same |
US5262974A (en) * | 1991-10-28 | 1993-11-16 | Trw Inc. | Programmable canonic signed digit filter chip |
US5440506A (en) * | 1992-08-14 | 1995-08-08 | Harris Corporation | Semiconductor ROM device and method |
US5734598A (en) * | 1994-12-28 | 1998-03-31 | Quantum Corporation | Low power filter coefficient adaptation circuit for digital adaptive filter |
US5760984A (en) * | 1995-10-20 | 1998-06-02 | Cirrus Logic, Inc. | Cost reduced interpolated timing recovery in a sampled amplitude read channel |
-
1997
- 1997-09-26 US US08/937,665 patent/US6377619B1/en not_active Expired - Lifetime
-
1998
- 1998-08-19 CA CA002245288A patent/CA2245288C/en not_active Expired - Fee Related
- 1998-09-04 BR BR9803381-6A patent/BR9803381A/pt not_active Application Discontinuation
- 1998-09-08 EP EP98307221A patent/EP0905890B1/en not_active Expired - Lifetime
- 1998-09-08 DE DE69800108T patent/DE69800108T2/de not_active Expired - Lifetime
- 1998-09-25 CN CNB981195997A patent/CN1159845C/zh not_active Expired - Fee Related
- 1998-09-25 JP JP10270700A patent/JPH11163680A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0905890A2 (en) | 1999-03-31 |
CN1213217A (zh) | 1999-04-07 |
CN1159845C (zh) | 2004-07-28 |
CA2245288A1 (en) | 1999-03-26 |
EP0905890A3 (en) | 1999-05-06 |
EP0905890B1 (en) | 2000-03-29 |
US6377619B1 (en) | 2002-04-23 |
JPH11163680A (ja) | 1999-06-18 |
DE69800108T2 (de) | 2000-09-21 |
DE69800108D1 (de) | 2000-05-04 |
CA2245288C (en) | 2001-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
BR9803381A (pt) | Estrutura de filtro e processo. | |
US6115320A (en) | Separate byte control on fully synchronous pipelined SRAM | |
KR930004426B1 (ko) | 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법 | |
JPS61237289A (ja) | パイプライン方式メモリ・システム | |
EP0552580A3 (pt) | ||
WO2004004191A3 (en) | Digital signal processor with cascaded simd organization | |
KR910020733A (ko) | 스태틱형 메모리 | |
JPS62226490A (ja) | メモリ装置 | |
KR970049477A (ko) | 다중 기입 포트 레지스터 | |
US6104642A (en) | Method and apparatus for 1 of 4 register file design | |
GB2345363A (en) | File system block sub-allocator | |
JP3765452B2 (ja) | 半導体記憶装置 | |
KR960018902A (ko) | 동기식 메모리장치 | |
Richards | A study of music for bass viol written in England in the seventeenth century | |
SU696871A1 (ru) | Запоминающее устройство | |
KR950001477A (ko) | 기억 회로 | |
KR980011478A (ko) | 반도체 기억 장치의 주소 정렬 장치 | |
RU2248037C2 (ru) | Псевдоассоциативный процессор | |
KR100196517B1 (ko) | 파이프라인 프로세서에서 바이패스 경로를 지원하는 레지스터 파일 | |
KR100353825B1 (ko) | 동기식스태틱램 | |
SU564723A1 (ru) | Устройство дл селекции информационных каналов | |
KR100208794B1 (ko) | 레지스터 공유회로 | |
SU1591074A1 (ru) | Буферное запоминающее устройство | |
JP2570407B2 (ja) | プログラマブル・コントローラ | |
JPS63249235A (ja) | アドレスデコ−ダ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FA10 | Dismissal: dismissal - article 33 of industrial property law |