Nothing Special   »   [go: up one dir, main page]
Scribd Logo
Importer

Bienvenue sur Scribd !

  • 136 vues

    TD N 4 (Supplemetaire) Fpga

    Transféré par

    LE BARON
    fpga

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd

    TD N 4 (Supplemetaire) Fpga

    Transféré par

    LE BARON
    136 vues2 pages
    fpga

    Titre original

    TD n 4 (Supplemetaire) fpga

    Copyright

    © © All Rights Reserved

    Formats disponibles

    PDF, TXT ou lisez en ligne sur Scribd

    Avez-vous trouvé ce document utile ?

    Ce contenu est-il inapproprié ?

    fpga

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
    Télécharger au format pdf ou txt
    136 vues2 pages

    TD N 4 (Supplemetaire) Fpga

    Transféré par

    LE BARON
    fpga

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
    Télécharger au format pdf ou txt
    sur 2

    Circuits Programmables FPGA S.

    Haroun

    Série de TD n° 2 – Supplémentaire --
    Exercice 1 : additionneur de 2 nombres de 1 bit
    On désire réaliser un circuit qui réalise l’addition de deux nombres de 1 bit.
    Les deux variables d’entrée sont nommées A et B.
    1.1. Montrer que la fonction addition doit posséder 2 sorties que l’on appellera S (comme Somme) et R (comme
    Retenue).
    1.2. Représenter le schéma fonctionnel de l’additionneur
    1.3. Ecrire la table de vérité, en déduire les équations logiques de S et R en fonction de A et B.
    1.4. Représenter le schéma structurel de l’additionneur 2 bits.
    1.5. En vous aidant de l’exemple précédent, écrire une description VHDL correspondant à l’additionneur de deux
    nombres de 1 bit.

    Exercice 2 : Exemples de descriptions VHDL en logique séquentielle


    La description VHDL d’un compteur 4 bits est donnée :
    2.1. Identifier chaque partie de la description.
    2.2. Quel est le type de la variable Q ?
    2.3. Représenter le schéma fonctionnel du compteur.

    Exercice 3
    3.1. Pour le process étudié dans l’exercice 2, donner la liste de sensibilité.
    3.2. Que fait-on si R = ’0’, si R = ’1
    3.3. Comment traduire « if (H’event and H= ’1’) »?
    3.4. Décrire en quelques phrases le fonctionnement de ce compteur.
    3.5. Sur ce compteur, l’entrée R est-elle une entrée synchrone ou asynchrone ?

    Page 1|2
    Circuits Programmables FPGA S. Haroun

    Exercice 4
    4.1. Modifier la description de l’exercice 2 pour réaliser un compteur 5 bits.
    4.2. Modifier la description de l’exercice 2 pour réaliser un décompteur 4 bits.
    4.3. Modifier la description de l’exercice 2 pour réaliser un compteur 4 bits avec reset synchrone.
    4.4. Modifier la structure pour réaliser un compteur 4 bits décimal (qui compte de 0 (« 0000 ») à 9 (« 1001 »)).

    Exercice 5
    5.1. À partir des exercices réalisés précédemment, rappeler les schémas fonctionnels du compteur 4 bits et du
    décodeur BCD 7 segments.
    5.2. Assembler les deux schémas fonctionnels pour réaliser un compteur dont le résultat est affiché sur un
    afficheur 7 segments.
    5.3. Donner le VHDL correspondant à cette Association.

    Exercice 6
    Représenter la description VHDL du fichier fourni sous forme de schéma fonctionnel. On fera figurer le nom de
    chacune des variables et de chacun des modules.

    Page 2|2

    Vous aimerez peut-être aussi