Organización Del Procesador
Organización Del Procesador
Organización Del Procesador
Conclusin:
En conclusin podemos decir que este tema es muy importante en nuestra
carrera, ya que habla de la forma en como esta organizada un procesador, y
muestra unas figuras demasiado interesantes sobre la relacin busprocesador.
El principal aporte de esta investigacin es poner de manifiesto el valor que
tiene el procesador en nuestra carrera de ingeniera en sistemas
computacionales.
El lenguaje mquina[editar]
El lenguaje mquina est construido a partir de los estados discretos o instrucciones. En la
arquitectura de procesamiento, una instruccin dada puede especificar:
Las operaciones ms complejas se construyen a partir de estas, que(en una mquina Von
Neumann) se ejecutan secuencialmente, o segn el control de flujo.
Muchas o pocas de las operaciones disponibles incluidas en la mayora de conjuntos son:
Desplazamiento
Mover datos desde una posicin de memoria a un registro y viceversa. Esto se realiza
para obtener datos para operaciones matemticas y su almacenamiento.
Operaciones matemticas
Saltar a otra posicin, pero salvando la posicin actual para poder volver (realizar una
llamada, por ejemplo call printf)
Complejas operaciones and/or con aritmtica de coma flotante, tales como el seno o la
raz cuadrada.
Las instrucciones de longitud fija son menos complicadas de manejar que las instrucciones de
ancho variable, por varias razones (por ejemplo: no tener que comprobar si una instruccin se
extiende a ambos lados de una lnea de cach o el lmite de memoria virtual de la pgina), y
por lo tanto algo ms fcil de optimizar la velocidad . Sin embargo, como los equipos RISC
normalmente requieren ms y ms para implementar las instrucciones que ejecutan una
determinada tarea, hacen menos ptimo el uso del ancho de banda y de la memoria cach.
Las computadoras mnimas del conjunto de instrucciones (MISC) son una forma de mquina
apilada, donde hay pocas instrucciones separadas (16-64), para poder caber instrucciones
mltiples en una sola palabra de mquina. stos tipo de ncleos llevan a menudo poco silicio
para implementarse, as que pueden ser observadas fcilmente en un FPGA o en una forma
multinucleo. La densidad del cdigo es similar al RISC; la densidad creciente de la instruccin
es compensada requiriendo ms de las instrucciones primitivas de hacer una tarea.
Nmero de operandos
El conjunto de instrucciones puede ser clasificado por el nmero mximo de operandos
explcitamente especificados en las instrucciones. (en los ejemplos que siguen, a, b y c se
refieren a celdas de memoria, mientras que reg1 y sucesivos se refieren a los registros de la
mquina).
0-operando, tambin llamada mquina de pila: todas las operaciones aritmticas se ejecutan
en la parte superior de una o dos posiciones de la pila, push y pop son las instrucciones
utilizadas para acceder a la memoria: push a, push b, add, pop c.
1-operando (mquinas de una direccin), tambin llamadas mquinas de acumulador, incluida
en la mayora de las primeras computadoras y muchos microcontroladores pequeos: la
mayora de instrucciones especifican un operando explcito a la derecha (un registro, una
posicin de memoria, o una constante) y un operando a la izquierda: load a, add b, store c.
2-operando la mayora de las mquinas CISC y RISC entran en esta categora: CISC load
a, reg1, add reg1, b; store reg1, c RISC - cargas que requieren la memoria explcita, las
instrucciones seran: load a,reg1; load b,reg2; add reg1,reg2; store reg2,c
3-operando, permite una mejor reutilizacin de los datos: CISC - bien una sola instruccin: add
a, b, c, o ms generalmente: move a,reg1; add reg1,b,c como la mayora de las mquinas se
limitan a dos operandos de memoria. RISC - Debido a la gran cantidad de bits necesarios para
codificar los tres registros, este esquema no suele estar disponible en los procesadores RISC
con pequeas instrucciones de 16 bits: load a,reg1; load b,reg2; add reg1+reg2->reg3; store
reg3,c;
Completo: Que se pueda realizar en un tiempo finito cualquier tarea ejecutable con un
ordenador (computable o decidible).
Eficiente: Que permita alta velocidad de clculo sin exigir una elevada complejidad en
su UC y ALU y sin consumir excesivos recursos (memoria), es decir, debe cumplir su
tarea en un tiempo razonable minimizando el uso de los recursos.
Se puede comprobar que para que un conjunto de instrucciones sea completo solo se
necesitan cuatro instrucciones:
-> escritura
-> mover a la izquierda una posicin y leer
-> mover a la derecha una posicin y leer
-> parar
En esta idea se basan las arquitecturas RISC, no obstante, con este conjunto no se puede
conseguir la eficiencia del repertorio de instrucciones por lo que en la prctica el conjunto
suele ser ms amplio en aras de conseguir un mejor rendimiento, tanto en uso de recursos
como en consumo de tiempo.
Instrucciones aritmticas: Son efectuadas por la ALU y suelen cambiar los flags o
indicadores de condicin.
Nemotcnicos ms frecuentes:
add: Suma.
subtract: Resta.
multiply: multiplica.
divide: divide.
-> Pueden tener instrucciones para tratar con nmeros en BCD e incluyen operaciones en
coma flotante, lo cual se identifica con una 'f' antes del nombre del nemotcnico como por
ejemplo:
fabsolute
Nemotcnicos ms frecuentes:
compare: Resta los dos operandos pero no almacena el resultado, solo modifica los flags.
Instrucciones lgicas: Realizan operaciones booleanas "bit a bit" entre dos operandos.
Como las aritmticas tambin modifican los flags.
Nemotcnicos ms frecuentes:
Nemotcnicos ms frecuentes:
Nemotcnicos ms frecuentes:
una o ms letras que indican la condicin que ha de cumplirse para que el salto se
produzca.
-> Incondicional: salta sin comprobar ninguna condicin.
Nemotcnicos ms frecuentes: jump o brantch
-> Condicional: salta si la condicin se cumple.
Nemotcnicos ms frecuentes: jcond o bcond
halt: Detiene la ejecucin del programa hasta que una interrupcin arranca otro programa.
wait: Sirve para deterner la ejecucin de un programa hasta que sucede un determinado
evento que no es una interrupcin (otra condicin externa al primer programa).
test and set: Se utiliza para la implementacin de la exclusin mutua, esto es, que un
procesador no pueda acceder a un determinado recurso que est siendo usado por otro
procesador en ese mismo momento.
Se usan como semforos, esto es, se declara una variable entera que tendr el valor 0 si el
recurso esta libre y 1 si est siendo utilizado, de manera que si un procesador comprueba y el
semforo est en 1 tendr que esperar hasta que este cambie a 0. (1 = s.rojo y 0 = s.verde)
on el nombre de MIPS (siglas de Microprocessor without Interlocked Pipeline Stages) se
conoce a toda una familia de microprocesadores de arquitectura RISC desarrollados por MIPS
Technologies.
Los diseos del MIPS son utilizados en la lnea de productos informticos de SGI; en
muchos sistemas embebidos; en dispositivos paraWindows CE; routers Cisco;
y videoconsolas como la Nintendo 64 o las Sony PlayStation, PlayStation 2 y PlayStation
Portable.
Las primeras arquitecturas MIPS fueron implementadas en 32 bits (generalmente rutas de
datos y registros de 32 bits de ancho), si bien versiones posteriores fueron implementadas en
64 bits. Existen cinco revisiones compatibles hacia atrs del conjunto de instrucciones del
MIPS, llamadas MIPS I, MIPS II, MIPS III, MIPS IV y MIPS 32/64. En la ltima de ellas,
la MIPS 32/64 Release 2, se define a mayores un conjunto de control de registros. As mismo
estn disponibles varias "extensiones", tales como la MIPS-3D, consistente en un simple
conjunto de instrucciones SIMD en coma flotante dedicadas a tareas 3D comunes,
la MDMX(MaDMaX) compuesta por un conjunto ms extenso de instrucciones SIMD enteras que
utilizan los registros de coma flotante de 64 bits, la MIPS16 que aade compresin al flujo de
instrucciones para hacer que los programas ocupen menos espacio (presuntamente como
respuesta a la tecnologa de compresinThumb de la arquitectura ARM) o la reciente MIPS
Loongson[editar]
Artculo principal: Loongson
Ncleos[editar]
En los ltimos aos gran parte de la tecnologa empleada en las distintas generaciones MIPS
ha sido ofrecida como diseos de "IP-cores" (bloques de construccin) parasistemas
embebidos. Se ofertan los ncleos bsicos de 32 y 64 bits, conocidos respectivamente
como 4K y 5K respectivamente, y con licencias MIPS32 y MIPS64. Estos ncleos pueden ser
combinados con unidades aadidas tales como FPUs, sistemas SIMD, dispositivos de E/S,
etc.
Los ncleos MIPS han sido comercialmente exitosos, siendo empleados actualmente en
muchas aplicaciones industriales y de consumo. Pueden encontrarse en los ms modernos
routers Cisco, TP-Link y Linksys , cablemdems y mdems ADSL, tarjetas inteligentes,
controladoras de impresoras lser, decodificadores de TV, robots, ordenadores de mano,
Sony PlayStation 2 y Sony PlayStation Portable.
En mviles y PDA's, sin embargo, el ncleo MIPS fue incapaz de desbancar a su competidor
de arquitectura ARM.
Programacin y emulacin[editar]
Existe un simulador MIPS R2000/R3000 totalmente libre llamado SPIM compatible con varios
sistemas operativos (especficamente Unix o GNU/Linux; Mac OS X; MS Windows 95, 98, NT,
2000, XP y DOS) ideado para el aprendizaje de la programacin en ensamblador MIPS y de
los conceptos generales del ensamblador RISC:http://www.cs.wisc.edu/~larus/spim.html
Goldstine lo hizo circular con slo el nombre de von Neumann escrito en l, para
consternacin de Eckert y Mauchly. El artculo fue ledo por docenas de compaeros de
trabajo de Von Neumann en Amrica y Europa, e influenci la siguiente hornada de diseos
de computadoras.
Posteriormente, Turing desarroll un informe tcnico detallado, Proposed Electronic
Calculator, describiendo el Motor de Computacin Automtico (Automatic Computing Engine,
ACE). Present ste al Laboratorio Nacional de Fsica Britnico el 19 de febrero de 1946. A
pesar de que Turing saba por su experiencia de guerra en el Parque Bletchley que su
propuesta era factible, el secretismo mantenido durante muchas dcadas acerca de los
ordenadores Colossus le impidi manifestarlo. Varias implementaciones exitosas del diseo
ACE fueron producidas.
Los trabajos de ambos, von Neumann y Turing, describan ordenadores de programas
almacenados, pero al ser anterior el artculo de von Neumann, consigui mayor circulacin y
repercusin, as que la arquitectura de computadoras que esboz adquiri el nombre de
arquitectura von Neumann.
En 1945, el profesor Neumann, que estaba trabajando en la escuela Moore de ingeniera de
Filadelfia, donde el ENIAC haba sido construido, emiti en nombre de un grupo de sus
compaeros de trabajo un informe sobre el diseo lgico de los ordenadores digitales. El
informe contena una propuesta muy detallada para el diseo de la mquina que desde
entonces se conoce como el EDVAC (electronic discrete variable automatic computer). Esta
mquina ha sido recientemente completada en Amrica, pero el informe de Von Neumman
inspir la construccin de la EDSAC (electronic delay-storage automatic calculator) en
Cambridge.
En 1947, Burks, Goldstine y Von Neumann, publicaron un informe en el que describen el
diseo de otro tipo de mquina (una mquina paralela en este momento) que debera ser muy
rpida, capaz de hacer 20.000 operaciones por segundo. Sealaron que el problema
persistente en la construccin de tal mquina estaba en el desarrollo de una memoria
adecuada, todos los contenidos de los cuales fueron instantneamente accesibles, y al
principio se sugiri el uso de un tubo especial -llamado Selectron- que haba sido inventado
por los laboratorios de Princeton de la RCA. Estos tubos son caros y difciles para fabricar, as
Von Neumman decidi construir una mquina basada en la memoria de Williams. Esa
mquina que se complet en junio de 1952 en Princeton se ha conocido como MANIAC I. El
diseo de esta mquina que ha sido inspirado de una docena o ms de mquinas que estn
actualmente en construccin en Amrica.
Clculo automtico en el laboratorio nacional de fsica. Uno de los equipos digitales ms
modernos que incorpora novedades y mejoras en la tcnica de la computacin electrnica ha
SSEM
ENIAC
BINAC
Manchester Mark I
EDSAC
EDVAC
CSIRAC
SEAC
Pilot ACE
SWAC
Computadora Whirlwind
UNIVAC 1101