Instruction manuals y algebra de boole">
Algebra Booleana
Algebra Booleana
Algebra Booleana
Tema 1: Fundamentos.
lgebra de Boole. Simplificacin de Funciones Lgicas.
v = wx + x y + yz + x z
c)
w = x( x + y ) + z + zy
d)
f = A + AB + ( A + B)C + ( A + B + C ) D
e)
g = AB + AC + BCD + D
3.- Una funcin de 3 variables f(a, b, c) ha de tomar el valor cero cuando la variable b se
encuentre en estado uno y la variable a no est en estado uno. En los dems casos
posibles ha de adoptar el estado uno.
a) Realizar la tabla de verdad de esta funcin.
b) Obtener las expresiones cannicas de suma de productos y de producto de
sumas.
3.- Disear un circuito digital que sea capaz de detectar temperaturas comprendidas
entre T1 y T2, por un lado, y entre T3 y T4 por otro, verificndose:
T1 < T2 < T3 < T4
Suponer que el sistema toma informacin a partir de cuatro sensores trmicos capaces
de detectar si la temperatura es mayor que una dada. Implementar el circuito con puertas
NAND. Implementarlo tambin con puertas NOR.
4.- Realizar un circuito lgico que tenga por entradas los 4 bits de un nmero en cdigo
Gray, y por salidas 4 bits del nmero correspondiente en binario. Hacer lo mismo para
la situacin contraria. Implementar ambos circuitos con puertas XOR.
6.- Se desea transmitir una informacin codificada en binario natural entre dos lugares
alejados fsicamente. Para proteger al sistema frente a posibles errores en la transmisin,
se desea aadir un bit de paridad par. Disear el circuito lgico que genere dicha
paridad e implementarlo con puertas XOR.
2.- Sea un sistema digital que dispone de 16 lneas de peticin de servicio activas en
baja. Disear un circuito que nos muestre a travs de 2 displays el nmero de la lnea de
peticin de servicio de mayor prioridad activa en cada instante. Si no hay ninguna
activa, no mostrar nada. Hacer el diseo con dos codificadores de prioridad 148, dos
conversores de cdigo 48 y dos displays. Utilizar las puertas que sean necesarias.
3.- Se dispone de dos circuitos integrados. El primero de ellos contiene dos sumadores
completos de 2 bits, y el segundo es un multiplexor 151.
Utilizando los dos circuitos anteriores y los inversores que se precisen, disear un
circuito capaz de detectar la presencia de 3 y slo 3 bits a 1 en palabras de 6 bits en
paralelo.
6.- Disear un circuito que realice la suma de un nmero A de 4 bits (a3a2a1a0) con el
mayor de los dos nmeros B (b3b2b1b0) y C (c3c2c1c0). Los tres nmeros estn
codificados en el sistema binario natural. Si los nmeros B y C son iguales, el resultado
ha de ser igual al nmero A. Utilizar para el montaje los circuitos combinacionales
integrados que sean necesarios.
7.- Disear un sumador aritmtico en cdigo BCD para nmeros positivos de una cifra a
partir de dos sumadores integrados 83 y las puertas lgicas que sean necesarias.
Generalizarlo para sumar nmeros BCD de ms de una cifra.
8.- Disear:
a) Un circuito sumador-restador de 3 bits y signo. Utilizar para ello un circuito
sumador 83 y las puertas XOR que sean necesarias.
b) Un detector de rebasamiento para el sumador-restador del apartado anterior.
c) Un sumador-restador de 7 bits y signo con detector de rebasamiento.
Carretera
3.- Disear un circuito secuencial asncrono con 2 entradas D y C, y una salida Q, tal
que la salida se haga igual a D en el instante en que C pase de 0 a 1. En el resto de los
casos Q no debe cambiar. Suponer que las dos entradas D y C no pueden cambiar
simultneamente. Implementar el circuito con biestables R-S constituidos por puertas
NAND.
2.- Un circuito secuencial tiene dos entradas (X1, X2) y dos salidas (Z1, Z2). Las entradas
representan un nmero en binario natural N de 2 bits. Si el valor presente de N es mayor
que el valor inmediatamente anterior, entonces la salida Z1 se pone a 1. Si dicho valor es
menor, Z2 se pone a 1. En cualquier otro caso, Z1 = Z2 = 0. Suponer que el circuito se
inicializ hace tiempo.
a) Describir el diagrama de flujo del sistema como autmata de Mealy.
b) Cuntos estados tendr el circuito equivalente de Moore?
c) Disear el circuito con flip-flops tipo D activos con el flanco negativo de la
seal de reloj.
3.- Los nmeros entre 0 y 3, expresados en binario natural, se transmiten en serie por
una lnea de datos Y. Primero se transmite el bit ms significativo, y la transmisin est
sincronizada con una seal de reloj. Se desea disear un circuito secuencial tal que la
salida Z nos entregue un 1 durante el tiempo del segundo bit si la combinacin que lleg
a travs de Y fue 0 3, permaneciendo el resto del tiempo a 0. Por ltimo, la entrada X
es la nica que puede inicializar el sistema: X = 1 provoca el paso al estado inicial, y en
ese estado queda el sistema hasta que X = 0. En el momento que X = 0, de nuevo se
tratar de detectar el 0 o el 3 (X = 1 obliga a Z = 0).
X
Detector
de 0 y 3
Y
Reloj
4.- Disear un divisor de frecuencia por 3 sncrono con flip-flops JK activados por el
flanco negativo.
5.- Disear un sistema secuencial capaz de detectar la secuencia 11010 en una lnea X
de datos serie sincronizados con una seal de reloj C:
a) Con el mnimo nmero de flip-flops.
b) Con un registro de desplazamiento.
6.- Disear un generador de secuencias que, a partir de una seal de reloj C, produzca
las seales S1 a S8 que aparecen representadas en la figura. Utilizar para ello un
contador integrado 161, un decodificador integrado 138 y las puertas NAND que sean
necesarias.
0
10
11
12
13
14
15
Reloj
S1
S2
S3
S4
S5
S6
S7
S8
7.- Construir un registro que permita realizar las siguientes operaciones: escritura desde
un bus, lectura a un bus, complemento, incremento y puesta a cero. Todas ellas debern
ser sncronas salvo la de lectura. Implementarlo con flip-flops JK y la lgica que sea
necesaria.
8.- Disear un registro de desplazamiento de 4 bits con tres seales de control C2, C1 y
C0 tales que:
a) Si C2C1C0 = 000, el registro se pone a cero (reset).
b) Si C2C1C0 = 001, el registro desplaza a la derecha.
c) Si C2C1C0 = 010, el registro mantiene la informacin.
d) Si C2C1C0 = 011, el registro desplaza cclicamente (rotacin) a la derecha.
e) Si C2C1C0 = 100, el registro desplaza a la izquierda.
f) Si C2C1C0 = 101, el registro carga informacin en paralelo.
g) Si C2C1C0 = 110, el registro desplaza cclicamente (rotacin) a la izquierda.
h) Si C2C1C0 = 111, el registro se pone a uno (set).
Todas estas operaciones deben efectuarse en sincronismo con la seal de reloj. Efectuar
el diseo utilizando flip-flops tipo D y los combinacionales integrados que sean
necesarios.
1
Q2
Q1
Q3
J0
Q0
C0 FF0
Q1
J1
C1 FF1
J2
Q2
C2 FF2
J3
Q3
C3 FF3
K0 Rd0 Q0
K1 Rd1 Q1
K2 Rd2 Q2
K3 Rd3 Q3
Clock
Inicializacin
10.- Disear un contador binario sncrono de mdulo 16 con flip-flops JK activados por
flanco. Generalizar el montaje para cualquier contador de mdulo 2n, con n entero.
11.- Construir un circuito secuencial con una entrada asncrona X y una salida S tal que
al introducir un pulso por X, en S aparezca un pulso en sincronismo con una seal de
reloj y de anchura igual a su perodo, independientemente del tiempo en el que X se
mantenga en 1. Hacer el diseo:
a) Con el mnimo nmero de flip-flops.
b) Con un registro de desplazamiento.