Arquitecturas Harvard y Von Neumann

Arquitecturas Harvard y Von Neumann
La arquitectura de Von Neumann es caracterizada por los procesadores que poseen el

mismo dispositivo de almacenamiento en donde coexisten tanto datos como instrucciones.
Las instrucciones y los datos son almacenados en el mismo formato dentro de la misma
memoria, lo que quiere decir que las instrucciones son datos y comparten el mismo bus de
datos en su transmisión. En principio un programa en ejecución se puede modificar a sí
mismo y en práctica usualmente esto significa que un error ocurrió. La ventaja de este tipo
de arquitectura es que es eficiente en la utilización de la memoria pero su desventaja es
que los tipos de datos no pueden ser reconocidos sin ambigüedad.
La arquitectura se compone de las siguientes unidades o bloques:

Unidad de memoria principal
Unidad aritmético-lógica.
Unidad de control.
Unidad de entrada y salida.
La arquitectura Harvard esencialmente posee una diferencia muy marcada con respecto a la
arquitectura Von Neumann, la cual es que los procesadores utilizan dispositivos de
almacenamiento físicamente separados para el manejo de instrucciones y datos. El acceso
a cada espacio de memoria puede llegar a ser mediante buses distintos, es decir, existe un
bus de datos y un bus de instrucciones; pero lo más habitual es que exista un único bus de
direcciones, en cuyo caso debe existir alguna señal de control que permita diferenciar a que
espacio de memoria hace referencia (señales de Read, Write y Fetch).
Esta arquitectura también se compone de las unidades o bloques de la arquitectura Von

Neumann a diferencia del manejo de memoria con instrucciones y datos. La ventaja de la
estructuración de este tipo de arquitectura es que los tipos de datos pueden ser reconocidos
sin ambigüedad pero es ineficiente en la utilización de la memoria.
Set de Instrucciones
CISC
La abreviación se refiere a de Juego de Instrucciones Complejo (Complex Instruction Set) y

es una arquitectura que realiza el manejo de instrucciones considerando el manejo de los
registros a memoria y con 2 operandos en la Unidad aritmética-lógica. Otra característica de
este tipo de arquitectura es que maneja un conjunto muy amplio de instrucciones y necesita
una codificación densa que a su vez requerirá muchos ciclos de reloj para ejecutarse.
También este tipo de Set de instrucciones posee como desventaja que al realizar una
operación o instrucción, el resultado de esta destruye a uno de los operandos; además el
tamaño de sus instrucciones es variable lo que hace que la duración de ejecución de
instrucciones sea también variable. En cuanto a su programabilidad, las características
antes mencionadas provocan que esta sea difícil de segmentar para su ejecución.
RISC
Esta arquitectura significa Juego de Instrucciones Reducido lo que significa que la ejecución
de sus programas requiere pocos ciclos de reloj para su finalización. Estas instrucciones
pueden ser utilizadas más eficientemente que la de los procesadores CISC con el diseño de
software apropiado, resultando en operaciones más rápidas aprovechando el tamaño fijo de
sus instrucciones. También posee una simplificación para la asignación de registros que no
necesita acceder a la memoria.
Los tipos de instrucciones más frecuentes para la elaboración de las arquitecturas
anteriores son:
 Instrucciones de carga y almacenamiento desde registros de la CPU

 Operaciones de transferencia entre registros
 Operaciones Aritméticas y lógicas
 Operaciones condicionales e incondicionales
 Operaciones de desplazamiento y rotación
En general en la actualidad el tipo de instrucciones para cualquier arquitectura esta dentro

de la siguiente tabla:
Estos tipos de instrucciones son básicos en ambas arquitecturas pero el número de

instrucciones contenidas en ellos hacen que la eficiencia de la ejecución de uno u otro sea
mejor para la resolución de ciertos problemas. Por ejemplo la arquitectura CISC es más
rentable ya que es más sencilla de realizar y por lo tanto más comerciable pero la
arquitectura RISC es más eficiente y resuelve los problemas con mayor rapidez y
normalmente son dedicados a problemas específicos de empresas.

Arquitecturas Harvard y Von Neumann

Cargado por

Copyright:

Formatos disponibles

Arquitecturas Harvard y Von Neumann

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Arquitecturas Harvard y Von Neumann

Cargado por

Copyright:

Formatos disponibles

Arquitecturas Harvard y Von Neumann

La arquitectura de Von Neumann es caracterizada por los procesadores que poseen el

La arquitectura se compone de las siguientes unidades o bloques:

Esta arquitectura también se compone de las unidades o bloques de la arquitectura Von

La abreviación se refiere a de Juego de Instrucciones Complejo (Complex Instruction Set) y

 Instrucciones de carga y almacenamiento desde registros de la CPU

En general en la actualidad el tipo de instrucciones para cualquier arquitectura esta dentro

Estos tipos de instrucciones son básicos en ambas arquitecturas pero el número de

También podría gustarte