UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad Del Perú, DECANA DE AMÉRICA)

VICERRECTORADO ACADÉMICO DE PREGRADO

FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA

Curso: Laboratorio de circuitos digitales

Docente: Casimiro Pariasca Oscar Armando

Alumno: Escobedo Contreras Roberto Gaspar

Código: 20190263

SECCIÓN: L17

Laboratorio 1: Puertas lógicas universales: NAND y NOR

Fecha de entrega: 12/10/22

Lima – Perú
2022
CUESTIONARIO PREVIO:

Para ser enviado como Informe Previo, vía el classroom, antes de la clase práctica.

1. ¿Por qué a las puertas NAND y NOR se les conoce comúnmente como puertas lógicas
universales?
Una puerta lógica universal es una puerta que puede implementar cualquier función
booleana sin necesidad de utilizar ningún otro tipo de puerta lógica. La puerta NAND y
NOR son puertas universales. Esto significa que pueden generar cualquier expresión
booleana lógica utilizando solo puertas NOR o solo puertas NAND.

2. Enuncie el teorema de Morgan.

El teorema de Morgan es muy útil para el desarrollar circuitos digitales, debido a que
permite obtener la función de una compuerta lógica con la combinación de otras
compuertas lógicas.

Primer teorema de DeMorgan

Una puerta NOR es equivalente a una puerta AND burbujeada. Para la expresión
booleana de la puerta AND burbujeante se puede expresar mediante la siguiente
ecuación.

Puerta NOR:
𝑍 = ̅̅̅̅̅̅̅̅
𝐴+𝐵

PARA la puerta AND burbujeada:

𝑍 = 𝐴̅ ∙ 𝐵̅

Por lo tanto, la ecuación se puede escribir, como:

𝑍 = ̅̅̅̅̅̅̅̅
𝐴 + 𝐵 = 𝐴̅ ∙ 𝐵̅

Como las puertas NOR y AND burbujeada son intercambiables, es decir, estas puertas
tienen salidas exactamente iguales para el mismo conjunto de entradas.

Segundo teorema de DeMorgan

Una puerta NAND es equivalente a una puerta OR burbujeada. Para la expresión

booleana de la puerta OR burbujeante se puede expresar mediante la siguiente
ecuación.

Puerta NAND:
𝑍 = ̅̅̅̅̅̅
𝐴∙𝐵

Para la puerta OR burbujeada:

𝑍 = 𝐴̅ + 𝐵̅
 Por lo tanto, la ecuación se puede escribir, como:

𝑍 = ̅̅̅̅̅̅
𝐴 ∙ 𝐵 = 𝐴̅ + 𝐵̅

Dado que las puertas NAND y OR burbujeada son intercambiables, es decir, ambas
puertas tienen salidas iguales para el mismo conjunto de entradas.

3. Utilizando puertas NAND implemente las siguientes expresiones:

(a) X = (/A) + B; Nota: / denota inversión

(b) X = A . (/B); Nota: / denota inversión

4. Utilizando puertas NOR implemente las siguientes expresiones:

• X = (/A) + B ; Nota: / denota inversión
 • X = A . (/B); Nota: / denota inversión

5. Utilizando el algebra de Boole y solo las compuertas NAND del CI 7400 implementar y
verificar la tabla de verdad de un circuito que sea equivalente a:

- Un inversor:

- Una compuerta AND de dos entradas:

- Una compuerta OR de dos entradas:

- una compuerta NOR de dos entradas:

- Una compuerta XOR de dos entradas:

 - Una compuerta XNOR de dos entradas:

- Una compuerta NAND de tres entradas:

6. Repetir el paso (5) utilizando solo las compuertas NOR del CI 7402.

- Un inversor:
- Una compuerta OR de dos entradas:

- Una compuerta AND de dos entradas:

- Una compuerta NAND de dos entradas:

- Una compuerta XOR de dos entradas:

- Una compuerta XNOR de dos entradas:

- Una compuerta NOR de tres entradas:

7. Cualquier entrada "no utilizada" a las puertas lógicas debe conectarse directamente a
un nivel lógico "1" o un nivel lógico "0" por medio de un " Resistencia pull-up ”o“ Pull-
down ” para producir una señal lógica fija. Explique por qué? ¿Cuál sería el valor de
estas resistencias?

La resistencia pull-up mantiene un estado en el pin mientras el pulsador no es

accionado, es estado activo del botón es nivel bajo cuando se presiona.

La resistencia pull-down mantiene un estado bajo mientras el pulsador no es

accionado, es estado activo del botón es nivel alto cuando se presiona.

El valor normal de una resistencia pull-up esta entre 1k a 10k ohms.

8. Para el enunciado planteado diseñar el circuito lógico correspondiente utilizando solo

compuertas NAND ó solo compuertas NOR:

“Diseñar un circuito lógico para generar una salida a nivel ALTO si y sólo si la entrada,
representada por un número binario de 4 bits, es mayor que doce o menor que tres.
Desarrolle primero la tabla de verdad y después dibuje el diagrama lógico”

TABLA DE VERDAD
N A B C D X
0 0 0 0 0 1
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 0
11 1 0 1 1 0
12 1 1 0 0 0
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 1
9. Para los circuitos mostrados, presentar la función lógica de salida correspondiente y su
tabla de verdad.

Parte A:

Función lógica:
𝑋 = 𝐴̅ + (𝐴̅ ∙ 𝐵) + (𝐴 ∙ 𝐶)

Tabla de verdad:

A B C X
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1

Parte B:

Función lógica:

𝑋 = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
(𝐴̅ ∙ 𝐵) + (𝐴̅ ∙ 𝐶 ∙ 𝐷) + (𝐷 ∙ 𝐵. 𝐷 ̅)
Tabla de verdad:

A B C D X
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1

Parte C:

Función lógica:

𝑋 = (𝐴 ∙ 𝐵̅ ) + (𝐴̅ ∙ 𝐵)

Tabla de verdad:

A B X
0 0 0
0 1 1
1 0 1
1 1 0

Parte D:
 Función lógica:
̅̅̅̅̅̅̅̅̅
𝐹1 = (𝐴 + (𝐵̅ ∙ 𝐶)) + ((𝐴 ̅ ∙ 𝐵) ∙ 𝐷) + ((𝐴̅ ∙ 𝐵) ∙ 𝐷
̅)

𝐹2 = (𝐴̅ ∙ 𝐵) + 𝐷
Tabla de verdad para F2:

A B C D X
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1

10. Para los circuitos anteriores (pasos 8 y 9), dibujar la señal de salida correspondiente
para las entradas mostradas según corresponda:

11. Utilizando el software de simulación, verificar el funcionamiento y la tabla de verdad

de c/u de los circuitos anteriores. Enviar los archivos fuente de simulación.