Teoría de Muestreo, Discretización y

Reconstrucción de Señales
Edward Patiño, Paola Rique, Edwin Vargas
Facultad de Ingeniería
Programa de Ingeniería Electrónica extensión Tunja
Universidad Pedagógica y Tecnológica de Colombia
Tunja, Boyacá - Colombia

I. TEORÍA DE MUESTREO

A. Muestreo de señales en MATLAB

Se implemento el siguiente esquema en Simulink de
Matlab donde: la señal 𝑋(𝑡) (señal original) genera una señal
senoidal y una señal triangular a una frecuencia de 600𝐻𝑧 con
amplitud de 2𝑉𝑝𝑝; la señal 𝑀(𝑡) (señal muestreadora) tiene
un ciclo de trabajo del 20%, una amplitud de 1𝑉𝑝𝑝 con un
offset de 0.5𝑉𝐷𝐶 y una frecuencia que tiene que cumplir
ciertos criterios que más adelante se especifican.

Fig. 2 Muestreo de la señal senoidal con una Fm=4,8KHz

Para generar la señal 𝑋(𝑡) con forma triangular se tuvo

que utilizar un bloque “Repeating Sequence”.

Fig. 1 Montaje de muestreo de señales en MATLAB

La señal 𝑋𝑚(𝑡) (señal muestreada) está definida en el

tiempo de forma discreta, esta señal se obtiene haciendo una
multiplicación punto a punto de la señal original con la señal
muestreadora.
1) Criterio de muestreo de Nyquist
El criterio de Nyquist dice que la frecuencia de la señal de
muestreo de una señal análoga debe ser igual o mayor al doble Fig. 3 Muestreo de la señal triangular con una Fm=4,8KHz
del ancho de banda de esta señal análoga [1]. La señal análoga
𝑋(𝑡) tiene una frecuencia de 600𝐻𝑧 , la frecuencia que se Se puede ver como la señal muestreada en ambas figuras
escogió para señal muestreadora es de 4,8𝐾𝐻𝑧, con lo cual se está definida en el tiempo de forma discreta, presentando
cumple el criterio de Nyquist. zonas de “recorte” donde no está definida la señal.
2) Criterio de Nyquist al limite
Para cumplir con el criterio de Nyquist al límite, se usó una
frecuencia en la señal muestreadora apenas del doble de
frecuencia de la señal original, ósea de 1,2𝐾𝐻𝑧.
 Fig. 4 Muestreo de la señal senoidal con una Fm=1,2KHz Fig. 6 Muestreo de la señal senoidal con una Fm=300Hz

Fig. 5 Muestreo de la señal triangular con una Fm=1,2KHz Fig. 7 Muestreo de la señal triangular con una Fm=300Hz

Se puede observar que con una frecuencia de muestreo al Se puede observar que al tener una frecuencia en la señal
límite del criterio de Nyquist la señal muestreada en cada una muestreadora menor a la frecuencia de la señal original, en
de las figuras anteriores tiene menos tiempo de discretización este caso, de la mitad, se esta perdiendo información de todo
y zonas más grandes de “recorte” donde la señal reconstruida un ciclo de la señal original, en caso de que esta señal tenga
no está definida, en comparación con las simulaciones una frecuencia cada vez menor, la perdida de información al
anteriores. En la simulación de la señal seno, se puede momento de muestrear la señal original va a ser mayor.
observar que el valor máximo de la señal muestreada es de
0,5, con lo cual, al interpolar los valores muestreados para B. Reconstrucción de señales en MATLAB
hacer una reconstrucción, la señal resultante será diferente de
1) Retenedor de orden cero
la señal original.
Se implemento el mismo esquema de Matlab usado
3) Incumpliendo el criterio de Nyquist anteriormente, pero añadiendo un retenedor de orden cero en
Para incumplir el criterio de Nyquist se utilizó una la salida de la señal muestreada 𝑋𝑚(𝑡) para obtener la señal
frecuencia en la señal muestreadora de 1/2 de la frecuencia 𝑋𝑧𝑎ℎ(𝑡), se harán las mismas pruebas anteriores donde se
de la señal de origen, es decir, una frecuencia de 300𝐻𝑧. varió la frecuencia de la señal muestreadora para ver que
ocurre en este caso, con la señal 𝑋𝑧𝑎ℎ(𝑡).
 Fig. 8 Esquema reconstrucción de señales en Matlab con retenedor de
orden cero

a) Criterio de muestreo de Nyquist

La frecuencia que se escogió para la señal muestreadora es
de 4,8𝐾𝐻𝑧, con lo cual se cumple el criterio de Nyquist.

Fig. 10 Reconstrucción de la señal triangular con una Fm=4,8KHz

Se puede observar que al hacer la reconstrucción de la

señal original con una frecuencia de la señal muestreadora que
cumple el criterio de Nyquist, se obtiene una señal continua
en el tiempo y discreta en amplitud que se asemeja bastante a
la señal original.
b) Criterio de Nyquist al limite
Se usó una frecuencia en la señal muestreadora apenas del
doble de frecuencia de la señal original, ósea de 1,2𝐾𝐻𝑧.

Fig. 9 Reconstrucción de la señal senoidal con una Fm=4,8KHz

Fig. 11 Reconstrucción de la señal senoidal con una Fm=1,2KHz

 Fig. 12 Reconstrucción de la señal triangular con una Fm=1,2KHz Fig. 14 Reconstrucción de la señal triangular con una Fm=300Hz

La señal senoidal se perdió totalmente al hacer la Con esta frecuencia baja, la señal reconstruida es una línea
reconstrucción ya que lo puntos de muestreo coincidían con recta en cero, ya que el retenedor toma el primer valor que deja
su cruce por cero, mientras que de la señal triangular tiene muy pasar la señal muestreadora, y como la frecuencia
poca información para su reconstrucción, con esto se puede seleccionada es múltiplo par de la frecuencia de la señal
ver que usar el criterio de Nyquist al limite no garantiza poder original, coincide que el muestreo siempre es en el cruce por
recuperar la señal original al ser reconstruida. cero de la señal original, con lo cual no se puede reconstruir.
Por esto es importante elegir una frecuencia se muestreo que
c) Incumpliendo el criterio de Nyquist cumpla con el criterio de Nyquist.
Se utilizó una frecuencia en la señal muestreadora de 1/2
de la frecuencia de la señal de origen, es decir, una frecuencia 2) Retenedor de orden uno
de 300𝐻𝑧. Los retenedores de orden n no son prácticos ya que causan
retraso, ruido y además su implementación no es sencilla, el
retenedor de orden uno presenta un retraso de una muestra al
momento de presentar su señal y presenta cierto ruido como
se vera en las siguientes simulaciones.
El esquema del retenedor de orden uno que se implementó
en simulación es el siguiente:

Fig. 15 Esquema reconstrucción de señales en Matlab con retenedor de

primer orden

Fig. 13 Reconstrucción de la señal senoidal con una Fm=300Hz Las frecuencias usadas en las simulaciones con este
esquema son las mismas que en el esquema anterior para
poder hacer la comparación de los dos sistemas.
a) Criterio de muestreo de Nyquist
 Fig. 16 Reconstrucción de la señal senoidal con una Fm=4,8KHz Fig. 18 Reconstrucción de la señal senoidal con una Fm=1,2KHz

Fig. 17 Reconstrucción de la señal triangular con una Fm=4,8KHz Fig. 19 Reconstrucción de la señal triangular con una Fm=1,2KHz

En comparación con la señal reconstruida con el retenedor Con el criterio de Nyquist al límite y el retenedor de orden
de orden cero, las señales reconstruidas con el retenedor de cero, las señales reconstruidas no se parecen en nada a las
orden uno presenta ruido y un pequeño desface de la señal señales originales.
reconstruida con la señal original.
a) Incumpliendo el criterio de Nyquist
b) Criterio de Nyquist al limite
 Fig. 22 Diagrama estructural interno de AD633

El AD633 se utiliza en distintas aplicaciones, Modulación,

Demodulación, control automático de ganancia, medición de
potencia, amplificadores controlados por voltaje y dobladores
de frecuencia, para el caso particular se utilizó como
multiplicador, el esquema es el siguiente.
Fig. 20 Reconstrucción de la señal senoidal con una Fm=300Hz

Fig. 23 Conexiones básicas para el multiplicador

La entrada de offset no se utiliza, si se requiere obtener la

señal original, se puede utilizar una etapa de amplificación a
la salida, las entradas son una señal sinusoidal con 5𝑉𝑝𝑝 y
frecuencia de 600𝐻𝑧, una señal cuadrada de 1𝑉𝑝𝑝, entre 1 −
0𝑉, con una frecuencia de 3,6𝐾ℎ𝑧, la salida 𝑊 se muestra en
el osciloscopio.

Fig. 21 Reconstrucción de la señal triangular con una Fm=300Hz

Al igual que con el criterio de Nyquist al límite, al

incumplir este criterio la señal reconstruida no se parece en
nada a la señal original y las señales no alcanzan a presentar
patrones periódicos tampoco.

C. Multiplicador análogo
El multiplicador se realiza con AD633, es un multiplicador
de cuatro cuadrantes, alimentación entre 8 y 18v dual,
frecuencia máxima de 5MHz, internamente posee 2 Fig. 24 Señal Muestreada a 3.6kHz (Salida del multiplicador)
amplificadores de ganancia unitaria y alta impedancia, un
bloque de multiplicación y uno de suma, para aplicarle una Al usar la FFT del osciloscopio podemos ver los espectros
señal de offset, si se requiere, el Diagrama de estructura de la señal, la señal original es de 600𝐻𝑧, por lo tanto, la
interna se muestra a continuación. frecuencia fundamental debe ser un impulso centrado en esa
frecuencia, al ser muestreada, el espectro se desplaza hasta
𝐹𝑜 ± 𝐹𝑚, por lo tanto, debe haber 2 impulsos en 4,2𝐾𝐻𝑧 y
en 3𝐾𝐻𝑧, el diagrama de espectros se muestra a continuación.
 Fig. 25 Diagrama de espectros para el multiplicador
Fig. 27 Señal reconstruida por el LF398

D. Retenedor de orden cero Como se puede ver, a la final se obtiene la señal original,
Para el retenedor de orden cero se utiliza un LF398, el cual cuyo espectro es un impulso centrado en la frecuencia
es un circuito retenedor, los circuitos retenedores mantienen fundamental.
el voltaje de entrada determinado tiempo, este tiempo está
definido por el alto de una señal cuadrada, al igual el tiempo II. SISTEMAS DE ADQUISICIÓN Y DISTRIBUCIÓN DE DATOS
entre cada flanco ascendente define cada cuanto se mantiene
El dispositivo SAD que selecciono el grupo fue la TAD
el voltaje de entrada, de igual forma el circuito debe cumplir
USB-6218.
el teorema de Nyquist, así que la señal lógica debería tener una
frecuencia mayor a 2 ∙ 3,6𝐾ℎ𝑧, es decir, mayor a 7,2𝐾𝐻𝑧, se
colocara una señal de 14𝐾𝐻𝑧 , la topología a usar es la A. Datos técnicos
siguiente.
TABLA I
DATOS TECNICOS LAS ENTRADAS ANALOGAS DEL SAD USB-6218
16 diferencial
Canales
32 simple referenciado
Resolución 16 bits
Canal único 250KS/s
Tasa de actualización Multicanal 250KS/s
Mínimo 0S/s
Voltaje de entrada ±2V, ±1V, ±5V, ±10V
Tiempo de conversión 50ns

Fig. 26 Conexiones del LF398

TABLA II
DATOS TECNICOS LAS SALIDAS ANALOGAS DEL SAD USB-6218
El condensador 𝐶ℎ cumple la función de sirve como
memoria del retenedor, este guarda el voltaje hasta el nuevo Canales 2
flanco ascendente, modificando el voltaje retenido por otro Resolución 16 bits
valor, la entrada del retenedor, es la señal de salía del
multiplicador, colocándole una frecuencia adecuada, la salida Tasa de actualización 250KS/s
debe ser la reconstrucción de la señal senoidal original, a Voltaje de salida ±10V
continuación, se muestra la señal de salida del retenedor en el
Corriente de salida ±2mA
osciloscopio.
Tiempo de conversión 50ns
Tecnología TTL

TABLA III
DATOS TECNICOS DE LAS I/O DIGITALES DEL SAD USB-6218
Entradas digitales 8
Salidas digitales 8
Resistencias pull-down 47KΩ±1%
B. Modos de operación
Los modos de operación del sistema son: muestreo
continuo, por número de muestras y por demanda. Estos
modos de operación tienen las siguientes configuraciones:

TABLA IV
MODOS DE CONFIGURACIÓN DEL SAD
Configuración Descripción Aplicación
DIFF Utiliza dos entradas simples Lectura de sistemas
para tomar el valor de de medición tipo
entrada, dando como puente. Registro de
resultado la diferencia de mediciones con alta Fig. 29 Venta de visualización de componentes para entrada analógica
valores entre las dos
impedancia.
entradas.
RSE Utiliza una solo entrada y el Modelos de
dato entregado corresponde medición variados.
al valor del puerto
referenciado a la tierra del
sistema.

NSE Toma como referencia un Mediciones de

punto que no puntos aleatorios
necesariamente corresponde dentro de un sistema.
a la tierra.

Fig. 30 Salida del visualizador aplicando a la entrada una señal senoidal de

C. Entrada análoga al SAD 100Hz a 8Vpp
Como primer paso es necesario configurar la entrada
analógica a utilizar, directamente desde el asistente DAQ, para Debido a la velocidad de muestras y resolución del
nuestro caso particular la entrada ai0, correspondiente al pin dispositivo usado es posible visualizar la señal de entrada de
15, posteriormente en la misma ventana de configuración se forma similar al osciloscopio sin retardo perceptible.
procede a ingresar los valores máximos y mínimos de la
unidad a medir, en este caso voltaje, es necesario seleccionar D. Generación de salida análoga para el SAD
el tipo de muestreo a utilizar en este caso ‘continuous Al igual que en el caso anterior, para este se utiliza el
samples’, luego se realizan las configures pertinentes de las asistente DAQ, pero teniendo en cuenta que no se configurará
entradas del asistente tales como: número de muestras, el como lector de entrada sino de salida, lo que implica que los
tiempo de muestreo y es Stop del sistema; por último, se parámetros y elementos cambian, teniendo en cuenta las
procede a conectar un visualizador en la salida, esto con el fin especificaciones dadas en el ejercicio se procede a
de observar la señal muestreada, el visualizador se encuentra interconectar un generador de funciones interno a una de las
en los componentes silver graph de la pantalla de entradas del asistente de funciones, posteriormente, se hace
visualización de componentes. necesario configurar la amplitud y frecuencia de dicha señal,
limitado por las especificaciones del dispositivo a utilizar ,
luego se extrae la información de frecuencia de la señal y se
conecta a la entrada rate del asistente, por último se configura
el puerto ao0 como salida analógica, con un rango de ±10V y
con un tipo de muestreo n-samples.

Fig. 28 Programación en LabVIEW para visualizador de señal de entrada

analógica

Fig. 31 Programa en Labview para generador de señales con salida

analógica
 Fig. 35 Ventana de visualización, del lector y reconstrucción de señales

Al realizar la lectura y reconstrucción el sistema presenta

inconvenientes en las configuraciones de N-samples y
continuous simples por lo que fue necesario generar una serie
de timers, que funcionaran con tiempo de muestreo entre la
lectura y la reconstrucción, adicional la configuración tuvo
que ser por demanda a una muestra debido a que la función de
muestreo simultaneo del sistema no funcionó.

III. PREGUNTAS
Fig. 32 Ventana de visualizador del generador
A. ¿Qué es un circuito PLL (Phase Locked Loop)? ¿Cuál
Teniendo en cuenta que el dispositivo usado es de es su principio de operación y que aplicaciones tiene?
muestreo rápido, se muestra la señal generada en el programa Un PLL (Phased Locked Loop – Bucle de Fase Fija) es un
de forma similar a la observada en el osciloscopio, pero en este circuito que permite controlar la frecuencia y fase de un
último se presenta un instante de tiempo en el que no se oscilador controlado por tensión mediante una señal externa
muestra información (Vout=0V), el cual no se presenta en el [2].
visualizador del programa, esto puede deberse a la cantidad de
muestras utilizadas y el tiempo entre ellas, sabiendo que al B. ¿Cómo se podría utilizar un circuito multiplicador para
variar dichos parámetros el instante “nulo” se presenta con la modulación de amplitud?
más o menos ocurrencia.
Mirando el datasheet del integrado AD633, se puede hacer
un modulador utilizando la siguiente configuración.
E. Lectura y reconstrucción de una señal con el SAD
El siguiente es un esquema que muestra el montaje de
adquisición y reconstrucción de señales análogas.

Fig. 33 Montaje adquisición y reconstrucción de señales análogas con un

sistema SAD
Fig. 36 Modulador de amplitud lineal

El sistema de lectura y reconstrucción de señales basa su

funcionamiento en los ejercicios desarrollados en los ítems C. Como se puede convertir una señal de pulsos digitales
anteriores, en este caso se realiza un complemento entre (encoder) a un valor de frecuencia para ser visualizado
ambas, es decir, internamente se presenta una conexión entre en una curva en LabVIEW o MATLAB
la salida del lector (ADC) y la entrada del conversor DAC, Para hacer la adquisición de frecuencia digitalmente, y
haciendo uso el asistente de funciones de la DAQ. esta es una frecuencia baja, se puede utilizar un contador o
tiempo base, el flanco de subida de la señal de entrada indicara
el numero de veces que el tiempo base debe ser contado, con
esto se puede calcular la frecuencia de la señal de entrada.

Fig. 37 Señal digital con respecto al tiempo base [3]

Fig. 34 Programa de Lector y reconstrucción de señales LabVIEW Posteriormente la conexión con la DAQ permitirá hacer la
visualización en LabVIEW. Luego se configura la adquisición
de frecuencia como una tarea del contador en Measurement &
Automation Explorer (MAX), indicando el terminal de entrada
al que se conectó la señal a medir.
 TABLA V
INTEGRADOS VCO
LMX2592 Sintetizador de frecuencia de banda ancha con VCO
integrado
LMX2581E Sintetizador de frecuencia de banda ancha con VCO
integrado
TRF3722 Modulador de cuadratura de 400 MHz a 4,2 GHz con
banda ancha integrada PLL / VCO

D. Conversores ADC sigma delta

El modulador sigma delta es un sistema de respuesta
negativa, análogo a un amplificador de bucle cerrado. El bucle
contiene un ADC y DAC de baja resolución, esta estructura
básica se implementa como un sistema analógico para ADCs,
donde el cuantificador es el bloque en el que se lleva a cabo el
Fig. 38 Pantalla de captura de la configuración en el ‘Measurement & muestreo [5].
Automation Explorer’ (MAX) [3]
CONCLUSIONES
Posteriormente al hacer configurado el sistema, se podrán
ver los datos usando el entorno de LabVIEW. Se pudo comprobar que la teoría de muestreo de Nyquist
es importante cumplirla para hacer muestreo de señales, ya
que, si no se cumple, la información que se pierde de la señal
IV. PARA INVESTIGAR
es tanta que, posteriormente al intentar hacer la reconstrucción
de la señal no se podría, o la señal que se obtenga no
A. ¿Qué es un retenedor de primer orden? Su modelo y
corresponderá con la señal que inicialmente se muestreo.
aplicaciones
El retenedor de primer orden mantiene el valor de la Al usar la tarjeta de adquisición de datos, se pudo observar
muestra anterior, el de la actual y mediante extrapolación la señal de entrada de forma similar a la visualización que
predice el valor de la siguiente muestra. La ecuación que brinda el osciloscopio ya que la velocidad de muestras y
describe su funcionamiento es la siguiente: resolución que se usaron para muestrear, sin embargo, se
puede considerar que, en este caso, la señal esta sobre
𝑥(𝑘𝑇) − 𝑥((𝑘 − 1)𝑇) muestreada o tiene una frecuencia muy baja.
ℎ(𝑘𝑇 + 𝑡) = ∙ 𝜏 + 𝑥(𝑘𝑇)
𝑇 Para el caso de muestreo y retención, el teorema de
𝑑𝑜𝑛𝑑𝑒 0 < 𝜏 < 𝑇 Nyquist, debe cumplirse en todo momento, esto garantiza que
el muestro y la reconstrucción, den como resultado, señales
La señal de salida al utilizar este retenedor es una señal por apropiadas para su procesamiento
secciones:
Para poder muestrear una señal, o reconstruirla se debe
conocer el ancho de banda de la señal, aun así, esto no
garantiza que haya ruido o cambios bruscos en la señal, para
evitar que la señal se salga de determinado rango de frecuencia
se recomienda usar un filtro pasa bajas para garantizar que la
señal nunca sobre pase los limites especificados, y así no se
presente antiliaging.

BIBLIOGRAFÍA
Fig. 39 Entrada y salida de un retenedor de primer orden [4] [1] E. Martinez, “Teoria del muestreo de Nyquist,” 2007. [Online].
Available: http://www.eveliux.com/mx/curso/nyquist.html.
No se encontraron aplicaciones de este retenedor, una [2] Á. Torre, “BUCLES DE FASE FIJA ( PLLs ) ( PHASE LOCKED
posible explicación a esto es que presenta retraso en su LOOPS ),” p. 3.
respuesta y presenta ruido en la reconstrucción de las señales. [3] National Instruments, “Cómo Realizar una Medición de Frecuencia,”
2013. [Online]. Available: http://www.ni.com/tutorial/7111/es/.
[4] C. Augusto, “FUNCIÓN DE TRANSFERENCIA DE UN
B. Circuitos convertidores de frecuencia a voltaje RETENEDOR DE PRIMER ORDEN. CONTROL DIGITAL.,” 2018.
Algunos circuitos conversores de frecuencia a voltaje que [Online]. Available: https://temasdecalculo.com/2018/03/26/1-6-
se encontraron son los siguientes: LM331 de National funcion-de-transferencia-de-un-retenedor-de-primer-orden-control-
digital/.
semoconductor y LM2907, LM2917 de Texas Instruments.
[5] “Principios fundamentales detrás de la topología adc Sigma-Delta,”
2016. [Online]. Available: https://www.arrow.com/es-mx/research-
C. Circuitos integrados VCO and-events/articles/fundamental-principles-behind-the-sigma-delta-
adc-topology.
Los siguientes integrados son osciladores controlados por
voltaje que se encontraron en la página de Texas Instruments: