저항 사다리

저항 사다리는 저항기의 반복 단위로 만들어진 전기 회로입니다.아래에서는 스트링 저항 래더와 R-2R 래더의 2가지 구성에 대해 설명합니다.

R-2R 래더는 래더와 같은 구성으로 정밀한 저항 네트워크의 반복 배치를 사용하여 디지털에서 아날로그로 변환하는 간단하고 저렴한 방법입니다.문자열 저항 래더는 비반복 기준 네트워크를 구현한다.

스트링 저항 래더 네트워크(ADC로 변환)

2개의 기준 전압 사이에 접속되어 있는 다수의 (종종 동일한 치수의) 저항기의 스트링은 저항기 스트링 래더 네트워크입니다.저항기는 참조 전압 사이에서 분압기 역할을 합니다.스트링을 탭할 때마다 다른 전압이 생성되어 다른 전압과 비교할 수 있습니다. 이것이 플래시 ADC(아날로그-디지털 변환기)의 기본 원리입니다.전압이 전류로 변환되는 경우가 많아 R-2R 래더 네트워크를 사용할 수 있습니다.

• 단점: n비트 ADC의 경우 $(\$ 2$^{n})$의 저항이 $필요$하므로 저항의 수는 기하급수적으로 증가하지만 R-2R 저항 래더는 $(\displaystyle 2n)$의 저항만 필요하므로 비트 수에 따라 선형적으로 증가합니다.
• 장점: 동일한 수의 컴포넌트를 사용하여 더 높은 임피던스 값에 도달할 수 있습니다.

R-2R 저항 래더 네트워크(디지털에서 아날로그로 변환)

기본적인 R-2R 저항 사다리 네트워크는 그림 1에 나와 있습니다.비트 a(최상위 비트, MSB) ~ 비트₀ a(최하위 비트, LSB)는_n−1 디지털 로직 게이트에서 구동됩니다.비트 입력은 V = 0(논리 0)과 V = V_ref(논리 1) 사이에서 전환하는 것이 이상적입니다.R-2R 네트워크는 이러한 디지털 비트의 출력 전압_out V에 대한 기여에 가중치를 부여합니다.어떤 비트가 1로 설정되고 어떤 비트가 0으로 설정되었는지에 따라 출력 전압_out(V)은 0에서_ref 최소 스텝의 값을 뺀 값(비트 0)을 가집니다.V의 실제_ref 값(및 로직 0의 전압)은 디지털 ^[1]신호를 생성하는 데 사용되는 기술 유형에 따라 달라집니다.

디지털 값 VAL의 경우 N비트와 0V/V_ref 로직 레벨이 있는 R-2R DAC의 출력 전압_out V는 다음과 같습니다.

${displaystyle V_{o}=V_{ref}\times {tfrac {text{Value}}{2^{N}}}$

예를 들어 N = 5(표준^N 2 = 32) 및 V_ref = 3.3V(표준 CMOS 로직 1 전압)인 경우_out V는 0V(VAL = 0 = 00000₂)와 최대값(VAL = 31 = 11111₂) 사이에서 변화합니다.

$\displaystyle V_{o}=3.3,{\text{V}}\times {tfrac {31}{2^{5}}=3.16575,{\text{V}}}$

단계 포함(VAL = 1 = 00001에₂ 해당)

$\displaystyle \Delta V_{o}=3.3,{\text{\text}V}}\times {tfrac {1}{2^{5}}=0.165125,{\text{}V}}}$

R-2R 래더는 2개의 저항 값(또는 2R 쌍을 병렬로 배치하여 R을 만드는 경우 또는 2R 쌍을 직렬로 배치하여 2R을 만드는 경우)만 필요하기 때문에 저렴하고 비교적 제조가 쉽습니다.속도가 빠르고 출력 임피던스 R이 고정되어 있습니다.R-2R 래더는 전류 분배기의 문자열로 작동하며 출력 정확도는 각 저항이 다른 저항과 얼마나 잘 일치하느냐에 따라 달라집니다.MSB 저항기의 약간의 부정확성은 LSB 저항기의 기여도를 완전히 압도할 수 있습니다.이로 인해 01111₂ ~10000₂ 등 메이저크로스에서의 비단조 동작이 발생할 수 있습니다.사용되는 로직 게이트의 종류와 로직 회로의 설계에 따라 완전한 저항값을 사용하더라도 그러한 큰 교차로에는 과도전압 스파이크가 존재할 수 있다.출력 노드에서 캐패시턴스로 필터링할 수 있습니다(일부 애플리케이션에서는 대역폭 감소가 현저할 수 있습니다).마지막으로 2R 저항은 디지털 출력 임피던스와 직렬입니다.경우에 따라서는 고출력 임피던스 게이트(예: LVDS)가 적합하지 않을 수 있습니다.상기의 모든 이유(및 그 외의 이유)에 의해, 이 타입의 DAC는 비교적 적은 수의 비트로 제한되는 경향이 있습니다.집적회로가 비트수를 14 이상으로 억제하는 경우도 있습니다만, 8비트 이하의 것이 보다 일반적입니다.

R-2R 저항 사다리의 정확도

더 중요한 비트에 사용되는 저항기는 덜 중요한 비트에 사용되는 저항기보다 비례적으로 더 정확해야 합니다. 예를 들어 위에서 설명한 R-2R 네트워크에서는 R/32에 비해 비트-4(MSB) 저항기의 부정확성이 미미해야 합니다.또, 10000에서₂₂ 01111로의 이행시에 발생하는 문제를 회피하려면 , 저비트의 부정확한 합계가 R/32보다 큰폭으로 작을 필요가 있습니다.필요한 정확도는 비트가 추가될 때마다 두 배로 증가합니다. 8비트의 경우 필요한 정확도는 1/256(0.4%)보다 높아집니다.집적회로 내에서는 고정밀 R-2R 네트워크를 박막 기술을 사용하여 단일 기판에 직접 인쇄할 수 있으므로 저항이 유사한 전기적 특성을 공유할 수 있습니다.그래도 필요한 정밀도를 달성하기 위해 레이저 트리밍을 해야 하는 경우가 많습니다.디지털-아날로그 변환기를 위한 이러한 온칩 저항 사다리는 16비트 정확도를 달성한다는 것이 ^[2]입증되었습니다.프린트 회로 기판에서는 개별 컴포넌트를 사용하여 정확도가 1%인 저항은 5비트 회로에 충분하지만 비트 수를 초과하면 정밀 저항의 비용이 계속 증가합니다.10비트 컨버터의 경우 0.1% 정밀 저항을 사용해도 출력의 단조로움을 보장할 수 없습니다.즉, 소프트웨어에서 비선형성을 보정하여 이산 부품으로 형성된 고해상도 R-2R 래더를 사용하는 경우가 있다.이러한 접근방식의 한 예는 Korad 3005 전원장치에서 확인할 수 있습니다.

고르지 않은 릉을 가진 저항 사다리

R-2R 래더의 각 "rung"이 동일한 저항 값을 사용할 필요는 없습니다."2R" 값이 "R" 값과 하위 중요도 릉의 테베닌 등가 저항의 합계와 일치해야 합니다.그림 2는 저항이 동일하지 않은 선형 4비트 DAC를 보여줍니다.

이를 통해 DAC를 한 번에 1비트씩 형성함으로써 이기종 저항 집합에서 상당히 정확한 DAC를 생성할 수 있습니다.각 스테이지에서는, 「rung」및 「leg」의 저항은, 릉치가 다리치에 전회의 등가 저항을 더한 것과 일치하도록 선택된다.릉 저항기와 레그 저항기는 사용 가능한 조합의 수를 늘리기 위해 직렬 또는 병렬로 다른 저항기를 페어링하여 형성할 수 있습니다.이 프로세스는 자동화할 수 있습니다.

「 」를 참조해 주세요.

• 로그 저항 사다리
• 디지털/아날로그 변환기
• 코복스 스피치 씽
• 전압 사다리

레퍼런스

외부 링크

• ECE209: DAC 강의 노트 - 오하이오 주립 대학교
• EE247: D/A 컨버터 - 버클리 캘리포니아 대학교
• 간이 DAC/ADC 강의 노트 - 미시간 대학교
• 디지털-아날로그 변환기(슬라이드) - 조지아 테크
• 튜토리얼 MT-014: 문자열 DAC 및 완전 디코딩 DAC - 아날로그 디바이스
• 튜토리얼 MT-015: 바이너리 DAC - 아날로그 디바이스
• 튜토리얼 MT-016: 세그먼트 DAC - 아날로그 디바이스
• 튜토리얼 MT-018: 의도적으로 비선형 DAC - 아날로그 디바이스
• R2R 저항 사다리 네트워크 - BI 기술
• R/2R 래더 네트워크 애플리케이션 노트 - TT 전자