비트 시리얼 아키텍처
Bit-serial architecture디지털 로직 어플리케이션에서 비트 시리얼 아키텍처는 데이터 값이 와이어 그룹을 따라 모든 비트 또는 워드를 한꺼번에 전송하는 것과 대조적으로 데이터를 1개의 와이어를 통해 한 번에 1비트를 전송합니다.
1951년 이전에 제작된 모든 디지털 컴퓨터와 초기의 대규모 병렬 처리 기계 대부분은 비트 직렬 아키텍처를 사용했습니다. 이 아키텍처는 직렬 컴퓨터였습니다.
비트 직렬 아키텍처는 1960년대와 1980년대에 디지털 신호 처리를 위해 개발되었으며, 여기에는 비트 직렬 곱셈 및 [1]축적을 위한 효율적인 구조가 포함됩니다.
대부분의 경우 N 시리얼 프로세서는 단일 N비트 병렬 [2]프로세서보다 FPGA 영역을 적게 차지하고 전체 성능이 더 높습니다.
「 」를 참조해 주세요.
레퍼런스
- ^ Denyer, Peter B.; Renshaw, David (1985). VLSI signal processing: a bit-serial approach. VLSI systems series. Addison-Wesley. ISBN 978-0-201-13306-6.
- ^ 레이먼드 J. 안드라카FPGA에 고성능 비트시리얼 프로세서를 구축합니다.
외부 링크
- FPGA 기술의 응용으로 FDTD(Finite-Different Time-Domain) 방식 가속화
- FPGA의 CSD 계수를 사용하는 BIT 시리얼 FIR 필터
