WO2024222257A1 - 显示基板及其制备方法、显示装置 - Google Patents

Abstract

本公开实施例提供了一种显示基板及其制备方法、显示装置。显示基板包括多个重复单元，重复单元包括显示区域和透光区域；显示区域包括多个子像素，子像素包括像素驱动电路；像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容，第一晶体管的第一极与数据信号线连接，第一晶体管的第二极分别与第二晶体管的栅电极和存储电容的第一端连接，第二晶体管的第一极与第一电源线连接，第二晶体管的第二极分别与第三晶体管的第二极和存储电容的第二端连接，第三晶体管的第一极与补偿信号线连接，至少一个子像素中，第一晶体管的栅电极和第三晶体管的栅电极与同一条扫描信号线连接。

Description

显示基板及其制备方法、显示装置

本申请要求于2023年4月26日提交中国专利局、申请号为202310466298.4、发明名称为“显示基板及其制备方法、显示装置”的中国专利申请的优先权，其内容应理解为通过引用的方式并入本申请中。

技术领域

本公开涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED)为主动发光显示器件，具有主动发光、超薄、广视角、高亮度、高对比度、低耗电、极高反应速度、轻薄化、可异形化及可柔性显示等优点，已逐渐成为极具发展前景的下一代显示技术。其中，有源矩阵驱动(Active Matrix，AM)型OLED是电流驱动器件，采用独立的晶体管(Thin Film Transistor，TFT)控制每个子像素，每个子像素皆可以连续且独立的驱动发光。

随着显示技术的不断发展，OLED技术越来越多的应用于透明显示中。透明显示是显示技术一个重要的个性化显示领域，是指在透明状态下进行图像显示，观看者不仅可以看到显示装置中的影像，而且可以看到显示装置背后的景象，可实现虚拟现实(Virtual Reality，简称VR)和增强现实(Augmented Reality，简称AR)和3D显示功能。采用OLED技术的透明显示装置通常是将每个子像素划分为显示区域和透光区域，显示区域设置像素驱动电路和发光器件实现图像显示，透光区域实现光线透过。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开实施例提供了一种显示基板，包括规则排布的多个重复单元，所述重复单元包括显示区域和位于所述显示区域至少一侧的透光区域，所述显示区域被配置为进行图像显示，所述透光区域被配置为透过光线；所述显示区域包括形成至少两个像素行和两个像素列的多个子像素，所述子像素包括像素驱动电路；所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容，所述第一晶体管的第一极与数据信号线连接，所述第一晶体管的第二极分别与所述第二晶体管的栅电极和所述存储电容的第一端连接，所述第二晶体管的第一极与第一电源线连接，所述第二晶体管的第二极分别与所述第三晶体管的第二极和所述存储电容的第二端连接，所述第三晶体管的第一极与补偿信号线连接，至少一个子像素的像素驱动电路中，所述第一晶体管的栅电极和所述第三晶体管的栅电极与同一条扫描信号线连接。

在示例性实施方式中，至少一个像素行的多个像素驱动电路中，多个第一晶体管的栅电极和多个第三晶体管的栅电极与同一条扫描信号线连接。

在示例性实施方式中，至少一个重复单元的多个像素驱动电路中，多个第一晶体管的 栅电极和多个第三晶体管的栅电极与同一条扫描信号线连接。

在示例性实施方式中，至少一个重复单元中，所述扫描信号线从所述显示区域延伸到所述透光区域，所述扫描信号线包括单线结构的单线段和双线结构的双线段，所述单线段设置在所述透光区域，所述双线段设置在所述显示区域，所述双线段分别与所述重复单元中多个子像素的像素驱动电路连接。

在示例性实施方式中，所述双线段包括沿着像素行方向延伸的第一子线和第二子线，所述第一子线与所述第二子线沿着像素列方向排布，所述第一子线与一个像素行中多个子像素的像素驱动电路分别连接，所述第二子线与相邻的另一个像素行中多个子像素的像素驱动电路分别连接。

在示例性实施方式中，所述双线段还包括第一连接线和第二连接线，所述第一连接线分别与所述第一子线和所述第二子线的一端连接，所述第二连接线分别与所述第一子线和所述第二子线的另一端连接，所述第一连接线、所述第一子线、所述第二连接线和所述第二子线构成环形结构。

在示例性实施方式中，所述单线段位于所述第一子线或者所述第二子线的延伸方向上。

在示例性实施方式中，所述第一连接线与位于所述显示区域所述像素行方向一侧的所述透光区域中的单线段连接，第二连接线与位于所述显示区域所述像素行方向另一侧的所述透光区域中的单线段连接。

在示例性实施方式中，至少一个重复单元中，所述单线段和所述双线段为相互连接的一体结构。

在示例性实施方式中，所述第一电源线、所述数据信号线和所述补偿信号线在所述显示基板平面上的正投影与所述环形结构在所述显示基板平面上的正投影至少部分交叠。

在示例性实施方式中，至少一个重复单元中，相邻像素行中两个子像素的所述第三晶体管的有源层为相互连接的一体结构，所述第三晶体管的有源层在所述显示基板平面上的正投影与所述环形结构在所述显示基板平面上的正投影至少部分交叠。

在示例性实施方式中，至少一个重复单元中，多个子像素相对于所述扫描信号线镜像对称。

在示例性实施方式中，所述存储电容的第一端包括第一极板和第三极板，所述存储电容的第二端包括第二极板，所述第二极板在所述显示基板平面上的正投影与所述第一极板在所述显示基板平面上的正投影至少部分交叠，所述第一极板和所述第二极板形成第一电容，所述第二极板在所述显示基板平面上的正投影与所述第三极板在所述显示基板平面上的正投影至少部分交叠，所述第三极板和所述第二极板形成第二电容，所述第一极板分别与所述第三极板、所述第一晶体管的第二极和所述第二晶体管的栅电极连接，所述第二极板分别与所述第二晶体管的第二极和所述第三晶体管的第二极连接，所述第一电容和所述第二电容构成并联结构的存储电容。

在示例性实施方式中，在垂直于显示基板的方向上，所述显示区域包括设置在基底上的驱动电路层和设置在所述驱动电路层远离所述基底一侧的发光结构层，所述驱动电路层至少包括沿着远离所述基底方向依次设置的第一导电层、第二导电层和第三导电层，所述第一极板设置在所述第一导电层中，所述第二极板设置在所述第二导电层中，所述第三极板设置在所述第三导电层中，所述第三极板通过过孔与所述第一极板连接；至少一个重复单元还包括极板连接电极，所述极板连接电极设置在所述透光区域，所述极板连接电极与 所述第一极板连接。

在示例性实施方式中，至少一个重复单元中，所述极板连接电极和所述第一极板为相互连接的一体结构。

在示例性实施方式中，所述发光结构层至少包括设置在所述第三导电层远离所述基底一侧的第四导电层，所述第四导电层至少包括第一阳极和阳极连接电极，所述第一阳极设置在所述显示区域的多个子像素中，所述阳极连接电极设置在所述透光区域中，所述阳极连接电极通过阳极过孔与所述极板连接电极连接，所述阳极过孔设置在所述透光区域；至少一个子像素中，所述第一阳极包括隔离设置的第一子阳极和第二子阳极，所述阳极连接电极的第一端与所述第一子阳极连接，所述阳极连接电极的第二端与所述第二子阳极连接。

在示例性实施方式中，所述第三导电层还包括第二电源线和第一辅助电极，所述第二电源线设置在所述显示区域中，所述第一辅助电极设置在所述透光区域中，所述第一辅助电极与所述第二电源线连接。

在示例性实施方式中，至少一个重复单元中，所述第一辅助电极和所述第二电源线为相互连接的一体结构。

在示例性实施方式中，所述第二电源线在所述显示基板平面上的正投影与所述扫描信号线的环形结构在所述显示基板平面上的正投影至少部分交叠。

本公开实施例还提供了一种显示装置，包括前述的显示基板。

本公开实施例还提供了一种显示基板的制备方法，所述显示基板包括规则排布的多个重复单元，所述重复单元包括显示区域和位于所述显示区域至少一侧的透光区域，所述显示区域被配置为进行图像显示，所述透光区域被配置为透过光线；所述显示区域包括形成至少两个像素行和两个像素列的多个子像素，所述子像素包括像素驱动电路；所述制备方法包括：

在所述子像素中形成像素驱动电路；所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容，所述第一晶体管的第一极与数据信号线连接，所述第一晶体管的第二极分别与所述第二晶体管的栅电极和所述存储电容的第一端连接，所述第二晶体管的第一极与第一电源线连接，所述第二晶体管的第二极分别与所述第三晶体管的第二极和所述存储电容的第二端连接，所述第三晶体管的第一极与补偿信号线连接，所述第一晶体管的栅电极和所述第三晶体管的栅电极与同一条扫描信号线连接。

当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本公开实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

在阅读理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。

图1为一种显示装置的结构示意图；

图2为一种显示基板的平面结构示意图；

图3为本公开示例性实施例显示基板中子像素的排布示意图；

图4为本公开示例性实施例一种显示基板的结构示意图；

图5本公开示例性实施例一个显示单元中像素驱动电路的等效电路图；

图6为本公开示例性实施例一种扫描信号线的结构示意图；

图7为本公开实施例形成第一导电层图案后的示意图；

图8A和图8B本公开实施例形成半导体层图案后的示意图；

图9A和图9B为本公开实施例形成第二导电层图案后的示意图；

图10为本公开实施例形成第三绝缘层图案后的示意图；

图11A和图11B为本公开实施例形成第三导电层图案后的示意图；

图12为本公开实施例形成第四绝缘层和第一平坦层图案后的示意图；

图13A和图13B为本公开实施例形成第四导电层图案后的示意图；

图14A和图14B为本公开实施例形成第五导电层图案后的示意图；

图15为本公开实施例形成像素定义层图案后的示意图；

图16为本公开示例性实施例一种显示基板的短路不良维修示意图。

附图标记说明:

11—第一极板；              12—极板连接电极；          13—补偿连接线；

21—第一有源层；            22—第二有源层；            23—第三有源层；

31—扫描信号线；            31-1—双线段；              31-2—单线段；

32—第二极板；              33—第二栅电极；            34—电源连接电极；

35—第一电源辅助线；        36—第二电源辅助线；        37—电源连接线；

38—电极连接线；            41—第一连接电极；          42—第二连接电极；

43—第三连接电极；          44—第四连接电极；          45—第五连接电极；

46—第六连接电极；          47—第三极板；              51—第一电源线；

52—第二电源线；            53—数据信号线；            54—补偿信号线；

55—辅助电极线；            52—第一辅助电极；          61—第一阳极；

61-1—第一子阳极；          61-2—第二子阳极；          62—阳极连接电极；

72—第二阳极；              72-1—第三子阳极；          72-1—第四子阳极；

73—第三辅助电极；          80—重复单元；              100—重复单元；

110—显示区域；             120—透光区域；             200—短路点；

300—截断点。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围 的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

图1为一种显示装置的结构示意图。如图1所示，OLED显示装置可以包括时序控制器、数据驱动器、扫描驱动器和像素阵列，时序控制器分别与数据驱动器和扫描驱动器连接，数据驱动器分别与多条数据信号线(D1到Dn)连接，扫描驱动器分别与多条扫描信号线(S1到Sm)连接。像素阵列可以包括多个子像素Pxij，每个像素子PXij可以连接到对应的数据信号线和对应的扫描信号线，i和j可以是自然数。至少一个子像素Pxij可以至少包括电路单元和显示单元，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线和数据信号线连接，显示单元可以至少包括发光器件，发光器件与电路单元的像素驱动电路连接，子像素PXij可以是指像素驱动电路连接到第i扫描信号线和连接到第j数据信号线的子像素。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线531、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线531至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。在示例性实施方式中，像素阵列可以设置在显示基板上。

图2为一种显示基板的平面结构示意图。如图2所示，在示例性实施方式中，显示基板可以包括规则排布的多个重复单元100，至少一个重复单元100可以包括显示区域110和透光区域120。显示区域110可以包括多个子像素，至少一个子像素可以包括电路单元和发光单元，电路单元可以至少包括像素驱动电路，发光单元可以至少包括发光器件，发光单元的发光器件与对应电路单元的像素驱动电路连接，显示区域110被配置为进行图像显示。透光区域120可以位于重复单元100中显示区域110的至少一侧，透光区域120被配置为透过光线，使得重复单元100能够实现透明状态下的图像显示，即透明显示。在示例性实施方式中，重复单元是组成显示基板的基本单元，通过重复且沿着至少一个方向连续设置构成显示基板，即显示基板由多个重复单元拼接而成。

目前，现有透明显示装置存在分辨率较低和透明度较低等问题。此外，采用OLED技术的透明显示装置，特别是大尺寸透明显示装置，信号线不良和像素级良率要求较高，对于出现的信号线不良，需要进行修复。经本申请发明人研究发现，由于现有修复处理仅能修复部分位置的信号线，不能实现全信号线可维修，因而修复成功率较低，降低了产品良率。

本公开示例性实施例提供了一种显示基板，包括规则排布的多个重复单元，所述重复单元包括显示区域和位于所述显示区域至少一侧的透光区域，所述显示区域被配置为进行图像显示，所述透光区域被配置为透过光线；所述显示区域包括形成至少两个像素行和两个像素列的多个子像素，所述子像素包括像素驱动电路；所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容，所述第一晶体管的第一极与数据信号线连接，所述第一晶体管的第二极分别与所述第二晶体管的栅电极和所述存储电容的第一端连接，所述第二晶体管的第一极与第一电源线连接，所述第二晶体管的第二极分别与所述第三晶体管的第二极和所述存储电容的第二端连接，所述第三晶体管的第一极与补偿信号线连接，至少一个子像素的像素驱动电路中，所述第一晶体管的栅电极和所述第三晶体管的栅电极 与同一条扫描信号线连接。

在示例性实施方式中，至少一个像素行的多个像素驱动电路中，多个第一晶体管的栅电极和多个第三晶体管的栅电极与同一条扫描信号线连接。

在示例性实施方式中，至少一个重复单元的多个像素驱动电路中，多个第一晶体管的栅电极和多个第三晶体管的栅电极与同一条扫描信号线连接。

在示例性实施方式中，至少一个重复单元中，所述扫描信号线从所述显示区域延伸到所述透光区域，所述扫描信号线包括单线结构的单线段和双线结构的双线段，所述单线段设置在所述透光区域，所述双线段设置在所述显示区域，所述双线段分别与所述重复单元中多个子像素的像素驱动电路连接。

在示例性实施方式中，至少一个重复单元中，多个子像素相对于所述扫描信号线镜像对称。

下面通过一些示例性实施例对本公开显示基板进行举例说明。

在示例性实施方式中，在平行于显示基板的方向上，显示基板可以包括规则排布的多个重复单元，至少一个重复单元可以包括显示区域110和透光区域120，显示区域110被配置为实现图像显示，透光区域120被配置为实现光线透过，从而实现透明显示。在垂直于显示基板的方向上，显示基板可以至少包括设置在基底上的驱动电路层以及设置在驱动电路层远离基底一侧的发光结构层，至少一个重复单元中，显示区域110的驱动电路层可以包括多个电路单元，显示区域110的发光结构层可以包括多个发光单元，电路单元可以至少包括像素驱动电路，发光单元可以至少包括发光器件，发光器件与对应电路单元的像素驱动电路连接。

在示例性实施方式中，本公开中所说的电路单元，是指按照像素驱动电路划分的区域，本公开中所说的发光单元，是指按照发光器件划分的区域。在示例性实施例中，发光单元在基底上正投影的位置与电路单元在基底上正投影的位置可以是对应的，或者，发光单元在基底上正投影的位置与电路单元在基底上正投影的位置可以是不对应的。

本公开示例性实施例中，电路单元在基底上正投影的位置与发光单元在基底上正投影的位置是一一对应的，电路单元和发光单元组成子像素，因而以下内容中，统一采用子像素来指代电路单元和发光单元。

图3为本公开示例性实施例显示基板中子像素的排布示意图，示意了一个重复单元的结构。如图3所示，重复单元可以包括显示区域110和透光区域120，显示区域110可以位于透光区域120第一方向X的一侧。在示例性实施方式中，显示区域110可以包括四个子像素，分别为第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4，四个子像素采用正方形(Square)方式排列，可以有效增加开口率及透光区域面积。

在示例性实施方式中，第二子像素P2可以设置在第一子像素P1第一方向X的一侧，第三子像素P3可以设置在第一子像素P1第二方向Y的一侧，第四子像素P4可以设置在第三子像素P3第一方向X的一侧，沿着第一方向X依次设置的多个子像素可以称为像素行，沿着第二方向Y依次设置的多个子像素可以称为像素列，第一方向X与第二方向Y交叉。

在示例性实施方式中，第一子像素P1可以是出射红光的红色子像素(R)，第二子像素P2可以是出射蓝光的蓝色子像素(B)，第三子像素P3可以是出射白光的白色子像 素(W)，第四子像素P4可以是出射绿光的绿色子像素(G)。在一些可能的实施方式中，RGBW的排列方式可以根据实际需要进行调整，本公开在此不做具体限定。

在示例性实施方式中，每个子像素可以包括电路单元以及设置在电路单元远离基底一侧的发光单元，电路单元可以至少包括像素驱动电路，发光单元可以至少包括发光器件，发光单元的发光器件与对应电路单元的像素驱动电路连接。

图4为本公开示例性实施例一种显示基板的结构示意图，示意了一个重复单元中像素驱动电路的结构。如图4所示，重复单元可以包括显示区域110和透光区域120，显示区域110可以包括采用正方形方式排列的第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4，至少一个子像素可以包括像素驱动电路和发光器件。

在示例性实施方式中，至少一个重复单元可以包括一条扫描信号线31、一条第一电源线51、一条第二电源线52、四条数据信号线53和一条补偿信号线54。在示例性实施方式中，扫描信号线31可以设置在显示区域110和透光区域120，第一电源线51、第二电源线52、数据信号线53和补偿信号线54可以设置在显示区域110。

在示例性实施方式中，至少一个像素驱动电路至少包括作为数据写入晶体管的第一晶体管T1、作为驱动晶体管的第二晶体管T2、作为感测晶体管的第三晶体管T3和存储电容C。

在示例性实施方式中，至少一个子像素中，第一晶体管T1的栅电极和第三晶体管T3的栅电极与同一条扫描信号线31连接。

在示例性实施方式中，至少一个像素行中，两个第一晶体管T1的栅电极和两个第三晶体管T3的栅电极与同一条扫描信号线31连接。

在示例性实施方式中，至少一个重复单元中，四个第一晶体管T1的栅电极和四个第三晶体管T3的栅电极与同一条扫描信号线31连接。

在示例性实施方式中，扫描信号线31的形状可以是主体部分沿着第一方向X延伸的线形状，可以设置在重复单元第二方向Y的中部区域，重复单元中的多个子像素可以相对于扫描信号线31镜像对称。

在示例性实施方式中，第一电源线51、第二电源线52、数据信号线53和补偿信号线54的形状可以是主体部分沿着第二方向Y延伸的线形状，一条第一电源线51、两条数据信号线53、一条补偿信号线54、两条数据信号线53和一条第二电源线52可以沿着第一方向X依次设置。至少一个重复单元中，第一电源线51可以位于显示区域110第一方向X的一侧，第二电源线52可以位于显示区域110第一方向X的另一侧，补偿信号线54可以位于第一电源线51与第二电源线52之间，四条数据信号线53中的两条数据信号线53可以位于第一电源线51与补偿信号线54之间，四条数据信号线53中的另外两条数据信号线53可以位于第二电源线52与补偿信号线54之间。

在示例性实施方式中，第一电源线51和第二电源线52的位置可以相对于补偿信号线54基本上镜像对称，位于补偿信号线54第一方向X的反方向一侧的两条数据信号线53和位于补偿信号线54第一方向X一侧的两条数据信号线53可以相对于补偿信号线54基本上镜像对称。

在示例性实施方式中，一条扫描信号线31可以限定两个相邻的像素行，扫描信号线31第二方向Y的反方向的一侧为第一像素行，扫描信号线31第二方向Y的一侧为第二像素行。第一电源线51、补偿信号线54和第二电源线52可以限定两个像素列，第一电 源线51和补偿信号线54可以限定第一像素列，第二电源线52和补偿信号线54可以限定第二像素列。这样，扫描信号线31、第一电源线51、第二电源线52和补偿信号线54限定出四个子像素。

在示例性实施方式中，位于第一像素行和第一像素列位置(显示单元左上方)的子像素可以称为第一子像素P1，位于第一像素行和第二像素列位置(显示单元右上方)的子像素可以称为第二子像素P2，位于第二像素行和第一像素列位置(显示单元左下方)的子像素可以称为第三子像素P3，位于第二像素行和第二像素列位置(显示单元右下方)的子像素可以称为第四子像素P4。

在示例性实施方式中，第一像素列中的像素驱动电路结构与第二像素列中的的像素驱动电路结构相对于补偿信号线54可以基本上镜像对称，即第一子像素P1的像素驱动电路结构与第二子像素P2的像素驱动电路结构相对于补偿信号线54可以基本上镜像对称，第三子像素P3的像素驱动电路结构与第四子像素P4的像素驱动电路结构相对于补偿信号线54可以基本上镜像对称。

图5本公开示例性实施例一个显示单元中像素驱动电路的等效电路图。如图5所示，至少一个显示单元可以包括4个像素驱动电路，4个像素驱动电路可以采用正方形(Square)方式排列，像素驱动电路可以是3T1C结构。

在示例性实施方式中，至少一个像素驱动电路可以包括3个晶体管(第一晶体管T1、第二晶体管T2和第三晶体管T3)和1个存储电容C，像素驱动电路分别与扫描信号线31、第一电源线51、数据信号线53和补偿信号线54连接。

在示例性实施方式中，像素驱动电路可以包括第一节点N1和第二节点N2。第一节点N1分别与第一晶体管T1的第二极、第二晶体管T2的栅电极和存储电容C的第一端连接，第二节点N2分别与第二晶体管T2的第二极、第三晶体管T3的第二极和存储电容C的第二端连接。

在示例性实施方式中，存储电容C的第一端与第一节点N1连接，存储电容C的第二端与第二节点N2连接，存储电容C用于存储第二晶体管T2的栅电极的电位。

在示例性实施方式中，第一晶体管T1的栅电极与扫描信号线31连接，第一晶体管T1的第一极与数据信号线53连接，第一晶体管T1的第二极与第一节点N1连接。当导通信号施加到扫描信号线31时，第一晶体管T1将数据信号线53的数据信号输入到第二晶体管T2的栅电极。

在示例性实施方式中，第二晶体管T2的栅电极与第一节点N1连接，第二晶体管T2的第一极与第一电源线51连接，第二晶体管T2的第二极与第二节点N2连接。第二晶体管T2在其栅电极所接收数据信号的控制下，在其第二极产生相应的电流。

在示例性实施方式中，第三晶体管T3的栅电极与扫描信号线31连接，第三晶体管T3的第一极与补偿信号线54连接，第三晶体管T3的第二极与第二节点N2连接。当导通信号施加到扫描信号线31时，第三晶体管T3响应补偿时序提取第二晶体管T2的阈值电压Vth以及迁移率，以对阈值电压Vth进行补偿。

在示例性实施方式中，至少一个子像素的像素驱动电路中，第一晶体管T1的栅电极和第三晶体管T3的栅电极与同一条扫描信号线31连接。

在示例性实施方式中，至少一个像素行的两个像素驱动电路中，两个第一晶体管T1的栅电极和两个第三晶体管T3的栅电极与同一条扫描信号线31连接。

在示例性实施方式中，至少一个重复单元的四个像素驱动电路中，四个第一晶体管T1的栅电极和四个第三晶体管T3的栅电极与同一条扫描信号线31连接。

在示例性实施方式中，发光器件EL可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。发光器件EL的第一极与第二节点N2连接，发光器件EL的第二极与第二电源线52连接，发光器件EL响应第二晶体管T2的第二极的电流而发出相应亮度的光。

在示例性实施方式中，第一电源线51的信号为持续提供的高电平信号，第二电源线52的信号为持续提供的低电平信号。

在示例性实施方式中，第一晶体管T1至第三晶体管T3可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1至第三晶体管T3可以包括P型晶体管和N型晶体管。

在示例性实施方式中，第一晶体管T1至第三晶体管T3可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，即LTPS+Oxide(简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

如图4和图5所示，在示例性实施方式中，扫描信号线31的形状可以为主体部分沿着第一方向X延伸的线形状，可以设置在显示区域110和透光区域120。在第一方向X上，扫描信号线31可以从显示区域110延伸到透光区域120，或者，扫描信号线31可以从透光区域120延伸到显示区域110。在第二方向Y上，扫描信号线31可以设置在重复单元第二方向Y的中部区域，位于第一子像素P1和第三子像素P3之间，以及位于第二子像素P2和第四子像素P4之间，相对于扫描信号线31，重复单元中的多个子像素相对于扫描信号线31镜像对称，即第一子像素P1与第三子像素P3可以相对于扫描信号线31基本上镜像对称，第二子像素P2与第四子像素P4可以相对于扫描信号线31基本上镜像对称。

图6为本公开示例性实施例一种扫描信号线的结构示意图。如图6所示，在示例性实施方式中，扫描信号线31可以包括双线结构的双线段31-1和单线结构的单线段31-2，双线段31-1可以位于显示区域110，单线段31-2可以位于透光区域120，即显示区域110设置有两条信号线，该两条信号线分别与重复单元中多个子像素的像素驱动电路连接，而透光区域120仅设置有一条信号线。

在示例性实施方式中，显示区域110的双线段31-1可以包括沿着第一方向X(像素行方向)延伸的第一子线31a和第二子线31b，第一子线31a和第二子线31b沿着第二方向Y(像素列方向)排布，第二子线31b可以设置在第一子线31a第二方向Y的一侧。第一子线31a可以与第一像素行中两个子像素的像素驱动电路分别连接，第二子线31b可以与第二像素行中两个子像素的像素驱动电路分别连接，因而实现了双线段31-1与重复单元中多个像素驱动电路的连接。

在示例性实施方式中，第一子线31a分别与第一子像素P1和第二子像素P2中第一晶体管T1的栅电极和第三晶体管T3的栅电极连接，第二子线31b分别与第三子像素P3和第四子像素P4中第一晶体管T1的栅电极和第三晶体管T3的栅电极连接，使得双线段31-1可以控制重复单元中多个第一晶体管T1和第三晶体管T3的导通或者断开。

在示例性实施方式中，显示区域110的双线段31-1还可以包括第一连接线31c和第二连接线31d，第一连接线31可以分别与第一子线31a和第二子线31b第一方向X的反方向的端部连接，第二连接线31d可以分别与第一子线31a和第二子线31b第一方向X的端部连接，使得第一连接线31c、第一子线31a、第二连接线31d和第二子线31b依次连接，构成环形结构。

在示例性实施方式中，单线段31-2可以位于第一子线31a或第二子线31b的延伸方向上，第一连接线31c可以与显示区域110第一方向X的反方向上透光区域120的单线段31-2连接，第二连接线31d可以与显示区域110第一方向X上透光区域120的单线段31-2连接，双线段31-1和单线段31-2构成连续的扫描信号线31。

在示例性实施方式中，至少一个重复单元中，显示区域110的双线段31-1和透光区域120的单线段31-2可以为相互连接的一体结构。

在示例性实施方式中，至少一个子像素中，第一晶体管T1的栅电极和第三晶体管T3的栅电极与同一条扫描信号线31连接，第一晶体管T1的第一极与数据信号线53连接，第一晶体管T1的第二极分别与第二晶体管的栅电极和存储电容C的第一端连接，第二晶体管T2的第一极与第一电源线51连接，第二晶体管T2的第二极分别与第三晶体管T3的第二极和存储电容C的第二端连接，第三晶体管T3的第一极与补偿信号线54连接。

在示例性实施方式中，至少一个重复单元还可以包括补偿连接线13，补偿连接线13的形状可以是沿着第一方向X延伸的条形状，可以位于第一像素行和第二像素行之间，且补偿连接线13在第一像素列中的延伸长度与在第二像素列中的延伸长度基本上相同，第一像素列中的补偿连接线13与第二像素列中的中的补偿连接线13可以相对于补偿信号线54基本上镜像对称。

在示例性实施方式中，在补偿连接线13与补偿信号线54的交叠位置，补偿信号线54通过过孔与补偿连接线13连接。补偿连接线13位于第一像素列中的端部与第一像素列中的第三晶体管T3的第一极连接，补偿连接线13位于第二像素列中的端部与第二像素列中的第三晶体管T3的第一极连接，因而实现了补偿连接线的一拖四结构，一条补偿信号线可以将补偿信号分别写入显示单元中的四个像素驱动电路。

在示例性实施方式中，至少一个重复单元还可以包括至少一个第一电源辅助线35，第一电源辅助线35在基底上的正投影与第一电源线51在基底上的正投影至少部分交叠，且第一电源线51通过过孔与第一电源辅助线35连接，形成双层的第一电源走线结构。

在示例性实施方式中，至少一个重复单元还可以包括至少一个第二电源辅助线36，第二电源辅助线36在基底上的正投影与第二电源线52在基底上的正投影至少部分交叠，且第二电源线52通过过孔与第二电源辅助线36连接，形成双层的第二电源走线结构。

在示例性实施方式中，存储电容C的第一端可以包括第一极板和第三极板，存储电容C的第二端可以包括第二极板。第二极板在基底上的正投影与第一极板在基底上的正投影至少部分交叠，第一极板和第二极板形成第一电容。第二极板在在基底上的正投影与第三极板在基底上的正投影至少部分交叠，第三极板和第二极板形成第二电容。第一极板与第三极板连接，第一电容和第二电容构成并联结构的存储电容。

在示例性实施方式中，在垂直于基底的方向上，显示区域110可以包括设置在基底上的驱动电路层和设置在驱动电路层远离基底一侧的发光结构。驱动电路层可以至少包括沿着远离基底方向依次设置的第一导电层、第二导电层和第三导电层，第一极板可以设置在第一导电层中，第二极板可以设置在第二导电层中，第三极板可以设置在第三导电层中，第三极板通过过孔与第一极板连接。发光结构层可以至少包括设置在第三导电层远离基底一侧的第四导电层、设置在第四导电层远离基底一侧的第五导电层、设置在第五导电层远离基底一侧的阴极层，第四导电层可以至少包括设置在显示区域110的多个子像素中的第一阳极，第五导电层可以至少包括设置在显示区域110的多个子像素中的第二阳极。

在示例性实施方式中，至少一个重复单元中，透光区域120还可以包括至少一个辅助阴极80，辅助阴极80和第二电源线52连接。辅助阴极80被配置为向阴极提供低电平信号，同时被配置为降低透光区域的衍射效应。

下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。

在示例性实施方式中，以一个重复单元的四个子像素(第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4)为例，本公开示例性实施例显示基板的制备过程可以包括如下操作。

(1)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案包括：在基底上沉积第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，在基底上形成第一导电层图案，如图7所示。在示例性实施方式中，第一导电层可以称为遮光层(SHL)。

在示例性实施方式中，显示基板中每个子像素的第一导电层可以至少包括第一极板11和极板连接电极12。

在示例性实施方式中，第一极板11的形状可以呈矩形状，矩形状的角部可以设置倒角，第一极板11可以作为存储电容的一个极板，第一极板11被配置为与后续形成的第二极板形成第一电容。

在示例性实施方式中，第一极板11还被配置为对第二晶体管进行遮光，降低照射到第二晶体管上的光强度，降低第二晶体管的漏电流，从而减少光照对第二晶体管特性的影响。

在示例性实施方式中，极板连接电极12的形状可以为主体部分沿着第一方向X延伸的条形状，极板连接电极12的第一端与第一极板11连接，极板连接电极12的第二端向着远离第一极板11的方向延伸到邻近的透光区域120中，极板连接电极12被配置为与后 续形成的第六连接电极连接，并通过第六连接电极与阳极连接电极连接。

在示例性实施方式中，极板连接电极12的第二端可以形成矩形状的阳极连接块12-1，使得极板连接电极12的整体呈“T”字形状，阳极连接块12-1位于透光区域120中。连接块12-1被配置为容置后续形成的第十一过孔，使得后续形成的第六连接电极通过该过孔与极板连接电极12连接。

在示例性实施方式中，第一子像素P1中的极板连接电极12可以位于该子像素中第一极板11第一方向X的反方向的一侧，且第一子像素P1中的第一极板11和极板连接电极12可以为相互连接的一体结构。第二子像素P2中的极板连接电极12可以位于该子像素中第一极板11第一方向X的一侧，且第二子像素P2中的第一极板11和极板连接电极12可以为相互连接的一体结构。第三子像素P3中的极板连接电极12可以位于该子像素中第一极板11第一方向X的反方向的一侧，且第三子像素P3中的第一极板11和极板连接电极12可以为相互连接的一体结构。第四子像素P4中的极板连接电极12可以位于该子像素中第一极板11第一方向X的一侧，且第四子像素P4中的第一极板11和极板连接电极12可以为相互连接的一体结构。

在示例性实施方式中，至少一个重复单元中的第一导电层还可以包括补偿连接线13。补偿连接线13的形状可以为主体部分沿着第一方向X延伸的条形状，在第一方向X上，补偿连接线13可以跨设在第一像素列和第二像素列中，在第二方向Y上，补偿连接线13可以设置在第一像素行与第二像素行之间，补偿连接线13被配置为一方面与后续形成的补偿信号线连接，实现一个重复单元中补偿信号线的一拖四结构，另一方面通过后续形成的连接电极与每个子像素中的第三有源层的第一区连接，使得补偿信号线可以向每个子像素中的第三晶体管提供补偿信号。

在示例性实施方式中，第一子像素P1中的第一导电层图案与第三子像素P3中的第一导电层图案相对于水平基准线可以基本上镜像对称，第二子像素P2中的第一导电层图案与第四子像素P4中的第一导电层图案相对于水平基准线可以基本上镜像对称。第一子像素P1中的第一导电层图案与第二子像素P2中的第一导电层图案相对于垂直基准线可以基本上镜像对称，第三子像素P3中的第一导电层图案与第四子像素P4中的第一导电层图案相对于垂直基准线可以基本上镜像对称。水平基准线可以是沿着第一方向X延伸且在第二方向Y上平分显示区域110的直线，垂直基准线可以是沿着第二方向Y延伸且在第一方向X上平分显示区域110的直线。

本次图案化工艺后，第一极板11、极板连接电极12和补偿连接线13形成在显示区域110，透光区域120没有相应膜层。

(2)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括：在形成前述图案的基底上，依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖第一导电层的第一绝缘层，以及设置在第一绝缘层上的半导体层，如图8A和图8B所示，图8B为图8A中半导体层的示意图。

在示例性实施方式中，显示基板中每个子像素的半导体层可以至少包括第一有源层21、第二有源层22和第三有源层23，第一有源层21作为第一晶体管T1的有源层，第二有源层22作为第二晶体管T2的有源层,第三有源层23作为第三晶体管T3的有源层。

在示例性实施方式中，对于第一子像素P1和第二子像素P2，第一有源层21和第三有源层23可以设置在本子像素的第一极板11第二方向Y的一侧，第二有源层22可以设置在本子像素的第一极板11远离第一有源层21和第三有源层23的端部区域，第二有源 层22在基底上的正投影位于本子像素的第一极板11在基底上的正投影的范围之内，使得作为遮挡层的第一极板11可以遮挡第二晶体管T2的沟道区域，避免光线对沟道产生影响，保证第二晶体管T2的电学性能。第一子像素P1的第三有源层23可以设置在本子像素的第一有源层21第一方向X的一侧，第二子像素P2的第三有源层23可以设置在本子像素的第一有源层21第一方向X的反方向的一侧。

在示例性实施方式中，对于第三子像素P3和第四子像素P4，第一有源层21和第三有源层23可以设置在本子像素的第一极板11第二方向Y的反方向的一侧，第二有源层22可以设置在本子像素的第一极板11远离第一有源层21和第三有源层23的端部区域，第二有源层22在基底上的正投影位于本子像素的第一极板11在基底上的正投影的范围之内，使得作为遮挡层的第一极板11可以遮挡第二晶体管T2的沟道区域，避免光线对沟道产生影响，保证第二晶体管T2的电学性能。第三子像素P3的第三有源层23可以设置在本子像素的第一有源层21第一方向X的反方向的一侧，第四子像素P4的第三有源层23可以设置在本子像素的第一有源层21第一方向X的一侧。

在示例性实施方式中，第一子像素P1的第三有源层23和第三子像素P3的第三有源层23可以为相互连接的一体结构，第二子像素P2的第三有源层23和第四子像素P4的第三有源层23可以为相互连接的一体结构，即相邻像素行中两个子像素的第三有源层23为相互连接的一体结构。本公开通过设置一个像素列中相邻两个子像素的第二晶体管共用源极，不仅节省了空间，而且减少了过孔连接结构，简化了制备工艺。

在示例性实施方式中，第一有源层21和第三有源层23的形状可以呈“I”字形状，第二有源层22的形状可以呈矩形状，矩形状的角部可以设置倒角，矩形状的侧边可以设置凹槽。

在示例性实施方式中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。

在示例性实施方式中，第一有源层21在基底上的正投影与第一极板11在基底上的正投影没有交叠，第三有源层23在基底上的正投影与第一极板11在基底上的正投影没有交叠。本公开通过设置第一有源层21与第一极板11之间、第三有源层23与第一极板11没有交叠区域，有利于根据相关需求设计第一晶体管和第三晶体管的沟道宽长比。

在示例性实施方式中，第一子像素P1中的第一有源层21和第三有源层23与第三子像素P3中的第一有源层21和第三有源层23相对于垂直基准线可以基本上镜像对称，第二子像素P2中的第一有源层21和第三有源层23与第四子像素P4中的第一有源层21和第三有源层23相对于垂直基准线可以基本上镜像对称。

在示例性实施方式中，半导体层可以采用金属氧化物，如包含铟和锡的氧化物、包含钨和铟的氧化物、包含钨和铟和锌的氧化物、包含钛和铟的氧化物、包含钛和铟和锡的氧化物、包含铟和锌的氧化物、包含硅和铟和锡的氧化物、包含铟和镓和锌的氧化物等。半导体层可以单层，或者可以是双层，或者可以是多层。

在示例性实施方式中，本次图案化工艺后，半导体层图案形成在显示区域110，透光区域120的膜层包括第一绝缘层。

(3)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖半导体层的第二绝缘层，以及设置在第二绝缘层上的第二导电层图案，如图9A和图9B所示，图9B为图9A中第二导电层的示意图。

在示例性实施方式中，至少一个重复单元中的第二导电层可以至少包括一条扫描信号线31。扫描信号线31的形状可以为沿着第一方向X延伸的线形状，可以设置在重复单元第二方向Y的中部，即位于第一子像素P1和第二子像素P2与第三子像素P3和第四子像素P4之间，扫描信号线31与多个第一有源层相重叠的区域可以作为多个第一晶体管T1的栅电极，扫描信号线31与多个第三有源层相重叠的区域可以作为多个第三晶体管T3的栅电极。

在示例性实施方式中，扫描信号线31可以包括双线段31-1和单线段31-2，双线段31-1可以位于显示区域110，单线段31-2可以位于透光区域120，即显示区域110设置有两条信号线，而透光区域120仅设置有一条信号线。

在示例性实施方式中，显示区域110的双线段31-1可以包括沿着第一方向X延伸的第一子线31a和第二子线31b，第一子线31a和第二子线31b沿着第二方向Y排布，第二子线31b可以设置在第一子线31a第二方向Y的一侧。第一子线31a可以与第一像素行中两个子像素的像素驱动电路分别连接，第二子线31b可以与第二像素行中两个子像素的像素驱动电路分别连接，因而实现了双线段31-1与重复单元中多个像素驱动电路的连接。

在示例性实施方式中，第一子线31a在基底上的正投影分别与第一子像素P1和第二子像素P2中第一有源层21和第三有源层23在基底上的正投影至少部分交叠，相重叠的区域分别作为第一晶体管T1和第三晶体管T3的栅电极，即第一子线31a同时与第一子像素P1和第二子像素P2中第一晶体管T1的栅电极和第三晶体管T3的栅电极连接。第二子线31b在基底上的正投影分别与第三子像素P3和第四子像素P4中第一有源层21和第三有源层23在基底上的正投影至少部分交叠，相重叠的区域分别作为第一晶体管T1和第三晶体管T3的栅电极，即第二子线31b同时与第三子像素P3和第四子像素P4中第一晶体管T1的栅电极和第三晶体管T3的栅电极分别连接，使得传输相同扫描信号的双线段31-1同时控制重复单元四个子像素中所有第一晶体管T1和所有第三晶体管T3的导通或者断开。

在示例性实施方式中，显示区域110的双线段31-1还可以包括第一连接线31c和第二连接线31d，第一连接线31可以分别与第一子线31a和第二子线31b第一方向X的反方向的端部连接，第二连接线31d可以分别与第一子线31a和第二子线31b第一方向X的端部连接，使得第一连接线31c、第一子线31a、第二连接线31d和第二子线31b依次连接，构成环形结构。在示例性实施方式中，环状可以是矩形环，或者可以是多边形环。

在示例性实施方式中，单线段31-2可以位于第一子线31a或第二子线31b的延伸方向上，第一连接线31c可以与显示区域110第一方向X的反方向上透光区域120的单线段31-2连接，第二连接线31d可以与显示区域110第一方向X上透光区域120的单线段31-2连接，双线段31-1和单线段31-2构成连续的扫描信号线31。因而，显示区域110的双线段31-1和透光区域120的单线段31-2构成连续的扫描信号线31。

在示例性实施方式中，对于在第一方向X上依次设置的多个重复单元，每个重复单元中的双线段31-1和单线段31-2可以为相互连接的一体结构，多个重复单元中的多个双线段31-1和多个单线段31-2可以为相互连接的一体结构。

在示例性实施方式中，至少一个重复单元中，相邻像素行两个子像素中一体结构的第三有源层在基底上的正投影与扫描信号线31的环形结构在基底上的正投影至少部分交叠。

在示例性实施方式中，至少一个重复单元中，补偿连接线13在基底上的正投影可以位于扫描信号线31的环形结构所围成的区域在基底上的正投影的范围之内。

在示例性实施方式中，显示基板中每个子像素的第二导电层可以至少包括第二极板32、第二栅电极33和电源连接电极34。

在示例性实施方式中，第二极板32的形状可以为矩形状，矩形状的角部可以设置倒角，可以设置在本子像素靠近扫描信号线31的位置，第二极板32在基底上的正投影与第一极板11在基底上的正投影至少部分交叠，第二极板32可以作为存储电容的中间极板，第一极板11和第二极板32形成第一电容。

在示例性实施方式中，第二极板32远离第三有源层的一侧可以设置有开口，开口被配置为容置后续形成的第七过孔，使后续形成的第三极板通过该过孔与第一极板11连接。

在示例性实施方式中，第二栅电极33的形状可以为沿着第二方向Y延伸的条形状，可以位于本子像素的第二极板32远离扫描信号线31的一侧，第二栅电极33的第一端与本子像素的第二极板32连接，第二栅电极33的第二端向着远离扫描信号线31的方向延伸，且第二栅电极33在基底上的正投影与第二有源层22在基底上的正投影至少部分交叠，第二栅电极33作为第二晶体管T2的栅电极。

在示例性实施方式中，第二极板32和第二栅电极33可以为相互连接的一体结构。

在示例性实施方式中，电源连接电极34的形状可以为矩形状，可以位于本子像素的第二栅电极33远离扫描信号线31的一侧，电源连接电极34被配置为通过后续形成的第二连接电极与第二晶体管T2的第一极连接。

在示例性实施方式中，至少一个重复单元中的第二导电层还可以包括第一电源辅助线35、第二电源辅助线36、电源连接线37和电极连接线38。

在示例性实施方式中，第一电源辅助线35的形状可以为沿着第二方向Y延伸的条形状，可以分别设置在第一子像素P1和第三子像素P3中，且位于第二极板32第一方向X的反方向的一侧，第一电源辅助线35被配置为与后续形成的第一电源线连接，与第一电源线形成双层走线结构。在示例性实施方式中，第一电源辅助线35可以有多个，多个第一电源辅助线35可以沿着第二方向Y间隔设置。

在示例性实施方式中，第二电源辅助线36的形状可以为沿着第二方向Y延伸的条形状，可以分别设置在第二子像素P2和第四子像素P4中，位于第二极板32第一方向X的一侧，第二电源辅助线36被配置为与后续形成的第二电源线连接，与第二电源线形成双层走线结构。在示例性实施方式中，第二电源辅助线36可以有多个，多个第二电源辅助线36可以沿着第二方向Y间隔设置。

在示例性实施方式中，电源连接线37的形状可以为沿着第一方向X延伸的条形状，可以分别设置在第一子像素P1和第三子像素P3中，可以位于本子像素的第二栅电极33远离扫描信号线31的一侧。电源连接线37的第一端与第一电源辅助线35连接，电源连接线37的第二端沿着第一方向X延伸后，分别与第一子像素P1和第三子像素P3中的电源连接电极34连接，因而可以实现将第一电源信号传输给第一子像素P1和第三子像素P3中的电源连接电极34。

在示例性实施方式中，电极连接线38的形状可以为沿着第一方向X延伸的条形状，可以位于第一方向X相邻的子像素的电源连接电极34之间，第一像素行中的电极连接线38的两端分别与第一子像素P1的电源连接电极34和第二子像素P2的电源连接电极34连接，第二像素行中的电极连接线38的两端分别与第三子像素P3的电源连接电极34和第四子像素P4的电源连接电极34连接，因而可以实现将第一电源信号传输给第二子像 素P2和第四子像素P4中的电源连接电极34。

在示例性实施方式中，电源连接线37和电极连接线38被配置为实现一个重复单元中第一电源线的一拖四结构。

在示例性实施方式中，一个像素行中的两个电源连接电极34、至少一个第一电源辅助线35、一个电源连接线37和一个电极连接线38可以为相互连接的一体结构。

在示例性实施方式中，电极连接线38的中部可以设置有沿着第一方向X延伸的条状开口(通孔)，使得电极连接线38形成环形结构，以减少电极连接线38与后续形成的数据信号线和补偿信号线的重叠面积，减小第一电源线与数据信号线之间的寄生电容，减小第一电源线与补偿信号线之间的寄生电容，提高显示效果。

在示例性实施方式中，对于第二导电层中的第二极板32、第二栅电极33和电源连接电极34，第一子像素P1中的这些图案与第二子像素P2中的这些图案相对于垂直基准线可以基本上镜像对称，第三子像素P3中的这些图案与第四子像素P4中的这些图案相对于垂直基准线可以基本上镜像对称。

在示例性实施方式中，第一子像素P1中的第二导电层图案与第三子像素P3中的第二导电层图案相对于水平基准线可以基本上镜像对称，第二子像素P2中的第二导电层图案与第四子像素P4中的第二导电层图案相对于水平基准线可以基本上镜像对称。

在示例性实施方式中，对于第二导电层中的双线段31-1，双线段图案相对于水平基准线可以基本上镜像对称，相对于垂直基准线可以基本上镜像对称。

在示例性实施方式中，本次工艺可以同时对第二导电薄膜和第二绝缘薄膜进行图案化，使得第二绝缘层图案与第二导电层图案相同

在示例性实施方式中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管T1至第三晶体管T3的沟道区域，未被第一导电层遮挡区域的半导体层被导体化。

在示例性实施方式中，扫描信号线31形成在显示区域110和透光区域120，第二极板32、第二栅电极33、电源连接电极34、第一电源辅助线35、第二电源辅助线36、电源连接线37和电极连接线38形成在显示区域110，因而本次图案化工艺后，透光区域120的膜层包括第一绝缘层和第二绝缘层，扫描信号线的单线段设置在第二绝缘层上。

(4)形成第三绝缘层图案。在示例性实施方式中，形成第三绝缘层图案可以包括：在形成前述图案的基底上，沉积第三绝缘薄膜，通过图案化工艺对第三绝缘薄膜进行图案化，形成覆盖第二导电层的第三绝缘层图案，第三绝缘层上设置有多个过孔，如图10所示。

在示例性实施方式中，显示基板中每个子像素的多个过孔至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8、第九过孔V9、第十过孔V10和第十一过孔V11。

在示例性实施方式中，第一过孔V1在基底上的正投影位于第一有源层的第一区在基底上的正投影的范围之内，第一过孔V1内的第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第一区的表面，第一过孔V1被配置为使后续形成的数据信号线通过该过孔与第一有源层的第一区连接。

在示例性实施方式中，第一过孔V1在基底上的正投影可以位于扫描信号线31的环 形结构所围成的区域在基底上的正投影的范围之内。

在示例性实施方式中，第二过孔V2在基底上的正投影位于第一有源层的第二区在基底上的正投影的范围之内，第二过孔V2内的第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区的表面，第二过孔V2被配置为使后续形成的第一连接电极通过该过孔与第一有源层的第二区连接。

在示例性实施方式中，第三过孔V3在基底上的正投影位于第二有源层的第一区在基底上的正投影的范围之内，第三过孔V3内的第三绝缘层和第二绝缘层被刻蚀掉，暴露出第二有源层的第一区的表面，第三过孔V3被配置为使后续形成的第二连接电极通过该过孔与第二有源层的第一区连接。在示例性实施方式中，第三过孔V3可以有多个，以增加连接可靠性。

在示例性实施方式中，第四过孔V4在基底上的正投影位于第二有源层的第二区在基底上的正投影的范围之内，第四过孔V4内的第三绝缘层和第二绝缘层被刻蚀掉，暴露出第二有源层的第二区的表面，第四过孔V4被配置为使后续形成的第三连接电极通过该过孔与第二有源层的第二区连接。在示例性实施方式中，第四过孔V4可以有多个，以增加连接可靠性。

在示例性实施方式中，第五过孔V5在基底上的正投影位于第三有源层的第一区在基底上的正投影的范围之内，第五过孔V5内的第三绝缘层和第二绝缘层被刻蚀掉，暴露出第三有源层的第一区的表面，第五过孔V5被配置为使后续形成的第四连接电极通过该过孔与第三有源层的第一区连接。

在示例性实施方式中，第五过孔V5在基底上的正投影可以位于扫描信号线31的环形结构所围成的区域在基底上的正投影的范围之内。

在示例性实施方式中，第六过孔V6在基底上的正投影位于第三有源层的第二区在基底上的正投影的范围之内，第六过孔V6内的第三绝缘层和第二绝缘层被刻蚀掉，暴露出第三有源层的第二区的表面，第六过孔V6被配置为使后续形成的第五连接电极通过该过孔与第三有源层的第二区连接。

在示例性实施方式中，第七过孔V7在基底上的正投影位于第一极板11在基底上的正投影的范围之内，第七过孔V7内的第三绝缘层、第二绝缘层和第一绝缘层被刻蚀掉，暴露出第一极板11的表面，第七过孔V7被配置为使后续形成的第三极板通过该过孔与第一极板11连接。

在示例性实施方式中，第八过孔V8在基底上的正投影位于第二极板32在基底上的正投影的范围之内，第八过孔V8内的第三绝缘层被刻蚀掉，暴露出第二极板32的表面，第八过孔V8被配置为使后续形成的第一连接电极通过该过孔与第二极板32连接。

在示例性实施方式中，第九过孔V9在基底上的正投影位于补偿连接线13靠近第三有源层的端部在基底上的正投影的范围之内，第九过孔V9内的第三绝缘层、第二绝缘层和第一绝缘层被刻蚀掉，暴露出补偿连接线13的表面，第九过孔V9被配置为使后续形成的第四连接电极通过该过孔与补偿连接线13连接。

在示例性实施方式中，第九过孔V9在基底上的正投影可以位于扫描信号线31的环形结构所围成的区域在基底上的正投影的范围之内。

在示例性实施方式中，第十过孔V10在基底上的正投影位于电源连接电极34在基底上的正投影的范围之内，第十过孔V10内的第三绝缘层被刻蚀掉，暴露出电源连接电极 34的表面，第十过孔V10被配置为使后续形成的第二连接电极通过该过孔与电源连接电极34连接。

在示例性实施方式中，第十一过孔V11在基底上的正投影位于极板连接电极12的连接块12-1在基底上的正投影的范围之内，第十一过孔V11内的第三绝缘层、第二绝缘层和第一绝缘层被刻蚀掉，暴露出连接块12-1的表面，第十一过孔V11被配置为使后续形成的第六连接电极通过该过孔与连接块12-1连接。

在示例性实施方式中，至少一个重复单元还可以包括第十二过孔V12、第十三过孔V13和第十四过孔V14。

在示例性实施方式中，第十二过孔V12可以设置在第一子像素P1和第三子像素P3中，第十二过孔V12在基底上的正投影位于第一电源辅助线35在基底上的正投影的范围之内，第十二过孔V12内的第三绝缘层被刻蚀掉，暴露出第一电源辅助线35的表面，第十二过孔V12被配置为使后续形成的第一电源线通过该过孔与第一电源辅助线35连接。在示例性实施方式中，第十二过孔V12可以有多个，多个第十二过孔V12可以沿着第二方向Y依次设置，以增加连接可靠性。

在示例性实施方式中，第十三过孔V13可以设置在第二子像素P2和第四子像素P4中，第十三过孔V13在基底上的正投影位于第二电源辅助线36在基底上的正投影的范围之内，第十三过孔V13内的第三绝缘层被刻蚀掉，暴露出第二电源辅助线36的表面，第十三过孔V13被配置为使后续形成的第二电源线通过该过孔与第二电源辅助线36连接。在示例性实施方式中，第十三过孔V13可以有多个，多个第十三过孔V13可以沿着第一方向X依次设置形成过孔组，多个过孔组可以沿着第二方向Y依次设置，以增加连接可靠性。

在示例性实施方式中，第十四过孔V14在基底上的正投影位于补偿连接线13的中部在基底上的正投影的范围之内，第十四过孔V14内的第三绝缘层、第二绝缘层和第一绝缘层被刻蚀掉，暴露出补偿连接线13的表面，第十四过孔V14被配置为使后续形成的补偿信号线通过该过孔与补偿连接线13连接。

在示例性实施方式中，第十四过孔V14在基底上的正投影可以位于扫描信号线31的环形结构所围成的区域在基底上的正投影的范围之内。

在示例性实施方式中，本次图案化工艺可以采用半色调掩膜板(Half Tone Mask)工艺。

本次图案化工艺后，透光区域120的膜层包括第一绝缘层、第二绝缘层和第三绝缘层。

(5)形成第三导电层图案。在示例性实施方式中，形成第三导电层图案可以包括：在形成前述图案的基底上，沉积第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，在第三绝缘层上形成第三导电层图案，如图11A和图11B所示，图11B为图1A中第三导电层的示意图。

在示例性实施方式中，显示基板中每个重复单元的第三导电层可以至少包括一条第一电源线51、一条第二电源线52、四条数据信号线53、一条补偿信号线54、两个辅助电极线55和两个第一辅助电极56。

在示例性实施方式中，第一电源线51、第二电源线52、数据信号线53和补偿信号线54的形状可以为主体部分沿着第二方向Y延伸的直线状，第一电源线51可以位于显示区域110第一方向X的一侧，第二电源线52可以位于显示区域110第一方向X的另一侧， 补偿信号线54可以位于第一电源线51与第二电源线52之间，四条数据信号线53中的两条数据信号线53可以位于第一电源线51与补偿信号线54之间，四条数据信号线53中的另外两条数据信号线53可以位于第二电源线52与补偿信号线54之间。

在示例性实施方式中，第一电源线51可以位于显示区域110第一方向X的反方向的一侧，第二电源线52可以位于显示区域110第一方向X的一侧。第一电源线51和补偿信号线54可以限定出第一像素列，两条数据信号线53设置在第一像素列中。第二电源线52和补偿信号线54可以限定出第二像素列，两条数据信号线53设置在第二像素列中。

在示例性实施方式中，本公开通过将第一电源线51和第二电源线52设置在显示区域110的两侧，在一个重复单元中，第一电源线51和第二电源线52之间通过两个像素驱动电路隔开，在第一方向X相邻的两个重复单元中，第一电源线51和第二电源线52之间通过一个透光区域120隔开，使得两者之间的距离较远，可以有效防止两者交叠导致的短路不良，最大限度地避免了短路不良引起大电流烧屏的风险。

在示例性实施方式中，第一电源线51和第二电源线52的位置可以相对于补偿信号线54基本上镜像对称，第一像素列中的两条数据信号线53和第二像素列中的两条数据信号线53可以相对于补偿信号线54基本上镜像对称。

在示例性实施方式中，第一电源线51可以通过多个第十二过孔V12分别与多个第一电源辅助线35连接，第一电源线51和第一电源辅助线35形成双层走线结构，保证了电源信号传输的可靠性，可以有效降低第一电源线的电阻，有效减小第一电源信号的压降，提高显示效果。

在示例性实施方式中，第二电源线52可以通过多个第十三过孔V13分别与多个第二电源辅助线36连接，第二电源线52和第二电源辅助线36形成双层走线结构，保证了电源信号传输的可靠性，可以有效降低第二电源线的电阻，有效减小第二电源信号的压降，提高显示效果。

在示例性实施方式中，每条数据信号线53可以通过第一过孔V1与一个子像素中的第一有源层的第一区连接，因而实现了数据信号线53将数据信号写入第一晶体管T1的第一极。

在示例性实施方式中，四条数据信号线53可以包括第一数据信号线、第二数据信号线、第三数据信号线和第四数据信号线。第一数据信号线可以位于第一电源线51第一方向X的一侧，可以通过第一过孔V1与第一子像素P1中的第一有源层的第一区连接。第二数据信号线可以位于补偿信号线54第一方向X的反方向的一侧，可以通过第一过孔V1与第三子像素P3中的第一有源层的第一区连接。第三数据信号线可以位于补偿信号线54第一方向X的一侧，可以通过第一过孔V1与第四子像素P4中的第一有源层的第一区连接。第四数据信号线可以位于第二电源线52第一方向X的反方向的一侧，可以通过第一过孔V1与第二子像素P2中的第一有源层的第一区连接。

在示例性实施方式中，补偿信号线54可以通过第十四过孔V14与补偿连接线13连接，使得补偿信号线54通过补偿连接线13可以向每个子像素中的像素驱动电路提供补偿信号，因而一个显示区域110中的四个像素驱动电路可以共用一条补偿连接线13，即一个重复单元中的补偿连接线为一拖四结构。本公开显示基板通过将补偿信号线设计为一拖四结构，节省了信号线数量，减小了占用空间，结构简洁，布局合理，充分利用布图空间，提高了空间利用率，有利于提高分辨率和透明度。

在示例性实施方式中，由于补偿信号线54设置在第一像素列和第二像素列之间，补 偿信号线54通过补偿连接线13与第一像素列和第二像素列中的第三晶体管T3连接，而第一像素列的第三晶体管T3与第二像素列的第三晶体管T3相对于补偿信号线54对称设置，因而这种对称结构可以确保补偿信号写入第三晶体管T3的RC延迟基本上相同，保证了显示均一性。

在示例性实施方式中，两个辅助电极线55和两个第一辅助电极56可以设置在重复单元的透光区域120中。辅助电极线55的形状可以为沿着第一方向X延伸的条形状，辅助电极线55的第一端与第二电源线52连接，辅助电极线55的第二端向着远离第二电源线52的方向延伸后与辅助电极55连接。第一辅助电极56的形状可以为矩形状，第一辅助电极56被配置为与后续形成的第二辅助电极连接。由于第一辅助电极56通过辅助电极线55与第二电源线52连接，第二辅助电极被配置为与后续形成的阴极连接，因而可以实现第二电源线52与阴极的连接。

在示例性实施方式中，两个辅助电极线55和两个第一辅助电极56可以设置在第二子像素P2和第四子像素P4第一方向X一侧的透光区域120中。

在示例性实施方式中，两个辅助电极线55第一方向X的延伸长度可以相同或者不同，两个第一辅助电极56的面积可以相同或者不同。

在示例性实施方式中，第二电源线52、两个辅助电极线55和两个第一辅助电极56可以为相互连接的一体结构。

在示例性实施方式中，考虑到大尺寸透明显示存在的电压降(IR Drop)问题，本公开实施例有针对性地在每个重复单元中设置了一条传输低电压信号的第二电源线，第二电源线通过辅助电极与后续形成的发光结构层中的阴极连接，可以有效降低第二电源信号的压降，有效解决大尺寸透明显示存在的电压降问题，保证了显示均一性。

在示例性实施方式中，显示基板中每个子像素的第三导电层可以至少包括第一连接电极41、第二连接电极42、第三连接电极43、第四连接电极44、第五连接电极45、第六连接电极46和第三极板47。

在示例性实施方式中，第一连接电极41的形状可以为主体部分沿着第二方向Y延伸的条形状，第一连接电极41的第一端通过第二过孔V2与第一有源层的第二区连接，第一连接电极41的第二端通过第八过孔V8与第二极板32连接，使每个子像素的第一晶体管T1的第二极和第二极板32具有相同的电位。

在示例性实施方式中，第二连接电极42的形状可以为主体部分沿着第二方向Y延伸的条形状，第二连接电极42的第一端通过第三过孔V3与第二有源层的第一区连接，第二连接电极42的第二端通过第十过孔V10与电源连接电极34连接。由于电源连接电极34通过电源连接线37与第一电源辅助线35连接，第一电源辅助线35通过过孔与第一电源线连接，因而实现了第一电源线连接第二有源层的第一区，第一电源线可以将第一电源信号写入每个子像素的第二晶体管T2的第一极。

在示例性实施方式中，第三连接电极43的形状可以为主体部分沿着第二方向Y延伸的条形状，第三连接电极43的第一端与第三极板47连接，第三连接电极43的第二端通过第四过孔V4与第二有源层的第二区连接，使每个子像素的第二晶体管T2的第二极和第三极板47具有相同的电位。

在示例性实施方式中，第四连接电极44的形状可以为主体部分沿着第一方向X延伸的条形状，第四连接电极44的第一端通过第五过孔V5与第三有源层的第一区连接，第 四连接电极44的第二端通过第九过孔V9与补偿连接线13连接。由于补偿连接线13通过过孔与补偿信号线连接，因而实现了补偿信号线连接第三有源层的第一区，补偿信号线可以将补偿信号写入每个子像素的第三晶体管T3的第一极。

在示例性实施方式中，第五连接电极45的形状可以为主体部分沿着第二方向Y延伸的条形状，第五连接电极45的第一端与第三极板47连接，第五连接电极45的第二端通过第六过孔V6与第三有源层的第二区连接，使每个子像素的第三晶体管T3的第二极和第三极板47具有相同的电位。

在示例性实施方式中，第六连接电极46的形状可以为矩形状，第六连接电极46在基底上的正投影与极板连接电极的连接块12-1在基底上的正投影至少部分交叠，第六连接电极46通过第十一过孔V11与连接块12-1连接，第六连接电极46被配置为与后续形成的阳极连接电极连接。

在示例性实施方式中，第三极板47的形状可以为矩形状，矩形状的角部可以设置倒角，可以设置在本子像素靠近扫描信号线31的位置，第三极板47通过第七过孔V7与第一极板11连接。第三极板47在基底上的正投影与第二极板32在基底上的正投影至少部分交叠，第三极板47可以作为存储电容的上极板，第二极板32和第三极板47形成第二电容。

在示例性实施方式中，第三连接电极43、第五连接电极45和第三极板47可以为相互连接的一体结构。

在示例性实施方式中，由于第一连接电极41与第二极板32连接，第二极板32与第二栅电极33连接，因而第一连接电极41使得第一晶体管T1的第二极、第二晶体管T2的栅电极和存储电容的第一端(包括第二极板32)具有相同的电位，第一连接电极41可以作为像素驱动电路的第一节点N1。

在示例性实施方式中，由于第三连接电极43与第二有源层的第二区连接，第五连接电极45与第三有源层的第二区连接，第三连接电极43和第五连接电极45与第三极板47连接，第一极板11和第三极板47连接，因而第三连接电极43和第五连接电极45使得第二晶体管T2的第二极、第三晶体管T3的第二极和存储电容的第二端(包括第一极板11和第三极板47)具有相同的电位，第三连接电极43和第五连接电极45可以作为像素驱动电路中的第二节点N2。

在示例性实施方式中，由于第二极板32具有第一节点N1的电位，第一极板11和第三极板47具有第二节点N2的电位，因而具有第一节点N1的电位的第二节点N2与具有第二节点N2的电位的第一极板11构成像素驱动电路的第一电容，具有第一节点N1的电位的第二节点N2与具有第二节点N2的电位的第三极板47构成像素驱动电路的第二电容，且第一电容和第二电容并联。本公开利用第一导电层、第二导电层和第三导电层形成并联结构的第一电容和第二电容，并联结构的第一电容和第二电容构成完整的像素驱动电路的存储电容，一方面可以有效增加存储电容的电容值，另一方面可以在保证存储电容的电容值的情况下减小极板面积，有效减小占用面积。

在示例性实施方式中，由于第一电源辅助线35通过电源连接线37和电极连接线38与一个像素行中的两个电源连接电极34连接，第一电源线51与第一电源辅助线35连接，因而一个显示区域110中的四个像素驱动电路可以共用一条第一电源线51，即一个重复单元中的第一电源线为一拖四结构，可以减小显示区域的占用空间，提高了透光区域的面积比，提高分辨率和透明度。

在示例性实施方式中，至少一个重复单元中，第一电源线51、第二电源线52、数据信号线53和补偿信号线54在基底上的正投影与扫描信号线31的环形结构在基底上的正投影至少部分交叠。

本次图案化工艺后，透光区域120的膜层包括第一绝缘层、第二绝缘层和第三绝缘层。

(6)形成第四绝缘层和第一平坦层图案。在示例性实施方式中，形成第四绝缘层和第一平坦层图案可以包括：在形成前述图案的基底上，先沉积第四绝缘薄膜，后涂覆第一平坦薄膜，通过图案化工艺对第四绝缘薄膜和第一平坦薄膜进行图案化，形成覆盖第三导电层的第四绝缘层以及设置在第四绝缘层上的第一平坦层图案，第四绝缘层和第一平坦层上设置有多个过孔，如图12所示。

在示例性实施方式中，第一平坦层仅设置在显示区域110，位于透光区域120的第一平坦层被全部去掉，包括极板连接电极12和第一辅助电极56所在区域。

在示例性实施方式中，至少一个重复单元可以包括四个第二十一过孔V21和两个第二十二过孔V22。

在示例性实施方式中，每个第二十一过孔V21在基底上的正投影位于第六连接电极46在基底上的正投影的范围之内，第二十一过孔V21内的第四绝缘层被刻蚀掉，暴露出第六连接电极46的表面，第二十一过孔V21被配置为使后续形成的阳极连接电极通过该过孔与第六连接电极46连接。

在示例性实施方式中，每个第二十二过孔V22在基底上的正投影位于第一辅助电极56在基底上的正投影的范围之内，第二十二过孔V22内的第四绝缘层被刻蚀掉，暴露出第一辅助电极56的表面，第二十二过孔V22被配置为使后续形成的第二辅助电极通过该过孔与第一辅助电极56连接。

在示例性实施方式中，本次图案化工艺可以采用半色调掩膜板(Half Tone Mask)工艺。

本次图案化工艺后，透光区域120的膜层包括第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层。

(7)形成第四导电层图案。在示例性实施方式中，形成第四导电层图案可以包括：在形成前述图案的基底上，沉积第四导电薄膜，通过图案化工艺对第四导电薄膜进行图案化，形成第四导电层图案，如图13A和图13B所示，图13B为图3A中第四导电层的示意图。

在示例性实施方式中，显示基板中每个子像素的第四导电层可以至少包括第一阳极61和阳极连接电极62。

在示例性实施方式中，至少一个子像素中的第一阳极61可以包括隔离设置的第一子阳极61-1和第二子阳极61-2，第一子阳极61-1和第二子阳极61-2的形状可以为矩形状，可以位于显示区域110，并设置在第一平坦层上，第一子阳极61-1和第二子阳极61-2可以沿着第二方向Y依次设置。

在示例性实施方式中，阳极连接电极62的形状可以为“C”字形状，可以位于透光区域120，并设置在第四绝缘层上，阳极连接电极62的第一端与第一子阳极61-1连接，阳极连接电极62的第二端与第二子阳极61-2，第一端和第二端之间的区域通过第二十一过孔V21与第六连接电极46连接。在示例性实施方式中，阳极连接电极62实现了第一子阳极61-1和第二子阳极61-2之间的相互连接，由于第六连接电极46与极板连接电极12 连接，极板连接电极12与第一极板11连接，因而阳极连接电极62实现了第一阳极61与存储电容的第一极板11的连接。

在示例性实施方式中，当显示基板出现亮点不良时，可以通过激光切割方式截断阳极连接电极62，使得第一子阳极61-1和第二子阳极61-2中的一个与第一极板11连接，而另一个浮置，由此可以修复亮点不良。

在示例性实施方式中，第二十一过孔V21可以称为阳极过孔，阳极过孔在基底上的正投影与第一子阳极61-1和第二子阳极61-2在基底上的正投影没有交叠，不仅可以提高修复亮点不良的成功率，避免修复对像素驱动电路的影响，而且可以保证阳极的平坦性，提高发光器件的出光质量，提高显示效果。

在示例性实施方式中，四个第一阳极61呈正方形(Square)排列，左上的第一阳极61与第一子像素P1中的像素驱动电路连接，右上的第一阳极61与第二子像素P2中的像素驱动电路连接，左下的第一阳极61与第三子像素P3中的像素驱动电路连接，右下的第一阳极61与第四子像素P4中的像素驱动电路连接。在一些可能的实现方式中，阳极的排列方式可以根据实际需要进行调整，本公开在此不做具体限定。

在示例性实施方式中，每个子像素的第一子阳极61-1、第二子阳极61-2和阳极连接电极62可以为相互连接的一体结构。

在示例性实施方式中，至少一个重复单元的第四导电层还可以包括第二辅助电极63。第二辅助电极63的形状可以为矩形状，第二辅助电极63在基底上的正投影与第一辅助电极56在基底上的正投影至少部分交叠，第二辅助电极63可以通过第二十二过孔V22与第一辅助电极56连接，第二辅助电极63被配置为与后续形成的第三辅助电极连接。

在示例性实施方式中，第四导电层的材料可以采用透明导电材料，如氧化铟锡ITO或氧化铟锌IZO等。

本次图案化工艺后，透光区域120的膜层没有变化。

(8)形成第五导电层图案。在示例性实施方式中，形成第五导电层图案可以包括：在形成前述图案的基底上，沉积第五导电薄膜，通过图案化工艺对第五导电薄膜进行图案化，形成第五导电层图案，如图14A和图14B所示，图14B为图4A中第五导电层的示意图。

在示例性实施方式中，显示基板中每个子像素的第五导电层可以至少包括第二阳极72。

在示例性实施方式中，第二阳极72可以包括隔离设置的第三子阳极72-1和第四子阳极72-2，第三子阳极72-1和第四子阳极72-2的形状可以为矩形状，可以位于显示区域110，并分别设置在第一子阳极61-1和第二子阳极61-2上，第三子阳极72-1和第四子阳极72-2可以沿着第二方向Y依次设置，第三子阳极72-1在基底上的正投影与第一子阳极61-1在基底上的正投影至少部分交叠，第三子阳极72-1与第一子阳极61-1连接，第四子阳极72-2在基底上的正投影与在基底上的正投影至少部分交叠，第四子阳极72-2与第二子阳极61-2连接。

在示例性实施方式中，至少一个重复单元的第五导电层还可以包括第三辅助电极73。第三辅助电极73的形状可以为矩形状，第二辅助电极63可以设置在第二辅助电极63上，第二辅助电极63在基底上的正投影与第二辅助电极63在基底上的正投影至少部分交叠，第二辅助电极63与第二辅助电极63连接，第三辅助电极73被配置为与后续形成的阴极 连接。

在示例性实施方式中，第三辅助电极73可以采用隔离柱(RIB)结构，第三辅助电极73的截面形状可以为倒梯形，使得后续形成的有机发光层可以在第三辅助电极73的侧面边缘处断开，形成孤立并隔离的有机发光块，有效避免了有机发光块对出射光的干扰，提高了出射光的品质，有利于提高显示品质。

在示例性实施方式中，叠设的第一辅助电极56、第二辅助电极63和第三辅助电极73构成辅助阴极。

在示例性实施方式中，第五导电层的材料可以采用透明导电材料，如氧化铟锡ITO或氧化铟锌IZO等。

本次图案化工艺后，透光区域120的膜层没有变化。

(9)形成像素定义层。在示例性实施方式中，形成像素定义层图案可以包括：在形成前述图案的基底上，涂覆像素定义薄膜，通过图案化工艺对像素定义薄膜进行图案化，形成像素定义层，如图15所示。

在示例性实施方式中，显示基板中每个子像素的像素定义层上开设有第一像素开口K1和第二像素开口K2，第一像素开口K1内的像素定义薄膜被去掉，暴露出第二阳极72中第三子阳极72-1的部分表面，第二像素开口K2内的像素定义薄膜被去掉，暴露出第二阳极72中第四子阳极72-2的部分表面。

在示例性实施方式中，第一像素开口K1在基底上的正投影位于第三子阳极72-1在基底上的正投影的范围之内，第二像素开口K2在基底上的正投影位于第四子阳极72-2在基底上的正投影的范围之内

在示例性实施方式中，在平行于基底的平面内，第一像素开口K1和第二像素开口K2的形状可以与子阳极的形状相似，在垂直于基底的平面内，第一像素开口K1和第二像素开口K2的截面形状可以是矩形或者梯形等。

在示例性实施方式中，至少一个重复单元的像素定义层上开设有辅助电极开口K3，辅助电极开口K3内的像素定义薄膜被去掉，暴露出第三辅助电极73的部分表面，辅助电极开口K3在基底上的正投影位于第三辅助电极73在基底上的正投影的范围之内。

在示例性实施方式中，在平行于基底的平面内，辅助电极开口K3的形状可以与第三辅助电极73的形状相似，在垂直于基底的平面内，辅助电极开口K3的截面形状可以是矩形或者梯形等。

在示例性实施方式中，透光区域120的像素定义层基本上被去掉，形成透光开口T，透光开口T靠近显示区域110的一侧可以设置有凹槽，凹槽内设置的像素定义块可以遮挡阳极连接电极62。

在示例性实施方式中，像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等。

(10)形成有机发光层和阴极图案。在示例性实施方式中，形成有机发光层和阴极图案可以包括：先在显示区域110形成有机发光层图案，有机发光层通过第一像素开口K1和第二像素开口K2分别与第三子阳极72-1和第四子阳极72-2连接。随后形成阴极，在显示区域110，阴极与有机发光层连接，在透光区域120，阴极通过辅助电极开口K3与第三辅助电极73连接。由于第三辅助电极73与第二电源线连接，因而实现了阴极与第二 电源线的连接。

在示例性实施方式中，有机发光层可以包括发光层(EML)，以及如下任意一层或多层：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性实施方式中，有机发光层可以采用精细金属掩模版(FMM)或者开放式掩膜版(Open Mask)蒸镀形成，或者采用喷墨工艺形成。

在示例性实施方式中，显示基板的制备过程还可以包括形成封装层图案。形成封装层图案可以包括：先利用开放式掩膜板沉积第一无机薄膜，形成第一封装层。随后，利用喷墨打印工艺在第一封装层上喷墨打印有机材料，固化成膜后，形成第二封装层。随后，利用开放式掩膜板沉积第二无机薄膜，形成第三封装层，第一封装层、第二封装层和第三封装层组成封装层。第一封装层和第三封装层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、碳化硅(SiC)、碳氮化硅(SiCN)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层，第二封装层可以采用树脂材料，形成无机材料/有机材料/无机材料的叠层结构，有机材料层设置在两个无机材料层之间，可以保证外界水汽无法进入发光结构层。

在示例性实施方式中，显示基板的制备过程还可以包括形成彩膜层和黑矩阵，黑矩阵具有呈矩阵排列的多个开口区域，彩膜层填充于开口区域内。

至此，完成本公开示例性实施例显示基板的制备。

在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。

在示例性实施方式中，第一导电层、第二导电层和第三导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一平坦层可以采用有机材料，如树脂等。

图16为本公开示例性实施例一种显示基板的短路不良维修示意图。如16所示，当扫描连接线31与其它信号线(如数据信号线53)之间出现短路点200时，可以通过激光切割将短路点200两侧的第一子线截断，在短路点200两侧分别形成两个截断点300，将短路点200隔离。由于显示区域的扫描连接线31为双线结构的双线段31-1，具有双通道功能，因而截断点300不会影响像素驱动电路，不仅可以保证扫描信号线驱动重复区域中所有像素驱动电路，而且可针对所有位置的短路点200进行修复，实现了全信号短路不良维修，避免了产品报废，有效提升了产品良率。

通过以上描述的显示基板的结构和制备流程可以看出，本公开所提供的显示基板，采用一条扫描信号线的3T1C的像素驱动电路，一条扫描信号线与像素驱动电路中的第一晶体管和第三晶体管连接，通过减少扫描信号线的数量，不仅可以简化像素驱动电路的结构， 减小像素驱动电路的占用面积，有利于实现高分辨率显示，而且可以有效增加透光区域的透光面积，提高透光区域空间占比，有利于实现高透明度显示。此外，由于一个重复单元仅需一条扫描信号线驱动，因而其对应的栅极驱动电路(GOA)和时钟信号线(CLK)的数目可以成倍降低，有效减小了栅极驱动电路和时钟信号线的占用面积，有利于实现窄边框，提高产品优势。

本公开示例性实施例通过在透光区域设置单线结构，在显示区域设置双线结构，不仅可以保证扫描信号线驱动重复区域中所有像素驱动电路，而且实现了双通道功能，可针对所有位置的信号线进行修复，实现了全信号短路不良维修，有效提升了产品良率。

本公开示例性实施例通过利用第一导电层、第二导电层和第三导电层形成三层金属布局三明治结构的第一电容和第二电容，并联结构的第一电容和第二电容组成存储电容，一方面可以有效增加存储电容的电容值，另一方面可以在保证存储电容的电容值的情况下减小极板面积，有效减小像素驱动电路的占用面积，有利于实现高分辨率显示。

本公开示例性实施例通过设置第一电源线的一拖四结构和补偿信号线的一拖四结构，节省了信号线数量，减小了占用空间，结构简洁，布局合理，充分利用布图空间，提高了空间利用率，有利于提高分辨率。

本公开示例性实施例通过设置阳极连接电极分别连接第一子阳极和第二子阳极，不仅可以提高修复亮点不良的成功率，避免修复对像素驱动电路的影响，也不会引起其它不良，修复成功率高，而且可以保证阳极的平坦性，提高发光器件的出光质量，提高显示效果。

本公开示例性实施例通过设置第二电源线和辅助电极，第二电源线通过辅助电极与阴极连接，可以有效降低第二电源的压降，保证了显示均一性。

本公开示例性实施例通过将阳极连接电极和辅助电极设置在透光区域，将透光区域改变成不规则形状，当光线经过不规则形状的透光区域时，由于产生衍射条纹的位置不同，产生衍射条纹的方向不同，因而光线产生衍射条纹不会朝着一个方向扩散，而是朝着多个方向扩散，因而大大弱化了衍射效应，避免了屏后物体虚化现象，提高了透明显示效果。

本公开示例性实施例的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做限定。

在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的显示装置中，如OLED、量子点显示(QLED)、发光二极管显示(Micro LED或Mini LED)或量子点发光二极管显示(QDLED)等，本公开在此不做限定。

本公开还提供一种显示基板的制备方法，以制备上述实施例提供的显示基板。在示例性实施方式中，所述显示基板包括规则排布的多个重复单元，所述重复单元包括显示区域和位于所述显示区域至少一侧的透光区域，所述显示区域被配置为进行图像显示，所述透光区域被配置为透过光线；所述显示区域包括形成至少两个像素行和两个像素列的多个子像素，所述子像素包括像素驱动电路；所述制备方法包括：

在所述子像素中形成像素驱动电路；所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容，所述第一晶体管的第一极与数据信号线连接，所述第一晶体管的第二极分别与所述第二晶体管的栅电极和所述存储电容的第一端连接，所述第二晶体管的第一极与第一电源线连接，所述第二晶体管的第二极分别与所述第三晶体管的第二极和所 述存储电容的第二端连接，所述第三晶体管的第一极与补偿信号线连接，所述第一晶体管的栅电极和所述第三晶体管的栅电极与同一条扫描信号线连接。

本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。

虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (21)

1. 一种显示基板，包括规则排布的多个重复单元，所述重复单元包括显示区域和位于所述显示区域至少一侧的透光区域，所述显示区域被配置为进行图像显示，所述透光区域被配置为透过光线；所述显示区域包括形成至少两个像素行和两个像素列的多个子像素，所述子像素包括像素驱动电路；所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容，所述第一晶体管的第一极与数据信号线连接，所述第一晶体管的第二极分别与所述第二晶体管的栅电极和所述存储电容的第一端连接，所述第二晶体管的第一极与第一电源线连接，所述第二晶体管的第二极分别与所述第三晶体管的第二极和所述存储电容的第二端连接，所述第三晶体管的第一极与补偿信号线连接，至少一个子像素的像素驱动电路中，所述第一晶体管的栅电极和所述第三晶体管的栅电极与同一条扫描信号线连接。
2. 根据权利要求1所述的显示基板，其中，至少一个像素行的多个像素驱动电路中，多个第一晶体管的栅电极和多个第三晶体管的栅电极与同一条扫描信号线连接。
3. 根据权利要求1所述的显示基板，其中，至少一个重复单元的多个像素驱动电路中，多个第一晶体管的栅电极和多个第三晶体管的栅电极与同一条扫描信号线连接。
4. 根据权利要求1所述的显示基板，其中，至少一个重复单元中，所述扫描信号线从所述显示区域延伸到所述透光区域，所述扫描信号线包括单线结构的单线段和双线结构的双线段，所述单线段设置在所述透光区域，所述双线段设置在所述显示区域，所述双线段分别与所述重复单元中多个子像素的像素驱动电路连接。
5. 根据权利要求4所述的显示基板，其中，所述双线段包括沿着像素行方向延伸的第一子线和第二子线，所述第一子线与所述第二子线沿着像素列方向排布，所述第一子线与一个像素行中多个子像素的像素驱动电路分别连接，所述第二子线与相邻的另一个像素行中多个子像素的像素驱动电路分别连接。
6. 根据权利要求5所述的显示基板，其中，所述双线段还包括第一连接线和第二连接线，所述第一连接线分别与所述第一子线和所述第二子线的一端连接，所述第二连接线分别与所述第一子线和所述第二子线的另一端连接，所述第一连接线、所述第一子线、所述第二连接线和所述第二子线构成环形结构。
7. 根据权利要求6所述的显示基板，其中，所述单线段位于所述第一子线或者所述第二子线的延伸方向上。
8. 根据权利要求6所述的显示基板，其中，所述第一连接线与位于所述显示区域所述像素行方向一侧的所述透光区域中的单线段连接，第二连接线与位于所述显示区域所述像素行方向另一侧的所述透光区域中的单线段连接。
9. 根据权利要求8所述的显示基板，其中，至少一个重复单元中，所述单线段和所述双线段为相互连接的一体结构。
10. 根据权利要求6所述的显示基板，其中，所述第一电源线、所述数据信号线和所述补偿信号线在所述显示基板平面上的正投影与所述环形结构在所述显示基板平面上的正投影至少部分交叠。
11. 根据权利要求6所述的显示基板，其中，至少一个重复单元中，相邻像素行中两个子像素的所述第三晶体管的有源层为相互连接的一体结构，所述第三晶体管的有源层在 所述显示基板平面上的正投影与所述环形结构在所述显示基板平面上的正投影至少部分交叠。
12. 根据权利要求1所述的显示基板，其中，至少一个重复单元中，多个子像素相对于所述扫描信号线镜像对称。
13. 根据权利要求1至12任一项所述的显示基板，其中，所述存储电容的第一端包括第一极板和第三极板，所述存储电容的第二端包括第二极板，所述第二极板在所述显示基板平面上的正投影与所述第一极板在所述显示基板平面上的正投影至少部分交叠，所述第一极板和所述第二极板形成第一电容，所述第二极板在所述显示基板平面上的正投影与所述第三极板在所述显示基板平面上的正投影至少部分交叠，所述第三极板和所述第二极板形成第二电容，所述第一极板分别与所述第三极板、所述第一晶体管的第二极和所述第二晶体管的栅电极连接，所述第二极板分别与所述第二晶体管的第二极和所述第三晶体管的第二极连接，所述第一电容和所述第二电容构成并联结构的存储电容。
14. 根据权利要求13所述的显示基板，其中，在垂直于显示基板的方向上，所述显示区域包括设置在基底上的驱动电路层和设置在所述驱动电路层远离所述基底一侧的发光结构层，所述驱动电路层至少包括沿着远离所述基底方向依次设置的第一导电层、第二导电层和第三导电层，所述第一极板设置在所述第一导电层中，所述第二极板设置在所述第二导电层中，所述第三极板设置在所述第三导电层中，所述第三极板通过过孔与所述第一极板连接；至少一个重复单元还包括极板连接电极，所述极板连接电极设置在所述透光区域，所述极板连接电极与所述第一极板连接。
15. 根据权利要求14所述的显示基板，其中，至少一个重复单元中，所述极板连接电极和所述第一极板为相互连接的一体结构。
16. 根据权利要求14所述的显示基板，其中，所述发光结构层至少包括设置在所述第三导电层远离所述基底一侧的第四导电层，所述第四导电层至少包括第一阳极和阳极连接电极，所述第一阳极设置在所述显示区域的多个子像素中，所述阳极连接电极设置在所述透光区域中，所述阳极连接电极通过阳极过孔与所述极板连接电极连接，所述阳极过孔设置在所述透光区域；至少一个子像素中，所述第一阳极包括隔离设置的第一子阳极和第二子阳极，所述阳极连接电极的第一端与所述第一子阳极连接，所述阳极连接电极的第二端与所述第二子阳极连接。
17. 根据权利要求14所述的显示基板，其中，所述第三导电层还包括第二电源线和第一辅助电极，所述第二电源线设置在所述显示区域中，所述第一辅助电极设置在所述透光区域中，所述第一辅助电极与所述第二电源线连接。
18. 根据权利要求17所述的显示基板，其中，至少一个重复单元中，所述第一辅助电极和所述第二电源线为相互连接的一体结构。
19. 根据权利要求17所述的显示基板，其中，所述第二电源线在所述显示基板平面上的正投影与所述扫描信号线的环形结构在所述显示基板平面上的正投影至少部分交叠。
20. 一种显示装置，包括如权利要求1到19任一项所述的显示基板。
21. 一种显示基板的制备方法，所述显示基板包括规则排布的多个重复单元，所述重复单元包括显示区域和位于所述显示区域至少一侧的透光区域，所述显示区域被配置为进行图像显示，所述透光区域被配置为透过光线；所述显示区域包括形成至少两个像素行和两个像素列的多个子像素，所述子像素包括像素驱动电路；所述制备方法包括：

    在所述子像素中形成像素驱动电路；所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容，所述第一晶体管的第一极与数据信号线连接，所述第一晶体管的第二极分别与所述第二晶体管的栅电极和所述存储电容的第一端连接，所述第二晶体管的第一极与第一电源线连接，所述第二晶体管的第二极分别与所述第三晶体管的第二极和所述存储电容的第二端连接，所述第三晶体管的第一极与补偿信号线连接，所述第一晶体管的栅电极和所述第三晶体管的栅电极与同一条扫描信号线连接。