WO2023167096A1

WO2023167096A1 - 電流センサ、及び電流検出方法

Info

Publication number: WO2023167096A1
Application number: PCT/JP2023/006676
Authority: WO
Inventors: 隆二野平
Original assignee: 旭化成エレクトロニクス株式会社
Priority date: 2022-03-03
Filing date: 2023-02-24
Publication date: 2023-09-07
Also published as: CN118891529A; JPWO2023167096A1

Abstract

電流センサは、計測対象の電流が流れる導体と、前記導体を介して配置され、磁場に応じた信号を出力する第１の磁電変換素子と、前記第１の磁電変換素子の一対の第１出力端子と一対の第１導線を介して接続される一対の第１入力端子を有する信号処理回路とを備える。前記信号処理回路は、前記一対の第１出力端子のそれぞれから出力されるそれぞれの第１信号の電圧を合成した同相電圧を検出する電圧検出回路と、前記同相電圧が予め定められた閾値電圧以下の場合、それぞれの前記第１信号を予め定められたゲインで増幅した信号を出力し、前記同相電圧が前記予め定められた閾値電圧を超える場合、それぞれの前記第１信号を予め定められたゲインより下げた信号を出力する差動増幅回路と、前記差動増幅回路の出力信号を補正する補正回路とを有し、前記補正回路にて補正された前記出力信号に基づいて、前記導体に流れる電流の電流値を導出する。

Description

電流センサ、及び電流検出方法

　本発明は、電流センサ、及び電流検出方法に関する。

　特許文献１には、被計測電流が流れる導体と、導体の近傍に対向して配置された２つの磁電変換素子）と、２つの磁電変換素子を支持する絶縁部材とを備え、導体は、絶縁部材と接触せず且つ絶縁部材を支持しないように配置される電流センサが開示されている。特許文献２には、過渡電圧の検出に基づいて磁場センサ集積回路の出力を制御する電流センサが開示されている。
［先行技術文献］
［特許文献］
　　［特許文献１］　特許第６３２１８００号
　　［特許文献２］　米国特許出願公開第２０１８／０１４９７１３号明細書

解決しようとする課題

　特許文献１に記載されたような複数の磁電変換素子を備える電流センサにおいて、導体への過渡電圧に対する良好な電流の過渡応答特性を実現することが望まれている。

一般的開示

　本発明の一態様に係る電流センサは、計測対象の電流が流れる導体を備えてよい。前記電流センサは、前記導体を介して配置され、磁場に応じた信号を出力する第１の磁電変換素子を備えてよい。前記電流センサは、複数の磁電変換素子を備えてもよいが、外乱磁場の影響が小さい設置場所、または磁気シールド等の機構により外乱磁場を抑制できる場合には、複数の磁電変換素子を備えなくてもよい。前記電流センサは、前記第１の磁電変換素子の一対の第１出力端子と一対の第１導線を介して接続される一対の第１入力端子を有する信号処理回路を備えてよい。前記信号処理回路は、前記一対の第１出力端子のそれぞれから出力されるそれぞれの第１信号の電圧を合成した同相電圧を検出する電圧検出回路を有してよい。前記信号処理回路は、前記同相電圧が予め定められた閾値電圧以下の場合、それぞれの前記第１信号を予め定められたゲインで増幅した信号を出力し、前記同相電圧が前記予め定められた閾値電圧を超える場合、それぞれの前記第１信号を予め定められたゲインより下げたゲインで増幅した信号を出力する差動増幅回路を有してよい。前記信号処理回路は、前記差動増幅回路の出力信号を補正する補正回路を有してよい。前記補正回路は、動作温度に基づいて、予め定められた温度補正係数に従い、前記出力信号を補正してよい。前記電流センサは、前記補正回路にて補正された前記出力信号に基づいて、前記導体に流れる電流の電流値を導出してよい。

　前記電流センサは、前記第１の磁電変換素子と前記導体を介して互いに対向して配置され、磁場に応じた信号を出力する第２の磁電変換素子をさらに備えてよい。前記信号処理回路は、前記第２の磁電変換素子の一対の第２出力端子と一対の第２導線を介して接続される一対の第２入力端子をさらに有してよい。前記電圧検出回路は、前記一対の第１出力端子のそれぞれから出力されるそれぞれの前記第１信号の電圧と前記一対の第２出力端子のそれぞれから出力されるそれぞれの第２信号の電圧のうち２以上の信号の電圧を合成した同相電圧を検出してよい。前記差動増幅回路は、前記同相電圧が前記予め定められた閾値電圧以下の場合、それぞれの前記第１信号及びそれぞれの前記第２信号を予め定められたゲインで増幅し、増幅された前記第１信号と増幅された前記第２信号との差分を出力してよい。前記差動増幅回路は、前記同相電圧が前記予め定められた閾値電圧を超える場合、それぞれの前記第１信号及びそれぞれの前記第２信号を予め定められたゲインより下げたゲインで増幅し、増幅された前記第１信号と増幅された前記第２信号との差分を出力する引算回路を有してよい。

　いずれかの前記電流センサにおいて、前記信号処理回路は、前記同相電圧が前記予め定められた閾値電圧を超えてから予め定められた期間、ゲインを下げた後のそれぞれの前記第１信号及びそれぞれの前記第２信号に基づいて、前記導体に流れる電流の電流値を導してよい。

　いずれかの前記電流センサにおいて、前記電圧検出回路は、それぞれの前記第１信号、及びそれぞれの前記第２信号のノイズを低減するノイズ低減回路を有してよい。

　いずれかの前記電流センサにおいて、前記ノイズ低減回路は、ハイパスフィルタ、及びローパスフィルタを含んでよい。

　いずれかの前記電流センサにおいて、前記ハイパスフィルタは、前記一対の第１入力端子のそれぞれと一端が電気的に接続される一対の第１容量と、前記一対の第２入力端子のそれぞれと一端が電気的に接続される一対の第２容量と、前記一対の第１容量のそれぞれの他端と、前記一対の第２容量のそれぞれの他端と一端が接続され、他端に基準電圧が印加される第１抵抗とを含んでよい。前記第１の容量のみで検出を行う場合、前記信号処理回路は、前記一対の第１入力端子のそれぞれと前記一対の第２入力端子のそれぞれから任意の２本を選択してよい。前記ローパスフィルタは、一端が、前記第１抵抗の前記他端に接続される第２抵抗と、一端が、前記第２抵抗の他端に接続され、他端が接地される第３容量とを含んでよい。前記電圧検出回路は、前記第２抵抗の前記他端から前記同相電圧を出力してよい。

　本発明の一態様に係る電流センサは、計測対象の電流が流れる導体を備えてよい。前記電流センサは、前記導体を介して配置され、磁場に応じた信号を出力する第１の磁電変換素子を備えてよい。前記電流センサは、前記第１の磁電変換素子の一対の第１出力端子と一対の第１導線を介して接続される一対の第１入力端子を有する信号処理回路を備えてよい。前記信号処理回路は、前記一対の第１出力端子のそれぞれから出力されるそれぞれの第１信号の電圧を合成した同相電圧を検出する電圧検出回路を有してよい。前記信号処理回路は、前記同相電圧が予め定められた閾値電圧を超える場合、それぞれの前記第１信号を予め定められた信号に置換した信号を出力し、前記同相電圧が予め定められた閾値電圧以下の場合、それぞれの前記第１信号を出力するセレクト回路を有してよい。前記信号処理回路は、前記同相電圧が前記予め定められた閾値電圧以下の場合、前記セレクト回路の出力信号を予め定められたゲインで増幅する差動増幅回路を有してよい。前記信号処理回路は、前記差動増幅回路の出力信号を補正する補正回路を有してよい。前記補正回路は、動作温度に基づいて、予め定められた温度補正係数に従い、前記出力信号を補正してよい。前記電流センサは、前記補正回路にて補正された前記出力信号に基づいて、前記導体に流れる電流の電流値を導出してよい。

　いずれかの前記電流センサは、前記第１の磁電変換素子と前記導体を介して互いに対向して配置され、磁場に応じた信号を出力する第２の磁電変換素子をさらに備えてよい。前記信号処理回路は、前記第２の磁電変換素子の一対の第２出力端子と一対の第２導線を介して接続される一対の第２入力端子をさらに有してよい。前記電圧検出回路は、前記一対の第１出力端子のそれぞれから出力されるそれぞれの前記第１信号の電圧と前記一対の第２出力端子のそれぞれから出力されるそれぞれの第２信号の電圧のうち２以上の信号の電圧を合成した同相電圧を検出してよい。前記電圧検出回路は、前記同相電圧を検出するための出力端子として、一対の第一の出力端子及び一対の第二の出力端子から、任意の２本以上を選択してよい。前記差動増幅回路は、前記同相電圧が前記予め定められた閾値電圧以下の場合、それぞれの前記第１信号及びそれぞれの前記第２信号を予め定められたゲインで増幅し、増幅された前記第１信号と増幅された前記第２信号との差分を出力し、前記同相電圧が前記予め定められた閾値電圧を超える場合、それぞれの前記第１信号及びそれぞれの前記第２信号を予め定められた信号に置換した信号を出力する引算回路を有してよい。

　いずれかの前記電流センサにおいて、前記信号処理回路は、前記同相電圧が前記予め定められた閾値電圧を超えてから予め定められた期間、それぞれの前記第１信号及びそれぞれの前記第２信号を予め定められた信号に置換した信号を出力してよい。

　前記信号処理回路が、前記第１の磁電変換素子及び前記第２の磁電変換素子を備えている場合には、予め定められたゲインをもった引算回路を有してよい。一方、前記信号処理回路が、前記第１の磁電変換素子を有する場合、すなわち、前記信号処理回路が複数の磁電変換素子を有さない場合、前記信号処理回路は、予め定められたゲインをもった差動増幅回路を有してよい。

　前記信号処理回路は、前記引算回路、または前記差動増幅回路の出力信号を補正する補正回路を有してよい。前記信号処理回路は、前記電流センサの零電流電圧（開回路電圧（ＯＣＶ））の絶対値に基づくオフセット補正、および温度ドリフトによるオフセット補正などの補正を行う補正回路と、補正後の出力値を増幅する増幅回路とを有してよい。前記補正回路及び前記増幅回路は、選択される磁電変換素子に応じて使用されてよい。

　いずれかの前記電流センサにおいて、前記信号処理回路は、前記導体と絶縁された金属板上に配置されてよい。

　いずれかの前記電流センサにおいて、前記一対の第１導線は、前記導体を跨いで配線されてよい。

　本発明の一態様に係る電流検出方法は、計測対象の電流が流れる導体を介して互いに対向して配置された第１の磁電変換素子及び第２の磁電変換素子により検出された磁場に応じた電流を検出する電流検出方法でよい。前記電流検出方法は、前記第１の磁電変換素子の一対の第１出力信号と前記第２の磁電変換素子の一対の第２出力信号とのうち２以上の信号を合成して同相電圧を検出することとを備えてよい。前記電流検出方法は、前記同相信号を予め定められた閾値電圧と比較することを備えてよい。前記電流検出方法は、前記同相電圧が前記予め定められた閾値電圧を超える場合、前記一対の第１出力信号及び前記一対の第２出力信号のそれぞれのゲインを下げた信号、または、前記一対の第１出力信号及び前記一対の第２出力信号のそれぞれを予め定められた信号に置換した信号を補正信号として出力することを備えてよい。前記電流検出方法は、前記同相電圧が前記予め定められた閾値電圧以下の場合、前記一対の第１出力信号及び前記一対の第２出力信号のそれぞれを前記補正信号として出力することを備えてよい。前記電流検出方法は、前記補正信号に基づいて、前記導体に流れる電流の電流値を導出することを備えてよい。

　なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

電流センサ１００の一例を示す上面図である。図１Ａに示す電流センサ１００のＪ－Ｊ'断面図である。信号処理ＩＣ１２０を備える電流センサ１００の機能ブロックの一例を示す図である。第１実施形態に係る信号処理ＩＣ１２０を備える電流センサ３００の機能ブロックの一例を示す図である。電流センサ３００のより具体的な回路構成の一例を示す図である。同相電圧検出回路３０の具体的な回路構成の一例を示す図である。図３及び図５に示す電流センサ３００の具体的な動作の一例を示す図である。第２の実施形態に係る信号処理ＩＣ１２０を備える電流センサ６００の機能ブロックの一例を示す図である。電流センサ６００のより具体的な回路構成の一例を示す図である。図７及び図８に示す電流センサ６００の具体的な動作の一例を示す図である。第３の実施形態に係る信号処理ＩＣ１２０を備える電流センサ１０００の機能ブロックの一例を示す図である。第４の実施形態に係る信号処理ＩＣ１２０を備える電流センサ１１００の機能ブロックの一例を示す図である。

　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

　図１Ａは、電流センサ１００の一例を示す上面図である。図１Ｂは、図１Ａに示す電流センサ１００のＪ－Ｊ'断面図である。電流センサ１００は、導体１１０、第１の磁電変換素子１１３ａ、第２の磁電変換素子１１３ｂ、信号処理ＩＣ１２０、及び金属板１３０を備える。

　導体１１０は、２本のリード端子１１２ａ、１１２ｂを有する。導体１１０には、被計測電流Ｉが流れる。導体１１０は、リード端子１１２ａ側からリード端子１１２ｂ側への周回方向に被計測電流Ｉが流れるようなＵ字形状の電流経路１１１を有する。Ｕ字形状の電流経路１１１の内側に位置する導体１１０のギャップ１１０ａ内には、第１の磁電変換素子１１３ａが配置される。電流経路１１１を挟んで第２の磁電変換素子１１３ｂが配置される。第１の磁電変換素子１１３ａ及び第２の磁電変換素子１１３ｂは、導体１１０を介して互いに対向して配置され、磁場に応じた信号を出力する。

　信号処理ＩＣ１２０は、導体１１０と絶縁された金属板１３０に支持されている。金属板１３０は、Ｕ字形状部分を含み、金属板１３０のＵ字形状内に、電流経路１１１のＵ形状部分が配置される。第２の磁電変換素子１１３ｂは、電流経路１１１のＵ形状部分と金属板１３０のＵ字形状部分との間のギャップ１１０ｂ内に配置される。第１の磁電変換素子１１３ａ及び第２の磁電変換素子１１３ｂは、例えば、ホール素子、磁気抵抗効果素子、ホールＩＣ、磁気抵抗効果ＩＣで良い。

　導体１１０、リード端子１４１、信号処理ＩＣ１２０、第１の磁電変換素子１１３ａ、及び第２の磁電変換素子１１３ｂは、図１Ｂに示すように、モールド樹脂１８０で封止され、同一のパッケージとして形成される。モールド樹脂１８０は、エポキシ樹脂等のモールド樹脂である。

　このような電流センサ１００において、導体１１０に被計測電流Ｉが流れると、電流経路１１１に形成されたＵ字状部分に流れる電流量及び電流の方向に応じた磁界が生じる。ここで、第１の磁電変換素子１１３ａは、電流経路１１１のＵ字状部分に近傍するギャップ１１０ａ内に配置されている。そのため、第１の磁電変換素子１１３ａは、導体１１０に流れる被計測電流Ｉによって発生する磁束密度を検出して、磁束密度に応じた電気信号を信号処理ＩＣ１２０に出力することになる。

　また、第２の磁電変換素子１１３ｂも、導体１１０に流れる被計測電流Ｉによって発生する磁束密度を検出して、磁束密度に応じた電気信号を信号処理ＩＣ１２０に出力することになる。このようにして、第１の磁電変換素子１１３ａ、及び第２の磁電変換素子１１３ｂは、導体１１０に流れる被計測電流Ｉに応じて、電流を検出する。

　第１の磁電変換素子１１３ａ、及び第２の磁電変換素子１１３ｂは、それぞれギャップ１１０ａ、１１０ｂにより導体１１０と離間して配置されており、常に導体１１０と接触しない状態となっている。これにより、導体１１０と第１の磁電変換素子１１３ａとの間、及び導体１１０と第２の磁電変換素子１１３ｂとの間は、電気的に導通せず、絶縁を維持するための間隙（クリアランス）が確保される。また、第１の磁電変換素子１１３ａは、図１Ａにおいて破線で示す絶縁部材１１４によって支持される。絶縁部材１１４は、例えば絶縁耐圧の高いポリイミド材からなる絶縁テープで良い。

　第１の磁電変換素子１１３ａ、及び第２の磁電変換素子１１３ｂは、金属線などの導線であるワイヤ１６０を介して信号処理ＩＣ１２０と電気的に接続される。信号処理ＩＣ１２０は、金属線などの導線であるワイヤ１５０を介してリード端子１４１と電気的に接続される。信号処理ＩＣ１２０は、例えばＬＳＩ(Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ)で構成されて良い。信号処理ＩＣ１２０は、例えば、メモリ、プロセッサ、バイアス回路、引算回路、補正回路および増幅回路などを備える。この信号処理ＩＣ１２０の構成は、後述する図２において、詳細な機能ブロック図を示してある。

　図１Ｂに示した電流センサ１００のＪ－Ｊ'間の側面図において、絶縁部材１１４は、金属板１３０の裏面１３０Ａの一部と接合されて、第１磁電変換素子１１３ａを支持するように形成される。図１Ｂでは、第１の磁電変換素子１１３ａのみが示されているが、絶縁部材１１４は、第１の磁電変換素子１１３ａと同様に、第２の磁電変換素子１１３ｂも支持する。

　導体１１０の一部の裏面には、段差１０１が形成されており、この段差１０１によって、導体１１０は、常に絶縁部材１１４と接触しないように配置される。導体１１０の裏面と絶縁部材１１４との間には、モールド樹脂１８０が充填されている。絶縁部材１１４は、例えば耐圧性の優れたポリイミド材の絶縁テープからなり、図１Ｂに示すような状態で、金属板１３０の裏面１３０Ａに貼られ、第１の磁電変換素子１１３ａを裏面から支持する。

　導体１１０と第１の磁電変換素子１１３ａとは、絶縁部材１１４の同一面上に設けられる。また、第１の磁電変換素子１１３ａの感磁面１１６の高さ位置が、導体１１０の底面から上面までの高さの間、例えば、中央に配置される。

　第１の磁電変換素子１１３ａ、及び第２の磁電変換素子１１３ｂは、金属線などの導線であるワイヤ１６０を介して信号処理ＩＣ１２０と電気的に接続される。しかし、上述の構造により、導体１１０とワイヤ１６０とは、寄生容量１１７によって電気的に接合されることになる。

　図２は、信号処理ＩＣ１２０を備える電流センサ１００の機能ブロックの一例を示す図である。信号処理ＩＣ１２０は、バイアス回路２２、引算回路２３、補正回路２４、及び増幅回路２５を備える。バイアス回路２２は、第１の磁電変換素子１１３ａ、及び第２の磁電変換素子１１３ｂと接続され、第１の磁電変換素子１１３ａ、及び第２の磁電変換素子１１３ｂに電源を供給する。換言すれば、バイアス回路２２は、第１の磁電変換素子１１３ａ、及び第２の磁電変換素子１１３ｂに励起電流を印加（流入）する。

　引算回路２３は、第１の磁電変換素子１１３ａの出力と、第２の磁電変換素子１１３ｂの出力の差分に基づいて、外部で生じる磁界の影響をキャンセル、すなわち同相のノイズを相殺して、電流値を算出する。また、導体１１０に過渡的な高電圧（ｄｖｄｔ）が印可され、寄生容量１１７を介して伝搬する電圧ノイズも同様に相殺される。

　補正回路２４は、引算回路２３からの出力値を補正する。例えば、補正回路２４は、動作温度に基づいて、予めメモリに記憶されている温度補正係数に従い、第１の磁電変換素子１１３ａ、及び第２の磁電変換素子１１３ｂの出力値を補正する。補正回路２４は、電流センサ１００の零電流電圧（開回路電圧（ＯＣＶ））の絶対値に基づくオフセット補正、および温度ドリフトによるオフセット補正を行ってよい。増幅回路２５は、補正回路２４からの出力値を増幅する。

　上記のような構成の電流センサ１００は、第１の磁電変換素子１１３ａ、及び第２の磁電変換素子１１３ｂの出力の差分に基づいて電流値を算出するので、外部で生じる磁界の影響をキャンセルできる。すなわち、上記のような構成の電流センサ１００によれば、理想的な場合においては、過渡的な高電圧（ｄｖｄｔ）が導体１１０に印可されることによる影響は見えないことになる。しかしながら、モールド樹脂の充填時のワイヤ流れ、または組み立ての際の偏差があった場合には、寄生容量１１７のバランスが崩れ、伝搬する電圧ノイズは相殺されずに増幅して出力されることになる。

　そこで、導体１１０に印加される過渡電圧による影響を低減するために、寄生容量の均一化のための構造的な対応が図られる。しかし、構造的な対応だけでは、過渡電圧による影響を十分に抑えることができない。そのため、パワーデバイスの発展に伴い、より高速化、より高電圧化されたパワーデバイスのスイッチングによる導体への過渡電圧に対する良好な電流の過渡応答特性を実現することが望まれている。

　図３は、第１実施形態に係る信号処理ＩＣ１２０を備える電流センサ３００の機能ブロックの一例を示す。図４は、電流センサ３００のより具体的な回路構成の一例を示す図である。信号処理ＩＣ１２０は、バイアス回路２２、引算回路２３、補正回路２４、及び増幅回路２５を備える。信号処理ＩＣ１２０は、さらに、同相電圧検出回路３０、閾値判定比較回路３１、タイマー回路３２、セレクト回路３３、及び基準回路３４を備える。信号処理ＩＣ１２０は、信号処理部の一例である。

　同相電圧検出回路３０は、第１の磁電変換素子１１３ａの一対の第１出力端子と、第２の磁電変換素子１１３ｂの一対の第２出力端子と、基準回路３４とに接続される。同相電圧検出回路３０は、第１の磁電変換素子１１３ａの一対の第１出力端子のそれぞれから出力される第１信号の電圧と、第２の磁電変換素子１１３ｂの一対の第２出力端子のそれぞれから出力される第２信号の電圧とを合成した同相電圧を検出する。同相電圧検出回路３０は、過渡的な高電圧（ｄｖｄｔ）が導体１１０に印可された場合に、各寄生容量１１７を介して伝搬した電圧を合成した同相電圧を検出し、出力する。

　引算回路２３は、同相電圧検出回路３０で検出される同相電圧が予め定められた閾値電圧以下の場合、それぞれの第１信号分及びそれぞれの第２信号に基づいて、導体１１０に流れる電流の電流値を導出する。引算回路２３は、導出部の一例であり、センサ数及び導体の配置によって、加算回路でもよいし、差動増幅回路でもよい。

　引算回路２３は、同相電圧検出回路３０で検出される同相電圧が閾値電圧を超える場合、それぞれの第１信号及びそれぞれの第２信号をマスクして、第１信号及び第２信号とは異なる予め定められた基準信号を出力する。引算回路２３は、後述の第２の実施形態で示すように、ゲインを下げた後のそれぞれの第１信号及びそれぞれの前記第２信号に基づいて、導体１１０に流れる電流の電流値を導出してもよい。

　引算回路２３は、同相電圧が予め定められた閾値電圧を超えてから予め定められた期間、それぞれの第１信号及びそれぞれの第２信号を予め定められた信号に置換した信号を出力してよい。引算回路２３は、後述の第２の実施形態で示すように、同相電圧が予め定められた閾値電圧を超えてから予め定められた期間、予め定められたゲインより下げた後のそれぞれの第１信号及びそれぞれの第２信号に基づいて、導体１１０に流れる電流の電流値を導出してもよい。

　図５は、同相電圧検出回路３０の具体的な回路構成の一例を示す図である。第１の磁電変換素子１１３ａの一対の第１出力端子から電圧ＶＨ１Ｐの信号、及び電圧ＶＨ１Ｎの信号が出力される。電圧ＶＨ１Ｐの信号、及び電圧ＶＨ１Ｎの信号は、第１信号の一例である。第２の磁電変換素子１１３ｂの一対の第２出力端子から電圧ＶＨ２Ｐの信号、及び電圧ＶＨ２Ｎの信号が出力される。電圧ＶＨ２Ｐの信号、及び電圧ＶＨ２Ｎの信号は、第２信号の一例である。一対の第１出力端子、及び一対の第２出力端子のそれぞれは、それぞれの検出容量４０の一端に電気的に接続される。それぞれの検出容量４０は、同一のコンデンサ容量を有する。それぞれの検出容量４０の他端は、共通のノード４４に電気的に接続される。検出容量４０は、第１容量、及び第２容量の一例である。

　それぞれの検出容量４０の他端は、ノード４４を介して抵抗４１の一端に接続される。抵抗４１の他端には、基準回路３４が接続され、基準電圧ＶＲＥＦが印加される。

　また、抵抗４１の一端は、抵抗４２の一端にも接続される。抵抗４２の他端は、容量４３の一端が接続される。容量４３の他端は、接地される。容量４３は、第３容量の一例である。

　それぞれの検出容量４０の他端が接続されるノード４４と、基準電圧ＶＲＥＦを出力する基準回路３４の出力端子との間に、抵抗４１を接続する。これにより、検出容量４０及び抵抗４１によりハイパスフィルタとして機能する微分回路を構成できる。

　さらに、第１の磁電変換素子１１３ａの一対の第１出力端子、及び第２の磁電変換素子１１３ｂの一対の第２出力端子を、それぞれの検出容量４０を介して共通のノード４４に接続することにより、同相電圧検出回路３０は、同相電圧を検出する機能を有することになる。このような回路構成により、導体１１０に流れる被計測電流Ｉに応じて励起された変化電圧は、第１の磁電変換素子１１３ａの差動出力ΔＶ１、及び第２の磁電変換素子１１３ｂの差動出力をΔＶ２とすると、以下の式で表される。

　ΔＶ１＝ＶＨ１Ｐ－ＶＨ１Ｎ・・・（１）
　ΔＶ２＝－（ＶＨ２Ｐ－ＶＨ２Ｎ）・・・（２）

　ここから、第１の磁電変換素子１１３ａの一対の第１出力端子、及び第２の磁電変換素子１１３ｂの一対の第２出力端子から出力される信号の電圧を、ΔＶ１、ΔＶ２として表すと、以下の式で表すことができる。
　ＶＨ１Ｐ＝ΔＶ１／２・・・（３）
　ＶＨ１Ｎ＝－ΔＶ１／２・・・（４）
　ＶＨ２Ｐ＝－ΔＶ２／２・・・（５）
　ＶＨ２Ｎ＝ΔＶ２／２・・・（６）

　ここで、一律の検出容量４０を介してノード４４から出力される信号の電圧ＶＨＰＦは、上記式（３）～（６）を用いて、以下の式で表される。
　ＶＨＰＦ＝ＶＨ１Ｐ＋ＶＨ１Ｎ＋ＶＨ２Ｐ＋ＶＨ２Ｎ
　＝ΔＶ１／２－ΔＶ１／２－ΔＶ２／２＋ΔＶ２／２＝０・・・（７）

　式（７）により、被計測電流Ｉに応じて励起された変化電圧は０となり、出力されない。

　一方、導体１１０への過渡的な高電圧（ｄｖｄｔ）が寄生容量１１７を介して伝搬する電圧は同一方向の電圧ΔＶｄとすると、ＶＨ１Ｐ、ＶＨ１Ｎ、ＶＨ２Ｐ、ＶＨ２Ｎは以下の式で表される。
　ＶＨ１Ｐ＝ΔＶd・・・（８）
　ＶＨ１Ｎ＝ΔＶd・・・（９）
　ＶＨ２Ｐ＝ΔＶd・・・（１０）
　ＶＨ２Ｎ＝ΔＶd・・・（１１）

　ここで、一律の検出容量４０を介してノード４４から出力される信号の電圧ＶＨＰＦは、上記式（８）～（１１）を用いて、以下の式で表される。
　ＶＨＰＦ＝ＶＨ１Ｐ＋ＶＨ１Ｎ＋ＶＨ２Ｐ＋ＶＨ２Ｎ
　＝ΔＶｄ＋ΔＶｄ＋ΔＶｄ＋ΔＶｄ＝Δ４Ｖｄ・・・（１２）

　式（１２）に示す通り、過渡的な高電圧（ｄｖｄｔ）が印可された第１の磁電変換素子１１３ａの一対の第１出力端子、及び第２の磁電変換素子１１３ｂの一対の第２出力端子から出力される信号の電圧は合成され、ノード４４から出力される。したがって、このような接続構成により、同相電圧検出回路３０は、過渡的な高電圧（ｄｖｄｔ）のみを検出できる。

　ここまでは、第１の磁電変換素子１１３ａの一対の第１出力端子、及び第２の磁電変換素子１１３ｂの一対の第２出力端子を用いた説明であった。磁電変換素子が１個の場合においては、同相電圧検出回路３０は、一対の出力端子ＶＨ１Ｐ、ＶＨ１Ｎを用いた場合にも同様の検出が行えることは明確である。また、信号処理ＩＣ１２０が、第１の磁電変換素子１１３ａの一対の第１出力端子、及び第２の磁電変換素子１１３ｂの一対の第２出力端子のＶＨ１Ｐ、ＶＨ１Ｎ、ＶＨ２Ｐ、ＶＨ２Ｎから任意の２本を選択する場合においては、信号処理ＩＣ１２０は、第１の磁電変換素子１１３ａ、及び第２の磁電変換素子１１３ｂとの導体１１０との配置関係により、被計測電流Ｉに応じて励起された変化電圧が０となる任意の組合せを選択することも可能である。

　また、同相電圧検出回路３０の出力端子と、ノード４４との間に抵抗４２を接続し、同相電圧検出回路３０の出力端子と接地ＧＮＤとの間に容量４３を接続することにより、積分回路が構成される。このような積分回路が構成されることで、意図しない高周波ノイズを除去できる。

　図４では、積分回路を用いてローパスフィルタを構成する例を記載したが、積分回路は用いなくても良い。また、任意の周波数特性を持った別のフィルタが利用されてもよい。

　図３において、閾値判定比較回路３１は、同相電圧検出回路３０と接続され、基準回路３４と接続される。閾値判定比較回路３１には、同相電圧検出回路３０へ供給される基準電圧ＶＲＥＦに対し、ＶＲＥＦ±ΔＶの電圧が供給され、一般的なウィンドウコンパレータ回路を用いて、閾値判定比較回路３１は、｜Δ４Ｖｄ｜と｜ΔＶ｜とを比較し、Δ４Ｖｄの方が大きい場合に、Ｈｉｇｈを出力することで、Ｄｅｔｅｃｔ信号を出力する。

　タイマー回路３２は、閾値判定比較回路３１と接続され、図３に明示していないが、任意のＣＬＫにてカウントする。タイマー回路３２は、閾値判定比較回路３１の１回目のＤｅｔｅｃｔ信号を受けて、出力信号であるＭａｓｋ信号をＬｏｗレベルからＨｉｇｈレベルへと変化させ、Ｈｉｇｈレベルの時間を予め定めたカウント数を維持し、その後、Ｍａｓｋ信号をＨｉｇｈレベルからＬｏｗレベルに変化させる。その際、タイマー回路３２は、２回目以降のＤｅｔｅｃｔ信号を一定時間受け付けない。すなわち、タイマー回路３２は、一定期間、Ｌｏｗ信号を受け付けないようにし、その後任意の時間で、タイマー回路３２は、初期化され、次のＤｅｔｅｃｔ信号を受け付ける動作を行う。

　もしくは、タイマー回路３２は、閾値判定比較回路３１から１回目のＤｅｔｅｃｔ信号を受けて、出力信号であるＭａｓｋ信号をＬｏｗレベルからＨｉｇｈレベルへと変化させる。さらに、タイマー回路３２は、２回目のＤｅｔｅｃｔ信号を受けて、Ｍａｓｋ信号をＨｉｇｈレベルからＬｏｗレベルへと変化させ、３回目以降のＤｅｔｅｃｔ信号を、一定時間、受け付けないようにする。その後、任意の時間で、タイマー回路３２は、初期化され、次のＤｅｔｅｃｔ信号を受け付ける動作を行う。このような動作を行うことにより、タイマー回路３２は、導体１１０に過渡的な高電圧（ｄｖｄｔ）が印加されたことを検出し、過渡的な高電圧が印加された時点から、予め定めた時間、若しくは、高電圧が印加されている間の時間のみＭａｓｋ信号を生成できる。

　セレクト回路３３は、第１の磁電変換素子１１３ａの一対の第１出力端子、第２の磁電変換素子１１３ｂの一対の第２出力端子、基準回路３４、及びタイマー回路３２に接続される。セレクト回路３３は、Ｍａｓｋ信号がＬｏｗレベルの時には、第１の磁電変換素子１１３ａの一対の第１出力端子、及び第２の磁電変換素子１１３ｂの一対の第２出力端子からの出力を選択して出力する。一方、Ｍａｓｋ信号がＨｉｇｈレベルの時には、セレクト回路３３は、センサ出力へのピークを抑制するために、第１の磁電変換素子１１３ａの一対の第１出力端子、及び第２の磁電変換素子１１３ｂの一対の第２出力端子の選択ノードに、基準回路３４から同一の電圧を入力し、被計測電流Ｉ＝０相当とする電圧を出力する。ここでは、セレクト回路３３は、被計測電流Ｉ＝０相当とする電圧を出力するとしたが、任意の電圧を出力しても構わない。

　引算回路２３は、セレクト回路３３に接続され、Ｍａｓｋ信号がＬｏｗレベルの時は、第１の磁電変換素子１１３ａ、及び第２の磁電変換素子１１３ｂの出力の差分に基づいて、外部で生じる磁界の影響をキャンセル（同相のノイズを相殺）して電流値を算出する。Ｍａｓｋ信号がＨｉｇｈレベルの時は、引算回路２３は、基準回路３４から生成された同一の電圧の差分に基づいて、被計測電流Ｉ＝０相当を算出する。

　補正回路２４は、引算回路２３からの出力値を補正する。補正回路２４は、例えば、動作温度に基づいて、予めメモリに記憶されている温度補正係数に従い、第１の磁電変換素子１１３ａ、及び第２の磁電変換素子１１３ｂの出力値を補正する。増幅回路２５は、補正回路２４からの出力値を増幅する。

　図４において、バイアス回路２２は、第１の磁電変換素子１１３ａ、及び第２の磁電変換素子１１３ｂに電流または電圧を供給する回路であり、チョッパスイッチ２１は、第１の磁電変換素子１１３ａに駆動電流を供給する一対の入力端子、及び一対の第１出力端子、並びに第２の磁電変換素子１１３ｂに駆動電流を供給する一対の入力端子、及び一対の第２出力端子のそれぞれを切り替えてチョッパ駆動する。

　図６は、図３及び図５に示す電流センサ３００の具体的な動作の一例を示す。導体１１０に入力電流に加え、過渡的な高電圧（ｄｖｄｔ）が入力された場合に、タイマー回路３２のカウントが、Ｃｏｕｎｔ＝８の時に、過渡的な高電圧（ｄｖｄｔ）の時間幅をオーバーラップさせた時の一連の動作である。センサ出力（Ｉ＝０）の実線は、Ｍａｓｋ信号を用いない場合のセンサ出力波形であり、破線はＭａｓｋ信号を用いた場合のセンサ出力波形である。Ｍａｓｋ信号を用いない場合、過渡的な高電圧（ｄｖｄｔ）が入力された場合に、センサ出力として許容される電圧(長２点鎖線)を超えることが懸念される。Ｍａｓｋ信号を用いた場合、破線のようになり、センサ出力のピークが抑えられる。また、センサ出力（±Ｉ相当）の実線は、Ｍａｓｋ信号を用いない場合のセンサ出力波形であり、破線はＭａｓｋ信号を用いた場合のセンサ出力波形である。Ｍａｓｋ信号を用いない場合、過渡的な高電圧（ｄｖｄｔ）が入力された場合に、電流に応答したセンサ出力に重畳され複雑なセンサ出力波形となり、許容される電圧(長２点鎖線)を超えることが懸念される。Ｍａｓｋ信号を用いた場合、破線のようになり、電流に応答したセンサ出力がマスクされ、かつピークが抑えられる。

　図７は、第２の実施形態に係る信号処理ＩＣ１２０を備える電流センサ６００の機能ブロックの一例を示す図である。図８は、電流センサ６００のより具体的な回路構成の一例を示す図である。第２の実施形態に係る電流センサ６００は、第１の実施形態に係る電流センサ３００と同一の機能ブロックを有しているため、同一機能箇所は一部省略して説明する。

　タイマー回路３２は、閾値判定比較回路３１と接続され、ゲインを調整する機能を有する引算回路６３と接続される。タイマー回路３２からの出力信号は、第１の実施形態における方法と同一の方法で生成される。ただし、タイマー回路３２からの出力信号は、第１の実施形態においては、Ｍａｓｋ信号として利用されたが、第２の実施形態においては、ゲイン調整するためのＡｄｊｕｓｔ信号として利用される。

　引算回路６３は、第１の磁電変換素子１１３ａの一対の第１出力端子と、第２の磁電変換素子１１３ｂの一対の第２出力端子と、タイマー回路３２とに接続される。引算回路６３は、ＬｏｗレベルのＡｄｊｕｓｔ信号を受信する場合、第１の磁電変換素子１１３ａの出力と、第２の磁電変換素子１１３ｂの出力との差分に基づいて、外部で生じる磁界の影響をキャンセル（同相のノイズを相殺）して電流値を算出する。

　一方、引算回路６３は、ＨｉｇｈレベルのＡｄｊｕｓｔ信号を受信する場合、予め定められたゲインにシフトし、電流値を算出する。固定するゲインは、信号処理ＩＣ１２０として必要なトータルのゲイン範囲の中から選択したゲイン設定でも良いし、範囲外の別途用意したゲイン設定でも良い。いずれにしてもセンサ出力のピークを抑えるためにも、Ａｄｊｕｓｔ信号がＨｉｇｈレベルの時は、Ａｄｊｕｓｔ信号がＬｏｗレベルの時のゲインよりも下げることが望ましい。また、増幅回路２５がＡｄｊｕｓｔ信号を受信して、ゲインを調整しても構わない。

　図９は、図７及び図８に示す電流センサ６００の具体的な動作の一例を示す。図９では、導体１１０に入力電流に加え、過渡的な高電圧（ｄｖｄｔ）が入力された場合に、タイマー回路３２のカウントが、Ｃｏｕｎｔ=８の時に、過渡的な高電圧（ｄｖｄｔ）の時間幅をオーバーラップさせた時の一連の動作を示す。センサ出力（Ｉ=０）の実線は、Ａｄｊｕｓｔ信号を利用しない場合のセンサ出力波形であり、破線はＡｄｊｕｓｔ信号を利用した場合のセンサ出力波形である。Ａｄｊｕｓｔ信号がＨｉｇｈレベルの時には、ゲインを１／２にした例を示す。Ａｄｊｕｓｔ信号を利用しない場合、過渡的な高電圧（ｄｖｄｔ）が入力された場合に、センサ出力として許容される電圧(長２点鎖線)を超えることが懸念される。Ａｄｊｕｓｔ信号を利用した場合、破線のようになり、センサ出力のピークが抑えられる。また、センサ出力（±Ｉ相当）の実線は、Ａｄｊｕｓｔ信号を利用しない場合のセンサ出力波形であり、破線はＡｄｊｕｓｔ信号を用いた場合のセンサ出力波形である。Ａｄｊｕｓｔ信号を利用しない場合、過渡的な高電圧（ｄｖｄｔ）が入力された場合に、電流に応答したセンサ出力に重畳され、複雑なセンサ出力波形となり、許容される電圧(長２点鎖線)を超えることが懸念される。Ａｄｊｕｓｔ信号を用いた場合、破線のようになり、１／２の電流相当に応答したセンサ出力となり、かつピークが抑えられる。

　第２の実施形態に係る電流センサ６００によれば、影響のない範囲でゲインを下げることにより、過渡的な高電圧（ｄｖｄｔ）の印可後の動作復帰を加速できる。また、第２の実施形態に係る電流センサ６００によれば、第１の実施形態における電流センサ３００のように、セレクト回路３３によるスイッチ等による入力の切替が不要であり、連続的な動作が行える。回路動作点の変動が小さい。以上のことからも、第２の実施形態に係る電流センサ６００は、第１の実施形態に係る電流センサ３００よりも復帰を加速できる。

　図１０は、第３の実施形態に係る信号処理ＩＣ１２０を備える電流センサ１０００の機能ブロックの一例を示す。図３の第２の磁電変換素子１１３ｂを使用しない実施形態であり、引算回路２３を差動増幅回路１０３に置き換えた機能ブロックの一例である。第３の実施形態に係る電流センサ１０００は、第１の実施形態に係る電流センサ３００と同一の機能ブロックを有しているため、同一機能箇所は一部省略して説明する。

　差動増幅回路１０３は、セレクト回路３３に接続され、Ｍａｓｋ信号がＬｏｗレベルの時は、第１の磁電変換素子１１３ａの出力に基づいて、予め定められたゲインで増幅し、電流値を算出する。Ｍａｓｋ信号がＨｉｇｈレベルの時は、差動増幅回路１０３は、基準回路３４から生成された同一の電圧の差分に基づいて、被計測電流Ｉ＝０相当を算出する。

　同相電圧検出回路３０は、第１の磁電変換素子１１３ａの一対の出力端子に接続され、先述したように、一対の出力端子ＶＨ１Ｐ、ＶＨ１Ｎを用いた場合にも同様の検出が行えることは明確である。

　図１１は、第４の実施形態に係る信号処理ＩＣ１２０を備える電流センサ１１００の機能ブロックの一例を示す。図７の第２の磁電変換素子１１３ｂを使用しない実施形態であり、引算回路６３を差動増幅回路１１３に置き換えた機能ブロックの一例である。第３の実施形態に係る電流センサ１１００は、第２の実施形態に係る電流センサ６００と同一の機能ブロックを有しているため、同一機能箇所は一部省略して説明する。

　差動増幅回路１１３は、第１の磁電変換素子１１３ａの一対の出力端子に接続され、ＨｉｇｈレベルのＡｄｊｕｓｔ信号を受信する場合、予め定められたゲインにシフトし、電流値を算出する。予め定められたゲインは、信号処理ＩＣ１２０として必要なトータルのゲイン範囲の中から選択されたゲインに設定されてもよいし、範囲外の別途用意されたゲインに設定されてもよい。いずれにしてもセンサ出力のピークを抑えるためにも、Ａｄｊｕｓｔ信号がＨｉｇｈレベルの時は、Ａｄｊｕｓｔ信号がＬｏｗレベルの時のゲインよりも下げることが望ましい。また、増幅回路２５がＡｄｊｕｓｔ信号を受信して、ゲインを調整しても構わない。

　第３の実施形態に係る電流センサ１０００及び第４の実施形態に係る電流センサ１１００によれば、外乱磁場の影響が小さい設置場所、または磁気シールド等の機構により外乱磁場を抑制できる場合には、複数の磁電変換素子を使用する必要がなく、引算回路ではなく、差動増幅回路を使用できるため、関連する回路を削減でき、低消費電流かつダイコストの削減ができる。

　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

２１　チョッパスイッチ
２２　バイアス回路
２３　引算回路
２４　補正回路
２５　増幅回路
３０　同相電圧検出回路
３１　閾値判定比較回路
３２　タイマー回路
３３　セレクト回路
３４　基準回路
４０　検出容量
４１　抵抗
４２　抵抗
４３　容量
４４　ノード
６３　引算回路
１０３，１１３　差動増幅回路
１００，３００，６００，１０００，１１００　電流センサ
１０１　段差
１１０　導体
１１０ａ　ギャップ
１１０ｂ　ギャップ
１１１　電流経路
１１２ａ　リード端子
１１２ｂ　リード端子
１１３ａ　第１の磁電変換素子
１１３ｂ　第２の磁電変換素子
１１４　絶縁部材
１１６　感磁面
１１７　寄生容量
１２０　信号処理ＩＣ
１３０　金属板
１４１　リード端子
１５０，１６０　ワイヤ
１８０　モールド樹脂
３００　電流センサ
６００　電流センサ

Claims

　計測対象の電流が流れる導体と、
　前記導体を介して配置され、磁場に応じた信号を出力する第１の磁電変換素子と、
　前記第１の磁電変換素子の一対の第１出力端子と一対の第１導線を介して接続される一対の第１入力端子を有する信号処理回路と
を備え、
　前記信号処理回路は、
　前記一対の第１出力端子のそれぞれから出力されるそれぞれの第１信号の電圧を合成した同相電圧を検出する電圧検出回路と、
　前記同相電圧が予め定められた閾値電圧以下の場合、それぞれの前記第１信号を予め定められたゲインで増幅した信号を出力し、前記同相電圧が前記予め定められた閾値電圧を超える場合、それぞれの前記第１信号を予め定められたゲインより下げたゲインで増幅した信号を出力する差動増幅回路と、
　前記差動増幅回路の出力信号を補正する補正回路と
を有し、
　前記補正回路にて補正された前記出力信号に基づいて、前記導体に流れる電流の電流値を導出する、電流センサ。
　前記第１の磁電変換素子と前記導体を介して互いに対向して配置され、磁場に応じた信号を出力する第２の磁電変換素子をさらに備え、
　前記信号処理回路は、前記第２の磁電変換素子の一対の第２出力端子と一対の第２導線を介して接続される一対の第２入力端子をさらに有し、
　前記電圧検出回路は、
　前記一対の第１出力端子のそれぞれから出力されるそれぞれの前記第１信号の電圧と前記一対の第２出力端子のそれぞれから出力されるそれぞれの第２信号の電圧のうち２以上の信号の電圧を合成した同相電圧を検出し、
　前記差動増幅回路は、
　前記同相電圧が前記予め定められた閾値電圧以下の場合、それぞれの前記第１信号及びそれぞれの前記第２信号を予め定められたゲインで増幅し、増幅された前記第１信号と増幅された前記第２信号との差分を出力し、前記同相電圧が前記予め定められた閾値電圧を超える場合、それぞれの前記第１信号及びそれぞれの前記第２信号を予め定められたゲインより下げたゲインで増幅し、増幅された前記第１信号と増幅された前記第２信号との差分を出力する引算回路を有する、請求項１に記載の電流センサ。
　前記信号処理回路は、前記同相電圧が前記予め定められた閾値電圧を超えてから予め定められた期間、ゲインを下げた後のそれぞれの前記第１信号及びそれぞれの前記第２信号に基づいて、前記導体に流れる電流の電流値を導出する、請求項２に記載の電流センサ。
　前記電圧検出回路は、
　それぞれの前記第１信号、及びそれぞれの前記第２信号のノイズを低減するノイズ低減回路を有する、請求項２に記載の電流センサ。
　前記ノイズ低減回路は、ハイパスフィルタ、及びローパスフィルタを含む、請求項４に記載の電流センサ。
　前記ハイパスフィルタは、
　前記一対の第１入力端子のそれぞれと一端が電気的に接続される一対の第１容量と、
　前記一対の第２入力端子のそれぞれと一端が電気的に接続される一対の第２容量と、
　前記一対の第１容量のそれぞれの他端と、前記一対の第２容量のそれぞれの他端と一端が接続され、他端に基準電圧が印加される第１抵抗と
を含み、
　前記ローパスフィルタは、
　一端が、前記第１抵抗の前記他端に接続される第２抵抗と、
　一端が、前記第２抵抗の他端に接続され、他端が接地される第３容量と
を含み、
　前記電圧検出回路は、前記第２抵抗の前記他端から前記同相電圧を出力する、請求項５に記載の電流センサ。
　計測対象の電流が流れる導体と、
　前記導体を介して配置され、磁場に応じた信号を出力する第１の磁電変換素子と、
　前記第１の磁電変換素子の一対の第１出力端子と一対の第１導線を介して接続される一対の第１入力端子を有する信号処理回路と
を備え、
　前記信号処理回路は、
　前記一対の第１出力端子のそれぞれから出力されるそれぞれの第１信号の電圧を合成した同相電圧を検出する電圧検出回路と、
　前記同相電圧が予め定められた閾値電圧を超える場合、それぞれの前記第１信号を予め定められた信号に置換した信号を出力し、前記同相電圧が予め定められた閾値電圧以下の場合、それぞれの前記第１信号を出力するセレクト回路と、
　前記同相電圧が前記予め定められた閾値電圧以下の場合、前記セレクト回路の出力信号を予め定められたゲインで増幅する差動増幅回路と、
　前記差動増幅回路の出力信号を補正する補正回路と、
を有し、
　前記補正回路にて補正された前記出力信号に基づいて、前記導体に流れる電流の電流値を導出する、電流センサ。
　前記第１の磁電変換素子と前記導体を介して互いに対向して配置され、磁場に応じた信号を出力する第２の磁電変換素子をさらに備え、
　前記信号処理回路は、前記第２の磁電変換素子の一対の第２出力端子と一対の第２導線を介して接続される一対の第２入力端子をさらに有し、
　前記電圧検出回路は、
　前記一対の第１出力端子のそれぞれから出力されるそれぞれの前記第１信号の電圧と前記一対の第２出力端子のそれぞれから出力されるそれぞれの第２信号の電圧のうち２以上の信号の電圧を合成した同相電圧を検出し、
　前記差動増幅回路は、
　前記同相電圧が前記予め定められた閾値電圧以下の場合、それぞれの前記第１信号及びそれぞれの前記第２信号を予め定められたゲインで増幅し、増幅された前記第１信号と増幅された前記第２信号との差分を出力し、前記同相電圧が前記予め定められた閾値電圧を超える場合、それぞれの前記第１信号及びそれぞれの前記第２信号を予め定められた信号に置換した信号を出力する引算回路を有する、請求項７に記載の電流センサ。
　前記信号処理回路は、前記同相電圧が前記予め定められた閾値電圧を超えてから予め定められた期間、それぞれの前記第１信号及びそれぞれの前記第２信号を予め定められた信号に置換した信号を出力する、請求項８に記載の電流センサ。
　前記電圧検出回路は、
　それぞれの前記第１信号、及びそれぞれの前記第２信号のノイズを低減するノイズ低減回路を有する、請求項８に記載の電流センサ。
　前記ノイズ低減回路は、ハイパスフィルタ、及びローパスフィルタを含む、請求項１０に記載の電流センサ。
　前記ハイパスフィルタは、
　前記一対の第１入力端子のそれぞれと一端が電気的に接続される一対の第１容量と、
　前記一対の第２入力端子のそれぞれと一端が電気的に接続される一対の第２容量と、
　前記一対の第１容量のそれぞれの他端と、前記一対の第２容量のそれぞれの他端と一端が接続され、他端に基準電圧が印加される第１抵抗と
を含み、
　前記ローパスフィルタは、
　一端が、前記第１抵抗の前記他端に接続される第２抵抗と、
　一端が、前記第２抵抗の他端に接続され、他端が接地される第３容量と
を含み、
　前記電圧検出回路は、前記第２抵抗の前記他端から前記同相電圧を出力する、請求項１１に記載の電流センサ。
　前記信号処理回路は、前記導体と絶縁された金属板上に配置される、請求項１から１２の何れか１つに記載の電流センサ。
　前記一対の第１導線は、前記導体を跨いで配線される、請求項１から１２の何れか１つに記載の電流センサ。
　計測対象の電流が流れる導体を介して互いに対向して配置された第１の磁電変換素子及び第２の磁電変換素子により検出された磁場に応じた電流を検出する電流検出方法であって、
　前記第１の磁電変換素子の一対の第１出力信号と前記第２の磁電変換素子の一対の第２出力信号とのうち２以上の信号を合成して同相電圧を検出することと、
　前記同相電圧を予め定められた閾値電圧と比較することと、
　前記同相電圧が前記予め定められた閾値電圧を超える場合、前記一対の第１出力信号及び前記一対の第２出力信号のそれぞれのゲインを下げた信号、または、前記一対の第１出力信号及び前記一対の第２出力信号のそれぞれを予め定められた信号に置換した信号を補正信号として出力することと、
　前記同相電圧が前記予め定められた閾値電圧以下の場合、前記一対の第１出力信号及び前記一対の第２出力信号のそれぞれを前記補正信号として出力することと、
　前記補正信号に基づいて、前記導体に流れる電流の電流値を導出することと、
　を備える電流検出方法。