Nothing Special   »   [go: up one dir, main page]

WO2022249678A1 - 固体撮像装置およびその製造方法 - Google Patents

固体撮像装置およびその製造方法 Download PDF

Info

Publication number
WO2022249678A1
WO2022249678A1 PCT/JP2022/012319 JP2022012319W WO2022249678A1 WO 2022249678 A1 WO2022249678 A1 WO 2022249678A1 JP 2022012319 W JP2022012319 W JP 2022012319W WO 2022249678 A1 WO2022249678 A1 WO 2022249678A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
semiconductor substrate
semiconductor layer
electrode
imaging device
Prior art date
Application number
PCT/JP2022/012319
Other languages
English (en)
French (fr)
Inventor
進 舍川
博章 安茂
亮子 本庄
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2023524036A priority Critical patent/JPWO2022249678A1/ja
Priority to US18/561,210 priority patent/US20240258344A1/en
Publication of WO2022249678A1 publication Critical patent/WO2022249678A1/ja

Links

Images

Classifications

    • H01L27/14636
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/822
    • H01L21/8234
    • H01L27/00
    • H01L27/04
    • H01L27/06
    • H01L27/088
    • H01L27/146
    • H01L27/14612
    • H01L27/14614
    • H01L27/14634
    • H01L27/14638
    • H01L27/1464
    • H01L27/14689
    • H01L29/423
    • H01L29/49
    • H01L29/66477
    • H01L29/786

Definitions

  • the present disclosure relates to solid-state imaging devices and manufacturing methods thereof.
  • the photoelectric conversion section and floating diffusion section are formed in a semiconductor substrate, and the channel semiconductor layer of the pixel transistor is formed in a semiconductor layer separate from this semiconductor substrate.
  • the photoelectric conversion section, floating diffusion section, wiring, etc. are formed on the first semiconductor substrate side
  • the channel semiconductor layer of the pixel transistor is formed on the second semiconductor substrate side
  • the first semiconductor substrate and the second semiconductor substrate are bonded together.
  • a solid-state imaging device may be manufactured.
  • the wiring is arranged on the first semiconductor substrate, it is possible to arrange the pixel transistors on the second semiconductor substrate with a sufficient space, and it is possible to miniaturize the solid-state imaging device.
  • a groove may be formed in the second semiconductor substrate, and the gate insulating film and gate electrode of the pixel transistor may be formed in the groove. This makes it possible to improve the noise characteristics of the pixel transistor.
  • the gate insulating film and the gate electrode with a GAA (Gate All Around) structure around the channel semiconductor layer of the pixel transistor and protect the channel semiconductor layer from noise by the GAA structure.
  • GAA Gate All Around
  • the gate insulating film and the gate electrode are formed, for example, by combining the insulating film and electrode on the first semiconductor substrate side and the insulating film and electrode on the second semiconductor substrate side. be.
  • the insulating film on the side of the first semiconductor substrate is damaged by plasma during bonding. There is a risk. As a result, there is a possibility that the noise characteristics of the pixel transistor cannot be sufficiently improved by the GAA structure.
  • the present disclosure is to form a suitable transistor when a photoelectric conversion portion and a floating diffusion portion are formed in a semiconductor substrate and a channel semiconductor layer of the transistor is formed in a semiconductor layer different from the semiconductor substrate.
  • a solid-state imaging device includes: a first semiconductor substrate including a photoelectric conversion portion and a floating diffusion portion; a first semiconductor layer provided above the first semiconductor substrate; a first transistor including a first insulating film provided on a lower surface, an upper surface, and side surfaces; and a first electrode provided on a lower surface, an upper surface, and a side surface of the first insulating film;
  • the thickness of the first insulating film on the bottom surface of the layer is thicker than the thickness of the first insulating film on the top surface or the side surface of the first semiconductor layer.
  • the thickness of the first insulating film on the lower surface of the first semiconductor layer may be at least twice the thickness of the first insulating film on the upper surface or the side surface of the first semiconductor layer. good.
  • the first semiconductor layer can be more preferably protected by the sufficiently thick first insulating film on the lower surface of the first semiconductor layer, and a more preferable first transistor can be realized.
  • the first semiconductor layer, the first insulating film, and the first electrode extend in a first direction parallel to the surface of the first semiconductor substrate,
  • the membrane and the first electrode may have a tubular shape surrounding the first semiconductor layer. This makes it possible, for example, to realize a GAA structure or a pseudo-GAA structure.
  • the first semiconductor layer may be part of a second semiconductor substrate provided above the first semiconductor substrate.
  • a solid-state imaging device can be manufactured by bonding the first semiconductor substrate and the second semiconductor substrate together.
  • the first transistor may be an amplification transistor, a selection transistor, a reset transistor, or a switch transistor. This makes it possible to realize, for example, a suitable pixel transistor.
  • the first insulating film includes a first film provided on the lower surface of the first semiconductor layer and a second film provided on the upper surface and the side surface of the first semiconductor layer. may contain.
  • a first insulating film (first film) on the lower surface of the first semiconductor layer and a first insulating film (second film) on the upper surface and side surfaces of the first semiconductor layer can be formed in separate steps. becomes possible.
  • the first insulating film may further include a third film provided on the lower surface of the first film.
  • a third film provided on the lower surface of the first film.
  • the first electrode includes a first layer provided on the lower surface of the first insulating film and a second layer provided on the upper surface and side surfaces of the first insulating film. You can stay. As a result, for example, the first electrode (first layer) on the lower surface of the first insulating film and the first electrode (second layer) on the upper and side surfaces of the first insulating film can be formed in separate steps. becomes.
  • the solid-state imaging device of the first side has the same thickness as the first electrode on the lower surface of the first insulating film, and is provided on the side of the first electrode on the lower surface of the first insulating film.
  • a second insulating film may be further provided.
  • a first insulating film is formed on a first semiconductor substrate with a second insulating film interposed therebetween, then a part of the second insulating film is removed, and then the first semiconductor substrate and the first insulating film are separated. It becomes possible to form part of the first electrode between.
  • the solid-state imaging device of the first side surface may further include a first wiring provided on the upper surface of the first electrode and electrically connecting the first electrode and the floating diffusion portion. This makes it possible, for example, to form the first wiring after forming the first transistor.
  • the solid-state imaging device of the first aspect includes a second semiconductor layer provided above the first semiconductor substrate, and a second semiconductor layer electrically connecting the first semiconductor substrate and the second semiconductor layer. and wiring. This makes it possible, for example, to prevent the potential of the second semiconductor layer from floating.
  • the second semiconductor layer may be part of a second semiconductor substrate provided above the first semiconductor substrate. This makes it possible, for example, to electrically connect the second transistor on the first semiconductor substrate to a second semiconductor substrate different from the first semiconductor substrate.
  • the solid-state imaging device of this first side surface may further include a third wiring provided on the lower surface of the first electrode and electrically connecting the first electrode and the floating diffusion portion. This makes it possible, for example, to form the first wiring before forming the first transistor.
  • the solid-state imaging device of the first side surface may further include a fourth wiring provided on the side surface of the first electrode and electrically connecting the first electrode and the floating diffusion portion. This makes it possible, for example, to form the first wiring after forming the first transistor.
  • a method for manufacturing a solid-state imaging device includes a first semiconductor layer in which a photoelectric conversion portion and a floating diffusion portion are formed in a first semiconductor substrate and provided above the first semiconductor substrate; forming a first transistor including a first insulating film provided on the lower surface, the upper surface and the side surfaces of the first semiconductor layer, and a first electrode provided on the lower surface, the upper surface and the side surfaces of the first insulating film; , the thickness of the first insulating film on the lower surface of the first semiconductor layer is set to be thicker than the thickness of the first insulating film on the upper surface or the side surface of the first semiconductor layer.
  • the first semiconductor layer can be suitably protected by the thick first insulating film on the lower surface of the first semiconductor layer, and a suitable first transistor can be realized.
  • the first semiconductor layer is formed by bonding the first semiconductor substrate and the second semiconductor substrate together and processing the first semiconductor layer to form the second semiconductor substrate. good too.
  • a solid-state imaging device can be manufactured by bonding the first semiconductor substrate and the second semiconductor substrate together.
  • the first insulating film includes a first film provided on the lower surface of the first semiconductor layer and a second film provided on the upper surface and the side surface of the first semiconductor layer.
  • the first semiconductor substrate and the second semiconductor substrate may be bonded via the first film provided on the lower surface of the second semiconductor substrate.
  • a first insulating film (first film) on the lower surface of the first semiconductor layer and a first insulating film (second film) on the upper surface and side surfaces of the first semiconductor layer can be formed in separate steps. becomes possible.
  • the first insulating film further includes a third film provided on the lower surface of the first film, and the first semiconductor substrate and the second semiconductor substrate further comprise the first insulating film.
  • the semiconductor substrate may be bonded via the third film provided on the upper surface of the semiconductor substrate.
  • the first electrode includes a first layer provided on the lower surface of the first insulating film and a second layer provided on the upper surface and side surfaces of the first insulating film.
  • the first semiconductor substrate and the second semiconductor substrate may be bonded via the first layer provided on the upper surface of the first semiconductor substrate.
  • the first semiconductor substrate and the second semiconductor substrate are further bonded together via a second insulating film provided on the lower surface of the first film, and the first electrode is connected to the A portion of the second insulating film is removed from between the first semiconductor substrate and the second semiconductor substrate after bonding, and a portion of the second insulating film is removed from between the first semiconductor substrate and the second semiconductor substrate after the removal. It may be formed by forming a part of the first electrode. As a result, for example, the first electrode on the lower surface of the first insulating film and the first electrodes on the upper and side surfaces of the first insulating film can be formed in the same process.
  • FIG. 1 is a block diagram showing the configuration of a solid-state imaging device according to a first embodiment
  • FIG. 1 is a plan view showing the structure of a solid-state imaging device according to a first embodiment
  • FIG. 1 is a circuit diagram showing the configuration of a solid-state imaging device according to a first embodiment
  • FIG. 1 is a cross-sectional view showing the structure of a solid-state imaging device according to a first embodiment
  • FIG. It is a sectional view showing the structure of the amplification transistor of a 1st embodiment.
  • 1 is a perspective view showing the structure of an amplification transistor according to a first embodiment
  • FIG. FIG. 5 is a cross-sectional view for explaining a problem of a solid-state imaging device of a comparative example of the first embodiment
  • FIG. 6 is a cross-sectional view (1/6) showing the method for manufacturing the solid-state imaging device of the first embodiment;
  • FIG. 6 is a cross-sectional view (2/6) showing the method for manufacturing the solid-state imaging device of the first embodiment;
  • FIG. 6 is a cross-sectional view (3/6) showing the method of manufacturing the solid-state imaging device of the first embodiment;
  • FIG. 4 is a cross-sectional view (4/6) showing the method of manufacturing the solid-state imaging device of the first embodiment;
  • FIG. 6 is a cross-sectional view (5/6) showing the method of manufacturing the solid-state imaging device of the first embodiment;
  • 6 is a cross-sectional view (6/6) showing the method for manufacturing the solid-state imaging device of the first embodiment;
  • sectional drawing (1/2) which shows the manufacturing method of the solid-state imaging device of the said 2nd modification. It is sectional drawing (2/2) which shows the manufacturing method of the solid-state imaging device of the said 2nd modification. It is a sectional view showing the structure of the solid-state imaging device of the 3rd modification of 1st Embodiment. It is sectional drawing (1/2) which shows the manufacturing method of the solid-state imaging device of the said 3rd modification. It is sectional drawing (1/2) which shows the manufacturing method of the solid-state imaging device of the said 3rd modification. It is a sectional view showing the structure of the solid-state imaging device of a 2nd embodiment. It is a sectional view showing the structure of the amplification transistor of a 2nd embodiment. FIG.
  • FIG. 15 is a cross-sectional view (1/5) showing the method of manufacturing the solid-state imaging device of the second embodiment
  • FIG. 11 is a cross-sectional view (2/5) showing the method for manufacturing the solid-state imaging device of the second embodiment
  • FIG. 11 is a cross-sectional view (3/5) showing the method of manufacturing the solid-state imaging device of the second embodiment
  • FIG. 11 is a cross-sectional view (4/5) showing the method for manufacturing the solid-state imaging device of the second embodiment
  • FIG. 11 is a cross-sectional view (5/5) showing the method of manufacturing the solid-state imaging device of the second embodiment
  • It is a sectional view showing the structure of the solid-state imaging device of the modification of a 2nd embodiment.
  • FIG. 1 is a block diagram showing a configuration example of a mobile body control system
  • FIG. FIG. 37 is a plan view showing a specific example of setting positions of the imaging unit in FIG. 36
  • 1 is a diagram showing an example of a schematic configuration of an endoscopic surgery system
  • FIG. 3 is a block diagram showing an example of functional configurations of a camera head and a CCU;
  • FIG. 1 is a block diagram showing a configuration example of a mobile body control system
  • FIG. 37 is a plan view showing a specific example of setting positions of the imaging unit in FIG. 36
  • 1 is a diagram showing an example of a schematic configuration of an endoscopic surgery system
  • FIG. 3 is a block diagram showing an example of functional configurations of a camera head and a CCU;
  • FIG. 1 is a block diagram showing the configuration of the solid-state imaging device of the first embodiment.
  • the solid-state imaging device of FIG. 1 is a CMOS (Complementary Metal Oxide Semiconductor) type image sensor, and includes a pixel array region 2 having a plurality of pixels 1, a control circuit 3, a vertical drive circuit 4, and a plurality of column signal processing units. It has a circuit 5 , a horizontal drive circuit 6 , an output circuit 7 , a plurality of vertical signal lines 8 and a horizontal signal line 9 .
  • CMOS Complementary Metal Oxide Semiconductor
  • Each pixel 1 includes a photodiode functioning as a photoelectric conversion unit and a MOS transistor functioning as a pixel transistor.
  • Examples of pixel transistors are transfer transistors, amplification transistors, selection transistors, reset transistors, switch transistors, and the like. These pixel transistors may be shared by several pixels 1 .
  • the pixel array region 2 has a plurality of pixels 1 arranged in a two-dimensional array.
  • the pixel array region 2 includes an effective pixel region that receives light and photoelectrically converts it and outputs signal charges generated by the photoelectric conversion, and a black reference pixel region that outputs optical black as a reference for the black level. contains.
  • the black reference pixel area is arranged on the periphery of the effective pixel area.
  • the control circuit 3 generates various signals that serve as references for operations of the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, etc. based on the vertical synchronization signal, horizontal synchronization signal, master clock, and the like. Signals generated by the control circuit 3 are, for example, clock signals and control signals, and are input to the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, and the like.
  • the vertical drive circuit 4 includes, for example, a shift register, and vertically scans each pixel 1 in the pixel array region 2 row by row.
  • the vertical driving circuit 4 further supplies pixel signals based on signal charges generated by each pixel 1 to the column signal processing circuit 5 through vertical signal lines 8 .
  • the column signal processing circuit 5 is arranged, for example, for each column of the pixels 1 in the pixel array region 2, and performs signal processing on the signals output from the pixels 1 of one row based on the signals from the black reference pixel region. column by column. Examples of this signal processing are noise reduction and signal amplification.
  • the horizontal drive circuit 6 has, for example, a shift register, and supplies pixel signals from each column signal processing circuit 5 to the horizontal signal line 9 .
  • the output circuit 7 performs signal processing on the signal supplied from each column signal processing circuit 5 through the horizontal signal line 9, and outputs the signal that has undergone this signal processing.
  • FIG. 2 is a plan view showing the structure of the solid-state imaging device of the first embodiment.
  • FIG. 2 illustrates four pixels 1 and nine floating diffusions FD in the pixel array region 2 described above.
  • Each pixel 1 includes four transfer transistors TG, an amplification transistor AMP, a selection transistor SEL, a reset transistor RST, and a switch transistor SWI.
  • Each floating diffusion portion FD is provided at a corner portion of four pixels 1 adjacent to each other.
  • Each transfer transistor TG is used to transfer signal charges from the photodiode in each pixel 1 to the corresponding floating diffusion portion FD.
  • Each floating diffusion FD converts the signal charge from the photodiode into a voltage signal and outputs the voltage signal.
  • the amplification transistor AMP amplifies the voltage signal read from the corresponding floating diffusion portion FD.
  • the select transistor SEL has a function of setting the corresponding pixel 1 to a selected state.
  • the reset transistor RST resets the potential of the corresponding floating diffusion FD.
  • the switch transistor SWI has a function of switching the state of the corresponding floating diffusion portion FD.
  • FIG. 3 is a circuit diagram showing the configuration of the solid-state imaging device of the first embodiment.
  • Each pixel 1 of the present embodiment includes a photodiode PD, a transfer transistor TG, an amplification transistor AMP, a selection transistor SEL, a reset transistor RST, a switch transistor SWI, and a floating diffusion portion FD, as shown in FIG. and
  • One transfer transistor TG shown in FIG. 3 collectively represents the four transfer transistors TG of each pixel 1 shown in FIG.
  • the anode of the photodiode PD is electrically connected to the ground wiring GND.
  • a cathode of the photodiode PD is electrically connected to the floating diffusion portion FD through the transfer transistor TG.
  • the floating diffusion portion FD is electrically connected to the gate of the amplification transistor AMP.
  • the amplification transistor AMP and selection transistor SEL are connected in series between the power supply wiring VDD and the vertical signal line 8 .
  • the reset transistor RST and switch transistor SWI are connected in series between the power supply wiring VDD and the floating diffusion portion FD.
  • the floating diffusion portion FD When the switch transistor SWI is turned off, the floating diffusion portion FD is electrically insulated from the reset transistor RST, and the capacitance of the floating diffusion portion FD is reduced. When the capacitance of the floating diffusion portion FD becomes small, the potential of the floating diffusion portion FD drops significantly with a small number of signal electrons, and a highly sensitive voltage signal is output from the floating diffusion portion FD. On the other hand, when there are many signal electrons, signal charges overflow from the floating diffusion portion FD, so that a voltage signal corresponding to the amount of light incident on the photodiode PD cannot be obtained.
  • the floating diffusion FD When the switch transistor SWI is turned on, the floating diffusion FD is electrically connected to the reset transistor RST, and the capacitance of the floating diffusion FD increases. When the capacitance of the floating diffusion portion FD increases, the floating diffusion portion FD can receive many electrons, but the sensitivity of the floating diffusion portion FD decreases.
  • an image obtained by reading signal charges in the high-sensitivity operation mode and an image obtained by reading signal charges in the low-sensitivity operation mode are obtained by switching on and off of the switch transistor SWI. It is possible to output the image and the The solid-state imaging device of the present embodiment can expand the dynamic range by synthesizing these images.
  • FIG. 4 is a cross-sectional view showing the structure of the solid-state imaging device of the first embodiment.
  • FIG. 4 shows one pixel 1 of the solid-state imaging device of this embodiment.
  • the solid-state imaging device of this embodiment includes a first semiconductor substrate 11, a gate insulating film 12, a gate electrode 13, a first interlayer insulating film 14, a wiring 15, and a second interlayer insulating film.
  • the first semiconductor substrate 11 includes an n-type region 11a, a p-type region 11b, and an n-type region 11c.
  • FIG. 4 further shows an insulating film 18a that is part of the third interlayer insulating film 18 and a semiconductor layer 21a that is part of the second semiconductor substrate 21. As shown in FIG.
  • FIG. 4 shows the X-axis, Y-axis, and Z-axis that are perpendicular to each other.
  • the X and Y directions correspond to the lateral direction (horizontal direction), and the Z direction corresponds to the longitudinal direction (vertical direction).
  • the +Z direction corresponds to the upward direction, and the -Z direction corresponds to the downward direction.
  • the -Z direction may or may not exactly match the direction of gravity.
  • the solid-state imaging device of this embodiment is manufactured by bonding together a first substrate S1 including the first semiconductor substrate 11 and the like and a second substrate S2 including the second semiconductor substrate 21 and the like.
  • FIG. 4 shows a bonding surface S between the first substrate S1 and the second substrate S2.
  • the X direction and the Y direction are parallel to the upper surface of the first semiconductor substrate 11 and the bonding surface S
  • the Z direction is perpendicular to the upper surface of the first semiconductor substrate 11 and the bonding surface S.
  • the second semiconductor substrate 21 is arranged above the first semiconductor substrate 11 , that is, in the +Z direction of the first semiconductor substrate 11 .
  • the first semiconductor substrate 11 is, for example, a silicon substrate.
  • the first semiconductor substrate 11 includes a photodiode PD and a floating diffusion portion FD, as shown in FIG.
  • the photodiode PD is formed by a pn junction between the n-type region 11a and the p-type region 11b, and functions as a photoelectric conversion section that converts light into charge.
  • p-type region 11b is formed around n-type region 11a.
  • the floating diffusion portion FD is formed by the n-type region 11c near the upper surface of the first semiconductor substrate 11. As shown in FIG.
  • a gate insulating film 12 and a gate electrode 13 are sequentially formed on the first semiconductor substrate 11 to form one transfer transistor TG.
  • the gate insulating film 12 is, for example, a silicon oxide film.
  • the gate electrode 13 is, for example, a polysilicon layer.
  • the other three transfer transistors TG in the pixel 1 shown in FIG. 4 may also have the same structure as the transfer transistors TG shown in FIG.
  • a first interlayer insulating film 14 is formed on the first semiconductor substrate 11 and covers the gate insulating film 12 and the gate electrode 13 .
  • the wiring 15 is formed on the first interlayer insulating film 14 .
  • the wiring 15 is, for example, a polysilicon wiring.
  • a second interlayer insulating film 16 is formed on the first interlayer insulating film 14 and covers the wiring 15 .
  • An electrode 17 is formed on the second interlayer insulating film 16 to form an amplification transistor AMP.
  • Electrode 17 is, for example, a polysilicon electrode.
  • Amplifying transistor AMP is an example of a first transistor of the present disclosure, and electrode 17 is an example of a first layer within the first electrode of the present disclosure.
  • a third interlayer insulating film 18 is formed on the second interlayer insulating film 16 and covers the electrode 17 .
  • the third interlayer insulating film 18 includes the insulating film 18a as described above.
  • the insulating film 18a is formed on the electrode 17 to form the amplification transistor AMP.
  • the insulating film 18a is, for example, a silicon oxide film.
  • the insulating film 18a is an example of a third film within the first insulating film of the present disclosure.
  • the second semiconductor substrate 21 is, for example, a silicon substrate.
  • the second semiconductor substrate 21 includes the semiconductor layer 21a as described above.
  • the semiconductor layer 21a is formed on the insulating film 18a with the insulating film 22 interposed therebetween.
  • the insulating film 22 is, for example, a silicon oxide film.
  • the insulating film 22 is provided on the lower surface of the semiconductor layer 21a
  • the insulating film 18a is provided on the lower surface of the insulating film 22
  • the electrode 17 is provided on the lower surface of the insulating film 18a.
  • the semiconductor layer 21a is an example of the first semiconductor layer of the present disclosure
  • the insulating film 22 is an example of the first film within the first insulating film of the present disclosure.
  • a fourth interlayer insulating film 23 is formed on the third interlayer insulating film 18 .
  • the insulating film 24 is formed on the upper surface of the semiconductor layer 21a, the side surfaces of the semiconductor layer 21a, the insulating film 22, and the insulating film 18a, and the upper surface of the electrode 17 to form the amplification transistor AMP.
  • the insulating film 24 is, for example, a silicon oxide film.
  • the electrode 25 is formed on the upper surface of the insulating film 24, the side surface of the insulating film 24, and the upper surface of the electrode 17 to form the amplification transistor AMP.
  • Electrode 25 is, for example, a polysilicon electrode.
  • the insulating film 24 is an example of a second film within the first insulating film of the present disclosure, and the electrode 25 is an example of a second layer within the first electrode of the present disclosure.
  • a fifth interlayer insulating film 26 is formed on the fourth interlayer insulating film 23 and covers the amplification transistor AMP together with the third interlayer insulating film 18 and the fourth interlayer insulating film 23 .
  • the wiring 31 is formed in the first interlayer insulating film 14, the second interlayer insulating film 16, the third interlayer insulating film 18, the fourth interlayer insulating film 23, and the fifth interlayer insulating film 26, and is separated from the floating diffusion portion FD and the electrode. 25 are electrically connected.
  • One end of the wiring 31 is provided on the upper surface of the floating diffusion portion FD, and the other end of the wiring 31 is provided on the upper surface of the electrode 25 .
  • the wiring 31 is, for example, metal wiring or semiconductor wiring.
  • the wiring 31 is an example of the first wiring of the present disclosure.
  • the solid-state imaging device of this embodiment further includes a color filter and an on-chip lens (not shown) on the lower surface of the first semiconductor substrate 11 in this order.
  • 5 and 6 are a cross-sectional view and a perspective view showing the structure of the amplification transistor AMP of the first embodiment.
  • the amplification transistor AMP of this embodiment includes a columnar semiconductor layer 41 having a columnar shape extending in the Y direction, a tubular insulating film 42 having a tubular shape extending in the Y direction, and a Y and a tubular electrode 43 having a tubular shape extending in a direction.
  • the columnar semiconductor layer 41 is formed of the semiconductor layer 21a described above (FIG. 5).
  • the tubular insulating film 42 is formed of the insulating films 18a, 22 and 24 described above (FIG. 5).
  • a tubular electrode 43 is formed by the electrodes 17, 25 described above (FIG. 5).
  • the columnar semiconductor layer 41 is an example of the first semiconductor layer of the present disclosure
  • the tubular insulating film 42 is an example of the first insulating film of the present disclosure
  • the tubular electrode 43 is an example of the first electrode of the present disclosure.
  • the Y direction is an example of the first direction in this disclosure.
  • the tubular insulating film 42 is formed on the lower surface, upper surface, and side surfaces of the columnar semiconductor layer 41 and extends in the Y direction in a tubular shape. Therefore, the tubular insulating film 42 is formed in a tubular shape around the columnar semiconductor layer 41 so as to surround the columnar semiconductor layer 41 .
  • the tubular electrode 43 is formed on the lower surface, the upper surface and the side surface of the tubular insulating film 42 and extends tubularly in the Y direction. Therefore, tubular electrode 43 is formed in a tubular shape around tubular insulating film 42 so as to surround columnar semiconductor layer 41 and tubular insulating film 42 .
  • FIG. 5 shows the thickness T1 of the tubular insulating film 42 on the bottom surface of the columnar semiconductor layer 41, the thickness T2 of the tubular insulating film 42 on the top surface of the columnar semiconductor layer 41, and the thickness T2 of the tubular insulating film 42 on the side surface of the columnar semiconductor layer 41. and thickness T3.
  • the thickness T1 is equal to the sum of the thickness of the insulating film 18a and the thickness of the insulating film 22.
  • the thickness T2 is equal to the thickness of the insulating film 24 on the top surface of the columnar semiconductor layer 41 .
  • the thickness T3 is equal to the thickness of the insulating film 24 on the side surface of the columnar semiconductor layer 41 .
  • the thickness T1 of the present embodiment is thicker than the thickness T2 and the thickness T3 (T1>T2, T1>T3), and is, for example, twice or more the thickness T2 and the thickness T3. (T1 ⁇ 2 ⁇ T2, T1 ⁇ 2 ⁇ T3). Therefore, according to this embodiment, the columnar semiconductor layer 41 can be suitably protected by the thick tubular insulating film 42 on the lower surface of the columnar semiconductor layer 41 . Further details of the effects of the tubular insulating film 42 will be described later. Note that the thickness T2 may be different from the thickness T3 (T2 ⁇ T3).
  • the tubular insulating film 42 and the tubular electrode 43 function as described above. It becomes the gate insulating film and the gate electrode of the GAA structure.
  • a gate insulating film and a gate electrode are tubularly formed around the channel semiconductor layer so as to surround the channel semiconductor layer.
  • the thickness T1 is thicker than the thicknesses T2 and T3. Therefore, when the thickness T1 is sufficiently thicker than the thicknesses T2 and T3, the channel in the columnar semiconductor layer 41 is generated only near the top surface and the side surface of the columnar semiconductor layer 41, and is generated near the bottom surface of the columnar semiconductor layer 41. no longer.
  • the tubular insulating film 42 and the tubular electrode 43 on the upper and side surfaces of the columnar semiconductor layer 41 correspond to the gate insulating film and the gate electrode, but the tubular insulating film 42 and the tubular electrode 43 on the lower surface of the columnar semiconductor layer 41 It no longer applies to gate insulating films and gate electrodes.
  • tubular insulating film 42 and tubular electrode 43 no longer correspond to the gate insulating film and gate electrode of the GAA structure. Therefore, the tubular insulating film 42 and the tubular electrode 43 of this embodiment are not described as a gate insulating film and a gate electrode.
  • the columnar semiconductor layer 41, the tubular insulating film 42, and the tubular electrode 43 as a whole may function as the channel semiconductor layer, the gate insulating film, and the gate electrode. 42 and only part of the tubular electrode 43 may function as the channel semiconductor layer, the gate insulating film, and the gate electrode.
  • the thickness T1 is sufficiently close to the thicknesses T2 and T3, the former gate insulating film and gate electrode having a GAA structure are realized.
  • the thickness T1 is sufficiently thicker than the thicknesses T2 and T3
  • the latter gate insulating film and gate electrode without the GAA structure are realized.
  • tubular insulating film 42 and the tubular electrode 43 in the latter case have a pseudo GAA structure. That is, the tubular insulating film 42 and the tubular electrode 43 of this embodiment may have a GAA structure or a pseudo GAA structure.
  • the source region and drain region of the amplification transistor AMP of this embodiment are formed in the ⁇ Y direction of the columnar semiconductor layer 41, tubular insulating film 42, and tubular electrode 43, as shown in FIG.
  • the structure of the amplification transistor AMP of this embodiment can also be applied to the selection transistor SEL, the reset transistor RST, and the switch transistor SWI.
  • the gate insulating film and gate electrode of at least one of the select transistor SEL, reset transistor RST, and switch transistor SWI of this embodiment may have a GAA structure or a pseudo-GAA structure similar to that of the amplifier transistor AMP. .
  • FIG. 7 is a cross-sectional view for explaining the problem of the solid-state imaging device of the comparative example of the first embodiment.
  • FIG. 7 schematically shows noise generated from the wiring 15.
  • FIG. 7 When voltage is applied to the wiring 15 , noise may occur from the wiring 15 .
  • this noise reaches the semiconductor layer 21a of the amplification transistor AMP, the operation of the amplification transistor AMP may be adversely affected (bias interference) by this noise.
  • the amplification transistor AMP of this comparative example includes the insulating film 18a and the electrode 17 on the lower surface of the semiconductor layer 21a. ). Therefore, according to this comparative example, the semiconductor layer 21a can be protected from noise by the insulating film 18a and the electrode 17 on the lower surface of the semiconductor layer 21a.
  • the gate insulating film (tubular insulating film 42) and the gate electrode (tubular electrode 43) of this comparative example are formed, for example, as follows. First, the electrode 17 and the third interlayer insulating film 18 (including the insulating film 18a) are formed on the first semiconductor substrate 11, and the first semiconductor substrate 11 and the second semiconductor substrate 21 are separated from each other by the electrode 17 and the third interlayer insulating film. 18 is pasted together. Next, the second semiconductor substrate 21 is processed into a semiconductor layer 21a (columnar semiconductor layer 41) by etching, and an insulating film 24 and an electrode 25 are formed on the top surface and side surfaces of the semiconductor layer 21a. Thus, a gate insulating film and a gate electrode having a GAA structure are formed.
  • FIG. 7 schematically shows plasma damage applied to the insulating film 18a. Due to such plasma damage, the noise characteristics of the amplification transistor AMP may not be sufficiently improved by the GAA structure. The reason is that such plasma damage may cause an unfavorable channel to occur near the lower surface of the semiconductor layer 21a. That is, the gate insulating film and gate electrode on the lower surface of the semiconductor layer 21a may adversely affect the operation of the amplification transistor AMP.
  • the thickness T1 of the tubular insulating film 42 in this embodiment is set thicker than the thicknesses T2 and T3 of the tubular insulating film 42 (T1>T2, T1>T3).
  • the tubular insulating film 42 and the tubular electrode 43 on the lower surface of the columnar semiconductor layer 41 are less likely to contribute or do not contribute to the operation of the amplification transistor AMP.
  • by increasing the dimension of the columnar semiconductor layer 41 in the Z direction it is possible to increase the effective channel length of the amplification transistor AMP.
  • the tubular insulating film 42 and the tubular electrode 43 on the lower surface of the columnar semiconductor layer 41 do not contribute to the operation of the amplification transistor AMP as much as possible. Therefore, it is desirable that the thickness T1 of the tubular insulating film 42 of the present embodiment be as thick as possible than the thicknesses T2 and T3 of the tubular insulating film 42 . For example, it is desirable that the thickness T1 in the present embodiment be at least twice the thicknesses T2 and T3 (T1 ⁇ 2 ⁇ T2, T1 ⁇ 2 ⁇ T3).
  • 8 to 13 are cross-sectional views showing the manufacturing method of the solid-state imaging device of the first embodiment.
  • an n-type region 11a, a p-type region 11b, and an n-type region 11c are formed in the first semiconductor substrate 11 by ion implantation (A in FIG. 8). As a result, a photodiode PD and a floating diffusion portion FD are formed in the first semiconductor substrate 11 .
  • the n-type region 11a, the p-type region 11b, and the n-type region 11c are formed, for example, by implanting p-type impurity ions into the p-type region 11b and implanting n-type impurity ions into the n-type region 11c. .
  • a gate insulating film 12 is formed on the first semiconductor substrate 11, and a gate electrode 13 is formed on the gate insulating film 12 (A in FIG. 8).
  • transfer transistors TG are formed on the first semiconductor substrate 11 .
  • the gate insulating film 12 and the gate electrode 13 are formed, for example, by forming a silicon oxide film that will become the gate insulating film 12 on the first semiconductor substrate 11, and then depositing a poly(polyethylene) that will become the gate electrode 13 on the silicon oxide film by thermal CVD (Chemical Vapor Deposition). It is formed by depositing a silicon layer and processing the polysilicon layer by photolithography and dry etching. By this dry etching, the gate electrode 13 is formed from the polysilicon layer, and the gate insulating film 12 is formed from the silicon oxide film.
  • a first interlayer insulating film 14 is formed on the first semiconductor substrate 11 with the gate insulating film 12 and the gate electrode 13 interposed therebetween (B in FIG. 8).
  • the first interlayer insulating film 14 is formed, for example, by depositing the first interlayer insulating film 14 on the first semiconductor substrate 11 by plasma CVD and planarizing the surface of the first interlayer insulating film 14 by CMP (Chemical Mechanical Polishing). It is formed.
  • a wiring 15 is formed on the first interlayer insulating film 14, and a second interlayer insulating film 16 is formed on the first interlayer insulating film 14 via the wiring 15 (A in FIG. 9).
  • the wiring 15 is formed by, for example, depositing a polysilicon layer that will become the wiring 15 on the first interlayer insulating film 14 by thermal CVD, and processing the polysilicon layer by photolithography and dry etching.
  • the second interlayer insulating film 16 is formed, for example, by depositing the second interlayer insulating film 16 on the first interlayer insulating film 14 by plasma CVD and planarizing the surface of the second interlayer insulating film 16 by CMP.
  • an electrode 17 is formed on the second interlayer insulating film 16, and a third interlayer insulating film 18 is formed on the second interlayer insulating film 16 via the electrode 17 (B in FIG. 9).
  • the electrode 17 is formed, for example, by depositing a polysilicon layer to be the electrode 17 on the second interlayer insulating film 16 by thermal CVD and processing the polysilicon layer by photolithography and dry etching.
  • the third interlayer insulating film 18 is formed, for example, by depositing the third interlayer insulating film 18 on the second interlayer insulating film 16 by plasma CVD and planarizing the surface of the third interlayer insulating film 18 by CMP.
  • an insulating film 22 is formed on the upper surface of the second semiconductor substrate 21, the second semiconductor substrate 21 is turned upside down, and the second semiconductor substrate 21 is bonded to the first semiconductor substrate 11 (see A in FIG. 10). ).
  • the first semiconductor substrate 11 and the second semiconductor substrate 21 are bonded together via the first interlayer insulating film 14, the second interlayer insulating film 16, the third interlayer insulating film 18, the insulating film 22, and the like.
  • the insulating film 22 is formed by depositing the insulating film 22 on the second semiconductor substrate 21 by plasma CVD, for example.
  • the second semiconductor substrate 21 is attached to the first semiconductor substrate 11 by plasma bonding, for example.
  • the second semiconductor substrate 21 and the insulating film 22 are processed by photolithography and dry etching (B in FIG. 10). As a result, part of the second semiconductor substrate 21 is processed into the semiconductor layer 21a. Furthermore, the insulating film 22 is processed so that the insulating film 22 remains on the lower surface of the semiconductor layer 21a.
  • a fourth interlayer insulating film 23 is formed on the third interlayer insulating film 18 (A in FIG. 11).
  • the fourth interlayer insulating film 23 is formed by depositing the fourth interlayer insulating film 23 on the third interlayer insulating film 18 via the second semiconductor substrate 21 and the insulating film 22 by plasma CVD. is planarized by CMP. This CMP is performed until the upper surface of the second semiconductor substrate 21 is exposed on the upper surface of the fourth interlayer insulating film 23 .
  • an opening H1 is formed in the fourth interlayer insulating film 23 and the third interlayer insulating film 18 by photolithography and dry etching (B in FIG. 11).
  • the opening H1 is formed on the electrode 17 so as to be adjacent to the semiconductor layer 21a, and the upper surface of the electrode 17 and the side surface of the semiconductor layer 21a are exposed in the opening H1.
  • the opening H1 is formed in a region where the insulating film 24 and the electrode 25 are to be formed.
  • the third interlayer insulating film 18 under the insulating film 22 is processed into an insulating film 18a.
  • an insulating film 24 is formed by thermal oxidation (A in FIG. 12).
  • the insulating film 24 is formed inside and outside the opening H1. Specifically, it is formed on the upper surface of the semiconductor layer 21a and the side surfaces of the semiconductor layer 21a, the insulating film 22, and the insulating film 18a.
  • the thickness of the insulating film 24 is set thinner than the sum of the thicknesses of the insulating film 22 and the insulating film 18a.
  • an electrode 25 is formed by thermal CVD (B in FIG. 12).
  • the electrode 25 is formed inside and outside the opening H ⁇ b>1 .
  • the electrode 25 is formed on the upper surface of the insulating film 24 , the side surface of the insulating film 24 , and the upper surface of the electrode 17 .
  • the amplification transistor AMP including the columnar semiconductor layer 41, the tubular insulating film 42, and the tubular electrode 43 shown in FIG. 5 is formed.
  • a fifth interlayer insulating film 26 is formed on the fourth interlayer insulating film 23 so as to cover the amplification transistor AMP (A in FIG. 13).
  • the fifth interlayer insulating film 26 is formed, for example, by depositing the fifth interlayer insulating film 26 on the fourth interlayer insulating film 23 by plasma CVD and planarizing the surface of the fifth interlayer insulating film 26 by CMP.
  • a first opening is formed in the fifth interlayer insulating film 26, and the first interlayer insulating film 14, the second interlayer insulating film 16, the third interlayer insulating film 18, the fourth interlayer insulating film 23, and the fifth interlayer insulating film 23 are opened.
  • a second opening is formed in the interlayer insulating film 26, and a wiring 31 is formed in the first and second openings and on the fifth interlayer insulating film 26 (B in FIG. 13).
  • a first opening is formed in the upper surface of the electrode 25 .
  • a second opening is formed on the upper surface of the floating diffusion FD.
  • the electrode 25 and floating diffusion portion FD are electrically connected by the wiring 31 .
  • the first and second openings are formed by photolithography and dry etching.
  • the solid-state imaging device of this embodiment is manufactured.
  • FIG. 14 is a cross-sectional view showing the structure of the solid-state imaging device of the first modification of the first embodiment.
  • the solid-state imaging device of this modification includes wiring 51 in addition to the constituent elements of the solid-state imaging device of the first embodiment.
  • the wiring 51 includes contact electrodes 52 and vertical wirings 53 .
  • the solid-state imaging device of this modified example further includes a semiconductor layer 21 b that is part of the second semiconductor substrate 21 .
  • the solid-state imaging device of this modified example does not include the insulating film 22 .
  • the wiring 51 is formed in the first interlayer insulating film 14, the second interlayer insulating film 16, and the third interlayer insulating film 18, and electrically connects the first semiconductor substrate 11 and the semiconductor layer 21b.
  • the wiring 51 includes a contact electrode 52 formed on the first semiconductor substrate 11 and a vertical wiring 53 formed on the contact electrode 52.
  • the contact electrode 52 and the vertical wiring 53 are respectively connected to the 1 are provided on the upper surface of the semiconductor substrate 11 and the lower surface of the semiconductor layer 21b.
  • the contact electrode 52 is, for example, a polysilicon electrode.
  • the vertical wiring 53 is, for example, polysilicon wiring.
  • the wiring 51 is an example of the second wiring of the present disclosure.
  • the second semiconductor substrate 21 includes a semiconductor layer 21a and a semiconductor layer 21b. Since the solid-state imaging device of this modified example does not include the insulating film 22, the semiconductor layer 21a is directly formed on the insulating film 18a. The thickness of the insulating film 18 a in this modified example is thicker than the thickness of the insulating film 24 . Therefore, although the solid-state imaging device of this modified example does not include the insulating film 22, the above conditions "T1>T2, T1>T3" and "T1 ⁇ 2 ⁇ T2, T1 ⁇ 2 ⁇ T3" are A variant is also implemented (see FIG. 5). On the other hand, the semiconductor layer 21 b is formed on the third interlayer insulating film 18 and the wiring 51 and electrically connected to the wiring 51 . The semiconductor layer 21b of this modification is separated from the semiconductor layer 21a.
  • the semiconductor layer 21b is an example of the second semiconductor layer of the present disclosure.
  • the semiconductor layer 21b forms, for example, some kind of device. Examples of such devices are capacitors and resistors. In such devices, it may not be desirable for the potential of semiconductor layer 21b to float. According to this modification, by electrically connecting the semiconductor layer 21b to the first semiconductor substrate 11 through the wiring 51, it is possible to avoid the potential of the semiconductor layer 21b from floating.
  • FIG. 15 is a cross-sectional view showing the structure of the amplification transistor AMP of this modified example.
  • the amplification transistor AMP of this modification includes a columnar semiconductor layer 41 having a columnar shape extending in the Y direction and a tubular insulating film 42 having a tubular shape extending in the Y direction. , and a tubular electrode 43 having a tubular shape extending in the Y direction.
  • the tubular insulating film 42 of the first embodiment is formed of the insulating films 18a, 22 and 24, the tubular insulating film 42 of this modified example is formed of the insulating films 18a and 24.
  • FIG. 15 shows the thickness T1 of the tubular insulating film 42 on the bottom surface of the columnar semiconductor layer 41, the thickness T2 of the tubular insulating film 42 on the top surface of the columnar semiconductor layer 41, and the thickness T2 of the tubular insulating film 42 on the side surface of the columnar semiconductor layer 41. and thickness T3.
  • the thickness T1 of this modified example is thicker than the thickness T2 and the thickness T3 (T1>T2, T1>T3). (T1 ⁇ 2 ⁇ T2, T1 ⁇ 2 ⁇ T3). Therefore, according to this modification, the columnar semiconductor layer 41 can be suitably protected by the thick tubular insulating film 42 on the lower surface of the columnar semiconductor layer 41 .
  • 16 to 18 are cross-sectional views showing the manufacturing method of the solid-state imaging device of this modified example.
  • an n-type region 11a, a p-type region 11b, and an n-type region 11c are formed in the first semiconductor substrate 11 by ion implantation (A in FIG. 16).
  • a photodiode PD and a floating diffusion portion FD are formed in the first semiconductor substrate 11 .
  • a gate insulating film 12 is formed on the first semiconductor substrate 11, a gate electrode 13 is formed on the gate insulating film 12, and a contact electrode 52 is formed on the first semiconductor substrate 11 (A in FIG. 16). .
  • transfer transistors TG are formed on the first semiconductor substrate 11 .
  • the gate electrode 13 and contact electrode 52 may be formed from the same polysilicon layer, for example.
  • the first interlayer insulating film 14 is formed on the first semiconductor substrate 11 with the gate insulating film 12, the gate electrode 13, and the contact electrode 52 interposed therebetween (B in FIG. 16).
  • a wiring 15 is formed on the first interlayer insulating film 14, and a second interlayer insulating film 16 is formed on the first interlayer insulating film 14 via the wiring 15 (B in FIG. 16).
  • an electrode 17 is formed on the second interlayer insulating film 16, and a third interlayer insulating film 18 is formed on the second interlayer insulating film 16 via the electrode 17 (B in FIG. 16).
  • openings are formed in the first interlayer insulating film 14, the second interlayer insulating film 16, and the third interlayer insulating film 18, and vertical wirings 53 are formed in these openings (A in FIG. 17). Since this opening is formed on the upper surface of the contact electrode 52 , a vertical wiring 53 is formed on the contact electrode 52 . This opening is formed by photolithography and dry etching. The vertical wiring 53 is formed, for example, by depositing a polysilicon layer in the opening by thermal CVD and removing the polysilicon layer outside the opening by CMP. Thus, the wiring 51 is formed on the first semiconductor substrate 11 .
  • the second semiconductor substrate 21 is attached to the first semiconductor substrate 11 (B in FIG. 17).
  • the second semiconductor substrate 21 is arranged on the first semiconductor substrate 21 with the first interlayer insulating film 14, the second interlayer insulating film 16, the third interlayer insulating film 18 and the like interposed therebetween.
  • the second semiconductor substrate 21 is attached to the first semiconductor substrate 11 by plasma bonding, for example.
  • the second semiconductor substrate 21 of this modified example is electrically connected to the wiring 51 .
  • the second semiconductor substrate 21 is processed by photolithography and dry etching (A in FIG. 18). As a result, part of the second semiconductor substrate 21 is processed into the semiconductor layer 21a, and another part of the second semiconductor substrate 21 is processed into the semiconductor layer 21b.
  • the semiconductor layer 21 b is formed on the wiring 51 .
  • a fourth interlayer insulating film 23 is formed on the third interlayer insulating film 18, openings are formed in the fourth interlayer insulating film 23 and the third interlayer insulating film 18, and insulating films 24 and 18 are formed in the openings.
  • An electrode 25 is formed, and a fifth interlayer insulating film 26 is formed on the fourth interlayer insulating film 23 (A in FIG. 18).
  • This step is performed in the same manner as the steps shown in FIGS. 11A to 13A. Therefore, the opening formed in this step is formed in the same manner as the opening H1 shown in FIG. 11B. As a result, the insulating film 18a and the amplification transistor AMP are formed in this step.
  • the thickness of the insulating film 24 is set thinner than the thickness of the insulating film 18a.
  • a first opening is formed in the fifth interlayer insulating film 26, and the first interlayer insulating film 14, the second interlayer insulating film 16, the third interlayer insulating film 18, the fourth interlayer insulating film 23, and the fifth interlayer insulating film 23 are opened.
  • a second opening is formed in the interlayer insulating film 26, and a wiring 31 is formed in the first and second openings and on the fifth interlayer insulating film 26 (B in FIG. 18).
  • a first opening is formed in the upper surface of the electrode 25 .
  • a second opening is formed on the upper surface of the floating diffusion FD.
  • the electrode 25 and floating diffusion portion FD are electrically connected by the wiring 31 .
  • the solid-state imaging device of this modified example is manufactured.
  • FIG. 19 is a cross-sectional view showing the structure of a solid-state imaging device according to a second modification of the first embodiment.
  • the solid-state imaging device of this modification includes wiring 54 in addition to the constituent elements of the solid-state imaging device of the first embodiment. On the other hand, the solid-state imaging device of this modified example does not include the wiring 31 .
  • the wiring 54 is formed in the first interlayer insulating film 14 and the second interlayer insulating film 16 and electrically connects the floating diffusion portion FD and the electrode 17 .
  • One end of the wiring 54 is provided on the upper surface of the floating diffusion portion FD, and the other end of the wiring 54 is provided on the lower surface of the electrode 17 .
  • the wiring 54 is, for example, metal wiring or semiconductor wiring.
  • the wiring 54 is an example of the third wiring of the present disclosure.
  • 20 and 21 are cross-sectional views showing the manufacturing method of the solid-state imaging device of this modified example.
  • an n-type region 11a, a p-type region 11b, and an n-type region 11c are formed in the first semiconductor substrate 11 by ion implantation (A in FIG. 20).
  • a photodiode PD and a floating diffusion portion FD are formed in the first semiconductor substrate 11 .
  • a gate insulating film 12 is formed on the first semiconductor substrate 11, and a gate electrode 13 is formed on the gate insulating film 12 (A in FIG. 20). As a result, transfer transistors TG are formed on the first semiconductor substrate 11 .
  • a first interlayer insulating film 14 is formed on the first semiconductor substrate 11 with the gate insulating film 12 and the gate electrode 13 interposed therebetween (A in FIG. 20).
  • a wiring 15 is formed on the first interlayer insulating film 14, and a second interlayer insulating film 16 is formed on the first interlayer insulating film 14 via the wiring 15 (A in FIG. 20).
  • openings are formed in the first interlayer insulating film 14 and the second interlayer insulating film 16, and wirings 54 are formed in the openings (A in FIG. 20). Since this opening is formed on the upper surface of the floating diffusion portion FD, the wiring 54 is formed on the floating diffusion portion FD. This opening is formed by photolithography and dry etching.
  • an electrode 17 is formed on the second interlayer insulating film 16, and a third interlayer insulating film 18 is formed on the second interlayer insulating film 16 via the electrode 17 (B in FIG. 20).
  • the electrode 17 of this modified example is formed on the wiring 54 .
  • an insulating film 22 is formed on the upper surface of the second semiconductor substrate 21, the second semiconductor substrate 21 is turned upside down, and the second semiconductor substrate 21 is bonded to the first semiconductor substrate 11 (see A in FIG. 21). ).
  • the first semiconductor substrate 11 and the second semiconductor substrate 21 are bonded together via the first interlayer insulating film 14, the second interlayer insulating film 16, the third interlayer insulating film 18, the insulating film 22, and the like.
  • the second semiconductor substrate 21 and the insulating film 22 are processed by photolithography and dry etching (B in FIG. 21). As a result, part of the second semiconductor substrate 21 is processed into the semiconductor layer 21a. Furthermore, the insulating film 22 is processed so that the insulating film 22 remains on the lower surface of the semiconductor layer 21a.
  • a fourth interlayer insulating film 23 is formed on the third interlayer insulating film 18, openings are formed in the fourth interlayer insulating film 23 and the third interlayer insulating film 18, and insulating films 24 and 18 are formed in the openings.
  • An electrode 25 is formed, and a fifth interlayer insulating film 26 is formed on the fourth interlayer insulating film 23 (B in FIG. 21).
  • This step is performed in the same manner as the steps shown in FIGS. 11A to 13A. Therefore, the opening formed in this step is formed in the same manner as the opening H1 shown in FIG. 11B.
  • the insulating film 18a and the amplification transistor AMP are formed in this step.
  • the thickness of the insulating film 24 is set thinner than the sum of the thicknesses of the insulating film 22 and the insulating film 18a.
  • the above-described conditions "T1>T2, T1>T3" and “T1 ⁇ 2 ⁇ T2, T1 ⁇ 2 ⁇ T3" can be realized (see FIG. 5).
  • the solid-state imaging device of this modified example is manufactured.
  • FIG. 22 is a cross-sectional view showing the structure of a solid-state imaging device according to a third modification of the first embodiment.
  • the solid-state imaging device of this modification includes wiring 55 in addition to the constituent elements of the solid-state imaging device of the first embodiment. On the other hand, the solid-state imaging device of this modified example does not include the wiring 31 .
  • the wiring 55 is formed in the first interlayer insulating film 14, the second interlayer insulating film 16, the third interlayer insulating film 18, and the fourth interlayer insulating film 23, and electrically connects the floating diffusion portion FD and the electrode 17. connected to.
  • One end of the wiring 55 is provided on the upper surface of the floating diffusion portion FD, and the other end of the wiring 55 is provided on the side surfaces of the electrodes 17 and 25 .
  • the wiring 55 is, for example, metal wiring or semiconductor wiring.
  • the wiring 55 is an example of the fourth wiring of the present disclosure.
  • 23 and 24 are cross-sectional views showing the manufacturing method of the solid-state imaging device of this modified example.
  • an n-type region 11a, a p-type region 11b, and an n-type region 11c are formed by ion implantation (A in FIG. 23).
  • a photodiode PD and a floating diffusion portion FD are formed in the first semiconductor substrate 11 .
  • a gate insulating film 12 is formed on the first semiconductor substrate 11, and a gate electrode 13 is formed on the gate insulating film 12 (A in FIG. 23). As a result, transfer transistors TG are formed on the first semiconductor substrate 11 .
  • a first interlayer insulating film 14 is formed on the first semiconductor substrate 11 with the gate insulating film 12 and the gate electrode 13 interposed therebetween (A in FIG. 23).
  • a wiring 15 is formed on the first interlayer insulating film 14, and a second interlayer insulating film 16 is formed on the first interlayer insulating film 14 via the wiring 15 (A in FIG. 23).
  • an electrode 17 is formed on the second interlayer insulating film 16, and a third interlayer insulating film 18 is formed on the second interlayer insulating film 16 via the electrode 17 (A in FIG. 23).
  • an insulating film 22 is formed on the upper surface of the second semiconductor substrate 21, the second semiconductor substrate 21 is turned upside down, and the second semiconductor substrate 21 is bonded to the first semiconductor substrate 11 (see A in FIG. 23). ).
  • the first semiconductor substrate 11 and the second semiconductor substrate 21 are bonded together via the first interlayer insulating film 14, the second interlayer insulating film 16, the third interlayer insulating film 18, the insulating film 22, and the like.
  • the second semiconductor substrate 21 and the insulating film 22 are processed by photolithography and dry etching (B in FIG. 23). As a result, part of the second semiconductor substrate 21 is processed into the semiconductor layer 21a. Furthermore, the insulating film 22 is processed so that the insulating film 22 remains on the lower surface of the semiconductor layer 21a.
  • a fourth interlayer insulating film 23 is formed on the third interlayer insulating film 18, openings are formed in the fourth interlayer insulating film 23 and the third interlayer insulating film 18, and insulating films 24 and 18 are formed in the openings.
  • An electrode 25 is formed (B in FIG. 23). This step is performed in the same manner as the steps shown in FIGS. 11A to 12B. Therefore, the opening formed in this step is formed in the same manner as the opening H1 shown in FIG. 11B. As a result, the insulating film 18a and the amplification transistor AMP are formed in this step. In this modification, the thickness of the insulating film 24 is set thinner than the sum of the thicknesses of the insulating film 22 and the insulating film 18a. As a result, the above-described conditions "T1>T2, T1>T3" and “T1 ⁇ 2 ⁇ T2, T1 ⁇ 2 ⁇ T3" can be realized (see FIG. 5).
  • openings are formed in the first interlayer insulating film 14, the second interlayer insulating film 16, the third interlayer insulating film 18, and the fourth interlayer insulating film 23, and wiring 55 is formed in the openings (FIG. 24A). Since this opening is formed on the upper surface of the floating diffusion portion FD, the wiring 55 is formed on the floating diffusion portion FD. Moreover, since the openings are formed on the side surfaces of the electrodes 17 and 25, the wirings 55 are formed on the side surfaces of the electrodes 17 and 25. FIG. This opening is formed by photolithography and dry etching.
  • a fifth interlayer insulating film 26 is formed on the fourth interlayer insulating film 23 (B in FIG. 24).
  • the solid-state imaging device of this modified example is manufactured.
  • the thickness T1 of the tubular insulating film 42 on the bottom surface of the columnar semiconductor layer 41 is equal to the thickness T1 of the tubular insulating film 42 on the top surface and the side surface of the columnar semiconductor layer 41. It is formed so as to be thicker than the thicknesses T2 and T3. Therefore, according to this embodiment and its modification, for example, it is possible to suitably protect the columnar semiconductor layer 41 by the thick tubular insulating film 42 on the lower surface of the columnar semiconductor layer 41, thereby realizing a suitable amplification transistor AMP. It becomes possible to
  • the thickness T1 may be thicker than either one of the thicknesses T2 and T3 instead of being thicker than both the thicknesses T2 and T3. Also, such a relationship between the thicknesses T1 to T3 may be applied to pixel transistors other than the amplification transistor AMP.
  • FIG. 25 is a cross-sectional view showing the structure of the solid-state imaging device of the second embodiment.
  • the solid-state imaging device of this embodiment includes an insulating film 56 and an electrode 57 in addition to the constituent elements of the solid-state imaging device of the first embodiment.
  • the solid-state imaging device of this embodiment does not include the electrode 17 , the third interlayer insulating film 18 and the electrode 25 .
  • the insulating film 56 is formed on the second interlayer insulating film 16 and interposed between the second interlayer insulating film 16 and the fourth interlayer insulating film 23 .
  • the insulating film 56 is, for example, a silicon nitride film.
  • the insulating film 56 is an example of the second insulating film of the present disclosure.
  • the electrode 57 is formed on the second interlayer insulating film 16 and forms the amplification transistor AMP of this embodiment.
  • Electrode 57 is, for example, a polysilicon electrode.
  • the insulating film 22 is provided on the lower surface of the semiconductor layer 21 a
  • the insulating film 24 is provided on the upper surface of the semiconductor layer 21 a and side surfaces of the semiconductor layer 21 a and the insulating film 22 .
  • the insulating film 22 and the insulating film 24 together with the semiconductor layer 21a and the electrode 57 form the amplification transistor AMP of this embodiment.
  • the electrodes 57 are provided on the upper surface of the insulating film 24 , the side surfaces of the insulating film 24 , and the lower surfaces of the insulating films 22 and 24 .
  • the wiring 31 is provided on the floating diffusion layer FD and the electrode 57 .
  • Electrode 57 is an example of the first electrode of the present disclosure.
  • the insulating film 56 of this embodiment has the same thickness as the electrode 57 on the lower surface of the insulating film 22 and is provided on the side of the electrode 57 on the lower surface of the insulating film 22 .
  • the reason is that the electrode 57 on the lower surface of the insulating film 22 is formed by forming the insulating film 56 and the insulating film 22 in this order on the second interlayer insulating film 16, and the insulating film is formed from between the second interlayer insulating film 16 and the insulating film 22.
  • 56 is removed and then the electrode 57 is formed between the second interlayer insulating film 16 and the insulating film 22 . This is because the electrode 57 is embedded in the space obtained by removing the insulating film 56 . Thereby, it becomes possible to form the tubular electrode 43 only with the electrode 57 .
  • the distance between the first semiconductor substrate 11 and the second semiconductor substrate 21 is shortened by manufacturing the solid-state imaging device using the insulating film 56 instead of the third interlayer insulating film 18. becomes possible. This makes it possible to shorten the wiring 31 and reduce the inter-wiring capacitance of the present embodiment. Further, according to this embodiment, it is possible to reduce the aspect ratio of the wiring 31 on the floating diffusion layer FD.
  • FIG. 26 is a cross-sectional view showing the structure of the amplification transistor of the second embodiment.
  • the amplification transistor AMP of the present embodiment includes a columnar semiconductor layer 41 having a columnar shape extending in the Y direction and a tubular insulating film 42 having a tubular shape extending in the Y direction. , and a tubular electrode 43 having a tubular shape extending in the Y direction.
  • the tubular insulating film 42 of the first embodiment is formed of the insulating films 18a, 22 and 24, the tubular insulating film 42 of this embodiment is formed of the insulating films 22 and 24.
  • the tubular electrode 43 of the first embodiment is formed of the electrodes 17 and 25, the tubular electrode 43 of the present embodiment is formed of the electrode 57. As shown in FIG.
  • FIG. 26 shows the thickness T1 of the tubular insulating film 42 on the bottom surface of the columnar semiconductor layer 41, the thickness T2 of the tubular insulating film 42 on the top surface of the columnar semiconductor layer 41, and the thickness T2 of the tubular insulating film 42 on the side surface of the columnar semiconductor layer 41. and thickness T3.
  • the thickness T1 of this embodiment is thicker than the thickness T2 and the thickness T3 (T1>T2, T1>T3). (T1 ⁇ 2 ⁇ T2, T1 ⁇ 2 ⁇ T3). Therefore, according to this embodiment, the columnar semiconductor layer 41 can be suitably protected by the thick tubular insulating film 42 on the lower surface of the columnar semiconductor layer 41 .
  • 27 to 31 are cross-sectional views showing the manufacturing method of the solid-state imaging device of the second embodiment.
  • an n-type region 11a, a p-type region 11b, and an n-type region 11c are formed by ion implantation (A in FIG. 27).
  • a photodiode PD and a floating diffusion portion FD are formed in the first semiconductor substrate 11 .
  • a gate insulating film 12 is formed on the first semiconductor substrate 11, and a gate electrode 13 is formed on the gate insulating film 12 (A in FIG. 27). As a result, transfer transistors TG are formed on the first semiconductor substrate 11 .
  • a first interlayer insulating film 14 is formed on the first semiconductor substrate 11 with the gate insulating film 12 and the gate electrode 13 interposed therebetween (B in FIG. 27).
  • a wiring 15 is formed on the first interlayer insulating film 14, and a second interlayer insulating film 16 is formed on the first interlayer insulating film 14 via the wiring 15 (B in FIG. 27).
  • the insulating film 22 and the insulating film 56 are sequentially formed on the upper surface of the second semiconductor substrate 21 , the second semiconductor substrate 21 is turned upside down, and the second semiconductor substrate 21 is bonded to the first semiconductor substrate 11 . (A in FIG. 28).
  • the first semiconductor substrate 11 and the second semiconductor substrate 21 are bonded together via the first interlayer insulating film 14, the second interlayer insulating film 16, the insulating film 56, the insulating film 22, and the like.
  • the second semiconductor substrate 21 is attached to the first semiconductor substrate 11 by plasma bonding, for example.
  • the second semiconductor substrate 21 and the insulating film 22 are processed by photolithography and dry etching (B in FIG. 28). As a result, part of the second semiconductor substrate 21 is processed into the semiconductor layer 21a. Furthermore, the insulating film 22 is processed so that the insulating film 22 remains on the lower surface of the semiconductor layer 21a.
  • a fourth interlayer insulating film 23 is formed on the second interlayer insulating film 16, and an opening H2 is formed in the fourth interlayer insulating film 23 (A in FIG. 29).
  • This step is performed in the same manner as the steps shown in FIGS. 11A and 11B. Therefore, the opening H2 is formed in the same manner as the opening H1 shown in FIG. 11B.
  • the insulating film 56 exposed in the opening H2 is removed by wet etching using hot phosphoric acid (B in FIG. 29).
  • part of the insulating film 56 is removed, specifically, the insulating film 56 is removed from the bottom of the opening H2 and between the second interlayer insulating film 16 and the insulating film 22 .
  • the opening H2 extends from the region within the fourth interlayer insulating film 23 to the region within the insulating film 56 .
  • the insulating film 56 is a silicon nitride film, and other insulating films exposed in the opening H2 are silicon oxide films. Therefore, the insulating film 56 can be selectively etched with hot phosphoric acid.
  • an insulating film 24 is formed by thermal oxidation (A in FIG. 30).
  • the insulating film 24 is formed inside and outside the opening H ⁇ b>2 . Specifically, it is formed on the upper surface of the semiconductor layer 21 a and the side surfaces of the semiconductor layer 21 a and the insulating film 22 .
  • the thickness of the insulating film 24 is set thinner than the thickness of the insulating film 22 .
  • an electrode 57 is formed by thermal CVD (B in FIG. 30).
  • the electrodes 57 are formed inside and outside the opening H ⁇ b>2 , specifically, on the upper surface of the insulating film 24 , the side surfaces of the insulating film 24 , and the lower surfaces of the insulating films 22 and 24 .
  • the amplification transistor AMP including the columnar semiconductor layer 41, the tubular insulating film 42, and the tubular electrode 43 shown in FIG. 26 is formed.
  • a fifth interlayer insulating film 26 is formed on the fourth interlayer insulating film 23 so as to cover the amplification transistor AMP (A in FIG. 31).
  • a first opening is formed in the fifth interlayer insulating film 26, and the first interlayer insulating film 14, the second interlayer insulating film 16, the insulating film 56, the fourth interlayer insulating film 23, and the fifth interlayer insulating film are formed.
  • a second opening is formed in 26, and a wiring 31 is formed in the first and second openings and on the fifth interlayer insulating film 26 (B in FIG. 31).
  • a first opening is formed in the upper surface of the electrode 57 .
  • a second opening is formed on the upper surface of the floating diffusion FD. As a result, the electrode 57 and floating diffusion portion FD are electrically connected by the wiring 31 .
  • the solid-state imaging device of this embodiment is manufactured.
  • FIG. 32 is a cross-sectional view showing the structure of a solid-state imaging device according to a modification of the second embodiment.
  • the solid-state imaging device of this modification includes wiring 58 in addition to the constituent elements of the solid-state imaging device of the second embodiment. On the other hand, the solid-state imaging device of this modified example does not include the wiring 31 .
  • the wiring 58 has the same structure as the wiring 54 of the second modification of the first embodiment. Specifically, the wiring 58 is formed in the first interlayer insulating film 14 and the second interlayer insulating film 16 and electrically connects the floating diffusion FD and the electrode 57 . One end of the wiring 58 is provided on the upper surface of the floating diffusion portion FD, and the other end of the wiring 58 is provided on the lower surface of the electrode 57 .
  • the wiring 58 is, for example, metal wiring or semiconductor wiring. Wire 58, like wire 54, is an example of a third wire of the present disclosure.
  • 33 and 34 are cross-sectional views showing the manufacturing method of the solid-state imaging device of this modified example.
  • an n-type region 11a, a p-type region 11b, and an n-type region 11c are formed by ion implantation (A in FIG. 33).
  • a photodiode PD and a floating diffusion portion FD are formed in the first semiconductor substrate 11 .
  • a gate insulating film 12 is formed on the first semiconductor substrate 11, and a gate electrode 13 is formed on the gate insulating film 12 (A in FIG. 33). As a result, transfer transistors TG are formed on the first semiconductor substrate 11 .
  • a first interlayer insulating film 14 is formed on the first semiconductor substrate 11 with the gate insulating film 12 and the gate electrode 13 interposed therebetween (A in FIG. 33).
  • a wiring 15 is formed on the first interlayer insulating film 14, and a second interlayer insulating film 16 is formed on the first interlayer insulating film 14 via the wiring 15 (A in FIG. 33).
  • openings are formed in the first interlayer insulating film 14 and the second interlayer insulating film 16, and wirings 58 are formed in these openings (A in FIG. 33). Since this opening is formed on the upper surface of the floating diffusion portion FD, the wiring 58 is formed on the floating diffusion portion FD. This opening is formed by photolithography and dry etching.
  • the insulating film 22 and the insulating film 56 are sequentially formed on the upper surface of the second semiconductor substrate 21 , the second semiconductor substrate 21 is turned upside down, and the second semiconductor substrate 21 is bonded to the first semiconductor substrate 11 . (B in FIG. 33).
  • the first semiconductor substrate 11 and the second semiconductor substrate 21 are bonded together via the first interlayer insulating film 14, the second interlayer insulating film 16, the insulating film 56, the insulating film 22, and the like.
  • the second semiconductor substrate 21 and the insulating film 22 are processed by photolithography and dry etching (A in FIG. 34). As a result, part of the second semiconductor substrate 21 is processed into the semiconductor layer 21a. Furthermore, the insulating film 22 is processed so that the insulating film 22 remains on the lower surface of the semiconductor layer 21a.
  • a fourth interlayer insulating film 23 is formed on the second interlayer insulating film 16, an opening H2 is formed in the fourth interlayer insulating film 23, and wet etching using hot phosphoric acid is performed in the opening H2.
  • the exposed insulating film 56 is removed (A in FIG. 34). This step is performed in the same manner as the steps shown in FIGS. 29A and 29B. Therefore, this opening H2 is formed in the same manner as the opening H2 shown in FIG. 29B.
  • the insulating film 24 and the electrode 57 are formed in the opening H2, and the fifth interlayer insulating film 26 is formed on the fourth interlayer insulating film 23 (B in FIG. 34).
  • This step is performed in the same manner as the steps shown in FIGS. 30A to 31A. Therefore, these insulating film 24 and electrode 57 are formed in the same manner as the insulating film 24 and electrode 57 shown in A of FIG. 31, and as a result, the amplification transistor AMP is formed.
  • the thickness of the insulating film 24 is set thinner than the thickness of the insulating film 22 .
  • the thickness T1 of the tubular insulating film 42 on the bottom surface of the columnar semiconductor layer 41 is equal to the thickness T1 of the tubular insulating film 42 on the top surface and the side surface of the columnar semiconductor layer 41. It is formed so as to be thicker than the thicknesses T2 and T3. Therefore, according to this embodiment and its modification, for example, it is possible to suitably protect the columnar semiconductor layer 41 by the thick tubular insulating film 42 on the lower surface of the columnar semiconductor layer 41, thereby realizing a suitable amplification transistor AMP. It becomes possible to
  • FIG. 35 is a block diagram illustrating a configuration example of an electronic device;
  • the electrical device shown in FIG. 35 is camera 100 .
  • the camera 100 includes an optical unit 101 including a lens group, an imaging device 102 that is the solid-state imaging device of the first or second embodiment, a DSP (Digital Signal Processor) circuit 103 that is a camera signal processing circuit, and a frame memory. 104 , a display unit 105 , a recording unit 106 , an operation unit 107 and a power supply unit 108 .
  • DSP circuit 103 , frame memory 104 , display section 105 , recording section 106 , operation section 107 and power supply section 108 are interconnected via bus line 109 .
  • the optical unit 101 captures incident light (image light) from a subject and forms an image on the imaging surface of the imaging device 102 .
  • the imaging device 102 converts the amount of incident light imaged on the imaging surface by the optical unit 101 into an electric signal on a pixel-by-pixel basis, and outputs the electric signal as a pixel signal.
  • the DSP circuit 103 performs signal processing on pixel signals output by the imaging device 102 .
  • a frame memory 104 is a memory for storing one screen of a moving image or a still image captured by the imaging device 102 .
  • the display unit 105 includes a panel-type display device such as a liquid crystal panel or an organic EL panel, and displays moving images or still images captured by the imaging device 102 .
  • a recording unit 106 records a moving image or still image captured by the imaging device 102 in a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 107 issues operation commands for various functions of the camera 100 under the user's operation.
  • the power supply unit 108 appropriately supplies various power supplies as operating power supplies for the DSP circuit 103, the frame memory 104, the display unit 105, the recording unit 106, and the operation unit 107 to these supply targets.
  • the solid-state imaging device of the first or second embodiment as the imaging device 102, acquisition of good images can be expected.
  • the solid-state imaging device can be applied to various other products.
  • the solid-state imaging device may be mounted on various moving bodies such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, and robots.
  • FIG. 36 is a block diagram showing a configuration example of a mobile body control system.
  • the mobile body control system shown in FIG. 36 is a vehicle control system 200 .
  • a vehicle control system 200 includes a plurality of electronic control units connected via a communication network 201 .
  • the vehicle control system 200 includes a drive system control unit 210, a body system control unit 220, an exterior information detection unit 230, an interior information detection unit 240, and an integrated control unit 250.
  • FIG. 36 further shows a microcomputer 251 , an audio/image output section 252 , and an in-vehicle network I/F (Interface) 253 as components of the integrated control unit 250 .
  • the drive system control unit 210 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 210 includes a driving force generating device for generating driving force of the vehicle, such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a rudder of the vehicle. It functions as a control device such as a steering mechanism that adjusts the angle and a braking device that generates the braking force of the vehicle.
  • the body system control unit 220 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 220 functions as a control device for smart key systems, keyless entry systems, power window devices, various lamps (eg, headlamps, back lamps, brake lamps, winkers, fog lamps).
  • the body system control unit 220 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • Body system control unit 220 receives such radio wave or signal input and controls the door lock device, power window device, lamps, and the like of the vehicle.
  • the vehicle external information detection unit 230 detects information external to the vehicle in which the vehicle control system 200 is installed.
  • an imaging section 231 is connected to the vehicle exterior information detection unit 230 .
  • the vehicle exterior information detection unit 230 causes the imaging section 231 to capture an image outside the vehicle, and receives the captured image from the imaging section 231 .
  • the vehicle exterior information detection unit 230 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, and characters on the road surface based on the received image.
  • the imaging unit 231 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 231 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 231 may be visible light or non-visible light such as infrared rays.
  • the imaging unit 231 includes the solid-state imaging device of the first or second embodiment.
  • the in-vehicle information detection unit 240 detects information inside the vehicle in which the vehicle control system 200 is installed.
  • the in-vehicle information detection unit 240 is connected to, for example, a driver state detection section 241 that detects the state of the driver.
  • the driver state detection unit 241 includes a camera that captures an image of the driver, and the in-vehicle information detection unit 240 detects the degree of fatigue or the degree of concentration of the driver based on the detection information input from the driver state detection unit 241. may be calculated, and it may be determined whether the driver is dozing off.
  • This camera may include the solid-state imaging device of the first or second embodiment, and may be camera 100 shown in FIG. 35, for example.
  • the microcomputer 251 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 230 or the vehicle interior information detection unit 240, and controls the drive system.
  • a control command can be output to the unit 210 .
  • the microcomputer 251 performs coordinated control aimed at realizing ADAS (Advanced Driver Assistance System) functions such as vehicle collision avoidance, shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, collision warning, and lane departure warning. It can be performed.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 251 controls the driving force generator, the steering mechanism, or the braking device based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 230 or the vehicle interior information detection unit 240, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, which does not depend on operation.
  • the microcomputer 251 can output a control command to the body system control unit 220 based on the information outside the vehicle acquired by the information detection unit 230 outside the vehicle.
  • the microcomputer 251 controls the headlights according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 230, and performs coordinated control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 252 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 261, a display section 262, and an instrument panel 263 are shown as such output devices.
  • Display 262 may include, for example, an on-board display or a heads-up display.
  • FIG. 37 is a plan view showing a specific example of the setting positions of the imaging unit 231 in FIG.
  • the imaging units 301 , 302 , 303 , 304 , and 305 are provided at positions such as the front nose of the vehicle 300 , the side mirrors, the rear bumper, the back door, and the upper part of the windshield inside the vehicle.
  • An imaging unit 301 provided in the front nose mainly acquires an image in front of the vehicle 300 .
  • An imaging unit 302 provided in the left side mirror and an imaging unit 303 provided in the right side mirror mainly acquire side images of the vehicle 300 .
  • An imaging unit 304 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 300 .
  • An imaging unit 305 provided above the windshield in the vehicle compartment mainly acquires an image in front of the vehicle 300 .
  • the imaging unit 305 is used, for example, to detect preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 37 shows an example of the imaging range of the imaging units 301, 302, 303, and 304 (hereinafter referred to as "imaging units 301 to 304").
  • An imaging range 311 indicates the imaging range of the imaging unit 301 provided in the front nose.
  • An imaging range 312 indicates the imaging range of the imaging unit 302 provided on the left side mirror.
  • An imaging range 313 indicates the imaging range of the imaging unit 303 provided on the right side mirror.
  • An imaging range 314 indicates the imaging range of the imaging unit 304 provided on the rear bumper or the back door. For example, by superimposing the image data captured by the imaging units 301 to 304, a bird's-eye view image of the vehicle 300 viewed from above can be obtained.
  • the imaging ranges 311, 312, 313, and 314 are hereinafter referred to as "imaging ranges 311 to 314".
  • At least one of the imaging units 301 to 304 may have a function of acquiring distance information.
  • at least one of the imaging units 301 to 304 may be a stereo camera including a plurality of imaging devices, or may be an imaging device having pixels for phase difference detection.
  • the microcomputer 251 (FIG. 36), based on the distance information obtained from the imaging units 301 to 304, determines the distance to each three-dimensional object within the imaging ranges 311 to 314 and changes in this distance over time (vehicle 300 relative velocity) is calculated. Based on these calculation results, the microcomputer 251 selects the closest three-dimensional object on the course of the vehicle 300 and traveling in substantially the same direction as the vehicle 300 at a predetermined speed (for example, 0 km/h or more). , can be extracted as the preceding vehicle. Furthermore, the microcomputer 251 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and can perform automatic braking control (including following stop control) and automatic acceleration control (including following start control). Thus, according to this example, it is possible to perform cooperative control for the purpose of automatic driving or the like in which the vehicle autonomously travels without depending on the operation of the driver.
  • automatic braking control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 251 classifies three-dimensional object data on three-dimensional objects into three-dimensional objects such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, etc., based on the distance information obtained from the imaging units 301 to 304. can be used for automatic avoidance of obstacles.
  • the microcomputer 251 distinguishes obstacles around the vehicle 300 into those that are visible to the driver of the vehicle 300 and those that are difficult to see. Then, the microcomputer 251 judges the collision risk indicating the degree of danger of collision with each obstacle. By outputting an alarm to the driver via the drive system control unit 210 and performing forced deceleration and avoidance steering via the drive system control unit 210, driving assistance for collision avoidance can be performed.
  • At least one of the imaging units 301 to 304 may be an infrared camera that detects infrared rays.
  • the microcomputer 251 can recognize a pedestrian by determining whether or not the pedestrian is present in the captured images of the imaging units 301 to 304 .
  • pedestrian recognition includes, for example, a procedure for extracting feature points in images captured by the imaging units 301 to 304 as infrared cameras, and a pattern matching process performed on a series of feature points indicating the outline of an object to determine whether the pedestrian is a pedestrian or not.
  • the audio image output unit 252 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 262 . Also, the audio/image output unit 252 may control the display unit 262 to display an icon or the like indicating a pedestrian at a desired position.
  • FIG. 38 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technology (this technology) according to the present disclosure can be applied.
  • FIG. 38 shows an operator (doctor) 531 performing surgery on a patient 532 on a patient bed 533 using the endoscopic surgery system 400 .
  • the endoscopic surgery system 400 includes an endoscope 500, other surgical instruments 510 such as a pneumoperitoneum tube 511 and an energy treatment instrument 512, and a support arm device 520 that supports the endoscope 500. , and a cart 600 loaded with various devices for endoscopic surgery.
  • the endoscope 500 is composed of a lens barrel 501 having a predetermined length from the distal end to be inserted into the body cavity of a patient 532 and a camera head 502 connected to the proximal end of the lens barrel 501 .
  • the endoscope 500 configured as a so-called rigid scope having a rigid barrel 501 is illustrated, but the endoscope 500 may be configured as a so-called flexible scope having a flexible barrel. good.
  • the tip of the lens barrel 501 is provided with an opening into which the objective lens is fitted.
  • a light source device 603 is connected to the endoscope 500, and light generated by the light source device 603 is guided to the tip of the lens barrel 501 by a light guide extending inside the lens barrel 501, where it reaches the objective. Through the lens, the light is irradiated toward the observation object inside the body cavity of the patient 532 .
  • the endoscope 500 may be a straight scope, a perspective scope, or a side scope.
  • An optical system and an imaging element are provided inside the camera head 502, and the reflected light (observation light) from the observation target is focused on the imaging element by the optical system.
  • the imaging element photoelectrically converts the observation light to generate an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image.
  • the image signal is transmitted to a camera control unit (CCU: Camera Control Unit) 601 as RAW data.
  • CCU Camera Control Unit
  • the CCU 601 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and controls the operations of the endoscope 500 and the display device 602 in an integrated manner. Further, the CCU 601 receives an image signal from the camera head 502 and performs various image processing such as development processing (demosaicing) for displaying an image based on the image signal.
  • CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 602 displays an image based on an image signal subjected to image processing by the CCU 601 under the control of the CCU 601 .
  • the light source device 603 is composed of a light source such as an LED (Light Emitting Diode), for example, and supplies the endoscope 500 with irradiation light for photographing a surgical site or the like.
  • a light source such as an LED (Light Emitting Diode), for example, and supplies the endoscope 500 with irradiation light for photographing a surgical site or the like.
  • the input device 604 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and instructions to the endoscopic surgery system 400 via the input device 604 .
  • the user inputs an instruction or the like to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 500 .
  • the treatment instrument control device 605 controls driving of the energy treatment instrument 512 for tissue cauterization, incision, blood vessel sealing, or the like.
  • the pneumoperitoneum device 606 inflates the body cavity of the patient 532 for the purpose of securing the visual field of the endoscope 500 and securing the operator's working space. send in.
  • a recorder 607 is a device capable of recording various types of information regarding surgery.
  • a printer 608 is a device capable of printing various types of information about surgery in various formats such as text, images, and graphs.
  • the light source device 603 that supplies the endoscope 500 with irradiation light for photographing the surgical site can be composed of, for example, a white light source composed of an LED, a laser light source, or a combination thereof.
  • a white light source is configured by a combination of RGB laser light sources
  • the output intensity and output timing of each color (each wavelength) can be controlled with high precision. It can be carried out.
  • the laser light from each of the RGB laser light sources is irradiated to the observation object in a time division manner, and by controlling the driving of the imaging device of the camera head 502 in synchronization with the irradiation timing, each of the RGB can be handled. It is also possible to pick up images by time division. According to this method, a color image can be obtained without providing a color filter in the imaging device.
  • the driving of the light source device 603 may be controlled so as to change the intensity of the output light every predetermined time.
  • the drive of the imaging device of the camera head 502 in synchronism with the timing of the change in the intensity of the light to acquire images in a time-division manner and synthesizing the images, a high dynamic A range of images can be generated.
  • the light source device 603 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, the wavelength dependence of light absorption in body tissues is used to irradiate a narrower band of light than the irradiation light (i.e., white light) used during normal observation, thereby observing the mucosal surface layer.
  • narrow band imaging in which a predetermined tissue such as a blood vessel is imaged with high contrast, is performed.
  • fluorescence observation may be performed in which an image is obtained from fluorescence generated by irradiation with excitation light.
  • the body tissue is irradiated with excitation light and the fluorescence from the body tissue is observed (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is A fluorescence image can be obtained by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 603 can be configured to supply narrowband light and/or excitation light corresponding to such special light observation.
  • FIG. 39 is a block diagram showing an example of functional configurations of the camera head 502 and CCU 601 shown in FIG.
  • the camera head 502 has a lens unit 701 , an imaging section 702 , a drive section 703 , a communication section 704 and a camera head control section 705 .
  • CCU 601 has communication unit 711 , image processing unit 712 , and control unit 713 .
  • the camera head 502 and the CCU 601 are communicably connected to each other via a transmission cable 700 .
  • a lens unit 701 is an optical system provided at a connection with the lens barrel 501 . Observation light captured from the tip of the lens barrel 501 is guided to the camera head 502 and enters the lens unit 701 .
  • a lens unit 701 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the imaging unit 702 is composed of an imaging device.
  • the number of imaging elements constituting the imaging unit 702 may be one (so-called single-plate type) or plural (so-called multi-plate type).
  • image signals corresponding to RGB may be generated by each imaging element, and a color image may be obtained by synthesizing the signals.
  • the imaging unit 702 may be configured to have a pair of imaging elements for respectively acquiring right-eye and left-eye image signals corresponding to 3D (Dimensional) display.
  • the 3D display enables the operator 531 to more accurately grasp the depth of the living tissue in the surgical site.
  • a plurality of systems of lens units 701 may be provided corresponding to each imaging element.
  • the imaging unit 702 is, for example, the solid-state imaging device of the first or second embodiment.
  • the imaging unit 702 does not necessarily have to be provided in the camera head 502 .
  • the imaging unit 702 may be provided inside the lens barrel 501 immediately after the objective lens.
  • the drive unit 703 is configured by an actuator, and moves the zoom lens and focus lens of the lens unit 701 by a predetermined distance along the optical axis under control from the camera head control unit 705 . Thereby, the magnification and focus of the image captured by the imaging unit 702 can be appropriately adjusted.
  • a communication unit 704 is configured by a communication device for transmitting and receiving various information to and from the CCU 601 .
  • the communication unit 704 transmits the image signal obtained from the imaging unit 702 to the CCU 601 via the transmission cable 700 as RAW data.
  • the communication unit 704 also receives a control signal for controlling driving of the camera head 502 from the CCU 601 and supplies it to the camera head control unit 705 .
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of capturing, and/or information to specify the magnification and focus of the captured image. Contains information about conditions.
  • the imaging conditions such as the frame rate, exposure value, magnification, and focus may be appropriately specified by the user, or may be automatically set by the control unit 713 of the CCU 601 based on the acquired image signal. good.
  • the endoscope 500 is equipped with so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • a camera head control unit 705 controls driving of the camera head 502 based on the control signal from the CCU 601 received via the communication unit 704 .
  • a communication unit 711 is configured by a communication device for transmitting and receiving various information to and from the camera head 502 .
  • the communication unit 711 receives image signals transmitted from the camera head 502 via the transmission cable 700 .
  • the communication unit 711 also transmits a control signal for controlling driving of the camera head 502 to the camera head 502 .
  • Image signals and control signals can be transmitted by electric communication, optical communication, or the like.
  • the image processing unit 712 performs various types of image processing on the image signal, which is RAW data transmitted from the camera head 502 .
  • the control unit 713 performs various controls related to the imaging of the surgical site and the like by the endoscope 500 and the display of the captured image obtained by the imaging of the surgical site and the like. For example, the control unit 713 generates control signals for controlling driving of the camera head 502 .
  • control unit 713 causes the display device 602 to display a captured image showing the surgical site and the like based on the image signal subjected to image processing by the image processing unit 712 .
  • the control unit 713 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 713 detects the shape, color, and the like of the edges of objects included in the captured image, thereby detecting surgical tools such as forceps, specific body parts, bleeding, mist during use of the energy treatment tool 512, and the like. can recognize.
  • the control unit 713 may use the recognition result to display various types of surgical assistance information superimposed on the image of the surgical site. By superimposing and displaying the surgery support information and presenting it to the operator 531, it becomes possible for the operator 531 to reduce the burden on the operator 531 and to proceed with the surgery reliably.
  • a transmission cable 700 connecting the camera head 502 and the CCU 601 is an electrical signal cable compatible with electrical signal communication, an optical fiber compatible with optical communication, or a composite cable of these.
  • wired communication is performed using the transmission cable 700, but communication between the camera head 502 and the CCU 601 may be performed wirelessly.
  • a first semiconductor substrate including a photoelectric conversion portion and a floating diffusion portion; a first semiconductor layer provided above the first semiconductor substrate; a first insulating film provided on the bottom surface, top surface, and side surfaces of the first semiconductor layer; a first transistor including a first electrode provided on a side surface;
  • the solid-state imaging device wherein the thickness of the first insulating film on the lower surface of the first semiconductor layer is thicker than the thickness of the first insulating film on the upper surface or the side surface of the first semiconductor layer.
  • the first semiconductor layer, the first insulating film, and the first electrode extend in a first direction parallel to the surface of the first semiconductor substrate;
  • the solid-state imaging device wherein the first transistor is an amplification transistor, a selection transistor, a reset transistor, or a switch transistor.
  • the first insulating film further includes a third film provided on the lower surface of the first film.
  • the solid-state imaging device further comprising:
  • the solid-state imaging device according to (1), further comprising a fourth wiring provided on a side surface of the first electrode and electrically connecting the first electrode and the floating diffusion portion.
  • a photoelectric conversion portion and a floating diffusion portion in a first semiconductor substrate; a first semiconductor layer provided above the first semiconductor substrate; a first insulating film provided on the bottom surface, top surface, and side surfaces of the first semiconductor layer; forming a first transistor comprising a flanked first electrode; including A method for manufacturing a solid-state imaging device, wherein the thickness of the first insulating film on the lower surface of the first semiconductor layer is set to be thicker than the thickness of the first insulating film on the upper surface or the side surface of the first semiconductor layer.
  • the first insulating film includes a first film provided on the lower surface of the first semiconductor layer and a second film provided on the upper surface and side surfaces of the first semiconductor layer, The method of manufacturing a solid-state imaging device according to (16), wherein the first semiconductor substrate and the second semiconductor substrate are bonded via the first film provided on the lower surface of the second semiconductor substrate.
  • the first insulating film further includes a third film provided on the lower surface of the first film, The method of manufacturing a solid-state imaging device according to (17), wherein the first semiconductor substrate and the second semiconductor substrate are further bonded via the third film provided on the upper surface of the first semiconductor substrate.
  • the first electrode includes a first layer provided on the lower surface of the first insulating film and a second layer provided on the upper surface and side surfaces of the first insulating film;
  • the first semiconductor substrate and the second semiconductor substrate are further bonded together via a second insulating film provided on the lower surface of the first film,
  • the first electrode is formed by removing a portion of the second insulating film from between the first semiconductor substrate and the second semiconductor substrate after the bonding, and removing a portion of the second insulating film from between the first semiconductor substrate and the second semiconductor substrate after the removal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

[課題]光電変換部や浮遊拡散部を半導体基板内に形成し、トランジスタのチャネル半導体層をこの半導体基板とは別の半導体層内に形成する場合に、好適なトランジスタを形成することが可能な固体撮像装置およびその製造方法を提供する。 [解決手段]本開示の固体撮像装置は、光電変換部および浮遊拡散部を含む第1半導体基板と、前記第1半導体基板の上方に設けられた第1半導体層と、前記第1半導体層の下面、上面、および側面に設けられた第1絶縁膜と、前記第1絶縁膜の下面、上面、および側面に設けられた第1電極とを含む第1トランジスタとを備え、前記第1半導体層の下面の前記第1絶縁膜の厚さは、前記第1半導体層の上面または側面の前記第1絶縁膜の厚さよりも厚い。

Description

固体撮像装置およびその製造方法
 本開示は、固体撮像装置およびその製造方法に関する。
 固体撮像装置を製造する際に、光電変換部や浮遊拡散部を半導体基板内に形成し、画素トランジスタのチャネル半導体層を、この半導体基板とは別の半導体層内に形成する場合がある。例えば、光電変換部、浮遊拡散部、配線などを第1半導体基板側に形成し、画素トランジスタのチャネル半導体層を第2半導体基板側に形成し、第1半導体基板と第2半導体基板とを貼り合わせることで、固体撮像装置を製造する場合がある。この場合、第1半導体基板上に配線が配置されることから、第2半導体基板上に画素トランジスタをスペースの余裕をもって配置することが可能となり、固体撮像装置を微細化することが可能となる。
 このような固体撮像装置では、画素トランジスタの実効チャネル長を長くするために、第2半導体基板内に溝を形成し、画素トランジスタのゲート絶縁膜およびゲート電極を溝内に形成する場合がある。これにより、画素トランジスタのノイズ特性を改善することが可能となる。
 この場合、溝を深くすることで、画素トランジスタのノイズ特性をさらに改善することが考えられる。しかしながら、溝が深くなると、画素トランジスタのチャネル半導体層やソース/ドレイン領域内に不純物原子を注入しにくくなり、これらの場所での不純物濃度が低くなる。その結果、上記配線に電圧が印加されると、上記配線からのノイズが画素トランジスタに影響しやすくなり、画素トランジスタのノイズ特性が悪化してしまう。そのため、固体撮像装置の微細化を進めることが困難になる。
国際特許出願公開WO2020/075583号公報
 そこで、画素トランジスタのチャネル半導体層の周囲にGAA(Gate All Around)構造のゲート絶縁膜およびゲート電極を形成し、チャネル半導体層をGAA構造によりノイズから保護することが考えられる。上記固体撮像装置にGAA構造を適用する場合、ゲート絶縁膜およびゲート電極は例えば、第1半導体基板側の絶縁膜および電極と、第2半導体基板側の絶縁膜および電極とを組み合わせることで形成される。しかしながら、第1半導体基板と第2半導体基板とを貼り合わせる際に、貼り合わせ時のプラズマダメージが第1半導体基板側の絶縁膜に加わることなどが原因で、高性能のゲート絶縁膜を形成できないおそれがある。その結果、画素トランジスタのノイズ特性をGAA構造により十分に改善できないおそれがある。
 そこで、本開示は、光電変換部や浮遊拡散部を半導体基板内に形成し、トランジスタのチャネル半導体層をこの半導体基板とは別の半導体層内に形成する場合に、好適なトランジスタを形成することが可能な固体撮像装置およびその製造方法を提供する。
 本開示の第1の側面の固体撮像装置は、光電変換部および浮遊拡散部を含む第1半導体基板と、前記第1半導体基板の上方に設けられた第1半導体層と、前記第1半導体層の下面、上面、および側面に設けられた第1絶縁膜と、前記第1絶縁膜の下面、上面、および側面に設けられた第1電極とを含む第1トランジスタとを備え、前記第1半導体層の下面の前記第1絶縁膜の厚さは、前記第1半導体層の上面または側面の前記第1絶縁膜の厚さよりも厚い。これにより例えば、第1半導体層の下面の厚い第1絶縁膜により第1半導体層を好適に保護することが可能となり、好適な第1トランジスタを実現することが可能となる。
 また、この第1の側面において、前記第1半導体層の下面の前記第1絶縁膜の厚さは、前記第1半導体層の上面または側面の前記第1絶縁膜の厚さの2倍以上でもよい。これにより例えば、第1半導体層の下面の十分に厚い第1絶縁膜により第1半導体層をさらに好適に保護することが可能となり、さらに好適な第1トランジスタを実現することが可能となる。
 また、この第1の側面において、前記第1半導体層、前記第1絶縁膜、および前記第1電極は、前記第1半導体基板の表面に平行な第1方向に延びており、前記第1絶縁膜および前記第1電極は、前記第1半導体層を包囲する管状の形状を有していてもよい。これにより例えば、GAA構造または疑似的なGAA構造を実現することが可能となる。
 また、この第1の側面において、前記第1半導体層は、前記第1半導体基板の上方に設けられた第2半導体基板の一部でもよい。これにより例えば、第1半導体基板と第2半導体基板とを貼り合わせることで固体撮像装置を製造することが可能となる。
 また、この第1の側面において、前記第1トランジスタは、増幅トランジスタ、選択トランジスタ、リセットトランジスタ、またはスイッチトランジスタでもよい。これにより例えば、好適な画素トランジスタを実現することが可能となる。
 また、この第1の側面において、前記第1絶縁膜は、前記第1半導体層の下面に設けられた第1膜と、前記第1半導体層の上面および側面に設けられた第2膜とを含んでいてもよい。これにより例えば、第1半導体層の下面の第1絶縁膜(第1膜)と、第1半導体層の上面および側面の第1絶縁膜(第2膜)とを、別々の工程により形成することが可能となる。
 また、この第1の側面において、前記第1絶縁膜はさらに、前記第1膜の下面に設けられた第3膜を含んでいてもよい。これにより例えば、第1半導体基板側の第3膜と、第1半導体層(例えば第2半導体基板)側の第1膜とを組み合わせることで、第1絶縁膜を形成することが可能となる。
 また、この第1の側面において、前記第1電極は、前記第1絶縁膜の下面に設けられた第1層と、前記第1絶縁膜の上面および側面に設けられた第2層とを含んでいてもよい。これにより例えば、第1絶縁膜の下面の第1電極(第1層)と、第1絶縁膜の上面および側面の第1電極(第2層)とを、別々の工程により形成することが可能となる。
 また、この第1の側面の固体撮像装置は、前記第1絶縁膜の下面の前記第1電極と同じ厚さを有し、前記第1絶縁膜の下面の前記第1電極の側方に設けられた第2絶縁膜をさらに備えていてもよい。これにより例えば、第1半導体基板上に第2絶縁膜を介して第1絶縁膜を形成し、その後に第2絶縁膜の一部を除去し、その後に第1半導体基板と第1絶縁膜との間に第1電極の一部を形成することが可能となる。
 また、この第1の側面の固体撮像装置は、前記第1電極の上面に設けられ、前記第1電極と前記浮遊拡散部とを電気的に接続する第1配線をさらに備えていてもよい。これにより例えば、第1トランジスタの形成後に第1配線を形成することが可能となる。
 また、この第1の側面の固体撮像装置は、前記第1半導体基板の上方に設けられた第2半導体層と、前記第1半導体基板と前記第2半導体層とを電気的に接続する第2配線と、をさらに備えていてもよい。これにより例えば、第2半導体層の電位がフローティングになることを回避することが可能となる。
 また、この第1の側面において、前記第2半導体層は、前記第1半導体基板の上方に設けられた第2半導体基板の一部でもよい。これにより例えば、第1半導体基板上の第2トランジスタを、第1半導体基板と異なる第2半導体基板と電気的に接続することが可能となる。
 また、この第1の側面の固体撮像装置は、前記第1電極の下面に設けられ、前記第1電極と前記浮遊拡散部とを電気的に接続する第3配線をさらに備えていてもよい。これにより例えば、第1トランジスタの形成前に第1配線を形成することが可能となる。
 また、この第1の側面の固体撮像装置は、前記第1電極の側面に設けられ、前記第1電極と前記浮遊拡散部とを電気的に接続する第4配線をさらに備えていてもよい。これにより例えば、第1トランジスタの形成後に第1配線を形成することが可能となる。
 本開示の第2の側面の固体撮像装置の製造方法は、第1半導体基板内に光電変換部および浮遊拡散部を形成し、前記第1半導体基板の上方に設けられた第1半導体層と、前記第1半導体層の下面、上面、および側面に設けられた第1絶縁膜と、前記第1絶縁膜の下面、上面、および側面に設けられた第1電極とを含む第1トランジスタを形成する、ことを含み、前記第1半導体層の下面の前記第1絶縁膜の厚さは、前記第1半導体層の上面または側面の前記第1絶縁膜の厚さよりも厚く設定される。これにより例えば、第1半導体層の下面の厚い第1絶縁膜により第1半導体層を好適に保護することが可能となり、好適な第1トランジスタを実現することが可能となる。
 また、この第2の側面において、前記第1半導体層は、前記第1半導体基板と第2半導体基板とを貼り合わせ、前記第2半導体基板を前記第1半導体層を加工することで形成されてもよい。これにより例えば、第1半導体基板と第2半導体基板とを貼り合わせることで固体撮像装置を製造することが可能となる。
 また、この第2の側面において、前記第1絶縁膜は、前記第1半導体層の下面に設けられた第1膜と、前記第1半導体層の上面および側面に設けられた第2膜とを含み、前記第1半導体基板と前記第2半導体基板は、前記第2半導体基板の下面に設けられた前記第1膜を介して貼り合わされてもよい。これにより例えば、第1半導体層の下面の第1絶縁膜(第1膜)と、第1半導体層の上面および側面の第1絶縁膜(第2膜)とを、別々の工程により形成することが可能となる。
 また、この第2の側面において、前記第1絶縁膜はさらに、前記第1膜の下面に設けられた第3膜を含み、前記第1半導体基板と前記第2半導体基板はさらに、前記第1半導体基板の上面に設けられた前記第3膜を介して貼り合わされてもよい。これにより例えば、第1半導体基板側の第3膜と、第2半導体基板側の第1膜とを組み合わせることで、第1絶縁膜を形成することが可能となる。
 また、この第2の側面において、前記第1電極は、前記第1絶縁膜の下面に設けられた第1層と、前記第1絶縁膜の上面および側面に設けられた第2層とを含み、前記第1半導体基板と前記第2半導体基板は、前記第1半導体基板の上面に設けられた前記第1層を介して貼り合わされてもよい。これにより例えば、第1絶縁膜の下面の第1電極(第1層)と、第1絶縁膜の上面および側面の第1電極(第2層)とを、別々の工程により形成することが可能となる。
 また、この第2の側面において、前記第1半導体基板と前記第2半導体基板はさらに、前記第1膜の下面に設けられた第2絶縁膜を介して貼り合わされ、前記第1電極は、前記貼り合わせの後に前記第1半導体基板と前記第2半導体基板との間から前記第2絶縁膜の一部を除去し、前記除去の後に前記第1半導体基板と前記第2半導体基板との間に前記第1電極の一部を形成することで形成されてもよい。これにより例えば、第1絶縁膜の下面の第1電極と、第1絶縁膜の上面および側面の第1電極とを、同じ工程により形成することが可能となる。
第1実施形態の固体撮像装置の構成を示すブロック図である。 第1実施形態の固体撮像装置の構造を示す平面図である。 第1実施形態の固体撮像装置の構成を示す回路図である。 第1実施形態の固体撮像装置の構造を示す断面図である。 第1実施形態の増幅トランジスタの構造を示す断面図である。 第1実施形態の増幅トランジスタの構造を示す斜視図である。 第1実施形態の比較例の固体撮像装置の問題を説明するための断面図である。 第1実施形態の固体撮像装置の製造方法を示す断面図(1/6)である。 第1実施形態の固体撮像装置の製造方法を示す断面図(2/6)である。 第1実施形態の固体撮像装置の製造方法を示す断面図(3/6)である。 第1実施形態の固体撮像装置の製造方法を示す断面図(4/6)である。 第1実施形態の固体撮像装置の製造方法を示す断面図(5/6)である。 第1実施形態の固体撮像装置の製造方法を示す断面図(6/6)である。 第1実施形態の第1変形例の固体撮像装置の構造を示す断面図である。 上記第1変形例の増幅トランジスタの構造を示す断面図である。 上記第1変形例の固体撮像装置の製造方法を示す断面図(1/3)である。 上記第1変形例の固体撮像装置の製造方法を示す断面図(2/3)である。 上記第1変形例の固体撮像装置の製造方法を示す断面図(3/3)である。 第1実施形態の第2変形例の固体撮像装置の構造を示す断面図である。 上記第2変形例の固体撮像装置の製造方法を示す断面図(1/2)である。 上記第2変形例の固体撮像装置の製造方法を示す断面図(2/2)である。 第1実施形態の第3変形例の固体撮像装置の構造を示す断面図である。 上記第3変形例の固体撮像装置の製造方法を示す断面図(1/2)である。 上記第3変形例の固体撮像装置の製造方法を示す断面図(1/2)である。 第2実施形態の固体撮像装置の構造を示す断面図である。 第2実施形態の増幅トランジスタの構造を示す断面図である。 第2実施形態の固体撮像装置の製造方法を示す断面図(1/5)である。 第2実施形態の固体撮像装置の製造方法を示す断面図(2/5)である。 第2実施形態の固体撮像装置の製造方法を示す断面図(3/5)である。 第2実施形態の固体撮像装置の製造方法を示す断面図(4/5)である。 第2実施形態の固体撮像装置の製造方法を示す断面図(5/5)である。 第2実施形態の変形例の固体撮像装置の構造を示す断面図である。 上記変形例の固体撮像装置の製造方法を示す断面図(1/2)である。 上記変形例の固体撮像装置の製造方法を示す断面図(2/2)である。 電子機器の構成例を示すブロック図である。 移動体制御システムの構成例を示すブロック図である。 図36の撮像部の設定位置の具体例を示す平面図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びCCUの機能構成の一例を示すブロック図である。
 以下、本開示の実施形態を、図面を参照して説明する。
 (第1実施形態)
 図1は、第1実施形態の固体撮像装置の構成を示すブロック図である。
 図1の固体撮像装置は、CMOS(Complementary Metal Oxide Semiconductor)型のイメージセンサであり、複数の画素1を有する画素アレイ領域2と、制御回路3と、垂直駆動回路4と、複数のカラム信号処理回路5と、水平駆動回路6と、出力回路7と、複数の垂直信号線8と、水平信号線9とを備えている。
 各画素1は、光電変換部として機能するフォトダイオードと、画素トランジスタとして機能するMOSトランジスタとを備えている。画素トランジスタの例は、転送トランジスタ、増幅トランジスタ、選択トランジスタ、リセットトランジスタ、スイッチトランジスタなどである。これらの画素トランジスタは、いくつかの画素1により共有されていてもよい。
 画素アレイ領域2は、2次元アレイ状に配置された複数の画素1を有している。画素アレイ領域2は、光を受光して光電変換を行い、光電変換により生成された信号電荷を出力する有効画素領域と、黒レベルの基準となる光学的黒を出力する黒基準画素領域とを含んでいる。一般に、黒基準画素領域は有効画素領域の外周部に配置されている。
 制御回路3は、垂直同期信号、水平同期信号、マスタクロックなどに基づいて、垂直駆動回路4、カラム信号処理回路5、水平駆動回路6などの動作の基準となる種々の信号を生成する。制御回路3により生成される信号は、例えばクロック信号や制御信号であり、垂直駆動回路4、カラム信号処理回路5、水平駆動回路6などに入力される。
 垂直駆動回路4は、例えばシフトレジスタを備えており、画素アレイ領域2内の各画素1を行単位で垂直方向に走査する。垂直駆動回路4はさらに、各画素1により生成された信号電荷に基づく画素信号を、垂直信号線8を通してカラム信号処理回路5に供給する。
 カラム信号処理回路5は、例えば画素アレイ領域2内の画素1の列ごとに配置されており、1行分の画素1から出力された信号の信号処理を、黒基準画素領域からの信号に基づいて列ごとに行う。この信号処理の例は、ノイズ除去や信号増幅である。
 水平駆動回路6は、例えばシフトレジスタを備えており、各カラム信号処理回路5からの画素信号を水平信号線9に供給する。
 出力回路7は、各カラム信号処理回路5から水平信号線9を通して供給される信号に対し信号処理を行い、この信号処理が行われた信号を出力する。
 図2は、第1実施形態の固体撮像装置の構造を示す平面図である。
 図2は、上記の画素アレイ領域2内の4つの画素1および9つの浮遊拡散部FDを例示している。各画素1は、4つの転送トランジスタTGと、増幅トランジスタAMPと、選択トランジスタSELと、リセットトランジスタRSTと、スイッチトランジスタSWIとを備えている。各浮遊拡散部FDは、互いに隣接する4つの画素1のコーナー部に設けられている。
 各転送トランジスタTGは、各画素1内のフォトダイオードから、対応する浮遊拡散部FDへと信号電荷を転送するために使用される。各浮遊拡散部FDは、フォトダイオードからの信号電荷を電圧信号に変換して出力する。増幅トランジスタAMPは、対応する浮遊拡散部FDから読み出された電圧信号を増幅する。選択トランジスタSELは、対応する画素1を選択状態にする機能を有する。リセットトランジスタRSTは、対応する浮遊拡散部FDの電位をリセットする。スイッチトランジスタSWIは、対応する浮遊拡散部FDの状態を切り替える機能を有する。
 図3は、第1実施形態の固体撮像装置の構成を示す回路図である。
 本実施形態の各画素1は、図3に示すように、フォトダイオードPDと、転送トランジスタTGと、増幅トランジスタAMPと、選択トランジスタSELと、リセットトランジスタRSTと、スイッチトランジスタSWIと、浮遊拡散部FDとを備えている。図3に示す1つの転送トランジスタTGは、図2に示す各画素1の4つの転送トランジスタTGをまとめて表したものである。
 フォトダイオードPDのアノードは、接地配線GNDと電気的に接続されている。フォトダイオードPDのカソードは、転送トランジスタTGを介して浮遊拡散部FDと電気的に接続されている。浮遊拡散部FDは、増幅トランジスタAMPのゲートと電気的に接続されている。増幅トランジスタAMPと選択トランジスタSELは、電源配線VDDと垂直信号線8との間で直列に接続されている。リセットトランジスタRSTとスイッチトランジスタSWIは、電源配線VDDと浮遊拡散部FDとの間で直列に接続されている。
 スイッチトランジスタSWIをオフにすると、浮遊拡散部FDはリセットトランジスタRSTと電気的に絶縁され、浮遊拡散部FDの容量が小さくなる。浮遊拡散部FDの容量が小さくなると、浮遊拡散部FDの電位が、少ない信号電子で大きく下がり、浮遊拡散部FDから感度の高い電圧信号が出力される。一方、信号電子が多い場合には、浮遊拡散部FDから信号電荷があふれてしまうため、フォトダイオードPDへの光の入射量に応じた電圧信号を得ることができない。
 スイッチトランジスタSWIをオンにすると、浮遊拡散部FDはリセットトランジスタRSTと電気的に接続され、浮遊拡散部FDの容量が大きくなる。浮遊拡散部FDの容量が大きくなると、浮遊拡散部FDは多くの電子を受け止めることができるが、浮遊拡散部FDの感度が低くなる。
 よって、本実施形態の固体撮像装置は、スイッチトランジスタSWIのオンオフを切り替えることで、高感度の動作モードで信号電荷を読み出して得られた画像と、低感度の動作モードで信号電荷を読み出して得られた画像とを出力することができる。本実施形態の固体撮像装置は、これらの画像を合成することで、ダイナミックレンジの拡大を実現することができる。
 図4は、第1実施形態の固体撮像装置の構造を示す断面図である。
 図4は、本実施形態の固体撮像装置の1つの画素1を示している。本実施形態の固体撮像装置は、図4に示すように、第1半導体基板11と、ゲート絶縁膜12と、ゲート電極13と、第1層間絶縁膜14と、配線15と、第2層間絶縁膜16と、電極17と、第3層間絶縁膜18と、第2半導体基板21と、絶縁膜22と、第4層間絶縁膜23と、絶縁膜24と、電極25と、第5層間絶縁膜26と、配線31とを備えている。第1半導体基板11は、n型領域11aと、p型領域11bと、n型領域11cとを含んでいる。図4はさらに、第3層間絶縁膜18の一部である絶縁膜18aと、第2半導体基板21の一部である半導体層21aとを示している。
 図4は、互いに垂直なX軸、Y軸、およびZ軸を示している。X方向およびY方向は横方向(水平方向)に相当し、Z方向は縦方向(垂直方向)に相当する。また、+Z方向は上方向に相当し、-Z方向は下方向に相当する。-Z方向は、厳密に重力方向に一致していてもよいし、厳密には重力方向に一致していなくてもよい。
 本実施形態の固体撮像装置は、第1半導体基板11などを含む第1基板S1と、第2半導体基板21などを含む第2基板S2とを貼り合わせることで製造される。図4は、第1基板S1と第2基板S2との貼り合わせ面Sを示している。図4では、X方向およびY方向が、第1半導体基板11の上面や貼り合わせ面Sに平行となっており、Z方向が、第1半導体基板11の上面や貼り合わせ面Sに垂直となっている。また、第2半導体基板21は、第1半導体基板11の上方、すなわち、第1半導体基板11の+Z方向に配置されている。
 第1半導体基板11は、例えばシリコン基板である。第1半導体基板11は、図4に示すように、フォトダイオードPDと、浮遊拡散部FDとを含んでいる。フォトダイオードPDは、n型領域11aとp型領域11bとの間のpn接合により形成されており、光を電荷に変換する光電変換部として機能する。図4では、p型領域11bがn型領域11aの周りに形成されている。浮遊拡散部FDは、第1半導体基板11の上面付近でn型領域11cにより形成されている。
 ゲート絶縁膜12およびゲート電極13は、第1半導体基板11上に順に形成され、1つの転送トランジスタTGを形成している。ゲート絶縁膜12は、例えば酸化シリコン膜である。ゲート電極13は、例えばポリシリコン層である。図4に示す画素1内のその他の3つの転送トランジスタTGも、図4に示す転送トランジスタTGと同様の構造を有していてもよい。
 第1層間絶縁膜14は、第1半導体基板11上に形成され、ゲート絶縁膜12およびゲート電極13を覆っている。配線15は、第1層間絶縁膜14上に形成されている。配線15は、例えばポリシリコン配線である。
 第2層間絶縁膜16は、第1層間絶縁膜14上に形成され、配線15を覆っている。電極17は、第2層間絶縁膜16上に形成され、増幅トランジスタAMPを形成している。電極17は、例えばポリシリコン電極である。増幅トランジスタAMPは、本開示の第1トランジスタの例であり、電極17は、本開示の第1電極内の第1層の例である。
 第3層間絶縁膜18は、第2層間絶縁膜16上に形成され、電極17を覆っている。第3層間絶縁膜18は、前述したように絶縁膜18aを含んでいる。絶縁膜18aは、電極17上に形成され、増幅トランジスタAMPを形成している。絶縁膜18aは、例えば酸化シリコン膜である。絶縁膜18aは、本開示の第1絶縁膜内の第3膜の例である。
 第2半導体基板21は、例えばシリコン基板である。第2半導体基板21は、前述したように半導体層21aを含んでいる。半導体層21aは、絶縁膜18a上に絶縁膜22を介して形成されている。絶縁膜22は、例えば酸化シリコン膜である。図4では、絶縁膜22が半導体層21aの下面に設けられ、絶縁膜18aが絶縁膜22の下面に設けられ、電極17が絶縁膜18aの下面に設けられている。半導体層21aは、本開示の第1半導体層の例であり、絶縁膜22は、本開示の第1絶縁膜内の第1膜の例である。
 第4層間絶縁膜23は、第3層間絶縁膜18上に形成されている。絶縁膜24は、半導体層21aの上面や、半導体層21a、絶縁膜22、および絶縁膜18aの側面や、電極17の上面に形成され、増幅トランジスタAMPを形成している。絶縁膜24は、例えば酸化シリコン膜である。電極25は、絶縁膜24の上面や、絶縁膜24の側面や、電極17の上面に形成され、増幅トランジスタAMPを形成している。電極25は、例えばポリシリコン電極である。絶縁膜24は、本開示の第1絶縁膜内の第2膜の例であり、電極25は、本開示の第1電極内の第2層の例である。
 第5層間絶縁膜26は、第4層間絶縁膜23上に形成され、第3層間絶縁膜18や第4層間絶縁膜23と共に増幅トランジスタAMPを覆っている。
 配線31は、第1層間絶縁膜14、第2層間絶縁膜16、第3層間絶縁膜18、第4層間絶縁膜23、および第5層間絶縁膜26内に形成され、浮遊拡散部FDと電極25とを電気的に接続している。配線31の一端は、浮遊拡散部FDの上面に設けられ、配線31の他端は、電極25の上面に設けられている。配線31は例えば、金属配線または半導体配線である。配線31は、本開示の第1配線の例である。
 なお、本実施形態の固体撮像装置はさらに、第1半導体基板11の下面に、不図示のカラーフィルタおよびオンチップレンズを順に備えている。
 図5および図6は、第1実施形態の増幅トランジスタAMPの構造を示す断面図および斜視図である。
 本実施形態の増幅トランジスタAMPは、図5および図6に示すように、Y方向に延びる柱状の形状を有する柱状半導体層41と、Y方向に延びる管状の形状を有する管状絶縁膜42と、Y方向に延びる管状の形状を有する管状電極43とを含んでいる。柱状半導体層41は、上述の半導体層21aにより形成されている(図5)。管状絶縁膜42は、上述の絶縁膜18a、22、24により形成されている(図5)。管状電極43は、上述の電極17、25により形成されている(図5)。柱状半導体層41は、本開示の第1半導体層の例であり、管状絶縁膜42は、本開示の第1絶縁膜の例であり、管状電極43は、本開示の第1電極の例である。Y方向は、本開示の第1方向の例である。
 管状絶縁膜42は、柱状半導体層41の下面、上面、および側面に形成されており、かつY方向に管状に延びている。そのため、管状絶縁膜42は、柱状半導体層41を包囲するように、柱状半導体層41の周りに管状に形成されている。同様に、管状電極43は、管状絶縁膜42の下面、上面、および側面に形成されており、かつY方向に管状に延びている。そのため、管状電極43は、柱状半導体層41および管状絶縁膜42を包囲するように、管状絶縁膜42の周りに管状に形成されている。
 図5は、柱状半導体層41の下面の管状絶縁膜42の厚さT1と、柱状半導体層41の上面の管状絶縁膜42の厚さT2と、柱状半導体層41の側面の管状絶縁膜42の厚さT3とを示している。厚さT1は、絶縁膜18aの厚さと絶縁膜22の厚さとの合計と等しくなっている。厚さT2は、柱状半導体層41の上面の絶縁膜24の厚さと等しくなっている。厚さT3は、柱状半導体層41の側面の絶縁膜24の厚さと等しくなっている。
 本実施形態では、絶縁膜24の厚さはほぼ一様である。よって、本実施形態の厚さT2は、厚さT3とほぼ等しくなっている(T2=T3)。一方、本実施形態の厚さT1は、厚さT2や厚さT3よりも厚くなっており(T1>T2、T1>T3)、例えば厚さT2や厚さT3の2倍以上となっている(T1≧2×T2、T1≧2×T3)。よって、本実施形態によれば、柱状半導体層41の下面の厚い管状絶縁膜42により柱状半導体層41を好適に保護することが可能となる。このような管状絶縁膜42の効果のさらなる詳細については、後述する。なお、厚さT2は、厚さT3と異なっていてもよい(T2≠T3)。
 柱状半導体層41、管状絶縁膜42、および管状電極43の全体が、増幅トランジスタAMPのチャネル半導体層、ゲート絶縁膜、およびゲート電極として機能する場合、管状絶縁膜42および管状電極43は、上述のGAA構造のゲート絶縁膜およびゲート電極となる。GAA構造では、ゲート絶縁膜およびゲート電極が、チャネル半導体層を包囲するように、チャネル半導体層の周りに管状に形成される。
 しかしながら、本実施形態の管状絶縁膜41では、厚さT1が厚さT2、T3より厚くなっている。そのため、厚さT1が厚さT2、T3より十分に厚くなると、柱状半導体層41内のチャネルが、柱状半導体層41の上面付近や側面付近のみで発生し、柱状半導体層41の下面付近では発生しなくなる。この場合、柱状半導体層41の上面や側面の管状絶縁膜42および管状電極43は、ゲート絶縁膜およびゲート電極に該当するが、柱状半導体層41の下面の管状絶縁膜42および管状電極43は、ゲート絶縁膜およびゲート電極には該当しなくなる。その結果、管状絶縁膜42および管状電極43は、GAA構造のゲート絶縁膜およびゲート電極には該当しなくなる。そのため、本実施形態の管状絶縁膜42および管状電極43は、ゲート絶縁膜およびゲート電極とは表記されていない。
 本実施形態では、柱状半導体層41、管状絶縁膜42、および管状電極43の全体が、チャネル半導体層、ゲート絶縁膜、およびゲート電極として機能してもよいし、柱状半導体層41、管状絶縁膜42、および管状電極43の一部のみが、チャネル半導体層、ゲート絶縁膜、およびゲート電極として機能してもよい。例えば、厚さT1が厚さT2、T3に十分近い場合には、GAA構造を有する前者のゲート絶縁膜およびゲート電極が実現される。一方、厚さT1が厚さT2、T3より十分厚い場合には、GAA構造を有さない後者のゲート絶縁膜およびゲート電極が実現される。後者の場合の管状絶縁膜42および管状電極43は、疑似的なGAA構造を有しているといえる。すなわち、本実施形態の管状絶縁膜42および管状電極43は、GAA構造を有していてもよいし、疑似的なGAA構造を有していてもよい。
 なお、本実施形態の増幅トランジスタAMPのソース領域およびドレイン領域は、図6に示すように、柱状半導体層41、管状絶縁膜42、および管状電極43の±Y方向に形成される。
 本実施形態の増幅トランジスタAMPの構造は、選択トランジスタSEL、リセットトランジスタRST、およびスイッチトランジスタSWIにも適用可能である。本実施形態の選択トランジスタSEL、リセットトランジスタRST、およびスイッチトランジスタSWIの少なくともいずれかのゲート絶縁膜およびゲート電極は、増幅トランジスタAMPと同様のGAA構造または疑似的なGAA構造を有していてもよい。
 図7は、第1実施形態の比較例の固体撮像装置の問題を説明するための断面図である。
 本比較例の固体撮像装置は、第1実施形態の固体撮像装置と似た構造を有しているが、絶縁膜22を備えていない。よって、本比較例の管状絶縁膜42の厚さT1は、管状絶縁膜42の厚さT2、T3とほぼ等しくなっている(T1=T2=T3)。管状絶縁膜42や厚さT1、T2、T3の定義については、図5を参照されたい。
 図7は、配線15から発生したノイズを模式的に示している。配線15に電圧が印加されると、配線15からノイズが発生する可能性がある。このノイズが増幅トランジスタAMPの半導体層21aに到達すると、増幅トランジスタAMPの動作がこのノイズにより悪影響(バイアス干渉)を受けるおそれがある。
 そこで、本比較例の増幅トランジスタAMPは、半導体層21aの下面に絶縁膜18aおよび電極17を備えており、その結果、GAA構造のゲート絶縁膜(管状絶縁膜42)およびゲート電極(管状電極43)を備えている。よって、本比較例によれば、半導体層21aの下面に絶縁膜18aおよび電極17により、半導体層21aをノイズから保護することが可能となる。
 本比較例のゲート絶縁膜(管状絶縁膜42)およびゲート電極(管状電極43)は、例えば以下のように形成される。まず、第1半導体基板11上に電極17および第3層間絶縁膜18(絶縁膜18aを含む)を形成し、第1半導体基板11と第2半導体基板21とを電極17および第3層間絶縁膜18を介して貼り合わせる。次に、第2半導体基板21をエッチングにより半導体層21a(柱状半導体層41)に加工し、半導体層21aの上面および側面に絶縁膜24および電極25を形成する。このようにして、GAA構造のゲート絶縁膜およびゲート電極が形成される。
 この場合、第1半導体基板11と第2半導体基板21とを貼り合わせる際に、貼り合わせ時のプラズマダメージが第1半導体基板11側の絶縁膜18aに加わることなどが原因で、高性能のゲート絶縁膜を形成できないおそれがある。図7は、絶縁膜18aに加えられたプラズマダメージを模式的に示している。このようなプラズマダメージにより、増幅トランジスタAMPのノイズ特性をGAA構造により十分に改善できないおそれがある。理由は、このようなプラズマダメージが原因となり、半導体層21aの下面付近で好ましくない態様のチャネルが発生するおそれがあるからである。すなわち、半導体層21aの下面のゲート絶縁膜およびゲート電極が、増幅トランジスタAMPの動作に悪影響を与える可能性がある。
 そこで、本実施形態の管状絶縁膜42の厚さT1は、管状絶縁膜42の厚さT2、T3よりも厚く設定されている(T1>T2、T1>T3)。これにより、柱状半導体層41の下面の管状絶縁膜42および管状電極43は、増幅トランジスタAMPの動作に寄与しにくくなるか、または寄与しなくなる。その結果、配線15からのノイズから柱状半導体層41を保護しつつ、所望の電流-電圧特性を有する増幅トランジスタAMPを実現することが可能となる。また、本実施形態によれば、柱状半導体層41のZ方向の寸法を長くすることにより、増幅トランジスタAMPの実効チャネル長を長くすることが可能となる。
 なお、柱状半導体層41の下面の管状絶縁膜42および管状電極43は、増幅トランジスタAMPの動作になるべく寄与しなくなることが望ましい。そのため、本実施形態の管状絶縁膜42の厚さT1は、管状絶縁膜42の厚さT2、T3よりもなるべく厚くした方が望ましい。例えば、本実施形態の厚さT1は、厚さT2、T3の2倍以上にすることが望ましい(T1≧2×T2、T1≧2×T3)。
 図8~図13は、第1実施形態の固体撮像装置の製造方法を示す断面図である。
 まず、第1半導体基板11内に、イオン注入によりn型領域11a、p型領域11b、およびn型領域11cを形成する(図8のA)。その結果、第1半導体基板11内にフォトダイオードPDおよび浮遊拡散部FDが形成される。n型領域11a、p型領域11b、およびn型領域11cは例えば、p型領域11b内にp型不純物イオンを注入し、n型領域11c内にn型不純物イオンを注入することで形成される。
 次に、第1半導体基板11上にゲート絶縁膜12を形成し、ゲート絶縁膜12上にゲート電極13を形成する(図8のA)。その結果、第1半導体基板11上に転送トランジスタTGが形成される。ゲート絶縁膜12とゲート電極13は例えば、第1半導体基板11上にゲート絶縁膜12となる酸化シリコン膜を形成し、熱CVD(Chemical Vapor Deposition)により酸化シリコン膜上にゲート電極13となるポリシリコン層を堆積し、フォトリソグラフィおよびドライエッチングによりポリシリコン層を加工することで形成される。このドライエッチングにより、ポリシリコン層からゲート電極13が形成され、酸化シリコン膜からゲート絶縁膜12が形成される。
 次に、第1半導体基板11上に、ゲート絶縁膜12およびゲート電極13を介して第1層間絶縁膜14を形成する(図8のB)。第1層間絶縁膜14は例えば、第1半導体基板11上にプラズマCVDにより第1層間絶縁膜14を堆積し、第1層間絶縁膜14の表面をCMP(Chemical Mechanical Polishing)により平坦化することで形成される。
 次に、第1層間絶縁膜14上に配線15を形成し、第1層間絶縁膜14上に配線15を介して第2層間絶縁膜16を形成する(図9のA)。配線15は例えば、熱CVDにより第1層間絶縁膜14上に配線15となるポリシリコン層を堆積し、フォトリソグラフィおよびドライエッチングによりポリシリコン層を加工することで形成される。第2層間絶縁膜16は例えば、第1層間絶縁膜14上にプラズマCVDにより第2層間絶縁膜16を堆積し、第2層間絶縁膜16の表面をCMPにより平坦化することで形成される。
 次に、第2層間絶縁膜16上に電極17を形成し、第2層間絶縁膜16上に電極17を介して第3層間絶縁膜18を形成する(図9のB)。電極17は例えば、熱CVDにより第2層間絶縁膜16上に電極17となるポリシリコン層を堆積し、フォトリソグラフィおよびドライエッチングによりポリシリコン層を加工することで形成される。第3層間絶縁膜18は例えば、第2層間絶縁膜16上にプラズマCVDにより第3層間絶縁膜18を堆積し、第3層間絶縁膜18の表面をCMPにより平坦化することで形成される。
 次に、第2半導体基板21の上面に絶縁膜22を形成し、第2半導体基板21の上下の向きを反転させ、第2半導体基板21を第1半導体基板11に貼り合わせる(図10のA)。その結果、第1半導体基板11と第2半導体基板21が、第1層間絶縁膜14、第2層間絶縁膜16、第3層間絶縁膜18、絶縁膜22などを介して貼り合わされる。絶縁膜22は例えば、プラズマCVDにより第2半導体基板21上に絶縁膜22を堆積することで形成される。第2半導体基板21は例えば、プラズマ接合により第1半導体基板11に貼り合わされる。
 次に、第2半導体基板21および絶縁膜22を、フォトリソグラフィおよびドライエッチングにより加工する(図10のB)。その結果、第2半導体基板21の一部が半導体層21aに加工される。さらには、半導体層21aの下面に絶縁膜22が残存するように、絶縁膜22が加工される。
 次に、第3層間絶縁膜18上に第4層間絶縁膜23を形成する(図11のA)。第4層間絶縁膜23は例えば、プラズマCVDにより第3層間絶縁膜18上に第2半導体基板21および絶縁膜22を介して第4層間絶縁膜23を堆積し、第4層間絶縁膜23の表面をCMPにより平坦化することで形成される。このCMPは、第4層間絶縁膜23の上面に第2半導体基板21の上面が露出するまで行われる。
 次に、フォトリソグラフィおよびドライエッチングにより、第4層間絶縁膜23および第3層間絶縁膜18内に開口部H1を形成する(図11のB)。開口部H1は、半導体層21aに隣接するように電極17上に形成され、開口部H1内に電極17の上面および半導体層21aの側面が露出する。開口部H1は、絶縁膜24および電極25を形成する予定の領域内に形成される。その結果、絶縁膜22下の第3層間絶縁膜18が、絶縁膜18aに加工される。
 次に、熱酸化により絶縁膜24を形成する(図12のA)。絶縁膜24は、開口部H1の内部および外部に形成され、具体的には、半導体層21aの上面や、半導体層21a、絶縁膜22、および絶縁膜18aの側面に形成される。本実施形態では、絶縁膜24の厚さが、絶縁膜22および絶縁膜18aの厚さの合計よりも薄く設定される。これにより、上述の条件「T1>T2、T1>T3」「T1≧2×T2、T1≧2×T3」を実現することが可能となる(図5を参照)。
 次に、熱CVDにより電極25を形成する(図12のB)。電極25は、開口部H1の内部および外部に形成され、具体的には、絶縁膜24の上面や、絶縁膜24の側面や、電極17の上面に形成される。その結果、図5に示す柱状半導体層41、管状絶縁膜42、および管状電極43を備える増幅トランジスタAMPが形成される。
 次に、第4層間絶縁膜23上に、増幅トランジスタAMPを覆うように第5層間絶縁膜26を形成する(図13のA)。第5層間絶縁膜26は例えば、第4層間絶縁膜23上にプラズマCVDにより第5層間絶縁膜26を堆積し、第5層間絶縁膜26の表面をCMPにより平坦化することで形成される。
 次に、第5層間絶縁膜26内に第1開口部を形成し、第1層間絶縁膜14、第2層間絶縁膜16、第3層間絶縁膜18、第4層間絶縁膜23、および第5層間絶縁膜26内に第2開口部を形成し、第1および第2開口部内および第5層間絶縁膜26上に配線31を形成する(図13のB)。第1開口部は、電極25の上面に形成される。第2開口部は、浮遊拡散部FDの上面に形成される。その結果、電極25と浮遊拡散部FDが、配線31により電気的に接続される。第1および第2開口部は、フォトリソグラフィおよびドライエッチングにより形成される。
 その後、第1半導体基板11の下面に、不図示のカラーフィルタやオンチップレンズを形成する。このようにして、本実施形態の固体撮像装置が製造される。
 (第1実施形態の第1変形例)
 図14は、第1実施形態の第1変形例の固体撮像装置の構造を示す断面図である。
 本変形例の固体撮像装置は、第1実施形態の固体撮像装置の構成要素に加え、配線51を備えている。配線51は、コンタクト電極52と、垂直配線53とを含んでいる。本変形例の固体撮像装置はさらに、第2半導体基板21の一部である半導体層21bを備えている。一方、本変形例の固体撮像装置は、絶縁膜22を備えていない。
 配線51は、第1層間絶縁膜14、第2層間絶縁膜16、および第3層間絶縁膜18内に形成され、第1半導体基板11と半導体層21bとを電気的に接続している。具体的には、配線51は、第1半導体基板11上に形成されたコンタクト電極52と、コンタクト電極52上に形成された垂直配線53とを含み、コンタクト電極52と垂直配線53がそれぞれ、第1半導体基板11の上面と半導体層21bの下面に設けられている。コンタクト電極52は、例えばポリシリコン電極である。垂直配線53は例えば、ポリシリコン配線である。配線51は、本開示の第2配線の例である。
 第2半導体基板21は、半導体層21aと、半導体層21bとを含んでいる。本変形例の固体撮像装置は絶縁膜22を備えていないことから、半導体層21aが絶縁膜18a上に直接形成されている。本変形例の絶縁膜18aの厚さは、絶縁膜24の厚さよりも厚くなっている。そのため、本変形例の固体撮像装置は絶縁膜22を備えていないにもかかわらず、上述の条件「T1>T2、T1>T3」「T1≧2×T2、T1≧2×T3」が、本変形例でも実現されている(図5を参照)。一方、半導体層21bは、第3層間絶縁膜18および配線51上に形成されており、配線51と電気的に接続されている。本変形例の半導体層21bは、半導体層21aと分離されている。半導体層21bは、本開示の第2半導体層の例である。
 半導体層21bは、例えば何らかのデバイスを形成している。このようなデバイスの例は、キャパシタや抵抗である。このようなデバイスでは、半導体層21bの電位がフローティングになることは望ましくない場合がある。本変形例によれば、半導体層21bを配線51により第1半導体基板11と電気的に接続することで、半導体層21bの電位がフローティングになることを回避することが可能となる。
 図15は、本変形例の増幅トランジスタAMPの構造を示す断面図である。
 本変形例の増幅トランジスタAMPは、第1実施形態の増幅トランジスタAMPと同様に、Y方向に延びる柱状の形状を有する柱状半導体層41と、Y方向に延びる管状の形状を有する管状絶縁膜42と、Y方向に延びる管状の形状を有する管状電極43とを含んでいる。ただし、第1実施形態の管状絶縁膜42は、絶縁膜18a、22、24により形成されているのに対し、本変形例の管状絶縁膜42は、絶縁膜18a、24により形成されている。
 図15は、柱状半導体層41の下面の管状絶縁膜42の厚さT1と、柱状半導体層41の上面の管状絶縁膜42の厚さT2と、柱状半導体層41の側面の管状絶縁膜42の厚さT3とを示している。第1実施形態の場合と同様に、本変形例の厚さT1は、厚さT2や厚さT3よりも厚くなっており(T1>T2、T1>T3)、例えば厚さT2や厚さT3の2倍以上となっている(T1≧2×T2、T1≧2×T3)。よって、本変形例によれば、柱状半導体層41の下面の厚い管状絶縁膜42により柱状半導体層41を好適に保護することが可能となる。
 図16~図18は、本変形例の固体撮像装置の製造方法を示す断面図である。
 まず、第1半導体基板11内に、イオン注入によりn型領域11a、p型領域11b、およびn型領域11cを形成する(図16のA)。その結果、第1半導体基板11内にフォトダイオードPDおよび浮遊拡散部FDが形成される。
 次に、第1半導体基板11上にゲート絶縁膜12を形成し、ゲート絶縁膜12上にゲート電極13を形成し、第1半導体基板11上にコンタクト電極52を形成する(図16のA)。その結果、第1半導体基板11上に転送トランジスタTGが形成される。ゲート電極13とコンタクト電極52は例えば、同じポリシリコン層から形成してもよい。
 次に、第1半導体基板11上に、ゲート絶縁膜12、ゲート電極13、およびコンタクト電極52を介して第1層間絶縁膜14を形成する(図16のB)。次に、第1層間絶縁膜14上に配線15を形成し、第1層間絶縁膜14上に配線15を介して第2層間絶縁膜16を形成する(図16のB)。次に、第2層間絶縁膜16上に電極17を形成し、第2層間絶縁膜16上に電極17を介して第3層間絶縁膜18を形成する(図16のB)。
 次に、第1層間絶縁膜14、第2層間絶縁膜16、および第3層間絶縁膜18内に開口部を形成し、この開口部内に垂直配線53を形成する(図17のA)。この開口部はコンタクト電極52の上面に形成されるため、コンタクト電極52上に垂直配線53が形成される。この開口部は、フォトリソグラフィおよびドライエッチングにより形成される。垂直配線53は例えば、この開口部内などに熱CVDによりポリシリコン層を堆積し、この開口部外のポリシリコン層をCMPにより除去することで形成される。このようにして、第1半導体基板11上に配線51が形成される。
 次に、第2半導体基板21を第1半導体基板11に貼り合わせる(図17のB)。その結果、第2半導体基板21が、第1半導体基板21上に第1層間絶縁膜14、第2層間絶縁膜16、第3層間絶縁膜18などを介して配置される。第2半導体基板21は例えば、プラズマ接合により第1半導体基板11に貼り合わされる。本変形例の第2半導体基板21は、配線51と電気的に接続される。
 次に、第2半導体基板21を、フォトリソグラフィおよびドライエッチングにより加工する(図18のA)。その結果、第2半導体基板21の一部が半導体層21aに加工され、第2半導体基板21の別の一部が半導体層21bに加工される。半導体層21bは、配線51上に形成される。
 次に、第3層間絶縁膜18上に第4層間絶縁膜23を形成し、第4層間絶縁膜23および第3層間絶縁膜18内に開口部を形成し、この開口部内に絶縁膜24および電極25を形成し、第4層間絶縁膜23上に第5層間絶縁膜26を形成する(図18のA)。この工程は、図11のA~図13のAに示す工程と同様に行われる。よって、この工程で形成される開口部は、図11のBに示す開口部H1と同様に形成される。その結果、この工程では絶縁膜18aや増幅トランジスタAMPが形成される。本変形例では、絶縁膜24の厚さが、絶縁膜18aの厚さよりも薄く設定される。これにより、上述の条件「T1>T2、T1>T3」「T1≧2×T2、T1≧2×T3」を実現することが可能となる(図15を参照)。
 次に、第5層間絶縁膜26内に第1開口部を形成し、第1層間絶縁膜14、第2層間絶縁膜16、第3層間絶縁膜18、第4層間絶縁膜23、および第5層間絶縁膜26内に第2開口部を形成し、第1および第2開口部内および第5層間絶縁膜26上に配線31を形成する(図18のB)。第1開口部は、電極25の上面に形成される。第2開口部は、浮遊拡散部FDの上面に形成される。その結果、電極25と浮遊拡散部FDが、配線31により電気的に接続される。このようにして、本変形例の固体撮像装置が製造される。
 (第1実施形態の第2変形例)
 図19は、第1実施形態の第2変形例の固体撮像装置の構造を示す断面図である。
 本変形例の固体撮像装置は、第1実施形態の固体撮像装置の構成要素に加え、配線54を備えている。一方、本変形例の固体撮像装置は、配線31を備えていない。
 配線54は、第1層間絶縁膜14および第2層間絶縁膜16内に形成されており、浮遊拡散部FDと電極17とを電気的に接続している。配線54の一端は、浮遊拡散部FDの上面に設けられ、配線54の他端は、電極17の下面に設けられている。配線54は例えば、金属配線または半導体配線である。配線54は、本開示の第3配線の例である。
 本変形例によれば、配線31の代わりに配線54を使用することで、浮遊拡散部FDと管状電極43とを短い配線54で電気的に接続することが可能となる。これにより、本変形例の配線間容量を減らすことが可能となる。
 図20および図21は、本変形例の固体撮像装置の製造方法を示す断面図である。
 まず、第1半導体基板11内に、イオン注入によりn型領域11a、p型領域11b、およびn型領域11cを形成する(図20のA)。その結果、第1半導体基板11内にフォトダイオードPDおよび浮遊拡散部FDが形成される。
 次に、第1半導体基板11上にゲート絶縁膜12を形成し、ゲート絶縁膜12上にゲート電極13を形成する(図20のA)。その結果、第1半導体基板11上に転送トランジスタTGが形成される。
 次に、第1半導体基板11上に、ゲート絶縁膜12およびゲート電極13を介して第1層間絶縁膜14を形成する(図20のA)。次に、第1層間絶縁膜14上に配線15を形成し、第1層間絶縁膜14上に配線15を介して第2層間絶縁膜16を形成する(図20のA)。
 次に、第1層間絶縁膜14および第2層間絶縁膜16内に開口部を形成し、この開口部内に配線54を形成する(図20のA)。この開口部は浮遊拡散部FDの上面に形成されるため、浮遊拡散部FD上に配線54が形成される。この開口部は、フォトリソグラフィおよびドライエッチングにより形成される。
 次に、第2層間絶縁膜16上に電極17を形成し、第2層間絶縁膜16上に電極17を介して第3層間絶縁膜18を形成する(図20のB)。本変形例の電極17は、配線54上に形成される。
 次に、第2半導体基板21の上面に絶縁膜22を形成し、第2半導体基板21の上下の向きを反転させ、第2半導体基板21を第1半導体基板11に貼り合わせる(図21のA)。その結果、第1半導体基板11と第2半導体基板21が、第1層間絶縁膜14、第2層間絶縁膜16、第3層間絶縁膜18、絶縁膜22などを介して貼り合わされる。
 次に、第2半導体基板21および絶縁膜22を、フォトリソグラフィおよびドライエッチングにより加工する(図21のB)。その結果、第2半導体基板21の一部が半導体層21aに加工される。さらには、半導体層21aの下面に絶縁膜22が残存するように、絶縁膜22が加工される。
 次に、第3層間絶縁膜18上に第4層間絶縁膜23を形成し、第4層間絶縁膜23および第3層間絶縁膜18内に開口部を形成し、この開口部内に絶縁膜24および電極25を形成し、第4層間絶縁膜23上に第5層間絶縁膜26を形成する(図21のB)。この工程は、図11のA~図13のAに示す工程と同様に行われる。よって、この工程で形成される開口部は、図11のBに示す開口部H1と同様に形成される。その結果、この工程では絶縁膜18aや増幅トランジスタAMPが形成される。本変形例では、絶縁膜24の厚さが、絶縁膜22および絶縁膜18aの厚さの合計よりも薄く設定される。これにより、上述の条件「T1>T2、T1>T3」「T1≧2×T2、T1≧2×T3」を実現することが可能となる(図5を参照)。このようにして、本変形例の固体撮像装置が製造される。
 (第1実施形態の第3変形例)
 図22は、第1実施形態の第3変形例の固体撮像装置の構造を示す断面図である。
 本変形例の固体撮像装置は、第1実施形態の固体撮像装置の構成要素に加え、配線55を備えている。一方、本変形例の固体撮像装置は、配線31を備えていない。
 配線55は、第1層間絶縁膜14、第2層間絶縁膜16、第3層間絶縁膜18、および第4層間絶縁膜23内に形成されており、浮遊拡散部FDと電極17とを電気的に接続している。配線55の一端は、浮遊拡散部FDの上面に設けられ、配線55の他端は、電極17、25の側面に設けられている。配線55は例えば、金属配線または半導体配線である。配線55は、本開示の第4配線の例である。
 本変形例によれば、配線31の代わりに配線55を使用することで、浮遊拡散部FDと管状電極43とを短い配線54で電気的に接続することが可能となる。これにより、本変形例の配線間容量を減らすことが可能となる。
 図23および図24は、本変形例の固体撮像装置の製造方法を示す断面図である。
 まず、第1半導体基板11内に、イオン注入によりn型領域11a、p型領域11b、およびn型領域11cを形成する(図23のA)。その結果、第1半導体基板11内にフォトダイオードPDおよび浮遊拡散部FDが形成される。
 次に、第1半導体基板11上にゲート絶縁膜12を形成し、ゲート絶縁膜12上にゲート電極13を形成する(図23のA)。その結果、第1半導体基板11上に転送トランジスタTGが形成される。
 次に、第1半導体基板11上に、ゲート絶縁膜12およびゲート電極13を介して第1層間絶縁膜14を形成する(図23のA)。次に、第1層間絶縁膜14上に配線15を形成し、第1層間絶縁膜14上に配線15を介して第2層間絶縁膜16を形成する(図23のA)。次に、第2層間絶縁膜16上に電極17を形成し、第2層間絶縁膜16上に電極17を介して第3層間絶縁膜18を形成する(図23のA)。
 次に、第2半導体基板21の上面に絶縁膜22を形成し、第2半導体基板21の上下の向きを反転させ、第2半導体基板21を第1半導体基板11に貼り合わせる(図23のA)。その結果、第1半導体基板11と第2半導体基板21が、第1層間絶縁膜14、第2層間絶縁膜16、第3層間絶縁膜18、絶縁膜22などを介して貼り合わされる。
 次に、第2半導体基板21および絶縁膜22を、フォトリソグラフィおよびドライエッチングにより加工する(図23のB)。その結果、第2半導体基板21の一部が半導体層21aに加工される。さらには、半導体層21aの下面に絶縁膜22が残存するように、絶縁膜22が加工される。
 次に、第3層間絶縁膜18上に第4層間絶縁膜23を形成し、第4層間絶縁膜23および第3層間絶縁膜18内に開口部を形成し、この開口部内に絶縁膜24および電極25を形成する(図23のB)。この工程は、図11のA~図12のBに示す工程と同様に行われる。よって、この工程で形成される開口部は、図11のBに示す開口部H1と同様に形成される。その結果、この工程では絶縁膜18aや増幅トランジスタAMPが形成される。本変形例では、絶縁膜24の厚さが、絶縁膜22および絶縁膜18aの厚さの合計よりも薄く設定される。これにより、上述の条件「T1>T2、T1>T3」「T1≧2×T2、T1≧2×T3」を実現することが可能となる(図5を参照)。
 次に、第1層間絶縁膜14、第2層間絶縁膜16、第3層間絶縁膜18、および第4層間絶縁膜23内に開口部を形成し、この開口部内に配線55を形成する(図24のA)。この開口部は浮遊拡散部FDの上面に形成されるため、浮遊拡散部FD上に配線55が形成される。また、この開口部は電極17、25の側面に形成されるため、電極17、25の側面に配線55が形成される。この開口部は、フォトリソグラフィおよびドライエッチングにより形成される。
 次に、第4層間絶縁膜23上に第5層間絶縁膜26を形成する(図24のB)。このようにして、本変形例の固体撮像装置が製造される。
 以上のように、本実施形態やその変形例の管状絶縁膜42は、柱状半導体層41の下面の管状絶縁膜42の厚さT1が、柱状半導体層41の上面および側面の管状絶縁膜42の厚さT2、T3より厚くなるように形成される。よって、本実施形態やその変形例によれば、例えば柱状半導体層41の下面の厚い管状絶縁膜42により柱状半導体層41を好適に保護することが可能となるなど、好適な増幅トランジスタAMPを実現することが可能となる。
 なお、厚さT1は、厚さT2、T3の両方より厚くする代わりに、厚さT2、T3のいずれか一方のみより厚くしてもよい。また、このような厚さT1~T3の関係は、増幅トランジスタAMP以外の画素トランジスタに適用してもよい。
 (第2実施形態)
 図25は、第2実施形態の固体撮像装置の構造を示す断面図である。
 本実施形態の固体撮像装置は、第1実施形態の固体撮像装置の構成要素に加え、絶縁膜56と、電極57とを備えている。一方、本実施形態の固体撮像装置は、電極17と、第3層間絶縁膜18と、電極25とを備えていない。
 絶縁膜56は、第2層間絶縁膜16上に形成され、第2層間絶縁膜16と第4層間絶縁膜23との間に介在している。絶縁膜56は例えば、窒化シリコン膜である。絶縁膜56は、本開示の第2絶縁膜の例である。
 電極57は、第2層間絶縁膜16上に形成され、本実施形態の増幅トランジスタAMPを形成している。電極57は、例えばポリシリコン電極である。本実施形態では、絶縁膜22が、半導体層21aの下面に設けられており、絶縁膜24が、半導体層21aの上面や、半導体層21aおよび絶縁膜22の側面に設けられている。絶縁膜22および絶縁膜24は、半導体層21aや電極57と共に、本実施形態の増幅トランジスタAMPを形成している。電極57は、絶縁膜24の上面や、絶縁膜24の側面や、絶縁膜22および絶縁膜24の下面に設けられている。本実施形態では、配線31が、浮遊拡散層FDおよび電極57上に設けられている。電極57は、本開示の第1電極の例である。
 本実施形態の絶縁膜56は、絶縁膜22の下面の電極57と同じ厚さを有し、絶縁膜22の下面の電極57の側方に設けられている。理由は、絶縁膜22の下面の電極57は、第2層間絶縁膜16上に絶縁膜56と絶縁膜22とを順に形成し、第2層間絶縁膜16と絶縁膜22との間から絶縁膜56を除去し、その後に第2層間絶縁膜16と絶縁膜22との間に電極57を形成することで形成されるからである。すなわち、絶縁膜56の除去により得られた空間内に電極57が埋め込まれるからである。これにより、管状電極43を電極57のみで形成することが可能となる。
 本実施形態によれば、第3層間絶縁膜18の代わりに絶縁膜56を用いて固体撮像装置を製造することで、第1半導体基板11と第2半導体基板21との間の距離を短くすることが可能となる。これにより、配線31を短くすることが可能となり、本実施形態の配線間容量を減らすことが可能となる。また、本実施形態によれば、浮遊拡散層FD上の配線31のアスペクト比を下げることが可能となる。
 図26は、第2実施形態の増幅トランジスタの構造を示す断面図である。
 本実施形態の増幅トランジスタAMPは、第1実施形態の増幅トランジスタAMPと同様に、Y方向に延びる柱状の形状を有する柱状半導体層41と、Y方向に延びる管状の形状を有する管状絶縁膜42と、Y方向に延びる管状の形状を有する管状電極43とを含んでいる。ただし、第1実施形態の管状絶縁膜42は、絶縁膜18a、22、24により形成されているのに対し、本実施形態の管状絶縁膜42は、絶縁膜22、24により形成されている。また、第1実施形態の管状電極43は、電極17、25により形成されているのに対し、本実施形態の管状電極43は、電極57により形成されている。
 図26は、柱状半導体層41の下面の管状絶縁膜42の厚さT1と、柱状半導体層41の上面の管状絶縁膜42の厚さT2と、柱状半導体層41の側面の管状絶縁膜42の厚さT3とを示している。第1実施形態の場合と同様に、本実施形態の厚さT1は、厚さT2や厚さT3よりも厚くなっており(T1>T2、T1>T3)、例えば厚さT2や厚さT3の2倍以上となっている(T1≧2×T2、T1≧2×T3)。よって、本実施形態によれば、柱状半導体層41の下面の厚い管状絶縁膜42により柱状半導体層41を好適に保護することが可能となる。
 図27~図31は、第2実施形態の固体撮像装置の製造方法を示す断面図である。
 まず、第1半導体基板11内に、イオン注入によりn型領域11a、p型領域11b、およびn型領域11cを形成する(図27のA)。その結果、第1半導体基板11内にフォトダイオードPDおよび浮遊拡散部FDが形成される。
 次に、第1半導体基板11上にゲート絶縁膜12を形成し、ゲート絶縁膜12上にゲート電極13を形成する(図27のA)。その結果、第1半導体基板11上に転送トランジスタTGが形成される。
 次に、第1半導体基板11上に、ゲート絶縁膜12およびゲート電極13を介して第1層間絶縁膜14を形成する(図27のB)。次に、第1層間絶縁膜14上に配線15を形成し、第1層間絶縁膜14上に配線15を介して第2層間絶縁膜16を形成する(図27のB)。
 次に、第2半導体基板21の上面に絶縁膜22および絶縁膜56を順に形成し、第2半導体基板21の上下の向きを反転させ、第2半導体基板21を第1半導体基板11に貼り合わせる(図28のA)。その結果、第1半導体基板11と第2半導体基板21が、第1層間絶縁膜14、第2層間絶縁膜16、絶縁膜56、絶縁膜22などを介して貼り合わされる。第2半導体基板21は例えば、プラズマ接合により第1半導体基板11に貼り合わされる。
 次に、第2半導体基板21および絶縁膜22を、フォトリソグラフィおよびドライエッチングにより加工する(図28のB)。その結果、第2半導体基板21の一部が半導体層21aに加工される。さらには、半導体層21aの下面に絶縁膜22が残存するように、絶縁膜22が加工される。
 次に、第2層間絶縁膜16上に第4層間絶縁膜23を形成し、第4層間絶縁膜23内に開口部H2を形成する(図29のA)。この工程は、図11のAおよび図11のBに示す工程と同様に行われる。よって、開口部H2は、図11のBに示す開口部H1と同様に形成される。
 次に、ホットリン酸を用いたウェットエッチングにより、開口部H2内に露出した絶縁膜56を除去する(図29のB)。この工程では、絶縁膜56の一部が除去され、具体的には、開口部H2の底や第2層間絶縁膜16と絶縁膜22との間から絶縁膜56が除去される。その結果、開口部H2が、第4層間絶縁膜23内の領域から絶縁膜56内の領域まで延びる。本実施形態では、絶縁膜56は窒化シリコン膜となっており、開口部H2内に露出したその他の絶縁膜は酸化シリコン膜となっている。よって、絶縁膜56をホットリン酸により選択的にエッチングすることができる。
 次に、熱酸化により絶縁膜24を形成する(図30のA)。絶縁膜24は、開口部H2の内部および外部に形成され、具体的には、半導体層21aの上面や、半導体層21aおよび絶縁膜22の側面に形成される。本実施形態では、絶縁膜24の厚さが、絶縁膜22の厚さよりも薄く設定される。これにより、上述の条件「T1>T2、T1>T3」「T1≧2×T2、T1≧2×T3」を実現することが可能となる(図26を参照)。
 次に、熱CVDにより電極57を形成する(図30のB)。電極57は、開口部H2の内部および外部に形成され、具体的には、絶縁膜24の上面や、絶縁膜24の側面や、絶縁膜22、24の下面に形成される。その結果、図26に示す柱状半導体層41、管状絶縁膜42、および管状電極43を備える増幅トランジスタAMPが形成される。
 次に、第4層間絶縁膜23上に、増幅トランジスタAMPを覆うように第5層間絶縁膜26を形成する(図31のA)。
 次に、第5層間絶縁膜26内に第1開口部を形成し、第1層間絶縁膜14、第2層間絶縁膜16、絶縁膜56、第4層間絶縁膜23、および第5層間絶縁膜26内に第2開口部を形成し、第1および第2開口部内および第5層間絶縁膜26上に配線31を形成する(図31のB)。第1開口部は、電極57の上面に形成される。第2開口部は、浮遊拡散部FDの上面に形成される。その結果、電極57と浮遊拡散部FDが、配線31により電気的に接続される。
 その後、第1半導体基板11の下面に、不図示のカラーフィルタやオンチップレンズを形成する。このようにして、本実施形態の固体撮像装置が製造される。
 (第2実施形態の変形例)
 図32は、第2実施形態の変形例の固体撮像装置の構造を示す断面図である。
 本変形例の固体撮像装置は、第2実施形態の固体撮像装置の構成要素に加え、配線58を備えている。一方、本変形例の固体撮像装置は、配線31を備えていない。
 配線58は、第1実施形態の第2変形例の配線54と同様の構造を有している。具体的には、配線58は、第1層間絶縁膜14および第2層間絶縁膜16内に形成されており、浮遊拡散部FDと電極57とを電気的に接続している。配線58の一端は、浮遊拡散部FDの上面に設けられ、配線58の他端は、電極57の下面に設けられている。配線58は例えば、金属配線または半導体配線である。配線58は、配線54と同様に、本開示の第3配線の例である。
 本変形例によれば、配線31の代わりに配線58を使用することで、浮遊拡散部FDと管状電極43とを短い配線58で電気的に接続することが可能となる。これにより、本変形例の配線間容量を減らすことが可能となる。
 図33および図34は、本変形例の固体撮像装置の製造方法を示す断面図である。
 まず、第1半導体基板11内に、イオン注入によりn型領域11a、p型領域11b、およびn型領域11cを形成する(図33のA)。その結果、第1半導体基板11内にフォトダイオードPDおよび浮遊拡散部FDが形成される。
 次に、第1半導体基板11上にゲート絶縁膜12を形成し、ゲート絶縁膜12上にゲート電極13を形成する(図33のA)。その結果、第1半導体基板11上に転送トランジスタTGが形成される。
 次に、第1半導体基板11上に、ゲート絶縁膜12およびゲート電極13を介して第1層間絶縁膜14を形成する(図33のA)。次に、第1層間絶縁膜14上に配線15を形成し、第1層間絶縁膜14上に配線15を介して第2層間絶縁膜16を形成する(図33のA)。
 次に、第1層間絶縁膜14および第2層間絶縁膜16内に開口部を形成し、この開口部内に配線58を形成する(図33のA)。この開口部は浮遊拡散部FDの上面に形成されるため、浮遊拡散部FD上に配線58が形成される。この開口部は、フォトリソグラフィおよびドライエッチングにより形成される。
 次に、第2半導体基板21の上面に絶縁膜22および絶縁膜56を順に形成し、第2半導体基板21の上下の向きを反転させ、第2半導体基板21を第1半導体基板11に貼り合わせる(図33のB)。その結果、第1半導体基板11と第2半導体基板21が、第1層間絶縁膜14、第2層間絶縁膜16、絶縁膜56、絶縁膜22などを介して貼り合わされる。
 次に、第2半導体基板21および絶縁膜22を、フォトリソグラフィおよびドライエッチングにより加工する(図34のA)。その結果、第2半導体基板21の一部が半導体層21aに加工される。さらには、半導体層21aの下面に絶縁膜22が残存するように、絶縁膜22が加工される。
 次に、第2層間絶縁膜16上に第4層間絶縁膜23を形成し、第4層間絶縁膜23内に開口部H2を形成し、ホットリン酸を用いたウェットエッチングにより、開口部H2内に露出した絶縁膜56を除去する(図34のA)。この工程は、図29のAおよび図29のBに示す工程と同様に行われる。よって、この開口部H2は、図29のBに示す開口部H2と同様に形成される。
 次に、開口部H2内に絶縁膜24および電極57を形成し、第4層間絶縁膜23上に第5層間絶縁膜26を形成する(図34のB)。この工程は、図30のA~図31のAに示す工程と同様に行われる。よって、これらの絶縁膜24および電極57は、図31のAに示す絶縁膜24および電極57と同様に形成され、その結果、増幅トランジスタAMPが形成される。本変形例では、絶縁膜24の厚さが、絶縁膜22の厚さよりも薄く設定される。これにより、上述の条件「T1>T2、T1>T3」「T1≧2×T2、T1≧2×T3」を実現することが可能となる(図26を参照)。このようにして、本変形例の固体撮像装置が製造される。
 以上のように、本実施形態やその変形例の管状絶縁膜42は、柱状半導体層41の下面の管状絶縁膜42の厚さT1が、柱状半導体層41の上面および側面の管状絶縁膜42の厚さT2、T3より厚くなるように形成される。よって、本実施形態やその変形例によれば、例えば柱状半導体層41の下面の厚い管状絶縁膜42により柱状半導体層41を好適に保護することが可能となるなど、好適な増幅トランジスタAMPを実現することが可能となる。
 (応用例)
 図35は、電子機器の構成例を示すブロック図である。図35に示す電気機器は、カメラ100である。
 カメラ100は、レンズ群などを含む光学部101と、第1または第2実施形態の固体撮像装置である撮像装置102と、カメラ信号処理回路であるDSP(Digital Signal Processor)回路103と、フレームメモリ104と、表示部105と、記録部106と、操作部107と、電源部108とを備えている。また、DSP回路103、フレームメモリ104、表示部105、記録部106、操作部107、および電源部108は、バスライン109を介して相互に接続されている。
 光学部101は、被写体からの入射光(像光)を取り込んで、撮像装置102の撮像面上に結像する。撮像装置102は、光学部101により撮像面上に結像された入射光の光量を画素単位で電気信号に変換して、画素信号として出力する。
 DSP回路103は、撮像装置102により出力された画素信号について信号処理を行う。フレームメモリ104は、撮像装置102で撮像された動画または静止画の1画面を記憶しておくためのメモリである。
 表示部105は、例えば液晶パネルや有機ELパネルなどのパネル型表示装置を含んでおり、撮像装置102で撮像された動画または静止画を表示する。記録部106は、撮像装置102で撮像された動画または静止画を、ハードディスクや半導体メモリなどの記録媒体に記録する。
 操作部107は、ユーザによる操作の下に、カメラ100が持つ様々な機能について操作指令を発する。電源部108は、DSP回路103、フレームメモリ104、表示部105、記録部106、および操作部107の動作電源となる各種の電源を、これらの供給対象に対して適宜供給する。
 撮像装置102として、第1または第2実施形態の固体撮像装置を使用することで、良好な画像の取得が期待できる。
 当該固体撮像装置は、その他の様々な製品に応用することができる。例えば、当該固体撮像装置は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボットなどの種々の移動体に搭載されてもよい。
 図36は、移動体制御システムの構成例を示すブロック図である。図36に示す移動体制御システムは、車両制御システム200である。
 車両制御システム200は、通信ネットワーク201を介して接続された複数の電子制御ユニットを備える。図36に示した例では、車両制御システム200は、駆動系制御ユニット210と、ボディ系制御ユニット220と、車外情報検出ユニット230と、車内情報検出ユニット240と、統合制御ユニット250とを備えている。図36はさらに、統合制御ユニット250の構成部として、マイクロコンピュータ251と、音声画像出力部252と、車載ネットワークI/F(Interface)253とを示している。
 駆動系制御ユニット210は、各種プログラムに従って、車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット210は、内燃機関や駆動用モータなどの車両の駆動力を発生させるための駆動力発生装置や、駆動力を車輪に伝達するための駆動力伝達機構や、車両の舵角を調節するステアリング機構や、車両の制動力を発生させる制動装置などの制御装置として機能する。
 ボディ系制御ユニット220は、各種プログラムに従って、車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット220は、スマートキーシステム、キーレスエントリシステム、パワーウィンドウ装置、各種ランプ(例えば、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー、フォグランプ)などの制御装置として機能する。この場合、ボディ系制御ユニット220には、鍵を代替する携帯機から発信される電波または各種スイッチの信号が入力され得る。ボディ系制御ユニット220は、このような電波または信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプなどを制御する。
 車外情報検出ユニット230は、車両制御システム200を搭載した車両の外部の情報を検出する。車外情報検出ユニット230には、例えば撮像部231が接続される。車外情報検出ユニット230は、撮像部231に車外の画像を撮像させると共に、撮像された画像を撮像部231から受信する。車外情報検出ユニット230は、受信した画像に基づいて、人、車、障害物、標識、路面上の文字などの物体検出処理または距離検出処理を行ってもよい。
 撮像部231は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部231は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。撮像部231が受光する光は、可視光であってもよいし、赤外線などの非可視光であってもよい。撮像部231は、第1または第2実施形態の固体撮像装置を含んでいる。
 車内情報検出ユニット240は、車両制御システム200を搭載した車両の内部の情報を検出する。車内情報検出ユニット240には例えば、運転者の状態を検出する運転者状態検出部241が接続される。例えば、運転者状態検出部241は、運転者を撮像するカメラを含み、車内情報検出ユニット240は、運転者状態検出部241から入力される検出情報に基づいて、運転者の疲労度合いまたは集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。このカメラは、第1または第2実施形態の固体撮像装置を含んでいてもよく、例えば、図35に示すカメラ100でもよい。
 マイクロコンピュータ251は、車外情報検出ユニット230または車内情報検出ユニット240で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構、または制動装置の制御目標値を演算し、駆動系制御ユニット210に対して制御指令を出力することができる。例えば、マイクロコンピュータ251は、車両の衝突回避、衝撃緩和、車間距離に基づく追従走行、車速維持走行、衝突警告、レーン逸脱警告などのADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
 また、マイクロコンピュータ251は、車外情報検出ユニット230または車内情報検出ユニット240で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構、または制動装置を制御することにより、運転者の操作によらずに自律的に走行する自動運転などを目的とした協調制御を行うことができる。
 また、マイクロコンピュータ251は、車外情報検出ユニット230で取得される車外の情報に基づいて、ボディ系制御ユニット220に対して制御指令を出力することができる。例えば、マイクロコンピュータ251は、車外情報検出ユニット230で検知した先行車または対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替えるなどの防眩を図ることを目的とした協調制御を行うことができる。
 音声画像出力部252は、車両の搭乗者または車外に対して視覚的または聴覚的に情報を通知することが可能な出力装置に、音声および画像のうちの少なくとも一方の出力信号を送信する。図36の例では、このような出力装置として、オーディオスピーカ261、表示部262、およびインストルメントパネル263が示されている。表示部262は例えば、オンボードディスプレイまたはヘッドアップディスプレイを含んでいてもよい。
 図37は、図36の撮像部231の設定位置の具体例を示す平面図である。
 図37に示す車両300は、撮像部231として、撮像部301、302、303、304、305を備えている。撮像部301、302、303、304、305は例えば、車両300のフロントノーズ、サイドミラー、リアバンパ、バックドア、車室内のフロントガラスの上部などの位置に設けられる。
 フロントノーズに備えられる撮像部301は、主として車両300の前方の画像を取得する。左のサイドミラーに備えられる撮像部302と、右のサイドミラーに備えられる撮像部303は、主として車両300の側方の画像を取得する。リアバンパまたはバックドアに備えられる撮像部304は、主として車両300の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部305は、主として車両300の前方の画像を取得する。撮像部305は例えば、先行車両、歩行者、障害物、信号機、交通標識、車線などの検出に用いられる。
 図37は、撮像部301、302、303、304(以下「撮像部301~304」と表記する)の撮像範囲の例を示している。撮像範囲311は、フロントノーズに設けられた撮像部301の撮像範囲を示す。撮像範囲312は、左のサイドミラーに設けられた撮像部302の撮像範囲を示す。撮像範囲313は、右のサイドミラーに設けられた撮像部303の撮像範囲を示す。撮像範囲314は、リアバンパまたはバックドアに設けられた撮像部304の撮像範囲を示す。例えば、撮像部301~304で撮像された画像データが重ね合わせられることにより、車両300を上方から見た俯瞰画像が得られる。以下、撮像範囲311、312、313、314を「撮像範囲311~314」と表記する。
 撮像部301~304の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部301~304の少なくとも1つは、複数の撮像装置を含むステレオカメラであってもよいし、位相差検出用の画素を有する撮像装置であってもよい。
 例えば、マイクロコンピュータ251(図36)は、撮像部301~304から得られた距離情報を基に、撮像範囲311~314内における各立体物までの距離と、この距離の時間的変化(車両300に対する相対速度)を算出する。マイクロコンピュータ251は、これらの算出結果に基づいて、車両300の進行路上にある最も近い立体物で、車両300とほぼ同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を、先行車として抽出することができる。さらに、マイクロコンピュータ251は、先行車の手前にあらかじめ確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように、この例によれば、運転者の操作によらずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
 例えば、マイクロコンピュータ251は、撮像部301~304から得られた距離情報を基に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ251は、車両300の周辺の障害物を、車両300のドライバが視認可能な障害物と、視認困難な障害物とに識別する。そして、マイクロコンピュータ251は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ261や表示部262を介してドライバに警報を出力することや、駆動系制御ユニット210を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
 撮像部301~304の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ251は、撮像部301~304の撮像画像中に歩行者が存在するか否かを判定することで、歩行者を認識することができる。かかる歩行者の認識は例えば、赤外線カメラとしての撮像部301~304の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順により行われる。マイクロコンピュータ251が、撮像部301~304の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部252は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部262を制御する。また、音声画像出力部252は、歩行者を示すアイコン等を所望の位置に表示するように表示部262を制御してもよい。
 図38は、本開示に係る技術(本技術)が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
 図38では、術者(医師)531が、内視鏡手術システム400を用いて、患者ベッド533上の患者532に手術を行っている様子が図示されている。図示するように、内視鏡手術システム400は、内視鏡500と、気腹チューブ511やエネルギー処置具512等の、その他の術具510と、内視鏡500を支持する支持アーム装置520と、内視鏡下手術のための各種の装置が搭載されたカート600と、から構成される。
 内視鏡500は、先端から所定の長さの領域が患者532の体腔内に挿入される鏡筒501と、鏡筒501の基端に接続されるカメラヘッド502と、から構成される。図示する例では、硬性の鏡筒501を有するいわゆる硬性鏡として構成される内視鏡500を図示しているが、内視鏡500は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
 鏡筒501の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡500には光源装置603が接続されており、当該光源装置603によって生成された光が、鏡筒501の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者532の体腔内の観察対象に向かって照射される。なお、内視鏡500は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
 カメラヘッド502の内部には光学系及び撮像素子が設けられており、観察対象からの反射光(観察光)は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、RAWデータとしてカメラコントロールユニット(CCU: Camera Control Unit)601に送信される。
 CCU601は、CPU(Central Processing Unit)やGPU(Graphics Processing Unit)等によって構成され、内視鏡500及び表示装置602の動作を統括的に制御する。さらに、CCU601は、カメラヘッド502から画像信号を受け取り、その画像信号に対して、例えば現像処理(デモザイク処理)等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
 表示装置602は、CCU601からの制御により、当該CCU601によって画像処理が施された画像信号に基づく画像を表示する。
 光源装置603は、例えばLED(Light Emitting Diode)等の光源から構成され、術部等を撮影する際の照射光を内視鏡500に供給する。
 入力装置604は、内視鏡手術システム11000に対する入力インタフェースである。ユーザは、入力装置604を介して、内視鏡手術システム400に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡500による撮像条件(照射光の種類、倍率及び焦点距離等)を変更する旨の指示等を入力する。
 処置具制御装置605は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具512の駆動を制御する。気腹装置606は、内視鏡500による視野の確保及び術者の作業空間の確保の目的で、患者532の体腔を膨らめるために、気腹チューブ511を介して当該体腔内にガスを送り込む。レコーダ607は、手術に関する各種の情報を記録可能な装置である。プリンタ608は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
 なお、内視鏡500に術部を撮影する際の照射光を供給する光源装置603は、例えばLED、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。RGBレーザ光源の組み合わせにより白色光源が構成される場合には、各色(各波長)の出力強度及び出力タイミングを高精度に制御することができるため、光源装置603において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、RGBレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド502の撮像素子の駆動を制御することにより、RGBそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
 また、光源装置603は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド502の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
 また、光源装置603は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光(すなわち、白色光)に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察(Narrow Band Imaging)が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること(自家蛍光観察)、又はインドシアニングリーン(ICG)等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置603は、このような特殊光観察に対応した狭帯域光及び/又は励起光を供給可能に構成され得る。
 図39は、図38に示すカメラヘッド502及びCCU601の機能構成の一例を示すブロック図である。
 カメラヘッド502は、レンズユニット701と、撮像部702と、駆動部703と、通信部704と、カメラヘッド制御部705と、を有する。CCU601は、通信部711と、画像処理部712と、制御部713と、を有する。カメラヘッド502とCCU601とは、伝送ケーブル700によって互いに通信可能に接続されている。
 レンズユニット701は、鏡筒501との接続部に設けられる光学系である。鏡筒501の先端から取り込まれた観察光は、カメラヘッド502まで導光され、当該レンズユニット701に入射する。レンズユニット701は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
 撮像部702は、撮像素子で構成される。撮像部702を構成する撮像素子は、1つ(いわゆる単板式)であってもよいし、複数(いわゆる多板式)であってもよい。撮像部702が多板式で構成される場合には、例えば各撮像素子によってRGBそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部702は、3D(Dimensional)表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための1対の撮像素子を有するように構成されてもよい。3D表示が行われることにより、術者531は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部702が多板式で構成される場合には、各撮像素子に対応して、レンズユニット701も複数系統設けられ得る。撮像部702は、例えば第1または第2実施形態の固体撮像装置である。
 また、撮像部702は、必ずしもカメラヘッド502に設けられなくてもよい。例えば、撮像部702は、鏡筒501の内部に、対物レンズの直後に設けられてもよい。
 駆動部703は、アクチュエータによって構成され、カメラヘッド制御部705からの制御により、レンズユニット701のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部702による撮像画像の倍率及び焦点が適宜調整され得る。
 通信部704は、CCU601との間で各種の情報を送受信するための通信装置によって構成される。通信部704は、撮像部702から得た画像信号をRAWデータとして伝送ケーブル700を介してCCU601に送信する。
 また、通信部704は、CCU601から、カメラヘッド502の駆動を制御するための制御信号を受信し、カメラヘッド制御部705に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに/又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
 なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてCCU601の制御部713によって自動的に設定されてもよい。後者の場合には、いわゆるAE(Auto Exposure)機能、AF(Auto Focus)機能及びAWB(Auto White Balance)機能が内視鏡500に搭載されていることになる。
 カメラヘッド制御部705は、通信部704を介して受信したCCU601からの制御信号に基づいて、カメラヘッド502の駆動を制御する。
 通信部711は、カメラヘッド502との間で各種の情報を送受信するための通信装置によって構成される。通信部711は、カメラヘッド502から、伝送ケーブル700を介して送信される画像信号を受信する。
 また、通信部711は、カメラヘッド502に対して、カメラヘッド502の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
 画像処理部712は、カメラヘッド502から送信されたRAWデータである画像信号に対して各種の画像処理を施す。
 制御部713は、内視鏡500による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部713は、カメラヘッド502の駆動を制御するための制御信号を生成する。
 また、制御部713は、画像処理部712によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置602に表示させる。この際、制御部713は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部713は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具512の使用時のミスト等を認識することができる。制御部713は、表示装置602に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者531に提示されることにより、術者531の負担を軽減することや、術者531が確実に手術を進めることが可能になる。
 カメラヘッド502及びCCU601を接続する伝送ケーブル700は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
 ここで、図示する例では、伝送ケーブル700を用いて有線で通信が行われていたが、カメラヘッド502とCCU601との間の通信は無線で行われてもよい。
 以上、本開示の実施形態について説明したが、これらの実施形態は、本開示の要旨を逸脱しない範囲内で、種々の変更を加えて実施してもよい。例えば、2つ以上の実施形態を組み合わせて実施してもよい。
 なお、本開示は、以下のような構成を取ることもできる。
 (1)
 光電変換部および浮遊拡散部を含む第1半導体基板と、
 前記第1半導体基板の上方に設けられた第1半導体層と、前記第1半導体層の下面、上面、および側面に設けられた第1絶縁膜と、前記第1絶縁膜の下面、上面、および側面に設けられた第1電極とを含む第1トランジスタとを備え、
 前記第1半導体層の下面の前記第1絶縁膜の厚さは、前記第1半導体層の上面または側面の前記第1絶縁膜の厚さよりも厚い、固体撮像装置。
 (2)
 前記第1半導体層の下面の前記第1絶縁膜の厚さは、前記第1半導体層の上面または側面の前記第1絶縁膜の厚さの2倍以上である、(1)に記載の固体撮像装置。
 (3)
 前記第1半導体層、前記第1絶縁膜、および前記第1電極は、前記第1半導体基板の表面に平行な第1方向に延びており、
 前記第1絶縁膜および前記第1電極は、前記第1半導体層を包囲する管状の形状を有している、(1)に記載の固体撮像装置。
 (4)
 前記第1半導体層は、前記第1半導体基板の上方に設けられた第2半導体基板の一部である、(1)に記載の固体撮像装置。
 (5)
 前記第1トランジスタは、増幅トランジスタ、選択トランジスタ、リセットトランジスタ、またはスイッチトランジスタである、(1)に記載の固体撮像装置。
 (6)
 前記第1絶縁膜は、前記第1半導体層の下面に設けられた第1膜と、前記第1半導体層の上面および側面に設けられた第2膜とを含む、(1)に記載の固体撮像装置。
 (7)
 前記第1絶縁膜はさらに、前記第1膜の下面に設けられた第3膜を含む、(6)に記載の固体撮像装置。
 (8)
 前記第1電極は、前記第1絶縁膜の下面に設けられた第1層と、前記第1絶縁膜の上面および側面に設けられた第2層とを含む、(1)に記載の固体撮像装置。
 (9)
 前記第1絶縁膜の下面の前記第1電極と同じ厚さを有し、前記第1絶縁膜の下面の前記第1電極の側方に設けられた第2絶縁膜をさらに備える、(1)に記載の固体撮像装置。
 (10)
 前記第1電極の上面に設けられ、前記第1電極と前記浮遊拡散部とを電気的に接続する第1配線をさらに備える、(1)に記載の固体撮像装置。
 (11)
 前記第1半導体基板の上方に設けられた第2半導体層と、
 前記第1半導体基板と前記第2半導体層とを電気的に接続する第2配線と、
 をさらに備える(1)に記載の固体撮像装置。
 (12)
 前記第2半導体層は、前記第1半導体基板の上方に設けられた第2半導体基板の一部である、(11)に記載の固体撮像装置。
 (13)
 前記第1電極の下面に設けられ、前記第1電極と前記浮遊拡散部とを電気的に接続する第3配線をさらに備える、(1)に記載の固体撮像装置。
 (14)
 前記第1電極の側面に設けられ、前記第1電極と前記浮遊拡散部とを電気的に接続する第4配線をさらに備える、(1)に記載の固体撮像装置。
 (15)
 第1半導体基板内に光電変換部および浮遊拡散部を形成し、
 前記第1半導体基板の上方に設けられた第1半導体層と、前記第1半導体層の下面、上面、および側面に設けられた第1絶縁膜と、前記第1絶縁膜の下面、上面、および側面に設けられた第1電極とを含む第1トランジスタを形成する、
 ことを含み、
 前記第1半導体層の下面の前記第1絶縁膜の厚さは、前記第1半導体層の上面または側面の前記第1絶縁膜の厚さよりも厚く設定される、固体撮像装置の製造方法。
 (16)
 前記第1半導体層は、前記第1半導体基板と第2半導体基板とを貼り合わせ、前記第2半導体基板を前記第1半導体層を加工することで形成される、(15)に記載の固体撮像装置の製造方法。
 (17)
 前記第1絶縁膜は、前記第1半導体層の下面に設けられた第1膜と、前記第1半導体層の上面および側面に設けられた第2膜とを含み、
 前記第1半導体基板と前記第2半導体基板は、前記第2半導体基板の下面に設けられた前記第1膜を介して貼り合わされる、(16)に記載の固体撮像装置の製造方法。
 (18)
 前記第1絶縁膜はさらに、前記第1膜の下面に設けられた第3膜を含み、
 前記第1半導体基板と前記第2半導体基板はさらに、前記第1半導体基板の上面に設けられた前記第3膜を介して貼り合わされる、(17)に記載の固体撮像装置の製造方法。
 (19)
 前記第1電極は、前記第1絶縁膜の下面に設けられた第1層と、前記第1絶縁膜の上面および側面に設けられた第2層とを含み、
 前記第1半導体基板と前記第2半導体基板は、前記第1半導体基板の上面に設けられた前記第1層を介して貼り合わされる、(16)に記載の固体撮像装置の製造方法。
 (20)
 前記第1半導体基板と前記第2半導体基板はさらに、前記第1膜の下面に設けられた第2絶縁膜を介して貼り合わされ、
 前記第1電極は、前記貼り合わせの後に前記第1半導体基板と前記第2半導体基板との間から前記第2絶縁膜の一部を除去し、前記除去の後に前記第1半導体基板と前記第2半導体基板との間に前記第1電極の一部を形成することで形成される、(17)に記載の固体撮像装置の製造方法。
 1:画素、2:画素アレイ領域、3:制御回路、
 4:垂直駆動回路、5:カラム信号処理回路、6:水平駆動回路、
 7:出力回路、8:垂直信号線、9:水平信号線、
 11:第1半導体基板、11a:n型領域、11b:p型領域、11c:n型領域、
 12:ゲート絶縁膜、13:ゲート電極、14:第1層間絶縁膜、15:配線、
 16:第2層間絶縁膜、17:電極、18:第3層間絶縁膜、18a:絶縁膜、
 21:第2半導体基板、21a:半導体層、21b:半導体層、22:絶縁膜、
 23:第4層間絶縁膜、24:絶縁膜、25:電極、26:第5層間絶縁膜、
 31:配線、41:柱状半導体層、42:管状絶縁膜、43:管状電極、
 51:配線、52:コンタクト電極、53:垂直配線、54:配線、
 55:配線、56:絶縁膜、57:電極、58:配線

Claims (20)

  1.  光電変換部および浮遊拡散部を含む第1半導体基板と、
     前記第1半導体基板の上方に設けられた第1半導体層と、前記第1半導体層の下面、上面、および側面に設けられた第1絶縁膜と、前記第1絶縁膜の下面、上面、および側面に設けられた第1電極とを含む第1トランジスタとを備え、
     前記第1半導体層の下面の前記第1絶縁膜の厚さは、前記第1半導体層の上面または側面の前記第1絶縁膜の厚さよりも厚い、固体撮像装置。
  2.  前記第1半導体層の下面の前記第1絶縁膜の厚さは、前記第1半導体層の上面または側面の前記第1絶縁膜の厚さの2倍以上である、請求項1に記載の固体撮像装置。
  3.  前記第1半導体層、前記第1絶縁膜、および前記第1電極は、前記第1半導体基板の表面に平行な第1方向に延びており、
     前記第1絶縁膜および前記第1電極は、前記第1半導体層を包囲する管状の形状を有している、請求項1に記載の固体撮像装置。
  4.  前記第1半導体層は、前記第1半導体基板の上方に設けられた第2半導体基板の一部である、請求項1に記載の固体撮像装置。
  5.  前記第1トランジスタは、増幅トランジスタ、選択トランジスタ、リセットトランジスタ、またはスイッチトランジスタである、請求項1に記載の固体撮像装置。
  6.  前記第1絶縁膜は、前記第1半導体層の下面に設けられた第1膜と、前記第1半導体層の上面および側面に設けられた第2膜とを含む、請求項1に記載の固体撮像装置。
  7.  前記第1絶縁膜はさらに、前記第1膜の下面に設けられた第3膜を含む、請求項6に記載の固体撮像装置。
  8.  前記第1電極は、前記第1絶縁膜の下面に設けられた第1層と、前記第1絶縁膜の上面および側面に設けられた第2層とを含む、請求項1に記載の固体撮像装置。
  9.  前記第1絶縁膜の下面の前記第1電極と同じ厚さを有し、前記第1絶縁膜の下面の前記第1電極の側方に設けられた第2絶縁膜をさらに備える、請求項1に記載の固体撮像装置。
  10.  前記第1電極の上面に設けられ、前記第1電極と前記浮遊拡散部とを電気的に接続する第1配線をさらに備える、請求項1に記載の固体撮像装置。
  11.  前記第1半導体基板の上方に設けられた第2半導体層と、
     前記第1半導体基板と前記第2半導体層とを電気的に接続する第2配線と、
     をさらに備える請求項1に記載の固体撮像装置。
  12.  前記第2半導体層は、前記第1半導体基板の上方に設けられた第2半導体基板の一部である、請求項11に記載の固体撮像装置。
  13.  前記第1電極の下面に設けられ、前記第1電極と前記浮遊拡散部とを電気的に接続する第3配線をさらに備える、請求項1に記載の固体撮像装置。
  14.  前記第1電極の側面に設けられ、前記第1電極と前記浮遊拡散部とを電気的に接続する第4配線をさらに備える、請求項1に記載の固体撮像装置。
  15.  第1半導体基板内に光電変換部および浮遊拡散部を形成し、
     前記第1半導体基板の上方に設けられた第1半導体層と、前記第1半導体層の下面、上面、および側面に設けられた第1絶縁膜と、前記第1絶縁膜の下面、上面、および側面に設けられた第1電極とを含む第1トランジスタを形成する、
     ことを含み、
     前記第1半導体層の下面の前記第1絶縁膜の厚さは、前記第1半導体層の上面または側面の前記第1絶縁膜の厚さよりも厚く設定される、固体撮像装置の製造方法。
  16.  前記第1半導体層は、前記第1半導体基板と第2半導体基板とを貼り合わせ、前記第2半導体基板を前記第1半導体層を加工することで形成される、請求項15に記載の固体撮像装置の製造方法。
  17.  前記第1絶縁膜は、前記第1半導体層の下面に設けられた第1膜と、前記第1半導体層の上面および側面に設けられた第2膜とを含み、
     前記第1半導体基板と前記第2半導体基板は、前記第2半導体基板の下面に設けられた前記第1膜を介して貼り合わされる、請求項16に記載の固体撮像装置の製造方法。
  18.  前記第1絶縁膜はさらに、前記第1膜の下面に設けられた第3膜を含み、
     前記第1半導体基板と前記第2半導体基板はさらに、前記第1半導体基板の上面に設けられた前記第3膜を介して貼り合わされる、請求項17に記載の固体撮像装置の製造方法。
  19.  前記第1電極は、前記第1絶縁膜の下面に設けられた第1層と、前記第1絶縁膜の上面および側面に設けられた第2層とを含み、
     前記第1半導体基板と前記第2半導体基板は、前記第1半導体基板の上面に設けられた前記第1層を介して貼り合わされる、請求項16に記載の固体撮像装置の製造方法。
  20.  前記第1半導体基板と前記第2半導体基板はさらに、前記第1膜の下面に設けられた第2絶縁膜を介して貼り合わされ、
     前記第1電極は、前記貼り合わせの後に前記第1半導体基板と前記第2半導体基板との間から前記第2絶縁膜の一部を除去し、前記除去の後に前記第1半導体基板と前記第2半導体基板との間に前記第1電極の一部を形成することで形成される、請求項17に記載の固体撮像装置の製造方法。
PCT/JP2022/012319 2021-05-27 2022-03-17 固体撮像装置およびその製造方法 WO2022249678A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023524036A JPWO2022249678A1 (ja) 2021-05-27 2022-03-17
US18/561,210 US20240258344A1 (en) 2021-05-27 2022-03-17 Solid-state imaging apparatus and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-089586 2021-05-27
JP2021089586 2021-05-27

Publications (1)

Publication Number Publication Date
WO2022249678A1 true WO2022249678A1 (ja) 2022-12-01

Family

ID=84229784

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/012319 WO2022249678A1 (ja) 2021-05-27 2022-03-17 固体撮像装置およびその製造方法

Country Status (3)

Country Link
US (1) US20240258344A1 (ja)
JP (1) JPWO2022249678A1 (ja)
WO (1) WO2022249678A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018011070A (ja) * 2013-01-24 2018-01-18 インテル・コーポレーション 集積回路構造、非平面型半導体デバイスおよび非平面型半導体デバイスを製造する方法
WO2020090403A1 (ja) * 2018-10-30 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
JP2020519019A (ja) * 2017-05-01 2020-06-25 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated 垂直ゲートオールアラウンドライブラリアーキテクチャ
US20200388681A1 (en) * 2019-06-05 2020-12-10 International Business Machines Corporation Channel orientation of cmos gate-all-around field-effect transistor devices for enhanced carrier mobility

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018011070A (ja) * 2013-01-24 2018-01-18 インテル・コーポレーション 集積回路構造、非平面型半導体デバイスおよび非平面型半導体デバイスを製造する方法
JP2020519019A (ja) * 2017-05-01 2020-06-25 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated 垂直ゲートオールアラウンドライブラリアーキテクチャ
WO2020090403A1 (ja) * 2018-10-30 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
US20200388681A1 (en) * 2019-06-05 2020-12-10 International Business Machines Corporation Channel orientation of cmos gate-all-around field-effect transistor devices for enhanced carrier mobility

Also Published As

Publication number Publication date
US20240258344A1 (en) 2024-08-01
JPWO2022249678A1 (ja) 2022-12-01

Similar Documents

Publication Publication Date Title
WO2020012824A1 (ja) 固体撮像素子および電子機器
WO2019220945A1 (ja) 撮像素子、電子機器
JP2018195719A (ja) 撮像素子および撮像素子の製造方法
WO2020137370A1 (ja) 固体撮像装置および電子機器
JP2018064758A (ja) 半導体装置、製造方法、および電子機器
WO2021235101A1 (ja) 固体撮像装置
WO2021124975A1 (ja) 固体撮像装置および電子機器
US20220246653A1 (en) Solid-state imaging element and solid-state imaging element manufacturing method
US20230261016A1 (en) Solid-state imaging device and manufacturing method therefor
JP2022176838A (ja) 固体撮像装置及び電子機器
JP2022015325A (ja) 固体撮像装置および電子機器
WO2019181466A1 (ja) 撮像素子、電子機器
WO2022172711A1 (ja) 光電変換素子および電子機器
WO2023042462A1 (ja) 光検出装置、光検出装置の製造方法、及び電子機器
WO2022270039A1 (ja) 固体撮像装置
WO2022249678A1 (ja) 固体撮像装置およびその製造方法
WO2019176302A1 (ja) 撮像素子および撮像素子の製造方法
WO2024024269A1 (ja) 固体撮像装置およびその製造方法
WO2023058352A1 (ja) 固体撮像装置
WO2023017650A1 (ja) 撮像装置及び電子機器
WO2023162487A1 (ja) 固体撮像装置および電子機器
WO2022130987A1 (ja) 固体撮像装置およびその製造方法
JP7586709B2 (ja) 固体撮像装置および電子機器
WO2023119840A1 (ja) 撮像素子、撮像素子の製造方法、電子機器
WO2024057814A1 (ja) 光検出装置および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22810955

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023524036

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18561210

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22810955

Country of ref document: EP

Kind code of ref document: A1