Nothing Special   »   [go: up one dir, main page]

WO2022038456A1 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
WO2022038456A1
WO2022038456A1 PCT/IB2021/057249 IB2021057249W WO2022038456A1 WO 2022038456 A1 WO2022038456 A1 WO 2022038456A1 IB 2021057249 W IB2021057249 W IB 2021057249W WO 2022038456 A1 WO2022038456 A1 WO 2022038456A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator
oxide
conductor
film
oxygen
Prior art date
Application number
PCT/IB2021/057249
Other languages
English (en)
French (fr)
Inventor
山崎舜平
小松良寛
大野敏和
柳澤悠一
笹川慎也
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2022543813A priority Critical patent/JPWO2022038456A1/ja
Priority to US18/041,726 priority patent/US20230402279A1/en
Priority to KR1020237006652A priority patent/KR20230053616A/ko
Priority to CN202180051208.4A priority patent/CN115917038A/zh
Publication of WO2022038456A1 publication Critical patent/WO2022038456A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/405Oxides of refractory metals or yttrium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Definitions

  • One aspect of the present invention relates to a method for producing a metal oxide.
  • one aspect of the invention relates to transistors, semiconductor devices, and electronic devices.
  • one aspect of the present invention relates to a method for manufacturing a semiconductor device.
  • one aspect of the present invention relates to a semiconductor wafer and a module.
  • the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics.
  • a semiconductor circuit, an arithmetic unit, and a storage device, including a semiconductor element such as a transistor, are one aspect of a semiconductor device. It may be said that a display device (liquid crystal display device, light emission display device, etc.), projection device, lighting device, electro-optic device, power storage device, storage device, semiconductor circuit, image pickup device, electronic device, and the like have a semiconductor device.
  • One aspect of the present invention is not limited to the above technical fields.
  • One aspect of the invention disclosed in the present specification and the like relates to a product, a method, or a manufacturing method. Also, one aspect of the invention relates to a process, machine, manufacture, or composition (composition of matter).
  • a CPU is an aggregate of semiconductor elements formed by processing a semiconductor wafer, having a chipped semiconductor integrated circuit (at least a transistor and a memory), and forming an electrode as a connection terminal.
  • IC chips Semiconductor circuits (IC chips) such as LSIs, CPUs, and memories are mounted on circuit boards, for example, printed wiring boards, and are used as one of various electronic device components.
  • transistor is widely applied to electronic devices such as integrated circuits (ICs) and image display devices (also referred to simply as display devices).
  • ICs integrated circuits
  • image display devices also referred to simply as display devices.
  • Silicon-based semiconductor materials are widely known as semiconductor thin films applicable to transistors, but oxide semiconductors are attracting attention as other materials.
  • Patent Document 1 discloses a low power consumption CPU that applies the characteristic that the leakage current of a transistor using an oxide semiconductor is low.
  • Patent Document 2 discloses a storage device capable of retaining a storage content for a long period of time by applying the characteristic that a transistor using an oxide semiconductor has a low leakage current.
  • One aspect of the present invention is to provide a semiconductor device having little variation in the electrical characteristics of a transistor. Alternatively, one aspect of the present invention is to provide a semiconductor device having good reliability. Alternatively, one aspect of the present invention is to provide a semiconductor device having good electrical characteristics. Alternatively, one aspect of the present invention is to provide a semiconductor device having a large on-current. Alternatively, one aspect of the present invention is to provide a semiconductor device capable of miniaturization or high integration. Alternatively, one aspect of the present invention is to provide a semiconductor device having low power consumption. Alternatively, one aspect of the present invention is to provide a method for manufacturing the above-mentioned semiconductor device.
  • a first insulator is formed, a metal oxide is formed on the first insulator, a second insulator is formed on the metal oxide, and a second insulator is formed.
  • Metal oxide is a method for manufacturing a semiconductor device, which is formed by the ALD method.
  • the ALD method includes a first step of introducing a precursor and a carrier purge gas, a second step of stopping the introduction of the precursor and exhausting the precursor, and a third step of introducing an oxidizing gas. It has a fourth step of stopping the introduction of the oxidizing gas and exhausting the oxidizing gas, and the first step to the fourth step are carried out in a temperature range of 210 ° C. or higher and 300 ° C. or lower, respectively. , Is preferable.
  • the first step to the fourth step are repeated.
  • the precursor preferably contains hafnium and one or more selected from chlorine, fluorine, bromine, iodine, and hydrogen.
  • the oxidizing gas preferably contains any one or more selected from O 2 , O 3 , N 2 O, NO 2, H 2 O, and H 2 O 2 .
  • the carrier purge gas preferably contains any one or more selected from N2 , He, Ar, Kr, and Xe.
  • the precursor is HfCl 4 and the oxidizing gas contains O 3 .
  • the ALD method includes a first step of introducing a first precursor and a carrier purge gas, a second step of stopping the introduction of the first precursor and exhausting the first precursor, and an oxidizing gas.
  • the first step to the eighth step are repeated.
  • the first precursor contains hafnium and any one or more selected from chlorine, fluorine, bromine, iodine and hydrogen
  • the second precursor contains zirconium and further chlorine. It preferably contains any one or more selected from fluorine, bromine, iodine, and hydrogen.
  • the oxidizing gas preferably contains any one or more selected from O 2 , O 3 , N 2 O, NO 2, and H 2 O.
  • the carrier purge gas preferably contains any one or more selected from N2 , He, Ar, Kr, and Xe.
  • the first precursor is HfCl 4
  • the second precursor is ZrCl 4
  • the oxidizing gas contains O3.
  • one aspect of the present invention it is possible to provide a semiconductor device having little variation in the electrical characteristics of a transistor.
  • one aspect of the present invention can provide a semiconductor device with good reliability.
  • one aspect of the present invention can provide a semiconductor device having good electrical characteristics.
  • a semiconductor device having low power consumption can be provided.
  • FIG. 1A to 1D are cross-sectional views showing a method of manufacturing a semiconductor device according to an aspect of the present invention.
  • FIG. 2 is a diagram illustrating a process flow which is one aspect of the present invention.
  • FIG. 3 is a diagram illustrating a process flow which is one aspect of the present invention.
  • FIG. 4 is a diagram illustrating a film forming sequence which is one aspect of the present invention.
  • FIG. 5 is a diagram illustrating a film forming sequence which is one aspect of the present invention.
  • FIG. 6 is a schematic view of a film forming apparatus according to an aspect of the present invention.
  • FIG. 7A is a top view of a semiconductor device according to an aspect of the present invention.
  • 7B to 7D are sectional views of a semiconductor device according to an aspect of the present invention.
  • FIG. 8A and 8B are sectional views of a semiconductor device according to an aspect of the present invention.
  • FIG. 9A is a diagram illustrating the classification of the crystal structure of IGZO.
  • FIG. 9B is a diagram illustrating an XRD spectrum of a CAAC-IGZO film.
  • FIG. 9C is a diagram illustrating a microelectron diffraction pattern of the CAAC-IGZO film.
  • FIG. 10A is a top view of a semiconductor device according to an aspect of the present invention.
  • 10B to 10D are cross-sectional views of a semiconductor device according to an aspect of the present invention.
  • FIG. 11A is a top view of a semiconductor device according to an aspect of the present invention.
  • FIG. 11B to 11D are sectional views of a semiconductor device according to an aspect of the present invention.
  • FIG. 12A is a top view of a semiconductor device according to an aspect of the present invention.
  • 12B to 12D are cross-sectional views of a semiconductor device according to an aspect of the present invention.
  • FIG. 13A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 13B to 13D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • FIG. 14A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 14B to 14D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • 15A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 15B to 15D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • FIG. 16A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 16B to 16D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • FIG. 17A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 17B to 17D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • 18A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 18B to 18D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • FIG. 19A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 19B to 19D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • FIG. 20A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 20B to 20D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • 21A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 21B to 21D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • FIG. 22A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 22B to 22D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • FIG. 23A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 23B to 23D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • 24A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 24B to 24D are cross-sectional views showing a method of manufacturing a semiconductor device according to one aspect of the present invention.
  • FIG. 25 is a top view illustrating a microwave processing apparatus according to an aspect of the present invention.
  • FIG. 26 is a cross-sectional view illustrating a microwave processing apparatus according to an aspect of the present invention.
  • FIG. 27 is a cross-sectional view illustrating the microwave processing apparatus according to one aspect of the present invention.
  • FIG. 28 is a cross-sectional view illustrating the microwave processing apparatus according to one aspect of the present invention.
  • FIG. 29A is a plan view of the semiconductor device according to one aspect of the present invention.
  • FIG. 29B and 29C are cross-sectional views of a semiconductor device according to an aspect of the present invention.
  • FIG. 30 is a cross-sectional view showing the configuration of the storage device according to one aspect of the present invention.
  • FIG. 31 is a cross-sectional view showing the configuration of the storage device according to one aspect of the present invention.
  • FIG. 32 is a cross-sectional view of the semiconductor device according to one aspect of the present invention.
  • 33A and 33B are cross-sectional views of the semiconductor device according to one aspect of the present invention.
  • FIG. 34 is a cross-sectional view of the semiconductor device according to one aspect of the present invention.
  • FIG. 35A is a block diagram showing a configuration example of a storage device according to an aspect of the present invention.
  • FIG. 35A is a block diagram showing a configuration example of a storage device according to an aspect of the present invention.
  • 35B is a perspective view showing a configuration example of a storage device according to an aspect of the present invention.
  • 36A to 36H are circuit diagrams showing a configuration example of a storage device according to an aspect of the present invention.
  • 37A and 37B are schematic views of a semiconductor device according to one aspect of the present invention.
  • 38A and 38B are diagrams illustrating an example of an electronic component.
  • 39A to 39E are schematic views of a storage device according to an aspect of the present invention.
  • 40A to 40H are views showing an electronic device according to an aspect of the present invention.
  • 41A and 41B are SIMS analysis results.
  • FIG. 42 is a diagram illustrating a laminated structure of a laminated film.
  • FIG. 43A is a cross-sectional STEM image of the transistor.
  • FIG. 43B is a graph showing the etch rate.
  • 44A and 44B are cross-sectional STEM images of the transistor.
  • 45A and 45B are the Id-Vg characteristics of the transistor.
  • FIG. 46 shows the Id-Vd characteristics of the transistor.
  • 47A and 47B are the reliability test results of the transistor.
  • FIG. 48A is a circuit diagram of a memory cell.
  • FIG. 48B is a timing chart of memory cells.
  • 49A and 49B are graphs showing the results of the rewrite resistance test of the memory cell.
  • the size, layer thickness, or area may be exaggerated for clarity. Therefore, it is not necessarily limited to that scale.
  • the drawings schematically show ideal examples, and are not limited to the shapes or values shown in the drawings. For example, in an actual manufacturing process, layers, resist masks, and the like may be unintentionally reduced due to processing such as etching, but they may not be reflected in the figure for ease of understanding.
  • the same reference numerals may be used in common between different drawings for the same parts or parts having similar functions, and the repeated description thereof may be omitted.
  • the hatch pattern may be the same and no particular reference numeral may be added.
  • a top view also referred to as a "plan view”
  • a perspective view etc.
  • the description of some components may be omitted.
  • some hidden lines may be omitted.
  • the ordinal numbers attached as the first, second, etc. are used for convenience, and do not indicate the process order or the stacking order. Therefore, for example, the "first” can be appropriately replaced with the “second” or “third” for explanation.
  • the ordinal numbers described in the present specification and the like may not match the ordinal numbers used to specify one aspect of the present invention.
  • X and Y are connected, the case where X and Y are electrically connected and the case where X and Y function. It is assumed that the case where X and Y are directly connected and the case where X and Y are directly connected are disclosed in the present specification and the like. Therefore, it is not limited to the predetermined connection relationship, for example, the connection relationship shown in the figure or text, and the connection relationship other than the connection relationship shown in the figure or text is also disclosed in the figure or text.
  • X and Y are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
  • a transistor is an element having at least three terminals including a gate, a drain, and a source. Further, it has a region (hereinafter, also referred to as a channel forming region) in which a channel is formed between the drain (drain terminal, drain region or drain electrode) and the source (source terminal, source region or source electrode). A current can flow between the source and the drain through the channel formation region.
  • the channel forming region means a region in which a current mainly flows.
  • the function of the source or drain may be switched when a transistor with a different polarity is adopted, or when the direction of the current changes in the circuit operation. Therefore, in the present specification and the like, the terms source and drain may be used interchangeably.
  • the channel length is, for example, a source in a region where a semiconductor (or a portion where a current flows in a semiconductor when the transistor is on) and a gate electrode overlap each other in a top view of a transistor, or a channel formation region.
  • the channel length does not always take the same value in all regions. That is, the channel length of one transistor may not be fixed to one value. Therefore, in the present specification, the channel length is any one value, the maximum value, the minimum value, or the average value in the channel formation region.
  • the channel width is, for example, the channel length direction in the region where the semiconductor (or the portion where the current flows in the semiconductor when the transistor is on) and the gate electrode overlap each other in the top view of the transistor, or in the channel formation region. Refers to the length of the channel formation region in the vertical direction with respect to. In one transistor, the channel width does not always take the same value in all regions. That is, the channel width of one transistor may not be fixed to one value. Therefore, in the present specification, the channel width is any one value, the maximum value, the minimum value, or the average value in the channel formation region.
  • the channel width in the region where the channel is actually formed (hereinafter, also referred to as “effective channel width”) and the channel width shown in the top view of the transistor. (Hereinafter, also referred to as “apparent channel width”) and may be different.
  • the effective channel width may be larger than the apparent channel width, and the influence thereof may not be negligible.
  • the ratio of the channel forming region formed on the side surface of the semiconductor may be large. In that case, the effective channel width is larger than the apparent channel width.
  • channel width may refer to an apparent channel width.
  • channel width may refer to an effective channel width.
  • the values of the channel length, channel width, effective channel width, apparent channel width, and the like can be determined by analyzing a cross-sectional TEM image or the like.
  • the semiconductor impurities are, for example, other than the main components constituting the semiconductor.
  • an element having a concentration of less than 0.1 atomic% can be said to be an impurity.
  • the inclusion of impurities may result in, for example, an increase in the defect level density of the semiconductor, a decrease in crystallinity, and the like.
  • the impurities that change the characteristics of the semiconductor include, for example, Group 1 elements, Group 2 elements, Group 13 elements, Group 14 elements, Group 15 elements, and oxide semiconductors.
  • transition metals other than the main component such as hydrogen, lithium, sodium, silicon, boron, phosphorus, carbon, and nitrogen. Water may also function as an impurity.
  • oxygen deficiency VO: oxygen vacancy
  • silicon oxide nitriding has a higher oxygen content than nitrogen as its composition. Further, silicon nitride oxide has a higher nitrogen content than oxygen in its composition. Further, aluminum nitride has a higher oxygen content than nitrogen in its composition. Further, aluminum nitride oxide has a higher nitrogen content than oxygen in its composition. In addition, hafnium oxide nitriding has a higher oxygen content than nitrogen in its composition. In addition, hafnium nitride oxide has a higher nitrogen content than oxygen in its composition.
  • the term “insulator” can be paraphrased as an insulating film or an insulating layer.
  • the term “conductor” can be paraphrased as a conductive film or a conductive layer.
  • the term “semiconductor” can be paraphrased as a semiconductor film or a semiconductor layer.
  • parallel means a state in which two straight lines are arranged at an angle of -10 degrees or more and 10 degrees or less. Therefore, the case of -5 degrees or more and 5 degrees or less is also included.
  • approximately parallel means a state in which two straight lines are arranged at an angle of -30 degrees or more and 30 degrees or less.
  • vertical means a state in which two straight lines are arranged at an angle of 80 degrees or more and 100 degrees or less. Therefore, the case of 85 degrees or more and 95 degrees or less is also included.
  • approximately vertical means a state in which two straight lines are arranged at an angle of 60 degrees or more and 120 degrees or less.
  • a metal oxide is a metal oxide in a broad sense. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as Oxide Semiconductor or simply OS) and the like. For example, when a metal oxide is used for the semiconductor layer of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, when it is described as an OS transistor, it can be rephrased as a transistor having a metal oxide or an oxide semiconductor.
  • normally off means that when a potential is not applied to the gate or a ground potential is applied to the gate, the drain current per 1 ⁇ m of the channel width flowing through the transistor is 1 ⁇ 10 ⁇ at room temperature. It means that it is 20 A or less, 1 ⁇ 10 -18 A or less at 85 ° C, or 1 ⁇ 10 -16 A or less at 125 ° C.
  • the hydrogen concentration is reduced by using the atomic layer deposition (ALD) method according to one aspect of the present invention, and the metal oxide has excellent film thickness uniformity in the substrate surface.
  • ALD atomic layer deposition
  • the ALD method utilizes the self-regulating properties of atoms and allows atoms to be deposited layer by layer, so ultra-thin film formation is possible, film formation into structures with a high aspect ratio is possible, pinholes, etc. It has the effects of being able to form a film with few defects, being able to form a film with excellent coverage, and being able to form a film at a low temperature.
  • a first raw material gas (also called a precursor) and a second raw material gas (also called an oxidizing gas) for the reaction are alternately introduced into the reaction chamber, and the introduction of these raw material gases is repeated.
  • a second raw material gas also called an oxidizing gas
  • perform film formation when introducing the precursor or the oxidizing gas, N2 , Ar or the like may be introduced into the reaction chamber at the same time as the precursor or the oxidizing gas as a carrier purge gas.
  • the carrier purge gas may be introduced into the reaction chamber before the introduction of the precursor or the oxidizing gas, or may be introduced into the reaction chamber after the introduction of the precursor or the oxidizing gas.
  • the carrier purge gas By using the carrier purge gas, it is possible to suppress the adsorption of the precursor or oxidizing gas inside the pipe and the inside of the valve, and to introduce the precursor or oxidizing gas into the reaction chamber (also called carrier gas). ). Furthermore, the precursor or oxidizing gas remaining in the reaction chamber can be quickly exhausted (also called purge gas). Since it has two roles of introduction (carrier) and exhaust (purge) in this way, N2 , Ar, etc. may be referred to as carrier purge gas. Further, it is preferable to use the carrier purge gas because the uniformity of the formed film is improved.
  • FIG. 2 shows the process flow for forming a metal oxide film by the ALD method
  • FIG. 4 shows the film formation sequence.
  • a method for forming a metal oxide for example, an oxide containing hafnium, specifically, hafnium oxide is shown.
  • the precursor 401 a precursor containing hafnium and further containing one or more selected from chlorine, fluorine, bromine, iodine, and hydrogen can be used.
  • HfCl 4 is used as the precursor 401.
  • any one or a plurality selected from O 2 , O 3 , N 2 O, NO 2 , H 2 O, and H 2 O 2 can be used.
  • a gas containing O3 is used as the oxidizing gas 403.
  • the carrier purge gas 404 any one or a plurality selected from N2 , He, Ar, Kr, and Xe can be used.
  • N 2 is used as the carrier purge gas 404.
  • a precursor 401 and a carrier purge gas 404 are introduced into the reaction chamber (ON in FIG. 4) to keep the pressure in the reaction chamber constant (step S01).
  • the introduction of the precursor 401 is stopped (OFF in FIG. 4), only the carrier purge gas 404 is used, and the precursor 401 remaining in the reaction chamber is purged (step S02).
  • the oxidizing gas 403 is introduced into the reaction chamber (ON in FIG. 4). By introducing the oxidizing gas 403, the precursor 401 is oxidized to form a metal oxide (step S03).
  • the introduction of the oxidizing gas 403 is stopped (OFF in FIG.
  • steps S01 to S04 each is performed in a temperature range of 210 ° C. or higher and 300 ° C. or lower. In steps S01 to S04, the temperature may be within the above temperature range, and the temperature of each step may not be the same.
  • hafnium oxide with a reduced hydrogen concentration can be formed.
  • a step of setting the substrate, a step of heating the substrate, and the like are performed.
  • the hydrogen concentration of hafnium oxide formed as described above is preferably 5 ⁇ 10 19 atoms / cm 3 or less, more preferably 2 ⁇ 10 19 atoms / cm 3 , as analyzed by SIMS (Secondary Ion Mass Spectrometry). It is as follows.
  • hafnium oxide having a reduced hydrogen concentration can be formed.
  • one aspect of the present invention can form hafnium oxide having excellent film thickness uniformity in the substrate surface.
  • FIG. 6 is a schematic view of the manufacturing apparatus 900 by the ALD method.
  • the manufacturing apparatus 900 has a reaction chamber 901, a gas introduction port 903, a reaction chamber inlet 904, an exhaust port 905, a wafer stage 907, and a shaft 908.
  • the wafer 950 is arranged on the wafer stage 907.
  • the reaction chamber 901 may be provided with a heater system for heating the inside of the reaction chamber 901, the precursor 401, the precursor 402, the oxidizing gas 403, and the carrier purge gas 404.
  • the wafer stage 907 may be provided with a heater system for heating the wafer 950.
  • the wafer stage 907 may be provided with a rotation mechanism that rotates horizontally with the shaft 908 as a rotation axis.
  • a precursor 401, a precursor 402, an oxidizing gas 403, and a carrier purge gas 404 are placed at an appropriate timing and at an appropriate flow rate to the gas inlet 903 for an appropriate time.
  • the gas supply system to be introduced is installed.
  • an exhaust system having a vacuum pump is installed at the end of the exhaust port 905.
  • the manufacturing device 900 shown in FIG. 6 is an ALD device called a cross-flow method.
  • the flow of the precursor 401, the precursor 402, the oxidizing gas 403, and the carrier purge gas 404 in the cross-flow method will be described below.
  • the precursor 401, the precursor 402, the oxidizing gas 403, and the carrier purge gas 404 flow from the gas inlet 903 to the reaction chamber 901 via the reaction chamber inlet 904, reach the wafer 950, and are exhausted through the exhaust port 905. .
  • the arrow shown in FIG. 6 schematically indicates the direction in which the gas flows.
  • step S03 of introducing the oxidizing gas 403 into the reaction chamber 901 as shown in FIG. 2 the precursor 401 adsorbed on the wafer 950 is oxidized by the oxidizing gas 403 to form a metal oxide. .. Due to the structure of the manufacturing apparatus 900, which is a cross-flow method, the oxidizing gas 403 touches the heated reaction chamber member for a long time and then reaches the wafer 950. By reacting, the oxidizing gas 403 is decomposed and the oxidizing power is lowered. Therefore, the film formation rate of the metal oxide depends on the reach of the oxidizing gas 403 from the reaction chamber inlet 904 to the wafer 950.
  • the peripheral portion of the wafer 950 reaches the oxidizing gas 403 first, so that the film thickness of the metal oxide becomes thicker toward the peripheral portion of the wafer 950 and is centered. The part becomes thinner than the peripheral part.
  • the heating temperature of the reaction chamber it is necessary to set the heating temperature of the reaction chamber to an appropriate temperature in order to suppress the decomposition of the oxidizing gas 403 and the decrease in the oxidizing power.
  • HfCl 4 is used as the precursor 401 and a gas containing O3 is used as the oxidizing gas 403 , and the appropriate heating temperature is 210 ° C. or higher and 300 ° C. or lower.
  • hafnium oxide having excellent film thickness uniformity in the substrate surface can be formed.
  • the film uniformity in the substrate surface is preferably ⁇ 1.5% or less, more preferably ⁇ 1.0% or less.
  • RANGE maximum film thickness in the substrate surface-the minimum film thickness in the substrate surface
  • ⁇ PNU Percent Non Uniformity
  • ⁇ PNU (%) (RANGE ⁇ 100) / (2 ⁇ average value of the film thickness in the substrate surface)
  • FIG. 3 shows the process flow for forming a metal oxide film using two types of precursors by the ALD method
  • FIG. 5 shows the film formation sequence.
  • a method for forming a metal oxide containing hafnium and zirconium, for example, a hafnium zirconium oxide is shown.
  • the precursor 401 a precursor containing hafnium and further containing one or more selected from chlorine, fluorine, bromine, iodine, and hydrogen can be used.
  • a precursor containing zirconium and further containing one or more selected from chlorine, fluorine, bromine, iodine, and hydrogen can be used as the precursor 402
  • a precursor containing zirconium and further containing one or more selected from chlorine, fluorine, bromine, iodine, and hydrogen can be used as the precursor 402
  • HfCl 4 is used as the precursor 401
  • ZrCl 4 is used as the precursor 402.
  • any one or a plurality selected from O 2 , O 3 , N 2 O, NO 2, H 2 O, and H 2 O 2 can be used.
  • a gas containing O3 is used as the oxidizing gas 403.
  • the carrier purge gas 404 any one or a plurality selected from N2 , He, Ar, Kr, and Xe can be used.
  • N 2 is used as the carrier purge gas 404.
  • a precursor 401 and a carrier purge gas 404 are introduced into the reaction chamber (ON in FIG. 5) to keep the pressure in the reaction chamber constant (step S01).
  • the introduction of the precursor 401 is stopped (OFF in FIG. 5), only the carrier purge gas 404 is used, and the precursor 401 remaining in the reaction chamber is purged (step S02).
  • the oxidizing gas 403 is introduced into the reaction chamber (ON in FIG. 5). By introducing the oxidizing gas 403, the precursor 401 is oxidized to form a metal oxide (step S03).
  • the introduction of the oxidizing gas 403 is stopped (OFF in FIG. 5), only the carrier purge gas 404 is used, and the oxidizing gas 403 remaining in the reaction chamber is purged (step S04).
  • the precursor 402 is introduced into the reaction chamber (ON in FIG. 5) to keep the pressure in the reaction chamber constant (step S05).
  • the introduction of the precursor 402 is stopped (OFF in FIG. 5), only the carrier purge gas 404 is used, and the precursor 402 remaining in the reaction chamber is purged (step S06).
  • the oxidizing gas 403 is introduced into the reaction chamber (ON in FIG. 5). By introducing the oxidizing gas 403, the precursor 402 is oxidized to form a metal oxide (step S07).
  • the introduction of the oxidizing gas 403 is stopped (OFF in FIG. 5), only the carrier purge gas 404 is used, and the oxidizing gas 403 remaining in the reaction chamber is purged (step S08).
  • steps S01 to S08 each is performed in a temperature range of 200 ° C. or higher and 300 ° C. or lower.
  • the temperature may be within the above temperature range, and the temperature of each step may not be the same.
  • steps S01 to S08 are repeated as one cycle until the desired film thickness is reached.
  • a hafnium zirconium oxide having a reduced hydrogen concentration can be formed.
  • a step of setting the substrate, a step of heating the substrate, and the like are performed.
  • the hydrogen concentration of the hafnium zirconium oxide formed as described above is preferably 5 ⁇ 10 19 atoms / cm 3 or less, more preferably 2 ⁇ 10 19 atoms /, as analyzed by SIMS (Secondary Ion Mass Spectrometry). It is cm 3 or less.
  • a hafnium zirconium oxide having a reduced hydrogen concentration is obtained by using an inorganic precursor containing no hydrocarbon as the precursor 401 and the precursor 402, and using a gas containing O 3 as the oxidizing gas 403, which does not contain hydrogen. Can be formed.
  • one aspect of the present invention can form a hafnium zirconium oxide having excellent film thickness uniformity in the substrate surface.
  • hafnium zirconium oxide having excellent film thickness uniformity in the substrate surface the above-mentioned description of forming hafnium oxide having excellent film thickness uniformity in the substrate surface can be taken into consideration.
  • an insulator 916 is formed on a substrate (not shown).
  • the film formation of the insulator 916 is preferably performed by using a sputtering method.
  • a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 916 can be reduced.
  • the film formation of the insulator 916 is not limited to the sputtering method, but is not limited to the chemical vapor deposition (CVD) method, the molecular beam epitaxy (MBE) method, and the pulsed laser deposition (PLD:).
  • the Pulsed Laser Deposition) method, the ALD method, or the like may be appropriately used.
  • silicon oxide is formed as the insulator 916 by a pulse DC sputtering method using a silicon target in an atmosphere containing oxygen gas.
  • the pulse DC sputtering method By using the pulse DC sputtering method, the film thickness distribution can be made more uniform, and the sputtering rate and the film quality can be improved.
  • an insulator 922 is formed on the insulator 916.
  • the film formation of the insulator 922 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • an insulator containing an oxide of one or both of aluminum and hafnium may be formed.
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate) and the like.
  • hafnium and an oxide containing zirconium are preferably used.
  • the metal oxide described in the first embodiment is used as the insulator 922.
  • hafnium oxide is formed into a film by using the ALD method.
  • the first embodiment can be referred to.
  • an insulator 924 is formed on the insulator 922.
  • the film formation of the insulator 924 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • silicon oxide is formed as the insulator 924 by using a sputtering method.
  • a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 924 can be reduced. Since the insulator 924 comes into contact with the oxide 930 in a later step, it is preferable that the hydrogen concentration is reduced in this way.
  • an oxide 930 is formed on the insulator 924.
  • the film formation of the oxide 930 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the film formation of the oxide 930 is preferable because a film having a uniform thickness can be formed even in a groove or an opening having a large aspect ratio by using the ALD method.
  • the sputtering method is used to form the oxide film of the oxide 930.
  • the oxide 930 when the oxide 930 is formed into a film by the sputtering method, oxygen or a mixed gas of oxygen and a rare gas is used as the sputtering gas. By increasing the proportion of oxygen contained in the sputtering gas, excess oxygen in the oxide film formed can be increased. Further, when the above oxide film is formed by a sputtering method, an In—M—Zn oxide target or the like can be used.
  • the oxide 930 may have a laminated structure.
  • the lower layer of the oxide 930 is the oxide 930a and the upper layer is the oxide 930b.
  • the heat treatment may be carried out in a temperature range in which the oxide 930 (oxide 930a and oxide 930b) does not crystallize, and may be carried out at 250 ° C. or higher and 650 ° C. or lower, preferably 400 ° C. or higher and 600 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more.
  • the oxygen gas may be about 20%.
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, and then in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas to supplement the desorbed oxygen. May be.
  • the gas used in the above heat treatment is highly purified.
  • the amount of water contained in the gas used in the heat treatment may be 1 ppb or less, preferably 0.1 ppb or less, and more preferably 0.05 ppb or less.
  • the flow rate ratio of nitrogen gas and oxygen gas is set to 4: 1 and the treatment is performed at a temperature of 450 ° C. for 1 hour.
  • impurities such as carbon, water, and hydrogen in the oxide 930 can be reduced.
  • the crystallinity of the oxide 930 can be improved, and a denser and more dense structure can be obtained. This makes it possible to increase the crystal region in the oxide 930 and reduce the in-plane variation of the crystal region in the oxide 930.
  • hydrogen in the insulator 916, the insulator 924, and the oxide 930 moves to the insulator 922 and is absorbed in the insulator 922.
  • hydrogen in insulator 916, insulator 924, and oxide 930 diffuses into insulator 922. Therefore, the hydrogen concentration of the insulator 922 is high, but the hydrogen concentration of each of the insulator 916, the insulator 924, and the oxide 930 is low.
  • an insulator 916, an insulator 924, and an oxide 930 having a reduced hydrogen concentration can be formed.
  • FIG. 7A to 7D are a top view and a cross-sectional view of a semiconductor device having a transistor 200.
  • FIG. 7A is a top view of the semiconductor device.
  • 7B to 7D are cross-sectional views of the semiconductor device.
  • FIG. 7B is a cross-sectional view of the portion shown by the alternate long and short dash line of A1-A2 in FIG. 7A, and is also a cross-sectional view of the transistor 200 in the channel length direction.
  • FIG. 7C is a cross-sectional view of the portion shown by the alternate long and short dash line of A3-A4 in FIG.
  • FIG. 7A is also a cross-sectional view of the transistor 200 in the channel width direction.
  • FIG. 7D is a cross-sectional view of the portion shown by the alternate long and short dash line of A5-A6 in FIG. 7A.
  • FIG. 7A some elements are omitted for the purpose of clarifying the figure.
  • the semiconductor device of one aspect of the present invention includes an insulator 212 on a substrate (not shown), an insulator 214 on the insulator 212, a transistor 200 on the insulator 214, and an insulator 280 on the transistor 200. It has an insulator 282 on the insulator 280, an insulator 283 on the insulator 282, an insulator 274 on the insulator 283, and an insulator 285 on the insulator 283 and on the insulator 274.
  • the insulator 212, the insulator 214, the insulator 216, the insulator 280, the insulator 282, the insulator 283, the insulator 285, and the insulator 274 function as an interlayer film.
  • conductor 240 (conductor 240a and conductor 240b) that is electrically connected to the transistor 200 and functions as a plug.
  • An insulator 241 (insulator 241a and insulator 241b) is provided in contact with the side surface of the conductor 240 that functions as a plug.
  • a conductor 246 (conductor 246a and conductor 246b) that electrically connects to the conductor 240 and functions as wiring is provided on the insulator 285 and the conductor 240.
  • the insulator 283 is in contact with a part of the upper surface of the insulator 214, the side surface of the insulator 216, the side surface of the insulator 222, the side surface of the insulator 275, the side surface of the insulator 280, and the side surface and the upper surface of the insulator 282. ..
  • the insulator 241a is provided in contact with the inner wall of the opening of the insulator 280, the insulator 282, the insulator 283, and the insulator 285, and the conductor 240a is provided in contact with the side surface of the insulator 241a.
  • the insulator 241b is provided in contact with the inner wall of the opening of the insulator 280, the insulator 282, the insulator 283, and the insulator 285, and the conductor 240b is provided in contact with the side surface of the insulator 241b.
  • the insulator 241 has a structure in which the first insulator is provided in contact with the inner wall of the opening, and the second insulator is further provided inside.
  • the conductor 240 has a structure in which the first conductor is provided in contact with the side surface of the insulator 241 and the second conductor is further provided inside.
  • the height of the upper surface of the conductor 240 and the height of the upper surface of the insulator 285 in the region overlapping with the conductor 246 can be made about the same.
  • the transistor 200 shows a configuration in which the first insulator of the insulator 241 and the second insulator of the insulator 241 are laminated
  • the present invention is not limited to this.
  • the insulator 241 may be provided as a single layer or a laminated structure having three or more layers.
  • the transistor 200 shows a configuration in which the first conductor of the conductor 240 and the second conductor of the conductor 240 are laminated, but the present invention is not limited to this.
  • the conductor 240 may be provided as a single layer or a laminated structure having three or more layers. When the structure has a laminated structure, an ordinal number may be given in the order of formation to distinguish them.
  • the transistor 200 is an insulator 216 on an insulator 214 and a conductor 205 (conductor 205a, and a conductor 205a) arranged to be embedded in the insulator 214 and / or the insulator 216.
  • Conductor 205b) insulator 222 on insulator 216, and insulator 205, insulator 224 on insulator 222, oxide 230a on insulator 224, and oxide 230b on oxide 230a.
  • the insulator 252 includes an upper surface of the insulator 222, a side surface of the insulator 224, a side surface of the oxide 230a, a side surface and an upper surface of the oxide 230b, and a side surface of the conductor 242. It is in contact with the side surface of the insulator 271, the side surface of the insulator 275, the side surface of the insulator 280, and the lower surface of the insulator 250.
  • the upper surface of the conductor 260 is arranged so as to substantially coincide in height with the uppermost portion of the insulator 254, the uppermost portion of the insulator 250, the uppermost portion of the insulator 252, and the upper surface of the insulator 280. Further, the insulator 282 is in contact with at least a part of the upper surface of each of the conductor 260, the insulator 252, the insulator 250, the insulator 254, and the insulator 280.
  • the oxide 230a and the oxide 230b may be collectively referred to as the oxide 230.
  • the conductor 242a and the conductor 242b may be collectively referred to as a conductor 242.
  • the insulator 271a and the insulator 271b may be collectively referred to as an insulator 271.
  • the insulator 280 and the insulator 275 are provided with an opening reaching the oxide 230b.
  • Insulator 252, insulator 250, insulator 254, and conductor 260 are arranged in the opening. Further, in the channel length direction of the transistor 200, the conductor 260, the insulator 252, the insulator 250, and the insulator 254 are placed between the insulator 271a and the conductor 242a and the insulator 271b and the conductor 242b. It is provided.
  • the insulator 254 has a region in contact with the side surface of the conductor 260 and a region in contact with the bottom surface of the conductor 260.
  • the oxide 230 preferably has an oxide 230a arranged on the insulator 224 and an oxide 230b arranged on the oxide 230a.
  • the oxide 230a By having the oxide 230a under the oxide 230b, it is possible to suppress the diffusion of impurities from the structure formed below the oxide 230a to the oxide 230b.
  • the transistor 200 shows a configuration in which the oxide 230 is laminated with two layers of the oxide 230a and the oxide 230b
  • the present invention is not limited to this.
  • a single layer of the oxide 230b or a laminated structure of three or more layers may be provided, or each of the oxide 230a and the oxide 230b may have a laminated structure.
  • the conductor 260 functions as a first gate (also referred to as a top gate) electrode, and the conductor 205 functions as a second gate (also referred to as a back gate) electrode.
  • the insulator 252, the insulator 250 and the insulator 254 function as the first gate insulator, and the insulator 222 and the insulator 224 function as the second gate insulator.
  • the gate insulator may be referred to as a gate insulating layer or a gate insulating film.
  • the conductor 242a functions as one of the source or the drain, and the conductor 242b functions as the other of the source or the drain. Further, at least a part of the region overlapping with the conductor 260 of the oxide 230 functions as a channel forming region.
  • FIG. 8A an enlarged view of the vicinity of the channel formation region in FIG. 7B is shown in FIG. 8A.
  • the oxide 230b is provided so as to sandwich the region 230bc that functions as a channel forming region of the transistor 200, and the region 230ba and the region 230bb that function as a source region or a drain region. , Have.
  • At least a part of the region 230bc overlaps with the conductor 260.
  • the region 230bc is provided in the region between the conductor 242a and the conductor 242b.
  • the region 230ba is provided so as to be superimposed on the conductor 242a
  • the region 230bb is provided so as to be superimposed on the conductor 242b.
  • the region 230bc that functions as a channel forming region is a high resistance region having a low carrier concentration because it has less oxygen deficiency or a lower impurity concentration than the regions 230ba and 230bb. Therefore, it can be said that the region 230bc is i-type (intrinsic) or substantially i-type.
  • the region 230ba and the region 230bb that function as the source region or the drain region are regions where the carrier concentration is increased and the resistance is lowered due to a large oxygen deficiency or a high concentration of impurities such as hydrogen, nitrogen and metal elements. be. That is, the region 230ba and the region 230bb are n-type regions having a high carrier concentration and low resistance as compared with the region 230bc.
  • the carrier concentration of the region 230 bc that functions as the channel forming region is preferably 1 ⁇ 10 18 cm -3 or less, more preferably less than 1 ⁇ 10 17 cm -3 , and 1 ⁇ 10 16 cm. It is more preferably less than -3 , still more preferably less than 1 ⁇ 10 13 cm -3 , and even more preferably less than 1 ⁇ 10 12 cm -3 .
  • the lower limit of the carrier concentration in the region 230 bc that functions as the channel forming region is not particularly limited, but may be, for example, 1 ⁇ 10 -9 cm -3 .
  • the carrier concentration is equal to or lower than the carrier concentration of the region 230 ba and the region 230 bb, and equal to or higher than the carrier concentration of the region 230 bc.
  • Regions may be formed. That is, the region functions as a junction region between the region 230 bc and the region 230 ba or the region 230 bb.
  • the hydrogen concentration may be equal to or lower than the hydrogen concentration of the region 230ba and the region 230bb, and may be equal to or higher than the hydrogen concentration of the region 230bc.
  • the junction region may have an oxygen deficiency equal to or less than that of the region 230ba and the region 230bb, and may be equal to or greater than the oxygen deficiency of the region 230bc.
  • FIG. 8A shows an example in which the region 230ba, the region 230bb, and the region 230bc are formed on the oxide 230b, but the present invention is not limited thereto.
  • each of the above regions may be formed not only with the oxide 230b but also with the oxide 230a.
  • the concentrations of the metal elements detected in each region and the impurity elements such as hydrogen and nitrogen are not limited to the stepwise changes in each region, but may be continuously changed in each region. That is, the closer the region is to the channel formation region, the lower the concentration of the metal element and the impurity elements such as hydrogen and nitrogen is sufficient.
  • a metal oxide hereinafter, also referred to as an oxide semiconductor that functions as a semiconductor for the oxide 230 (oxide 230a and oxide 230b) containing a channel forming region.
  • the metal oxide that functions as a semiconductor it is preferable to use one having a band gap of 2 eV or more, and more preferably one having a band gap of 2.5 eV or more. As described above, by using a metal oxide having a large bandgap, the off-current of the transistor can be reduced.
  • an In-M-Zn oxide having indium, element M and zinc (element M is aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium).
  • Zinc, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, etc. (one or more) and the like may be used.
  • an In-Ga oxide, an In-Zn oxide, or an indium oxide may be used as the oxide 230.
  • the atomic number ratio of In to the element M in the metal oxide used for the oxide 230b is larger than the atomic number ratio of In to the element M in the metal oxide used for the oxide 230a.
  • the oxide 230a under the oxide 230b By arranging the oxide 230a under the oxide 230b in this way, it is possible to suppress the diffusion of impurities and oxygen from the structure formed below the oxide 230a to the oxide 230b. ..
  • the oxide 230a and the oxide 230b have a common element (main component) other than oxygen, the defect level density at the interface between the oxide 230a and the oxide 230b can be lowered. Since the defect level density at the interface between the oxide 230a and the oxide 230b can be lowered, the influence of the interfacial scattering on the carrier conduction is small, and a high on-current can be obtained.
  • the oxide 230b preferably has crystallinity.
  • CAAC-OS c-axis aligned crystalline semiconductor semiconductor
  • CAAC-OS is a metal oxide having a highly crystalline and dense structure and having few impurities and defects (for example, oxygen deficiency).
  • the CAAC-OS is heat-treated at a temperature at which the metal oxide does not polycrystallize (for example, 400 ° C. or higher and 600 ° C. or lower), whereby CAAC-OS has a more crystalline and dense structure. Can be.
  • a temperature at which the metal oxide does not polycrystallize for example, 400 ° C. or higher and 600 ° C. or lower
  • the metal oxide having CAAC-OS has stable physical properties. Therefore, the metal oxide having CAAC-OS is resistant to heat and has high reliability.
  • a transistor using an oxide semiconductor if impurities and oxygen deficiencies are present in the region where a channel is formed in the oxide semiconductor, the electrical characteristics are liable to fluctuate and the reliability may be deteriorated. Further, hydrogen in the vicinity of the oxygen deficiency may form a defect in which hydrogen is contained in the oxygen deficiency (hereinafter, may be referred to as VOH) to generate an electron as a carrier. Therefore, if oxygen deficiency is contained in the region where the channel is formed in the oxide semiconductor, the transistor has normal-on characteristics (the channel exists even if no voltage is applied to the gate electrode, and the current is applied to the transistor. Flowing characteristics).
  • the region in which the channel is formed in the oxide semiconductor is preferably i-type (intrinsic) or substantially i-type with a reduced carrier concentration.
  • excess oxygen an insulator containing oxygen desorbed by heating
  • the oxide semiconductor is removed from the insulator.
  • the on-current of the transistor 200 may decrease or the field effect mobility may decrease.
  • the oxygen supplied to the source region or the drain region varies in the surface of the substrate, so that the characteristics of the semiconductor device having the transistor vary.
  • the region 230bac that functions as a channel forming region preferably has a reduced carrier concentration and is i-type or substantially i-type, but the region 230ba that functions as a source region or a drain region and The region 230bb has a high carrier concentration and is preferably n-type. That is, it is preferable to reduce oxygen deficiency and VOH in the region 230bc of the oxide semiconductor so that an excessive amount of oxygen is not supplied to the region 230ba and the region 230bb.
  • microwave treatment is performed in an atmosphere containing oxygen to reduce oxygen deficiency and VOH in the region 230bc .
  • the microwave processing refers to processing using, for example, a device having a power source for generating high-density plasma using microwaves.
  • oxygen gas By performing microwave treatment in an atmosphere containing oxygen, oxygen gas can be turned into plasma by using a high frequency such as microwave or RF, and the oxygen plasma can be allowed to act. At this time, the region 230bc can be irradiated with a high frequency such as microwaves or RF.
  • the VOH of the region 230bc can be divided, hydrogen ( H ) can be removed from the region 230bc , and oxygen deficiency (VO) can be supplemented with oxygen. That is, in the region 230bc , the reaction “VOH ⁇ H + VO” occurs, and the hydrogen concentration in the region 230bc can be reduced. Therefore, oxygen deficiency and VOH in the region 230bc can be reduced, and the carrier concentration can be lowered.
  • the action of microwaves, high frequencies such as RF, oxygen plasma, etc. is shielded by the conductors 242a and 242b and does not reach the regions 230ba and 230bb. ..
  • the action of the oxygen plasma can be reduced by the insulator 271 and the insulator 280 provided overlying the oxide 230b and the conductor 242.
  • the reduction of VOH and the supply of an excessive amount of oxygen do not occur in the region 230ba and the region 230bb , so that the reduction of the carrier concentration can be prevented.
  • microwave treatment in an atmosphere containing oxygen after the film formation of the insulating film to be the insulator 252 or the film formation of the insulating film to be the insulator 250.
  • microwave treatment in an atmosphere containing oxygen through the insulator 252 or the insulator 250 in this way, oxygen can be efficiently injected into the region 230 bc.
  • the insulator 252 so as to be in contact with the side surface of the conductor 242 and the surface of the region 230 bc, the injection of more oxygen than necessary into the region 230 bc is suppressed, and the oxidation of the side surface of the conductor 242 is suppressed. be able to.
  • oxidation of the side surface of the conductor 242 can be suppressed when the insulating film to be the insulator 250 is formed.
  • the oxygen injected into the region 230bc has various forms such as an oxygen atom, an oxygen molecule, and an oxygen radical (also called an O radical, an atom or molecule having an unpaired electron, or an ion).
  • the oxygen injected into the region 230bc may be any one or more of the above-mentioned forms, and it is particularly preferable that it is an oxygen radical.
  • the film quality of the insulator 252 and the insulator 250 can be improved, the reliability of the transistor 200 is improved.
  • oxygen deficiency and VOH can be selectively removed in the region 230 bc of the oxide semiconductor to make the region 230 bc i-type or substantially i-type. Further, it is possible to suppress the supply of excess oxygen to the region 230ba and the region 230bb that function as the source region or the drain region, and maintain the n-type. As a result, it is possible to suppress fluctuations in the electrical characteristics of the transistor 200 and suppress variations in the electrical characteristics of the transistor 200 within the substrate surface.
  • a curved surface may be provided between the side surface of the oxide 230b and the upper surface of the oxide 230b in a cross-sectional view of the transistor 200 in the channel width direction. That is, the end portion of the side surface and the end portion of the upper surface may be curved (hereinafter, also referred to as a round shape).
  • the radius of curvature on the curved surface is preferably larger than 0 nm, smaller than the film thickness of the oxide 230b in the region overlapping the conductor 242, or smaller than half the length of the region having no curved surface.
  • the radius of curvature on the curved surface is larger than 0 nm and 20 nm or less, preferably 1 nm or more and 15 nm or less, and more preferably 2 nm or more and 10 nm or less.
  • the oxide 230 preferably has a laminated structure of a plurality of oxide layers having different chemical compositions.
  • the atomic number ratio of the element M to the metal element as the main component is the ratio of the element M to the metal element as the main component in the metal oxide used for the oxide 230b. It is preferably larger than the atomic number ratio.
  • the atomic number ratio of the element M to In is preferably larger than the atomic number ratio of the element M to In in the metal oxide used for the oxide 230b.
  • the atomic number ratio of In to the element M is preferably larger than the atomic number ratio of In to the element M in the metal oxide used for the oxide 230a.
  • the oxide 230b is preferably an oxide having crystallinity such as CAAC-OS.
  • Crystalline oxides such as CAAC-OS have a dense structure with high crystallinity with few impurities and defects (oxygen deficiency, etc.). Therefore, it is possible to suppress the extraction of oxygen from the oxide 230b by the source electrode or the drain electrode. As a result, oxygen can be reduced from being extracted from the oxide 230b even if heat treatment is performed, so that the transistor 200 is stable against a high temperature (so-called thermal budget) in the manufacturing process.
  • the lower end of the conduction band changes gently.
  • the lower end of the conduction band at the junction between the oxide 230a and the oxide 230b is continuously changed or continuously bonded. In order to do so, it is preferable to reduce the defect level density of the mixed layer formed at the interface between the oxide 230a and the oxide 230b.
  • the oxide 230a and the oxide 230b have a common element other than oxygen as a main component, so that a mixed layer having a low defect level density can be formed.
  • the oxide 230b is an In-M-Zn oxide
  • the oxide 230a is an In-M-Zn oxide, an M-Zn oxide, an element M oxide, an In-Zn oxide, or an indium oxide. Etc. may be used.
  • the composition in the vicinity includes a range of ⁇ 30% of the desired atomic number ratio. Further, it is preferable to use gallium as the element M.
  • the above-mentioned atomic number ratio is not limited to the atomic number ratio of the formed metal oxide, but is the atomic number ratio of the sputtering target used for forming the metal oxide. May be.
  • the interface between the oxide 230 and the insulator 252 and its vicinity thereof can be provided.
  • Indium contained in the oxide 230 may be unevenly distributed.
  • the vicinity of the surface of the oxide 230 has an atomic number ratio close to that of the indium oxide or an atomic number ratio close to that of the In—Zn oxide.
  • the atomic number ratio of indium in the vicinity of the surface of the oxide 230, particularly the oxide 230b, is increased, so that the field effect mobility of the transistor 200 can be improved.
  • the defect level density at the interface between the oxide 230a and the oxide 230b can be lowered. Therefore, the influence of interfacial scattering on carrier conduction is reduced, and the transistor 200 can obtain a large on-current and high frequency characteristics.
  • At least one of the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 has impurities such as water and hydrogen from the substrate side or the transistor 200. It is preferable to function as a barrier insulating film that suppresses diffusion from above to the transistor 200.
  • At least one of insulator 212, insulator 214, insulator 271, insulator 275, insulator 282, insulator 283, and insulator 285 is a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, It is preferable to use an insulating material having a function of suppressing the diffusion of impurities such as nitrogen oxide molecules ( N2O, NO, NO2, etc.) and copper atoms (the above impurities are difficult to permeate). Alternatively, it is preferable to use an insulating material having a function of suppressing the diffusion of oxygen (for example, at least one such as an oxygen atom and an oxygen molecule) (the above-mentioned oxygen is difficult to permeate).
  • the barrier insulating film refers to an insulating film having a barrier property.
  • the barrier property is a function of suppressing the diffusion of the corresponding substance (also referred to as low permeability).
  • the corresponding substance has the function of capturing and fixing (also referred to as gettering).
  • the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 are insulators having a function of suppressing the diffusion of impurities such as water and hydrogen, and oxygen.
  • impurities such as water and hydrogen, and oxygen.
  • silicon nitride having a higher hydrogen barrier property it is preferable to use silicon nitride having a higher hydrogen barrier property.
  • the insulator 214 it is preferable to use aluminum oxide or magnesium oxide having a high function of capturing hydrogen and fixing hydrogen. This makes it possible to prevent impurities such as water and hydrogen from diffusing from the substrate side to the transistor 200 side via the insulator 212 and the insulator 214. Alternatively, it is possible to prevent impurities such as water and hydrogen from diffusing to the transistor 200 side from the interlayer insulating film or the like arranged outside the insulator 285. Alternatively, it is possible to prevent oxygen contained in the insulator 224 or the like from diffusing toward the substrate side via the insulator 212 and the insulator 214.
  • the transistor 200 has an insulator 212, an insulator 214, an insulator 271, an insulator 275, an insulator 282, an insulator 283, and an insulator 212 having a function of suppressing the diffusion of impurities such as water and hydrogen, and oxygen. It is preferable to have a structure surrounded by an insulator 285.
  • an oxide having an amorphous structure as the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285.
  • a metal oxide such as AlO x (x is an arbitrary number larger than 0) or MgO y (y is an arbitrary number larger than 0).
  • an oxygen atom has a dangling bond, and the dangling bond may have a property of capturing or fixing hydrogen.
  • a metal oxide having such an amorphous structure as a component of the transistor 200 or providing it around the transistor 200, hydrogen contained in the transistor 200 or hydrogen existing around the transistor 200 is captured or fixed. be able to. In particular, it is preferable to capture or fix hydrogen contained in the channel forming region of the transistor 200.
  • a metal oxide having an amorphous structure as a component of the transistor 200 or providing it around the transistor 200, it is possible to manufacture the transistor 200 having good characteristics and high reliability and a semiconductor device.
  • the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 preferably have an amorphous structure, but a region of a polycrystal structure is partially formed. It may be formed. Further, the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 are multi-layered in which a layer having an amorphous structure and a layer having a polycrystalline structure are laminated. It may be a structure. For example, a laminated structure in which a layer having a polycrystalline structure is formed on a layer having an amorphous structure may be used.
  • the film formation of the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285 may be performed by using, for example, a sputtering method. Since the sputtering method does not require the use of molecules containing hydrogen in the film forming gas, the hydrogen concentrations of the insulator 212, the insulator 214, the insulator 271, the insulator 275, the insulator 282, the insulator 283, and the insulator 285. Can be reduced.
  • the film forming method is not limited to the sputtering method, and a CVD method, an MBE method, a PLD method, an ALD method, or the like may be appropriately used.
  • Insulator 283 may be able to mitigate the charge-up of conductor 205, conductor 242, conductor 260, or conductor 246.
  • the resistivity of the insulator 212, the insulator 275, and the insulator 283 is preferably 1 ⁇ 10 10 ⁇ cm or more and 1 ⁇ 10 15 ⁇ cm or less.
  • the insulator 216, the insulator 274, the insulator 280, and the insulator 285 have a lower dielectric constant than the insulator 214.
  • a material having a low dielectric constant as an interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • the conductor 205 is arranged so as to overlap the oxide 230 and the conductor 260.
  • the conductor 205 is embedded in the opening formed in the insulator 216. Further, a part of the conductor 205 may be embedded in the insulator 214.
  • the conductor 205 has a conductor 205a and a conductor 205b.
  • the conductor 205a is provided in contact with the bottom surface and the side wall of the opening.
  • the conductor 205b is provided so as to be embedded in the recess formed in the conductor 205a.
  • the height of the upper surface of the conductor 205b is substantially the same as the height of the upper surface of the conductor 205a and the height of the upper surface of the insulator 216.
  • the conductor 205a has a function of suppressing the diffusion of impurities such as hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitrogen oxide molecule ( N2O, NO, NO2 , etc.) and copper atom. It is preferable to use a conductive material having. Alternatively, it is preferable to use a conductive material having a function of suppressing the diffusion of oxygen (for example, at least one such as an oxygen atom and an oxygen molecule).
  • the conductor 205a By using a conductive material having a function of reducing the diffusion of hydrogen in the conductor 205a, impurities such as hydrogen contained in the conductor 205b can be prevented from diffusing into the oxide 230 via the insulator 224 or the like. Can be prevented. Further, by using a conductive material having a function of suppressing the diffusion of oxygen for the conductor 205a, it is possible to prevent the conductor 205b from being oxidized and the conductivity from being lowered. As the conductive material having a function of suppressing the diffusion of oxygen, for example, titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used. Therefore, as the conductor 205a, the above-mentioned conductive material may be a single layer or a laminated material. For example, titanium nitride may be used for the conductor 205a.
  • a conductive material containing tungsten, copper, or aluminum as a main component for the conductor 205b.
  • tungsten may be used for the conductor 205b.
  • the conductor 205 may function as a second gate electrode.
  • the threshold voltage (Vth) of the transistor 200 can be controlled by changing the potential applied to the conductor 205 independently of the potential applied to the conductor 260 without interlocking with the potential applied to the conductor 260.
  • Vth threshold voltage
  • by applying a negative potential to the conductor 205 it is possible to increase the Vth of the transistor 200 and reduce the off-current. Therefore, when a negative potential is applied to the conductor 205, the drain current when the potential applied to the conductor 260 is 0 V can be made smaller than when it is not applied.
  • the electrical resistivity of the conductor 205 is designed in consideration of the potential applied to the above-mentioned conductor 205, and the film thickness of the conductor 205 is set according to the electrical resistivity.
  • the film thickness of the insulator 216 is substantially the same as that of the conductor 205.
  • the absolute amount of impurities such as hydrogen contained in the insulator 216 can be reduced, so that the impurities can be reduced from diffusing into the oxide 230. ..
  • the conductor 205 may be provided larger than the size of the region that does not overlap with the conductor 242a and the conductor 242b of the oxide 230.
  • the conductor 205 is also stretched in a region outside the ends of the oxides 230a and 230b in the channel width direction. That is, it is preferable that the conductor 205 and the conductor 260 are superimposed via an insulator on the outside of the side surface of the oxide 230 in the channel width direction.
  • the channel forming region of the oxide 230 is electrically surrounded by the electric field of the conductor 260 that functions as the first gate electrode and the electric field of the conductor 205 that functions as the second gate electrode. Can be done.
  • the structure of the transistor that electrically surrounds the channel forming region by the electric fields of the first gate and the second gate is called a curved channel (S-channel) structure.
  • the transistor having an S-channel structure represents the structure of a transistor that electrically surrounds the channel formation region by the electric fields of one and the other of the pair of gate electrodes.
  • the S-channel structure disclosed in the present specification and the like is different from the Fin type structure and the planar type structure.
  • the conductor 205 is stretched to function as wiring.
  • the present invention is not limited to this, and a conductor that functions as wiring may be provided under the conductor 205. Further, it is not always necessary to provide one conductor 205 for each transistor. For example, the conductor 205 may be shared by a plurality of transistors.
  • the conductor 205 shows a configuration in which the conductor 205a and the conductor 205b are laminated, but the present invention is not limited to this.
  • the conductor 205 may be provided as a single layer or a laminated structure having three or more layers.
  • the insulator 222 and the insulator 224 function as a gate insulator.
  • the insulator 222 preferably has a function of suppressing the diffusion of hydrogen (for example, at least one hydrogen atom, hydrogen molecule, etc.). Further, it is preferable that the insulator 222 has a function of suppressing the diffusion of oxygen (for example, at least one oxygen atom, oxygen molecule, etc.). For example, the insulator 222 preferably has a function of suppressing the diffusion of one or both of hydrogen and oxygen more than the insulator 224.
  • the insulator 222 it is preferable to use an insulator containing oxides of one or both of aluminum and hafnium, which are insulating materials.
  • the insulator it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate) and the like.
  • an oxide containing hafnium and zirconium for example, hafnium zirconium oxide.
  • the insulator 222 impurities such as hydrogen can be suppressed from diffusing into the inside of the transistor 200, and the generation of oxygen deficiency in the oxide 230 can be suppressed. Further, it is possible to suppress the conductor 205 from reacting with the oxygen contained in the insulator 224 and the oxide 230.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, and zirconium oxide may be added to the insulator.
  • these insulators may be nitrided.
  • the insulator 222 may be used by laminating silicon oxide, silicon oxide or silicon nitride on these insulators.
  • an insulator containing a so-called high-k material such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, and hafnium zirconium oxide may be used in a single layer or in a laminated state.
  • a high-k material such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, and hafnium zirconium oxide.
  • a substance having a high dielectric constant such as lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), (Ba, Sr) TiO 3 (BST) may be used.
  • silicon oxide, silicon oxynitride, or the like may be appropriately used.
  • the heat treatment may be performed, for example, at 100 ° C. or higher and 600 ° C. or lower, more preferably 350 ° C. or higher and 550 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more.
  • the heat treatment is preferably performed in an oxygen atmosphere.
  • oxygen can be supplied to the oxide 230 to reduce oxygen deficiency (VO).
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas in order to supplement the desorbed oxygen after the heat treatment in an atmosphere of nitrogen gas or an inert gas. good.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more, and then continuously heat-treated in an atmosphere of nitrogen gas or an inert gas.
  • the oxygen deficiency in the oxide 230 can be repaired by the supplied oxygen, in other words, the reaction of "VO + O ⁇ null" can be promoted. .. Further, the oxygen supplied to the hydrogen remaining in the oxide 230 reacts, so that the hydrogen can be removed (dehydrated) as H2O . As a result, it is possible to suppress the hydrogen remaining in the oxide 230 from recombination with the oxygen deficiency to form VOH.
  • the insulator 222 and the insulator 224 may have a laminated structure of two or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • the insulator 224 may be formed in an island shape by superimposing on the oxide 230a. In this case, the insulator 275 is in contact with the side surface of the insulator 224 and the upper surface of the insulator 222.
  • the conductor 242a and the conductor 242b are provided in contact with the upper surface of the oxide 230b.
  • the conductor 242a and the conductor 242b function as a source electrode or a drain electrode of the transistor 200, respectively.
  • Examples of the conductor 242 include a nitride containing tantalum, a nitride containing titanium, a nitride containing molybdenum, a nitride containing tungsten, a nitride containing tantalum and aluminum, and the like. It is preferable to use a nitride containing titanium and aluminum. In one aspect of the invention, a nitride containing tantalum is particularly preferred. Further, for example, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, and the like may be used. These materials are preferable because they are conductive materials that are difficult to oxidize or materials that maintain conductivity even when oxygen is absorbed.
  • hydrogen contained in the oxide 230b or the like may diffuse into the conductor 242a or the conductor 242b.
  • hydrogen contained in the oxide 230b or the like is likely to diffuse into the conductor 242a or the conductor 242b, and the diffused hydrogen is the conductor. It may bind to the nitrogen contained in the 242a or the conductor 242b. That is, hydrogen contained in the oxide 230b or the like may be absorbed by the conductor 242a or the conductor 242b.
  • the conductor 242 it is preferable that no curved surface is formed between the side surface of the conductor 242 and the upper surface of the conductor 242.
  • the cross-sectional area of the conductor 242 in the cross section in the channel width direction as shown in FIG. 7D can be increased.
  • the conductivity of the conductor 242 can be increased and the on-current of the transistor 200 can be increased.
  • the insulator 271a is provided in contact with the upper surface of the conductor 242a, and the insulator 271b is provided in contact with the upper surface of the conductor 242b.
  • the insulator 271 preferably functions as a barrier insulating film against at least oxygen. Therefore, it is preferable that the insulator 271 has a function of suppressing the diffusion of oxygen.
  • the insulator 271 preferably has a function of suppressing the diffusion of oxygen more than the insulator 280.
  • an insulator such as aluminum oxide or magnesium oxide may be used.
  • the insulator 275 is provided so as to cover the insulator 224, the oxide 230a, the oxide 230b, the conductor 242, and the insulator 271.
  • the insulator 275 preferably has a function of capturing hydrogen and fixing hydrogen.
  • the insulator 275 preferably contains an insulator such as silicon nitride or a metal oxide having an amorphous structure, for example, aluminum oxide or magnesium oxide. Further, for example, as the insulator 275, a laminated film of aluminum oxide and silicon nitride on the aluminum oxide may be used.
  • the conductor 242 can be wrapped with the insulator having a barrier property against oxygen. That is, it is possible to prevent oxygen contained in the insulator 224 and the insulator 280 from diffusing into the conductor 242. As a result, the conductor 242 is directly oxidized by the oxygen contained in the insulator 224 and the insulator 280 to increase the resistivity and suppress the decrease in the on-current.
  • the insulator 252 functions as a part of the gate insulator. As the insulator 252, it is preferable to use a barrier insulating film against oxygen. As the insulator 252, an insulator that can be used for the above-mentioned insulator 282 may be used. As the insulator 252, an insulator containing an oxide of one or both of aluminum and hafnium may be used. As the insulator, aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), an oxide containing hafnium and silicon (hafnium silicate) and the like can be used. In this embodiment, aluminum oxide is used as the insulator 252. In this case, the insulator 252 is an insulator having at least oxygen and aluminum.
  • the insulator 252 is provided in contact with the upper surface and the side surface of the oxide 230b, the side surface of the oxide 230a, the side surface of the insulator 224, and the upper surface of the insulator 222. That is, the region overlapping the oxide 230a, the oxide 230b, and the conductor 260 of the insulator 224 is covered with the insulator 252 in the cross section in the channel width direction. Thereby, when the heat treatment or the like is performed, the desorption of oxygen by the oxide 230a and the oxide 230b can be blocked by the insulator 252 having a barrier property against oxygen.
  • oxygen deficiency (VO) oxygen deficiency
  • VOH oxygen deficiency
  • the electrical characteristics of the transistor 200 can be improved and the reliability can be improved.
  • the insulator 280 and the insulator 250 contain an excessive amount of oxygen, it is possible to suppress the excessive supply of the oxygen to the oxide 230a and the oxide 230b. Therefore, it is possible to prevent the region 230ba and the region 230bb from being excessively oxidized through the region 230bc to cause a decrease in the on-current of the transistor 200 or a decrease in the field effect mobility.
  • the insulator 252 is provided in contact with the side surfaces of the conductor 242, the insulator 271, the insulator 275, and the insulator 280. Therefore, it is possible to reduce the oxidation of the side surface of the conductor 242 and the formation of an oxide film on the side surface. As a result, it is possible to suppress a decrease in the on-current of the transistor 200 or a decrease in the field effect mobility.
  • the insulator 252 needs to be provided in the opening formed in the insulator 280 or the like together with the insulator 254, the insulator 250, and the conductor 260. In order to miniaturize the transistor 200, it is preferable that the film thickness of the insulator 252 is thin.
  • the film thickness of the insulator 252 is 0.1 nm or more and 5.0 nm or less, preferably 0.5 nm or more and 3.0 nm or less, and more preferably 1.0 nm or more and 3.0 nm or less.
  • the insulator 252 may have a region having the above-mentioned film thickness at least in a part thereof.
  • the film thickness of the insulator 252 is preferably thinner than the film thickness of the insulator 250. In this case, the insulator 252 may have a region having a film thickness thinner than that of the insulator 250, at least in part.
  • the insulator 252 In order to form the insulator 252 with a thin film thickness as described above, it is preferable to form the insulator by using the ALD method.
  • the ALD method include a thermal ALD (Thermal ALD) method in which the reaction of the precursor and the reactor is performed only by thermal energy, and a PEALD method using a plasma-excited reactor. In the PEALD method, it may be preferable to use plasma because it is possible to form a film at a lower temperature.
  • the ALD method utilizes the characteristics of atoms, which are self-regulating properties, and can deposit atoms layer by layer, so ultra-thin film formation is possible, film formation into structures with a high aspect ratio is possible, pinholes, etc. It has the effects of being able to form a film with few defects, being able to form a film with excellent coverage, and being able to form a film at a low temperature. Therefore, the insulator 252 can be formed on the side surface of the opening formed in the insulator 280 or the like with good coverage and with a thin film thickness as described above.
  • the film provided by the ALD method may contain a large amount of impurities such as carbon as compared with the film provided by other film forming methods.
  • impurities such as carbon as compared with the film provided by other film forming methods.
  • SIMS Secondary Ion Mass Spectrometry
  • XPS X-ray Photoelectron Spectroscopy
  • AES Auger electron spectroscopy
  • the insulator 250 functions as a part of the gate insulator.
  • the insulator 250 is preferably arranged in contact with the upper surface of the insulator 252.
  • the insulator 250 includes silicon oxide, silicon oxide, silicon nitride, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, silicon oxide having holes, and the like. Can be used. In particular, silicon oxide and silicon nitride nitride are preferable because they are heat-stable. In this case, the insulator 250 is an insulator having at least oxygen and silicon.
  • the insulator 250 preferably has a reduced concentration of impurities such as water and hydrogen in the insulator 250.
  • the film thickness of the insulator 250 is preferably 1 nm or more and 20 nm or less, and more preferably 0.5 nm or more and 15.0 nm or less. In this case, the insulator 250 may have, at least in part, a region having the above-mentioned film thickness.
  • FIGS. 7A to 7D show a configuration in which the insulator 250 is a single layer
  • the present invention is not limited to this, and a laminated structure of two or more layers may be used.
  • the insulator 250 may have a two-layer laminated structure of the insulator 250a and the insulator 250b on the insulator 250a.
  • the lower insulator 250a is formed by using an insulator that easily permeates oxygen
  • the upper insulator 250b is a diffusion of oxygen. It is preferable to use an insulator having a function of suppressing the above. With such a configuration, oxygen contained in the insulator 250a can be suppressed from diffusing into the conductor 260. That is, it is possible to suppress a decrease in the amount of oxygen supplied to the oxide 230. Further, it is possible to suppress the oxidation of the conductor 260 by the oxygen contained in the insulator 250a.
  • the insulator 250a may be provided by using a material that can be used for the above-mentioned insulator 250, and the insulator 250b may be an insulator containing an oxide of one or both of aluminum and hafnium.
  • the insulator aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), an oxide containing hafnium and silicon (hafnium silicate) and the like can be used.
  • hafnium oxide is used as the insulator 250b.
  • the insulator 250b is an insulator having at least oxygen and hafnium.
  • the film thickness of the insulator 250b is 0.5 nm or more and 5.0 nm or less, preferably 1.0 nm or more and 5.0 nm or less, and more preferably 1.0 nm or more and 3.0 nm or less.
  • the insulator 250b may have, at least in part, a region having the above-mentioned film thickness.
  • an insulating material which is a high-k material having a high relative permittivity may be used for the insulator 250b.
  • the gate insulator By forming the gate insulator into a laminated structure of the insulator 250a and the insulator 250b, it is possible to obtain a laminated structure that is stable against heat and has a high relative permittivity. Therefore, it is possible to reduce the gate potential applied during transistor operation while maintaining the physical film thickness of the gate insulator. Further, it is possible to reduce the equivalent oxide film thickness (EOT) of the insulator that functions as a gate insulator. Therefore, the withstand voltage of the insulator 250 can be increased.
  • EOT equivalent oxide film thickness
  • the insulator 254 functions as a part of the gate insulator.
  • silicon nitride formed by the PEALD method may be used as the insulator 254.
  • the insulator 254 is an insulator having at least nitrogen and silicon.
  • the insulator 254 may further have a barrier property against oxygen. As a result, oxygen contained in the insulator 250 can be suppressed from diffusing into the conductor 260.
  • the insulator 254 needs to be provided in the opening formed in the insulator 280 or the like together with the insulator 252, the insulator 250, and the conductor 260. In order to miniaturize the transistor 200, it is preferable that the film thickness of the insulator 254 is thin.
  • the film thickness of the insulator 254 is 0.1 nm or more and 5.0 nm or less, preferably 0.5 nm or more and 3.0 nm or less, and more preferably 1.0 nm or more and 3.0 nm or less.
  • the insulator 254 may have, at least in part, a region having the above-mentioned film thickness.
  • the film thickness of the insulator 254 is preferably thinner than the film thickness of the insulator 250. In this case, the insulator 254 may have a region having a film thickness thinner than that of the insulator 250, at least in part.
  • the conductor 260 functions as the first gate electrode of the transistor 200.
  • the conductor 260 preferably has a conductor 260a and a conductor 260b arranged on the conductor 260a.
  • the conductor 260a is preferably arranged so as to wrap the bottom surface and the side surface of the conductor 260b.
  • the upper surface of the conductor 260 substantially coincides with the upper surface of the insulator 250.
  • the conductor 260 is shown as a two-layer structure of the conductor 260a and the conductor 260b in FIGS. 7B and 7C, it may be a single-layer structure or a laminated structure of three or more layers.
  • the conductor 260a it is preferable to use a conductive material having a function of suppressing the diffusion of impurities such as hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitrogen oxide molecule and copper atom.
  • a conductive material having a function of suppressing the diffusion of oxygen for example, at least one such as an oxygen atom and an oxygen molecule.
  • the conductor 260a has a function of suppressing the diffusion of oxygen, it is possible to suppress that the conductor 260b is oxidized by the oxygen contained in the insulator 250 and the conductivity is lowered.
  • the conductive material having a function of suppressing the diffusion of oxygen for example, titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • the conductor 260 also functions as wiring, it is preferable to use a conductor having high conductivity.
  • a conductor having high conductivity for example, as the conductor 260b, a conductive material containing tungsten, copper, or aluminum as a main component can be used.
  • the conductor 260b may have a laminated structure, for example, titanium or a laminated structure of titanium nitride and the conductive material.
  • the conductor 260 is self-aligned so as to fill the opening formed in the insulator 280 or the like.
  • the conductor 260 can be reliably arranged in the region between the conductor 242a and the conductor 242b without aligning the conductor 260.
  • the height is preferably lower than the height of the bottom surface of the oxide 230b.
  • the conductor 260 which functions as a gate electrode, covers the side surface and the upper surface of the channel forming region of the oxide 230b via an insulator 250 or the like, so that the electric field of the conductor 260 can be applied to the channel forming region of the oxide 230b. It becomes easier to act on the whole. Therefore, the on-current of the transistor 200 can be increased and the frequency characteristics can be improved.
  • the difference is 0 nm or more and 100 nm or less, preferably 3 nm or more and 50 nm or less, and more preferably 5 nm or more and 20 nm or less.
  • the insulator 280 is provided on the insulator 275, and an opening is formed in the region where the insulator 250 and the conductor 260 are provided. Further, the upper surface of the insulator 280 may be flattened.
  • the insulator 280 that functions as an interlayer film preferably has a low dielectric constant.
  • a material having a low dielectric constant as an interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • the insulator 280 is provided by using the same material as the insulator 216, for example.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • materials such as silicon oxide, silicon oxynitride, and silicon oxide having pores are preferable because they can easily form a region containing oxygen desorbed by heating.
  • the concentration of impurities such as water and hydrogen in the insulator 280 is reduced.
  • the insulator 280 may appropriately use an oxide containing silicon such as silicon oxide and silicon nitride nitride.
  • the insulator 282 preferably functions as a barrier insulating film that suppresses impurities such as water and hydrogen from diffusing into the insulator 280 from above, and preferably has a function of capturing impurities such as hydrogen. Further, the insulator 282 preferably functions as a barrier insulating film that suppresses the permeation of oxygen.
  • a metal oxide having an amorphous structure for example, an insulator such as aluminum oxide may be used. In this case, the insulator 282 is an insulator having at least oxygen and aluminum.
  • the insulator 282 which has a function of capturing impurities such as hydrogen in contact with the insulator 280 in the region sandwiched between the insulator 212 and the insulator 283, hydrogen contained in the insulator 280 and the like can be obtained. Impurities can be captured and the amount of hydrogen in the region can be kept constant. In particular, it is preferable to use aluminum oxide having an amorphous structure as the insulator 282 because hydrogen may be captured or fixed more effectively. This makes it possible to manufacture a transistor 200 having good characteristics and high reliability, and a semiconductor device.
  • the insulator 283 functions as a barrier insulating film that suppresses impurities such as water and hydrogen from diffusing into the insulator 280 from above.
  • the insulator 283 is placed on top of the insulator 282.
  • a nitride containing silicon such as silicon nitride or silicon nitride oxide.
  • silicon nitride formed by a sputtering method may be used as the insulator 283.
  • a silicon nitride film having a high density can be formed.
  • silicon nitride formed by the PEALD method or the CVD method may be further laminated on the silicon nitride formed by the sputtering method.
  • the conductor 240a and the conductor 240b it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component. Further, the conductor 240a and the conductor 240b may have a laminated structure.
  • the insulator 285, the insulator 283, the insulator 282, the insulator 280, the insulator 275, and the first conductor arranged in the vicinity of the insulator 271 are included in the first conductor.
  • a conductive material having a function of suppressing the permeation of impurities such as water and hydrogen For example, tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • the conductive material having a function of suppressing the permeation of impurities such as water and hydrogen may be used in a single layer or in a laminated manner. Further, impurities such as water and hydrogen contained in the layer above the insulator 283 can be suppressed from being mixed into the oxide 230 through the conductor 240a and the conductor 240b.
  • a barrier insulating film that can be used for the insulator 275 or the like may be used.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride may be used. Since the insulator 241a and the insulator 241b are provided in contact with the insulator 283, the insulator 282, and the insulator 271, impurities such as water and hydrogen contained in the insulator 280 and the like are contained in the conductor 240a and the conductor 240b. It is possible to prevent the oxide 230 from being mixed with the oxide 230. In particular, silicon nitride is suitable because it has a high blocking property against hydrogen. Further, it is possible to prevent oxygen contained in the insulator 280 from being absorbed by the conductor 240a and the conductor 240b.
  • the first insulator in contact with the inner wall of the opening such as the insulator 280 and the second insulator inside the insulator are against oxygen. It is preferable to use a barrier insulating film in combination with a barrier insulating film against hydrogen.
  • aluminum oxide formed by the ALD method may be used as the first insulator, and silicon nitride formed by the PEALD method may be used as the second insulator.
  • silicon nitride formed by the PEALD method may be used as the second insulator.
  • the conductor 246 (conductor 246a and conductor 246b) which is in contact with the upper surface of the conductor 240a and the upper surface of the conductor 240b and functions as wiring may be arranged.
  • the conductor 246 it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor may have a laminated structure, for example, titanium or titanium nitride may be laminated with the conductive material.
  • the conductor may be formed so as to be embedded in an opening provided in the insulator.
  • an insulator substrate for example, an insulator substrate, a semiconductor substrate, or a conductor substrate may be used.
  • the insulator substrate include a glass substrate, a quartz substrate, a sapphire substrate, a stabilized zirconia substrate (yttria stabilized zirconia substrate, etc.), a resin substrate, and the like.
  • the semiconductor substrate include a semiconductor substrate made of silicon and germanium, and a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, and gallium oxide.
  • the conductor substrate includes a graphite substrate, a metal substrate, an alloy substrate, a conductive resin substrate and the like.
  • the substrate having a metal nitride there are a substrate having a metal oxide, and the like.
  • a substrate in which a conductor or a semiconductor is provided in an insulator substrate a substrate in which a conductor or an insulator is provided in a semiconductor substrate, a substrate in which a semiconductor or an insulator is provided in a conductor substrate, and the like.
  • those on which an element is provided may be used.
  • Elements provided on the substrate include a capacitance element, a resistance element, a switch element, a light emitting element, a storage element, and the like.
  • Insulator examples include oxides having insulating properties, nitrides, nitride oxides, nitride oxides, metal oxides, metal oxide nitrides, metal nitride oxides and the like.
  • Examples of the insulator having a high specific dielectric constant include gallium oxide, hafnium oxide, zirconium oxide, oxides having aluminum and hafnium, nitride oxides having aluminum and hafnium, oxides having silicon and hafnium, silicon and hafnium. There are nitrides having oxides, or nitrides having silicon and hafnium.
  • Examples of the insulator having a low relative permittivity include silicon oxide, silicon oxide, silicon nitride, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and empty. There are silicon oxide with pores, resin, and the like.
  • the transistor using a metal oxide can stabilize the electrical characteristics of the transistor by surrounding it with an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen.
  • the insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, tantalum, and zirconium. Insulations containing, lanthanum, neodymium, hafnium, or tantalum may be used in a single layer or in layers.
  • an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen
  • Metal oxides such as tantalum oxide, and metal nitrides such as aluminum nitride, silicon nitride, and silicon nitride can be used.
  • the insulator that functions as a gate insulator is preferably an insulator having a region containing oxygen that is desorbed by heating.
  • the oxygen deficiency of the oxide 230 can be compensated by having the structure in which silicon oxide or silicon oxide having a region containing oxygen desorbed by heating is in contact with the oxide 230.
  • Conductors include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, berylium, indium, ruthenium, iridium, strontium, and lanthanum. It is preferable to use a metal element selected from the above, an alloy containing the above-mentioned metal element as a component, an alloy in which the above-mentioned metal element is combined, or the like.
  • tantalum nitride, titanium nitride, tungsten, a nitride containing titanium and aluminum, a nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, and the like are used. Is preferable.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a plurality of conductive layers formed of the above materials may be laminated and used.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element and a conductive material containing oxygen are combined.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element and a conductive material containing nitrogen are combined.
  • a laminated structure may be formed in which the above-mentioned material containing a metal element, a conductive material containing oxygen, and a conductive material containing nitrogen are combined.
  • a laminated structure in which the above-mentioned material containing a metal element and a conductive material containing oxygen are combined is used for the conductor functioning as a gate electrode.
  • a conductive material containing oxygen may be provided on the channel forming region side.
  • the conductor that functions as the gate electrode it is preferable to use a conductive material containing a metal element and oxygen contained in the metal oxide in which the channel is formed.
  • the above-mentioned conductive material containing a metal element and nitrogen may be used.
  • a conductive material containing nitrogen such as titanium nitride and tantalum nitride may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, and silicon were added.
  • Indium tin oxide may be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • Metal Oxide As the oxide 230, it is preferable to use a metal oxide (oxide semiconductor) that functions as a semiconductor.
  • a metal oxide oxide semiconductor
  • the metal oxide applicable to the oxide 230 according to the present invention will be described.
  • the metal oxide preferably contains at least indium or zinc. In particular, it preferably contains indium and zinc. In addition to them, it is preferable that aluminum, gallium, yttrium, tin and the like are contained. Further, one or more kinds selected from boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt and the like may be contained.
  • the metal oxide is an In-M-Zn oxide having indium, the element M, and zinc.
  • the element M is aluminum, gallium, yttrium, or tin.
  • Other elements applicable to the element M include boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt and the like.
  • the element M a plurality of the above-mentioned elements may be combined in some cases.
  • a metal oxide having nitrogen may also be collectively referred to as a metal oxide. Further, the metal oxide having nitrogen may be referred to as a metal oxynitride.
  • FIG. 9A is a diagram illustrating the classification of the crystal structure of an oxide semiconductor, typically IGZO (a metal oxide containing In, Ga, and Zn).
  • IGZO a metal oxide containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “Amorphous”, “Crystalline”, and “Crystal”.
  • Amorphous includes “completable amorphous”.
  • Crystalline includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned crystal) (excluding single crystal).
  • single crystal, poly crystal, and single crystal amorphous are excluded from the classification of "Crystalline”.
  • “Crystal” includes single crystal and poly crystal.
  • the structure in the thick frame shown in FIG. 9A is an intermediate state between "Amorphous” and “Crystal", and belongs to a new boundary region (New crystal line phase). .. That is, the structure can be rephrased as a structure completely different from the energetically unstable "Amorphous” and "Crystal".
  • the crystal structure of the film or substrate can be evaluated using an X-ray diffraction (XRD: X-Ray Diffraction) spectrum.
  • XRD X-ray diffraction
  • the GIXD method is also referred to as a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 9B is simply referred to as an XRD spectrum.
  • the thickness of the CAAC-IGZO film shown in FIG. 9B is 500 nm.
  • the horizontal axis is 2 ⁇ [deg. ], And the vertical axis is intensity [a. u. ].
  • a peak showing clear crystallinity is detected in the XRD spectrum of the CAAC-IGZO film.
  • the crystal structure of the film or the substrate can be evaluated by a diffraction pattern (also referred to as a microelectron diffraction pattern) observed by a micro electron diffraction method (NBED: Nano Beam Electron Diffraction).
  • NBED Nano Beam Electron Diffraction
  • the diffraction pattern of the CAAC-IGZO film is shown in FIG. 9C.
  • FIG. 9C is a diffraction pattern observed by the NBED in which the electron beam is incident parallel to the substrate.
  • electron diffraction is performed with the probe diameter set to 1 nm.
  • oxide semiconductors may be classified differently from FIG. 9A.
  • oxide semiconductors are divided into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • the non-single crystal oxide semiconductor include the above-mentioned CAAC-OS and nc-OS.
  • the non-single crystal oxide semiconductor includes a polycrystal oxide semiconductor, a pseudo-amorphous oxide semiconductor (a-like OS: atomous-like oxide semiconductor), an amorphous oxide semiconductor, and the like.
  • CAAC-OS CAAC-OS
  • nc-OS nc-OS
  • a-like OS the details of the above-mentioned CAAC-OS, nc-OS, and a-like OS will be described.
  • CAAC-OS is an oxide semiconductor having a plurality of crystal regions, the plurality of crystal regions having the c-axis oriented in a specific direction.
  • the specific direction is the thickness direction of the CAAC-OS film, the normal direction of the surface to be formed of the CAAC-OS film, or the normal direction of the surface of the CAAC-OS film.
  • the crystal region is a region having periodicity in the atomic arrangement. When the atomic arrangement is regarded as a lattice arrangement, the crystal region is also a region in which the lattice arrangement is aligned. Further, the CAAC-OS has a region in which a plurality of crystal regions are connected in the ab plane direction, and the region may have distortion.
  • the strain refers to a region in which a plurality of crystal regions are connected in which the orientation of the lattice arrangement changes between a region in which the lattice arrangement is aligned and a region in which another grid arrangement is aligned. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and not clearly oriented in the ab plane direction.
  • Each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystal region is less than 10 nm.
  • the size of the crystal region may be about several tens of nm.
  • CAAC-OS has indium (In) and oxygen. It tends to have a layered crystal structure (also referred to as a layered structure) in which a layer (hereinafter, In layer) and a layer having elements M, zinc (Zn), and oxygen (hereinafter, (M, Zn) layer) are laminated. There is. Indium and element M can be replaced with each other. Therefore, the (M, Zn) layer may contain indium. In addition, the In layer may contain the element M. The In layer may contain Zn.
  • the layered structure is observed as a grid image in, for example, a high-resolution TEM image.
  • the position of the peak indicating the c-axis orientation may vary depending on the type and composition of the metal elements constituting CAAC-OS.
  • a plurality of bright spots are observed in the electron diffraction pattern of the CAAC-OS film. Note that a certain spot and another spot are observed at point-symmetrical positions with the spot of the incident electron beam transmitted through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is based on a hexagonal lattice, but the unit lattice is not limited to a regular hexagon and may be a non-regular hexagon. Further, in the above strain, it may have a lattice arrangement such as a pentagon or a heptagon.
  • a clear grain boundary cannot be confirmed even in the vicinity of strain. That is, it can be seen that the formation of grain boundaries is suppressed by the distortion of the lattice arrangement. This is because CAAC-OS can tolerate distortion due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction and the bond distance between the atoms changes due to the replacement of metal atoms. it is conceivable that.
  • CAAC-OS for which no clear crystal grain boundary is confirmed, is one of the crystalline oxides having a crystal structure suitable for the semiconductor layer of the transistor.
  • a configuration having Zn is preferable.
  • In-Zn oxide and In-Ga-Zn oxide are more suitable than In oxide because they can suppress the generation of grain boundaries.
  • CAAC-OS is an oxide semiconductor with high crystallinity and no clear grain boundaries can be confirmed. Therefore, it can be said that CAAC-OS is unlikely to cause a decrease in electron mobility due to grain boundaries. Further, since the crystallinity of the oxide semiconductor may be deteriorated due to the mixing of impurities, the generation of defects, etc., CAAC-OS can be said to be an oxide semiconductor having few impurities and defects (oxygen deficiency, etc.). Therefore, the oxide semiconductor having CAAC-OS has stable physical properties. Therefore, the oxide semiconductor having CAAC-OS is resistant to heat and has high reliability. CAAC-OS is also stable against high temperatures (so-called thermal budgets) in the manufacturing process. Therefore, if CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be expanded.
  • nc-OS has periodicity in the atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less).
  • nc-OS has tiny crystals. Since the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also referred to as a nanocrystal.
  • nc-OS has no regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • nc-OS may be indistinguishable from a-like OS or amorphous oxide semiconductor depending on the analysis method.
  • a peak indicating crystallinity is not detected in the Out-of-plane XRD measurement using a ⁇ / 2 ⁇ scan.
  • electron beam diffraction also referred to as selected area electron diffraction
  • a diffraction pattern such as a halo pattern is performed. Is observed.
  • electron diffraction also referred to as nanobeam electron diffraction
  • an electron beam having a probe diameter for example, 1 nm or more and 30 nm or less
  • An electron diffraction pattern in which a plurality of spots are observed in a ring-shaped region centered on a direct spot may be acquired.
  • the a-like OS is an oxide semiconductor having a structure between nc-OS and an amorphous oxide semiconductor.
  • the a-like OS has a void or low density region. That is, a-like OS has lower crystallinity than nc-OS and CAAC-OS. In addition, a-like OS has a higher hydrogen concentration in the membrane than nc-OS and CAAC-OS.
  • CAC-OS relates to the material composition.
  • CAC-OS is, for example, a composition of a material in which the elements constituting the metal oxide are unevenly distributed in a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or in the vicinity thereof.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size in the vicinity thereof.
  • the mixed state is also called a mosaic shape or a patch shape.
  • the CAC-OS has a structure in which the material is separated into a first region and a second region to form a mosaic, and the first region is distributed in the film (hereinafter, also referred to as a cloud shape). It is said.). That is, the CAC-OS is a composite metal oxide having a structure in which the first region and the second region are mixed.
  • the atomic number ratios of In, Ga, and Zn to the metal elements constituting CAC-OS in the In-Ga-Zn oxide are expressed as [In], [Ga], and [Zn], respectively.
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region in which [Ga] is larger than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region in which indium oxide, indium zinc oxide, or the like is the main component.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as a main component. That is, the first region can be rephrased as a region containing In as a main component. Further, the second region can be rephrased as a region containing Ga as a main component.
  • a region containing In as a main component (No. 1) by EDX mapping acquired by using energy dispersive X-ray spectroscopy (EDX: Energy Dispersive X-ray spectroscopy). It can be confirmed that the region (1 region) and the region containing Ga as a main component (second region) have a structure in which they are unevenly distributed and mixed.
  • EDX Energy Dispersive X-ray spectroscopy
  • the conductivity caused by the first region and the insulating property caused by the second region act in a complementary manner to switch the switching function (On / Off function).
  • the CAC-OS has a conductive function in a part of the material and an insulating function in a part of the material, and has a function as a semiconductor in the whole material. By separating the conductive function and the insulating function, both functions can be maximized. Therefore, by using CAC-OS for the transistor, high on -current (Ion), high field effect mobility ( ⁇ ), and good switching operation can be realized.
  • Oxide semiconductors have various structures, and each has different characteristics.
  • the oxide semiconductor of one aspect of the present invention has two or more of amorphous oxide semiconductor, polycrystalline oxide semiconductor, a-like OS, CAC-OS, nc-OS, and CAAC-OS. You may.
  • the oxide semiconductor as a transistor, a transistor with high field effect mobility can be realized. In addition, a highly reliable transistor can be realized.
  • the carrier concentration in the channel formation region of the oxide semiconductor is 1 ⁇ 10 17 cm -3 or less, preferably 1 ⁇ 10 15 cm -3 or less, more preferably 1 ⁇ 10 13 cm -3 or less, and more preferably 1 ⁇ . It is 10 11 cm -3 or less, more preferably 1 ⁇ 10 10 cm -3 or less, and 1 ⁇ 10 -9 cm -3 or more.
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density is referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • An oxide semiconductor having a low carrier concentration may be referred to as a high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor.
  • the trap level density may also be low.
  • the charge captured at the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel forming region is formed in an oxide semiconductor having a high trap level density may have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon and carbon in the channel formation region of the oxide semiconductor and the concentration of silicon or carbon near the interface with the channel formation region of the oxide semiconductor is 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • defect levels may be formed and carriers may be generated. Therefore, a transistor using an oxide semiconductor containing an alkali metal or an alkaline earth metal tends to have a normally-on characteristic. Therefore, the concentration of the alkali metal or alkaline earth metal in the channel formation region of the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less. ..
  • the nitrogen concentration in the channel formation region of the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms / cm 3 , preferably 5 ⁇ 10 18 atoms / cm 3 or less, more preferably 1 ⁇ 10 18 atoms. / Cm 3 or less, more preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • hydrogen contained in an oxide semiconductor reacts with oxygen bonded to a metal atom to become water, which may form an oxygen deficiency.
  • oxygen deficiency When hydrogen enters the oxygen deficiency, electrons that are carriers may be generated.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing hydrogen tends to have a normally-on characteristic. Therefore, it is preferable that hydrogen in the channel forming region of the oxide semiconductor is reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 5 ⁇ 10 19 atoms / cm 3 , more preferably 1 ⁇ 10. It should be less than 19 atoms / cm 3 , more preferably less than 5 ⁇ 10 18 atoms / cm 3 , and even more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • the semiconductor material that can be used for the oxide 230 is not limited to the above-mentioned metal oxide.
  • a semiconductor material having a bandgap (a semiconductor material that is not a zero-gap semiconductor) may be used.
  • a semiconductor of a simple substance element such as silicon, a compound semiconductor such as gallium arsenide, a layered substance (also referred to as an atomic layer material, a two-dimensional material, etc.) that functions as a semiconductor, and the like as a semiconductor material.
  • the layered substance is a general term for a group of materials having a layered crystal structure.
  • a layered crystal structure is a structure in which layers formed by covalent or ionic bonds are laminated via bonds that are weaker than covalent or ionic bonds, such as van der Waals forces.
  • the layered material has high electrical conductivity in the unit layer, that is, high two-dimensional electrical conductivity.
  • Chalcogenides are compounds containing chalcogens. Chalcogen is a general term for elements belonging to Group 16, and includes oxygen, sulfur, selenium, tellurium, polonium, and livermorium. Examples of chalcogenides include transition metal chalcogenides and group 13 chalcogenides.
  • oxide 230 for example, it is preferable to use a transition metal chalcogenide that functions as a semiconductor.
  • Specific transition metal chalcogenides applicable as oxide 230 include molybdenum sulfide (typically MoS 2 ), tungstenized molybdenum (typically MoSe 2 ), and molybdenum tellurium (typically MoTe 2 ).
  • Tungsten disulfide typically WS 2
  • tungsten serene typically WSe 2
  • tungsten tellurium typically WTe 2
  • hafnium sulfide typically HfS 2
  • hafnium serene typically
  • Typical examples include HfSe 2 ), zirconium sulfide (typically ZrS 2 ), and zirconium selenium (typically ZrSe 2 ).
  • a in each figure shows a top view.
  • B in each figure is a cross-sectional view corresponding to the portion indicated by the alternate long and short dash line of A1-A2 shown in A in each figure, and is also a cross-sectional view in the channel length direction of the transistor 200.
  • C in each figure is a cross-sectional view corresponding to the portion indicated by the alternate long and short dash line in A3 to A4 in each figure, and is also a cross-sectional view in the channel width direction of the transistor 200.
  • D in each figure is a cross-sectional view of a portion shown by a dotted chain line of A5-A6 in A in each figure. In the top view of A in each figure, some elements are omitted for the purpose of clarifying the figure.
  • the insulating material for forming the insulator, the conductive material for forming the conductor, or the semiconductor material for forming the semiconductor is the sputtering method, the CVD method, the MBE method, the PLD method, and the ALD method. Etc. can be used as appropriate to form a film.
  • the sputtering method includes an RF sputtering method that uses a high-frequency power supply as a sputtering power supply, a DC sputtering method that uses a DC power supply, and a pulse DC sputtering method that changes the voltage applied to the electrodes in a pulsed manner.
  • the RF sputtering method is mainly used when forming an insulating film
  • the DC sputtering method is mainly used when forming a metal conductive film.
  • the pulse DC sputtering method is mainly used when a compound such as an oxide, a nitride, or a carbide is formed into a film by the reactive sputtering method.
  • the CVD method can be classified into a plasma CVD (PECVD) method using plasma, a thermal CVD (TCVD: Thermal CVD) method using heat, an optical CVD (PhotoCVD) method using light, and the like. Further, it can be divided into a metal CVD (MCVD: Metall CVD) method and an organometallic CVD (MOCVD: Metalorganic CVD) method depending on the raw material gas used.
  • PECVD plasma CVD
  • TCVD Thermal CVD
  • PhotoCVD PhotoCVD
  • MCVD Metal CVD
  • MOCVD Metalorganic CVD
  • the plasma CVD method can obtain a high quality film at a relatively low temperature. Further, since the thermal CVD method does not use plasma, it is a film forming method capable of reducing plasma damage to the object to be processed. For example, wiring, electrodes, elements (transistors, capacitive elements, etc.) included in a semiconductor device may be charged up by receiving electric charges from plasma. At this time, the accumulated electric charge may destroy the wiring, electrodes, elements, and the like included in the semiconductor device. On the other hand, in the case of the thermal CVD method that does not use plasma, such plasma damage does not occur, so that the yield of the semiconductor device can be increased. Further, in the thermal CVD method, plasma damage during film formation does not occur, so that a film having few defects can be obtained.
  • thermal ALD Thermal ALD
  • PEALD plasma-excited reactor
  • the CVD method and ALD method are different from the sputtering method in which particles emitted from a target or the like are deposited. Therefore, it is a film forming method that is not easily affected by the shape of the object to be treated and has good step coverage.
  • the ALD method has excellent step covering property and excellent thickness uniformity, and is therefore suitable for covering the surface of an opening having a high aspect ratio.
  • the ALD method since the ALD method has a relatively slow film forming speed, it may be preferable to use it in combination with another film forming method such as a CVD method having a high film forming speed.
  • a film having an arbitrary composition can be formed depending on the flow rate ratio of the raw material gas.
  • a film having a continuously changed composition can be formed by changing the flow rate ratio of the raw material gas while forming the film.
  • the time required for film formation is shortened because it does not require time for transport or pressure adjustment as compared with the case of forming a film using multiple film forming chambers. can do. Therefore, it may be possible to increase the productivity of the semiconductor device.
  • a film having an arbitrary composition can be formed by introducing a plurality of different types of precursors at the same time or by controlling the number of cycles of each precursor by controlling a plurality of different types of precursors.
  • a substrate (not shown) is prepared, and an insulator 212 is formed on the substrate (see FIGS. 13A to 13D).
  • the film formation of the insulator 212 is preferably performed by using a sputtering method.
  • a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 212 can be reduced.
  • the film formation of the insulator 212 is not limited to the sputtering method, and a CVD method, an MBE method, a PLD method, an ALD method, or the like may be appropriately used.
  • silicon nitride is formed as the insulator 212 by a pulse DC sputtering method using a silicon target in an atmosphere containing nitrogen gas.
  • a pulse DC sputtering method it is possible to suppress the generation of particles due to the arching of the target surface, so that the film thickness distribution can be made more uniform.
  • the pulse voltage it is possible to make the rise and fall of the discharge steeper than the high frequency voltage. As a result, electric power can be supplied to the electrodes more efficiently to improve the sputtering rate and the film quality.
  • an insulator such as silicon nitride that is difficult for impurities such as water and hydrogen to permeate it is possible to suppress the diffusion of impurities such as water and hydrogen contained in the layer below the insulator 212. Further, by using an insulator such as silicon nitride that is difficult for copper to permeate as the insulator 212, even if a metal such as copper that easily diffuses is used for the conductor in the layer below the insulator 212 (not shown), the metal is used. Can be prevented from diffusing upward through the insulator 212.
  • the insulator 214 is formed on the insulator 212 (see FIGS. 13A to 13D).
  • the film formation of the insulator 214 is preferably performed by using a sputtering method.
  • a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 214 can be reduced.
  • the film formation of the insulator 214 is not limited to the sputtering method, and a CVD method, an MBE method, a PLD method, an ALD method, or the like may be appropriately used.
  • aluminum oxide is formed as the insulator 214 by a pulse DC sputtering method using an aluminum target in an atmosphere containing oxygen gas.
  • the pulse DC sputtering method By using the pulse DC sputtering method, the film thickness distribution can be made more uniform, and the sputtering rate and the film quality can be improved.
  • RF (Radio Frequency) power may be applied to the substrate.
  • the amount of oxygen injected into the layer below the insulator 214 can be controlled by the magnitude of the RF power applied to the substrate.
  • the RF power shall be 0 W / cm 2 or more and 1.86 W / cm 2 or less. That is, the amount of oxygen suitable for the characteristics of the transistor can be changed and injected by the RF power at the time of forming the insulator 214. Therefore, it is possible to inject an amount of oxygen suitable for improving the reliability of the transistor.
  • the RF frequency is preferably 10 MHz or higher. Typically, it is 13.56 MHz. The higher the RF frequency, the
  • the insulator 214 it is preferable to use a metal oxide having an amorphous structure, for example, aluminum oxide, which has a high function of capturing hydrogen and fixing hydrogen. As a result, hydrogen contained in the insulator 216 or the like can be captured or fixed, and the hydrogen can be prevented from diffusing into the oxide 230.
  • a metal oxide having an amorphous structure or aluminum oxide having an amorphous structure as the insulator 214 because hydrogen may be captured or fixed more effectively. This makes it possible to manufacture a transistor 200 having good characteristics and high reliability, and a semiconductor device.
  • the insulator 216 is formed on the insulator 214.
  • the film formation of the insulator 216 is preferably performed by using a sputtering method.
  • a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 216 can be reduced.
  • the film formation of the insulator 216 is not limited to the sputtering method, and a CVD method, an MBE method, a PLD method, an ALD method, or the like may be appropriately used.
  • silicon oxide is formed as the insulator 216 by a pulse DC sputtering method using a silicon target in an atmosphere containing oxygen gas.
  • the pulse DC sputtering method By using the pulse DC sputtering method, the film thickness distribution can be made more uniform, and the sputtering rate and the film quality can be improved.
  • the insulator 212, the insulator 214, and the insulator 216 are continuously formed without being exposed to the atmosphere.
  • a multi-chamber type film forming apparatus may be used.
  • the insulator 212, the insulator 214, and the insulator 216 are formed by reducing the amount of hydrogen in the film, and further, the amount of hydrogen mixed in the film between the film forming steps is reduced. Can be done.
  • an opening reaching the insulator 214 is formed in the insulator 216.
  • the opening also includes, for example, a groove, a slit, and the like. Further, the area where the opening is formed may be referred to as an opening. Although wet etching may be used to form the openings, it is preferable to use dry etching for microfabrication.
  • the insulator 214 it is preferable to select an insulator that functions as an etching stopper film when the insulator 216 is etched to form a groove. For example, when silicon oxide or silicon oxide nitride is used for the insulator 216 forming the groove, silicon nitride, aluminum oxide, or hafnium oxide may be used for the insulator 214.
  • a capacitively coupled plasma (CCP: Capacitively Coupled Plasma) etching apparatus having parallel plate type electrodes can be used.
  • the capacitive coupling type plasma etching apparatus having a parallel plate type electrode may be configured to apply a high frequency voltage to one of the parallel plate type electrodes. Alternatively, a plurality of different high frequency voltages may be applied to one of the parallel plate type electrodes. Alternatively, a high frequency voltage having the same frequency may be applied to each of the parallel plate type electrodes. Alternatively, a high frequency voltage having a different frequency may be applied to each of the parallel plate type electrodes.
  • a dry etching apparatus having a high-density plasma source can be used. As the dry etching apparatus having a high-density plasma source, for example, an inductively coupled plasma (ICP: Inductively Coupled Plasma) etching apparatus or the like can be used.
  • ICP Inductively Coupled Plasma
  • a conductive film to be a conductor 205a is formed. It is desirable that the conductive film to be the conductor 205a contains a conductor having a function of suppressing the permeation of oxygen.
  • a conductor having a function of suppressing the permeation of oxygen For example, tantalum nitride, tungsten nitride, titanium nitride and the like can be used. Alternatively, it can be a laminated film of a conductor having a function of suppressing the permeation of oxygen and a tantalum, tungsten, titanium, molybdenum, aluminum, copper or molybdenum tungsten alloy.
  • the film formation of the conductive film to be the conductor 205a can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • titanium nitride is formed as a conductive film to be the conductor 205a.
  • a metal nitride in the lower layer of the conductor 205b, it is possible to suppress the oxidation of the conductor 205b by the insulator 216 or the like. Further, even if a metal that easily diffuses such as copper is used as the conductor 205b, it is possible to prevent the metal from diffusing out from the conductor 205a.
  • a conductive film to be the conductor 205b is formed.
  • the conductive film serving as the conductor 205b tantalum, tungsten, titanium, molybdenum, aluminum, copper, molybdenum-tungsten alloy or the like can be used.
  • the film formation of the conductive film can be performed by using a plating method, a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • tungsten is formed as a conductive film to be the conductor 205b.
  • a part of the conductive film to be the conductor 205a and a part of the conductive film to be the conductor 205b is removed, and the insulator 216 is exposed (see FIGS. 13A to 13D).
  • the conductor 205a and the conductor 205b remain only in the opening.
  • a part of the insulator 216 may be removed by the CMP treatment.
  • the insulator 222 is formed on the insulator 216 and the conductor 205 (see FIGS. 14A to 14D).
  • the insulator 222 it is preferable to form an insulator containing an oxide of one or both of aluminum and hafnium.
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate) and the like.
  • hafnium zirconium oxide Insulators containing oxides of one or both of aluminum and hafnium have barrier properties against oxygen, hydrogen, and water.
  • the insulator 222 has a barrier property against hydrogen and water, hydrogen and water contained in the structure provided around the transistor 200 are suppressed from diffusing into the inside of the transistor 200 through the insulator 222. , The formation of oxygen deficiency in the oxide 230 can be suppressed.
  • the film formation of the insulator 222 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • hafnium oxide is formed as the insulator 222 by using the ALD method.
  • the first embodiment can be referred to.
  • the heat treatment may be performed at 250 ° C. or higher and 650 ° C. or lower, preferably 300 ° C. or higher and 500 ° C. or lower, and more preferably 320 ° C. or higher and 450 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more.
  • the oxygen gas may be about 20%.
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, and then in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas to supplement the desorbed oxygen. May be.
  • the gas used in the above heat treatment is highly purified.
  • the amount of water contained in the gas used in the heat treatment may be 1 ppb or less, preferably 0.1 ppb or less, and more preferably 0.05 ppb or less.
  • the treatment is performed at a temperature of 400 ° C. for 1 hour with the flow rate ratio of nitrogen gas and oxygen gas set to 4 slm: 1 slm.
  • impurities such as water and hydrogen contained in the insulator 222 can be removed.
  • an oxide containing hafnium is used as the insulator 222, a part of the insulator 222 may be crystallized by the heat treatment.
  • the heat treatment can be performed at a timing such as after the film formation of the insulator 224 is performed.
  • an insulating film 224A is formed on the insulator 222 (see FIGS. 14A to 14D).
  • the insulating film 224A can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • silicon oxide is formed as the insulating film 224A by using a sputtering method.
  • a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulating film 224A can be reduced. Since the insulating film 224A comes into contact with the oxide 230a in a later step, it is preferable that the hydrogen concentration is reduced in this way.
  • the oxide film 230A and the oxide film 230B are formed in this order on the insulating film 224A (see FIGS. 14A to 14D). It is preferable that the oxide film 230A and the oxide film 230B are continuously formed without being exposed to the atmospheric environment. By forming the film without opening it to the atmosphere, it is possible to prevent impurities or moisture from the atmospheric environment from adhering to the oxide film 230A and the oxide film 230B, and the vicinity of the interface between the oxide film 230A and the oxide film 230B can be prevented. Can be kept clean.
  • the oxide film 230A and the oxide film 230B can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the film formation of the oxide film 230A and the oxide film 230B is preferable because a film having a uniform thickness can be formed even in a groove or an opening having a large aspect ratio by using the ALD method.
  • the sputtering method is used to form the oxide film 230A and the oxide film 230B.
  • the oxide film 230A and the oxide film 230B are formed by a sputtering method
  • oxygen or a mixed gas of oxygen and a rare gas is used as the sputtering gas.
  • excess oxygen in the oxide film formed can be increased.
  • the above oxide film is formed by a sputtering method
  • the above In—M—Zn oxide target or the like can be used.
  • the proportion of oxygen contained in the sputtering gas may be 70% or more, preferably 80% or more, and more preferably 100%.
  • the oxide film 230B is formed by a sputtering method, if the ratio of oxygen contained in the sputtering gas is more than 30% and 100% or less, preferably 70% or more and 100% or less, the oxygen excess type oxidation is performed. A physical semiconductor is formed. Transistors using oxygen-rich oxide semiconductors in the channel formation region can obtain relatively high reliability. However, one aspect of the present invention is not limited to this.
  • the oxide film 230B is formed by a sputtering method and the ratio of oxygen contained in the sputtering gas is 1% or more and 30% or less, preferably 5% or more and 20% or less, an oxygen-deficient oxide semiconductor is formed. To. Transistors using oxygen-deficient oxide semiconductors in the channel formation region can obtain relatively high field-effect mobilities. Further, the crystallinity of the oxide film can be improved by forming a film while heating the substrate.
  • Each oxide film may be formed according to the characteristics required for the oxide 230a and the oxide 230b by appropriately selecting the film forming conditions and the atomic number ratio.
  • the insulating film 224A, the oxide film 230A, and the oxide film 230B are formed by a sputtering method without being exposed to the atmosphere.
  • a multi-chamber type film forming apparatus may be used. As a result, it is possible to reduce the mixing of hydrogen into the insulating film 224A, the oxide film 230A, and the oxide film 230B between the film forming steps.
  • the heat treatment may be performed in a temperature range in which the oxide film 230A and the oxide film 230B do not crystallize, and may be performed at 250 ° C. or higher and 650 ° C. or lower, preferably 400 ° C. or higher and 600 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more.
  • the oxygen gas may be about 20%.
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, and then in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas to supplement the desorbed oxygen. May be.
  • the gas used in the above heat treatment is highly purified.
  • the amount of water contained in the gas used in the heat treatment may be 1 ppb or less, preferably 0.1 ppb or less, and more preferably 0.05 ppb or less.
  • the flow rate ratio of nitrogen gas and oxygen gas is set to 4 slm: 1 slm, and the treatment is performed at a temperature of 400 ° C. for 1 hour.
  • impurities such as carbon, water, and hydrogen in the oxide film 230A and the oxide film 230B
  • the crystallinity of the oxide film 230B can be improved, and a denser and more dense structure can be obtained.
  • the crystal region in the oxide film 230A and the oxide film 230B can be increased, and the in-plane variation of the crystal region in the oxide film 230A and the oxide film 230B can be reduced. Therefore, in-plane variation in the electrical characteristics of the transistor 200 can be reduced.
  • hydrogen in the insulator 216, the insulating film 224A, the oxide film 230A and the oxide film 230B moves to the insulator 222 and is absorbed into the insulator 222.
  • hydrogen in the insulator 216, the insulating film 224A, the oxide film 230A, and the oxide film 230B diffuses into the insulator 222. Therefore, the hydrogen concentration of the insulator 222 increases, but the hydrogen concentration in the insulator 216, the insulating film 224A, the oxide film 230A, and the oxide film 230B decreases.
  • the insulating film 224A functions as a gate insulator of the transistor 200, and the oxide film 230A and the oxide film 230B function as a channel forming region of the transistor 200. Therefore, the transistor 200 having the insulating film 224A, the oxide film 230A, and the oxide film 230B having the reduced hydrogen concentration is preferable because it has good reliability.
  • a conductive film 242A is formed on the oxide film 230B (see FIGS. 14A to 14D).
  • the film formation of the conductive film 242A can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a sputtering method for example, as the conductive film 242A, tantalum nitride may be formed by using a sputtering method.
  • the heat treatment may be performed before the film formation of the conductive film 242A.
  • the heat treatment may be performed under reduced pressure to continuously form a conductive film 242A without exposure to the atmosphere.
  • the water and hydrogen adsorbed on the surface of the oxide film 230B can be removed, and the water concentration and the hydrogen concentration in the oxide film 230A and the oxide film 230B can be further reduced.
  • the temperature of the heat treatment is preferably 100 ° C. or higher and 400 ° C. or lower. In this embodiment, the temperature of the heat treatment is set to 200 ° C.
  • an insulating film 271A is formed on the conductive film 242A (see FIGS. 14A to 14D).
  • the insulating film 271A can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • As the insulating film 271A it is preferable to use an insulating film having a function of suppressing the permeation of oxygen.
  • aluminum oxide or silicon nitride may be formed as the insulating film 271A by a sputtering method.
  • the conductive film 242A and the insulating film 271A are formed by a sputtering method without being exposed to the atmosphere.
  • a multi-chamber type film forming apparatus may be used.
  • the conductive film 242A and the insulating film 271A can be formed by reducing the amount of hydrogen in the film, and further, it is possible to reduce the mixing of hydrogen in the film between each film forming step.
  • the film to be the hard mask may be continuously formed without being exposed to the atmosphere.
  • the insulating film 224A, the oxide film 230A, the oxide film 230B, the conductive film 242A, and the insulating film 271A are processed into an island shape by using a lithography method to form an insulator 224, an oxide 230a, an oxide 230b, and a conductive film.
  • a layer 242B and an insulating layer 271B are formed (see FIGS. 15A to 15D).
  • the insulator 224, the oxide 230a, the oxide 230b, the conductive layer 242B, and the insulating layer 271B are formed so that at least a part thereof overlaps with the conductor 205.
  • a dry etching method or a wet etching method can be used. Processing by the dry etching method is suitable for microfabrication. Further, the insulating film 224A, the oxide film 230A, the oxide film 230B, the conductive film 242A, and the insulating film 271A may be processed under different conditions.
  • the resist is first exposed through a mask. Next, the exposed area is removed or left with a developer to form a resist mask. Next, a conductor, a semiconductor, an insulator, or the like can be processed into a desired shape by etching the resist mask.
  • a resist mask may be formed by exposing the resist using KrF excimer laser light, ArF excimer laser light, EUV (Extreme Ultraviolet) light, or the like. Further, an immersion technique may be used in which a liquid (for example, water) is filled between the substrate and the projection lens for exposure. Further, instead of the above-mentioned light, an electron beam or an ion beam may be used.
  • the resist mask can be removed by performing a dry etching process such as ashing, performing a wet etching process, performing a wet etching process after the dry etching process, or performing a dry etching process after the wet etching process.
  • a dry etching process such as ashing, performing a wet etching process, performing a wet etching process after the dry etching process, or performing a dry etching process after the wet etching process.
  • a hard mask made of an insulator or a conductor may be used under the resist mask.
  • a hard mask an insulating film or a conductive film to be a hard mask material is formed on the conductive film 242A, a resist mask is formed on the insulating film or a conductive film, and the hard mask material is etched to form a hard mask having a desired shape. can do.
  • Etching of the conductive film 242A or the like may be performed after removing the resist mask, or may be performed while leaving the resist mask. In the latter case, the resist mask may disappear during etching.
  • the hard mask may be removed by etching after etching the conductive film 242A or the like.
  • the material of the hard mask does not affect the post-process or can be used in the post-process, it is not always necessary to remove the hard mask.
  • the insulating layer 271B is used as a hard mask.
  • the conductive layer 242B does not have a curved surface between the side surface and the upper surface as shown in FIGS. 15B to 15D.
  • the conductor 242a and the conductor 242b shown in FIGS. 7B and 7D have a square end at the intersection of the side surface and the upper surface. Since the end portion where the side surface and the upper surface of the conductor 242 intersect is angular, the cross-sectional area of the conductor 242 becomes larger than that in the case where the end portion has a curved surface. As a result, the resistance of the conductor 242 is reduced, so that the on-current of the transistor 200 can be increased.
  • the cross sections of the insulator 224, the oxide 230a, the oxide 230b, the conductive layer 242B, and the insulating layer 271B may have a tapered shape.
  • the tapered shape refers to a shape in which at least a part of the side surface of the structure is provided so as to be inclined with respect to the substrate surface.
  • the angle formed by the inclined side surface and the substrate surface (hereinafter, may be referred to as a taper angle) is less than 90 °.
  • the insulator 224, the oxide 230a, the oxide 230b, the conductive layer 242B, and the insulating layer 271B may have, for example, a taper angle of 60 ° or more and less than 90 °.
  • the present invention is not limited to the above, and the side surfaces of the insulator 224, the oxide 230a, the oxide 230b, the conductive layer 242B, and the insulating layer 271B may be configured to be substantially perpendicular to the upper surface of the insulator 222. With such a configuration, when a plurality of transistors 200 are provided, it is possible to reduce the area and increase the density.
  • the by-products generated in the etching step may be formed in layers on the side surfaces of the insulator 224, the oxide 230a, the oxide 230b, the conductive layer 242B, and the insulating layer 271B.
  • the layered by-product will be formed between the insulator 224, the oxide 230a, the oxide 230b, the conductive layer 242B, and the insulating layer 271B, and the insulator 275. Therefore, it is preferable to remove the layered by-product formed in contact with the upper surface of the insulator 222.
  • the insulator 275 is formed by covering the insulator 224, the oxide 230a, the oxide 230b, the conductive layer 242B, and the insulating layer 271B (see FIGS. 16A to 16D).
  • the insulator 275 is in close contact with the upper surface of the insulator 222 and the side surface of the insulator 224.
  • the film formation of the insulator 275 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • As the insulator 275 it is preferable to use an insulating film having a function of suppressing the permeation of oxygen.
  • the insulator 275 aluminum oxide may be formed into a film by a sputtering method, and silicon nitride may be formed on the aluminum oxide by a PEALD method.
  • the function of suppressing the diffusion of impurities such as water and hydrogen and oxygen may be improved.
  • the oxide 230a, the oxide 230b, and the conductive layer 242B can be covered with the insulator 275 and the insulating layer 271B having a function of suppressing the diffusion of oxygen. This makes it possible to reduce the direct diffusion of oxygen from the insulator 280 or the like into the insulator 224, the oxide 230a, the oxide 230b, and the conductive layer 242B in a later step.
  • an insulating film to be the insulator 280 is formed on the insulator 275.
  • the insulating film can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a silicon oxide film may be formed by using a sputtering method.
  • the insulator 280 containing excess oxygen can be formed by forming the insulating film to be the insulator 280 in an atmosphere containing oxygen by a sputtering method. Further, by using a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 280 can be reduced.
  • heat treatment may be performed before the film formation of the insulating film.
  • the heat treatment may be performed under reduced pressure to continuously form the insulating film without exposing it to the atmosphere.
  • the water and hydrogen adsorbed on the surface of the insulator 275 and the like are removed, and the water concentration and the hydrogen concentration in the oxide 230a, the oxide 230b, and the insulator 224 are further reduced. be able to.
  • the above-mentioned heat treatment conditions can be used for the heat treatment.
  • the insulating film to be the insulator 280 is subjected to CMP treatment to form an insulator 280 having a flat upper surface (see FIGS. 16A to 16D).
  • silicon nitride may be formed on the insulator 280 by, for example, a sputtering method, and CMP treatment may be performed until the silicon nitride reaches the insulator 280.
  • a part of the insulator 280, a part of the insulator 275, a part of the insulating layer 271B, and a part of the conductive layer 242B are processed to form an opening reaching the oxide 230b.
  • the opening is preferably formed so as to overlap the conductor 205.
  • an insulator 271a, an insulator 271b, a conductor 242a, and a conductor 242b are formed (see FIGS. 17A to 17D).
  • the side surfaces of the insulator 280, the insulator 275, the insulator 271, and the conductor 242 may have a tapered shape.
  • the taper angle of the insulator 280 may be larger than the taper angle of the conductor 242.
  • the upper portion of the oxide 230b may be removed when the opening is formed.
  • a dry etching method or a wet etching method can be used for processing a part of the insulator 280, a part of the insulator 275, a part of the insulating layer 271B, and a part of the conductive layer 242B.
  • Processing by the dry etching method is suitable for microfabrication. Further, the processing may be performed under different conditions. For example, a part of the insulator 280 is processed by a dry etching method, a part of the insulator 275 and a part of the insulating layer 271B are processed by a wet etching method, and a part of the conductive layer 242B is processed by a dry etching method. You may.
  • impurities may adhere to the side surface of the oxide 230a, the upper surface and the side surface of the oxide 230b, the side surface of the conductor 242, the side surface of the insulator 280, or the diffusion of the impurities into the inside thereof.
  • a step of removing such impurities may be performed. Further, the dry etching may form a damaged region on the surface of the oxide 230b. Such damaged areas may be removed.
  • the impurities include an insulator 280, an insulator 275, a part of the insulating layer 271B, a component contained in the conductive layer 242B, and a component contained in a member used in an apparatus used for forming the opening. Examples thereof include those caused by components contained in the gas or liquid used for etching.
  • the impurities include hafnium, aluminum, silicon, tantalum, fluorine, chlorine and the like.
  • impurities such as aluminum or silicon inhibit the conversion of oxide 230b to CAAC-OS. Therefore, it is preferable that impurity elements such as aluminum and silicon that inhibit CAAC-OS formation are reduced or removed.
  • the concentration of aluminum atoms in the oxide 230b and its vicinity may be 5.0 atomic% or less, preferably 2.0 atomic% or less, more preferably 1.5 atomic% or less, and 1.0. Atomic% or less is more preferable, and less than 0.3 atom% is further preferable.
  • the region of the metal oxide that has become a pseudo-amorphous oxide semiconductor (a-like OS: atomous-like oxide semiconductor) due to the inhibition of CAAC-OS by impurities such as aluminum or silicon is defined as a non-CAAC region. May be called.
  • a-like OS atomous-like oxide semiconductor
  • impurities such as aluminum or silicon
  • the non-CAAC region since the crystal structure is less dense, a large amount of VOH is formed, and the transistor is likely to be normally turned on. Therefore, it is preferable that the non-CAAC region of the oxide 230b is reduced or removed.
  • the oxide 230b has a layered CAAC structure.
  • the conductor 242a or the conductor 242b and its vicinity function as a drain. That is, it is preferable that the oxide 230b near the lower end of the conductor 242a (conductor 242b) has a CAAC structure.
  • the damaged region of the oxide 230b is removed, and by having the CAAC structure, fluctuations in the electrical characteristics of the transistor 200 can be further suppressed. In addition, the reliability of the transistor 200 can be improved.
  • a cleaning process is performed in order to remove impurities and the like adhering to the surface of the oxide 230b in the above etching step.
  • the cleaning method include wet cleaning using a cleaning liquid (also referred to as wet etching treatment), plasma treatment using plasma, cleaning by heat treatment, and the like, and the above cleaning may be appropriately combined.
  • the cleaning process may deepen the groove.
  • the cleaning treatment may be performed using carbonated water or an aqueous solution obtained by diluting ammonium water, oxalic acid, phosphoric acid, hydrofluoric acid, etc. with pure water, pure water, carbonated water, or the like.
  • ultrasonic cleaning may be performed using these aqueous solutions, pure water, or carbonated water.
  • these cleanings may be performed in combination as appropriate.
  • an aqueous solution obtained by diluting hydrofluoric acid with pure water may be referred to as diluted hydrofluoric acid
  • an aqueous solution obtained by diluting ammonia water with pure water may be referred to as diluted ammonia water.
  • concentration, temperature, etc. of the aqueous solution may be appropriately adjusted depending on the impurities to be removed, the configuration of the semiconductor device to be washed, and the like.
  • the ammonia concentration of the diluted ammonia water may be 0.01% or more and 5% or less, preferably 0.1% or more and 0.5% or less.
  • the hydrogen fluoride concentration of the diluted hydrofluoric acid may be 0.01 ppm or more and 100 ppm or less, preferably 0.1 ppm or more and 10 ppm or less.
  • the above cleaning treatment may be performed a plurality of times, and the cleaning liquid may be changed for each cleaning treatment.
  • a treatment using diluted hydrofluoric acid or diluted aqueous ammonia may be performed as the first cleaning treatment
  • a treatment using pure water or carbonated water may be performed as the second cleaning treatment.
  • wet cleaning is performed using diluted ammonia water.
  • impurities adhering to the surface of the oxide 230a, the oxide 230b, etc. or diffused inside can be removed. Further, the crystallinity of the oxide 230b can be enhanced.
  • the heat treatment may be performed after the etching or the cleaning.
  • the heat treatment may be performed at 100 ° C. or higher and 450 ° C. or lower, preferably 350 ° C. or higher and 400 ° C. or lower.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more of an oxidizing gas, 1% or more, or 10% or more.
  • the heat treatment is preferably performed in an oxygen atmosphere.
  • oxygen can be supplied to the oxide 230a and the oxide 230b to reduce the oxygen deficiency (VO).
  • VO oxygen deficiency
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment may be continuously performed in a nitrogen atmosphere without being exposed to the atmosphere.
  • an insulating film 252A is formed (see FIGS. 18A to 18D).
  • the insulating film 252A can be formed into a film by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulating film 252A is preferably formed by using the ALD method.
  • the insulating film 252A is preferably formed with a thin film thickness, and it is necessary to reduce the variation in film thickness.
  • the ALD method is a film-forming method in which a precursor and a reactor (for example, an oxidizing agent) are alternately introduced, and the film thickness can be adjusted by the number of times this cycle is repeated, so that the film thickness is precise.
  • the film thickness can be adjusted.
  • the insulating film 252A needs to be formed on the bottom surface and the side surface of the opening formed in the insulator 280 or the like with good coverage.
  • it is preferable that a film is formed on the upper surface and the side surface of the oxide 230 and the side surface of the conductor 242 with good coverage. Since the atomic layer can be deposited layer by layer on the bottom surface and the side surface of the opening, the insulating film 252A can be formed with good coverage on the opening.
  • ozone (O 3 ), oxygen (O 2 ), water (H 2 O) and the like can be used as the oxidizing agent.
  • oxygen (O 2 ), etc., which do not contain hydrogen, as an oxidizing agent hydrogen diffused in the oxide 230b can be reduced.
  • aluminum oxide is formed as the insulating film 252A by the thermal ALD method.
  • microwave processing refers to processing using, for example, a device having a power source for generating high-density plasma using microwaves.
  • microwave refers to an electromagnetic wave having a frequency of 300 MHz or more and 300 GHz or less.
  • the dotted lines shown in FIGS. 18B to 18D indicate microwaves, high-frequency oxygen plasma such as RF, oxygen radicals, and the like.
  • a microwave processing apparatus having a power source for generating high-density plasma using microwaves.
  • the frequency of the microwave processing device may be 300 MHz or more and 300 GHz or less, preferably 2.4 GHz or more and 2.5 GHz or less, for example, 2.45 GHz.
  • the electric power of the power source to which the microwave of the microwave processing apparatus is applied may be 1000 W or more and 10000 W or less, preferably 2000 W or more and 5000 W or less.
  • the microwave processing device may have a power supply for applying RF to the substrate side. Further, by applying RF to the substrate side, oxygen ions generated by the high-density plasma can be efficiently guided into the oxide 230b.
  • the microwave treatment is preferably performed under reduced pressure, and the pressure may be 10 Pa or more and 1000 Pa or less, preferably 300 Pa or more and 700 Pa or less.
  • the treatment temperature may be 750 ° C. or lower, preferably 500 ° C. or lower, for example, about 400 ° C.
  • the heat treatment may be continuously performed without exposing to the outside air.
  • the heat treatment may be performed at 100 ° C. or higher and 750 ° C. or lower, preferably 300 ° C. or higher and 500 ° C. or lower.
  • the microwave treatment may be performed using oxygen gas and argon gas.
  • the oxygen flow rate ratio (O 2 / (O 2 + Ar)) may be larger than 0% and 100% or less.
  • the oxygen flow rate ratio (O 2 / (O 2 + Ar)) may be larger than 0% and 50% or less.
  • the oxygen flow rate ratio (O 2 / (O 2 + Ar)) may be 10% or more and 40% or less.
  • the oxygen flow rate ratio (O 2 / (O 2 + Ar)) may be 10% or more and 30% or less.
  • the carrier concentration in the region 230 bc can be reduced by performing the microwave treatment in an atmosphere containing oxygen. Further, in the microwave treatment, by preventing an excessive amount of oxygen from being introduced into the chamber, it is possible to prevent the carrier concentration from being excessively lowered in the region 230ba and the region 230bb.
  • oxygen gas is turned into plasma using a high frequency such as microwave or RF, and the oxygen plasma is converted into a conductor of oxide 230b. It can act on the region between the 242a and the conductor 242b.
  • the region 230bc can be irradiated with a high frequency such as microwaves or RF. That is, microwaves, high frequencies such as RF, oxygen plasma, and the like can be applied to the region 230bc shown in FIG. 8A.
  • the VOH of the region 230 bc can be divided and hydrogen ( H ) can be removed from the region 230 bc.
  • the reaction “VO H ⁇ H + VO” occurs, and the VO H contained in the region 230 bc can be reduced. Therefore, oxygen deficiency and VOH in the region 230bc can be reduced, and the carrier concentration can be lowered. Further, by supplying the oxygen radical generated by the oxygen plasma or the oxygen contained in the insulator 250 to the oxygen deficiency formed in the region 230 bc, the oxygen deficiency in the region 230 bc is further reduced and the carrier concentration is increased. Can be reduced.
  • the conductor 242a and the conductor 242b are provided on the region 230ba and the region 230bb shown in FIG. 8A.
  • the conductor 242 functions as a shielding film against the action of microwaves, high frequencies such as RF, oxygen plasma, etc. when microwave treatment is performed in an atmosphere containing oxygen. Therefore, it is preferable that the conductor 242 has a function of shielding electromagnetic waves of 300 MHz or more and 300 GHz or less, for example, 2.4 GHz or more and 2.5 GHz or less.
  • the conductors 242a and 242b shield the action of microwaves, high frequencies such as RF, oxygen plasma, etc., so that these actions extend to the regions 230ba and 230bb. do not have. Thereby, the microwave treatment does not cause a decrease in VOH and an excessive amount of oxygen supply in the region 230ba and the region 230bb , so that the decrease in the carrier concentration can be prevented.
  • an insulator 252 having a barrier property against oxygen is provided in contact with the side surfaces of the conductor 242a and the conductor 242b. As a result, it is possible to suppress the formation of an oxide film on the side surfaces of the conductor 242a and the conductor 242b by the microwave treatment.
  • oxygen deficiency and VOH can be selectively removed in the region 230 bc of the oxide semiconductor to make the region 230 bc i-type or substantially i-type. Further, it is possible to suppress the supply of excess oxygen to the region 230ba and the region 230bb that function as a source region or a drain region, and maintain n-type formation. As a result, it is possible to suppress fluctuations in the electrical characteristics of the transistor 200 and suppress variations in the electrical characteristics of the transistor 200 within the substrate surface.
  • thermal energy may be directly transferred to the oxide 230b due to the electromagnetic interaction between the microwave and the molecules in the oxide 230b.
  • the oxide 230b may be heated by this heat energy.
  • Such heat treatment may be called microwave annealing.
  • microwave annealing By performing the microwave treatment in an atmosphere containing oxygen, the same effect as oxygen annealing may be obtained.
  • hydrogen is contained in the oxide 230b, it is considered that this thermal energy is transmitted to the hydrogen in the oxide 230b, and the activated hydrogen is released from the oxide 230b.
  • an insulating film 250A is formed (see FIGS. 19A to 19D).
  • the heat treatment may be performed before the film formation of the insulating film 250A, or the heat treatment may be performed under reduced pressure to continuously form the insulating film 250A without exposure to the atmosphere. Further, it is preferable that the heat treatment is performed in an atmosphere containing oxygen. By performing such a treatment, the water and hydrogen adsorbed on the surface of the insulating film 252A and the like can be removed, and the water and hydrogen concentrations in the oxide 230a and the oxide 230b can be further reduced.
  • the temperature of the heat treatment is preferably 100 ° C. or higher and 400 ° C. or lower.
  • the insulating film 250A can be formed by using a sputtering method, a CVD method, a PECVD method, an MBE method, a PLD method, an ALD method, or the like. Further, it is preferable that the insulating film 250A is formed by a film forming method using a gas in which hydrogen atoms are reduced or removed. Thereby, the hydrogen concentration of the insulating film 250A can be reduced. Since the insulating film 250A becomes the insulator 250a facing the oxide 230b via the insulator 252 having a thin film thickness in a later step, it is preferable that the hydrogen concentration is reduced in this way.
  • silicon oxide nitride is formed as the insulating film 250A by the PECVD method.
  • an insulating film to be the insulator 250b may be formed after the film formation of the insulating film 250A.
  • the insulating film to be the insulator 250b can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulating film to be the insulator 250b is preferably formed by using an insulator having a function of suppressing the diffusion of oxygen. With such a configuration, oxygen contained in the insulator 250a can be suppressed from diffusing into the conductor 260.
  • the insulating film to be the insulator 250b can be provided by using the same material as the insulator 222.
  • hafnium oxide may be formed by a thermal ALD method as an insulating film to be an insulator 250b.
  • Microwave treatment may be performed after the insulating film 250A is formed (see FIGS. 19A to 19D).
  • the microwave treatment conditions performed after the film formation of the insulating film 252A described above may be used.
  • the microwave treatment may be performed after the film formation of the insulating film 250A without performing the microwave treatment performed after the film formation of the insulating film 252A.
  • the insulating film to be the insulator 250b is provided as described above, microwave treatment may be performed after the film formation.
  • the microwave treatment conditions performed after the film formation of the insulating film 252A described above may be used.
  • the microwave treatment may be performed after the film formation of the insulating film to be the insulator 250b without performing the microwave treatment performed after the film formation of the insulating film 252A or the insulating film 250A.
  • the heat treatment may be performed while maintaining the reduced pressure state after each microwave treatment.
  • hydrogen in the insulating film 252A, the insulating film 250A, the insulating film to be the insulator 250b, the oxide 230b, and the oxide 230a can be efficiently removed.
  • a part of hydrogen may be gettered to the conductor 242 (conductor 242a and conductor 242b).
  • the step of performing the heat treatment may be repeated a plurality of times while maintaining the reduced pressure state after the microwave treatment.
  • the heat treatment temperature is preferably 300 ° C. or higher and 500 ° C. or lower.
  • the microwave treatment that is, microwave annealing may also serve as the heat treatment. When the oxide 230b or the like is sufficiently heated by microwave annealing, the heat treatment may not be performed.
  • the diffusion of hydrogen, water, impurities, etc. can be suppressed. Therefore, hydrogen, water, impurities, etc. diffuse into the oxide 230b, the oxide 230a, etc. via the insulator 252 by a post-step such as forming a film of the conductive film to be the conductor 260 or a post-treatment such as heat treatment. Can be suppressed.
  • an insulating film 254A is formed (see FIGS. 20A to 20D).
  • the insulating film 254A can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulating film 254A is preferably formed by using the ALD method in the same manner as the insulating film 252A.
  • the insulating film 254A can be formed with a thin film thickness and good coverage.
  • silicon nitride is formed as the insulating film 254A by the PEALD method.
  • a conductive film to be the conductor 260a and a conductive film to be the conductor 260b are formed in order.
  • the film formation of the conductive film to be the conductor 260a and the conductive film to be the conductor 260b can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the ALD method is used to form titanium nitride as the conductive film to be the conductor 260a
  • the CVD method is used to form tungsten as the conductive film to be the conductor 260b.
  • the insulating film 252A, the insulating film 250A, the insulating film 254A, the conductive film to be the conductor 260a, and the conductive film to be the conductor 260b are polished until the insulator 280 is exposed.
  • 252, insulator 250, insulator 254, and conductor 260 (conductor 260a and conductor 260b) are formed (see FIGS. 21A-21D).
  • the insulator 252 is arranged so as to cover the opening reaching the oxide 230b.
  • the conductor 260 is arranged so as to embed the opening via the insulator 252 and the insulator 250.
  • the heat treatment may be performed under the same conditions as the above heat treatment.
  • the treatment is carried out in a nitrogen atmosphere at a temperature of 400 ° C. for 1 hour.
  • the heat treatment the water concentration and the hydrogen concentration in the insulator 250 and the insulator 280 can be reduced.
  • the insulator 282 may be continuously formed without being exposed to the atmosphere.
  • the insulator 282 is formed on the insulator 252, the insulator 250, the conductor 260, and the insulator 280 (see FIGS. 21A to 21D).
  • the film formation of the insulator 282 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the film formation of the insulator 282 is preferably performed by using a sputtering method. By using a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 282 can be reduced.
  • aluminum oxide is formed as the insulator 282 by a pulse DC sputtering method using an aluminum target in an atmosphere containing oxygen gas.
  • the pulse DC sputtering method By using the pulse DC sputtering method, the film thickness distribution can be made more uniform, and the sputtering rate and the film quality can be improved.
  • oxygen can be added to the insulator 280 while forming the film. This allows the insulator 280 to contain excess oxygen. At this time, it is preferable to form the insulator 282 while heating the substrate.
  • an etching mask is formed on the insulator 282 by a lithography method, and a part of the insulator 282, a part of the insulator 280, a part of the insulator 275, a part of the insulator 222, and the insulator 216 are formed. Is partially processed until the upper surface of the insulator 214 is exposed (see FIGS. 22A to 22D). Although wet etching may be used for the processing, it is preferable to use dry etching for fine processing.
  • heat treatment may be performed.
  • the heat treatment may be performed at 250 ° C. or higher and 650 ° C. or lower, preferably 350 ° C. or higher and 600 ° C. or lower. Further, the heat treatment is preferably lower than the heat treatment temperature performed after the oxide film 230B is formed.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas. By performing the heat treatment, a part of oxygen added to the insulator 280 diffuses into the oxide 230 via the insulator 250 and the like.
  • the insulator 280 is included in the insulator 280 from the side surface of the insulator 280 formed by processing the insulator 282, the insulator 280, the insulator 275, the insulator 222, and the insulator 216. Oxygen and hydrogen combined with the oxygen can be released to the outside. Hydrogen combined with oxygen is released as water. Therefore, unnecessary oxygen and hydrogen contained in the insulator 280 can be reduced.
  • the insulator 252 is provided in contact with the upper surface and the side surface of the oxide 230. Since the insulator 252 has a barrier property against oxygen, it is possible to reduce the diffusion of an excessive amount of oxygen into the oxide 230. As a result, oxygen can be supplied to the region 230 bc and its vicinity so that an excessive amount of oxygen is not supplied. Thereby, oxygen deficiency and VOH formed in the region 230 bc can be reduced while suppressing the oxidation of the side surface of the conductor 242 by excess oxygen. Therefore, the electrical characteristics of the transistor 200 can be improved and the reliability can be improved.
  • the volume of the insulator 280 for one transistor 200 may become excessively small.
  • the amount of oxygen diffused in the oxide 230 is significantly reduced. If the oxide 230 is heated in contact with an oxide insulator (for example, an insulator 250) that does not contain sufficient oxygen, the oxygen constituting the oxide 230 may be desorbed.
  • the insulator 252 is provided in contact with the upper surface and the side surface of the oxide 230 in the region overlapping with the conductor 260 of the oxide 230.
  • the insulator 252 Since the insulator 252 has a barrier property against oxygen, it is possible to reduce the desorption of oxygen from the oxide 230 even in the above heat treatment. Thereby, oxygen deficiency and VOH formed in the region 230 bc can be reduced. Therefore, the electrical characteristics of the transistor 200 can be improved and the reliability can be improved.
  • a transistor having good electrical characteristics and good reliability is formed regardless of whether the amount of oxygen supplied from the insulator 280 is large or small. Can be done. Therefore, it is possible to provide a semiconductor device in which the electrical characteristics of the transistor 200 are suppressed from being dispersed in the substrate surface.
  • the insulator 283 is formed on the insulator 282 (see FIGS. 23A to 23D).
  • the film formation of the insulator 283 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the film formation of the insulator 283 is preferably performed by using a sputtering method.
  • a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 283 can be reduced.
  • the insulator 283 may have a multi-layer structure.
  • silicon nitride may be formed into a film by a sputtering method, and silicon nitride may be formed on the silicon nitride by an ALD method.
  • ALD method By wrapping the transistor 200 with the insulator 283 and the insulator 214 having high barrier properties, it is possible to prevent moisture and hydrogen from entering from the outside.
  • the insulator 274 is formed on the insulator 283.
  • the film formation of the insulator 274 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • silicon oxide is formed as the insulator 274 by the CVD method.
  • the upper surface of the insulator 274 is flattened by polishing the insulator 274 until the insulator 283 is exposed by CMP treatment (see FIGS. 23A to 23D). A part of the upper surface of the insulator 283 may be removed by the CMP treatment.
  • the insulator 285 is formed on the insulator 274 and the insulator 283 (see FIGS. 24A to 24D).
  • the film formation of the insulator 285 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the film formation of the insulator 285 is preferably performed by using a sputtering method. By using a sputtering method that does not require the use of hydrogen-containing molecules in the film-forming gas, the hydrogen concentration in the insulator 285 can be reduced.
  • silicon oxide is formed as an insulator 285 by a sputtering method.
  • an opening reaching the conductor 242 is formed in the insulator 271, the insulator 275, the insulator 280, the insulator 282, the insulator 283, and the insulator 285 (see FIGS. 24A and 24B).
  • the opening may be formed by using a lithography method.
  • the shape of the opening is circular in the top view, but the shape is not limited to this.
  • the opening may have a substantially circular shape such as an ellipse, a polygonal shape such as a quadrangle, or a polygonal shape such as a quadrangle with rounded corners when viewed from above.
  • an insulating film to be the insulator 241 is formed, and the insulating film is anisotropically etched to form the insulator 241. (See FIG. 24B.).
  • the film formation of the insulating film to be the insulator 241 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the anisotropic etching of the insulating film to be the insulator 241 for example, a dry etching method or the like may be used.
  • a dry etching method or the like By providing the insulator 241 on the side wall portion of the opening, it is possible to suppress the permeation of oxygen from the outside and prevent the oxidation of the conductor 240a and the conductor 240b to be formed next. Further, it is possible to prevent impurities such as water and hydrogen contained in the insulator 280 and the like from diffusing into the conductor 240a and the conductor 240b.
  • a conductive film to be the conductor 240a and the conductor 240b is formed. It is desirable that the conductive film to be the conductor 240a and the conductor 240b has a laminated structure including a conductor having a function of suppressing the permeation of impurities such as water and hydrogen.
  • impurities such as water and hydrogen.
  • tantalum nitride, titanium nitride and the like can be laminated with tungsten, molybdenum, copper and the like.
  • the film formation of the conductive film to be the conductor 240 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a part of the conductive film to be the conductor 240a and the conductor 240b is removed, and the upper surface of the insulator 285 is exposed.
  • the conductor 240a and the conductor 240b having a flat upper surface can be formed by the conductive film remaining only in the opening (see FIGS. 24A to 24D).
  • a part of the upper surface of the insulator 285 may be removed by the CMP treatment.
  • a conductive film to be a conductor 246 is formed.
  • the film formation of the conductive film to be the conductor 246 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the conductive film to be the conductor 246 is processed by a lithography method to form a conductor 246a in contact with the upper surface of the conductor 240a and a conductor 246b in contact with the upper surface of the conductor 240b.
  • a part of the insulator 285 in the region where the conductor 246a and the conductor 246b and the insulator 285 do not overlap may be removed.
  • the semiconductor device having the transistor 200 shown in FIGS. 7A to 7D can be manufactured.
  • the transistor 200 can be manufactured by using the method for manufacturing the semiconductor device shown in the present embodiment.
  • Microwave processing device a microwave processing device that can be used in the method for manufacturing the semiconductor device will be described.
  • FIG. 25 schematically shows a top view of the single-wafer multi-chamber manufacturing apparatus 2700.
  • the manufacturing apparatus 2700 has an atmospheric side substrate supply chamber 2701 having a cassette port 2761 for accommodating the substrate and an alignment port 2762 for aligning the substrate, and an atmospheric side substrate transport for transporting the substrate from the atmospheric side substrate supply chamber 2701.
  • the load lock chamber 2703a which carries in the chamber 2702 and carries in the substrate and switches the pressure in the room from atmospheric pressure to atmospheric pressure, or switches from reduced pressure to atmospheric pressure, and carries out the substrate and reduces the pressure in the room from reduced pressure to atmospheric pressure, or It has an unload lock chamber 2703b for switching from atmospheric pressure to decompression, a transport chamber 2704 for transporting a substrate in vacuum, a chamber 2706a, a chamber 2706b, a chamber 2706c, and a chamber 2706d.
  • the atmospheric side substrate transport chamber 2702 is connected to the load lock chamber 2703a and the unload lock chamber 2703b, the load lock chamber 2703a and the unload lock chamber 2703b are connected to the transport chamber 2704, and the transport chamber 2704 is connected to the chamber 2706a.
  • Chamber 2706b, chamber 2706c and chamber 2706d are connected to the atmospheric side substrate transport chamber 2702.
  • a gate valve GV is provided at the connection portion of each chamber, and each chamber can be independently held in a vacuum state except for the atmospheric side substrate supply chamber 2701 and the atmospheric side substrate transport chamber 2702. Further, a transfer robot 2763a is provided in the atmospheric side substrate transfer chamber 2702, and a transfer robot 2763b is provided in the transfer chamber 2704. The transfer robot 2763a and the transfer robot 2763b can transfer the substrate in the manufacturing apparatus 2700.
  • the back pressure (total pressure) of the transport chamber 2704 and each chamber is, for example, 1 ⁇ 10 -4 Pa or less, preferably 3 ⁇ 10 -5 Pa or less, and more preferably 1 ⁇ 10 -5 Pa or less.
  • the partial pressure of the gas molecule (atom) having the mass-to-charge ratio (m / z) of 18 in the transport chamber 2704 and each chamber is, for example, 3 ⁇ 10 -5 Pa or less, preferably 1 ⁇ 10 -5 Pa or less. , More preferably 3 ⁇ 10 -6 Pa or less.
  • the partial pressure of the gas molecule (atom) having an m / z of 28 in the transport chamber 2704 and each chamber is, for example, 3 ⁇ 10 -5 Pa or less, preferably 1 ⁇ 10 -5 Pa or less, more preferably 3. ⁇ 10-6 Pa or less.
  • the partial pressure of the gas molecule (atom) having an m / z of 44 in the transport chamber 2704 and each chamber is, for example, 3 ⁇ 10 -5 Pa or less, preferably 1 ⁇ 10 -5 Pa or less, more preferably 3. ⁇ 10-6 Pa or less.
  • the total pressure and partial pressure in the transport chamber 2704 and each chamber can be measured using a mass spectrometer.
  • a mass spectrometer for example, a quadrupole mass spectrometer (also referred to as Q-mass) Qulee CGM-051 manufactured by ULVAC, Inc. may be used.
  • the transport chamber 2704 and each chamber have a configuration in which there are few external leaks or internal leaks.
  • the leak rate of the transport chamber 2704 and each chamber is 3 ⁇ 10 -6 Pa ⁇ m 3 / s or less, preferably 1 ⁇ 10 -6 Pa ⁇ m 3 / s or less.
  • the leak rate of the gas molecule (atom) having m / z of 18 is 1 ⁇ 10 -7 Pa ⁇ m 3 / s or less, preferably 3 ⁇ 10 -8 Pa ⁇ m 3 / s or less.
  • the leak rate of the gas molecule (atom) having m / z of 28 is 1 ⁇ 10 ⁇ 5 Pa ⁇ m 3 / s or less, preferably 1 ⁇ 10 ⁇ 6 Pa ⁇ m 3 / s or less.
  • the leak rate of the gas molecule (atom) having m / z of 44 is 3 ⁇ 10 -6 Pa ⁇ m 3 / s or less, preferably 1 ⁇ 10 -6 Pa ⁇ m 3 / s or less.
  • the leak rate may be derived from the total pressure and partial pressure measured using the above-mentioned mass spectrometer.
  • the leak rate depends on external and internal leaks.
  • An external leak is a gas flowing in from outside the vacuum system due to a minute hole, a defective seal, or the like.
  • the internal leak is caused by a leak from a partition such as a valve in the vacuum system or a gas released from an internal member. In order to keep the leak rate below the above value, it is necessary to take measures from both external and internal leaks.
  • the transfer chamber 2704 and the opening / closing part of each chamber may be sealed with a metal gasket.
  • a metal gasket it is preferable to use a metal coated with iron fluoride, aluminum oxide, or chromium oxide.
  • Metal gaskets have higher adhesion than O-rings and can reduce external leaks. Further, by using the passivation of the metal coated with iron fluoride, aluminum oxide, chromium oxide or the like, the emitted gas containing impurities released from the metal gasket can be suppressed and the internal leak can be reduced.
  • a member constituting the manufacturing apparatus 2700 aluminum, chromium, titanium, zirconium, nickel or vanadium having a small amount of emission gas containing impurities is used. Further, the above-mentioned metal containing impurities and having a small amount of emitted gas may be used by coating the alloy containing iron, chromium, nickel and the like. Alloys containing iron, chromium, nickel, etc. are rigid, heat resistant and suitable for processing. Here, if the surface unevenness of the member is reduced by polishing or the like in order to reduce the surface area, the released gas can be reduced.
  • the member of the above-mentioned manufacturing apparatus 2700 may be coated with iron fluoride, aluminum oxide, chromium oxide or the like.
  • the members of the manufacturing apparatus 2700 are preferably made of only metal as much as possible.
  • the surface thereof is made of iron fluoride, aluminum oxide, or oxide in order to suppress the emitted gas. It is recommended to cover it thinly with chrome or the like.
  • the adsorbents present in the transport chamber 2704 and each chamber do not affect the pressure of the transport chamber 2704 and each chamber because they are adsorbed on the inner wall and the like, but cause gas release when the transport chamber 2704 and each chamber are exhausted. Will be. Therefore, although there is no correlation between the leak rate and the exhaust speed, it is important to use a pump with a high exhaust capacity to remove the adsorbents existing in the transport chamber 2704 and each chamber as much as possible and exhaust them in advance.
  • the transport chamber 2704 and each chamber may be baked in order to promote the desorption of adsorbents. By baking, the desorption rate of the adsorbent can be increased by about 10 times. Baking may be performed at 100 ° C. or higher and 450 ° C.
  • the desorption rate of water or the like which is difficult to desorb only by exhausting, can be further increased.
  • the desorption rate of the adsorbent can be further increased.
  • an inert gas such as a heated rare gas or oxygen
  • the adsorbents in the transport chamber 2704 and each chamber can be desorbed, and the impurities present in the transport chamber 2704 and each chamber can be reduced. It is effective to repeat this treatment 2 times or more and 30 times or less, preferably 5 times or more and 15 times or less.
  • an inert gas or oxygen having a temperature of 40 ° C. or higher and 400 ° C. or lower, preferably 50 ° C. or higher and 200 ° C.
  • the pressure in the transport chamber 2704 and each chamber is 0.1 Pa or higher and 10 kPa or lower.
  • the pressure may be preferably 1 Pa or more and 1 kPa or less, more preferably 5 Pa or more and 100 Pa or less, and the pressure holding period may be 1 minute or more and 300 minutes or less, preferably 5 minutes or more and 120 minutes or less.
  • the transfer chamber 2704 and each chamber are exhausted for a period of 5 minutes or more and 300 minutes or less, preferably 10 minutes or more and 120 minutes or less.
  • the chamber 2706b and the chamber 2706c are, for example, chambers capable of performing microwave treatment on the object to be processed. It should be noted that the chamber 2706b and the chamber 2706c differ only in the atmosphere when microwave processing is performed. Since other configurations are common, they will be explained together below.
  • the chamber 2706b and the chamber 2706c have a slot antenna plate 2808, a dielectric plate 2809, a substrate holder 2812, and an exhaust port 2819. Further, outside the chamber 2706b and the chamber 2706c, there are a gas supply source 2801, a valve 2802, a high frequency generator 2803, a waveguide 2804, a mode converter 2805, a gas tube 2806, and a waveguide 2807. A matching box 2815, a high frequency power supply 2816, a waveguide 2817, and a valve 2818 are provided.
  • the high frequency generator 2803 is connected to the mode converter 2805 via a waveguide 2804.
  • the mode converter 2805 is connected to the slot antenna plate 2808 via a waveguide 2807.
  • the slot antenna plate 2808 is arranged in contact with the dielectric plate 2809.
  • the gas supply source 2801 is connected to the mode converter 2805 via a valve 2802. Then, gas is sent to the chamber 2706b and the chamber 2706c by the mode converter 2805, the waveguide 2807, and the gas tube 2806 passing through the dielectric plate 2809.
  • the vacuum pump 2817 has a function of exhausting gas or the like from the chamber 2706b and the chamber 2706c via the valve 2818 and the exhaust port 2819.
  • the high frequency power supply 2816 is connected to the substrate holder 2812 via the matching box 2815.
  • the board holder 2812 has a function of holding the board 2811. For example, it has a function of electrostatically chucking or mechanically chucking the substrate 2811. It also functions as an electrode to which power is supplied from the high frequency power supply 2816. Further, it has a heating mechanism 2813 inside and has a function of heating the substrate 2811.
  • the vacuum pump 2817 for example, a dry pump, a mechanical booster pump, an ion pump, a titanium sublimation pump, a cryopump, a turbo molecular pump, or the like can be used. Further, in addition to the vacuum pump 2817, a cryotrap may be used. It is particularly preferable to use a cryopump and a cryotrap because water can be efficiently exhausted.
  • the heating mechanism 2813 may be, for example, a heating mechanism that heats using a resistance heating element or the like. Alternatively, it may be a heating mechanism that heats by heat conduction or heat radiation from a medium such as a heated gas.
  • RTA Rapid Thermal Annealing
  • GRTA Gas Rapid Thermal Annealing
  • LRTA Riv Rapid Thermal Annealing
  • GRTA heat-treats using a high-temperature gas. As the gas, an inert gas is used.
  • the gas supply source 2801 may be connected to the refiner via a mass flow controller.
  • the gas it is preferable to use a gas having a dew point of ⁇ 80 ° C. or lower, preferably ⁇ 100 ° C. or lower.
  • oxygen gas, nitrogen gas, and noble gas argon gas, etc. may be used.
  • the dielectric plate 2809 for example, silicon oxide (quartz), aluminum oxide (alumina), yttrium oxide (itria), or the like may be used. Further, another protective layer may be formed on the surface of the dielectric plate 2809. As the protective layer, magnesium oxide, titanium oxide, chromium oxide, zirconium oxide, hafnium oxide, tantalum oxide, silicon oxide, aluminum oxide, yttrium oxide or the like may be used. Since the dielectric plate 2809 is exposed to a particularly high-density region of the high-density plasma 2810 described later, damage can be mitigated by providing a protective layer. As a result, it is possible to suppress an increase in particles during processing.
  • the high frequency generator 2803 has, for example, a function of generating microwaves of 0.3 GHz or more and 3.0 GHz or less, 0.7 GHz or more and 1.1 GHz or less, or 2.2 GHz or more and 2.8 GHz or less.
  • the microwave generated by the high frequency generator 2803 is transmitted to the mode converter 2805 via the waveguide 2804.
  • the microwave transmitted as the TE mode is converted into the TEM mode.
  • the microwave is transmitted to the slot antenna plate 2808 via the waveguide 2807.
  • the slot antenna plate 2808 is provided with a plurality of slot holes, and microwaves pass through the slot holes and the dielectric plate 2809. Then, an electric field can be generated below the dielectric plate 2809 to generate high-density plasma 2810.
  • ions and radicals corresponding to the gas type supplied from the gas supply source 2801 are present. For example, there are oxygen radicals and the like.
  • the substrate 2811 can modify the film and the like on the substrate 2811 by the ions and radicals generated by the high-density plasma 2810. It may be preferable to apply a bias to the substrate 2811 side by using a high frequency power supply 2816.
  • a high frequency power supply 2816 for example, an RF (Radio Frequency) power supply having a frequency such as 13.56 MHz or 27.12 MHz may be used.
  • the ions in the high-density plasma 2810 can be efficiently reached deep into the openings such as the membrane on the substrate 2811.
  • oxygen radical treatment using high-density plasma 2810 can be performed by introducing oxygen from the gas supply source 2801.
  • Chambers 2706a and 2706d are, for example, chambers capable of irradiating an object to be processed with electromagnetic waves. It should be noted that the chamber 2706a and the chamber 2706d differ only in the type of electromagnetic wave. Since there are many common parts about other configurations, they will be explained together below.
  • Chambers 2706a and 2706d have one or more lamps 2820, a substrate holder 2825, a gas inlet 2823, and an exhaust port 2830. Further, outside the chamber 2706a and the chamber 2706d, a gas supply source 2821, a valve 2822, a vacuum pump 2828, and a valve 2829 are provided.
  • the gas supply source 2821 is connected to the gas introduction port 2823 via the valve 2822.
  • the vacuum pump 2828 is connected to the exhaust port 2830 via a valve 2829.
  • the lamp 2820 is arranged to face the substrate holder 2825.
  • the board holder 2825 has a function of holding the board 2824. Further, the substrate holder 2825 has a heating mechanism 2826 inside and has a function of heating the substrate 2824.
  • a light source having a function of radiating electromagnetic waves such as visible light or ultraviolet light
  • a light source having a function of radiating an electromagnetic wave having a peak at a wavelength of 10 nm or more and 2500 nm or less, 500 nm or more and 2000 nm or less, or 40 nm or more and 340 nm or less may be used.
  • a light source such as a halogen lamp, a metal halide lamp, a xenon arc lamp, a carbon arc lamp, a high-pressure sodium lamp, or a high-pressure mercury lamp may be used.
  • the electromagnetic wave radiated from the lamp 2820 can be partially or completely absorbed by the substrate 2824 to modify the film or the like on the substrate 2824.
  • defects can be created or reduced, or impurities can be removed. If the substrate 2824 is heated while heating, defects can be efficiently generated or reduced, or impurities can be removed.
  • the substrate holder 2825 may be heated by an electromagnetic wave radiated from the lamp 2820 to heat the substrate 2824. In that case, it is not necessary to have the heating mechanism 2826 inside the substrate holder 2825.
  • the vacuum pump 2828 refers to the description about the vacuum pump 2817.
  • the heating mechanism 2826 refers to the description about the heating mechanism 2813.
  • the gas supply source 2821 refers to the description about the gas supply source 2801.
  • the microwave processing device that can be used in this embodiment is not limited to the above.
  • the microwave processing apparatus 2900 shown in FIG. 28 can be used.
  • the microwave processing device 2900 includes a quartz tube 2901, an exhaust port 2819, a gas supply source 2801, a valve 2802, a high frequency generator 2803, a waveguide 2804, a gas tube 2806, a vacuum pump 2817, and a valve 2818.
  • the microwave processing apparatus 2900 has a substrate holder 2902 that holds a plurality of substrates 2811 (2811_1 to 2811_n, n is an integer of 2 or more) in the quartz tube 2901.
  • the microwave processing apparatus 2900 may have the heating means 2903 on the outside of the quartz tube 2901.
  • the microwave generated by the high frequency generator 2803 is irradiated to the substrate provided in the quartz tube 2901 via the waveguide 2804.
  • the vacuum pump 2817 is connected to the exhaust port 2819 via a valve 2818, and the pressure inside the quartz tube 2901 can be adjusted.
  • the gas supply source 2801 is connected to the gas pipe 2806 via a valve 2802, and a desired gas can be introduced into the quartz pipe 2901.
  • the substrate 2811 in the quartz tube 2901 can be heated to a desired temperature by the heating means 2903.
  • the gas supplied from the gas supply source 2801 may be heated by the heating means 2903.
  • the microwave processing apparatus 2900 can simultaneously perform heat treatment and microwave treatment on the substrate 2811. Further, after heating the substrate 2811, microwave treatment can be performed. Further, the substrate 2811 can be heat-treated after being microwave-treated.
  • the boards 2811_1 to 2811_n may be all semiconductor devices or processing boards forming a storage device, or some boards may be dummy boards.
  • the substrate 2811_1 and the substrate 2811_n may be used as a dummy substrate, and the substrates 2811_2 to 2811_n-1 may be used as a processing substrate.
  • the substrate 2811_1, the substrate 2811_2, the substrate 2811_n-1, and the substrate 2811_n may be used as a dummy substrate, and the substrates 2811_3 to the substrate 2811_n-2 may be used as a processing substrate.
  • a dummy substrate it is preferable to use a dummy substrate because a plurality of treated substrates can be uniformly treated during microwave treatment or heat treatment, and variations among the treated substrates can be reduced. For example, by arranging the dummy substrate on the processing substrate closest to the high frequency generator 2803 and the waveguide 2804, it is preferable because the processing substrate can be suppressed from being directly exposed to microwaves.
  • FIG. A shows a top view of the semiconductor device.
  • each FIG. B is a cross-sectional view corresponding to the portion indicated by the alternate long and short dash line of A1-A2 shown in each FIG. A.
  • each FIG. C is a cross-sectional view corresponding to the portion shown by the alternate long and short dash line in A3-A4 in each FIG.
  • each FIG. D is a cross-sectional view corresponding to the portion shown by the alternate long and short dash line in A5-A6 in each FIG.
  • some elements are omitted for the sake of clarity of the figure.
  • the same reference numerals are added to the structures having the same functions as the structures constituting the semiconductor devices shown in ⁇ Semiconductor device configuration example>.
  • the materials described in detail in ⁇ Semiconductor device configuration example> can be used as the constituent materials of the semiconductor device.
  • the semiconductor device shown in FIGS. 10A to 10D is a modification of the semiconductor device shown in FIGS. 7A to 7D.
  • the semiconductor device shown in FIGS. 10A to 10D is different from the semiconductor device shown in FIGS. 7A to 7D in that the insulator 282 is not provided. Therefore, in the semiconductor device shown in FIGS. 10A to 10D, the insulator 283 is the upper surface of the conductor 260, the upper surface of the insulator 280, the uppermost portion of the insulator 254, the uppermost portion of the insulator 250, and the uppermost portion of the insulator 252. It touches the top.
  • the region 230bc is not required to provide the insulator 282 and add oxygen to the insulator 280.
  • the configuration without the insulator 282 simplifies the manufacturing process of the semiconductor device and improves the productivity.
  • the semiconductor device shown in FIGS. 11A to 11D is a modification of the semiconductor device shown in FIGS. 7A to 7D.
  • the semiconductor device shown in FIGS. 11A to 11D is different from the semiconductor device shown in FIGS. 7A to 7D in that the oxide 243 (oxide 243a, oxide 243b) is provided.
  • the oxide 243a is provided between the oxide 230b and the conductor 242a
  • the oxide 243b is provided between the oxide 230b and the conductor 242b.
  • the oxide 243a is preferably in contact with the upper surface of the oxide 230b and the lower surface of the conductor 242a.
  • the oxide 243b is preferably in contact with the upper surface of the oxide 230b and the lower surface of the conductor 242b.
  • the oxide 243 preferably has a function of suppressing the permeation of oxygen.
  • the oxide 243 having a function of suppressing the permeation of oxygen between the conductor 242 functioning as the source electrode or the drain electrode and the oxide 230b, electricity between the conductor 242 and the oxide 230b can be obtained. It is preferable because the resistance is reduced. With such a configuration, the electrical characteristics of the transistor 200 may be improved. In addition, the field effect mobility of the transistor 200 may be improved. In addition, the reliability of the transistor 200 may be improved.
  • a metal oxide having an element M may be used.
  • the element M aluminum, gallium, yttrium, or tin may be used.
  • the oxide 243 preferably has a higher concentration of the element M than the oxide 230b.
  • gallium oxide may be used as the oxide 243.
  • a metal oxide such as In—M—Zn oxide may be used.
  • the atomic number ratio of the element M to In is preferably larger than the atomic number ratio of the element M to In in the metal oxide used for the oxide 230b.
  • the film thickness of the oxide 243 is preferably 0.5 nm or more and 5 nm or less, more preferably 1 nm or more and 3 nm or less, and further preferably 1 nm or more and 2 nm or less. Further, the oxide 243 is preferably crystalline. When the oxide 243 has crystallinity, the release of oxygen in the oxide 230 can be suitably suppressed. For example, as the oxide 243, if it has a crystal structure such as a hexagonal crystal, it may be possible to suppress the release of oxygen in the oxide 230.
  • the semiconductor device shown in FIGS. 12A to 12D is a modification of the semiconductor device shown in FIGS. 7A to 7D.
  • the semiconductor device shown in FIGS. 12A to 12D is different from the semiconductor device shown in FIGS. 7A to 7D in that the insulator 283 is in contact with a part of the upper surface of the insulator 212. Therefore, the transistor 200 is arranged in the region sealed by the insulator 283 and the insulator 212. With the above configuration, it is possible to prevent hydrogen contained outside the sealed region from being mixed into the sealed region. Further, in the transistor 200 shown in FIGS.
  • the configuration in which the insulator 212 and the insulator 283 are provided as a single layer is shown, but the present invention is not limited thereto.
  • the insulator 212 and the insulator 283 may each be provided as a laminated structure having two or more layers.
  • FIG. 29A shows a top view of the semiconductor device 500.
  • the x-axis shown in FIG. 29A is parallel to the channel length direction of the transistor 200, and the y-axis is perpendicular to the x-axis.
  • FIG. 29B is a cross-sectional view corresponding to the portion shown by the alternate long and short dash line of A1-A2 shown in FIG. 29A, and is also a cross-sectional view of the transistor 200 in the channel length direction.
  • FIG. 29C is a cross-sectional view corresponding to the portion indicated by the alternate long and short dash line of A3-A4 shown in FIG. 29A, and is also a cross-sectional view of the opening region 400 and its vicinity.
  • some elements are omitted for the purpose of clarifying the figure.
  • the same reference numerals are added to the structures having the same functions as the structures constituting the semiconductor devices shown in ⁇ Semiconductor device configuration example>.
  • the materials described in detail in ⁇ Semiconductor device configuration example> can be used as the constituent materials of the semiconductor device.
  • the semiconductor device 500 shown in FIGS. 29A to 29C is a modification of the semiconductor device shown in FIGS. 7A to 7D.
  • the semiconductor device 500 shown in FIGS. 29A to 29C is different from the semiconductor device shown in FIGS. 7A to 7D in that the opening region 400 is formed in the insulator 282 and the insulator 280. Further, it differs from the semiconductor device shown in FIGS. 7A to 7D in that the sealing portion 265 is formed so as to surround the plurality of transistors 200.
  • the semiconductor device 500 has a plurality of transistors 200 and a plurality of aperture regions 400 arranged in a matrix. Further, a plurality of conductors 260 that function as gate electrodes of the transistor 200 are provided so as to extend in the y-axis direction.
  • the opening region 400 is formed in a region that does not overlap with the oxide 230 and the conductor 260. Further, the sealing portion 265 is formed so as to surround the plurality of transistors 200, the plurality of conductors 260, and the plurality of opening regions 400.
  • the number, arrangement, and size of the transistor 200, the conductor 260, and the opening region 400 are not limited to the structure shown in FIG. 29, and may be appropriately set according to the design of the semiconductor device 500.
  • the sealing portion 265 is provided so as to surround the plurality of transistors 200, the insulator 216, the insulator 222, the insulator 275, the insulator 280, and the insulator 282.
  • the insulator 283 is provided so as to cover the insulator 216, the insulator 222, the insulator 275, the insulator 280, and the insulator 282.
  • the insulator 283 is in contact with the upper surface of the insulator 214.
  • an insulator 274 is provided between the insulator 283 and the insulator 285.
  • the height of the upper surface of the insulator 274 is substantially the same as that of the uppermost surface of the insulator 283.
  • the same insulator as the insulator 280 can be used.
  • a plurality of transistors 200 can be wrapped with the insulator 283, the insulator 214, and the insulator 212.
  • one or more of the insulator 283, the insulator 214, and the insulator 212 preferably functions as a barrier insulating film against hydrogen. As a result, it is possible to prevent hydrogen contained outside the region of the sealing portion 265 from being mixed into the region of the sealing portion 265.
  • the insulator 282 has an opening. Further, in the opening region 400, the insulator 280 may overlap with the opening of the insulator 282 and have a groove portion. The depth of the groove portion of the insulator 280 may be set so that the upper surface of the insulator 275 is exposed at the deepest, and may be, for example, about 1/4 or more and 1/2 or less of the maximum film thickness of the insulator 280.
  • the insulator 283 is in contact with the side surface of the insulator 282, the side surface of the insulator 280, and the upper surface of the insulator 280 inside the opening region 400. Further, in the opening region 400, a part of the insulator 274 may be formed so as to embed the recess formed in the insulator 283. At this time, the height of the upper surface of the insulator 274 formed in the opening region 400 and the height of the uppermost surface of the insulator 283 may be substantially the same.
  • hydrogen contained in the insulator 280 can be combined with oxygen and released to the outside through the opening region 400. Hydrogen combined with oxygen is released as water. Therefore, it is possible to reduce the hydrogen contained in the insulator 280 and reduce the hydrogen contained in the insulator 280 from being mixed in the oxide 230.
  • the shape of the opening region 400 in the top view is substantially rectangular, but the present invention is not limited to this.
  • the shape of the opening region 400 in the top view may be a rectangle, an ellipse, a circle, a rhombus, or a combination thereof.
  • the area of the opening region 400 and the arrangement interval can be appropriately set according to the design of the semiconductor device including the transistor 200. For example, in a region where the density of the transistor 200 is low, the area of the opening region 400 may be increased or the arrangement interval of the opening regions 400 may be narrowed. Further, for example, in a region where the density of the transistor 200 is high, the area of the opening region 400 may be narrowed or the arrangement interval of the opening region 400 may be widened.
  • a new transistor can be provided.
  • a semiconductor device having little variation in transistor characteristics Alternatively, one aspect of the present invention can provide a semiconductor device having good electrical characteristics. Alternatively, one aspect of the present invention can provide a semiconductor device with good reliability.
  • a semiconductor device having low power consumption can be provided.
  • FIG. 30 shows an example of a semiconductor device (storage device) according to one aspect of the present invention.
  • the transistor 200 is provided above the transistor 300, and the capacitive element 100 is provided above the transistor 300 and the transistor 200.
  • the transistor 200 the transistor 200 described in the previous embodiment can be used.
  • the transistor 200 is a transistor in which a channel is formed in a semiconductor layer having an oxide semiconductor. Since the transistor 200 has a small off current, it is possible to retain the stored contents for a long period of time by using the transistor 200 as a storage device. That is, since the refresh operation is not required or the frequency of the refresh operation is extremely low, the power consumption of the storage device can be sufficiently reduced.
  • the wiring 1001 is electrically connected to the source of the transistor 300, and the wiring 1002 is electrically connected to the drain of the transistor 300. Further, the wiring 1003 is electrically connected to one of the source and drain of the transistor 200, the wiring 1004 is electrically connected to the first gate of the transistor 200, and the wiring 1006 is electrically connected to the second gate of the transistor 200. It is connected to the. The gate of the transistor 300 and the other of the source and drain of the transistor 200 are electrically connected to one of the electrodes of the capacitive element 100, and the wiring 1005 is electrically connected to the other of the electrodes of the capacitive element 100. ..
  • the storage devices shown in FIG. 30 can form a memory cell array by arranging them in a matrix.
  • the transistor 300 is provided on the substrate 311 and has a conductor 316 that functions as a gate, an insulator 315 that functions as a gate insulator, a semiconductor region 313 that is a part of the substrate 311 and a low that functions as a source region or a drain region. It has a resistance region 314a and a low resistance region 314b.
  • the transistor 300 may be either a p-channel type or an n-channel type.
  • the semiconductor region 313 (a part of the substrate 311) in which the channel is formed has a convex shape. Further, the side surface and the upper surface of the semiconductor region 313 are provided so as to be covered by the conductor 316 via the insulator 315.
  • the conductor 316 may be made of a material that adjusts the work function. Since such a transistor 300 utilizes a convex portion of a semiconductor substrate, it is also called a FIN type transistor. In addition, it may have an insulator that is in contact with the upper part of the convex portion and functions as a mask for forming the convex portion. Further, although the case where a part of the semiconductor substrate is processed to form a convex portion is shown here, the SOI substrate may be processed to form a semiconductor film having a convex shape.
  • the transistor 300 shown in FIG. 30 is an example, and the transistor 300 is not limited to the structure thereof, and an appropriate transistor may be used according to the circuit configuration or the driving method.
  • the capacitive element 100 is provided above the transistor 200.
  • the capacitive element 100 has a conductor 110 that functions as a first electrode, a conductor 120 that functions as a second electrode, and an insulator 130 that functions as a dielectric.
  • the insulator 130 it is preferable to use an insulator that can be used as the insulator 283 shown in the above embodiment.
  • the conductor 112 provided on the conductor 240 and the conductor 110 can be formed at the same time.
  • the conductor 112 has a function as a plug or wiring for electrically connecting to the capacitive element 100, the transistor 200, or the transistor 300.
  • the conductor 112 and the conductor 110 show a single-layer structure, but the structure is not limited to this, and a laminated structure of two or more layers may be used.
  • a conductor having a barrier property and a conductor having a high adhesion to the conductor having a high conductivity may be formed between the conductor having the barrier property and the conductor having a high conductivity.
  • the insulator 130 is, for example, silicon oxide, silicon nitride, silicon nitride, silicon nitride, aluminum oxide, aluminum nitride, aluminum nitride, aluminum nitride, hafnium oxide, hafnium oxide, hafnium nitride, hafnium nitride. Etc. may be used, and it can be provided in a laminated manner or in a single layer.
  • the capacitive element 100 can secure a sufficient capacitance by having an insulator having a high dielectric constant (high-k), and by having an insulator having a large dielectric strength, the dielectric strength is improved and the capacitance is improved. It is possible to suppress electrostatic breakdown of the element 100.
  • the insulator of the high dielectric constant (high-k) material material having a high specific dielectric constant
  • silicon oxide, silicon oxide nitride, silicon nitride oxide, silicon nitride, silicon oxide with fluorine, silicon oxide with carbon added, carbon and nitrogen are used as materials with high dielectric strength (materials with low relative permittivity).
  • silicon oxide, silicon oxide nitride, silicon nitride oxide, silicon nitride, silicon oxide with fluorine, silicon oxide with carbon added, carbon and nitrogen are used as materials with high dielectric strength (materials with low relative permittivity).
  • silicon oxide, silicon oxide nitride, silicon nitride oxide, silicon nitride, silicon oxide with fluorine, silicon oxide with carbon added, carbon and nitrogen are used as materials with high dielectric strength (materials with low relative permittivity)
  • silicon oxide, silicon oxide nitride, silicon nitride oxide, silicon oxide with fluorine, silicon oxide with carbon added, carbon and nitrogen are used as materials with high dielectric strength (materials with low relative permittivity).
  • a wiring layer provided with an interlayer film, wiring, a plug, and the like may be provided between the structures. Further, a plurality of wiring layers can be provided according to the design.
  • the conductor having a function as a plug or wiring may collectively give a plurality of structures the same reference numeral. Further, in the present specification and the like, the wiring and the plug electrically connected to the wiring may be integrated. That is, a part of the conductor may function as a wiring, and a part of the conductor may function as a plug.
  • an insulator 320, an insulator 322, an insulator 324, and an insulator 326 are laminated in this order on the transistor 300 as an interlayer film. Further, the insulator 320, the insulator 322, the insulator 324, and the insulator 326 are embedded with a capacitive element 100, a conductor 328 electrically connected to the transistor 200, a conductor 330, and the like. The conductor 328 and the conductor 330 function as a plug or wiring.
  • the insulator that functions as an interlayer film may function as a flattening film that covers the uneven shape below the insulator.
  • the upper surface of the insulator 322 may be flattened by a flattening treatment using a chemical mechanical polishing (CMP) method or the like in order to improve the flatness.
  • CMP chemical mechanical polishing
  • a wiring layer may be provided on the insulator 326 and the conductor 330.
  • the insulator 350, the insulator 352, and the insulator 354 are laminated and provided in this order.
  • a conductor 356 is formed on the insulator 350, the insulator 352, and the insulator 354. The conductor 356 functions as a plug or wiring.
  • the insulator 210, the insulator 212, the insulator 214, and the insulator 216 are embedded with a conductor 218, a conductor (conductor 205) constituting the transistor 200, and the like.
  • the conductor 218 has a function as a plug or wiring for electrically connecting to the capacitive element 100 or the transistor 300.
  • an insulator 150 is provided on the conductor 120 and the insulator 130.
  • the insulator 217 is provided in contact with the side surface of the conductor 218 that functions as a plug.
  • the insulator 217 is provided in contact with the inner wall of the opening formed in the insulator 210, the insulator 212, the insulator 214, and the insulator 216. That is, the insulator 217 is provided between the conductor 218 and the insulator 210, the insulator 212, the insulator 214, and the insulator 216. Since the conductor 205 can be formed in parallel with the conductor 218, the insulator 217 may be formed in contact with the side surface of the conductor 205.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride may be used. Since the insulator 217 is provided in contact with the insulator 210, the insulator 212, the insulator 214, and the insulator 222, impurities such as water or hydrogen from the insulator 210 or the insulator 216 or the like are oxidized through the conductor 218. It is possible to suppress mixing with the object 230. In particular, silicon nitride is suitable because it has a high blocking property against hydrogen. Further, it is possible to prevent oxygen contained in the insulator 210 or the insulator 216 from being absorbed by the conductor 218.
  • the insulator 217 can be formed in the same manner as the insulator 241.
  • silicon nitride may be formed into a film by using the PEALD method, and an opening reaching the conductor 356 may be formed by anisotropic etching.
  • Examples of the insulator that can be used as the interlayer film include oxides having insulating properties, nitrides, nitride oxides, nitride oxides, metal oxides, metal oxide nitrides, and metal nitride oxides.
  • the material may be selected according to the function of the insulator.
  • the insulator 150, the insulator 210, the insulator 352, the insulator 354, and the like have an insulator having a low relative permittivity.
  • the insulator preferably has silicon oxide to which fluorine has been added, silicon oxide to which carbon has been added, silicon oxide to which carbon and nitrogen have been added, silicon oxide having pores, or a resin.
  • the insulator may be silicon oxide, silicon oxide, silicon nitride, silicon nitride, silicon oxide with fluorine, silicon oxide with carbon, silicon oxide with carbon and nitrogen, or silicon oxide with pores.
  • silicon oxide and silicon oxide nitride are thermally stable, they can be combined with a resin to form a laminated structure that is thermally stable and has a low relative permittivity.
  • the resin include polyester, polyolefin, polyamide (nylon, aramid, etc.), polyimide, polycarbonate, acrylic, and the like.
  • a transistor using an oxide semiconductor can stabilize the electrical characteristics of the transistor by surrounding it with an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen. Therefore, for the insulator 214, the insulator 212, the insulator 350, and the like, an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen may be used.
  • Examples of the insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, tantalum, and zirconium. Insulations containing, lanthanum, neodymium, hafnium or tantalum may be used in a single layer or in layers.
  • an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen aluminum oxide, magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide or Metal oxides such as tantalum oxide, silicon nitride oxide, silicon nitride and the like can be used.
  • Conductors that can be used for wiring and plugs include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, berylium, and indium.
  • a material containing one or more metal elements selected from ruthenium and the like can be used.
  • a semiconductor having high electrical conductivity typified by polycrystalline silicon containing an impurity element such as phosphorus, and a silicide such as nickel silicide may be used.
  • the conductor 328, the conductor 330, the conductor 356, the conductor 218, the conductor 112, and the like include a metal material, an alloy material, a metal nitride material, a metal oxide material, and the like formed of the above materials.
  • a metal material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is preferable to use tungsten.
  • it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low resistance conductive material.
  • an insulator having an excess oxygen region may be provided in the vicinity of the oxide semiconductor. In that case, it is preferable to provide an insulator having a barrier property between the insulator having the excess oxygen region and the conductor provided in the insulator having the excess oxygen region.
  • an insulator 241 between the insulator 224 and the insulator 280 having excess oxygen and the conductor 240.
  • the insulator 241 is provided in contact with the insulator 222, the insulator 282, and the insulator 283, so that the insulator 224 and the transistor 200 are sealed by an insulator having a barrier property. Can be done.
  • the insulator 241 it is possible to prevent the excess oxygen contained in the insulator 224 and the insulator 280 from being absorbed by the conductor 240. Further, by having the insulator 241, it is possible to suppress the diffusion of hydrogen, which is an impurity, to the transistor 200 via the conductor 240.
  • an insulating material having a function of suppressing the diffusion of impurities such as water or hydrogen and oxygen it is preferable to use silicon nitride, silicon nitride oxide, aluminum oxide, hafnium oxide and the like.
  • silicon nitride is preferable because it has a high blocking property against hydrogen.
  • metal oxides such as magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, and tantalum oxide can be used.
  • the transistor 200 may be configured to be sealed with an insulator 212, an insulator 214, an insulator 282, and an insulator 283. With such a configuration, it is possible to reduce the mixing of hydrogen contained in the insulator 274, the insulator 150, and the like into the insulator 280 and the like.
  • the conductor 240 penetrates the insulator 283 and the insulator 282, and the conductor 218 penetrates the insulator 214 and the insulator 212.
  • the insulator 241 is in contact with the conductor 240.
  • the insulator 217 is provided in contact with the conductor 218.
  • the transistor 200 is sealed with the insulator 212, the insulator 214, the insulator 282, the insulator 283, the insulator 241 and the insulator 217, and impurities such as hydrogen contained in the insulator 274 and the like are outside. It is possible to reduce contamination from.
  • a dicing line (sometimes referred to as a scribe line, a division line, or a cutting line) provided when a plurality of semiconductor devices are taken out in the form of chips by dividing a large-area substrate into semiconductor elements will be described. ..
  • a dividing method for example, there is a case where a groove (dicing line) for dividing a semiconductor element is first formed on a substrate, then the dicing line is cut, and the semiconductor device is divided (divided) into a plurality of semiconductor devices.
  • the region where the insulator 283 and the insulator 214 are in contact overlap with the dicing line it is preferable to design so that the region where the insulator 283 and the insulator 214 are in contact overlap with the dicing line. That is, in the vicinity of the region serving as the dicing line provided on the outer edge of the memory cell having the plurality of transistors 200, the insulator 282, the insulator 280, the insulator 275, the insulator 224, the insulator 222, and the insulator 216 are opened.
  • the insulator 214 and the insulator 283 come into contact with each other at the openings provided in the insulator 282, the insulator 280, the insulator 275, the insulator 224, the insulator 222, and the insulator 216.
  • openings may be provided in the insulator 282, the insulator 280, the insulator 275, the insulator 224, the insulator 222, the insulator 216, and the insulator 214.
  • the insulator 212 and the insulator are provided in the openings provided in the insulator 282, the insulator 280, the insulator 275, the insulator 224, the insulator 222, the insulator 216, and the insulator 214. It comes in contact with 283.
  • the insulator 212 and the insulator 283 may be formed by using the same material and the same method. By providing the insulator 212 and the insulator 283 with the same material and the same method, the adhesion can be enhanced. For example, it is preferable to use silicon nitride.
  • the transistor 200 can be wrapped by the insulator 212, the insulator 214, the insulator 282, and the insulator 283. Since at least one of the insulator 212, the insulator 214, the insulator 282, and the insulator 283 has a function of suppressing the diffusion of oxygen, hydrogen, and water, the semiconductor element shown in the present embodiment is formed. By dividing the substrate for each circuit region, even if it is processed into a plurality of chips, impurities such as hydrogen or water are prevented from being mixed in from the side surface direction of the divided substrate and diffused to the transistor 200. Can be done.
  • the structure can prevent the excess oxygen of the insulator 280 and the insulator 224 from diffusing to the outside. Therefore, the excess oxygen of the insulator 280 and the insulator 224 is efficiently supplied to the oxide in which the channel is formed in the transistor 200.
  • the oxygen can reduce the oxygen deficiency of the oxide in which the channel is formed in the transistor 200.
  • the oxide in which the channel is formed in the transistor 200 can be made into an oxide semiconductor having a low defect level density and stable characteristics. That is, it is possible to suppress fluctuations in the electrical characteristics of the transistor 200 and improve reliability.
  • the shape of the capacitive element 100 is a planar type, but the storage device shown in the present embodiment is not limited to this.
  • the shape of the capacitance element 100 may be a cylinder type.
  • the storage device shown in FIG. 31 has the same configuration as that of the semiconductor device shown in FIG. 30 in the configuration below the insulator 150.
  • the capacitive element 100 shown in FIG. 31 is an insulator 150 on an insulator 130, an insulator 142 on an insulator 150, and a conductor 115 arranged in an opening formed in the insulator 150 and the insulator 142. It has an insulator 145 on the conductor 115 and the insulator 142, a conductor 125 on the insulator 145, and an insulator 152 on the conductor 125 and the insulator 145.
  • at least a part of the conductor 115, the insulator 145, and the conductor 125 is arranged in the openings formed in the insulator 150 and the insulator 142.
  • the conductor 115 functions as a lower electrode of the capacitive element 100
  • the conductor 125 functions as an upper electrode of the capacitive element 100
  • the insulator 145 functions as a dielectric of the capacitive element 100.
  • the capacitive element 100 has a structure in which the upper electrode and the lower electrode face each other with a dielectric sandwiched not only on the bottom surface but also on the side surface at the openings of the insulator 150 and the insulator 142, and the electrostatic capacity per unit area is obtained. The capacity can be increased. Therefore, the deeper the depth of the opening, the larger the capacitance of the capacitive element 100 can be. By increasing the capacitance per unit area of the capacitive element 100 in this way, it is possible to promote miniaturization or high integration of the semiconductor device.
  • an insulator that can be used for the insulator 280 may be used.
  • the insulator 142 preferably functions as an etching stopper when forming an opening of the insulator 150, and an insulator that can be used for the insulator 214 may be used.
  • the shape of the openings formed in the insulator 150 and the insulator 142 as viewed from the upper surface may be a quadrangle, a polygon shape other than the quadrangle, or a shape in which the corners are curved in the polygon shape. , May be a circular shape including an ellipse.
  • it is preferable that the area where the opening and the transistor 200 overlap is large in the top view. With such a configuration, the occupied area of the semiconductor device having the capacitive element 100 and the transistor 200 can be reduced.
  • the conductor 115 is arranged in contact with the insulator 142 and the opening formed in the insulator 150. It is preferable that the upper surface of the conductor 115 substantially coincides with the upper surface of the insulator 142. Further, the lower surface of the conductor 115 is in contact with the conductor 110 through the opening of the insulator 130.
  • the conductor 115 is preferably formed into a film by using an ALD method, a CVD method, or the like, and for example, a conductor that can be used for the conductor 205 may be used.
  • the insulator 145 is arranged so as to cover the conductor 115 and the insulator 142.
  • the insulator 145 is, for example, silicon oxide, silicon nitride, silicon nitride, silicon nitride, zirconium oxide, aluminum oxide, aluminum nitride, aluminum nitride, aluminum nitride, hafnium oxide, hafnium oxide, hafnium nitride, nitrided.
  • Hafnium or the like may be used, and it can be provided in a laminated or single layer.
  • an insulating film in which zirconium oxide, aluminum oxide, and zirconium oxide are laminated in this order can be used.
  • a material having a large dielectric strength such as silicon oxide or a material having a high dielectric constant (high-k) for the insulator 145.
  • a laminated structure of a material having a large dielectric strength and a high dielectric constant (high ⁇ k) material may be used.
  • the insulator of the high dielectric constant (high-k) material material having a high specific dielectric constant
  • silicon oxide, silicon oxide, silicon nitride, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and vacancies are used.
  • silicon oxide, resin, etc. silicon nitride (SiN x ) formed by the PEALD method, silicon oxide (SiO x ) formed by the PEALD method, and silicon nitride (SiN x ) formed by the PEALD method are laminated in this order. An insulating film that has been formed can be used.
  • an insulating film laminated in the order of zirconium oxide, silicon oxide formed by using the ALD method, and zirconium oxide can be used.
  • an insulator having a large dielectric strength the dielectric strength can be improved and electrostatic breakdown of the capacitive element 100 can be suppressed.
  • the conductor 125 is arranged so as to fill the openings formed in the insulator 142 and the insulator 150. Further, the conductor 125 is electrically connected to the wiring 1005 via the conductor 140 and the conductor 153.
  • the conductor 125 is preferably formed into a film by using an ALD method, a CVD method, or the like, and for example, a conductor that can be used for the conductor 205 may be used.
  • the conductor 153 is provided on the insulator 154 and is covered with the insulator 156.
  • the conductor 153 may use a conductor that can be used for the conductor 112, and the insulator 156 may use an insulator that can be used for the insulator 152.
  • the conductor 153 is in contact with the upper surface of the conductor 140 and functions as a terminal of the capacitive element 100, the transistor 200, or the transistor 300.
  • FIG. 32 shows an example of a semiconductor device (storage device) according to one aspect of the present invention.
  • FIG. 32 is a cross-sectional view of a semiconductor device having a memory device 290.
  • the memory device 290 shown in FIG. 32 has a capacitive device 292 in addition to the transistor 200 shown in FIGS. 7A to 7D.
  • FIG. 32 corresponds to a cross-sectional view of the transistor 200 in the channel length direction.
  • the capacitive device 292 includes a conductor 242b, an insulator 271b provided on the conductor 242b, and an insulator 275 provided in contact with the upper surface of the insulator 271b, the side surface of the insulator 271b, and the side surface of the conductor 242b. , And a conductor 294 on the insulator 275. That is, the capacity device 292 constitutes a MIM (Metal-Insulator-Metal) capacity.
  • One of the pair of electrodes of the capacitive device 292, that is, the conductor 242b can also serve as the source electrode of the transistor.
  • the dielectric layer included in the capacitive device 292 can also serve as a protective layer provided on the transistor, that is, an insulator 271 and an insulator 275. Therefore, in the manufacturing process of the capacitive device 292, a part of the transistor manufacturing process can be used in combination, so that the semiconductor device can be highly productive. Further, since one of the pair of electrodes of the capacitive device 292, that is, the conductor 242b also serves as the source electrode of the transistor, it is possible to reduce the area where the transistor and the capacitive device are arranged.
  • the conductor 294 for example, a material that can be used for the conductor 242 may be used.
  • FIGS. 33A, 33B, and 34 a semiconductor having a transistor 200 and a capacitive device 292 according to an aspect of the present invention, which is different from the one shown in the above ⁇ configuration example of a memory device>.
  • An example of the device will be described.
  • the semiconductor device shown in FIGS. 33A, 33B, and 34 a structure having the same function as the structure constituting the semiconductor device (see FIG. 32) shown in the previous embodiment and ⁇ configuration example of the memory device>.
  • the same reference numeral is added to.
  • the constituent materials of the transistor 200 and the capacitive device 292 the materials described in detail in the previous embodiment and ⁇ configuration example of the memory device> can be used.
  • FIGS. 33A, 33B, 34, and the like the memory device shown in FIG. 32 is used as the memory device, but the memory device is not limited to this.
  • FIG. 33A is a cross-sectional view of a semiconductor device 600 having a transistor 200a, a transistor 200b, a capacitive device 292a, and a capacitive device 292b in the channel length direction.
  • the capacitive device 292a includes a conductor 242a, an insulator 271a on the conductor 242a, an insulator 275 in contact with the upper surface of the insulator 271a, the side surface of the insulator 271a, and the side surface of the conductor 242a, and the insulator 275. It has the above conductor 294a.
  • the capacitive device 292b includes a conductor 242b, an insulator 271b on the conductor 242b, an insulator 275 in contact with the upper surface of the insulator 271b, the side surface of the insulator 271b, and the side surface of the conductor 242b, and the insulator 275. It has the above conductor 294b.
  • the semiconductor device 600 has a line-symmetrical configuration with the alternate long and short dash line of A3-A4 as the axis of symmetry.
  • One of the source electrode or the drain electrode of the transistor 200a and one of the source electrode or the drain electrode of the transistor 200b are configured by the conductor 242c.
  • An insulator 271c is provided on the conductor 242c.
  • the conductor 246 that functions as wiring and the conductor 240 that also functions as a plug for connecting the transistor 200a and the transistor 200b are configured.
  • the configuration example of the semiconductor device shown in FIG. 33A can be referred to.
  • the transistor 200a, the transistor 200b, the capacitive device 292a, and the capacitive device 292b are mentioned as configuration examples of the semiconductor device, but the semiconductor device shown in the present embodiment is not limited to this.
  • the semiconductor device 600 and the semiconductor device having the same configuration as the semiconductor device 600 may be connected via a capacitance portion.
  • a semiconductor device having a transistor 200a, a transistor 200b, a capacitive device 292a, and a capacitive device 292b is referred to as a cell.
  • the above-mentioned description relating to the transistor 200a, the transistor 200b, the capacitive device 292a, and the capacitive device 292b can be referred to.
  • FIG. 33B is a cross-sectional view in which a semiconductor device 600 having a transistor 200a, a transistor 200b, a capacitive device 292a, and a capacitive device 292b and a cell having the same configuration as the semiconductor device 600 are connected via a capacitive portion.
  • the conductor 294b that functions as one electrode of the capacitive device 292b of the semiconductor device 600 also serves as one electrode of the capacitive device of the semiconductor device 601 having the same configuration as the semiconductor device 600. It has become. Further, although not shown, the conductor 294a that functions as one electrode of the capacitive device 292a of the semiconductor device 600 is on the left side of the semiconductor device 600, that is, one of the capacitive devices of the semiconductor device adjacent to the semiconductor device 600 in the A1 direction. Also serves as an electrode. Further, the cell on the right side of the semiconductor device 601, that is, in FIG. 33B, has the same configuration for the cell in the A2 direction.
  • a cell array (also referred to as a memory device layer) can be configured.
  • the distance between adjacent cells can be reduced, so that the projected area of the cell array can be reduced, and high integration is possible.
  • a matrix-like cell array can be configured.
  • the transistor 200a, the transistor 200b, the capacitive device 292a, and the capacitive device 292b in the configuration shown in the present embodiment, the area of the cell is reduced, and the semiconductor device having the cell array is miniaturized or increased. It can be integrated.
  • FIG. 34 shows a cross-sectional view of a configuration in which n layers of the cell array 610 are laminated.
  • a plurality of cell array (series cell array 610_1 to cell array 610_n) cells can be integrated and arranged without increasing the occupied area of the cell array. That is, a 3D cell array can be configured.
  • a transistor using an oxide as a semiconductor (hereinafter, may be referred to as an OS transistor) according to one aspect of the present invention.
  • a storage device to which a capacitive element is applied (hereinafter, may be referred to as an OS memory device) will be described.
  • the OS memory device is a storage device having at least a capacitive element and an OS transistor that controls charging / discharging of the capacitive element. Since the off-current of the OS transistor is extremely small, the OS memory device has excellent holding characteristics and can function as a non-volatile memory.
  • FIG. 35A shows an example of the configuration of the OS memory device.
  • the storage device 1400 has a peripheral circuit 1411 and a memory cell array 1470.
  • the peripheral circuit 1411 includes a row circuit 1420, a column circuit 1430, an output circuit 1440, and a control logic circuit 1460.
  • the column circuit 1430 includes, for example, a column decoder, a precharge circuit, a sense amplifier, a write circuit, and the like.
  • the precharge circuit has a function of precharging the wiring.
  • the sense amplifier has a function of amplifying a data signal read from a memory cell.
  • the wiring is the wiring connected to the memory cell of the memory cell array 1470, and will be described in detail later.
  • the amplified data signal is output to the outside of the storage device 1400 as a data signal RDATA via the output circuit 1440.
  • the row circuit 1420 has, for example, a row decoder, a word line driver circuit, and the like, and the row to be accessed can be selected.
  • the storage device 1400 is supplied with a low power supply voltage (VSS) as a power supply voltage, a high power supply voltage (SiO) for the peripheral circuit 1411, and a high power supply voltage (VIL) for the memory cell array 1470 from the outside. Further, a control signal (CE, WE, RE), an address signal ADDR, and a data signal WDATA are input to the storage device 1400 from the outside.
  • the address signal ADDR is input to the row decoder and column decoder, and the data signal WDATA is input to the write circuit.
  • the control logic circuit 1460 processes the control signals (CE, WE, RE) input from the outside to generate the control signals of the row decoder and the column decoder.
  • the control signal CE is a chip enable signal
  • the control signal WE is a write enable signal
  • the control signal RE is a read enable signal.
  • the signal processed by the control logic circuit 1460 is not limited to this, and other control signals may be input as needed.
  • the memory cell array 1470 has a plurality of memory cells MC arranged in a matrix and a plurality of wirings.
  • the number of wires connecting the memory cell array 1470 and the row circuit 1420 is determined by the configuration of the memory cell MC, the number of memory cell MCs in one column, and the like. Further, the number of wirings connecting the memory cell array 1470 and the column circuit 1430 is determined by the configuration of the memory cell MC, the number of memory cell MCs in one row, and the like.
  • FIG. 35A shows an example in which the peripheral circuit 1411 and the memory cell array 1470 are formed on the same plane
  • the present embodiment is not limited to this.
  • the memory cell array 1470 may be provided so as to overlap a part of the peripheral circuit 1411.
  • a sense amplifier may be provided so as to overlap under the memory cell array 1470.
  • 36A to 36H show an example of a memory cell configuration applicable to the above-mentioned memory cell MC.
  • [DOSRAM] 36A to 36C show an example of a circuit configuration of a DRAM memory cell.
  • a DRAM using a memory cell of a 1OS transistor and a 1-capacity element type may be referred to as a DOSRAM (Dynamic Oxide Semiconductor Random Access Memory).
  • the memory cell 1471 shown in FIG. 36A has a transistor M1 and a capacitive element CA.
  • the transistor M1 has a gate (sometimes called a top gate) and a back gate.
  • the first terminal of the transistor M1 is connected to the first terminal of the capacitive element CA, the second terminal of the transistor M1 is connected to the wiring BIL, the gate of the transistor M1 is connected to the wiring WOL, and the back gate of the transistor M1 is connected. Is connected to the wiring BGL.
  • the second terminal of the capacitive element CA is connected to the wiring LL.
  • the wiring BIL functions as a bit line
  • the wiring WOL functions as a word line.
  • the wiring LL functions as wiring for applying a predetermined potential to the second terminal of the capacitive element CA. At the time of writing and reading data, the wiring LL may be a ground potential or a low level potential.
  • the wiring BGL functions as wiring for applying a potential to the back gate of the transistor M1. The threshold voltage of the transistor M1 can be increased or decreased by applying an arbitrary potential to the wiring BGL.
  • the memory cell 1471 shown in FIG. 36A corresponds to the storage device shown in FIG. 32. That is, the transistor M1 corresponds to the transistor 200, and the capacitive element CA corresponds to the capacitive device 292.
  • the memory cell MC is not limited to the memory cell 1471, and the circuit configuration can be changed.
  • the memory cell MC may be configured such that the back gate of the transistor M1 is connected to the wiring WOL instead of the wiring BGL as in the memory cell 1472 shown in FIG. 36B.
  • the memory cell MC may be a memory cell composed of a transistor having a single gate structure, that is, a transistor M1 having no back gate, as in the memory cell 1473 shown in FIG. 36C.
  • the transistor 200 can be used as the transistor M1 and the capacitive element 100 can be used as the capacitive element CA.
  • the leakage current of the transistor M1 can be made very small. That is, since the written data can be held for a long time by the transistor M1, the frequency of refreshing the memory cell can be reduced. Alternatively, the memory cell refresh operation can be eliminated. Further, since the leak current is very small, it is possible to hold multi-valued data or analog data for the memory cell 1471, the memory cell 1472, and the memory cell 1473.
  • the sense amplifier is provided so as to overlap under the memory cell array 1470 as described above, the bit line can be shortened. As a result, the bit line capacity is reduced, and the holding capacity of the memory cell can be reduced.
  • [NOSRAM] 36D to 36G show an example of a circuit configuration of a gain cell type memory cell having two transistors and one capacitance element.
  • the memory cell 1474 shown in FIG. 36D has a transistor M2, a transistor M3, and a capacitive element CB.
  • the transistor M2 has a top gate (sometimes referred to simply as a gate) and a back gate.
  • NOSRAM Nonvolatile Oxide Semiconductor RAM
  • the first terminal of the transistor M2 is connected to the first terminal of the capacitive element CB, the second terminal of the transistor M2 is connected to the wiring WBL, the gate of the transistor M2 is connected to the wiring WOL, and the back gate of the transistor M2. Is connected to the wiring BGL.
  • the second terminal of the capacitive element CB is connected to the wiring CAL.
  • the first terminal of the transistor M3 is connected to the wiring RBL, the second terminal of the transistor M3 is connected to the wiring SL, and the gate of the transistor M3 is connected to the first terminal of the capacitive element CB.
  • the wiring WBL functions as a write bit line
  • the wiring RBL functions as a read bit line
  • the wiring WOL functions as a word line.
  • the wiring CAL functions as wiring for applying a predetermined potential to the second terminal of the capacitive element CB.
  • the wiring BGL functions as wiring for applying a potential to the back gate of the transistor M2.
  • the threshold voltage of the transistor M2 can be increased or decreased by applying an arbitrary potential to the wiring BGL.
  • the memory cell 1474 shown in FIG. 36D corresponds to the storage device shown in FIGS. 30 and 31. That is, the transistor M2 is in the transistor 200, the capacitive element CB is in the capacitive element 100, the transistor M3 is in the transistor 300, the wiring WBL is in the wiring 1003, the wiring WOL is in the wiring 1004, the wiring BGL is in the wiring 1006, and the wiring CAL is in the wiring 1006.
  • the wiring RBL corresponds to the wiring 1002
  • the wiring SL corresponds to the wiring 1001.
  • the memory cell MC is not limited to the memory cell 1474, and the circuit configuration can be appropriately changed.
  • the memory cell MC may be configured such that the back gate of the transistor M2 is connected to the wiring WOL instead of the wiring BGL as in the memory cell 1475 shown in FIG. 36E.
  • the memory cell MC may be a memory cell composed of a transistor having a single gate structure, that is, a transistor M2 having no back gate, as in the memory cell 1476 shown in FIG. 36F.
  • the memory cell MC may have a configuration in which the wiring WBL and the wiring RBL are combined as one wiring BIL, as in the memory cell 1477 shown in FIG. 36G.
  • the transistor 200 can be used as the transistor M2
  • the transistor 300 can be used as the transistor M3
  • the capacitive element 100 can be used as the capacitive element CB.
  • an OS transistor as the transistor M2
  • the leakage current of the transistor M2 can be made very small.
  • the written data can be held by the transistor M2 for a long time, so that the frequency of refreshing the memory cells can be reduced.
  • the memory cell refresh operation can be eliminated.
  • the leak current is very small, multi-valued data or analog data can be held in the memory cell 1474. The same applies to the memory cells 1475 to 1477.
  • the transistor M3 may be a transistor having silicon in the channel forming region (hereinafter, may be referred to as a Si transistor).
  • the conductive type of the Si transistor may be an n-channel type or a p-channel type.
  • the Si transistor may have higher field effect mobility than the OS transistor. Therefore, a Si transistor may be used as the transistor M3 that functions as a readout transistor. Further, by using a Si transistor for the transistor M3, the transistor M2 can be provided by stacking it on the transistor M3, so that the occupied area of the memory cell can be reduced and the storage device can be highly integrated.
  • the transistor M3 may be an OS transistor.
  • an OS transistor is used for the transistor M2 and the transistor M3, the circuit can be configured by using only the n-type transistor in the memory cell array 1470.
  • FIG. 36H shows an example of a gain cell type memory cell having a 3-transistor and 1-capacity element.
  • the memory cell 1478 shown in FIG. 36H has transistors M4 to M6 and a capacitive element CC.
  • the capacitive element CC is appropriately provided.
  • the memory cell 1478 is electrically connected to the wiring BIL, the wiring RWL, the wiring WWL, the wiring BGL, and the wiring GNDL.
  • Wiring GNDL is wiring that gives a low level potential.
  • the memory cell 1478 may be electrically connected to the wiring RBL and the wiring WBL instead of the wiring BIL.
  • the transistor M4 is an OS transistor having a back gate, and the back gate is electrically connected to the wiring BGL.
  • the back gate and the gate of the transistor M4 may be electrically connected to each other. Alternatively, the transistor M4 does not have to have a back gate.
  • the transistor M5 and the transistor M6 may be an n-channel type Si transistor or a p-channel type Si transistor, respectively.
  • the transistor M4 to the transistor M6 may be an OS transistor.
  • the memory cell array 1470 can be configured as a circuit using only n-type transistors.
  • the transistor 200 can be used as the transistor M4
  • the transistor 300 can be used as the transistor M5 and the transistor M6, and the capacitive element 100 can be used as the capacitive element CC.
  • an OS transistor as the transistor M4
  • the leakage current of the transistor M4 can be made very small.
  • the configurations of the peripheral circuit 1411, the memory cell array 1470, and the like shown in the present embodiment are not limited to the above.
  • the arrangement or function of these circuits and the wiring, circuit elements, etc. connected to the circuits may be changed, deleted, or added as necessary.
  • the storage device of one aspect of the present invention has a high operating speed and can retain data for a long period of time.
  • FIGS. 37A and 37B are used to show an example of a chip 1200 on which the semiconductor device of the present invention is mounted.
  • a plurality of circuits (systems) are mounted on the chip 1200.
  • SoC system on chip
  • the chip 1200 has a CPU 1211, a GPU 1212, one or more analog arithmetic units 1213, one or more memory controllers 1214, one or more interfaces 1215, one or more network circuits 1216, and the like.
  • the chip 1200 is provided with a bump (not shown) and is connected to the first surface of the package substrate 1201 as shown in FIG. 37B. Further, a plurality of bumps 1202 are provided on the back surface of the first surface of the package substrate 1201 and are connected to the motherboard 1203.
  • the motherboard 1203 may be provided with a storage device such as a DRAM 1221 and a flash memory 1222.
  • a storage device such as a DRAM 1221 and a flash memory 1222.
  • the DOSRAM shown in the previous embodiment can be used for the DRAM 1221.
  • the NO SRAM shown in the previous embodiment can be used for the flash memory 1222.
  • the CPU 1211 preferably has a plurality of CPU cores.
  • the GPU 1212 preferably has a plurality of GPU cores.
  • the CPU 1211 and the GPU 1212 may each have a memory for temporarily storing data.
  • a memory common to the CPU 1211 and the GPU 1212 may be provided on the chip 1200.
  • the memory the above-mentioned NOSRAM or DOSRAM can be used.
  • the GPU 1212 is suitable for parallel calculation of a large number of data, and can be used for image processing or product-sum calculation. By providing the GPU 1212 with an image processing circuit using the oxide semiconductor of the present invention or a product-sum calculation circuit, it becomes possible to execute image processing and product-sum calculation with low power consumption.
  • the wiring between the CPU 1211 and the GPU 1212 can be shortened, data transfer from the CPU 1211 to the GPU 1212, and data transfer between the memories of the CPU 1211 and the GPU 1212. And after the calculation on the GPU 1212, the calculation result can be transferred from the GPU 1212 to the CPU 1211 at high speed.
  • the analog arithmetic unit 1213 has one or both of an A / D (analog / digital) conversion circuit and a D / A (digital / analog) conversion circuit. Further, the product-sum calculation circuit may be provided in the analog calculation unit 1213.
  • the memory controller 1214 has a circuit that functions as a controller of the DRAM 1221 and a circuit that functions as an interface of the flash memory 1222.
  • the interface 1215 has an interface circuit with externally connected devices such as a display device, a speaker, a microphone, a camera, and a controller.
  • the controller includes a mouse, a keyboard, a game controller, and the like.
  • USB Universal Serial Bus
  • HDMI registered trademark
  • High-Definition Multimedia Interface High-Definition Multimedia Interface
  • the network circuit 1216 has a network circuit such as a LAN (Local Area Network). Further, it may have a circuit for network security.
  • LAN Local Area Network
  • the above circuit (system) can be formed on the chip 1200 by the same manufacturing process. Therefore, even if the number of circuits required for the chip 1200 increases, it is not necessary to increase the manufacturing process, and the chip 1200 can be manufactured at low cost.
  • the package board 1201 provided with the chip 1200 having the GPU 1212, the DRAM 1221, and the motherboard 1203 provided with the flash memory 1222 can be referred to as a GPU module 1204.
  • the GPU module 1204 Since the GPU module 1204 has a chip 1200 using SoC technology, its size can be reduced. Further, since it is excellent in image processing, it is suitable for use in portable electronic devices such as smartphones, tablet terminals, laptop PCs, and portable (take-out) game machines.
  • a deep neural network (DNN), a convolutional neural network (CNN), a recurrent neural network (RNN), a self-encoder, a deep Boltzmann machine (DBM), and a deep belief network (DEM) are provided by a product-sum calculation circuit using GPU1212. Since a method such as DBN) can be executed, the chip 1200 can be used as an AI chip, or the GPU module 1204 can be used as an AI system module.
  • This embodiment shows an example of an electronic component and an electronic device incorporating a storage device or the like shown in the above embodiment.
  • FIG. 38A shows a perspective view of an electronic component 700 and a substrate (mounting substrate 704) on which the electronic component 700 is mounted.
  • the electronic component 700 shown in FIG. 38A has a storage device 720 in the mold 711. In FIG. 38A, a part is omitted in order to show the inside of the electronic component 700.
  • the electronic component 700 has a land 712 on the outside of the mold 711. The land 712 is electrically connected to the electrode pad 713, and the electrode pad 713 is electrically connected to the storage device 720 by a wire 714.
  • the electronic component 700 is mounted on, for example, a printed circuit board 702. A plurality of such electronic components are combined and electrically connected to each other on the printed circuit board 702 to complete the mounting board 704.
  • the storage device 720 has a drive circuit layer 721 and a storage circuit layer 722.
  • FIG. 38B shows a perspective view of the electronic component 730.
  • the electronic component 730 is an example of SiP (System in package) or MCM (Multi Chip Module).
  • the electronic component 730 is provided with an interposer 731 on a package substrate 732 (printed circuit board), and a semiconductor device 735 and a plurality of storage devices 720 are provided on the interposer 731.
  • the electronic component 730 shows an example in which the storage device 720 is used as a wideband memory (HBM: High Bandwidth Memory). Further, as the semiconductor device 735, an integrated circuit (semiconductor device) such as a CPU, GPU, or FPGA can be used.
  • HBM High Bandwidth Memory
  • the package substrate 732 a ceramic substrate, a plastic substrate, a glass epoxy substrate, or the like can be used.
  • the interposer 731 a silicon interposer, a resin interposer, or the like can be used.
  • the interposer 731 has a plurality of wirings and has a function of electrically connecting a plurality of integrated circuits having different terminal pitches. Multiple wirings are provided in a single layer or multiple layers. Further, the interposer 731 has a function of electrically connecting the integrated circuit provided on the interposer 731 to the electrode provided on the package substrate 732. For these reasons, the interposer may be referred to as a "rewiring board" or an "intermediate board”. Further, a through electrode may be provided on the interposer 731, and the integrated circuit and the package substrate 732 may be electrically connected using the through electrode. Further, in the silicon interposer, a TSV (Through Silicon Via) can be used as a through electrode.
  • TSV Three Silicon Via
  • interposer 731 It is preferable to use a silicon interposer as the interposer 731. Since it is not necessary to provide an active element in the silicon interposer, it can be manufactured at a lower cost than an integrated circuit. On the other hand, since the wiring of the silicon interposer can be formed by a semiconductor process, it is easy to form fine wiring, which is difficult with a resin interposer.
  • the interposer on which the HBM is mounted is required to form fine and high-density wiring. Therefore, it is preferable to use a silicon interposer as an interposer for mounting HBM.
  • the reliability is unlikely to decrease due to the difference in expansion coefficient between the integrated circuit and the interposer. Further, since the surface of the silicon interposer is high, poor connection between the integrated circuit provided on the silicon interposer and the silicon interposer is unlikely to occur. In particular, in a 2.5D package (2.5-dimensional mounting) in which a plurality of integrated circuits are arranged side by side on an interposer, it is preferable to use a silicon interposer.
  • a heat sink may be provided on top of the electronic component 730.
  • the heat sink it is preferable to make the heights of the integrated circuits provided on the interposer 731 uniform.
  • the heights of the storage device 720 and the semiconductor device 735 are the same.
  • an electrode 733 may be provided on the bottom of the package substrate 732.
  • FIG. 38B shows an example in which the electrode 733 is formed of a solder ball. By providing solder balls in a matrix on the bottom of the package substrate 732, BGA (Ball Grid Array) mounting can be realized. Further, the electrode 733 may be formed of a conductive pin. By providing conductive pins in a matrix on the bottom of the package substrate 732, PGA (Pin Grid Array) mounting can be realized.
  • the electronic component 730 can be mounted on another board by using various mounting methods, not limited to BGA and PGA.
  • BGA Base-Chip
  • PGA Gate-Chip
  • SPGA Stepgered Pin Grid Array
  • LGA Land Grid Array
  • QFP Quad Flat Package
  • QFJ Quad Flat J-leaded package
  • QFN QuadFN
  • the semiconductor device shown in the above embodiment is, for example, a storage device for various electronic devices (for example, an information terminal, a computer, a smartphone, an electronic book terminal, a digital camera (including a video camera), a recording / playback device, a navigation system, etc.).
  • the computer includes a tablet computer, a notebook computer, a desktop computer, and a large computer such as a server system.
  • the semiconductor device shown in the above embodiment is applied to various removable storage devices such as a memory card (for example, an SD card), a USB memory, and an SSD (solid state drive).
  • 39A to 39E schematically show some configuration examples of the removable storage device.
  • the semiconductor device shown in the above embodiment is processed into a packaged memory chip and used for various storage devices and removable memories.
  • FIG. 39A is a schematic diagram of a USB memory.
  • the USB memory 1100 has a housing 1101, a cap 1102, a USB connector 1103, and a board 1104.
  • the board 1104 is housed in the housing 1101.
  • a memory chip 1105 and a controller chip 1106 are attached to the substrate 1104.
  • the semiconductor device shown in the previous embodiment can be incorporated into the memory chip 1105 or the like.
  • FIG. 39B is a schematic diagram of the appearance of the SD card
  • FIG. 39C is a schematic diagram of the internal structure of the SD card.
  • the SD card 1110 has a housing 1111, a connector 1112, and a substrate 1113.
  • the board 1113 is housed in the housing 1111.
  • a memory chip 1114 and a controller chip 1115 are attached to the substrate 1113.
  • the capacity of the SD card 1110 can be increased.
  • a wireless chip having a wireless communication function may be provided on the substrate 1113.
  • the data of the memory chip 1114 can be read and written by wireless communication between the host device and the SD card 1110.
  • the semiconductor device shown in the previous embodiment can be incorporated into the memory chip 1114 or the like.
  • FIG. 39D is a schematic diagram of the appearance of the SSD
  • FIG. 39E is a schematic diagram of the internal structure of the SSD.
  • the SSD 1150 has a housing 1151, a connector 1152 and a substrate 1153.
  • the substrate 1153 is housed in the housing 1151.
  • a memory chip 1154, a memory chip 1155, and a controller chip 1156 are attached to the substrate 1153.
  • the memory chip 1155 is a work memory of the controller chip 1156, and for example, a DOSRAM chip may be used.
  • the capacity of the SSD 1150 can be increased.
  • the semiconductor device shown in the previous embodiment can be incorporated into the memory chip 1154 or the like.
  • the semiconductor device can be used for a processor such as a CPU or GPU, or a chip.
  • a processor such as a CPU or GPU, or a chip.
  • 40A to 40H show specific examples of electronic devices including a processor such as a CPU, GPU, or a chip according to one aspect of the present invention.
  • the GPU or chip according to one aspect of the present invention can be mounted on various electronic devices.
  • electronic devices include relatively large screens such as television devices, monitors for desktop or notebook information terminals, digital signage (electronic signage), large game machines such as pachinko machines, and the like.
  • digital signage electronic signage
  • large game machines such as pachinko machines, and the like.
  • digital cameras, digital video cameras, digital photo frames, electronic book readers, mobile phones, portable game machines, personal digital assistants, sound reproduction devices, and the like can be mentioned.
  • artificial intelligence can be mounted on the electronic device.
  • the electronic device of one aspect of the present invention may have an antenna.
  • the display unit can display images, information, and the like.
  • the antenna may be used for non-contact power transmission.
  • the electronic device of one aspect of the present invention includes sensors (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, time, hardness, electric field, current, It may have the ability to measure voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared rays).
  • the electronic device of one aspect of the present invention can have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a calendar, a function to display a date or time, a function to execute various software (programs), wireless communication. It can have a function, a function of reading a program or data recorded on a recording medium, and the like.
  • 40A to 40H show examples of electronic devices.
  • FIG. 40A illustrates a mobile phone (smartphone) which is a kind of information terminal.
  • the information terminal 5100 has a housing 5101 and a display unit 5102, and a touch panel is provided in the display unit 5102 and a button is provided in the housing 5101 as an input interface.
  • the information terminal 5100 can execute an application using artificial intelligence by applying the chip of one aspect of the present invention.
  • Examples of the application using artificial intelligence include an application that recognizes a conversation and displays the conversation content on the display unit 5102, and recognizes characters and figures input by the user on the touch panel provided in the display unit 5102.
  • Examples include an application displayed on the display unit 5102, an application for performing biometric authentication such as a fingerprint and a voice print, and the like.
  • FIG. 40B illustrates a notebook-type information terminal 5200.
  • the notebook type information terminal 5200 includes a main body 5201 of the information terminal, a display unit 5202, and a keyboard 5203.
  • the note-type information terminal 5200 can execute an application using artificial intelligence by applying the chip of one aspect of the present invention.
  • applications using artificial intelligence include design support software, text correction software, menu automatic generation software, and the like. Further, by using the notebook type information terminal 5200, it is possible to develop a new artificial intelligence.
  • a smartphone and a notebook-type information terminal are taken as examples as electronic devices, and although they are shown in FIGS. 40A and 40B, respectively, information terminals other than the smartphone and the notebook-type information terminal can be applied.
  • information terminals other than smartphones and notebook-type information terminals include PDAs (Personal Digital Assistants), desktop-type information terminals, workstations, and the like.
  • FIG. 40C shows a portable game machine 5300, which is an example of a game machine.
  • the portable game machine 5300 has a housing 5301, a housing 5302, a housing 5303, a display unit 5304, a connection unit 5305, an operation key 5306, and the like.
  • the housing 5302 and the housing 5303 can be removed from the housing 5301.
  • the connection unit 5305 provided in the housing 5301 to another housing (not shown)
  • the video output to the display unit 5304 can be output to another video device (not shown). can.
  • the housing 5302 and the housing 5303 can each function as an operation unit. This allows multiple players to play the game at the same time.
  • the chips shown in the previous embodiment can be incorporated into the chips provided on the substrates of the housing 5301, the housing 5302, and the housing 5303.
  • FIG. 40D shows a stationary game machine 5400, which is an example of a game machine.
  • a controller 5402 is connected to the stationary game machine 5400 wirelessly or by wire.
  • a low power consumption game machine By applying the GPU or chip of one aspect of the present invention to a game machine such as a portable game machine 5300 or a stationary game machine 5400, a low power consumption game machine can be realized. Further, since the heat generation from the circuit can be reduced due to the low power consumption, the influence of the heat generation on the circuit itself, the peripheral circuit, and the module can be reduced.
  • the portable game machine 5300 having artificial intelligence can be realized.
  • expressions such as the progress of the game, the behavior of creatures appearing in the game, and the phenomena that occur in the game are determined by the program that the game has, but by applying artificial intelligence to the handheld game machine 5300.
  • Expressions that are not limited to game programs are possible. For example, it is possible to express what the player asks, the progress of the game, the time, and the behavior of the characters appearing in the game.
  • the game player can be constructed by artificial intelligence in an anthropomorphic manner. Therefore, by setting the opponent as a game player by artificial intelligence, even one player can play the game. You can play the game.
  • 40C and 40D show a portable game machine and a stationary game machine as an example of the game machine, but the game machine to which the GPU or chip of one aspect of the present invention is applied is not limited to this.
  • Examples of the game machine to which the GPU or chip of one aspect of the present invention is applied include an arcade game machine installed in an entertainment facility (game center, amusement park, etc.), a pitching machine for batting practice installed in a sports facility, and the like. Can be mentioned.
  • the GPU or chip of one aspect of the present invention can be applied to a large computer.
  • FIG. 40E is a diagram showing a supercomputer 5500, which is an example of a large computer.
  • FIG. 40F is a diagram showing a rack-mounted computer 5502 included in the supercomputer 5500.
  • the supercomputer 5500 has a rack 5501 and a plurality of rack mount type computers 5502.
  • the plurality of computers 5502 are stored in the rack 5501. Further, the computer 5502 is provided with a plurality of substrates 5504, and the GPU or the chip described in the above embodiment can be mounted on the substrate.
  • the supercomputer 5500 is a large computer mainly used for scientific and technological calculations. In scientific and technological calculations, it is necessary to process a huge amount of calculations at high speed, so power consumption is high and the heat generated by the chip is large.
  • the GPU or chip of one aspect of the present invention to the supercomputer 5500, a supercomputer having low power consumption can be realized. Further, since the heat generation from the circuit can be reduced due to the low power consumption, the influence of the heat generation on the circuit itself, the peripheral circuit, and the module can be reduced.
  • a supercomputer is illustrated as an example of a large computer, but the large computer to which the GPU or chip of one aspect of the present invention is applied is not limited to this.
  • Examples of the large-scale computer to which the GPU or chip of one aspect of the present invention is applied include a computer (server) for providing a service, a large-scale general-purpose computer (mainframe), and the like.
  • the GPU or chip of one aspect of the present invention can be applied to a moving vehicle and around the driver's seat of the vehicle.
  • FIG. 40G is a diagram showing the periphery of the windshield in the interior of an automobile, which is an example of a moving body.
  • the display panel 5701 attached to the dashboard, the display panel 5702, the display panel 5703, and the display panel 5704 attached to the pillar are illustrated.
  • the display panel 5701 to the display panel 5703 can provide various information by displaying a speedometer, a tachometer, a mileage, a fuel gauge, a gear status, an air conditioner setting, and the like.
  • the display items, layout, and the like displayed on the display panel can be appropriately changed according to the user's preference, and the design can be improved.
  • the display panel 5701 to 5703 can also be used as a lighting device.
  • the display panel 5704 can supplement the view (blind spot) blocked by the pillars by projecting an image from an image pickup device (not shown) provided in the automobile. That is, by displaying the image from the image pickup device provided on the outside of the automobile, the blind spot can be supplemented and the safety can be enhanced. In addition, by projecting an image that complements the invisible part, it is possible to confirm safety more naturally and without discomfort.
  • the display panel 5704 can also be used as a lighting device.
  • the GPU or chip of one aspect of the present invention can be applied as a component of artificial intelligence
  • the chip can be used, for example, in an automatic driving system of an automobile.
  • the chip can be used in a system for road guidance, danger prediction, and the like.
  • the display panel 5701 to the display panel 5704 may be configured to display information such as road guidance and danger prediction.
  • moving objects include trains, monorails, ships, flying objects (helicopters, unmanned aerial vehicles (drones), airplanes, rockets), etc., and the chip of one aspect of the present invention is applied to these moving objects. Therefore, it is possible to provide a system using artificial intelligence.
  • FIG. 40H shows an electric freezer / refrigerator 5800 which is an example of an electric appliance.
  • the electric freezer / refrigerator 5800 has a housing 5801, a refrigerator door 5802, a freezer door 5803, and the like.
  • the electric refrigerator-freezer 5800 By applying the chip of one aspect of the present invention to the electric refrigerator-freezer 5800, it is possible to realize the electric refrigerator-freezer 5800 having artificial intelligence.
  • the electric refrigerator-freezer 5800 has a function to automatically generate a menu based on the ingredients stored in the electric refrigerator-freezer 5800, the expiration date of the ingredients, etc., and the ingredients stored in the electric refrigerator-freezer 5800. It can have a function of automatically adjusting the temperature according to the above.
  • electric refrigerators and freezers have been described as an example of electric appliances
  • other electric appliances include, for example, vacuum cleaners, microwave ovens, microwave ovens, rice cookers, water heaters, IH cookers, water servers, and air conditioners. Examples include washing machines, dryers, and audiovisual equipment.
  • the electronic device described in this embodiment the function of the electronic device, the application example of artificial intelligence, its effect, etc. can be appropriately combined with the description of other electronic devices.
  • Sample A1 and Sample A2 with different film forming conditions were prepared.
  • a silicon single crystal wafer was used as a substrate.
  • a silicon oxide film was formed on the surface of the substrate by thermal oxidation treatment.
  • Hf (N (CH 3 ) 2 ) 4 was used as the precursor and H 2 O and O 3 were used as the oxidizing agents, respectively, and a hafnium oxide film was formed on the substrate so as to have a film thickness of 20 nm.
  • the substrate temperature at the time of film formation was set to 200 ° C.
  • HfCl 4 was used as the precursor and O3 was used as the oxidizing agent, and a hafnium oxide film was formed on the substrate so as to have a film thickness of 20 nm.
  • the substrate temperature at the time of film formation was 250 ° C.
  • the hydrogen concentration in the hafnium oxide film was evaluated for each sample.
  • the hydrogen concentration was measured by secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry).
  • FIG. 41A shows the results of SIMS analysis of Sample A1 and Sample A2.
  • the horizontal axis shows the depth from the surface [nm]
  • the vertical axis shows the concentration of hydrogen atoms per unit volume (H concentration) [atoms / cm 3 ].
  • the sample A1 is shown by a solid line
  • the sample A2 is shown by a broken line.
  • the range near the interface between the hafnium oxide film and the thermal oxide film is also included.
  • the hydrogen concentration in the hafnium oxide film in sample A1 is 1 ⁇ 10 21 atoms / cm 3 or more.
  • the hydrogen concentration in the hafnium oxide film in sample A2 is less than 1 ⁇ 10 20 atoms / cm 3 , and there is a region of less than 1 ⁇ 10 19 atoms / cm 3 .
  • a hafnium oxide film having an extremely low hydrogen concentration can be obtained by using a gas that does not contain hydrogen in the precursor and the oxidizing agent.
  • FIG. 42 shows the laminated structure of the laminated film. As shown in FIG. 42, the films from the layer L1 to the layer L13 were sequentially formed on the silicon wafer.
  • a silicon oxide film formed by thermally oxidizing the surface of the substrate was used.
  • a silicon nitride film formed by a sputtering method was used.
  • An aluminum oxide film formed by a sputtering method was used for the layer L3, the layer L9, and the layer L12.
  • a silicon oxide film formed by a sputtering method was used for the layer L4, the layer L6, and the layer L11.
  • an In-Ga-Zn oxide film hereinafter referred to as IGZO film
  • a tantalum nitride film formed by a sputtering method was used for the layer L8.
  • a silicon nitride film formed by the ALD method was used for the layer L10.
  • the hafnium oxide film used for the layer L5 was formed as a sample B1 under the same conditions as the sample A1 and a sample B2 formed under the same conditions as the sample A2.
  • FIG. 41B For sample B1 and sample B2, the hydrogen concentration in the hafnium oxide film was evaluated by SIMS. The result is shown in FIG. 41B.
  • the sample B1 is shown by a solid line and the sample B2 is shown by a broken line.
  • the ranges corresponding to the layers L4 to L7 are indicated by arrows.
  • FIG. 41B it is clearly shown that there is a gap between two adjacent arrows, because it is difficult to strictly identify the interface between the two films by SIMS analysis.
  • the hydrogen concentration of the sample B2 is lower than that of the sample B1 even though the film is formed under the same film forming conditions.
  • the hydrogen concentrations of layers L4, L6, and L7 are lower than those of sample B1, and the hydrogen concentrations of sample B1 and layer L5 are about the same, so the following can be inferred. .. That is, in sample B2, in the steps after the film forming step of the hafnium oxide film of the layer L5, hydrogen diffuses from the surrounding layers (for example, layer L4, layer L6, layer L7, etc.), so that the layer L5 (hafnium oxide film) is formed. It is presumed that the hydrogen concentration in) increased to the same concentration as that of the layer L5 of the sample B1, and the hydrogen concentrations of the layers L4, the layer L6, the layer L7 and the like decreased as compared with the sample B1.
  • the film around the hafnium oxide film can be formed. It was found that it is possible to reduce the hydrogen concentration.
  • a hafnium oxide film having an extremely low hydrogen concentration which is formed by using a gas containing no hydrogen in the precursor and the oxidizing agent, as a part of the laminated film. It was found that it is possible to reduce the hydrogen concentration.
  • the hydrogen concentration in the semiconductor film can be reduced and reliability is achieved. It is possible to realize a high transistor.
  • the samples including the transistor 200 shown in FIGS. 7A to 7D were prepared, and their electrical characteristics and reliability were evaluated.
  • FIGS. 7A to 7D As the cross-sectional structure of the transistor 200, FIGS. 7A to 7D can be used. Here, two types of samples (sample C1 and sample C2) having different film forming conditions of the insulator 222 were prepared.
  • Silicon nitride with a film thickness of 60 nm was used as the insulator 212.
  • the insulator 212 was formed into a film by a pulse DC sputtering method using a silicon target.
  • Aluminum oxide having a film thickness of 40 nm was used as the insulator 214.
  • the insulator 214 was formed into a film by a pulse DC sputtering method using an aluminum target.
  • Silicon oxide with a film thickness of 130 nm was used as the insulator 216.
  • the insulator 216 was formed into a film by a pulse DC sputtering method using a silicon target.
  • insulator 212, insulator 214, and insulator 216 were continuously formed by using a multi-chamber type sputtering device without being exposed to the outside air.
  • Titanium nitride was used as the conductor 205a by the metal CVD method.
  • As the conductor 205b tungsten formed by the metal CVD method was used.
  • a hafnium oxide film having a film thickness of 20 nm formed by the ALD method was used as the insulator 222.
  • sample C1 a hafnium oxide film was formed under the same conditions as in sample A1 in Example 1 above.
  • sample C2 a hafnium oxide film was formed under the same conditions as in sample A2.
  • oxide 230a an In-Ga-Zn oxide having a film thickness of 10 nm, which was formed by a DC sputtering method, was used.
  • a target of In: Ga: Zn 1: 3: 4 [atomic number ratio] was used for forming the oxide 230a.
  • oxide 230b an In-Ga-Zn oxide having a film thickness of 15 nm, which was formed by a DC sputtering method, was used.
  • a target of In: Ga: Zn 1: 1: 2 [atomic number ratio] was used for forming the oxide 230b.
  • tantalum nitride having a film thickness of 20 nm formed by a sputtering method was used.
  • aluminum oxide having a film thickness of 5 nm formed by a sputtering method was used.
  • the insulator 275 was a laminated film of aluminum oxide having a film thickness of 5 nm formed by a sputtering method and silicon nitride having a film thickness of 5 nm formed on the aluminum oxide having a film thickness of 5 nm.
  • silicon oxide formed by a sputtering method was used as the insulator 280.
  • the conductor 242, the oxide 230, and the insulator 224 were processed into an island shape by using a dry etching method as shown in FIGS. 15A to 15D.
  • a mixed gas of Cl 2 , CHF 3 , and Ar was used as the etching gas.
  • a mixed gas of CH 4 and Ar was used as an etching gas.
  • a mixed gas of CHF 3 and O 2 was used as an etching gas for processing the insulator 224.
  • FIG. 43A shows a cross-sectional STEM image of the sample C1 immediately after the conductor 242, the oxide 230, and the insulator 224 are processed into an island shape.
  • the cross-sectional STEM image was taken using "HD-2700" manufactured by Hitachi High-Technologies Corporation. From FIG. 43A, it was confirmed that the conductor 242, the oxide 230, and the insulator 224 can be processed into an island shape without forming an etching residue or a by-product by etching with the etching gas. ..
  • the etch rate (Etch) of the insulator 224 SiO x (x is an arbitrary number larger than 0)
  • the insulator 222 HfO x (x is an arbitrary number larger than 0)
  • Rate) [nm / min] is shown in FIG. 43B.
  • the insulator 224 has an etch rate of about 35 nm / min
  • the insulator 222 has an etch rate of less than 1 nm / min.
  • the insulator 224 has a sufficiently large etching selectivity with respect to the insulator 222.
  • hafnium oxide for the insulator 222, not only hydrogen such as oxide 230 is absorbed, but also etching when processing the conductor 242, the oxide 230, and the insulator 224 into an island shape. It can also function as a stopper film.
  • an aluminum oxide film having a film thickness of 1 nm, which was formed by the ALD method was used.
  • a silicon oxide film having a film thickness of 5 nm, which was formed by a CVD method was used.
  • a silicon nitride film having a film thickness of 1 nm, which was formed by the ALD method was used.
  • the conductor 260a titanium nitride having a film thickness of 5 nm, which was formed by a metal CVD method, was used. Further, as the conductor 260b, tungsten formed by a metal CVD method was used.
  • the insulator 282 aluminum oxide having a film thickness of 40 nm, which was formed by a sputtering method, was used.
  • silicon nitride formed by a sputtering method was used.
  • silicon oxide formed by the CVD method was used.
  • a silicon oxide film having a film thickness of 50 nm formed by a sputtering method was used.
  • insulator 241a and the insulator 241b an aluminum oxide film formed by the ALD method and a laminated film of a silicon nitride film were used.
  • conductor 240a and the conductor 240b a titanium nitride film formed by a metal CVD method and a tungsten film were used.
  • sample C1 and sample C2 were prepared, respectively.
  • Sample C1 is a sample in which a hafnium oxide film formed by using a gas containing hydrogen in a precursor and an oxidant is used for the insulator 222
  • sample C2 is a sample in which a gas containing no hydrogen is used in the precursor and the oxidant. This is a sample in which the hafnium oxide film formed using the film was used for the insulator 222.
  • FIG. 44A shows a cross-sectional STEM image of the sample C1 in the channel length direction
  • FIG. 44B shows a cross-sectional STEM image of the sample C1 in the channel width direction.
  • some configurations for example, insulator 252 and the like are not designated.
  • the channel length L of the sample C1 was 43.9 nm, and the length W of the oxide 230 in the channel width direction was 33.5 nm. Further, the equivalent oxide film thickness (EOT) of the top gate insulating film of the sample C1 was about 6 nm, and the equivalent oxide film thickness (EOT) of the back gate insulating film was about 26 nm.
  • EOT equivalent oxide film thickness
  • the transistor 200 can adjust the threshold voltage according to the potential applied to the back gate.
  • FIG. 45A shows the Id-Vg characteristics of the transistor 200 of the sample C2 when the back gate voltage Vbg is changed.
  • the drain voltage Vd was 1.2V
  • the source voltage Vs was 0V
  • the top gate voltage Vg was swept from -2V to + 4V in 0.05V steps.
  • FIG. 45B shows the Id-Vg characteristics after controlling the threshold voltage by applying the back gate voltage Vbg to the transistors 200 of the sample C1 and the sample C2.
  • FIG. 45B shows the Id-Vg characteristics when the back gate voltage Vbg is ⁇ 3.5 V in the sample C1 and the back gate voltage Vbg is ⁇ 3.0 V in the sample C2.
  • FIG. 46 shows the Id-Vd characteristics of the transistor 200 of the sample C2 when the gate voltage Vg is changed.
  • the back gate voltage Vbg at this time was set to 0 V.
  • the stress time dependence of the transistors 200 of the sample C1 and the sample C2 was evaluated as a reliability evaluation.
  • the reliability was evaluated by maintaining the stress temperature at 150 ° C., the gate voltage Vg at 3.63V, the source voltage Vs and the drain voltage Vd at 0V, and measuring the Id-Vg characteristics at regular intervals.
  • the change in threshold voltage ( ⁇ Vth) was investigated.
  • the threshold voltage Vth the value of Vgs having a drain current of 1 ⁇ 10 -12 A was used.
  • FIG. 47A shows the time dependence of sample C1 and FIG. 47B shows the time dependence of sample C2 in ⁇ Vth.
  • FIG. 47A shows the time dependence of sample C1 and FIG. 47B shows the time dependence of sample C2 in ⁇ Vth.
  • a negative drift of the threshold voltage was confirmed with the lapse of the test time (Time).
  • sample C2 almost no change was observed until after 500 hours had passed.
  • the electric characteristics are good by providing an insulating film with an extremely low hydrogen concentration, which is formed by the ALD method using a gas that does not contain hydrogen in the precursor and the oxidizing agent, on top of the semiconductor layer. Moreover, it was confirmed that a highly reliable transistor could be obtained.
  • the memory cell shown in FIG. 48A has a transistor Tr1 to a transistor Tr3 and a capacitive element Cs1.
  • a memory cell using the transistor 200 of the sample C1 for the transistors Tr1 to Tr3 and a memory cell using the transistor 200 of the sample C2 are manufactured.
  • the transistor 200 used for the transistors Tr1 to Tr3 was designed with a channel length of 60 nm and a channel width of 60 nm.
  • the capacitive element Cs1 was designed with a capacitance of 52 fF.
  • the top gate of the transistor Tr1 is electrically connected to the wiring WWL, and the back gate of the transistor Tr1 is electrically connected to the wiring BG1. Further, one of the source and the drain of the transistor Tr1 is electrically connected to the wiring WBL. Further, the other of the source and drain of the transistor Tr1 is electrically connected to one electrode of the capacitive element Cs1 and the top gate of the transistor Tr2 (hereinafter, this node is referred to as a node sn). Further, the back gates of the transistor Tr2 and the transistor Tr3 are electrically connected to the wiring BG2. Further, one of the source and the drain of the transistor Tr2 is electrically connected to the wiring RBL.
  • the other of the source and drain of the transistor Tr2 is electrically connected to one of the source and drain of the transistor Tr3.
  • the top gate of the transistor Tr3 is electrically connected to the wiring RWL.
  • the other of the source and drain of the transistor Tr3 is electrically connected to the wiring SL.
  • the other electrode of the capacitive element Cs1 is electrically connected to the wiring CL.
  • a test (hereinafter referred to as a cycle test) was conducted in which the potentials corresponding to data “0” and data “1” were repeatedly written to the node sn via the wiring WBL.
  • the potential of the timing chart shown in FIG. 48B was applied to the wiring WWL and the wiring WBL.
  • the potential “H” / “L” of the wiring WWL was 3.3V / 0V
  • the potential “H” / “L” of the wiring WBL was 1.2V / 0V.
  • the wiring CL was set to 0V
  • the wiring BG1 was set to ⁇ 1.0V
  • the wiring BG2 was set to 5.0V
  • the wiring RWL was set to 0V
  • the wiring RBL was set to 0V
  • the wiring SL was set to 0V.
  • n is an integer of 0 to 12
  • the drain current (Id) of the transistor Tr2 was measured while scanning the gate voltage (Vg), and the Id-Vg characteristics of the transistor Tr2 were confirmed.
  • the drain currents of the transistor Tr2 and the transistor Tr3 are measured, and the gate voltage applied to the transistor Tr2 is assumed to cause the node sn.
  • the voltage Vsn [V] was calculated.
  • the wiring WWL is 0V
  • the wiring CL is 0V
  • the wiring BG1 is ⁇ 1.0V
  • the wiring BG2 is 5.0V
  • the wiring RWL is 3.3V
  • the wiring RBL is 0V
  • the wiring SL is 1. It was set to .2V.
  • FIGS. 49A and 49B The results of the cycle test are shown in FIGS. 49A and 49B.
  • the horizontal axis represents the number of cycles [times]
  • the vertical axis represents the voltage Vsn [V].
  • FIG. 49A is the result of the memory cell using the transistor 200 of the sample C1
  • FIG. 49B is the result of the memory cell using the transistor 200 of the sample C2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)

Abstract

特性のばらつきが少ない半導体装置を提供する。 第1の絶縁体を成膜し、第1の絶縁体上に金属酸化物を成膜し、金属酸化物上に第2の絶縁体を成膜し、第2の絶縁体上に酸化膜を成膜し、加熱処理を行うことで、第1の絶縁体中、第2の絶縁体中、および酸化物中の水素が、金属酸化物へ移動、および吸収され、金属酸化物は、ALD法によって成膜される。

Description

半導体装置の作製方法
 本発明の一態様は、金属酸化物の製造方法に関する。または、本発明の一態様は、トランジスタ、半導体装置、および電子機器に関する。または、本発明の一態様は、半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、およびモジュールに関する。
 なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置(液晶表示装置、発光表示装置など)、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、電子機器などは、半導体装置を有すると言える場合がある。
 なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。また、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。
 近年、半導体装置の開発が進められ、LSI、CPU、メモリなどが主に半導体装置に用いられている。CPUは、半導体ウエハを加工し、チップ化された半導体集積回路(少なくともトランジスタ及びメモリ)を有し、接続端子である電極が形成された半導体素子の集合体である。
 LSI、CPU、メモリなどの半導体回路(ICチップ)は、回路基板、例えばプリント配線基板に実装され、様々な電子機器の部品の一つとして用いられる。
 また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路(IC)、画像表示装置(単に表示装置とも表記する)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
 また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、特許文献1には、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のCPUなどが開示されている。また、例えば、特許文献2には、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用して、長期にわたり記憶内容を保持することができる記憶装置などが、開示されている。
 また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
特開2012−257187号公報 特開2011−151383号公報
 本発明の一態様は、トランジスタの電気特性のばらつきが少ない半導体装置を提供することを課題の一つとする。または、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、低消費電力の半導体装置を提供することを課題の一つとする。または、本発明の一態様は、上記半導体装置の作製方法を提供することを課題の一つとする。
 なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
 本発明の一態様は、第1の絶縁体を成膜し、第1の絶縁体上に金属酸化物を成膜し、金属酸化物上に第2の絶縁体を成膜し、第2の絶縁体上に、酸化物を成膜し、加熱処理を行うことで、第1の絶縁体中、第2の絶縁体中、および酸化物中の水素が、金属酸化物へ移動、および吸収され、金属酸化物は、ALD法によって成膜される、半導体装置の作製方法である。
 上記において、ALD法は、プリカーサ、およびキャリア・パージガスを導入する第1の工程と、プリカーサの導入を止めて、プリカーサを排気する第2の工程と、酸化性ガスを導入する第3の工程と、酸化性ガスの導入を止めて、酸化性ガスを排気する第4の工程と、を有し、第1の工程乃至第4の工程は、それぞれ210℃以上300℃以下の温度範囲で行われる、ことが好ましい。
 上記において、第1の工程乃至第4の工程は、繰り返し行われる、ことが好ましい。
 上記において、プリカーサは、ハフニウムを含み、さらに塩素、フッ素、臭素、ヨウ素、および水素の中から選ばれるいずれか一または複数を含む、ことが好ましい。
 上記において、酸化性ガスは、O、O、NO、NO2、O、およびHの中から選ばれるいずれか一または複数を含む、ことが好ましい。
 上記において、キャリア・パージガスは、N、He、Ar、Kr、およびXeの中から選ばれるいずれか一または複数を含む、ことが好ましい。
 上記において、プリカーサは、HfClであり、酸化性ガスは、Oを含む、ことが好ましい。
 また、ALD法は、第1のプリカーサ、およびキャリア・パージガスを導入する第1の工程と、第1のプリカーサの導入を止めて、第1のプリカーサを排気する第2の工程と、酸化性ガスを導入する第3の工程と、酸化性ガスの導入を止めて、酸化性ガスを排気する第4の工程と、第2のプリカーサを導入する第5の工程と、第2のプリカーサの導入を止めて、第2のプリカーサを排気する第6の工程と、酸化性ガスを導入する第7の工程と、酸化性ガスの導入を止めて、酸化性ガスを排気する第8の工程と、を有し、第1の工程乃至第8の工程は、それぞれ210℃以上300℃以下の温度範囲で行われる、ことが好ましい。
 上記において、第1の工程乃至第8の工程は、繰り返し行われる、ことが好ましい。
 上記において、第1のプリカーサは、ハフニウムを含み、さらに塩素、フッ素、臭素、ヨウ素、および水素の中から選ばれるいずれか一または複数を含み、第2のプリカーサは、ジルコニウムを含み、さらに塩素、フッ素、臭素、ヨウ素、および水素の中から選ばれるいずれか一または複数を含む、ことが好ましい。
 上記において、酸化性ガスは、O、O、NO、NO2、およびHOの中から選ばれるいずれか一または複数を含む、ことが好ましい。
 上記において、キャリア・パージガスは、N、He、Ar、Kr、およびXeの中から選ばれるいずれか一または複数を含む、ことが好ましい。
 上記において、第1のプリカーサは、HfClであり、第2のプリカーサは、ZrClであり、酸化性ガスは、Oを含む、ことが好ましい。
 本発明の一態様により、トランジスタの電気特性のばらつきが少ない半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、低消費電力の半導体装置を提供することができる。または、本発明の一態様により、上記半導体装置の作製方法を提供することができる。
 なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図1A乃至図1Dは、本発明の一態様である半導体装置の作製方法を示す断面図である。
図2は本発明の一態様であるプロセスフローを説明する図である。
図3は本発明の一態様であるプロセスフローを説明する図である。
図4は本発明の一態様である成膜シーケンスを説明する図である。
図5は本発明の一態様である成膜シーケンスを説明する図である。
図6は本発明の一態様である成膜装置の模式図である。
図7Aは本発明の一態様である半導体装置の上面図である。図7B乃至図7Dは本発明の一態様である半導体装置の断面図である。
図8Aおよび図8Bは本発明の一態様である半導体装置の断面図である。
図9AはIGZOの結晶構造の分類を説明する図である。図9BはCAAC−IGZO膜のXRDスペクトルを説明する図である。図9CはCAAC−IGZO膜の極微電子線回折パターンを説明する図である。
図10Aは本発明の一態様である半導体装置の上面図である。図10B乃至図10Dは本発明の一態様である半導体装置の断面図である。
図11Aは本発明の一態様である半導体装置の上面図である。図11B乃至図11Dは本発明の一態様である半導体装置の断面図である。
図12Aは本発明の一態様である半導体装置の上面図である。図12B乃至図12Dは本発明の一態様である半導体装置の断面図である。
図13Aは本発明の一態様である半導体装置の作製方法を示す上面図である。図13B乃至図13Dは本発明の一態様である半導体装置の作製方法を示す断面図である。
図14Aは本発明の一態様である半導体装置の作製方法を示す上面図である。図14B乃至図14Dは本発明の一態様である半導体装置の作製方法を示す断面図である。
図15Aは本発明の一態様である半導体装置の作製方法を示す上面図である。図15B乃至図15Dは本発明の一態様である半導体装置の作製方法を示す断面図である。
図16Aは本発明の一態様である半導体装置の作製方法を示す上面図である。図16B乃至図16Dは本発明の一態様である半導体装置の作製方法を示す断面図である。
図17Aは本発明の一態様である半導体装置の作製方法を示す上面図である。図17B乃至図17Dは本発明の一態様である半導体装置の作製方法を示す断面図である。
図18Aは本発明の一態様である半導体装置の作製方法を示す上面図である。図18B乃至図18Dは本発明の一態様である半導体装置の作製方法を示す断面図である。
図19Aは本発明の一態様である半導体装置の作製方法を示す上面図である。図19B乃至図19Dは本発明の一態様である半導体装置の作製方法を示す断面図である。
図20Aは本発明の一態様である半導体装置の作製方法を示す上面図である。図20B乃至図20Dは本発明の一態様である半導体装置の作製方法を示す断面図である。
図21Aは本発明の一態様である半導体装置の作製方法を示す上面図である。図21B乃至図21Dは本発明の一態様である半導体装置の作製方法を示す断面図である。
図22Aは本発明の一態様である半導体装置の作製方法を示す上面図である。図22B乃至図22Dは本発明の一態様である半導体装置の作製方法を示す断面図である。
図23Aは本発明の一態様である半導体装置の作製方法を示す上面図である。図23B乃至図23Dは本発明の一態様である半導体装置の作製方法を示す断面図である。
図24Aは本発明の一態様である半導体装置の作製方法を示す上面図である。図24B乃至図24Dは本発明の一態様である半導体装置の作製方法を示す断面図である。
図25は本発明の一態様に係るマイクロ波処理装置を説明する上面図である。
図26は本発明の一態様に係るマイクロ波処理装置を説明する断面図である。
図27は本発明の一態様に係るマイクロ波処理装置を説明する断面図である。
図28は本発明の一態様に係るマイクロ波処理装置を説明する断面図である。
図29Aは本発明の一態様に係る半導体装置の平面図である。図29Bおよび図29Cは本発明の一態様である半導体装置の断面図である。
図30は本発明の一態様に係る記憶装置の構成を示す断面図である。
図31は本発明の一態様に係る記憶装置の構成を示す断面図である。
図32は本発明の一態様に係る半導体装置の断面図である。
図33Aおよび図33Bは本発明の一態様に係る半導体装置の断面図である。
図34は本発明の一態様に係る半導体装置の断面図である。
図35Aは本発明の一態様に係る記憶装置の構成例を示すブロック図である。図35Bは本発明の一態様に係る記憶装置の構成例を示す斜視図である。
図36A乃至図36Hは本発明の一態様に係る記憶装置の構成例を示す回路図である。
図37Aおよび図37Bは本発明の一態様に係る半導体装置の模式図である。
図38Aおよび図38Bは電子部品の一例を説明する図である。
図39A乃至図39Eは本発明の一態様に係る記憶装置の模式図である。
図40A乃至図40Hは本発明の一態様に係る電子機器を示す図である。
図41Aおよび図41Bは、SIMS分析結果である。
図42は、積層膜の積層構造を説明する図である。
図43Aは、トランジスタの断面STEM像である。図43Bは、エッチレートを示すグラフである。
図44Aおよび図44Bは、トランジスタの断面STEM像である。
図45Aおよび図45Bは、トランジスタのId−Vg特性である。
図46は、トランジスタのId−Vd特性である。
図47Aおよび図47Bは、トランジスタの信頼性試験結果である。
図48Aは、メモリセルの回路図である。図48Bは、メモリセルのタイミングチャートである。
図49Aおよび図49Bは、メモリセルの書き換え耐性試験の結果を示すグラフである。
 以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
 また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層、レジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするため、図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
 また、特に上面図(「平面図」ともいう。)、斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
 また、本明細書等において、第1、第2等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
 また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
 例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
 また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域またはドレイン電極)とソース(ソース端子、ソース領域またはソース電極)の間にチャネルが形成される領域(以下、チャネル形成領域ともいう。)を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
 また、ソース、またはドレインの機能は、異なる極性のトランジスタを採用する場合、または回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソース、またはドレインの用語は、入れ替えて用いることができる場合がある。
 なお、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネル形成領域における、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
 チャネル幅とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネル形成領域における、チャネル長方向を基準として垂直方向のチャネル形成領域の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
 なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅(以下、「実効的なチャネル幅」ともいう。)と、トランジスタの上面図において示されるチャネル幅(以下、「見かけ上のチャネル幅」ともいう。)と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
 このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
 本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面TEM像などを解析することなどによって、値を決定することができる。
 なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなること、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第13族元素、第14族元素、第15族元素、酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。なお、水も不純物として機能する場合がある。また、例えば不純物の混入によって、酸化物半導体に酸素欠損(V:oxygen vacancyともいう)が形成される場合がある。
 なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。また、酸化窒化アルミニウムとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多いものである。また、酸化窒化ハフニウムとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化ハフニウムとは、その組成として、酸素よりも窒素の含有量が多いものである。
 また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
 また、本明細書等において、「平行」とは、二つの直線が−10度以上10度以下の角度で配置されている状態をいう。したがって、−5度以上5度以下の場合も含まれる。また、「概略平行」とは、二つの直線が−30度以上30度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80度以上100度以下の角度で配置されている状態をいう。したがって、85度以上95度以下の場合も含まれる。また、「概略垂直」とは、二つの直線が60度以上120度以下の角度で配置されている状態をいう。
 本明細書等において、金属酸化物(metal oxide)とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む。)、酸化物半導体(Oxide Semiconductorまたは単にOSともいう。)などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、OSトランジスタと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
 また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅1μmあたりのドレイン電流が、室温において1×10−20A以下、85℃において1×10−18A以下、または125℃において1×10−16A以下であることをいう。
(実施の形態1)
 本実施の形態では、本発明の一態様に係る、原子層堆積(ALD:Atomic Layer Deposition)法を用いて水素濃度が低減されかつ、基板面内の膜厚均一性に優れた、金属酸化物の形成方法について説明する。
 ALD法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるため、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。
 ALD法は、反応のための第1の原料ガス(プリカーサとも呼ぶ)と第2の原料ガス(酸化性ガスとも呼ぶ)を交互に反応室に導入し、これらの原料ガスの導入を繰り返すことで成膜を行う。また、プリカーサ、または酸化性ガス導入の際、N、Arなどをキャリア・パージガスとしてプリカーサ、または酸化性ガスと同時に反応室に導入してもよい。なお、キャリア・パージガスは、プリカーサ、または酸化性ガス導入前から反応室に導入してもよいし、プリカーサ、または酸化性ガス導入後から反応室に導入してもよい。キャリア・パージガスを用いることで、プリカーサ、または酸化性ガスが配管内部およびバルブ内部に吸着することを抑制し、プリカーサ、または酸化性ガスを反応室に導入することが可能になる(キャリアガスとも呼ぶ)。さらに反応室に残留するプリカーサ、または酸化性ガスを速やかに排気することが可能となる(パージガスとも呼ぶ)。このように導入(キャリア)と、排気(パージ)の2つの役割を有するため、N、Arなどをキャリア・パージガスと呼ぶことがある。また、キャリア・パージガスを用いることで、形成される膜の均一性が向上し、好ましい。
 図2にALD法によって、金属酸化膜を形成するプロセスフローを示し、図4にその成膜シーケンスを示す。本実施の形態では、金属酸化物、例えば、ハフニウムを含む酸化物、具体的に、酸化ハフニウムの形成方法を示す。プリカーサ401としては、ハフニウムを含み、さらに、塩素、フッ素、臭素、ヨウ素、および水素の中から選ばれるいずれか一または複数を含むプリカーサを用いることができる。本実施の形態では、プリカーサ401として、HfClを用いる。
 また、酸化性ガス403として、O、O、NO、NO、HO、およびHの中から選ばれるいずれか一または複数を用いることができる。本実施の形態では、酸化性ガス403としてOを含むガスを用いる。また、キャリア・パージガス404として、N、He、Ar、Kr、およびXeの中から選ばれるいずれか一または複数を用いることができる。本実施の形態では、キャリア・パージガス404としてNを用いる。
 まず、反応室内にプリカーサ401およびキャリア・パージガス404を導入し(図4のON)、反応室内の圧力を一定に保つ(ステップS01)。次に、プリカーサ401の導入を止めて(図4のOFF)、キャリア・パージガス404のみとし、反応室内に残留するプリカーサ401のパージを行う(ステップS02)。次に、反応室に酸化性ガス403を導入する(図4のON)。酸化性ガス403を導入することで、プリカーサ401を酸化させ金属酸化物を形成する(ステップS03)。次に、酸化性ガス403の導入を止めて(図4のOFF)、キャリア・パージガス404のみとし、反応室内に残留する酸化性ガス403のパージを行う(ステップS04)。なお、ステップS01乃至ステップS04においては、それぞれ210℃以上300℃以下の温度範囲で行う。ステップS01乃至ステップS04においては、それぞれ上記温度範囲で行えばよく、各ステップの温度は同じでなくてもよい。
 上述のステップS01乃至ステップS04を1サイクルとして所望の膜厚に達するまで繰り返し行う。
 以上の方法を用いることにより、水素濃度が低減された酸化ハフニウムを形成することができる。なお、金属酸化膜を形成する(ステップS01乃至ステップS04を繰り返し行う)前に、基板をセットする工程、基板を加熱する工程などが行われる。
 上述のように形成した酸化ハフニウムの水素濃度は、SIMS(Secondary Ion Mass Spectrometry)による分析にて、好ましくは、5×1019atoms/cm以下、より好ましくは、2×1019atoms/cm以下である。
 プリカーサ401として、炭化水素を含まない無機プリカーサを用い、酸化性ガス403として、水素を含まず、Oを含むガスを用いることで、水素濃度の低減された酸化ハフニウムを形成することができる。
 また、本発明の一態様は、基板面内の膜厚均一性に優れた酸化ハフニウムを形成することができる。
 基板面内の膜厚均一性に優れた酸化ハフニウムの形成について、図6を用いて説明する。図6は、ALD法による製造装置900の模式図である。
 図6に示すように製造装置900は、反応室901と、ガス導入口903と、反応室入り口904と、排気口905と、ウエハステージ907と、軸908と、を有する。図6では、ウエハステージ907上にウエハ950が配置されている。
 反応室901は、反応室901の内部、プリカーサ401、プリカーサ402、酸化性ガス403、およびキャリア・パージガス404を加熱するためのヒーターシステムが配置されていてもよい。また、ウエハステージ907は、ウエハ950を加熱するためのヒーターシステムが配置されていてもよい。また、ウエハステージ907は、軸908を回転軸として水平に回転する回転機構を備えていてもよい。また、図示しないが、ガス導入口903の手前には、プリカーサ401、プリカーサ402、酸化性ガス403、およびキャリア・パージガス404を適切なタイミングで、適切な流量を適切な時間、ガス導入口903へ導入するガス供給システムが設置されている。また、図示しないが、排気口905の先には、真空ポンプを有する排気システムが設置されている。
 図6に示す、製造装置900は、クロスフロー方式と呼ばれるALD装置である。クロスフロー方式におけるプリカーサ401、プリカーサ402、酸化性ガス403、およびキャリア・パージガス404の流れを以下に説明する。プリカーサ401、プリカーサ402、酸化性ガス403、およびキャリア・パージガス404は、ガス導入口903から反応室入り口904を介して反応室901へ流れ、ウエハ950に到達し、排気口905を通り排気される。図6に示す矢印は、ガスの流れる方向を模式的に示している。
 上述のように、図2に示す、酸化性ガス403を反応室901に導入するステップS03は、ウエハ950上に吸着しているプリカーサ401を酸化性ガス403によって酸化し、金属酸化物を形成する。クロスフロー方式である製造装置900の構造上、酸化性ガス403が加熱された反応室部材に長く触れてからウエハ950に到達するために、到達するまでに高温の固体表面と酸化性ガス403が反応することで、酸化性ガス403が分解し、酸化力が低下する。従って、金属酸化物の成膜速度は、酸化性ガス403の、反応室入り口904からウエハ950への到達距離に依存する。ウエハステージ907が軸908を中心に水平に回転している場合、ウエハ950の周辺部が先に酸化性ガス403に到達するので、金属酸化物の膜厚はウエハ950の周辺部ほど厚くなり中央部が周辺部より薄くなる。
 そこで、酸化性ガス403が分解し、酸化力が低下することを抑制させるため反応室の加熱温度を適切な温度に設定する必要がある。本実施の形態では、プリカーサ401としてHfClを用い、酸化性ガス403としてOを含むガスを用いており、適切な加熱温度は、210℃以上300℃以下とする。
 以上により、基板面内の膜厚均一性に優れた酸化ハフニウムを形成することができる。基板面内の膜均一性としては、好ましくは、±1.5%以下、より好ましくは、±1.0%以下である。また、基板面内の最大膜厚−基板面内の最小膜厚をRANGEと定義し、基板面内の膜厚均一性を±PNU(Percent Non Uniformity)(%)と定義すると、±PNU(%)=(RANGE×100)/(2×基板面内の膜厚の平均値)で基板面内の膜厚均一性を求めることができる。
 以上の方法を用いることにより、水素濃度が低減され、かつ基板面内の膜厚均一性に優れた酸化ハフニウムを形成することができる。
 ここでは、本発明の一態様である、2種のプリカーサを用いた金属酸化膜の形成方法について説明する。図3にALD法によって、2種のプリカーサを用いた金属酸化膜を形成するプロセスフローを示し、図5にその成膜シーケンスを示す。本実施の形態では、ハフニウム、およびジルコニウムを含む金属酸化物、例えば、ハフニウムジルコニウム酸化物の形成方法を示す。プリカーサ401としては、ハフニウムを含み、さらに塩素、フッ素、臭素、ヨウ素、および水素の中から選ばれるいずれか一または複数を含むプリカーサを用いることができる。また、プリカーサ402としては、ジルコニウムを含み、さらに塩素、フッ素、臭素、ヨウ素、および水素の中から選ばれるいずれか一または複数を含むプリカーサを用いることができる。本実施の形態では、プリカーサ401として、HfClを用い、プリカーサ402として、ZrClを用いる。
 また、酸化性ガス403として、O、O、NO、NO2、O、およびHの中から選ばれるいずれか一または複数を用いることができる。本実施の形態では、酸化性ガス403としてOを含むガスを用いる。また、キャリア・パージガス404として、N、He、Ar、Kr、およびXeの中から選ばれるいずれか一または複数を用いることができる。本実施の形態では、キャリア・パージガス404としてNを用いる。
 まず、反応室内にプリカーサ401およびキャリア・パージガス404を導入し(図5のON)、反応室内の圧力を一定に保つ(ステップS01)。次に、プリカーサ401の導入を止めて(図5のOFF)、キャリア・パージガス404のみとし、反応室内に残留するプリカーサ401のパージを行う(ステップS02)。次に、反応室に酸化性ガス403を導入する(図5のON)。酸化性ガス403を導入することで、プリカーサ401を酸化させ金属酸化物を形成する(ステップS03)。次に、酸化性ガス403の導入を止めて(図5のOFF)、キャリア・パージガス404のみとし、反応室内に残留する酸化性ガス403のパージを行う(ステップS04)。
 次に、反応室内にプリカーサ402を導入し(図5のON)、反応室内の圧力を一定に保つ(ステップS05)。次に、プリカーサ402の導入を止めて(図5のOFF)、キャリア・パージガス404のみとし、反応室内に残留するプリカーサ402のパージを行う(ステップS06)。次に、反応室に酸化性ガス403を導入する(図5のON)。酸化性ガス403を導入することで、プリカーサ402を酸化させ金属酸化物を形成する(ステップS07)。次に、酸化性ガス403の導入を止めて(図5のOFF)、キャリア・パージガス404のみとし、反応室内に残留する酸化性ガス403のパージを行う(ステップS08)。なお、ステップS01乃至ステップS08においては、それぞれ200℃以上300℃以下の温度範囲で行う。ステップS01乃至ステップS08においては、それぞれ上記温度範囲で行えばよく、各ステップの温度は同じでなくてもよい。
 上述のステップS01乃至ステップS08を1サイクルとして所望の膜厚に達するまで繰り返し行う。
 以上の方法を用いることにより、水素濃度が低減されたハフニウムジルコニウム酸化物を形成することができる。なお、金属酸化膜を形成する(ステップS01乃至ステップS08を繰り返し行う)前に、基板をセットする工程、基板を加熱する工程などが行われる。
 上述のように形成したハフニウムジルコニウム酸化物の水素濃度は、SIMS(Secondary Ion Mass Spectrometry)による分析にて、好ましくは、5×1019atoms/cm以下、より好ましくは、2×1019atoms/cm以下である。
 プリカーサ401、およびプリカーサ402として、炭化水素を含まない無機プリカーサを用い、酸化性ガス403として、水素を含まず、Oを含むガスを用いることで、水素濃度の低減されたハフニウムジルコニウム酸化物を形成することができる。
 また、本発明の一態様は、基板面内の膜厚均一性に優れたハフニウムジルコニウム酸化物を形成することができる。基板面内の膜厚均一性に優れたハフニウムジルコニウム酸化物の形成については、上述の基板面内の膜厚均一性に優れた酸化ハフニウムを形成についての説明を参酌することができる。
 以上の方法を用いることにより、水素濃度が低減され、かつ基板面内の膜厚均一性に優れたハフニウムジルコニウム酸化物を形成することができる。
 以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
(実施の形態2)
 本実施の形態では、図1A乃至図1Dを用いて、本発明の一態様に係る、水素濃度が低減された酸化物の作製方法について説明する。
 まず、図1Aに示すように、基板上(図示しない)に絶縁体916を成膜する。絶縁体916の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体916中の水素濃度を低減することができる。ただし、絶縁体916の成膜は、スパッタリング法に限られるものではなく、化学気相成長(CVD:Chemical Vapor Deposition)法、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法、パルスレーザ堆積(PLD:Pulsed Laser Deposition)法、ALD法などを適宜用いてもよい。
 本実施の形態では、絶縁体916として、酸素ガスを含む雰囲気でシリコンターゲットを用いて、パルスDCスパッタリング法で酸化シリコンを成膜する。パルスDCスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。
 次に、図1Bに示すように、絶縁体916上に、絶縁体922を成膜する。絶縁体922の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。絶縁体922として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。または、ハフニウム、およびジルコニウムを含む酸化物、例えば、ハフニウムジルコニウム酸化物を用いることが好ましい。本実施の形態では、絶縁体922として、実施の形態1で説明した金属酸化物を用いる。例えば、絶縁体922として、ALD法を用いて、酸化ハフニウムを成膜する。特に、本発明の一態様である水素濃度の低減された酸化ハフニウムの形成方法を用いることが好ましい。酸化ハフニウムの形成方法の詳細は、実施の形態1を参酌することができる。
 次に、図1Cに示すように、絶縁体922上に絶縁体924を成膜する。絶縁体924の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。本実施の形態では、絶縁体924として、スパッタリング法を用いて、酸化シリコンを成膜する。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体924中の水素濃度を低減することができる。絶縁体924は、後の工程で酸化物930と接するので、このように水素濃度が低減されていることが好適である。
 次に、図1Dに示すように、絶縁体924上に、酸化物930を成膜する。酸化物930の成膜はスパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。酸化物930の成膜は、ALD法を用いることで、アスペクト比の大きい溝または開口部に対しても、厚さの均一な膜を形成することができるため、好ましい。また、PEALD(Plasma Enhanced ALD)法を用いることで、熱ALD法に比べて低温で酸化物930を形成することができるため、好ましい。本実施の形態では、酸化物930の成膜はスパッタリング法を用いる。
 例えば、酸化物930をスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、In−M−Zn酸化物ターゲットなどを用いることができる。
 なお、酸化物930は積層構造としてもよい。例えば、酸化物930を2層構造とした場合、酸化物930の下層を酸化物930a、上層を酸化物930bとする。
 本実施の形態では、酸化物930aとして、スパッタリング法によって、In:Ga:Zn=1:3:4[原子数比]の酸化物ターゲットを用いて成膜する。また、酸化物930bとして、スパッタリング法によって、In:Ga:Zn=4:2:4.1[原子数比]の酸化物ターゲット、In:Ga:Zn=1:1:2[原子数比]の酸化物ターゲットまたは、In:Ga:Zn=1:1:0.5[原子数比]の酸化物ターゲットを用いて成膜する。
 次に、加熱処理を行うことが好ましい。加熱処理は、酸化物930(酸化物930aおよび酸化物930b)が多結晶化しない温度範囲で行えばよく、250℃以上650℃以下、好ましくは400℃以上600℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で加熱処理をする場合、酸素ガスを20%程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で加熱処理を行ってもよい。
 また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が1ppb以下、好ましくは0.1ppb以下、より好ましくは0.05ppb以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、酸化物930a、および酸化物930bなどに水分等が取り込まれることを可能な限り防ぐことができる。
 本実施の形態では、加熱処理として、窒素ガスと酸素ガスの流量比を4:1として、450℃の温度で1時間の処理を行う。このような酸素ガスを含む加熱処理によって、酸化物930中の炭素、水、水素などの不純物を低減することなどができる。このように膜中の不純物を低減することで、酸化物930の結晶性を向上させ、より密度の高い、緻密な構造にすることができる。これにより、酸化物930中の結晶領域を増大させ、酸化物930中における、結晶領域の面内ばらつきを低減することができる。
 また、加熱処理を行うことで、絶縁体916、絶縁体924、および酸化物930中の水素が絶縁体922に移動し、絶縁体922内に吸収される。別言すると、絶縁体916、絶縁体924、および酸化物930中の水素が絶縁体922に拡散する。従って、絶縁体922の水素濃度は高くなるが、絶縁体916、絶縁体924、および酸化物930中のそれぞれの水素濃度は低下する。
 以上の作製方法により、水素濃度が低減された絶縁体916、絶縁体924、および酸化物930を形成することができる。
 以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
(実施の形態3)
 本実施の形態では、図7A乃至図24Dを用いて、本発明の一態様に係るトランジスタ200を有する半導体装置の一例、およびその作製方法について説明する。
<半導体装置の構成例>
 図7を用いて、トランジスタ200を有する半導体装置の構成を説明する。図7A乃至図7Dは、トランジスタ200を有する半導体装置の上面図および断面図である。図7Aは、当該半導体装置の上面図である。また、図7B乃至図7Dは、当該半導体装置の断面図である。ここで、図7Bは、図7AにA1−A2の一点鎖線で示す部位の断面図であり、トランジスタ200のチャネル長方向の断面図でもある。また、図7Cは、図7AにA3−A4の一点鎖線で示す部位の断面図であり、トランジスタ200のチャネル幅方向の断面図でもある。また、図7Dは、図7AにA5−A6の一点鎖線で示す部位の断面図である。なお、図7Aの上面図では、図の明瞭化のために一部の要素を省いている。
 本発明の一態様の半導体装置は、基板(図示せず)上の絶縁体212と、絶縁体212上の絶縁体214と、絶縁体214上のトランジスタ200と、トランジスタ200上の絶縁体280と、絶縁体280上の絶縁体282と、絶縁体282上の絶縁体283と、絶縁体283上の絶縁体274と、絶縁体283上、および絶縁体274上の絶縁体285と、を有する。絶縁体212、絶縁体214、絶縁体216、絶縁体280、絶縁体282、絶縁体283、絶縁体285、および絶縁体274は層間膜として機能する。また、トランジスタ200と電気的に接続し、プラグとして機能する導電体240(導電体240a、および導電体240b)を有する。なお、プラグとして機能する導電体240の側面に接して絶縁体241(絶縁体241a、および絶縁体241b)が設けられる。また、絶縁体285上、および導電体240上には、導電体240と電気的に接続し、配線として機能する導電体246(導電体246a、および導電体246b)が設けられる。また、絶縁体283は、絶縁体214の上面の一部、絶縁体216の側面、絶縁体222の側面、絶縁体275の側面、絶縁体280の側面、ならびに絶縁体282の側面および上面と接する。
 絶縁体280、絶縁体282、絶縁体283、および絶縁体285の開口の内壁に接して絶縁体241aが設けられ、絶縁体241aの側面に接して導電体240aが設けられている。また、絶縁体280、絶縁体282、絶縁体283、および絶縁体285の開口の内壁に接して絶縁体241bが設けられ、絶縁体241bの側面に接して導電体240bが設けられている。なお、絶縁体241は、第1の絶縁体が上記開口の内壁に接して設けられ、さらに内側に第2の絶縁体が設けられる構造になっている。また、導電体240は、第1の導電体が絶縁体241の側面に接して設けられ、さらに内側に第2の導電体が設けられる構造になっている。ここで、導電体240の上面の高さと、導電体246と重なる領域の、絶縁体285の上面の高さと、は同程度にできる。
 なお、トランジスタ200では、絶縁体241の第1の絶縁体および絶縁体241の第2の絶縁体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体241を単層、または3層以上の積層構造として設ける構成にしてもよい。また、トランジスタ200では、導電体240の第1の導電体および導電体240の第2の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体240を単層、または3層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
[トランジスタ200]
 図7A乃至図7Dに示すように、トランジスタ200は、絶縁体214上の絶縁体216と、絶縁体214および/または絶縁体216に埋め込まれるように配置された導電体205(導電体205a、および導電体205b)と、絶縁体216上、および導電体205上の絶縁体222と、絶縁体222上の絶縁体224と、絶縁体224上の酸化物230aと、酸化物230a上の酸化物230bと、酸化物230b上の導電体242aと、導電体242a上の絶縁体271aと、酸化物230b上の導電体242bと、導電体242b上の絶縁体271bと、酸化物230b上の絶縁体252と、絶縁体252上の絶縁体250と、絶縁体250上の絶縁体254と、絶縁体254上に位置し、酸化物230bの一部と重なる導電体260(導電体260a、および導電体260b)と、絶縁体222、絶縁体224、酸化物230a、酸化物230b、導電体242a、導電体242b、絶縁体271a、および絶縁体271b上に配置される絶縁体275と、を有する。ここで、図7Bおよび図7Cに示すように、絶縁体252は、絶縁体222の上面、絶縁体224の側面、酸化物230aの側面、酸化物230bの側面および上面、導電体242の側面、絶縁体271の側面、絶縁体275の側面、絶縁体280の側面、および絶縁体250の下面と接する。また、導電体260の上面は、絶縁体254の最上部、絶縁体250の最上部、絶縁体252の最上部、および絶縁体280の上面と高さが概略一致するように配置される。また、絶縁体282は、導電体260、絶縁体252、絶縁体250、絶縁体254、および絶縁体280のそれぞれの上面の少なくとも一部と接する。
 なお、以下において、酸化物230aと酸化物230bをまとめて酸化物230と呼ぶ場合がある。また、導電体242aと導電体242bをまとめて導電体242と呼ぶ場合がある。また、絶縁体271aと絶縁体271bをまとめて絶縁体271と呼ぶ場合がある。
 絶縁体280、および絶縁体275には、酸化物230bに達する開口が設けられる。当該開口内に、絶縁体252、絶縁体250、絶縁体254、および導電体260が配置されている。また、トランジスタ200のチャネル長方向において、絶縁体271a、および導電体242aと、絶縁体271b、および導電体242bと、の間に導電体260、絶縁体252、絶縁体250、および絶縁体254が設けられている。絶縁体254は、導電体260の側面と接する領域と、導電体260の底面と接する領域と、を有する。
 酸化物230は、絶縁体224の上に配置された酸化物230aと、酸化物230aの上に配置された酸化物230bと、を有することが好ましい。酸化物230b下に酸化物230aを有することで、酸化物230aよりも下方に形成された構造物から、酸化物230bへの不純物の拡散を抑制することができる。
 なお、トランジスタ200では、酸化物230が、酸化物230a、および酸化物230bの2層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物230bの単層、または3層以上の積層構造を設ける構成にしてもよいし、酸化物230a、および酸化物230bのそれぞれが積層構造を有していてもよい。
 導電体260は、第1のゲート(トップゲートともいう。)電極として機能し、導電体205は、第2のゲート(バックゲートともいう。)電極として機能する。また、絶縁体252、絶縁体250および絶縁体254は、第1のゲート絶縁体として機能し、絶縁体222、および絶縁体224は、第2のゲート絶縁体として機能する。なお、ゲート絶縁体は、ゲート絶縁層、またはゲート絶縁膜と呼ぶ場合もある。また、導電体242aは、ソースまたはドレインの一方として機能し、導電体242bは、ソースまたはドレインの他方として機能する。また、酸化物230の導電体260と重畳する領域の少なくとも一部はチャネル形成領域として機能する。
 ここで、図7Bにおけるチャネル形成領域近傍の拡大図を図8Aに示す。酸化物230bに酸素が供給されることで、導電体242aと導電体242bの間の領域にチャネル形成領域が形成される。よって、図8Aに示すように、酸化物230bは、トランジスタ200のチャネル形成領域として機能する領域230bcと、領域230bcを挟むように設けられ、ソース領域またはドレイン領域として機能する領域230baおよび領域230bbと、を有する。領域230bcは、少なくとも一部が導電体260と重畳している。言い換えると、領域230bcは、導電体242aと導電体242bの間の領域に設けられている。領域230baは、導電体242aに重畳して設けられており、領域230bbは、導電体242bに重畳して設けられている。
 チャネル形成領域として機能する領域230bcは、領域230baおよび領域230bbよりも、酸素欠損が少なく、または不純物濃度が低いため、キャリア濃度が低い高抵抗領域である。よって領域230bcは、i型(真性)または実質的にi型であるということができる。
 また、ソース領域またはドレイン領域として機能する領域230baおよび領域230bbは、酸素欠損が多く、または水素、窒素、金属元素などの不純物濃度が高い、ことでキャリア濃度が増加し、低抵抗化した領域である。すなわち、領域230baおよび領域230bbは、領域230bcと比較して、キャリア濃度が高く、低抵抗なn型の領域である。
 ここで、チャネル形成領域として機能する領域230bcのキャリア濃度は、1×1018cm−3以下であることが好ましく、1×1017cm−3未満であることがより好ましく、1×1016cm−3未満であることがさらに好ましく、1×1013cm−3未満であることがさらに好ましく、1×1012cm−3未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域230bcのキャリア濃度の下限値については、特に限定は無いが、例えば、1×10−9cm−3とすることができる。
 また、領域230bcと領域230baまたは領域230bbとの間に、キャリア濃度が、領域230baおよび領域230bbのキャリア濃度と同等、またはそれよりも低く、領域230bcのキャリア濃度と同等、またはそれよりも高い、領域が形成されていてもよい。つまり、当該領域は、領域230bcと領域230baまたは領域230bbとの接合領域として機能する。当該接合領域は、水素濃度が、領域230baおよび領域230bbの水素濃度と同等、またはそれよりも低く、領域230bcの水素濃度と同等、またはそれよりも高くなる場合がある。また、当該接合領域は、酸素欠損が、領域230baおよび領域230bbの酸素欠損と同等、またはそれよりも少なく、領域230bcの酸素欠損と同等、またはそれよりも多くなる場合がある。
 なお、図8Aでは、領域230ba、領域230bb、および領域230bcが酸化物230bに形成される例について示しているが、本発明はこれに限られるものではない。例えば、上記の各領域が酸化物230bだけでなく、酸化物230aまで形成されてもよい。
 また、酸化物230において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、ならびに水素、および窒素などの不純物元素の濃度が減少していればよい。
 トランジスタ200は、チャネル形成領域を含む酸化物230(酸化物230a、および酸化物230b)に、半導体として機能する金属酸化物(以下、酸化物半導体ともいう。)を用いることが好ましい。
 また、半導体として機能する金属酸化物は、バンドギャップが2eV以上のものを用いることが好ましく、2.5eV以上のものを用いることがより好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
 酸化物230として、例えば、インジウム、元素Mおよび亜鉛を有するIn−M−Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)等の金属酸化物を用いるとよい。また、酸化物230として、In−Ga酸化物、In−Zn酸化物、インジウム酸化物を用いてもよい。
 ここで、酸化物230bに用いる金属酸化物における、元素Mに対するInの原子数比が、酸化物230aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。
 このように、酸化物230bの下に酸化物230aを配置することで、酸化物230aよりも下方に形成された構造物からの、酸化物230bに対する、不純物および酸素の拡散を抑制することができる。
 また、酸化物230aおよび酸化物230bが、酸素以外に共通の元素を有する(主成分とする)ことで、酸化物230aと酸化物230bの界面における欠陥準位密度を低くすることができる。酸化物230aと酸化物230bとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
 酸化物230bは、結晶性を有することが好ましい。特に、酸化物230bとして、CAAC−OS(c−axis aligned crystalline oxide semiconductor)を用いることが好ましい。
 CAAC−OSは、結晶性の高い、緻密な構造を有しており、不純物および欠陥(例えば、酸素欠損など)が少ない金属酸化物である。特に、金属酸化物の形成後に、金属酸化物が多結晶化しない程度の温度(例えば、400℃以上600℃以下)で加熱処理することで、CAAC−OSをより結晶性の高い、緻密な構造にすることができる。このようにして、CAAC−OSの密度をより高めることで、当該CAAC−OS中の不純物または酸素の拡散をより低減することができる。
 一方、CAAC−OSは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。したがって、CAAC−OSを有する金属酸化物は、物理的性質が安定する。そのため、CAAC−OSを有する金属酸化物は熱に強く、信頼性が高い。
 酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸素欠損近傍の水素が、酸素欠損に水素が入った欠陥(以下、VHと呼ぶ場合がある。)を形成し、キャリアとなる電子を生成する場合がある。このため、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性(ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性)となりやすい。したがって、酸化物半導体中のチャネルが形成される領域では、不純物、酸素欠損、およびVHはできる限り低減されていることが好ましい。言い換えると、酸化物半導体中のチャネルが形成される領域は、キャリア濃度が低減され、i型(真性化)または実質的にi型であることが好ましい。
 これに対して、酸化物半導体の近傍に、加熱により脱離する酸素(以下、過剰酸素と呼ぶ場合がある。)を含む絶縁体を設け、熱処理を行うことで、当該絶縁体から酸化物半導体に酸素を供給し、酸素欠損、およびVHを低減することができる。ただし、ソース領域またはドレイン領域に過剰な量の酸素が供給されると、トランジスタ200のオン電流の低下、または電界効果移動度の低下を引き起こすおそれがある。さらに、ソース領域またはドレイン領域に供給される酸素が基板面内でばらつくことで、トランジスタを有する半導体装置の特性にばらつきが出ることになる。
 よって、酸化物半導体中において、チャネル形成領域として機能する領域230bcは、キャリア濃度が低減され、i型または実質的にi型であることが好ましいが、ソース領域またはドレイン領域として機能する領域230baおよび領域230bbは、キャリア濃度が高く、n型であることが好ましい。つまり、酸化物半導体の領域230bcの酸素欠損、およびVHを低減し、領域230baおよび領域230bbには過剰な量の酸素が供給されないようにすることが好ましい。
 そこで、本実施の形態では、酸化物230b上に導電体242aおよび導電体242bを設けた状態で、酸素を含む雰囲気でマイクロ波処理を行い、領域230bcの酸素欠損、およびVHの低減を図る。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。
 酸素を含む雰囲気でマイクロ波処理を行うことで、マイクロ波、またはRF等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを作用させることができる。このとき、マイクロ波、またはRF等の高周波を領域230bcに照射することもできる。プラズマ、マイクロ波などの作用により、領域230bcのVHを分断し、水素(H)を領域230bcから除去し、酸素欠損(V)を酸素で補填することができる。つまり、領域230bcにおいて、「VH→H+V」という反応が起きて、領域230bcの水素濃度を低減することができる。よって、領域230bc中の酸素欠損、およびVHを低減し、キャリア濃度を低下させることができる。
 また、酸素を含む雰囲気でマイクロ波処理を行う際、マイクロ波、またはRF等の高周波、酸素プラズマなどの作用は、導電体242aおよび導電体242bに遮蔽され、領域230baおよび領域230bbには及ばない。さらに、酸素プラズマの作用は、酸化物230b、および導電体242を覆って設けられている、絶縁体271、および絶縁体280によって、低減することができる。これにより、マイクロ波処理の際に、領域230baおよび領域230bbで、VHの低減、および過剰な量の酸素供給が発生しないので、キャリア濃度の低下を防ぐことができる。
 また、絶縁体252となる絶縁膜の成膜後、または絶縁体250となる絶縁膜の成膜後に、酸素を含む雰囲気でマイクロ波処理を行うとことが好ましい。このように絶縁体252、または絶縁体250を介して、酸素を含む雰囲気でマイクロ波処理を行うことで、効率よく領域230bc中へ酸素を注入することができる。また、絶縁体252を導電体242の側面、および領域230bcの表面と接するように配置することで、領域230bcへ必要量以上の酸素の注入を抑制し、導電体242の側面の酸化を抑制することができる。また、絶縁体250となる絶縁膜の成膜時に導電体242の側面の酸化を抑制することができる。
 また、領域230bc中に注入される酸素は、酸素原子、酸素分子、酸素ラジカル(Oラジカルともいう、不対電子をもつ原子または分子、あるいはイオン)など様々な形態がある。なお、領域230bc中に注入される酸素は、上述の形態のいずれか一または複数であればよく、特に酸素ラジカルであると好適である。また、絶縁体252、および絶縁体250の膜質を向上させることができるので、トランジスタ200の信頼性が向上する。
 このようにして、酸化物半導体の領域230bcで選択的に酸素欠損、およびVHを除去して、領域230bcをi型または実質的にi型とすることができる。さらに、ソース領域またはドレイン領域として機能する領域230baおよび領域230bbに過剰な酸素が供給されるのを抑制し、n型を維持することができる。これにより、トランジスタ200の電気特性の変動を抑制し、基板面内でトランジスタ200の電気特性がばらつくのを抑制することができる。
 以上のような構成にすることで、トランジスタの電気特性のばらつきが少ない半導体装置を提供することができる。また、信頼性が良好な半導体装置を提供することができる。また、良好な電気特性を有する半導体装置を提供することができる。
 また、図7Cに示すように、トランジスタ200のチャネル幅方向の断面視において、酸化物230bの側面と酸化物230bの上面との間に、湾曲面を有してもよい。つまり、当該側面の端部と当該上面の端部は、湾曲してもよい(以下、ラウンド状ともいう。)。
 上記湾曲面での曲率半径は、0nmより大きく、導電体242と重なる領域の酸化物230bの膜厚より小さい、または、上記湾曲面を有さない領域の長さの半分より小さいことが好ましい。上記湾曲面での曲率半径は、具体的には、0nmより大きく20nm以下、好ましくは1nm以上15nm以下、さらに好ましくは2nm以上10nm以下とする。このような形状にすることで、絶縁体252、絶縁体250、絶縁体254、および導電体260の、酸化物230bへの被覆性を高めることができる。
 酸化物230は、化学組成が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物230aに用いる金属酸化物において、主成分である金属元素に対する元素Mの原子数比が、酸化物230bに用いる金属酸化物における、主成分である金属元素に対する元素Mの原子数比より、大きいことが好ましい。また、酸化物230aに用いる金属酸化物において、Inに対する元素Mの原子数比が、酸化物230bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物230bに用いる金属酸化物において、元素Mに対するInの原子数比が、酸化物230aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。
 また、酸化物230bは、CAAC−OSなどの結晶性を有する酸化物であることが好ましい。CAAC−OSなどの結晶性を有する酸化物は、不純物および欠陥(酸素欠損など)が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物230bからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物230bから酸素が引き抜かれることを低減できるので、トランジスタ200は、製造工程における高い温度(所謂サーマルバジェット)に対して安定である。
 ここで、酸化物230aと酸化物230bの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物230aと酸化物230bの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物230aと酸化物230bとの界面に形成される混合層の欠陥準位密度を低くするとよい。
 具体的には、酸化物230aと酸化物230bが、酸素以外に共通の元素を主成分として有することで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物230bがIn−M−Zn酸化物の場合、酸化物230aとして、In−M−Zn酸化物、M−Zn酸化物、元素Mの酸化物、In−Zn酸化物、インジウム酸化物などを用いてもよい。
 具体的には、酸化物230aとして、In:M:Zn=1:3:4[原子数比]もしくはその近傍の組成、またはIn:M:Zn=1:1:0.5[原子数比]もしくはその近傍の組成の金属酸化物を用いればよい。また、酸化物230bとして、In:M:Zn=1:1:1[原子数比]もしくはその近傍の組成、In:M:Zn=1:1:2[原子数比]もしくはその近傍の組成、またはIn:M:Zn=4:2:3[原子数比]もしくはその近傍の組成の金属酸化物を用いればよい。なお、近傍の組成とは、所望の原子数比の±30%の範囲を含む。また、元素Mとして、ガリウムを用いることが好ましい。
 なお、金属酸化物をスパッタリング法により成膜する場合、上記の原子数比は、成膜された金属酸化物の原子数比に限られず、金属酸化物の成膜に用いるスパッタリングターゲットの原子数比であってもよい。
 また、図7Cなどに示すように、酸化物230の上面および側面に接して、酸化アルミニウムなどにより形成される絶縁体252を設けることにより、酸化物230と絶縁体252の界面およびその近傍に、酸化物230に含まれるインジウムが偏在する場合がある。これにより、酸化物230の表面近傍が、インジウム酸化物に近い原子数比、またはIn−Zn酸化物に近い原子数比になる。このように酸化物230、特に酸化物230bの表面近傍のインジウムの原子数比が大きくなることで、トランジスタ200の電界効果移動度を向上させることができる。
 酸化物230aおよび酸化物230bを上述の構成とすることで、酸化物230aと酸化物230bとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ200は大きいオン電流、および高い周波数特性を得ることができる。
 絶縁体212、絶縁体214、絶縁体271、絶縁体275、絶縁体282、絶縁体283、および絶縁体285の少なくとも一は、水、水素などの不純物が、基板側から、または、トランジスタ200の上方からトランジスタ200に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体212、絶縁体214、絶縁体271、絶縁体275、絶縁体282、絶縁体283、および絶縁体285の少なくとも一は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(NO、NO、NOなど)、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい)絶縁性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい)絶縁性材料を用いることが好ましい。
 なお、本明細書において、バリア絶縁膜とは、バリア性を有する絶縁膜のことを指す。本明細書において、バリア性とは、対応する物質の拡散を抑制する機能(透過性が低いともいう)とする。または、対応する物質を、捕獲、および固着する(ゲッタリングともいう)機能とする。
 絶縁体212、絶縁体214、絶縁体271、絶縁体275、絶縁体282、絶縁体283、および絶縁体285としては、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体を用いることが好ましく、例えば、酸化アルミニウム、酸化マグネシウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどを用いることができる。例えば、絶縁体212、絶縁体275、および絶縁体283として、より水素バリア性が高い、窒化シリコンなどを用いることが好ましい。また、例えば、絶縁体214、絶縁体271、絶縁体282、および絶縁体285として、水素を捕獲および水素を固着する機能が高い、酸化アルミニウムまたは酸化マグネシウムなどを用いることが好ましい。これにより、水、水素などの不純物が絶縁体212、および絶縁体214を介して、基板側からトランジスタ200側に拡散するのを抑制することができる。または、水、水素などの不純物が絶縁体285よりも外側に配置されている層間絶縁膜などから、トランジスタ200側に拡散するのを抑制することができる。または、絶縁体224などに含まれる酸素が、絶縁体212、および絶縁体214を介して基板側に、拡散するのを抑制することができる。または、絶縁体280などに含まれる酸素が、絶縁体282などを介してトランジスタ200より上方に、拡散するのを抑制することができる。この様に、トランジスタ200を、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体212、絶縁体214、絶縁体271、絶縁体275、絶縁体282、絶縁体283、および絶縁体285で取り囲む構造とすることが好ましい。
 ここで、絶縁体212、絶縁体214、絶縁体271、絶縁体275、絶縁体282、絶縁体283、および絶縁体285として、アモルファス構造を有する酸化物を用いることが好ましい。例えば、AlO(xは0より大きい任意数)、またはMgO(yは0より大きい任意数)などの金属酸化物を用いることが好ましい。このようなアモルファス構造を有する金属酸化物では、酸素原子がダングリングボンドを有しており、当該ダングリングボンドで水素を捕獲または固着する性質を有する場合がある。このようなアモルファス構造を有する金属酸化物をトランジスタ200の構成要素として用いる、またはトランジスタ200の周囲に設けることで、トランジスタ200に含まれる水素、またはトランジスタ200の周囲に存在する水素を捕獲または固着することができる。特にトランジスタ200のチャネル形成領域に含まれる水素を捕獲または固着することが好ましい。アモルファス構造を有する金属酸化物をトランジスタ200の構成要素として用いる、またはトランジスタ200の周囲に設けることで、良好な特性を有し、信頼性の高いトランジスタ200、および半導体装置を作製することができる。
 また、絶縁体212、絶縁体214、絶縁体271、絶縁体275、絶縁体282、絶縁体283、および絶縁体285は、アモルファス構造であることが好ましいが、一部に多結晶構造の領域が形成されていてもよい。また、絶縁体212、絶縁体214、絶縁体271、絶縁体275、絶縁体282、絶縁体283、および絶縁体285は、アモルファス構造の層と、多結晶構造の層と、が積層された多層構造であってもよい。例えば、アモルファス構造の層の上に多結晶構造の層が形成された積層構造でもよい。
 絶縁体212、絶縁体214、絶縁体271、絶縁体275、絶縁体282、絶縁体283、および絶縁体285の成膜は、例えば、スパッタリング法を用いて行えばよい。スパッタリング法は、成膜ガスに水素を含む分子を用いなくてよいので、絶縁体212、絶縁体214、絶縁体271、絶縁体275、絶縁体282、絶縁体283、および絶縁体285の水素濃度を低減することができる。なお、成膜方法は、スパッタリング法に限られるものではなく、CVD法、MBE法、PLD法、ALD法などを適宜用いてもよい。
 また、絶縁体212、絶縁体275、および絶縁体283の抵抗率を低くすることが好ましい場合がある。例えば、絶縁体212、絶縁体275、および絶縁体283の抵抗率を概略1×1013Ωcmとすることで、半導体装置作製工程のプラズマ等を用いる処理において、絶縁体212、絶縁体275、および絶縁体283が、導電体205、導電体242、導電体260、または導電体246のチャージアップを緩和することができる場合がある。絶縁体212、絶縁体275、および絶縁体283の抵抗率は、好ましくは、1×1010Ωcm以上1×1015Ωcm以下とする。
 また、絶縁体216、絶縁体274、絶縁体280、および絶縁体285は、絶縁体214よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体216、絶縁体274、絶縁体280、および絶縁体285として、酸化シリコン、酸化窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを適宜用いればよい。
 導電体205は、酸化物230、および導電体260と、重なるように配置する。ここで、導電体205は、絶縁体216に形成された開口に埋め込まれて設けることが好ましい。また、導電体205の一部が絶縁体214に埋め込まれる場合がある。
 導電体205は、導電体205a、および導電体205bを有する。導電体205aは、当該開口の底面および側壁に接して設けられる。導電体205bは、導電体205aに形成された凹部に埋め込まれるように設けられる。ここで、導電体205bの上面の高さは、導電体205aの上面の高さおよび絶縁体216の上面の高さと概略一致する。
 ここで、導電体205aは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(NO、NO、NOなど)、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
 導電体205aに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体205bに含まれる水素などの不純物が、絶縁体224等を介して、酸化物230に拡散するのを防ぐことができる。また、導電体205aに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体205bが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。したがって、導電体205aとしては、上記導電性材料を単層または積層とすればよい。例えば、導電体205aは、窒化チタンを用いればよい。
 また、導電体205bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体205bは、タングステンを用いればよい。
 導電体205は、第2のゲート電極として機能する場合がある。その場合、導電体205に印加する電位を、導電体260に印加する電位と、連動させず、独立して変化させることで、トランジスタ200のしきい値電圧(Vth)を制御することができる。特に、導電体205に負の電位を印加することにより、トランジスタ200のVthをより大きくし、オフ電流を低減することが可能となる。したがって、導電体205に負の電位を印加したほうが、印加しない場合よりも、導電体260に印加する電位が0Vのときのドレイン電流を小さくすることができる。
 また、導電体205の電気抵抗率は、上記の導電体205に印加する電位を考慮して設計され、導電体205の膜厚は当該電気抵抗率に合わせて設定される。また、絶縁体216の膜厚は、導電体205とほぼ同じになる。ここで、導電体205の設計が許す範囲で導電体205および絶縁体216の膜厚を薄くすることが好ましい。絶縁体216の膜厚を薄くすることで、絶縁体216中に含まれる水素などの不純物の絶対量を低減することができるので、当該不純物が酸化物230に拡散するのを低減することができる。
 なお、導電体205は、図7Aに示すように、酸化物230の導電体242aおよび導電体242bと重ならない領域の大きさよりも、大きく設けるとよい。特に、図7Cに示すように、導電体205は、酸化物230aおよび酸化物230bのチャネル幅方向の端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物230のチャネル幅方向における側面の外側において、導電体205と、導電体260とは、絶縁体を介して重畳していることが好ましい。当該構成を有することで、第1のゲート電極として機能する導電体260の電界と、第2のゲート電極として機能する導電体205の電界によって、酸化物230のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第1のゲート、および第2のゲートの電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、surrounded channel(S−channel)構造とよぶ。
 なお、本明細書等において、S−channel構造のトランジスタとは、一対のゲート電極の一方および他方の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を表す。また、本明細書等で開示するS−channel構造は、Fin型構造およびプレーナ型構造とは異なる。S−channel構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
 また、図7Cに示すように、導電体205は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体205の下に、配線として機能する導電体を設ける構成にしてもよい。また、導電体205は、必ずしも各トランジスタに一個ずつ設ける必要はない。例えば、導電体205を複数のトランジスタで共有する構成にしてもよい。
 なお、トランジスタ200では、導電体205は、導電体205a、および導電体205bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体205は、単層、または3層以上の積層構造として設ける構成にしてもよい。
 絶縁体222、および絶縁体224は、ゲート絶縁体として機能する。
 絶縁体222は、水素(例えば、水素原子、水素分子などの少なくとも一)の拡散を抑制する機能を有することが好ましい。また、絶縁体222は、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有することが好ましい。例えば、絶縁体222は、絶縁体224よりも水素および酸素の一方または双方の拡散を抑制する機能を有することが好ましい。
 絶縁体222は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。または、ハフニウムおよびジルコニウムを含む酸化物、例えばハフニウムジルコニウム酸化物を用いることが好ましい。このような材料を用いて絶縁体222を形成した場合、絶縁体222は、酸化物230から基板側への酸素の放出および、トランジスタ200の周辺部から酸化物230への水素等の不純物の拡散を抑制する層として機能する。よって、絶縁体222を設けることで、水素等の不純物が、トランジスタ200の内側へ拡散することを抑制し、酸化物230中の酸素欠損の生成を抑制することができる。また、導電体205が、絶縁体224および、酸化物230が有する酸素と反応することを抑制することができる。
 または、上記絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。また、絶縁体222は、これらの絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
 また、絶縁体222は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、ハフニウムジルコニウム酸化物などの、いわゆるhigh−k材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にhigh−k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、絶縁体222として、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO)、(Ba,Sr)TiO(BST)などの誘電率が高い物質を用いることができる場合もある。
 酸化物230と接する絶縁体224は、例えば、酸化シリコン、酸化窒化シリコンなどを適宜用いればよい。
 また、トランジスタ200の作製工程中において、酸化物230の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、100℃以上600℃以下、より好ましくは350℃以上550℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物230に酸素を供給して、酸素欠損(V)の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で行ってもよい。または、酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
 なお、酸化物230に加酸素化処理を行うことで、酸化物230中の酸素欠損を、供給された酸素により修復させる、別言すると「V+O→null」という反応を促進させることができる。さらに、酸化物230中に残存した水素に供給された酸素が反応することで、当該水素をHOとして除去する(脱水化する)ことができる。これにより、酸化物230中に残存していた水素が酸素欠損に再結合してVHが形成されるのを抑制することができる。
 なお、絶縁体222、および絶縁体224が、2層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。また、絶縁体224は、酸化物230aと重畳して島状に形成してもよい。この場合、絶縁体275が、絶縁体224の側面および絶縁体222の上面に接する構成になる。
 導電体242a、および導電体242bは酸化物230bの上面に接して設けられる。導電体242aおよび導電体242bは、それぞれトランジスタ200のソース電極またはドレイン電極として機能する。
 導電体242(導電体242a、および導電体242b)としては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む窒化物などを用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
 なお、酸化物230bなどに含まれる水素が、導電体242aまたは導電体242bに拡散する場合がある。特に、導電体242aおよび導電体242bに、タンタルを含む窒化物を用いることで、酸化物230bなどに含まれる水素は、導電体242aまたは導電体242bに拡散しやすく、拡散した水素は、導電体242aまたは導電体242bが有する窒素と結合することがある。つまり、酸化物230bなどに含まれる水素は、導電体242aまたは導電体242bに吸い取られる場合がある。
 また、導電体242の側面と導電体242の上面との間に、湾曲面が形成されないことが好ましい。当該湾曲面が形成されない導電体242とすることで、図7Dに示すような、チャネル幅方向の断面における、導電体242の断面積を大きくすることができる。これにより、導電体242の導電率を大きくし、トランジスタ200のオン電流を大きくすることができる。
 絶縁体271aは、導電体242aの上面に接して設けられており、絶縁体271bは、導電体242bの上面に接して設けられている。絶縁体271は、少なくとも酸素に対するバリア絶縁膜として機能することが好ましい。したがって、絶縁体271は、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体271は、絶縁体280よりも酸素の拡散を抑制する機能を有することが好ましい。絶縁体271としては、例えば、酸化アルミニウムまたは酸化マグネシウムなどの絶縁体を用いればよい。
 絶縁体275は、絶縁体224、酸化物230a、酸化物230b、導電体242、および絶縁体271を覆うように設けられる。絶縁体275として、水素を捕獲および水素を固着する機能を有することが好ましい。その場合、絶縁体275としては、窒化シリコンまたは、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウムまたは酸化マグネシウムなどの絶縁体を含むことが好ましい。また、例えば、絶縁体275として、酸化アルミニウムと、当該酸化アルミニウム上の窒化シリコンの積層膜を用いてもよい。
 上記のような絶縁体271および絶縁体275を設けることで、酸素に対するバリア性を有する絶縁体で導電体242を包み込むことができる。つまり、絶縁体224、および絶縁体280に含まれる酸素が、導電体242に拡散するのを防ぐことができる。これにより、絶縁体224、および絶縁体280に含まれる酸素によって、導電体242が直接酸化されて抵抗率が増大し、オン電流が低減するのを抑制することができる。
 絶縁体252は、ゲート絶縁体の一部として機能する。絶縁体252としては、酸素に対するバリア絶縁膜を用いることが好ましい。絶縁体252としては、上述の絶縁体282に用いることができる絶縁体を用いればよい。絶縁体252として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)、ハフニウムおよびシリコンを含む酸化物(ハフニウムシリケート)などを用いることができる。本実施の形態では、絶縁体252として、酸化アルミニウムを用いる。この場合、絶縁体252は、少なくとも酸素と、アルミニウムと、を有する絶縁体となる。
 図7Cに示すように、絶縁体252は、酸化物230bの上面および側面、酸化物230aの側面、絶縁体224の側面、および絶縁体222の上面に接して設けられる。つまり、酸化物230a、酸化物230b、および絶縁体224の導電体260と重なる領域は、チャネル幅方向の断面において、絶縁体252に覆われている。これにより、熱処理などを行った際に、酸化物230aおよび酸化物230bで酸素が脱離するのを、酸素に対するバリア性を有する絶縁体252でブロックすることができる。よって、酸化物230aおよび酸化物230bに酸素欠損(V)が形成されるのを低減することができる。これにより、領域230bcに形成される、酸素欠損(V)、およびVHを低減することができる。よって、トランジスタ200の電気特性を良好にし、信頼性を向上させることができる。
 また、逆に、絶縁体280および絶縁体250などに過剰な量の酸素が含まれていても、当該酸素が酸化物230aおよび酸化物230bに過剰に供給されるのを抑制することができる。よって、領域230bcを介して、領域230baおよび領域230bbが過剰に酸化され、トランジスタ200のオン電流の低下、または電界効果移動度の低下を起こすのを抑制することができる。
 また、図7Bに示すように、絶縁体252は、導電体242、絶縁体271、絶縁体275、および絶縁体280、それぞれの側面に接して設けられる。よって、導電体242の側面が酸化され、当該側面に酸化膜が形成されるのを低減することができる。これにより、トランジスタ200のオン電流の低下、または電界効果移動度の低下を起こすのを抑制することができる。
 また、絶縁体252は、絶縁体254、絶縁体250、および導電体260と、ともに、絶縁体280などに形成された開口に設ける必要がある。トランジスタ200の微細化を図るにあたって、絶縁体252の膜厚は薄いことが好ましい。絶縁体252の膜厚は、0.1nm以上5.0nm以下、好ましくは0.5nm以上3.0nm以下、より好ましくは1.0nm以上3.0nm以下とする。この場合、絶縁体252は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体252の膜厚は絶縁体250の膜厚より薄いことが好ましい。この場合、絶縁体252は、少なくとも一部において、絶縁体250より膜厚が薄い領域を有していればよい。
 絶縁体252を上記のように膜厚を薄く成膜するには、ALD法を用いて成膜することが好ましい。ALD法は、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ALD(Thermal ALD)法、プラズマ励起されたリアクタントを用いるPEALD法などがある。PEALD法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。
 ALD法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。よって、絶縁体252を絶縁体280などに形成された開口の側面などに被覆性良く、上記のような薄い膜厚で成膜することができる。
 なお、ALD法で用いるプリカーサには炭素などを含むものがある。このため、ALD法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)、X線光電子分光法(XPS:X−ray Photoelectron Spectroscopy)、またはオージェ電子分光法(AES:Auger Electron Spectroscopy)を用いて行うことができる。
 絶縁体250は、ゲート絶縁体の一部として機能する。絶縁体250は、絶縁体252の上面に接して配置することが好ましい。絶縁体250は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。この場合、絶縁体250は、少なくとも酸素とシリコンと、を有する絶縁体となる。
 絶縁体250は、絶縁体224と同様に、絶縁体250中の水、水素などの不純物濃度が低減されていることが好ましい。絶縁体250の膜厚は、1nm以上20nm以下とするのが好ましく、0.5nm以上15.0nm以下とするのがより好ましい。この場合、絶縁体250は、少なくとも一部において、上記のような膜厚の領域を有していればよい。
 図7A乃至図7Dなどでは、絶縁体250を単層とする構成について示したが、本発明はこれに限られず、2層以上の積層構造としてもよい。例えば図8Bに示すように、絶縁体250を、絶縁体250aと、絶縁体250a上の絶縁体250bの2層の積層構造にしてもよい。
 図8Bに示すように、絶縁体250を2層の積層構造とする場合、下層の絶縁体250aは、酸素を透過しやすい絶縁体を用いて形成し、上層の絶縁体250bは、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、絶縁体250aに含まれる酸素が、導電体260へ拡散するのを抑制することができる。つまり、酸化物230へ供給する酸素量の減少を抑制することができる。また、絶縁体250aに含まれる酸素による導電体260の酸化を抑制することができる。例えば、絶縁体250aは、上述した絶縁体250に用いることができる材料を用いて設け、絶縁体250bは、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)、ハフニウムおよびシリコンを含む酸化物(ハフニウムシリケート)などを用いることができる。本実施の形態では、絶縁体250bとして、酸化ハフニウムを用いる。この場合、絶縁体250bは、少なくとも酸素と、ハフニウムと、を有する絶縁体となる。また、絶縁体250bの膜厚は、0.5nm以上5.0nm以下、好ましくは、1.0nm以上5.0nm以下、より好ましくは、1.0nm以上3.0nm以下とする。この場合、絶縁体250bは、少なくとも一部において、上記のような膜厚の領域を有していればよい。
 なお、絶縁体250aに酸化シリコンまたは酸化窒化シリコンなどを用いる場合、絶縁体250bは、比誘電率が高いhigh−k材料である絶縁性材料を用いてもよい。ゲート絶縁体を、絶縁体250aと絶縁体250bとの積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚(EOT)の薄膜化が可能となる。よって、絶縁体250の絶縁耐圧を高くすることができる。
 絶縁体254は、ゲート絶縁体の一部として機能する。絶縁体254としては、水素に対するバリア絶縁膜を用いることが好ましい。これにより、導電体260に含まれる水素などの不純物が、絶縁体250、および酸化物230bに拡散するのを防ぐことができる。絶縁体254としては、上述の絶縁体283に用いることができる絶縁体を用いればよい。例えば、絶縁体254としてPEALD法で成膜した窒化シリコンを用いればよい。この場合、絶縁体254は、少なくとも窒素と、シリコンと、を有する絶縁体となる。
 また、絶縁体254が、さらに酸素に対するバリア性を有してもよい。これにより、絶縁体250に含まれる酸素が、導電体260へ拡散するのを抑制することができる。
 また、絶縁体254は、絶縁体252、絶縁体250、および導電体260と、ともに、絶縁体280などに形成された開口に設ける必要がある。トランジスタ200の微細化を図るにあたって、絶縁体254の膜厚は薄いことが好ましい。絶縁体254の膜厚は、0.1nm以上5.0nm以下、好ましくは0.5nm以上3.0nm以下、より好ましくは1.0nm以上3.0nm以下とする。この場合、絶縁体254は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体254の膜厚は絶縁体250の膜厚より薄いことが好ましい。この場合、絶縁体254は、少なくとも一部において、絶縁体250より膜厚が薄い領域を有していればよい。
 導電体260は、トランジスタ200の第1のゲート電極として機能する。導電体260は、導電体260aと、導電体260aの上に配置された導電体260bと、を有することが好ましい。例えば、導電体260aは、導電体260bの底面および側面を包むように配置されることが好ましい。また、図7Bおよび図7Cに示すように、導電体260の上面は、絶縁体250の上面と概略一致している。なお、図7Bおよび図7Cでは、導電体260は、導電体260aと導電体260bの2層構造として示しているが、単層構造でもよいし、3層以上の積層構造であってもよい。
 導電体260aは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
 また、導電体260aが酸素の拡散を抑制する機能を持つことにより、絶縁体250に含まれる酸素により、導電体260bが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。
 また、導電体260は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体260bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体260bは積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層構造としてもよい。
 また、トランジスタ200では、導電体260は、絶縁体280などに形成されている開口を埋めるように自己整合的に形成される。導電体260をこのように形成することにより、導電体242aと導電体242bとの間の領域に、導電体260を位置合わせすることなく確実に配置することができる。
 また、図7Cに示すように、トランジスタ200のチャネル幅方向において、絶縁体222の底面を基準としたときの、導電体260の、導電体260と酸化物230bとが重ならない領域の底面の高さは、酸化物230bの底面の高さより低いことが好ましい。ゲート電極として機能する導電体260が、絶縁体250などを介して、酸化物230bのチャネル形成領域の側面および上面を覆う構成とすることで、導電体260の電界を酸化物230bのチャネル形成領域全体に作用させやすくなる。よって、トランジスタ200のオン電流を増大させ、周波数特性を向上させることができる。絶縁体222の底面を基準としたときの、酸化物230aおよび酸化物230bと、導電体260とが、重ならない領域における導電体260の底面の高さと、酸化物230bの底面の高さと、の差は、0nm以上100nm以下、好ましくは、3nm以上50nm以下、より好ましくは、5nm以上20nm以下とする。
 絶縁体280は、絶縁体275上に設けられ、絶縁体250、および導電体260が設けられる領域に開口が形成されている。また、絶縁体280の上面は、平坦化されていてもよい。
 層間膜として機能する絶縁体280は、誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。絶縁体280は、例えば、絶縁体216と同様の材料を用いて設けることが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
 絶縁体280中の水、水素などの不純物濃度は低減されていることが好ましい。例えば、絶縁体280は、酸化シリコン、酸化窒化シリコンなどのシリコンを含む酸化物を適宜用いればよい。
 絶縁体282は、水、水素などの不純物が、上方から絶縁体280に拡散するのを抑制するバリア絶縁膜として機能することが好ましく、水素などの不純物を捕獲する機能を有することが好ましい。また、絶縁体282は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。絶縁体282としては、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウムなどの絶縁体を用いればよい。この場合、絶縁体282は、少なくとも酸素と、アルミニウムと、を有する絶縁体となる。絶縁体212と絶縁体283に挟まれた領域内で、絶縁体280に接して、水素などの不純物を捕獲する機能を有する、絶縁体282を設けることで、絶縁体280などに含まれる水素などの不純物を捕獲し、当該領域内における、水素の量を一定値にすることができる。特に、絶縁体282として、アモルファス構造を有する酸化アルミニウムを用いることで、より効果的に水素を捕獲または固着できる場合があるため好ましい。これにより、良好な特性を有し、信頼性の高いトランジスタ200、および半導体装置を作製することができる。
 絶縁体283は、水、水素などの不純物が、上方から絶縁体280に拡散するのを抑制するバリア絶縁膜として機能する。絶縁体283は、絶縁体282の上に配置される。絶縁体283としては、窒化シリコンまたは窒化酸化シリコンなどの、シリコンを含む窒化物を用いることが好ましい。例えば、絶縁体283としてスパッタリング法で成膜された窒化シリコンを用いればよい。絶縁体283をスパッタリング法で成膜することで、密度が高い窒化シリコン膜を形成することができる。また、絶縁体283として、スパッタリング法で成膜された窒化シリコンの上に、さらに、PEALD法または、CVD法で成膜された窒化シリコンを積層してもよい。
 導電体240aおよび導電体240bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体240aおよび導電体240bは積層構造としてもよい。
 また、導電体240を積層構造とする場合、絶縁体285、絶縁体283、絶縁体282、絶縁体280、絶縁体275、および絶縁体271の近傍に配置される第1の導電体には、水、水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、酸化ルテニウムなどを用いることが好ましい。また、水、水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。また、絶縁体283より上層に含まれる水、水素などの不純物が、導電体240aおよび導電体240bを通じて酸化物230に混入するのを抑制することができる。
 絶縁体241aおよび絶縁体241bとしては、絶縁体275などに用いることができるバリア絶縁膜を用いればよい。例えば、絶縁体241aおよび絶縁体241bとして、窒化シリコン、酸化アルミニウム、窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体241aおよび絶縁体241bは、絶縁体283、絶縁体282、および絶縁体271に接して設けられるので、絶縁体280などに含まれる水、水素などの不純物が、導電体240aおよび導電体240bを通じて酸化物230に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体280に含まれる酸素が導電体240aおよび導電体240bに吸収されるのを防ぐことができる。
 絶縁体241aおよび絶縁体241bを、図7Bに示すように積層構造にする場合、絶縁体280などの開口の内壁に接する第1の絶縁体と、その内側の第2の絶縁体は、酸素に対するバリア絶縁膜と、水素に対するバリア絶縁膜を組み合わせて用いることが好ましい。
 例えば、第1の絶縁体として、ALD法で成膜された酸化アルミニウムを用い、第2の絶縁体として、PEALD法で成膜された窒化シリコンを用いればよい。このような構成にすることで、導電体240の酸化を抑制し、さらに、導電体240に水素が混入するのを低減することができる。
 また、導電体240aの上面、および導電体240bの上面に接して配線として機能する導電体246(導電体246a、および導電体246b)を配置してもよい。導電体246は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
<半導体装置の構成材料>
 以下では、半導体装置に用いることができる構成材料について説明する。
<<基板>>
 トランジスタ200を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、SOI(Silicon On Insulator)基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
<<絶縁体>>
 絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
 例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、high−k材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
 また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
 また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
 また、金属酸化物を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化酸化シリコン、窒化シリコンなどの金属窒化物を用いることができる。
 また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物230と接する構造とすることで、酸化物230が有する酸素欠損を補償することができる。
<<導電体>>
 導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
 また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
 なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
 特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
<<金属酸化物>>
 酸化物230として、半導体として機能する金属酸化物(酸化物半導体)を用いることが好ましい。以下では、本発明に係る酸化物230に適用可能な金属酸化物について説明する。
 金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
 ここでは、金属酸化物が、インジウム、元素Mおよび亜鉛を有するIn−M−Zn酸化物である場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウム、または錫とする。そのほかの元素Mに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
 なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
<結晶構造の分類>
 まず、酸化物半導体における、結晶構造の分類について、図9Aを用いて説明を行う。図9Aは、酸化物半導体、代表的にはIGZO(Inと、Gaと、Znと、を含む金属酸化物)の結晶構造の分類を説明する図である。
 図9Aに示すように、酸化物半導体は、大きく分けて「Amorphous(無定形)」と、「Crystalline(結晶性)」と、「Crystal(結晶)」と、に分類される。また、「Amorphous」の中には、completely amorphousが含まれる。また、「Crystalline」の中には、CAAC(c−axis−aligned crystalline)、nc(nanocrystalline)、及びCAC(cloud−aligned composite)が含まれる(excluding single crystal and poly crystal)。なお、「Crystalline」の分類には、single crystal、poly crystal、及びcompletely amorphousは除かれる。また、「Crystal」の中には、single crystal、及びpoly crystalが含まれる。
 なお、図9Aに示す太枠内の構造は、「Amorphous(無定形)」と、「Crystal(結晶)」との間の中間状態であり、新しい境界領域(New crystalline phase)に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Amorphous(無定形)」および、「Crystal(結晶)」とは全く異なる構造と言い換えることができる。
 なお、膜または基板の結晶構造は、X線回折(XRD:X−Ray Diffraction)スペクトルを用いて評価することができる。ここで、「Crystalline」に分類されるCAAC−IGZO膜のGIXD(Grazing−Incidence XRD)測定で得られるXRDスペクトルを図9Bに示す。なお、GIXD法は、薄膜法またはSeemann−Bohlin法ともいう。以降、図9Bに示すGIXD測定で得られるXRDスペクトルを、単にXRDスペクトルと記す。なお、図9Bに示すCAAC−IGZO膜の組成は、In:Ga:Zn=4:2:3[原子数比]近傍である。また、図9Bに示すCAAC−IGZO膜の厚さは、500nmである。
 図9Bでは、横軸は2θ[deg.]であり、縦軸は強度(Intensity)[a.u.]である。図9Bに示すように、CAAC−IGZO膜のXRDスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、CAAC−IGZO膜のXRDスペクトルでは、2θ=31°近傍に、c軸配向を示すピークが検出される。なお、図9Bに示すように、2θ=31°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
 また、膜または基板の結晶構造は、極微電子線回折法(NBED:Nano Beam Electron Diffraction)によって観察される回折パターン(極微電子線回折パターンともいう。)にて評価することができる。CAAC−IGZO膜の回折パターンを、図9Cに示す。図9Cは、電子線を基板に対して平行に入射するNBEDによって観察される回折パターンである。なお、図9Cに示すCAAC−IGZO膜の組成は、In:Ga:Zn=4:2:3[原子数比]近傍である。また、極微電子線回折法では、プローブ径を1nmとして電子線回折が行われる。
 図9Cに示すように、CAAC−IGZO膜の回折パターンでは、c軸配向を示す複数のスポットが観察される。
<<酸化物半導体の構造>>
 なお、酸化物半導体は、結晶構造に着目した場合、図9Aとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のCAAC−OS、及びnc−OSがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)、非晶質酸化物半導体、などが含まれる。
 ここで、上述のCAAC−OS、nc−OS、及びa−like OSの詳細について、説明を行う。
[CAAC−OS]
 CAAC−OSは、複数の結晶領域を有し、当該複数の結晶領域はc軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、CAAC−OS膜の厚さ方向、CAAC−OS膜の被形成面の法線方向、またはCAAC−OS膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、CAAC−OSは、a−b面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、CAAC−OSは、c軸配向し、a−b面方向には明らかな配向をしていない酸化物半導体である。
 なお、上記複数の結晶領域のそれぞれは、1つまたは複数の微小な結晶(最大径が10nm未満である結晶)で構成される。結晶領域が1つの微小な結晶で構成されている場合、当該結晶領域の最大径は10nm未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十nm程度となる場合がある。
 また、In−M−Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種)において、CAAC−OSは、インジウム(In)、及び酸素を有する層(以下、In層)と、元素M、亜鉛(Zn)、及び酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能である。よって、(M,Zn)層にはインジウムが含まれる場合がある。また、In層には元素Mが含まれる場合がある。なお、In層にはZnが含まれる場合もある。当該層状構造は、例えば、高分解能TEM像において、格子像として観察される。
 CAAC−OS膜に対し、例えば、XRD装置を用いて構造解析を行うと、θ/2θスキャンを用いたOut−of−plane XRD測定では、c軸配向を示すピークが2θ=31°またはその近傍に検出される。なお、c軸配向を示すピークの位置(2θの値)は、CAAC−OSを構成する金属元素の種類、組成などにより変動する場合がある。
 また、例えば、CAAC−OS膜の電子線回折パターンにおいて、複数の輝点(スポット)が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット(ダイレクトスポットともいう。)を対称中心として、点対称の位置に観測される。
 上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、CAAC−OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリー)を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC−OSが、a−b面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
 なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶(polycrystal)と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないCAAC−OSは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、CAAC−OSを構成するには、Znを有する構成が好ましい。例えば、In−Zn酸化物、及びIn−Ga−Zn酸化物は、In酸化物よりも結晶粒界の発生を抑制できるため好適である。
 CAAC−OSは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、CAAC−OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、欠陥の生成などによって低下する場合があるため、CAAC−OSは不純物および欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。従って、CAAC−OSを有する酸化物半導体は、物理的性質が安定する。そのため、CAAC−OSを有する酸化物半導体は熱に強く、信頼性が高い。また、CAAC−OSは、製造工程における高い温度(所謂サーマルバジェット)に対しても安定である。したがって、OSトランジスタにCAAC−OSを用いると、製造工程の自由度を広げることが可能となる。
[nc−OS]
 nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。別言すると、nc−OSは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、1nm以上10nm以下、特に1nm以上3nm以下であることから、当該微小な結晶をナノ結晶ともいう。また、nc−OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSまたは非晶質酸化物半導体と区別が付かない場合がある。例えば、nc−OS膜に対し、XRD装置を用いて構造解析を行うと、θ/2θスキャンを用いたOut−of−plane XRD測定では、結晶性を示すピークが検出されない。また、nc−OS膜に対し、ナノ結晶よりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子線回折(制限視野電子線回折ともいう。)を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径(例えば1nm以上30nm以下)の電子線を用いる電子線回折(ナノビーム電子線回折ともいう。)を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
[a−like OS]
 a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。a−like OSは、鬆又は低密度領域を有する。即ち、a−like OSは、nc−OS及びCAAC−OSと比べて、結晶性が低い。また、a−like OSは、nc−OS及びCAAC−OSと比べて、膜中の水素濃度が高い。
<<酸化物半導体の構成>>
 次に、上述のCAC−OSの詳細について、説明を行う。なお、CAC−OSは材料構成に関する。
[CAC−OS]
 CAC−OSとは、例えば、金属酸化物を構成する元素が、0.5nm以上10nm以下、好ましくは、1nm以上3nm以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上3nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
 さらに、CAC−OSとは、第1の領域と、第2の領域と、に材料が分離することでモザイク状となり、当該第1の領域が、膜中に分布した構成(以下、クラウド状ともいう。)である。つまり、CAC−OSは、当該第1の領域と、当該第2の領域とが、混合している構成を有する複合金属酸化物である。
 ここで、In−Ga−Zn酸化物におけるCAC−OSを構成する金属元素に対するIn、Ga、およびZnの原子数比のそれぞれを、[In]、[Ga]、および[Zn]と表記する。例えば、In−Ga−Zn酸化物におけるCAC−OSにおいて、第1の領域は、[In]が、CAC−OS膜の組成における[In]よりも大きい領域である。また、第2の領域は、[Ga]が、CAC−OS膜の組成における[Ga]よりも大きい領域である。または、例えば、第1の領域は、[In]が、第2の領域における[In]よりも大きく、且つ、[Ga]が、第2の領域における[Ga]よりも小さい領域である。また、第2の領域は、[Ga]が、第1の領域における[Ga]よりも大きく、且つ、[In]が、第1の領域における[In]よりも小さい領域である。
 具体的には、上記第1の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第2の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第1の領域を、Inを主成分とする領域と言い換えることができる。また、上記第2の領域を、Gaを主成分とする領域と言い換えることができる。
 なお、上記第1の領域と、上記第2の領域とは、明確な境界が観察できない場合がある。
 例えば、In−Ga−Zn酸化物におけるCAC−OSでは、エネルギー分散型X線分光法(EDX:Energy Dispersive X−ray spectroscopy)を用いて取得したEDXマッピングにより、Inを主成分とする領域(第1の領域)と、Gaを主成分とする領域(第2の領域)とが、偏在し、混合している構造を有することが確認できる。
 CAC−OSをトランジスタに用いる場合、第1の領域に起因する導電性と、第2の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能(On/Offさせる機能)をCAC−OSに付与することができる。つまり、CAC−OSとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、CAC−OSをトランジスタに用いることで、高いオン電流(Ion)、高い電界効果移動度(μ)、および良好なスイッチング動作を実現することができる。
 酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a−like OS、CAC−OS、nc−OS、CAAC−OSのうち、二種以上を有していてもよい。
<酸化物半導体を有するトランジスタ>
 続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
 上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
 トランジスタのチャネル形成領域には、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のチャネル形成領域のキャリア濃度は1×1017cm−3以下、好ましくは1×1015cm−3以下、さらに好ましくは1×1013cm−3以下、より好ましくは1×1011cm−3以下、さらに好ましくは1×1010cm−3未満であり、1×10−9cm−3以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
 また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
 また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
 従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
<不純物>
 ここで、酸化物半導体中における各不純物の影響について説明する。
 酸化物半導体において、第14族元素の一つであるシリコンまたは炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体のチャネル形成領域におけるシリコンおよび炭素の濃度と、酸化物半導体のチャネル形成領域との界面近傍のシリコンまたは炭素の濃度(二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。
 また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、SIMSにより得られる酸化物半導体のチャネル形成領域中のアルカリ金属又はアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。
 また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、SIMSにより得られる酸化物半導体のチャネル形成領域中の窒素濃度を、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下にする。
 また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体のチャネル形成領域における中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体のチャネル形成領域において、SIMSにより得られる水素濃度を、1×1020atoms/cm未満、好ましくは5×1019atoms/cm未満、より好ましくは1×1019atoms/cm未満、さらに好ましくは5×1018atoms/cm未満、さらに好ましくは1×1018atoms/cm未満にする。
 不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
<<その他の半導体材料>>
 酸化物230に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物230として、バンドギャップを有する半導体材料(ゼロギャップ半導体ではない半導体材料)を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体、半導体として機能する層状物質(原子層物質、2次元材料などともいう。)などを半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。
 ここで、本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合またはイオン結合によって形成される層が、ファンデルワールス力のような、共有結合またはイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、2次元電気伝導性が高い。半導体として機能し、かつ、2次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
 層状物質として、グラフェン、シリセン、カルコゲン化物などがある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第16族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、13族カルコゲナイドなどが挙げられる。
 酸化物230として、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。酸化物230として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン(代表的にはMoS)、セレン化モリブデン(代表的にはMoSe)、モリブデンテルル(代表的にはMoTe)、硫化タングステン(代表的にはWS)、セレン化タングステン(代表的にはWSe)、タングステンテルル(代表的にはWTe)、硫化ハフニウム(代表的にはHfS)、セレン化ハフニウム(代表的にはHfSe)、硫化ジルコニウム(代表的にはZrS)、セレン化ジルコニウム(代表的にはZrSe)などが挙げられる。
<半導体装置の作製方法>
 次に、図7A乃至図7Dに示す、本発明の一態様である半導体装置の作製方法を、図13A乃至図24Dを用いて説明する。
 各図のAは、上面図を示す。また、各図のBは、各図のAに示すA1−A2の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル長方向の断面図でもある。また、各図のCは、各図のAにA3−A4の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル幅方向の断面図でもある。また、各図のDは、各図のAにA5−A6の一点鎖線で示す部位の断面図である。なお、各図のAの上面図では、図の明瞭化のために一部の要素を省いている。
 以下において、絶縁体を形成するための絶縁性材料、導電体を形成するための導電性材料、または半導体を形成するための半導体材料は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを適宜用いて成膜することができる。
 なお、スパッタリング法にはスパッタリング用電源に高周波電源を用いるRFスパッタリング法、直流電源を用いるDCスパッタリング法、さらにパルス的に電極に印加する電圧を変化させるパルスDCスパッタリング法がある。RFスパッタリング法は主に絶縁膜を成膜する場合に用いられ、DCスパッタリング法は主に金属導電膜を成膜する場合に用いられる。また、パルスDCスパッタリング法は、主に、酸化物、窒化物、炭化物などの化合物をリアクティブスパッタリング法で成膜する際に用いられる。
 なお、CVD法は、プラズマを利用するプラズマCVD(PECVD)法、熱を利用する熱CVD(TCVD:Thermal CVD)法、光を利用する光CVD(Photo CVD)法などに分類できる。さらに用いる原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(MOCVD:Metal Organic CVD)法に分けることができる。
 プラズマCVD法は、比較的低温で高品質の膜が得られる。また、熱CVD法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子(トランジスタ、容量素子など)などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱CVD法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱CVD法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
 また、ALD法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ALD(Thermal ALD)法、プラズマ励起されたリアクタントを用いるPEALD法などを用いることができる。
 CVD法およびALD法は、ターゲットなどから放出される粒子が堆積するスパッタリング法とは異なる。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ALD法は、比較的成膜速度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
 また、CVD法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。例えば、CVD法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送または圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
 また、ALD法では、異なる複数種のプリカーサを同時に導入する、または、異なる複数種のプリカーサを各プリカーサのサイクル数を制御することで任意の組成の膜を成膜することができる。
 まず、基板(図示しない。)を準備し、当該基板上に絶縁体212を成膜する(図13A乃至図13D参照。)。絶縁体212の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体212中の水素濃度を低減することができる。ただし、絶縁体212の成膜は、スパッタリング法に限られるものではなく、CVD法、MBE法、PLD法、ALD法などを適宜用いてもよい。
 本実施の形態では、絶縁体212として、窒素ガスを含む雰囲気でシリコンターゲットを用いて、パルスDCスパッタリング法で窒化シリコンを成膜する。パルスDCスパッタリング法を用いることで、ターゲット表面のアーキングによるパーティクルの発生を抑制することができるので、膜厚分布をより均一にすることができる。また、パルス電圧を用いることで、高周波電圧より、放電の立ち上がり、立ち下がりを急峻にすることができる。これにより、電極に、電力をより効率的に供給しスパッタレート、および膜質を向上することができる。
 窒化シリコンのように水、水素などの不純物が透過しにくい絶縁体を用いることにより、絶縁体212より下層に含まれる水、水素などの不純物の拡散を抑制することができる。また、絶縁体212として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、絶縁体212より下層(図示しない。)の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体212を介して上方に拡散するのを抑制することができる。
 次に、絶縁体212上に絶縁体214を成膜する(図13A乃至図13D参照。)。絶縁体214の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体214中の水素濃度を低減することができる。ただし、絶縁体214の成膜は、スパッタリング法に限られるものではなく、CVD法、MBE法、PLD法、ALD法などを適宜用いてもよい。
 本実施の形態では、絶縁体214として、酸素ガスを含む雰囲気でアルミニウムターゲットを用いて、パルスDCスパッタリング法で酸化アルミニウムを成膜する。パルスDCスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。ここで、基板にRF(Radio Frequency)電力を印加してもよい。基板に印加するRF電力の大きさによって、絶縁体214より下層へ注入する酸素量を制御することができる。RF電力としては、0W/cm以上、1.86W/cm以下とする。つまり、絶縁体214の形成の際のRF電力によって、トランジスタの特性に適する酸素量を変化させて注入することができる。従って、トランジスタの信頼性向上に適する酸素量を注入することができる。また、RFの周波数は、10MHz以上が好ましい。代表的には、13.56MHzである。RFの周波数が高いほど基板へ与えるダメージを小さくすることができる。
 絶縁体214として、水素を捕獲および水素を固着する機能が高い、アモルファス構造を有する金属酸化物、例えば酸化アルミニウムを用いること好ましい。これにより、絶縁体216などに含まれる水素を捕獲または固着し、当該水素が酸化物230に拡散するのを防ぐことができる。特に、絶縁体214として、アモルファス構造を有する酸化アルミニウム、またはアモルファス構造の酸化アルミニウムを用いることで、より効果的に水素を捕獲または固着できる場合があるため好ましい。これにより、良好な特性を有し、信頼性の高いトランジスタ200、および半導体装置を作製することができる。
 次に、絶縁体214上に絶縁体216を成膜する。絶縁体216の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体216中の水素濃度を低減することができる。ただし、絶縁体216の成膜は、スパッタリング法に限られるものではなく、CVD法、MBE法、PLD法、ALD法などを適宜用いてもよい。
 本実施の形態では、絶縁体216として、酸素ガスを含む雰囲気でシリコンターゲットを用いて、パルスDCスパッタリング法で酸化シリコンを成膜する。パルスDCスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。
 絶縁体212、絶縁体214、および絶縁体216は、大気に暴露することなく連続して成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、絶縁体212、絶縁体214、および絶縁体216を、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減することができる。
 次に、絶縁体216に絶縁体214に達する開口を形成する。開口とは、例えば、溝、スリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体214は、絶縁体216をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体216に酸化シリコンまたは酸化窒化シリコンを用いた場合は、絶縁体214は窒化シリコン、酸化アルミニウム、酸化ハフニウムを用いるとよい。
 ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ(CCP:Capacitively Coupled Plasma)エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電圧を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電圧を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ(ICP:Inductively Coupled Plasma)エッチング装置などを用いることができる。
 開口の形成後に、導電体205aとなる導電膜を成膜する。導電体205aとなる導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。または、酸素の透過を抑制する機能を有する導電体と、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体205aとなる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。
 本実施の形態では、導電体205aとなる導電膜として窒化チタンを成膜する。このような金属窒化物を導電体205bの下層に用いることにより、絶縁体216などによって、導電体205bが酸化されるのを抑制することができる。また、導電体205bとして銅などの拡散しやすい金属を用いても、当該金属が導電体205aから外に拡散するのを防ぐことができる。
 次に、導電体205bとなる導電膜を成膜する。導電体205bとなる導電膜としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金などを用いることができる。該導電膜の成膜は、メッキ法、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。本実施の形態では、導電体205bとなる導電膜として、タングステンを成膜する。
 次に、CMP処理を行うことで、導電体205aとなる導電膜および導電体205bとなる導電膜の一部を除去し、絶縁体216を露出する(図13A乃至図13D参照。)。その結果、開口部のみに、導電体205aおよび導電体205bが残存する。なお、当該CMP処理により、絶縁体216の一部が除去される場合がある。
 次に、絶縁体216、および導電体205上に絶縁体222を成膜する(図14A乃至図14D参照。)。絶縁体222として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。または、ハフニウムジルコニウム酸化物を用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体222が、水素および水に対するバリア性を有することで、トランジスタ200の周辺に設けられた構造体に含まれる水素、および水が、絶縁体222を通じてトランジスタ200の内側へ拡散することが抑制され、酸化物230中の酸素欠損の生成を抑制することができる。
 絶縁体222の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。本実施の形態では、絶縁体222として、ALD法を用いて、酸化ハフニウムを成膜する。特に、本発明の一態様である水素濃度の低減された酸化ハフニウムの形成方法を用いることが好ましい。酸化ハフニウムの形成方法の詳細は、実施の形態1を参酌することができる。
 続いて、加熱処理を行うと好ましい。加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下、さらに好ましくは320℃以上450℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で加熱処理をする場合、酸素ガスを20%程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で加熱処理を行ってもよい。
 また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が1ppb以下、好ましくは0.1ppb以下、より好ましくは0.05ppb以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、絶縁体222などに水分等が取り込まれることを可能な限り防ぐことができる。
 本実施の形態では、加熱処理として、絶縁体222の成膜後に、窒素ガスと酸素ガスの流量比を4slm:1slmとして、400℃の温度で1時間の処理を行う。当該加熱処理によって、絶縁体222に含まれる水、水素などの不純物を除去することなどができる。また、絶縁体222として、ハフニウムを含む酸化物を用いる場合、当該加熱処理によって、絶縁体222の一部が結晶化する場合がある。また、加熱処理は、絶縁体224の成膜後などのタイミングで行うこともできる。
 次に、絶縁体222上に絶縁膜224Aを成膜する(図14A乃至図14D参照。)。絶縁膜224Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。本実施の形態では、絶縁膜224Aとして、スパッタリング法を用いて、酸化シリコンを成膜する。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁膜224A中の水素濃度を低減することができる。絶縁膜224Aは、後の工程で酸化物230aと接するので、このように水素濃度が低減されていることが好適である。
 次に、絶縁膜224A上に、酸化膜230A、酸化膜230Bを順に成膜する(図14A乃至図14D参照。)。なお、酸化膜230Aおよび酸化膜230Bは、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜230A、および酸化膜230B上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜230Aと酸化膜230Bとの界面近傍を清浄に保つことができる。
 酸化膜230A、および酸化膜230Bの成膜はスパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。酸化膜230Aおよび酸化膜230Bの成膜は、ALD法を用いることで、アスペクト比の大きい溝または開口部に対しても、厚さの均一な膜を形成することができるため、好ましい。また、PEALD法を用いることで、熱ALD法に比べて低温で酸化膜230Aおよび酸化膜230Bを形成することができるため、好ましい。本実施の形態では、酸化膜230Aおよび酸化膜230Bの成膜はスパッタリング法を用いる。
 例えば、酸化膜230A、および酸化膜230Bをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のIn−M−Zn酸化物ターゲットなどを用いることができる。
 特に、酸化膜230Aの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体224に供給される場合がある。したがって、当該スパッタリングガスに含まれる酸素の割合は70%以上、好ましくは80%以上、より好ましくは100%とすればよい。
 また、酸化膜230Bをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、30%を超えて100%以下、好ましくは70%以上100%以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。ただし、本発明の一態様はこれに限定されない。酸化膜230Bをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を1%以上30%以下、好ましくは5%以上20%以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。
 本実施の形態では、酸化膜230Aとして、スパッタリング法によって、In:Ga:Zn=1:3:4[原子数比]の酸化物ターゲットを用いて成膜する。また、酸化膜230Bとして、スパッタリング法によって、In:Ga:Zn=4:2:4.1[原子数比]の酸化物ターゲット、In:Ga:Zn=1:1:1[原子数比]の酸化物ターゲットまたは、In:Ga:Zn=1:1:2[原子数比]の酸化物ターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物230a、および酸化物230bに求める特性に合わせて形成するとよい。
 なお、絶縁膜224A、酸化膜230A、および酸化膜230Bを、大気に暴露することなく、スパッタリング法で成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、絶縁膜224A、酸化膜230A、および酸化膜230Bについて、各成膜工程の合間に膜中に水素が混入するのを低減することができる。
 次に、加熱処理を行うことが好ましい。加熱処理は、酸化膜230A、および酸化膜230Bが多結晶化しない温度範囲で行えばよく、250℃以上650℃以下、好ましくは400℃以上600℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で加熱処理をする場合、酸素ガスを20%程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で加熱処理を行ってもよい。
 また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が1ppb以下、好ましくは0.1ppb以下、より好ましくは0.05ppb以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、酸化膜230A、および酸化膜230Bなどに水分等が取り込まれることを可能な限り防ぐことができる。
 本実施の形態では、加熱処理として、窒素ガスと酸素ガスの流量比を4slm:1slmとして、400℃の温度で1時間の処理を行う。このような酸素ガスを含む加熱処理によって、酸化膜230Aおよび酸化膜230B中の炭素、水、水素などの不純物を低減することなどができる。このように膜中の不純物を低減することで、酸化膜230Bの結晶性を向上させ、より密度の高い、緻密な構造にすることができる。これにより、酸化膜230Aおよび酸化膜230B中の結晶領域を増大させ、酸化膜230Aおよび酸化膜230B中における、結晶領域の面内ばらつきを低減することができる。よって、トランジスタ200の電気特性の面内ばらつきを低減することができる。
 また、加熱処理を行うことで、絶縁体216、絶縁膜224A、酸化膜230Aおよび酸化膜230B中の水素が絶縁体222に移動し、絶縁体222内に吸い取られる。別言すると、絶縁体216、絶縁膜224A、酸化膜230A、および酸化膜230B中の水素が絶縁体222に拡散するとも言える。従って、絶縁体222の水素濃度は高くなるが、絶縁体216、絶縁膜224A、酸化膜230Aおよび酸化膜230B中のそれぞれの水素濃度は低下する。
 特に、絶縁膜224Aは、トランジスタ200のゲート絶縁体として機能し、酸化膜230Aおよび酸化膜230Bは、トランジスタ200のチャネル形成領域として機能する。そのため、水素濃度が低減された絶縁膜224A、酸化膜230Aおよび酸化膜230Bを有するトランジスタ200は、良好な信頼性を有するため好ましい。
 次に、酸化膜230B上に導電膜242Aを成膜する(図14A乃至図14D参照。)。導電膜242Aの成膜はスパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。例えば、導電膜242Aとして、スパッタリング法を用いて窒化タンタルを成膜すればよい。なお、導電膜242Aの成膜前に、加熱処理を行ってもよい。当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して導電膜242Aを成膜してもよい。このような処理を行うことによって、酸化膜230Bの表面に吸着している水分および水素を除去し、さらに酸化膜230A、および酸化膜230B中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、100℃以上400℃以下が好ましい。本実施の形態では、加熱処理の温度を200℃とする。
 次に、導電膜242A上に絶縁膜271Aを成膜する(図14A乃至図14D参照。)。絶縁膜271Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。絶縁膜271Aは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、絶縁膜271Aとして、スパッタリング法によって、酸化アルミニウム、または窒化シリコンを成膜すればよい。
 なお、導電膜242A、および絶縁膜271Aを、大気に暴露することなく、スパッタリング法で成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、導電膜242A、および絶縁膜271Aを、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減することができる。また、絶縁膜271A上にハードマスクを設ける場合、当該ハードマスクとなる膜も大気に暴露することなく連続して成膜すればよい。
 次に、リソグラフィー法を用いて、絶縁膜224A、酸化膜230A、酸化膜230B、導電膜242A、および絶縁膜271Aを島状に加工して、絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bを形成する(図15A乃至図15D参照。)。ここで、絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bは、少なくとも一部が導電体205と重なるように形成する。上記加工はドライエッチング法またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、絶縁膜224A、酸化膜230A、酸化膜230B、導電膜242A、および絶縁膜271Aの加工は、それぞれ異なる条件で行ってもよい。
 なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体、または絶縁体などを所望の形状に加工することができる。例えば、KrFエキシマレーザ光、ArFエキシマレーザ光、EUV(Extreme Ultraviolet)光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体(例えば水)を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームまたはイオンビームを用いてもよい。なお、電子ビームまたはイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことで、除去することができる。
 さらに、レジストマスクの下に絶縁体または導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電膜242A上にハードマスク材料となる絶縁膜または導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電膜242Aなどのエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。導電膜242Aなどのエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。本実施の形態では、絶縁層271Bをハードマスクとして用いている。
 ここで、絶縁層271Bが導電層242Bのマスクとして機能するので、図15B乃至図15Dに示すように、導電層242Bは側面と上面の間に湾曲面を有しない。これにより、図7Bおよび図7Dに示す導電体242aおよび導電体242bは、側面と上面が交わる端部が角状になる。導電体242の側面と上面が交わる端部が角状になることで、当該端部が曲面を有する場合に比べて、導電体242の断面積が大きくなる。これにより、導電体242の抵抗が低減されるので、トランジスタ200のオン電流を大きくすることができる。
 また、図15B乃至図15Dに示すように、絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bの断面がテーパー形状になっていてもよい。なお、本明細書等において、テーパー形状とは、構造の側面の少なくとも一部が、基板面に対して傾斜して設けられている形状のことを指す。例えば、傾斜した側面と基板面とがなす角(以下、テーパー角と呼ぶ場合がある。)が90°未満であることが好ましい。絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bは、例えば、テーパー角が60°以上90°未満になるようにすればよい。このように断面をテーパー形状にすることで、これより後の工程において、絶縁体275などの被覆性が向上し、鬆などの欠陥を低減することができる。
 ただし、上記に限られず、絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bの側面が、絶縁体222の上面に対し、概略垂直になる構成にしてもよい。このような構成にすることで、複数のトランジスタ200を設ける際に、小面積化、高密度化が可能となる。
 また、上記エッチング工程で発生した副生成物が、絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bの側面に層状に形成される場合がある。この場合、当該層状の副生成物が、絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bと、絶縁体275の間に形成されることになる。よって、絶縁体222の上面に接して形成された当該層状の副生成物は、除去することが好ましい。
 次に、絶縁体224、酸化物230a、酸化物230b、導電層242B、および絶縁層271Bを覆って、絶縁体275を成膜する(図16A乃至図16D参照。)。ここで、絶縁体275は、絶縁体222の上面および絶縁体224の側面に密接することが好ましい。絶縁体275の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。絶縁体275は、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、絶縁体275として、スパッタリング法を用いて、酸化アルミニウムを成膜し、その上にPEALD法を用いて窒化シリコンを成膜すればよい。絶縁体275をこのような積層構造とすることで、水、水素などの不純物、および酸素の拡散を抑制する機能が向上することがある。
 このようにして、酸化物230a、酸化物230b、および導電層242Bを、酸素の拡散を抑制する機能を有する、絶縁体275、および絶縁層271Bで覆うことができる。これにより、のちの工程で、絶縁体224、酸化物230a、酸化物230b、および導電層242Bに、絶縁体280などから酸素が直接拡散するのを低減することができる。
 次に、絶縁体275上に、絶縁体280となる絶縁膜を成膜する。当該絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。例えば、当該絶縁膜として、スパッタリング法を用いて酸化シリコン膜を成膜すればよい。絶縁体280となる絶縁膜を、酸素を含む雰囲気で、スパッタリング法で成膜することで、過剰酸素を含む絶縁体280を形成することができる。また、成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体280中の水素濃度を低減することができる。なお、当該絶縁膜の成膜前に、加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、連続して当該絶縁膜を成膜してもよい。このような処理を行うことによって、絶縁体275の表面などに吸着している水分および水素を除去し、さらに酸化物230a、酸化物230b、および絶縁体224中の水分濃度および水素濃度を低減させることができる。当該加熱処理には、上述した加熱処理条件を用いることができる。
 次に、上記絶縁体280となる絶縁膜にCMP処理を行い、上面が平坦な絶縁体280を形成する(図16A乃至図16D参照。)。なお、絶縁体280上に、例えば、スパッタリング法によって窒化シリコンを成膜し、該窒化シリコンを絶縁体280に達するまで、CMP処理を行ってもよい。
 次に、絶縁体280の一部、絶縁体275の一部、絶縁層271Bの一部、導電層242Bの一部を加工して、酸化物230bに達する開口を形成する。当該開口は、導電体205と重なるように形成することが好ましい。当該開口の形成によって、絶縁体271a、絶縁体271b、導電体242a、および導電体242bを形成する(図17A乃至図17D参照。)。
 ここで、図17Bおよび図17Cに示すように、絶縁体280、絶縁体275、絶縁体271、および導電体242の側面がテーパー形状となる場合がある。また、絶縁体280のテーパー角が、導電体242のテーパー角より大きくなる場合がある。また、図17A乃至図17Cには図示していないが、上記開口を形成する際に、酸化物230bの上部が除去される場合がある。
 また、絶縁体280の一部、絶縁体275の一部、絶縁層271Bの一部、および導電層242Bの一部の加工は、ドライエッチング法、またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、当該加工は、それぞれ異なる条件で行ってもよい。例えば、絶縁体280の一部をドライエッチング法で加工し、絶縁体275の一部、および絶縁層271Bの一部をウェットエッチング法で加工し、導電層242Bの一部をドライエッチング法で加工してもよい。
 ここで、酸化物230aの側面、酸化物230bの上面および側面、導電体242の側面、絶縁体280の側面などへの不純物の付着またはこれらの内部への該不純物の拡散が生じる場合がある。このような不純物を除去する工程を行ってもよい。また、上記ドライエッチングで酸化物230b表面に損傷領域が形成される場合がある。このような損傷領域を除去してもよい。当該不純物としては、絶縁体280、絶縁体275、絶縁層271Bの一部、および導電層242Bに含まれる成分、上記開口を形成する際に用いられる装置に使われている部材に含まれる成分、エッチングに使用するガスまたは液体に含まれる成分などに起因したものが挙げられる。当該不純物としては、例えば、ハフニウム、アルミニウム、シリコン、タンタル、フッ素、塩素などがある。
 特に、アルミニウム、またはシリコンなどの不純物は、酸化物230bのCAAC−OS化を阻害する。よって、アルミニウム、またはシリコンなどの、CAAC−OS化を阻害する不純物元素が、低減または除去されていることが好ましい。例えば、酸化物230b、およびその近傍における、アルミニウム原子の濃度が、5.0原子%以下とすればよく、2.0原子%以下が好ましく、1.5原子%以下がより好ましく、1.0原子%以下がさらに好ましく、0.3原子%未満がさらに好ましい。
 なお、アルミニウム、またはシリコンなどの不純物によりCAAC−OS化が阻害され、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)となった金属酸化物の領域を、非CAAC領域と呼ぶ場合がある。非CAAC領域では、結晶構造の緻密さが低下しているため、VHが多量に形成され、トランジスタがノーマリーオン化しやすくなる。よって、酸化物230bの非CAAC領域は、低減または除去されていることが好ましい。
 これに対して、酸化物230bに層状のCAAC構造を有していることが好ましい。特に、酸化物230bのドレイン下端部までCAAC構造を有することが好ましい。ここで、トランジスタ200において、導電体242aまたは導電体242b、およびその近傍がドレインとして機能する。つまり、導電体242a(導電体242b)の下端部近傍の、酸化物230bが、CAAC構造を有することが好ましい。このように、ドレイン耐圧に顕著に影響するドレイン端部においても、酸化物230bの損傷領域が除去され、CAAC構造を有することで、トランジスタ200の電気特性の変動をさらに抑制することができる。また、トランジスタ200の信頼性を向上させることができる。
 上記エッチング工程で酸化物230b表面に付着した不純物などを除去するために、洗浄処理を行う。洗浄方法としては、洗浄液などを用いたウェット洗浄(ウェットエッチング処理ということもできる。)、プラズマを用いたプラズマ処理、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。なお、当該洗浄処理によって、上記溝部が深くなる場合がある。
 ウェット洗浄としては、アンモニア水、シュウ酸、リン酸、フッ化水素酸などを炭酸水または純水で希釈した水溶液、純水、炭酸水などを用いて洗浄処理を行ってもよい。または、これらの水溶液、純水、または炭酸水を用いた超音波洗浄を行ってもよい。または、これらの洗浄を適宜組み合わせて行ってもよい。
 なお、本明細書等では、フッ化水素酸を純水で希釈した水溶液を希釈フッ化水素酸と呼び、アンモニア水を純水で希釈した水溶液を希釈アンモニア水と呼ぶ場合がある。また、当該水溶液の濃度、温度などは、除去したい不純物、洗浄される半導体装置の構成などによって、適宜調整すればよい。希釈アンモニア水のアンモニア濃度は0.01%以上5%以下、好ましくは0.1%以上0.5%以下とすればよい。また、希釈フッ化水素酸のフッ化水素濃度は0.01ppm以上100ppm以下、好ましくは0.1ppm以上10ppm以下とすればよい。
 なお、超音波洗浄には、200kHz以上が好ましく、900kHz以上の周波数を用いることがより好ましい。当該周波数を用いることで、酸化物230bなどへのダメージを低減することができる。
 また、上記洗浄処理を複数回行ってもよく、洗浄処理毎に洗浄液を変更してもよい。例えば、第1の洗浄処理として希釈フッ化水素酸、または希釈アンモニア水を用いた処理を行い、第2の洗浄処理として純水、または炭酸水を用いた処理を行ってもよい。
 上記洗浄処理として、本実施の形態では、希釈アンモニア水を用いてウェット洗浄を行う。当該洗浄処理を行うことで、酸化物230a、酸化物230bなどの表面に付着または内部に拡散した不純物を除去することができる。さらに、酸化物230bの結晶性を高めることができる。
 上記エッチング後、または上記洗浄後に加熱処理を行ってもよい。加熱処理は、100℃以上450℃以下、好ましくは350℃以上400℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物230aおよび酸化物230bに酸素を供給して、酸素欠損(V)の低減を図ることができる。また、このような熱処理を行うことで、酸化物230bの結晶性を向上させることができる。また、加熱処理は減圧状態で行ってもよい。または、酸素雰囲気で加熱処理した後に、大気に露出せずに連続して窒素雰囲気で加熱処理を行ってもよい。
 次に、絶縁膜252Aを成膜する(図18A乃至図18D参照)。絶縁膜252Aは、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて成膜することができる。絶縁膜252AはALD法を用いて成膜することが好ましい。上述の通り、絶縁膜252Aは薄い膜厚で成膜することが好ましく、膜厚のばらつきが小さくなるようにする必要がある。これに対して、ALD法は、プリカーサと、リアクタント(例えば酸化剤など)を交互に導入して行う成膜方法であり、このサイクルを繰り返す回数によって膜厚を調節することができるため、精密な膜厚調節が可能である。また、図18Bおよび図18Cに示すように、絶縁膜252Aは、絶縁体280等に形成される開口の底面および側面に、被覆性良く成膜される必要がある。特に、酸化物230の上面および側面、導電体242の側面には、被覆性良く成膜されることが好ましい。上記開口の底面および側面において、原子の層を一層ずつ堆積させることができるので、絶縁膜252Aを当該開口に対して良好な被覆性で成膜することができる。
 また、絶縁膜252AをALD法で成膜する場合、酸化剤として、オゾン(O)、酸素(O)、水(HO)などを用いることができる。水素を含まない、オゾン(O)、酸素(O)などを酸化剤として用いることで、酸化物230bに拡散する水素を低減することができる。
 本実施の形態では、絶縁膜252Aとして酸化アルミニウムを熱ALD法によって成膜する。
 次に、酸素を含む雰囲気でマイクロ波処理を行うことが好ましい(図18A乃至図18D参照)。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。また、本明細書などにおいて、マイクロ波とは、300MHz以上300GHz以下の周波数を有する電磁波を指すものとする。
 図18B乃至図18Dに示す、点線はマイクロ波、RFなどの高周波酸素プラズマ、または酸素ラジカルなどを示す。マイクロ波処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する、マイクロ波処理装置を用いることが好ましい。ここで、マイクロ波処理装置の周波数は、300MHz以上300GHz以下、好ましくは2.4GHz以上2.5GHz以下、例えば、2.45GHzにすればよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができる。また、マイクロ波処理装置のマイクロ波を印加する電源の電力は、1000W以上10000W以下、好ましくは2000W以上5000W以下にすればよい。また、マイクロ波処理装置は基板側にRFを印加する電源を有してもよい。また、基板側にRFを印加することで、高密度プラズマによって生成された酸素イオンを、効率よく酸化物230b中に導くことができる。
 また、上記マイクロ波処理は、減圧下で行うことが好ましく、圧力は、10Pa以上1000Pa以下、好ましくは300Pa以上700Pa以下にすればよい。また、処理温度は、750℃以下、好ましくは500℃以下、例えば400℃程度で行えばよい。また、酸素プラズマ処理を行った後に、外気に曝すことなく、連続して熱処理を行ってもよい。例えば、100℃以上750℃以下、好ましくは300℃以上500℃以下で熱処理をすればよい。
 また、例えば、上記マイクロ波処理は、酸素ガスとアルゴンガスを用いて行えばよい。ここで、酸素流量比(O/(O+Ar))は、0%より大きく、100%以下にすればよい。好ましくは、酸素流量比(O/(O+Ar))を、0%より大きく、50%以下にすればよい。より好ましくは、酸素流量比(O/(O+Ar))を、10%以上、40%以下にすればよい。さらに好ましくは、酸素流量比(O/(O+Ar))を、10%以上、30%以下にすればよい。このように、酸素を含む雰囲気でマイクロ波処理を行うことで、領域230bc中のキャリア濃度を低下させることができる。また、マイクロ波処理において、チャンバーに過剰な量の酸素が導入されないようにすることで、領域230baおよび領域230bbでキャリア濃度が過剰に低下するのを防ぐことができる。
 図18B乃至図18Dに示すように、酸素を含む雰囲気でマイクロ波処理を行うことで、マイクロ波、またはRF等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを酸化物230bの導電体242aと導電体242bの間の領域に作用させることができる。このとき、マイクロ波、またはRF等の高周波を領域230bcに照射することもできる。つまり、図8Aに示す領域230bcに、マイクロ波、またはRF等の高周波、酸素プラズマなどを作用させることができる。プラズマ、マイクロ波などの作用により、領域230bcのVHを分断し、水素(H)を領域230bcから除去することができる。つまり、領域230bcにおいて、「VH→H+V」という反応が起きて、領域230bcに含まれるVHを低減することができる。よって、領域230bc中の酸素欠損、およびVHを低減し、キャリア濃度を低下させることができる。また、領域230bcで形成された酸素欠損に、上記酸素プラズマで発生した酸素ラジカル、または絶縁体250に含まれる酸素を供給することで、さらに、領域230bc中の酸素欠損を低減し、キャリア濃度を低下させることができる。
 一方、図8Aに示す領域230baおよび領域230bb上には、導電体242aおよび導電体242bが設けられている。ここで、導電体242は、酸素を含む雰囲気でマイクロ波処理を行う際、マイクロ波、RF等の高周波、酸素プラズマなどの作用に対する遮蔽膜として機能することが好ましい。このため、導電体242は、300MHz以上300GHz以下、例えば、2.4GHz以上2.5GHz以下の電磁波を遮蔽する機能を有することが好ましい。
 図18B乃至図18Dに示すように、導電体242aおよび導電体242bは、マイクロ波、またはRF等の高周波、酸素プラズマなどの作用を遮蔽するので、これらの作用は領域230baおよび領域230bbには及ばない。これにより、マイクロ波処理によって、領域230baおよび領域230bbで、VHの低減、および過剰な量の酸素供給が発生しないので、キャリア濃度の低下を防ぐことができる。
 また、導電体242aおよび導電体242bの側面に接して、酸素に対するバリア性を有する絶縁体252が設けられている。これにより、マイクロ波処理によって、導電体242aおよび導電体242bの側面に酸化膜が形成されるのを抑制することができる。
 以上のようにして、酸化物半導体の領域230bcで選択的に酸素欠損、およびVHを除去して、領域230bcをi型または実質的にi型とすることができる。さらに、ソース領域またはドレイン領域として機能する領域230baおよび領域230bbに過剰な酸素が供給されるのを抑制し、n型化を維持することができる。これにより、トランジスタ200の電気特性の変動を抑制し、基板面内でトランジスタ200の電気特性がばらつくのを抑制することができる。
 なお、マイクロ波処理では、マイクロ波と酸化物230b中の分子の電磁気的な相互作用により、酸化物230bに直接的に熱エネルギーを伝達する場合がある。この熱エネルギーにより、酸化物230bが加熱される場合がある。このような加熱処理をマイクロ波アニールと呼ぶ場合がある。マイクロ波処理を、酸素を含む雰囲気中で行うことで、酸素アニールと同等の効果が得られる場合がある。また、酸化物230bに水素が含まれる場合、この熱エネルギーが酸化物230b中の水素に伝わり、これにより活性化した水素が酸化物230bから放出されることが考えられる。
 次に絶縁膜250Aを成膜する(図19A乃至図19D参照)。絶縁膜250Aの成膜前に加熱処理を行ってもよく、当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁膜250Aを成膜してもよい。また、当該加熱処理は、酸素を含む雰囲気で行うことが好ましい。このような処理を行うことによって、絶縁膜252Aの表面などに吸着している水分および水素を除去し、さらに酸化物230a、および酸化物230b中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、100℃以上400℃以下が好ましい。
 絶縁膜250Aは、スパッタリング法、CVD法、PECVD法、MBE法、PLD法、ALD法などを用いて成膜することができる。また、絶縁膜250Aは、水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁膜250Aの水素濃度を低減することができる。絶縁膜250Aは、後の工程で、薄い膜厚の絶縁体252を介して酸化物230bと対向する絶縁体250aとなるので、このように水素濃度が低減されていることが好適である。
 本実施の形態では、絶縁膜250Aとして酸化窒化シリコンをPECVD法によって成膜する。
 また、絶縁体250を図8Bに示す2層積層構造にする場合、上記絶縁膜250Aの成膜後に絶縁体250bとなる絶縁膜を成膜すればよい。絶縁体250bとなる絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて成膜することができる。絶縁体250bとなる絶縁膜は、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、絶縁体250aに含まれる酸素が、導電体260へ拡散するのを抑制することができる。つまり、酸化物230へ供給する酸素量の減少を抑制することができる。また、絶縁体250aに含まれる酸素による導電体260の酸化を抑制することができる。絶縁体250bとなる絶縁膜は、絶縁体222と同様の材料を用いて設けることができる。例えば、絶縁体250bとなる絶縁膜として酸化ハフニウムを熱ALD法で成膜すればよい。
 絶縁膜250Aの成膜後にマイクロ波処理を行ってもよい(図19A乃至図19D参照)。当該マイクロ波処理は、前述の絶縁膜252Aの成膜後に行うマイクロ波処理条件を用いてもよい。また、絶縁膜252Aの成膜後に行うマイクロ波処理は行わずに、絶縁膜250Aの成膜後にマイクロ波処理を行ってもよい。また、上記のように絶縁体250bとなる絶縁膜を設ける場合、成膜後にマイクロ波処理を行ってもよい。当該マイクロ波処理は、前述の絶縁膜252Aの成膜後に行うマイクロ波処理条件を用いてもよい。また、絶縁膜252Aまたは絶縁膜250Aの成膜後に行うマイクロ波処理は行わずに、絶縁体250bとなる絶縁膜の成膜後にマイクロ波処理を行ってもよい。
 また、絶縁膜252A、絶縁膜250Aの成膜後、および絶縁体250bとなる絶縁膜の成膜後それぞれのマイクロ波処理後に減圧状態を保ったままで、加熱処理を行ってもよい。このような処理を行うことで、絶縁膜252A中、絶縁膜250A中、絶縁体250bとなる絶縁膜中、酸化物230b中、および酸化物230a中の水素を効率よく除去することができる。また、水素の一部は、導電体242(導電体242a、および導電体242b)にゲッタリングされる場合がある。または、マイクロ波処理後に減圧状態を保ったままで、加熱処理を行うステップを複数回繰り返して行ってもよい。加熱処理を繰り返し行うことで、絶縁膜252A中、絶縁膜250A中、絶縁体250bとなる絶縁膜中、酸化物230b中、および酸化物230a中の水素をさらに効率よく除去することができる。なお、加熱処理温度は、300℃以上500℃以下とすることが好ましい。また、上記マイクロ波処理、すなわちマイクロ波アニールが該加熱処理を兼ねてもよい。マイクロ波アニールにより、酸化物230bなどが十分加熱される場合、該加熱処理を行わなくてもよい。
 また、マイクロ波処理を行って絶縁膜252A、絶縁膜250A、および絶縁体250bとなる絶縁膜の膜質を改質することで、水素、水、不純物等の拡散を抑制することができる。従って、導電体260となる導電膜の成膜などの後工程、または熱処理などの後処理により、絶縁体252を介して、水素、水、不純物等が、酸化物230b、酸化物230aなどへ拡散することを抑制することができる。
 次に、絶縁膜254Aを成膜する(図20A乃至図20D参照)。絶縁膜254Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて成膜することができる。絶縁膜254Aは、絶縁膜252Aと同様にALD法を用いて成膜することが好ましい。ALD法を用いて成膜することで、絶縁膜254Aを薄い膜厚で被覆性良く成膜することができる。本実施の形態では、絶縁膜254Aとして窒化シリコンをPEALD法で成膜する。
 次に、導電体260aとなる導電膜、導電体260bとなる導電膜を順に成膜する。導電体260aとなる導電膜および導電体260bとなる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。本実施の形態では、ALD法を用いて、導電体260aとなる導電膜として窒化チタンを成膜し、CVD法を用いて導電体260bとなる導電膜としてタングステンを成膜する。
 次に、CMP処理によって、絶縁膜252A、絶縁膜250A、絶縁膜254A、導電体260aとなる導電膜、および導電体260bとなる導電膜を絶縁体280が露出するまで研磨することによって、絶縁体252、絶縁体250、絶縁体254、および導電体260(導電体260a、および導電体260b)を形成する(図21A乃至図21D参照。)。これにより、絶縁体252は、酸化物230bに達する開口を覆うように配置される。また、導電体260は、絶縁体252、および絶縁体250を介して、上記開口を埋め込むように配置される。
 次に、上記の加熱処理と同様の条件で加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて400℃の温度で1時間の処理を行う。該加熱処理によって、絶縁体250および絶縁体280中の水分濃度および水素濃度を低減させることができる。なお、上記加熱処理後、大気に曝すことなく連続して、絶縁体282の成膜を行ってもよい。
 次に、絶縁体252上、絶縁体250上、導電体260上、および絶縁体280上に、絶縁体282を形成する(図21A乃至図21D参照。)。絶縁体282の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。絶縁体282の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体282中の水素濃度を低減することができる。
 本実施の形態では、絶縁体282として、酸素ガスを含む雰囲気でアルミニウムターゲットを用いて、パルスDCスパッタリング法で酸化アルミニウムを成膜する。パルスDCスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。
 また、スパッタリング法を用いて、酸素を含む雰囲気で絶縁体282の成膜を行うことで、成膜しながら、絶縁体280に酸素を添加することができる。これにより、絶縁体280に過剰酸素を含ませることができる。このとき、基板加熱を行いながら、絶縁体282を成膜することが好ましい。
 次に、リソグラフィー法によって、絶縁体282上にエッチングマスクを形成し、絶縁体282の一部、絶縁体280の一部、絶縁体275の一部、絶縁体222の一部、および絶縁体216の一部を、絶縁体214の上面が露出するまで加工する(図22A乃至図22D参照。)。当該加工は、ウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。
 次に加熱処理を行ってもよい。加熱処理は、250℃以上650℃以下、好ましくは350℃以上600℃以下で行えばよい。また、当該加熱処理は、酸化膜230B成膜後に行う加熱処理温度よりも低いことが好ましい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で行う。当該加熱処理を行うことで、絶縁体280に添加された酸素の一部が、絶縁体250などを介して酸化物230に拡散する。
 また、当該加熱処理を行うことで、絶縁体282、絶縁体280、絶縁体275、絶縁体222、および絶縁体216の加工により、形成された絶縁体280の側面から、絶縁体280に含まれる酸素、および当該酸素と結合した水素を外部に放出することができる。なお、酸素と結合した水素は、水として放出される。従って、絶縁体280に含まれる、不要な酸素、および水素を低減することができる。
 さらに、酸化物230の導電体260と重なる領域において、酸化物230の上面および側面に接して絶縁体252が設けられている。絶縁体252は、酸素に対するバリア性を有するので、過剰な量の酸素が酸化物230に拡散するのを低減することができる。これにより、領域230bcおよびその近傍に、過剰な量の酸素が供給されないように、酸素を供給することができる。これにより、過剰な酸素によって、導電体242の側面が酸化されるのを抑制しながら、領域230bcに形成される、酸素欠損、およびVHを低減することができる。よって、トランジスタ200の電気特性を良好にし、信頼性を向上させることができる。
 一方で、トランジスタ200が高密度に集積化される場合、1個のトランジスタ200に対する絶縁体280の体積が過剰に小さくなる場合がある。この場合、上記熱処理において、酸化物230に拡散する酸素量が顕著に小さくなる。酸素が十分に含まれていない酸化物絶縁体(例えば、絶縁体250など)が接した状態で酸化物230を加熱すると、酸化物230を構成する酸素が脱離する恐れがある。しかしながら、本実施の形態に示すトランジスタ200では、酸化物230の導電体260と重なる領域において、酸化物230の上面および側面に接して絶縁体252が設けられている。絶縁体252は、酸素に対するバリア性を有するので、上記熱処理においても、酸化物230からの酸素の脱離を低減することができる。これにより、領域230bcに形成される、酸素欠損、およびVHを低減することができる。よって、トランジスタ200の電気特性を良好にし、信頼性を向上させることができる。
 以上に示すように、本実施の形態に係る半導体装置において、絶縁体280からの酸素の供給量が多い場合も、少ない場合も、良好な電気特性および良好な信頼性を有するトランジスタが形成することができる。よって、基板面内でトランジスタ200の電気特性がばらつくことを抑制した半導体装置を提供することができる。
 次に、絶縁体282上に、絶縁体283を形成する(図23A乃至図23D参照。)。絶縁体283の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。絶縁体283の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体283中の水素濃度を低減することができる。また、絶縁体283は、多層としてもよい。例えば、スパッタリング法を用いて、窒化シリコンを成膜し、当該窒化シリコン上に、ALD法を用いて窒化シリコンを成膜してもよい。バリア性の高い絶縁体283および絶縁体214でトランジスタ200を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。
 次に、絶縁体283上に、絶縁体274を形成する。絶縁体274の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。本実施の形態では、絶縁体274として、CVD法によって酸化シリコンを成膜する。
 次に、CMP処理によって、絶縁体274を絶縁体283が露出するまで研磨することによって、絶縁体274の上面を平坦化する(図23A乃至図23D参照。)。当該CMP処理により、絶縁体283の上面の一部が除去される場合がある。
 次に、絶縁体274上、および絶縁体283上に、絶縁体285を形成する(図24A乃至図24D参照。)。絶縁体285の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。絶縁体285の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体285中の水素濃度を低減することができる。
 本実施の形態では、絶縁体285として、スパッタリング法によって酸化シリコンを成膜する。
 次に、絶縁体271、絶縁体275、絶縁体280、絶縁体282、絶縁体283、および絶縁体285に、導電体242に達する開口を形成する(図24Aおよび図24B参照。)。当該開口の形成は、リソグラフィー法を用いて行えばよい。なお、図24Aで当該開口の形状は、上面視において円形状にしているが、これに限られるものではない。例えば、当該開口が、上面視において、楕円などの略円形状、四角形などの多角形状、四角形等の多角形の角部を丸めた形状になっていてもよい。
 次に、絶縁体241となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体241を形成する。(図24B参照。)。絶縁体241となる絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。絶縁体241となる絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ALD法を用いて、酸化アルミニウムを成膜し、その上に、PEALD法を用いて、窒化シリコンを成膜することが好ましい。窒化シリコンは水素に対するブロッキング性が高いので好ましい。
 また、絶縁体241となる絶縁膜の異方性エッチングとしては、例えばドライエッチング法などを用いればよい。開口の側壁部に絶縁体241を設けることで、外方からの酸素の透過を抑制し、次に形成する導電体240aおよび導電体240bの酸化を防止することができる。また、導電体240aおよび導電体240bに、絶縁体280などに含まれる、水、水素などの不純物が拡散することを防ぐことができる。
 次に、導電体240aおよび導電体240bとなる導電膜を成膜する。導電体240aおよび導電体240bとなる導電膜は、水、水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、の積層とすることができる。導電体240となる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
 次に、CMP処理を行うことで、導電体240aおよび導電体240bとなる導電膜の一部を除去し、絶縁体285の上面を露出する。その結果、開口のみに、当該導電膜が残存することで上面が平坦な導電体240aおよび導電体240bを形成することができる(図24A乃至図24D参照。)。なお、当該CMP処理により、絶縁体285の上面の一部が除去される場合がある。
 次に、導電体246となる導電膜を成膜する。導電体246となる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
 次に、導電体246となる導電膜をリソグラフィー法によって加工し、導電体240aの上面と接する導電体246a、および導電体240bの上面と接する導電体246bを形成する。この時、導電体246aおよび導電体246bと、絶縁体285とが重ならない領域の絶縁体285の一部が除去されることがある。
 以上により、図7A乃至図7Dに示すトランジスタ200を有する半導体装置を作製することができる。図13A乃至図24Dに示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ200を作製することができる。
<マイクロ波処理装置>
 以下では、上記半導体装置の作製方法に用いることができる、マイクロ波処理装置について説明する。
 まずは、半導体装置などの製造時に不純物の混入が少ない製造装置の構成について図25乃至図28を用いて説明する。
 図25は、枚葉式マルチチャンバーの製造装置2700の上面図を模式的に示している。製造装置2700は、基板を収容するカセットポート2761と、基板のアライメントを行うアライメントポート2762と、を備える大気側基板供給室2701と、大気側基板供給室2701から、基板を搬送する大気側基板搬送室2702と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室2703aと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室2703bと、真空中の基板の搬送を行う搬送室2704と、チャンバー2706aと、チャンバー2706bと、チャンバー2706cと、チャンバー2706dと、を有する。
 また、大気側基板搬送室2702は、ロードロック室2703aおよびアンロードロック室2703bと接続され、ロードロック室2703aおよびアンロードロック室2703bは、搬送室2704と接続され、搬送室2704は、チャンバー2706a、チャンバー2706b、チャンバー2706cおよびチャンバー2706dと接続する。
 なお、各室の接続部にはゲートバルブGVが設けられており、大気側基板供給室2701と、大気側基板搬送室2702を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室2702には搬送ロボット2763aが設けられており、搬送室2704には搬送ロボット2763bが設けられている。搬送ロボット2763aおよび搬送ロボット2763bによって、製造装置2700内で基板を搬送することができる。
 搬送室2704および各チャンバーの背圧(全圧)は、例えば、1×10−4Pa以下、好ましくは3×10−5Pa以下、さらに好ましくは1×10−5Pa以下とする。また、搬送室2704および各チャンバーの質量電荷比(m/z)が18である気体分子(原子)の分圧は、例えば、3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下とする。また、搬送室2704および各チャンバーのm/zが28である気体分子(原子)の分圧は、例えば、3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下とする。また、搬送室2704および各チャンバーのm/zが44である気体分子(原子)の分圧は、例えば、3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下とする。
 なお、搬送室2704および各チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計(Q−massともいう。)Qulee CGM−051を用いればよい。
 また、搬送室2704および各チャンバーは、外部リークまたは内部リークが少ない構成とすることが望ましい。例えば、搬送室2704および各チャンバーのリークレートは、3×10−6Pa・m/s以下、好ましくは1×10−6Pa・m/s以下とする。また、例えば、m/zが18である気体分子(原子)のリークレートが1×10−7Pa・m/s以下、好ましくは3×10−8Pa・m/s以下とする。また、例えば、m/zが28である気体分子(原子)のリークレートが1×10−5Pa・m/s以下、好ましくは1×10−6Pa・m/s以下とする。また、例えば、m/zが44である気体分子(原子)のリークレートが3×10−6Pa・m/s以下、好ましくは1×10−6Pa・m/s以下とする。
 なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴、シール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れまたは内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
 例えば、搬送室2704および各チャンバーの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはOリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
 また、製造装置2700を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の不純物を含む放出ガスの少ない金属を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
 または、前述の製造装置2700の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
 製造装置2700の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
 搬送室2704および各チャンバーに存在する吸着物は、内壁などに吸着しているために搬送室2704および各チャンバーの圧力に影響しないが、搬送室2704および各チャンバーを排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、搬送室2704および各チャンバーに存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、搬送室2704および各チャンバーをベーキングしてもよい。ベーキングすることで吸着物の脱離速度を10倍程度大きくすることができる。ベーキングは100℃以上450℃以下で行えばよい。このとき、不活性ガスを搬送室2704および各チャンバーに導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。
 または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで搬送室2704および各チャンバー内の圧力を高め、一定時間経過後に再び搬送室2704および各チャンバーを排気する処理を行うと好ましい。加熱したガスの導入により搬送室2704および各チャンバー内の吸着物を脱離させることができ、搬送室2704および各チャンバー内に存在する不純物を低減することができる。なお、この処理は2回以上30回以下、好ましくは5回以上15回以下の範囲で繰り返し行うと効果的である。具体的には、温度が40℃以上400℃以下、好ましくは50℃以上200℃以下である不活性ガスまたは酸素などを導入することで搬送室2704および各チャンバー内の圧力を0.1Pa以上10kPa以下、好ましくは1Pa以上1kPa以下、さらに好ましくは5Pa以上100Pa以下とし、圧力を保つ期間を1分以上300分以下、好ましくは5分以上120分以下とすればよい。その後、搬送室2704および各チャンバーを5分以上300分以下、好ましくは10分以上120分以下の期間排気する。
 次に、チャンバー2706bおよびチャンバー2706cについて図26に示す断面模式図を用いて説明する。
 チャンバー2706bおよびチャンバー2706cは、例えば、被処理物にマイクロ波処理を行うことが可能なチャンバーである。なお、チャンバー2706bと、チャンバー2706cと、はマイクロ波処理を行う際の雰囲気が異なるのみである。そのほかの構成については共通するため、以下ではまとめて説明を行う。
 チャンバー2706bおよびチャンバー2706cは、スロットアンテナ板2808と、誘電体板2809と、基板ホルダ2812と、排気口2819と、を有する。また、チャンバー2706bおよびチャンバー2706cの外などには、ガス供給源2801と、バルブ2802と、高周波発生器2803と、導波管2804と、モード変換器2805と、ガス管2806と、導波管2807と、マッチングボックス2815と、高周波電源2816と、真空ポンプ2817と、バルブ2818と、が設けられる。
 高周波発生器2803は、導波管2804を介してモード変換器2805と接続している。モード変換器2805は、導波管2807を介してスロットアンテナ板2808に接続している。スロットアンテナ板2808は、誘電体板2809と接して配置される。また、ガス供給源2801は、バルブ2802を介してモード変換器2805に接続している。そして、モード変換器2805、導波管2807および誘電体板2809を通るガス管2806によって、チャンバー2706bおよびチャンバー2706cにガスが送られる。また、真空ポンプ2817は、バルブ2818および排気口2819を介して、チャンバー2706bおよびチャンバー2706cからガスなどを排気する機能を有する。また、高周波電源2816は、マッチングボックス2815を介して基板ホルダ2812に接続している。
 基板ホルダ2812は、基板2811を保持する機能を有する。例えば、基板2811を静電チャックまたは機械的にチャックする機能を有する。また、高周波電源2816から電力を供給される電極としての機能を有する。また、内部に加熱機構2813を有し、基板2811を加熱する機能を有する。
 真空ポンプ2817としては、例えば、ドライポンプ、メカニカルブースターポンプ、イオンポンプ、チタンサブリメーションポンプ、クライオポンプまたはターボ分子ポンプなどを用いることができる。また、真空ポンプ2817に加えて、クライオトラップを用いてもよい。クライオポンプおよびクライオトラップを用いると、水を効率よく排気できて特に好ましい。
 また、加熱機構2813としては、例えば、抵抗発熱体などを用いて加熱する加熱機構とすればよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、GRTA(Gas Rapid Thermal Annealing)またはLRTA(Lamp Rapid Thermal Annealing)などのRTA(Rapid Thermal Annealing)を用いることができる。GRTAは、高温のガスを用いて加熱処理を行う。ガスとしては、不活性ガスが用いられる。
 また、ガス供給源2801は、マスフローコントローラを介して、精製機と接続されていてもよい。ガスは、露点が−80℃以下、好ましくは−100℃以下であるガスを用いることが好ましい。例えば、酸素ガス、窒素ガス、および希ガス(アルゴンガスなど)を用いればよい。
 誘電体板2809としては、例えば、酸化シリコン(石英)、酸化アルミニウム(アルミナ)または酸化イットリウム(イットリア)などを用いればよい。また、誘電体板2809の表面に、さらに別の保護層が形成されていてもよい。保護層としては、酸化マグネシウム、酸化チタン、酸化クロム、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化シリコン、酸化アルミニウムまたは酸化イットリウムなどを用いればよい。誘電体板2809は、後述する高密度プラズマ2810の特に高密度領域に曝されることになるため、保護層を設けることで損傷を緩和することができる。その結果、処理時のパーティクルの増加などを抑制することができる。
 高周波発生器2803では、例えば、0.3GHz以上3.0GHz以下、0.7GHz以上1.1GHz以下、または2.2GHz以上2.8GHz以下のマイクロ波を発生させる機能を有する。高周波発生器2803で発生させたマイクロ波は、導波管2804を介してモード変換器2805に伝わる。モード変換器2805では、TEモードとして伝わったマイクロ波がTEMモードに変換される。そして、マイクロ波は、導波管2807を介してスロットアンテナ板2808に伝わる。スロットアンテナ板2808は、複数のスロット孔が設けられており、マイクロ波は該スロット孔および誘電体板2809を通過する。そして、誘電体板2809の下方に電界を生じさせ、高密度プラズマ2810を生成することができる。高密度プラズマ2810には、ガス供給源2801から供給されたガス種に応じたイオンおよびラジカルが存在する。例えば、酸素ラジカルなどが存在する。
 このとき、基板2811が高密度プラズマ2810で生成されたイオンおよびラジカルによって、基板2811上の膜などを改質することができる。なお、高周波電源2816を用いて、基板2811側にバイアスを印加すると好ましい場合がある。高周波電源2816には、例えば、13.56MHz、27.12MHzなどの周波数のRF(Radio Frequency)電源を用いればよい。基板側にバイアスを印加することで、高密度プラズマ2810中のイオンを基板2811上の膜などの開口部の奥まで効率よく到達させることができる。
 例えば、チャンバー2706bまたはチャンバー2706cで、ガス供給源2801から酸素を導入することで高密度プラズマ2810を用いた酸素ラジカル処理を行うことができる。
 次に、チャンバー2706aおよびチャンバー2706dについて図27に示す断面模式図を用いて説明する。
 チャンバー2706aおよびチャンバー2706dは、例えば、被処理物に電磁波の照射を行うことが可能なチャンバーである。なお、チャンバー2706aと、チャンバー2706dと、は電磁波の種類が異なるのみである。そのほかの構成については共通する部分が多いため、以下ではまとめて説明を行う。
 チャンバー2706aおよびチャンバー2706dは、一または複数のランプ2820と、基板ホルダ2825と、ガス導入口2823と、排気口2830と、を有する。また、チャンバー2706aおよびチャンバー2706dの外などには、ガス供給源2821と、バルブ2822と、真空ポンプ2828と、バルブ2829と、が設けられる。
 ガス供給源2821は、バルブ2822を介してガス導入口2823に接続している。真空ポンプ2828は、バルブ2829を介して排気口2830に接続している。ランプ2820は、基板ホルダ2825と向かい合って配置されている。基板ホルダ2825は、基板2824を保持する機能を有する。また、基板ホルダ2825は、内部に加熱機構2826を有し、基板2824を加熱する機能を有する。
 ランプ2820としては、例えば、可視光または紫外光などの電磁波を放射する機能を有する光源を用いればよい。例えば、波長10nm以上2500nm以下、500nm以上2000nm以下、または40nm以上340nm以下にピークを有する電磁波を放射する機能を有する光源を用いればよい。
 例えば、ランプ2820としては、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプまたは高圧水銀ランプなどの光源を用いればよい。
 例えば、ランプ2820から放射される電磁波は、その一部または全部が基板2824に吸収されることで基板2824上の膜などを改質することができる。例えば、欠陥の生成もしくは低減、または不純物の除去などができる。なお、基板2824を加熱しながら行うと、効率よく、欠陥の生成もしくは低減、または不純物の除去などができる。
 または、例えば、ランプ2820から放射される電磁波によって、基板ホルダ2825を発熱させ、基板2824を加熱してもよい。その場合、基板ホルダ2825の内部に加熱機構2826を有さなくてもよい。
 真空ポンプ2828は、真空ポンプ2817についての記載を参照する。また、加熱機構2826は、加熱機構2813についての記載を参照する。また、ガス供給源2821は、ガス供給源2801についての記載を参照する。
 本実施の形態に用いることができるマイクロ波処理装置は、上記に限らない。図28に示すマイクロ波処理装置2900を用いることができる。マイクロ波処理装置2900は、石英管2901、排気口2819、ガス供給源2801、バルブ2802、高周波発生器2803、導波管2804、ガス管2806、真空ポンプ2817、およびバルブ2818を有する。また、マイクロ波処理装置2900は、石英管2901内に、複数の基板2811(2811_1乃至2811_n、nは2以上の整数)を保持する基板ホルダ2902を有する。また、マイクロ波処理装置2900は、石英管2901の外側に、加熱手段2903を有していてもよい。
 高周波発生器2803で発生させたマイクロ波は、導波管2804を介して、石英管2901内に設けられた基板に照射される。真空ポンプ2817は、バルブ2818を介して排気口2819と接続されており、石英管2901内部の圧力を調整することができる。また、ガス供給源2801は、バルブ2802を介して、ガス管2806に接続されており、石英管2901内に所望のガスを導入することができる。また、加熱手段2903により、石英管2901内の基板2811を、所望の温度に加熱することができる。または、加熱手段2903により、ガス供給源2801から供給されるガスを加熱してもよい。マイクロ波処理装置2900により、基板2811に対して、加熱処理と、マイクロ波処理を同時に行うことができる。また、基板2811を加熱した後に、マイクロ波処理を行うことができる。また、基板2811に対してマイクロ波処理を行った後に、加熱処理を行うことができる。
 基板2811_1乃至基板2811_nは、全て半導体装置、または記憶装置を形成する処理基板でもよいし、一部の基板をダミー基板としてもよい。例えば、基板2811_1、および基板2811_nをダミー基板とし、基板2811_2乃至基板2811_n−1を処理基板としてもよい。また、基板2811_1、基板2811_2、基板2811_n−1、および基板2811_nをダミー基板とし、基板2811_3乃至基板2811_n−2を処理基板としてもよい。ダミー基板を用いることで、マイクロ波処理、または加熱処理の際、複数の処理基板が均一に処理され、処理基板間のばらつきを低減できるため好ましい。例えば、高周波発生器2803、および導波管2804に最も近い処理基板上にダミー基板を配置することで、該処理基板が直接マイクロ波に曝されることを抑制できるため、好ましい。
 以上の製造装置を用いることで、被処理物への不純物の混入を抑制しつつ、膜の改質などが可能となる。
<半導体装置の変形例>
 以下では、図10A乃至図12Dを用いて、本発明の一態様である半導体装置の一例について説明する。
 各図Aは半導体装置の上面図を示す。また、各図Bは、各図Aに示すA1−A2の一点鎖線で示す部位に対応する断面図である。また、各図Cは、各図AにA3−A4の一点鎖線で示す部位に対応する断面図である。また、各図Dは、各図AにA5−A6の一点鎖線で示す部位に対応する断面図である。各図Aの上面図では、図の明瞭化のために一部の要素を省いている。
 なお、各図A乃至Dに示す半導体装置において、<半導体装置の構成例>に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目においても、半導体装置の構成材料については<半導体装置の構成例>で詳細に説明した材料を用いることができる。
<半導体装置の変形例1>
 図10A乃至図10Dに示す半導体装置は、図7A乃至図7Dに示した半導体装置の変形例である。図10A乃至図10Dに示す半導体装置は、図7A乃至図7Dに示した半導体装置とは、絶縁体282が設けられていないことが異なる。従って、図10A乃至図10Dに示す半導体装置では、絶縁体283が、導電体260の上面、絶縁体280の上面、絶縁体254の最上部、絶縁体250の最上部、および絶縁体252の最上部に接する。
 例えば、図18または図19に示すマイクロ波処理などによって、酸化物230に十分な酸素を供給することができる場合、絶縁体282を設けて絶縁体280に酸素を添加しなくても、領域230bcを実質的にi型にすることができる。このような場合、図10A乃至図10Dに示すように、絶縁体282を設けない構成にすることで、半導体装置の作製工程を簡略化し、生産性の向上を図ることができる。
<半導体装置の変形例2>
 図11A乃至図11Dに示す半導体装置は、図7A乃至図7Dに示した半導体装置の変形例である。図11A乃至図11Dに示す半導体装置は、図7A乃至図7Dに示した半導体装置とは、酸化物243(酸化物243a、酸化物243b)が設けられていることが異なる。酸化物243aは、酸化物230bと導電体242aの間に設けられ、酸化物243bは、酸化物230bと導電体242bの間に設けられる。ここで、酸化物243aは、酸化物230bの上面、および導電体242aの下面に接することが好ましい。また、酸化物243bは、酸化物230bの上面、および導電体242bの下面に接することが好ましい。
 酸化物243は、酸素の透過を抑制する機能を有することが好ましい。ソース電極またはドレイン電極として機能する導電体242と酸化物230bとの間に酸素の透過を抑制する機能を有する酸化物243を配置することで、導電体242と、酸化物230bとの間の電気抵抗が低減されるので好ましい。このような構成とすることで、トランジスタ200の電気特性を向上させることができる場合がある。また、トランジスタ200の電界効果移動度を向上させることができる場合がある。また、トランジスタ200の信頼性を向上させることができる場合がある。
 また、酸化物243として、元素Mを有する金属酸化物を用いてもよい。特に、元素Mは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物243は、酸化物230bよりも元素Mの濃度が高いことが好ましい。また、酸化物243として、酸化ガリウムを用いてもよい。また、酸化物243として、In−M−Zn酸化物等の金属酸化物を用いてもよい。具体的には、酸化物243に用いる金属酸化物において、Inに対する元素Mの原子数比が、酸化物230bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物243の膜厚は、0.5nm以上5nm以下が好ましく、より好ましくは1nm以上3nm以下、さらに好ましくは1nm以上2nm以下である。また、酸化物243は、結晶性を有すると好ましい。酸化物243が結晶性を有する場合、酸化物230中の酸素の放出を好適に抑制することが出来る。例えば、酸化物243としては、六方晶などの結晶構造であれば、酸化物230中の酸素の放出を抑制できる場合がある。
<半導体装置の変形例3>
 図12A乃至図12Dに示す半導体装置は、図7A乃至図7Dに示した半導体装置の変形例である。図12A乃至図12Dに示す半導体装置は、図7A乃至図7Dに示した半導体装置とは、絶縁体283が、絶縁体212の上面の一部と接する構造となっているところが異なる。従って、トランジスタ200は、絶縁体283、および絶縁体212で封止された領域内に配置される。上記構成にすることで、上記封止された領域外に含まれる水素が、上記封止された領域内に混入することを抑制することができる。また、図12A乃至図12Dに示すトランジスタ200では、絶縁体212、および絶縁体283を、単層として設ける構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体212、および絶縁体283のそれぞれを2層以上の積層構造として設ける構成にしてもよい。
<半導体装置の応用例>
 以下では、図29を用いて、本発明の一態様である半導体装置の一例について説明する。
 図29Aは半導体装置500の上面図を示す。図29Aに示すx軸は、トランジスタ200のチャネル長方向に平行にとっており、y軸はx軸に垂直にとっている。また、図29Bは、図29Aに示すA1−A2の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル長方向の断面図でもある。図29Cは、図29Aに示すA3−A4の一点鎖線で示す部位に対応する断面図であり、開口領域400およびその近傍の断面図でもある。なお、図29Aの上面図では、図の明瞭化のために一部の要素を省いている。
 なお、図29A乃至図29Cに示す半導体装置において、<半導体装置の構成例>に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目においても、半導体装置の構成材料については<半導体装置の構成例>で詳細に説明した材料を用いることができる。
 図29A乃至図29Cに示す半導体装置500は、図7A乃至図7Dに示した半導体装置の変形例である。図29A乃至図29Cに示す半導体装置500は、絶縁体282および絶縁体280に開口領域400が形成されている点が、図7A乃至図7Dに示す半導体装置と異なる。また、複数のトランジスタ200を取り囲むように封止部265が形成されている点が、図7A乃至図7Dに示す半導体装置と異なる。
 半導体装置500は、マトリクス状に配列された、複数のトランジスタ200、および複数の開口領域400を有している。また、トランジスタ200のゲート電極として機能する、複数の導電体260が、y軸方向に延伸して設けられている。開口領域400は、酸化物230、および導電体260と重畳しない領域に形成されている。また、複数のトランジスタ200、複数の導電体260、および複数の開口領域400を取り囲むように封止部265が形成されている。なお、トランジスタ200、導電体260、および開口領域400の個数、配置、および大きさは、図29に示す構造に限られることなく、半導体装置500の設計に合わせて適宜設定すればよい。
 図29Bおよび図29Cに示すように、封止部265は、複数のトランジスタ200、絶縁体216、絶縁体222、絶縁体275、絶縁体280、および絶縁体282を取り囲むように設けられている。言い換えると、絶縁体283は、絶縁体216、絶縁体222、絶縁体275、絶縁体280、および絶縁体282を覆うように設けられている。また、封止部265では、絶縁体283が絶縁体214の上面に接している。また、封止部265では、絶縁体283と絶縁体285の間に絶縁体274が設けられている。絶縁体274の上面は、絶縁体283の最上面と高さが概略一致している。また、絶縁体274としては、絶縁体280と同様の絶縁体を用いることができる。
 このような構造にすることで、複数のトランジスタ200を、絶縁体283と絶縁体214および絶縁体212で包み込むことができる。ここで、絶縁体283、絶縁体214、および絶縁体212の一または複数は、水素に対するバリア絶縁膜として機能することが好ましい。これにより、封止部265の領域外に含まれる水素が、封止部265の領域内に混入することを抑制することができる。
 図29Cに示すように、開口領域400において、絶縁体282は開口部を有する。また、開口領域400において、絶縁体280は、絶縁体282の開口部に重なって、溝部を有していてもよい。絶縁体280の溝部の深さは、深くとも絶縁体275の上面が露出するまでにすればよく、例えば、絶縁体280の最大膜厚の1/4以上1/2以下程度にすればよい。
 また、図29Cに示すように、絶縁体283は、開口領域400の内側で、絶縁体282の側面、絶縁体280の側面、および絶縁体280の上面に接する。また、開口領域400内で、絶縁体283に形成された凹部を埋め込むように、絶縁体274の一部が形成される場合がある。このとき、開口領域400内に形成された絶縁体274の上面と、絶縁体283の最上面の高さが、概略一致する場合がある。
 このような開口領域400が形成され、絶縁体282の開口部から絶縁体280が露出した状態で、加熱処理を行うことにより、酸化物230に酸素を供給しながら、絶縁体280に含まれる酸素の一部を開口領域400から外方拡散させることができる。これにより、加熱により脱離する酸素を含む絶縁体280から、酸化物半導体層中の、チャネル形成領域として機能する領域、およびその近傍に、十分な酸素を供給し、かつ過剰な量の酸素が供給されないようにすることができる。
 このとき、絶縁体280に含まれる水素を、酸素と結合させて、開口領域400を介して外部に放出することができる。酸素と結合した水素は、水として放出される。よって、絶縁体280に含まれる水素を低減し、絶縁体280中に含まれる水素が酸化物230に混入するのを低減することができる。
 また、図29Aにおいて、開口領域400の上面視における形状は、略長方形状にしているが、本発明はこれに限られるものではない。例えば、開口領域400の上面視における形状は、長方形、楕円形、円形、菱形、またはこれらを組み合わせた形状としてもよい。また、開口領域400の面積、および配置間隔は、トランジスタ200を含む半導体装置の設計に合わせて適宜設定することができる。例えば、トランジスタ200の密度が小さい領域では、開口領域400の面積を広げる、または、開口領域400の配置間隔を狭めればよい。また、例えば、トランジスタ200の密度が大きい領域では、開口領域400の面積を狭める、または開口領域400の配置間隔を広げればよい。
 本発明の一態様により、新規のトランジスタを提供することができる。または、本発明の一態様により、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。または、本発明の一態様により、電界効果移動度が大きい半導体装置を提供することができる。または、本発明の一態様により、周波数特性が良好な半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、低消費電力の半導体装置を提供することができる。
 以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
(実施の形態4)
 本実施の形態では、半導体装置の一形態を、図30乃至図34を用いて説明する。
[記憶装置1]
 本発明の一態様に係る半導体装置(記憶装置)の一例を図30に示す。本発明の一態様の半導体装置は、トランジスタ200はトランジスタ300の上方に設けられ、容量素子100はトランジスタ300、およびトランジスタ200の上方に設けられている。なお、トランジスタ200として、先の実施の形態で説明したトランジスタ200を用いることができる。
 トランジスタ200は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ200は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
 図30に示す半導体装置において、配線1001はトランジスタ300のソースと電気的に接続され、配線1002はトランジスタ300のドレインと電気的に接続されている。また、配線1003はトランジスタ200のソースおよびドレインの一方と電気的に接続され、配線1004はトランジスタ200の第1のゲートと電気的に接続され、配線1006はトランジスタ200の第2のゲートと電気的に接続されている。そして、トランジスタ300のゲート、およびトランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電気的に接続され、配線1005は容量素子100の電極の他方と電気的に接続されている。
 また、図30に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
<トランジスタ300>
 トランジスタ300は、基板311上に設けられ、ゲートとして機能する導電体316、ゲート絶縁体として機能する絶縁体315、基板311の一部からなる半導体領域313、およびソース領域またはドレイン領域として機能する低抵抗領域314a、および低抵抗領域314bを有する。トランジスタ300は、pチャネル型、あるいはnチャネル型のいずれでもよい。
 ここで、図30に示すトランジスタ300はチャネルが形成される半導体領域313(基板311の一部)が凸形状を有する。また、半導体領域313の側面および上面を、絶縁体315を介して、導電体316が覆うように設けられている。なお、導電体316は仕事関数を調整する材料を用いてもよい。このようなトランジスタ300は半導体基板の凸部を利用していることからFIN型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、SOI基板を加工して凸形状を有する半導体膜を形成してもよい。
 なお、図30に示すトランジスタ300は一例であり、その構造に限定されず、回路構成または駆動方法に応じて適切なトランジスタを用いればよい。
<容量素子100>
 容量素子100は、トランジスタ200の上方に設けられる。容量素子100は、第1の電極として機能する導電体110と、第2の電極として機能する導電体120と、誘電体として機能する絶縁体130とを有する。ここで、絶縁体130は、上記実施の形態に示す絶縁体283として用いることができる絶縁体を用いることが好ましい。
 また、例えば、導電体240上に設けた導電体112と、導電体110は、同時に形成することができる。なお、導電体112は、容量素子100、トランジスタ200、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。
 図30では、導電体112、および導電体110は単層構造を示したが、当該構成に限定されず、2層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
 また、絶縁体130は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
 例えば、絶縁体130には、酸化窒化シリコンなどの絶縁耐力が大きい材料と、高誘電率(high−k)材料との積層構造を用いることが好ましい。当該構成により、容量素子100は、高誘電率(high−k)の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子100の静電破壊を抑制することができる。
 なお、高誘電率(high−k)材料(高い比誘電率の材料)の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
 一方、絶縁耐力が大きい材料(低い比誘電率の材料)としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
<配線層>
 各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
 例えば、トランジスタ300上には、層間膜として、絶縁体320、絶縁体322、絶縁体324、および絶縁体326が順に積層して設けられている。また、絶縁体320、絶縁体322、絶縁体324、および絶縁体326には容量素子100、またはトランジスタ200と電気的に接続する導電体328、および導電体330等が埋め込まれている。なお、導電体328、および導電体330はプラグ、または配線として機能する。
 また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨(CMP)法等を用いた平坦化処理により平坦化されていてもよい。
 絶縁体326、および導電体330上に、配線層を設けてもよい。例えば、図30において、絶縁体350、絶縁体352、及び絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、及び絶縁体354には、導電体356が形成されている。導電体356は、プラグ、または配線として機能する。
 同様に、絶縁体210、絶縁体212、絶縁体214、および絶縁体216には、導電体218、及びトランジスタ200を構成する導電体(導電体205)等が埋め込まれている。なお、導電体218は、容量素子100、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。さらに、導電体120、および絶縁体130上には、絶縁体150が設けられている。
 ここで、上記実施の形態に示す絶縁体241と同様に、プラグとして機能する導電体218の側面に接して絶縁体217が設けられる。絶縁体217は、絶縁体210、絶縁体212、絶縁体214、および絶縁体216に形成された開口の内壁に接して設けられている。つまり、絶縁体217は、導電体218と、絶縁体210、絶縁体212、絶縁体214、および絶縁体216と、の間に設けられている。なお、導電体205は導電体218と並行して形成することができるので、導電体205の側面に接して絶縁体217が形成される場合もある。
 絶縁体217としては、例えば、窒化シリコン、酸化アルミニウム、または窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体217は、絶縁体210、絶縁体212、絶縁体214、および絶縁体222に接して設けられるので、絶縁体210または絶縁体216などから水または水素などの不純物が、導電体218を通じて酸化物230に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体210または絶縁体216に含まれる酸素が導電体218に吸収されるのを防ぐことができる。
 絶縁体217は、絶縁体241と同様の方法で形成することができる。例えば、PEALD法を用いて、窒化シリコンを成膜し、異方性エッチングを用いて導電体356に達する開口を形成すればよい。
 層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
 例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
 例えば、絶縁体150、絶縁体210、絶縁体352、および絶縁体354等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネートまたはアクリルなどがある。
 また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体214、絶縁体212および絶縁体350等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
 水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
 配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
 例えば、導電体328、導電体330、導電体356、導電体218、および導電体112等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステン、モリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウム、銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
<酸化物半導体が設けられた層の配線、またはプラグ>
 なお、トランジスタ200に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体を設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
 例えば、図30では、過剰酸素を有する絶縁体224および絶縁体280と、導電体240との間に、絶縁体241を設けるとよい。絶縁体241と、絶縁体222、絶縁体282、および絶縁体283とが接して設けられることで、絶縁体224、およびトランジスタ200は、バリア性を有する絶縁体により、封止する構造とすることができる。
 つまり、絶縁体241を設けることで、絶縁体224および絶縁体280が有する過剰酸素が、導電体240に吸収されることを抑制することができる。また、絶縁体241を有することで、不純物である水素が、導電体240を介して、トランジスタ200へ拡散することを抑制することができる。
 なお、絶縁体241としては、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、窒化シリコン、窒化酸化シリコン、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。特に、窒化シリコンは水素に対するブロッキング性が高いため好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物などを用いることができる。
 また、上記実施の形態で示したように、トランジスタ200は、絶縁体212、絶縁体214、絶縁体282、および絶縁体283で封止される構成にしてもよい。このような構成とすることで、絶縁体274、絶縁体150などに含まれる水素が絶縁体280などに混入するのを低減することができる。
 ここで絶縁体283、および絶縁体282には導電体240が、絶縁体214、および絶縁体212には導電体218が貫通しているが、上記の通り、絶縁体241が導電体240に接して設けられ、絶縁体217が導電体218に接して設けられている。これにより、導電体240および導電体218を介して、絶縁体212、絶縁体214、絶縁体282、および絶縁体283の内側に混入する水素を低減することができる。このようにして、絶縁体212、絶縁体214、絶縁体282、絶縁体283、絶縁体241、および絶縁体217でトランジスタ200を封止し、絶縁体274等に含まれる水素などの不純物が外側から混入するのを低減することができる。
<ダイシングライン>
 以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン(スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある)について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝(ダイシングライン)を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断(分割)する場合がある。
 ここで、例えば、図30に示すように、絶縁体283と、絶縁体214とが接する領域がダイシングラインと重なるように設計することが好ましい。つまり、複数のトランジスタ200を有するメモリセルの外縁に設けられるダイシングラインとなる領域近傍において、絶縁体282、絶縁体280、絶縁体275、絶縁体224、絶縁体222、および絶縁体216に開口を設ける。
 つまり、絶縁体282、絶縁体280、絶縁体275、絶縁体224、絶縁体222、および絶縁体216に設けた開口において、絶縁体214と、絶縁体283とが接する。
 また、例えば、絶縁体282、絶縁体280、絶縁体275、絶縁体224、絶縁体222、絶縁体216、および絶縁体214に開口を設けてもよい。このような構成とすることで、絶縁体282、絶縁体280、絶縁体275、絶縁体224、絶縁体222、絶縁体216、および絶縁体214に設けた開口において、絶縁体212と、絶縁体283とが接する。このとき、絶縁体212と、絶縁体283とを同材料及び同方法を用いて形成してもよい。絶縁体212、および絶縁体283を、同材料、および同方法で設けることで、密着性を高めることができる。例えば、窒化シリコンを用いることが好ましい。
 当該構造により、絶縁体212、絶縁体214、絶縁体282、および絶縁体283で、トランジスタ200を包み込むことができる。絶縁体212、絶縁体214、絶縁体282、および絶縁体283の少なくとも一は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ200に拡散することを防ぐことができる。
 また、当該構造により、絶縁体280、および絶縁体224の過剰酸素が外部に拡散することを防ぐことができる。従って、絶縁体280、および絶縁体224の過剰酸素は、効率的にトランジスタ200におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ200におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ200におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ200の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
 なお、図30に示す記憶装置では、容量素子100の形状をプレーナ型としたが、本実施の形態に示す記憶装置はこれに限られるものではない。たとえば、図31に示すように、容量素子100の形状をシリンダ型にしてもよい。なお、図31に示す記憶装置は、絶縁体150より下の構成は、図30に示す半導体装置と同様である。
 図31に示す容量素子100は、絶縁体130上の絶縁体150と、絶縁体150上の絶縁体142と、絶縁体150および絶縁体142に形成された開口の中に配置された導電体115と、導電体115および絶縁体142上の絶縁体145と、絶縁体145上の導電体125と、導電体125および絶縁体145上の絶縁体152と、を有する。ここで、絶縁体150および絶縁体142に形成された開口の中に導電体115、絶縁体145、および導電体125の少なくとも一部が配置される。
 導電体115は容量素子100の下部電極として機能し、導電体125は容量素子100の上部電極として機能し、絶縁体145は、容量素子100の誘電体として機能する。容量素子100は、絶縁体150および絶縁体142の開口において、底面だけでなく、側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位面積当たりの静電容量を大きくすることができる。よって、当該開口の深さを深くするほど、容量素子100の静電容量を大きくすることができる。このように容量素子100の単位面積当たりの静電容量を大きくすることにより、半導体装置の微細化または高集積化を推し進めることができる。
 絶縁体152は、絶縁体280に用いることができる絶縁体を用いればよい。また、絶縁体142は、絶縁体150の開口を形成するときのエッチングストッパとして機能することが好ましく、絶縁体214に用いることができる絶縁体を用いればよい。
 絶縁体150および絶縁体142に形成された開口を上面から見た形状は、四角形としてもよいし、四角形以外の多角形状としてもよいし、多角形状において角部を湾曲させた形状としてもよいし、楕円を含む円形状としてもよい。ここで、上面視において、当該開口とトランジスタ200の重なる面積が多い方が好ましい。このような構成にすることにより、容量素子100とトランジスタ200を有する半導体装置の占有面積を低減することができる。
 導電体115は、絶縁体142、および絶縁体150に形成された開口に接して配置される。導電体115の上面は、絶縁体142の上面と概略一致することが好ましい。また、導電体115の下面は、絶縁体130の開口を介して導電体110に接する。導電体115は、ALD法またはCVD法などを用いて成膜することが好ましく、例えば、導電体205に用いることができる導電体を用いればよい。
 絶縁体145は、導電体115および絶縁体142を覆うように配置される。例えば、ALD法またはCVD法などを用いて絶縁体145を成膜することが好ましい。絶縁体145は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ジルコニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。例えば、絶縁体145として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。
 また、絶縁体145には、酸化窒化シリコンなどの絶縁耐力が大きい材料、または高誘電率(high−k)材料を用いることが好ましい。または、絶縁耐力が大きい材料と高誘電率(high−k)材料の積層構造を用いてもよい。
 なお、高誘電率(high−k)材料(高い比誘電率の材料)の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する窒化物などがある。このようなhigh−k材料を用いることで、絶縁体145を厚くしても容量素子100の静電容量を十分確保することができる。絶縁体145を厚くすることにより、導電体115と導電体125の間に生じるリーク電流を抑制することができる。
 一方、絶縁耐力が大きい材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などがある。例えば、PEALD法を用いて成膜した窒化シリコン(SiN)、PEALD法を用いて成膜した酸化シリコン(SiO)、PEALD法を用いて成膜した窒化シリコン(SiN)の順番で積層された絶縁膜を用いることができる。または、酸化ジルコニウム、ALD法を用いて成膜した酸化シリコン、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。このような、絶縁耐力が大きい絶縁体を用いることで、絶縁耐力が向上し、容量素子100の静電破壊を抑制することができる。
 導電体125は、絶縁体142および絶縁体150に形成された開口を埋めるように配置される。また、導電体125は、導電体140、および導電体153を介して配線1005と電気的に接続している。導電体125は、ALD法またはCVD法などを用いて成膜することが好ましく、例えば、導電体205に用いることができる導電体を用いればよい。
 また、導電体153は、絶縁体154上に設けられており、絶縁体156に覆われている。導電体153は、導電体112に用いることができる導電体を用いればよく、絶縁体156は、絶縁体152に用いることができる絶縁体を用いればよい。ここで、導電体153は導電体140の上面に接しており、容量素子100、トランジスタ200、またはトランジスタ300の端子として機能する。
[記憶装置2]
 本発明の一態様に係る半導体装置(記憶装置)の一例を図32に示す。
<メモリデバイスの構成例>
 図32は、メモリデバイス290を有する半導体装置の断面図である。図32に示すメモリデバイス290は、図7A乃至図7Dに示すトランジスタ200に加えて、容量デバイス292を有する。図32は、トランジスタ200のチャネル長方向の断面図に相当する。
 容量デバイス292は、導電体242bと、導電体242b上に設けられた絶縁体271bと、絶縁体271bの上面、絶縁体271bの側面、導電体242bの側面に接して設けられた絶縁体275と、絶縁体275上の導電体294と、を有する。すなわち、容量デバイス292は、MIM(Metal−Insulator−Metal)容量を構成している。なお、容量デバイス292が有する一対の電極の一方、すなわち導電体242bは、トランジスタのソース電極を兼ねることができる。また、容量デバイス292が有する誘電体層は、トランジスタに設けられる保護層、すなわち絶縁体271、および絶縁体275を兼ねることができる。したがって、容量デバイス292の作製工程において、トランジスタの作製工程の一部を兼用することができるため、生産性の高い半導体装置とすることができる。また、容量デバイス292が有する一対の電極の一方、すなわち導電体242bは、トランジスタのソース電極と兼ねているため、トランジスタと、容量デバイスとが配置される面積を低減させることが可能となる。
 なお、導電体294としては、例えば、導電体242に用いることのできる材料を用いればよい。
<メモリデバイスの変形例>
 以下では、図33A、図33B、および図34を用いて、先の<メモリデバイスの構成例>で示したものとは異なる、本発明の一態様に係るトランジスタ200、および容量デバイス292を有する半導体装置の一例について説明する。なお図33A、図33B、および図34に示す半導体装置において、先の実施の形態および<メモリデバイスの構成例>に示した半導体装置(図32参照。)を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ200、および容量デバイス292の構成材料については、先の実施の形態および<メモリデバイスの構成例>で詳細に説明した材料を用いることができる。また、図33A、図33B、および図34などでは、メモリデバイスとして、図32に示すメモリデバイスを用いているが、これに限られるものではない。
<<メモリデバイスの変形例1>>
 以下では、本発明の一態様に係るトランジスタ200a、トランジスタ200b、容量デバイス292a、および容量デバイス292bを有する半導体装置600の一例について図33Aを用いて説明する。
 図33Aは、トランジスタ200a、トランジスタ200b、容量デバイス292a、および容量デバイス292bを有する半導体装置600のチャネル長方向の断面図である。ここで、容量デバイス292aは、導電体242aと、導電体242a上の絶縁体271aと、絶縁体271a上面、絶縁体271aの側面、および導電体242aの側面と接する絶縁体275と、絶縁体275上の導電体294aと、を有する。また、容量デバイス292bは、導電体242bと、導電体242b上の絶縁体271bと、絶縁体271bの上面、絶縁体271bの側面、および導電体242bの側面に接する絶縁体275と、絶縁体275上の導電体294bと、を有する。
 半導体装置600は、図33Aに示すように、A3−A4の一点鎖線を対称軸とした線対称の構成となっている。トランジスタ200aのソース電極またはドレイン電極の一方と、トランジスタ200bのソース電極またはドレイン電極の一方は、導電体242cが兼ねる構成となっている。なお、導電体242c上には絶縁体271cが設けられる。また、配線として機能する導電体246と、トランジスタ200a、およびトランジスタ200bとの接続もプラグとして機能する導電体240が、兼ねる構成となっている。このように、2つのトランジスタと、2つの容量デバイスと、配線とプラグとの接続を上述の構成とすることで、微細化または高集積化が可能な半導体装置を提供することができる。
 トランジスタ200a、トランジスタ200b、容量デバイス292a、および容量デバイス292bのそれぞれの構成および効果については、図33Aに示す半導体装置の構成例を参酌することができる。
<<メモリデバイスの変形例2>>
 上記においては、半導体装置の構成例としてトランジスタ200a、トランジスタ200b、容量デバイス292aおよび容量デバイス292bを挙げたが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図33Bに示すように半導体装置600と、半導体装置600と同様の構成を有する半導体装置が容量部を介して接続されている構成としてもよい。本明細書では、トランジスタ200a、トランジスタ200b、容量デバイス292a、および容量デバイス292bを有する半導体装置をセルと称する。トランジスタ200a、トランジスタ200b、容量デバイス292aおよび容量デバイス292bの構成については、上述のトランジスタ200a、トランジスタ200b、容量デバイス292aおよび容量デバイス292bに係る記載を参酌することができる。
 図33Bは、トランジスタ200a、トランジスタ200b、容量デバイス292a、および容量デバイス292bを有する半導体装置600と、半導体装置600と同様の構成を有するセルが容量部を介して接続されている断面図である。
 図33Bに示すように、半導体装置600が有する容量デバイス292bの一方の電極として機能する導電体294bは、半導体装置600と同様の構成を有する半導体装置601が有する容量デバイスの一方の電極を兼ねる構成となっている。また、図示しないが、半導体装置600が有する容量デバイス292aの一方の電極として機能する導電体294aが、半導体装置600の左側、つまり図33Bにおいて、A1方向に隣接する半導体装置の容量デバイスの一方の電極を兼ねている。また、半導体装置601の右側、つまり、図33Bにおいて、A2方向のセルについても同様の構成となっている。つまりセルアレイ(メモリデバイス層ともいう。)を構成することができる。この様なセルアレイの構成とすることで、隣り合うセルの間隔を小さくすることができるので、セルアレイの投影面積を小さくすることができ、高集積化が可能となる。また、図33Bに示すセルアレイの構成を、マトリクス状に配置することで、マトリクス状のセルアレイを構成することができる。
 上述のように、本実施の形態に示す構成で、トランジスタ200a、トランジスタ200b、容量デバイス292aおよび容量デバイス292bを形成することにより、セルの面積を低減し、セルアレイを有する半導体装置の微細化または高集積化を図ることができる。
 また、上記セルアレイを平面のみでなく積層する構成としてもよい。図34にセルアレイ610をn層積層する構成の断面図を示す。図34に示すように、複数のセルアレイ(セルアレイ610_1乃至セルアレイ610_n)を積層することにより、セルアレイの占有面積を増やすことなく、セルを集積して配置することができる。つまり、3Dセルアレイを構成することができる。
 以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
(実施の形態5)
 本実施の形態では、図35A、図35Bおよび図36A乃至図36Hを用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ(以下、OSトランジスタと呼ぶ場合がある。)、および容量素子が適用されている記憶装置(以下、OSメモリ装置と呼ぶ場合がある。)について説明する。OSメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するOSトランジスタを有する記憶装置である。OSトランジスタのオフ電流は極めて小さいので、OSメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
<記憶装置の構成例>
 図35AにOSメモリ装置の構成の一例を示す。記憶装置1400は、周辺回路1411、およびメモリセルアレイ1470を有する。周辺回路1411は、行回路1420、列回路1430、出力回路1440、およびコントロールロジック回路1460を有する。
 列回路1430は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ1470が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路1440を介して、データ信号RDATAとして記憶装置1400の外部に出力される。また、行回路1420は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
 記憶装置1400には、外部から電源電圧として低電源電圧(VSS)、周辺回路1411用の高電源電圧(VDD)、メモリセルアレイ1470用の高電源電圧(VIL)が供給される。また、記憶装置1400には、制御信号(CE、WE、RE)、アドレス信号ADDR、データ信号WDATAが外部から入力される。アドレス信号ADDRは、行デコーダおよび列デコーダに入力され、データ信号WDATAは書き込み回路に入力される。
 コントロールロジック回路1460は、外部から入力される制御信号(CE、WE、RE)を処理して、行デコーダ、列デコーダの制御信号を生成する。制御信号CEは、チップイネーブル信号であり、制御信号WEは、書き込みイネーブル信号であり、制御信号REは、読み出しイネーブル信号である。コントロールロジック回路1460が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
 メモリセルアレイ1470は、行列状に配置された、複数個のメモリセルMCと、複数の配線を有する。なお、メモリセルアレイ1470と行回路1420とを接続している配線の数は、メモリセルMCの構成、一列に有するメモリセルMCの数などによって決まる。また、メモリセルアレイ1470と列回路1430とを接続している配線の数は、メモリセルMCの構成、一行に有するメモリセルMCの数などによって決まる。
 なお、図35Aにおいて、周辺回路1411とメモリセルアレイ1470を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図35Bに示すように、周辺回路1411の一部の上に、メモリセルアレイ1470が重なるように設けられてもよい。例えば、メモリセルアレイ1470の下に重なるように、センスアンプを設ける構成にしてもよい。
 図36A乃至図36Hに上述のメモリセルMCに適用できるメモリセルの構成例について説明する。
[DOSRAM]
 図36A乃至図36Cに、DRAMのメモリセルの回路構成例を示す。本明細書等において、1OSトランジスタ1容量素子型のメモリセルを用いたDRAMを、DOSRAM(Dynamic Oxide Semiconductor Random Access Memory)と呼ぶ場合がある。図36Aに示す、メモリセル1471は、トランジスタM1と、容量素子CAと、を有する。なお、トランジスタM1は、ゲート(トップゲートと呼ぶ場合がある。)、及びバックゲートを有する。
 トランジスタM1の第1端子は、容量素子CAの第1端子と接続され、トランジスタM1の第2端子は、配線BILと接続され、トランジスタM1のゲートは、配線WOLと接続され、トランジスタM1のバックゲートは、配線BGLと接続されている。容量素子CAの第2端子は、配線LLと接続されている。
 配線BILは、ビット線として機能し、配線WOLは、ワード線として機能する。配線LLは、容量素子CAの第2端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線LLは、接地電位でも、低レベル電位としてもよい。配線BGLは、トランジスタM1のバックゲートに電位を印加するための配線として機能する。配線BGLに任意の電位を印加することによって、トランジスタM1のしきい値電圧を増減することができる。
 ここで、図36Aに示すメモリセル1471は、図32に示す記憶装置に対応している。つまり、トランジスタM1はトランジスタ200に、容量素子CAは容量デバイス292に対応している。
 また、メモリセルMCは、メモリセル1471に限定されず、回路構成の変更を行うことができる。例えば、メモリセルMCは、図36Bに示すメモリセル1472のように、トランジスタM1のバックゲートが、配線BGLでなく、配線WOLと接続される構成にしてもよい。また、例えば、メモリセルMCは、図36Cに示すメモリセル1473のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタM1で構成されたメモリセルとしてもよい。
 上記実施の形態に示す半導体装置をメモリセル1471等に用いる場合、トランジスタM1としてトランジスタ200を用い、容量素子CAとして容量素子100を用いることができる。トランジスタM1としてOSトランジスタを用いることによって、トランジスタM1のリーク電流を非常に小さくすることができる。つまり、書き込んだデータをトランジスタM1によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。または、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル1471、メモリセル1472、メモリセル1473に対して多値データ、又はアナログデータを保持することができる。
 また、DOSRAMにおいて、上記のように、メモリセルアレイ1470の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
[NOSRAM]
 図36D乃至図36Gに、2トランジスタ1容量素子のゲインセル型のメモリセルの回路構成例を示す。図36Dに示す、メモリセル1474は、トランジスタM2と、トランジスタM3と、容量素子CBと、を有する。なお、トランジスタM2は、トップゲート(単にゲートと呼ぶ場合がある。)、及びバックゲートを有する。本明細書等において、トランジスタM2にOSトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、NOSRAM(Nonvolatile Oxide Semiconductor RAM)と呼ぶ場合がある。
 トランジスタM2の第1端子は、容量素子CBの第1端子と接続され、トランジスタM2の第2端子は、配線WBLと接続され、トランジスタM2のゲートは、配線WOLと接続され、トランジスタM2のバックゲートは、配線BGLと接続されている。容量素子CBの第2端子は、配線CALと接続されている。トランジスタM3の第1端子は、配線RBLと接続され、トランジスタM3の第2端子は、配線SLと接続され、トランジスタM3のゲートは、容量素子CBの第1端子と接続されている。
 配線WBLは、書き込みビット線として機能し、配線RBLは、読み出しビット線として機能し、配線WOLは、ワード線として機能する。配線CALは、容量素子CBの第2端子に所定の電位を印加するための配線として機能する。データの書き込み時、およびデータの読み出し時においては、配線CALには、高レベル電位を印加するのが好ましい。また、データ保持中においては、配線CALには、低レベル電位を印加するのが好ましい。配線BGLは、トランジスタM2のバックゲートに電位を印加するための配線として機能する。配線BGLに任意の電位を印加することによって、トランジスタM2のしきい値電圧を増減することができる。
 ここで、図36Dに示すメモリセル1474は、図30および図31に示す記憶装置に対応している。つまり、トランジスタM2はトランジスタ200に、容量素子CBは容量素子100に、トランジスタM3はトランジスタ300に、配線WBLは配線1003に、配線WOLは配線1004に、配線BGLは配線1006に、配線CALは配線1005に、配線RBLは配線1002に、配線SLは配線1001に対応している。
 また、メモリセルMCは、メモリセル1474に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルMCは、図36Eに示すメモリセル1475のように、トランジスタM2のバックゲートが、配線BGLでなく、配線WOLと接続される構成にしてもよい。また、例えば、メモリセルMCは、図36Fに示すメモリセル1476のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタM2で構成されたメモリセルとしてもよい。また、例えば、メモリセルMCは、図36Gに示すメモリセル1477のように、配線WBLと配線RBLを一本の配線BILとしてまとめた構成であってもよい。
 上記実施の形態に示す半導体装置をメモリセル1474等に用いる場合、トランジスタM2としてトランジスタ200を用い、トランジスタM3としてトランジスタ300を用い、容量素子CBとして容量素子100を用いることができる。トランジスタM2としてOSトランジスタを用いることによって、トランジスタM2のリーク電流を非常に小さくすることができる。これにより、書き込んだデータをトランジスタM2によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。または、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル1474に多値データ、又はアナログデータを保持することができる。メモリセル1475乃至メモリセル1477も同様である。
 なお、トランジスタM3は、チャネル形成領域にシリコンを有するトランジスタ(以下、Siトランジスタと呼ぶ場合がある)であってもよい。Siトランジスタの導電型は、nチャネル型としてもよいし、pチャネル型としてもよい。Siトランジスタは、OSトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタM3として、Siトランジスタを用いてもよい。また、トランジスタM3にSiトランジスタを用いることで、トランジスタM3の上に積層してトランジスタM2を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
 また、トランジスタM3はOSトランジスタであってもよい。トランジスタM2およびトランジスタM3にOSトランジスタを用いた場合、メモリセルアレイ1470をn型トランジスタのみを用いて回路を構成することができる。
 また、図36Hに3トランジスタ1容量素子のゲインセル型のメモリセルの一例を示す。図36Hに示すメモリセル1478は、トランジスタM4乃至トランジスタM6、および容量素子CCを有する。容量素子CCは適宜設けられる。メモリセル1478は、配線BIL、配線RWL、配線WWL、配線BGL、および配線GNDLに電気的に接続されている。配線GNDLは低レベル電位を与える配線である。なお、メモリセル1478を、配線BILに代えて、配線RBL、配線WBLに電気的に接続してもよい。
 トランジスタM4は、バックゲートを有するOSトランジスタであり、バックゲートは配線BGLに電気的に接続されている。なお、トランジスタM4のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタM4はバックゲートを有さなくてもよい。
 なお、トランジスタM5、トランジスタM6はそれぞれ、nチャネル型Siトランジスタまたはpチャネル型Siトランジスタでもよい。或いは、トランジスタM4乃至トランジスタM6がOSトランジスタでもよい。この場合、メモリセルアレイ1470をn型トランジスタのみを用いて回路を構成することができる。
 上記実施の形態に示す半導体装置をメモリセル1478に用いる場合、トランジスタM4としてトランジスタ200を用い、トランジスタM5、トランジスタM6としてトランジスタ300を用い、容量素子CCとして容量素子100を用いることができる。トランジスタM4としてOSトランジスタを用いることによって、トランジスタM4のリーク電流を非常に小さくすることができる。
 なお、本実施の形態に示す、周辺回路1411、メモリセルアレイ1470等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。本発明の一態様の記憶装置は、動作速度が速く、長期間のデータ保持が可能である。
 以上、本実施の形態に示す構成、方法などは、本実施の形態に示す他の構成、方法、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態6)
 本実施の形態では、図37Aおよび図37Bを用いて、本発明の半導体装置が実装されたチップ1200の一例を示す。チップ1200には、複数の回路(システム)が実装されている。このように、複数の回路(システム)を一つのチップに集積する技術を、システムオンチップ(System on Chip:SoC)と呼ぶ場合がある。
 図37Aに示すように、チップ1200は、CPU1211、GPU1212、一または複数のアナログ演算部1213、一または複数のメモリコントローラ1214、一または複数のインターフェース1215、一または複数のネットワーク回路1216等を有する。
 チップ1200には、バンプ(図示しない)が設けられ、図37Bに示すように、パッケージ基板1201の第1の面と接続する。また、パッケージ基板1201の第1の面の裏面には、複数のバンプ1202が設けられており、マザーボード1203と接続する。
 マザーボード1203には、DRAM1221、フラッシュメモリ1222等の記憶装置が設けられていてもよい。例えば、DRAM1221に先の実施の形態に示すDOSRAMを用いることができる。また、例えば、フラッシュメモリ1222に先の実施の形態に示すNOSRAMを用いることができる。
 CPU1211は、複数のCPUコアを有することが好ましい。また、GPU1212は、複数のGPUコアを有することが好ましい。また、CPU1211、およびGPU1212は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、CPU1211、およびGPU1212に共通のメモリが、チップ1200に設けられていてもよい。該メモリには、前述したNOSRAMまたは、DOSRAMを用いることができる。また、GPU1212は、多数のデータの並列計算に適しており、画像処理または積和演算に用いることができる。GPU1212に、本発明の酸化物半導体を用いた画像処理回路または、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
 また、CPU1211、およびGPU1212が同一チップに設けられていることで、CPU1211およびGPU1212間の配線を短くすることができ、CPU1211からGPU1212へのデータ転送、CPU1211、およびGPU1212が有するメモリ間のデータ転送、およびGPU1212での演算後に、GPU1212からCPU1211への演算結果の転送を高速に行うことができる。
 アナログ演算部1213はA/D(アナログ/デジタル)変換回路、およびD/A(デジタル/アナログ)変換回路の一、または両方を有する。また、アナログ演算部1213に上記積和演算回路を設けてもよい。
 メモリコントローラ1214は、DRAM1221のコントローラとして機能する回路、およびフラッシュメモリ1222のインターフェースとして機能する回路を有する。
 インターフェース1215は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、USB(Universal Serial Bus)、HDMI(登録商標)(High−Definition Multimedia Interface)などを用いることができる。
 ネットワーク回路1216は、LAN(Local Area Network)などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
 チップ1200には、上記回路(システム)を同一の製造プロセスで形成することが可能である。そのため、チップ1200に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ1200を低コストで作製することができる。
 GPU1212を有するチップ1200が設けられたパッケージ基板1201、DRAM1221、およびフラッシュメモリ1222が設けられたマザーボード1203は、GPUモジュール1204と呼ぶことができる。
 GPUモジュール1204は、SoC技術を用いたチップ1200を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップPC、携帯型(持ち出し可能な)ゲーム機などの携帯型電子機器に用いることが好適である。また、GPU1212を用いた積和演算回路により、ディープニューラルネットワーク(DNN)、畳み込みニューラルネットワーク(CNN)、再帰型ニューラルネットワーク(RNN)、自己符号化器、深層ボルツマンマシン(DBM)、深層信念ネットワーク(DBN)などの手法を実行することができるため、チップ1200をAIチップ、またはGPUモジュール1204をAIシステムモジュールとして用いることができる。
 以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
(実施の形態7)
 本実施の形態は、上記実施の形態に示す記憶装置などが組み込まれた電子部品および電子機器の一例を示す。
<電子部品>
 まず、記憶装置720が組み込まれた電子部品の例を、図38Aおよび図38Bを用いて説明を行う。
 図38Aに電子部品700および電子部品700が実装された基板(実装基板704)の斜視図を示す。図38Aに示す電子部品700は、モールド711内に記憶装置720を有している。図38Aは、電子部品700の内部を示すために、一部を省略している。電子部品700は、モールド711の外側にランド712を有する。ランド712は電極パッド713と電気的に接続され、電極パッド713は記憶装置720とワイヤ714によって電気的に接続されている。電子部品700は、例えばプリント基板702に実装される。このような電子部品が複数組み合わされて、それぞれがプリント基板702上で電気的に接続されることで実装基板704が完成する。
 記憶装置720は、駆動回路層721と、記憶回路層722と、を有する。
 図38Bに電子部品730の斜視図を示す。電子部品730は、SiP(System in package)またはMCM(Multi Chip Module)の一例である。電子部品730は、パッケージ基板732(プリント基板)上にインターポーザ731が設けられ、インターポーザ731上に半導体装置735、および複数の記憶装置720が設けられている。
 電子部品730では、記憶装置720を広帯域メモリ(HBM:High Bandwidth Memory)として用いる例を示している。また、半導体装置735は、CPU、GPU、FPGAなどの集積回路(半導体装置)を用いることができる。
 パッケージ基板732は、セラミック基板、プラスチック基板、ガラスエポキシ基板などを用いることができる。インターポーザ731は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
 インターポーザ731は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ731は、インターポーザ731上に設けられた集積回路をパッケージ基板732に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ731に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板732を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、TSV(Through Silicon Via)を用いることも出来る。
 インターポーザ731としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
 HBMでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、HBMを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、HBMを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
 また、シリコンインターポーザを用いたSiP、MCMなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する2.5Dパッケージ(2.5次元実装)では、シリコンインターポーザを用いることが好ましい。
 また、電子部品730と重ねてヒートシンク(放熱板)を設けてもよい。ヒートシンクを設ける場合は、インターポーザ731上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品730では、記憶装置720と半導体装置735の高さを揃えることが好ましい。
 電子部品730を他の基板に実装するため、パッケージ基板732の底部に電極733を設けてもよい。図38Bでは、電極733を半田ボールで形成する例を示している。パッケージ基板732の底部に半田ボールをマトリクス状に設けることで、BGA(Ball Grid Array)実装を実現できる。また、電極733を導電性のピンで形成してもよい。パッケージ基板732の底部に導電性のピンをマトリクス状に設けることで、PGA(Pin Grid Array)実装を実現できる。
 電子部品730は、BGAおよびPGAに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、SPGA(Staggered Pin Grid Array)、LGA(Land Grid Array)、QFP(Quad Flat Package)、QFJ(Quad Flat J−leaded package)、またはQFN(Quad Flat Non−leaded package)などの実装方法を用いることができる。
 以上、本実施の形態に示す構成、方法などは、本実施の形態に示す他の構成、方法、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態8)
 本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器(例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ(ビデオカメラも含む)、録画再生装置、ナビゲーションシステムなど)の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード(例えば、SDカード)、USBメモリ、SSD(ソリッド・ステート・ドライブ)等の各種のリムーバブル記憶装置に適用される。図39A乃至図39Eにリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
 図39AはUSBメモリの模式図である。USBメモリ1100は、筐体1101、キャップ1102、USBコネクタ1103および基板1104を有する。基板1104は、筐体1101に収納されている。例えば、基板1104には、メモリチップ1105、コントローラチップ1106が取り付けられている。メモリチップ1105などに先の実施の形態に示す半導体装置を組み込むことができる。
 図39BはSDカードの外観の模式図であり、図39Cは、SDカードの内部構造の模式図である。SDカード1110は、筐体1111、コネクタ1112および基板1113を有する。基板1113は筐体1111に収納されている。例えば、基板1113には、メモリチップ1114、コントローラチップ1115が取り付けられている。基板1113の裏面側にもメモリチップ1114を設けることで、SDカード1110の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板1113に設けてもよい。これによって、ホスト装置とSDカード1110間の無線通信によって、メモリチップ1114のデータの読み出し、書き込みが可能となる。メモリチップ1114などに先の実施の形態に示す半導体装置を組み込むことができる。
 図39DはSSDの外観の模式図であり、図39Eは、SSDの内部構造の模式図である。SSD1150は、筐体1151、コネクタ1152および基板1153を有する。基板1153は筐体1151に収納されている。例えば、基板1153には、メモリチップ1154、メモリチップ1155、コントローラチップ1156が取り付けられている。メモリチップ1155はコントローラチップ1156のワークメモリであり、例えばDOSRAMチップを用いればよい。基板1153の裏面側にもメモリチップ1154を設けることで、SSD1150の容量を増やすことができる。メモリチップ1154などに先の実施の形態に示す半導体装置を組み込むことができる。
 以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
(実施の形態9)
 本発明の一態様に係る半導体装置は、CPU、GPUなどのプロセッサ、またはチップに用いることができる。図40A乃至図40Hに、本発明の一態様に係るCPU、GPUなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
<電子機器・システム>
 本発明の一態様に係るGPUまたはチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニタ、デジタルサイネージ(Digital Signage:電子看板)、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子ブックリーダー、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係るGPUまたはチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
 本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像、情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
 本発明の一態様の電子機器は、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの)を有していてもよい。
 本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図40A乃至図40Hに、電子機器の例を示す。
[情報端末]
 図40Aには、情報端末の一種である携帯電話(スマートフォン)が図示されている。情報端末5100は、筐体5101と、表示部5102と、を有しており、入力用インターフェースとして、タッチパネルが表示部5102に備えられ、ボタンが筐体5101に備えられている。
 情報端末5100は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部5102に表示するアプリケーション、表示部5102に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部5102に表示するアプリケーション、指紋、声紋などの生体認証を行うアプリケーションなどが挙げられる。
 図40Bには、ノート型情報端末5200が図示されている。ノート型情報端末5200は、情報端末の本体5201と、表示部5202と、キーボード5203と、を有する。
 ノート型情報端末5200は、先述した情報端末5100と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端末5200を用いることで、新規の人工知能の開発を行うことができる。
 なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図40A、図40Bに図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、PDA(Personal Digital Assistant)、デスクトップ型情報端末、ワークステーションなどが挙げられる。
[ゲーム機]
 図40Cは、ゲーム機の一例である携帯ゲーム機5300を示している。携帯ゲーム機5300は、筐体5301、筐体5302、筐体5303、表示部5304、接続部5305、操作キー5306等を有する。筐体5302、および筐体5303は、筐体5301から取り外すことが可能である。筐体5301に設けられている接続部5305を別の筐体(図示せず)に取り付けることで、表示部5304に出力される映像を、別の映像機器(図示せず)に出力することができる。このとき、筐体5302、および筐体5303は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体5301、筐体5302、および筐体5303の基板に設けられているチップなどに先の実施の形態に示すチップを組み込むことができる。
 また、図40Dは、ゲーム機の一例である据え置き型ゲーム機5400を示している。据え置き型ゲーム機5400には、無線または有線でコントローラ5402が接続されている。
 携帯ゲーム機5300、据え置き型ゲーム機5400などのゲーム機に本発明の一態様のGPUまたはチップを適用することによって、低消費電力のゲーム機を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
 更に、携帯ゲーム機5300に本発明の一態様のGPUまたはチップを適用することによって、人工知能を有する携帯ゲーム機5300を実現することができる。
 本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機5300に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
 また、携帯ゲーム機5300で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、1人でもゲームを行うことができる。
 図40C、図40Dでは、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様のGPUまたはチップを適用するゲーム機はこれに限定されない。本発明の一態様のGPUまたはチップを適用するゲーム機としては、例えば、娯楽施設(ゲームセンター、遊園地など)に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
[大型コンピュータ]
 本発明の一態様のGPUまたはチップは、大型コンピュータに適用することができる。
 図40Eは、大型コンピュータの一例である、スーパーコンピュータ5500を示す図である。図40Fは、スーパーコンピュータ5500が有するラックマウント型の計算機5502を示す図である。
 スーパーコンピュータ5500は、ラック5501と、複数のラックマウント型の計算機5502と、を有する。なお、複数の計算機5502は、ラック5501に格納されている。また、計算機5502には、複数の基板5504が設けられ、当該基板上に上記実施の形態で説明したGPUまたはチップを搭載することができる。
 スーパーコンピュータ5500は、主に科学技術計算に利用される大型コンピュータである。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く、チップの発熱が大きい。スーパーコンピュータ5500に本発明の一態様のGPUまたはチップを適用することによって、低消費電力のスーパーコンピュータを実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
 図40E、図40Fでは、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様のGPUまたはチップを適用する大型コンピュータはこれに限定されない。本発明の一態様のGPUまたはチップを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ(サーバー)、大型汎用コンピュータ(メインフレーム)などが挙げられる。
[移動体]
 本発明の一態様のGPUまたはチップは、移動体である自動車、および自動車の運転席周辺に適用することができる。
 図40Gは、移動体の一例である自動車の室内におけるフロントガラス周辺を示す図である。図40Gでは、ダッシュボードに取り付けられた表示パネル5701、表示パネル5702、表示パネル5703の他、ピラーに取り付けられた表示パネル5704を図示している。
 表示パネル5701乃至表示パネル5703は、スピードメーター、タコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目、レイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル5701乃至表示パネル5703は、照明装置として用いることも可能である。
 表示パネル5704には、自動車に設けられた撮像装置(図示しない。)からの映像を映し出すことによって、ピラーで遮られた視界(死角)を補完することができる。すなわち、自動車の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル5704は、照明装置として用いることもできる。
 本発明の一態様のGPUまたはチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル5701乃至表示パネル5704には、道路案内、危険予測などの情報を表示する構成としてもよい。
 なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体(ヘリコプター、無人航空機(ドローン)、飛行機、ロケット)なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
[電化製品]
 図40Hは、電化製品の一例である電気冷凍冷蔵庫5800を示している。電気冷凍冷蔵庫5800は、筐体5801、冷蔵室用扉5802、冷凍室用扉5803等を有する。
 電気冷凍冷蔵庫5800に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫5800を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫5800は、電気冷凍冷蔵庫5800に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能、電気冷凍冷蔵庫5800に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
 電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、IH調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
 本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
 以上、本実施の形態に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
 本実施例では、ALD法を用い、異なる成膜条件で成膜した酸化ハフニウム膜、及び当該酸化ハフニウム膜を用いた積層膜について、水素濃度を評価した結果について説明する。
[酸化ハフニウム膜の水素濃度評価]
 ここでは、成膜条件を異ならせた試料A1及び試料A2を作製した。各試料は、基板としてシリコンの単結晶ウエハを用いた。さらに基板表面には、熱酸化処理により酸化シリコン膜を形成した。
 試料A1は、プリカーサにHf(N(CHを、酸化剤にHO及びOをそれぞれ用い、基板上に酸化ハフニウム膜を膜厚が20nmになるように成膜した。試料A1は、成膜時の基板温度を200℃とした。
 試料A2は、プリカーサにHfClを、酸化剤にOをそれぞれ用い、基板上に酸化ハフニウム膜を膜厚が20nmになるように成膜した。試料A2は、成膜時の基板温度を250℃とした。
 続いて、各試料について酸化ハフニウム膜中の水素濃度を評価した。水素濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により測定した。
 図41Aに、試料A1及び試料A2のSIMS分析結果を示す。図41Aにおいて、横軸は表面からの深さ[nm]、縦軸は単位体積当たりの水素原子の濃度(H濃度)[atoms/cm]を示している。図41Aにおいて、試料A1を実線で、試料A2を破線で示している。また図41Aでは、酸化ハフニウム膜と熱酸化膜との界面近傍の範囲も含まれている。
 図41Aから、試料A1における酸化ハフニウム膜中の水素濃度は、1×1021atoms/cm以上であることが分かる。一方、試料A2における酸化ハフニウム膜中の水素濃度は、1×1020atoms/cm未満であること、また1×1019atoms/cm未満の領域があることが分かる。
 このように、プリカーサ及び酸化剤に水素を含まないガスを用いることで、極めて水素濃度の低い酸化ハフニウム膜が得られることが確認できた。
[積層膜の水素濃度評価]
 続いて、上記2種類の酸化ハフニウムを含む積層膜を有する試料(試料B1、試料B2)を作製し、その水素濃度を評価した。図42に、積層膜の積層構造を示す。図42に示すように、シリコンウエハ上に、層L1から層L13までの膜を順に形成した。
 層L1として、基板表面を熱酸化して形成した酸化シリコン膜を用いた。層L2及び層L13として、スパッタリング法により形成した窒化シリコン膜を用いた。層L3、層L9、及び層L12には、スパッタリング法により形成した酸化アルミニウム膜を用いた。層L4、層L6、及び層L11には、スパッタリング法により形成した酸化シリコン膜を用いた。層L7には、スパッタリング法により形成した、In−Ga−Zn酸化物膜(以下、IGZO膜と表記する)を用いた。層L8には、スパッタリング法により形成した窒化タンタル膜を用いた。層L10には、ALD法により形成した窒化シリコン膜を用いた。
 ここで、層L5の酸化ハフニウム膜の成膜条件を異ならせた2種類の試料を作製した。層L5に用いる酸化ハフニウム膜を、上記試料A1と同じ条件で成膜した試料を試料B1、試料A2と同じ条件で成膜した試料を試料B2とした。
 試料B1及び試料B2について、酸化ハフニウム膜中の水素濃度をSIMSにより評価した。図41Bに、その結果を示す。図41Bにおいて、試料B1を実線で、試料B2を破線で示している。また、図41Bでは、層L4乃至層L7に相当する範囲を、それぞれ矢印で示している。なお、図41Bでは、隣接する2つの矢印間に隙間があるように明示しているが、これは、SIMS分析では2つの膜の界面を厳密に特定することが困難であるためである。
 層L4、層L6、及び層L7に着目すると、同じ成膜条件で成膜したにもかかわらず、試料B1よりも試料B2の方が、水素濃度が低いことが分かる。
 一方、層L5に着目すると、試料B1と試料B2の水素濃度が同程度であった。図41Aで示したように、試料B2における酸化ハフニウム膜の成膜条件では、試料B1よりも水素濃度の低い酸化ハフニウム膜が期待できるはずである。
 試料B2において、試料B1よりも層L4、層L6、及び層L7等の水素濃度が低いこと、及び、試料B1と層L5の水素濃度が同程度であることから、以下のことが推察される。すなわち、試料B2では、層L5の酸化ハフニウム膜の成膜工程以降の工程において、周辺の層(例えば層L4、層L6、層L7など)から水素が拡散することで、層L5(酸化ハフニウム膜)中の水素濃度が試料B1の層L5と同等の濃度にまで上昇し、層L4、層L6、及び層L7等の水素濃度が、試料B1と比較して減少したことが、推察される。
 以上のことから、プリカーサ及び酸化剤に水素を含まないガスを用いて成膜した、極めて水素濃度の低い酸化ハフニウム膜を、積層膜の一部に用いることで、酸化ハフニウム膜の周辺の膜の水素濃度を低下させることが可能であることが分かった。特に、チャネルが形成される半導体膜に酸化物半導体を用いたトランジスタにおいて、半導体膜と重畳する膜に、このような酸化ハフニウム膜を用いることで、半導体膜中の水素濃度を低減でき、信頼性の高いトランジスタを実現することができる。
 本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
 本実施例では、図7A乃至図7Dに示す、トランジスタ200を含む試料を作製し、その電気特性、及び信頼性を評価した。
[試料の作製]
 トランジスタ200の断面構造は図7A乃至図7Dを援用できる。ここでは、絶縁体222の成膜条件を異ならせた2種類の試料(試料C1、試料C2)を作製した。
 以下では、試料の作製方法について説明する。なお、作製方法の詳細については上記実施の形態1乃至実施の形態3を参照できる。
 絶縁体212として膜厚60nmの窒化シリコンを用いた。絶縁体212は、シリコンターゲットを用いて、パルスDCスパッタリング法で成膜した。
 絶縁体214として膜厚40nmの酸化アルミニウムを用いた。絶縁体214は、アルミニウムターゲットを用いて、パルスDCスパッタリング法で成膜した。
 絶縁体216として膜厚130nmの酸化シリコンを用いた。絶縁体216は、シリコンターゲットを用いて、パルスDCスパッタリング法で成膜した。
 上記、絶縁体212、絶縁体214、および絶縁体216は、マルチチャンバー型のスパッタ装置を用いて、外気にさらさず、連続して成膜を行った。
 導電体205aとして、メタルCVD法で窒化チタンを用いた。導電体205bとして、メタルCVD法で成膜されたタングステンを用いた。
 絶縁体222として、膜厚20nmのALD法で成膜した酸化ハフニウム膜を用いた。試料C1では、上記実施例1における試料A1と同じ条件で酸化ハフニウム膜を成膜した。試料C2では、試料A2と同じ条件で酸化ハフニウム膜を成膜した。
 絶縁体224として、スパッタリング法で成膜した、膜厚20nmの酸化シリコンを用いた。
 酸化物230aとして、DCスパッタリング法で成膜した、膜厚が10nmのIn−Ga−Zn酸化物を用いた。なお、酸化物230aの成膜には、In:Ga:Zn=1:3:4[原子数比]のターゲットを用いた。
 酸化物230bとして、DCスパッタリング法で成膜した、膜厚が15nmのIn−Ga−Zn酸化物を用いた。なお、酸化物230bの成膜には、In:Ga:Zn=1:1:2[原子数比]のターゲットを用いた。
 導電体242aおよび導電体242bは、スパッタリング法で成膜した膜厚20nmの窒化タンタルを用いた。また、絶縁体271a、絶縁体271bは、スパッタリング法で成膜した膜厚5nmの酸化アルミニウムを用いた。また、絶縁体275は、スパッタリング法で成膜した膜厚5nmの酸化アルミニウムと、その上にALD法で成膜した膜厚5nmの窒化シリコンの積層膜とした。絶縁体280は、スパッタリング法で成膜した酸化シリコンを用いた。
 ここで、導電体242、酸化物230、および絶縁体224を、図15A乃至図15Dに示すように、ドライエッチング法を用いて島状に加工した。導電体242の加工には、Cl、CHF、およびArの混合ガスを、エッチングガスとして用いた。酸化物230の加工には、CH、およびArの混合ガスを、エッチングガスとして用いた。絶縁体224の加工には、CHF、およびOの混合ガスを、エッチングガスとして用いた。
 導電体242、酸化物230、および絶縁体224を、島状に加工した直後の試料C1の断面STEM像を図43Aに示す。なお、断面STEM像の撮影は、日立ハイテクノロジーズ製「HD−2700」を用いて行った。図43Aより、上記エッチングガスを用いてエッチングすることで、導電体242、酸化物230、および絶縁体224を、エッチング残渣または副生成物を形成することなく、島状に加工できることが確認できた。
 また、絶縁体224のドライエッチング条件における、絶縁体224(SiO(xは0より大きい任意数))、および絶縁体222(HfO(xは0より大きい任意数))のエッチレート(Etch Rate)[nm/min]を図43Bに示す。図43Bに示すように、絶縁体224はエッチレートが約35nm/minであり、絶縁体222はエッチレートが1nm/min未満である。このように、上記のエッチングガスを用いた条件では、絶縁体224は、絶縁体222に対して、十分大きいエッチング選択比を有する。
 以上に示すように、絶縁体222に酸化ハフニウムを用いることで、酸化物230などの水素を吸い取るだけではなく、導電体242、酸化物230、および絶縁体224を島状に加工する際のエッチングストッパ膜として機能させることもできる。
 また、絶縁体252として、ALD法で成膜した、膜厚1nmの酸化アルミニウム膜を用いた。絶縁体250として、CVD法で成膜した、膜厚5nmの酸化窒化シリコン膜を用いた。絶縁体254として、ALD法で成膜した、膜厚1nmの窒化シリコン膜を用いた。
 導電体260aとして、メタルCVD法で成膜した、膜厚5nmの窒化チタンを用いた。また、導電体260bとして、メタルCVD法で成膜した、タングステンを用いた。
 絶縁体282として、スパッタリング法で成膜した、膜厚40nmの酸化アルミニウムを用いた。絶縁体283として、スパッタリング法で成膜した窒化シリコンを用いた。絶縁体274として、CVD法で成膜した、酸化窒化シリコンを用いた。絶縁体285として、スパッタリング法で成膜した膜厚50nmの酸化シリコン膜を用いた。
 絶縁体241aおよび絶縁体241bとして、ALD法で成膜した酸化アルミニウム膜と、窒化シリコン膜の積層膜を用いた。導電体240aおよび導電体240bとして、メタルCVD法で成膜した窒化チタン膜と、タングステン膜とを用いた。
 以上のようにして、試料C1と試料C2とをそれぞれ作製した。試料C1は、プリカーサ及び酸化剤に、水素を含むガスを用いて成膜した酸化ハフニウム膜を絶縁体222に用いた試料であり、試料C2は、プリカーサ及び酸化剤に、水素を含まないガスを用いて成膜した酸化ハフニウム膜を絶縁体222に用いた試料である。
 作製した試料C1について、日立ハイテクノロジーズ製「HD−2700」を用いて、断面STEM像の撮影を行った。図44Aに試料C1のチャネル長方向の断面STEM像を、図44Bに試料C1のチャネル幅方向の断面STEM像を示す。なお、図44Aおよび図44Bにおいては、一部の構成(例えば、絶縁体252など)には、符号を付していない。
 図44Aおよび図44Bに示すように、試料C1のチャネル長Lは43.9nm、酸化物230のチャネル幅方向の長さWは33.5nmとなった。また、試料C1のトップゲート絶縁膜の等価酸化膜厚(EOT:Equivalent oxide thickness)が約6nmに、バックゲート絶縁膜の等価酸化膜厚(EOT)が約26nmになった。
[電気特性評価]
 作製した試料C1及び試料C2について、トランジスタ200の電気特性を評価した。
 トランジスタ200は、バックゲートに印加する電位に応じて、しきい値電圧を調整することができる。図45Aに、試料C2のトランジスタ200について、バックゲート電圧Vbgを変化させたときのId−Vg特性を示す。Id−Vg特性の測定は、ドレイン電圧Vdを1.2V、ソース電圧Vsを0Vとし、トップゲート電圧Vgを−2Vから+4Vまで、0.05Vステップで掃引した。
 図45Aに示すように、バックゲート電圧Vbgに応じて、Id−Vg特性がシフトすることが確認できた。
 図45Bには、試料C1及び試料C2のトランジスタ200に、バックゲート電圧Vbgを印加することでしきい値電圧を制御したのちのId−Vg特性を示す。図45Bでは、試料C1ではバックゲート電圧Vbgを−3.5V、試料C2ではバックゲート電圧Vbgを−3.0V印加したときのId−Vg特性を示している。
 図46には、試料C2のトランジスタ200について、ゲート電圧Vgを変化させたときのId−Vd特性を示している。なおこのときのバックゲート電圧Vbgは0Vとした。
 図45A、図45B、及び図46より、試料C1及び試料C2のトランジスタ200は、良好な電気特性を示すことが確認できた。
[信頼性評価]
 続いて、試料C1及び試料C2のトランジスタ200について、信頼性評価として、ストレス時間依存性を評価した。信頼性の評価は、ストレス温度を150℃とし、ゲート電圧Vgを3.63V、ソース電圧Vs及びドレイン電圧Vdを0Vとした状態で保持し、一定時間ごとにId−Vg特性を測定してしきい値電圧の変化(ΔVth)を調査した。評価数nは試料C1及び試料C2のそれぞれn=2とした。なお、ここではしきい値電圧Vthとして、ドレイン電流が1×10−12AとなるVgsの値を用いた。
 図47Aに試料C1の、図47Bに試料C2の、ΔVthの時間依存を示す。図47Aに示すように試料C1では、試験時間(Time)経過に伴って、しきい値電圧のマイナスドリフトが確認された。一方、試料C2では、500時間経過後までほとんど変動が見られない結果となった。
 以上の結果から、プリカーサ及び酸化剤に水素を含まないガスを用いたALD法により成膜した、極めて水素濃度の低い絶縁膜を、半導体層と重畳して設けることで、電気特性が良好で、且つ信頼性の高いトランジスタが得られることが確認できた。
[書き換え耐性評価]
 試料C1及び試料C2のトランジスタ200を用いて、図48Aに示す3T1Cのメモリセルを作製し、当該メモリセルの書き換え耐性評価を行った。図48Aに示すメモリセルは、トランジスタTr1乃至トランジスタTr3と、容量素子Cs1と、を有している。本実施例では、トランジスタTr1乃至トランジスタTr3に試料C1のトランジスタ200を用いたメモリセルと、試料C2のトランジスタ200を用いたメモリセルと、を作製した。なお、トランジスタTr1乃至トランジスタTr3に用いたトランジスタ200は、チャネル長を60nm、チャネル幅を60nmとして設計した。また、容量素子Cs1は静電容量が52fFとして設計した。
 トランジスタTr1のトップゲートは、配線WWLに電気的に接続され、トランジスタTr1のバックゲートは、配線BG1に電気的に接続されている。また、トランジスタTr1のソースおよびドレインの一方は、配線WBLに電気的に接続されている。また、トランジスタTr1のソースおよびドレインの他方は、容量素子Cs1の一方の電極、およびトランジスタTr2のトップゲートに電気的に接続されている(以下において、このノードをノードsnと呼ぶ。)。また、トランジスタTr2およびトランジスタTr3のバックゲートは、配線BG2に電気的に接続されている。また、トランジスタTr2のソースおよびドレインの一方は、配線RBLに電気的に接続されている。また、トランジスタTr2のソースおよびドレインの他方は、トランジスタTr3のソースおよびドレインの一方と、電気的に接続されている。トランジスタTr3のトップゲートは、配線RWLに電気的に接続されている。トランジスタTr3のソースおよびドレインの他方は、配線SLに電気的に接続されている。また、容量素子Cs1の他方の電極は、配線CLに電気的に接続されている。
 書き換え耐性評価として、配線WBLを介してノードsnにdata“0”およびdata“1”に対応する電位を繰り返し書き込む試験(以下、サイクル試験と呼ぶ。)を行った。具体的には、配線WWLおよび配線WBLに、図48Bに示すタイミングチャートの電位を与えた。ここで、配線WWLの電位“H”/“L”は3.3V/0Vとし、配線WBLの電位“H”/“L”は1.2V/0Vとした。また、サイクル試験中、配線CLは0Vとし、配線BG1は−1.0Vとし、配線BG2は5.0Vとし、配線RWLは0Vとし、配線RBLは0Vとし、配線SLは0Vとした。
 サイクル試験のサイクル数の累積が10のn乗(nは0乃至12の整数)になるごとに、データの読み出しを行った。まず、トランジスタTr2について、ゲート電圧(Vg)を走査しながらドレイン電流(Id)を測定し、トランジスタTr2のId−Vg特性を確認した。次に、data“0”またはdata“1”がノードsnに書き込まれた状態で、トランジスタTr2およびトランジスタTr3のドレイン電流を測定し、トランジスタTr2に印加されるゲート電圧を想定することでノードsnの電圧Vsn[V]を算出した。このとき、配線WWLは0Vとし、配線CLは0Vとし、配線BG1は−1.0Vとし、配線BG2は5.0Vとし、配線RWLは3.3Vとし、配線RBLは0Vとし、配線SLは1.2Vとした。
 サイクル試験の結果を図49Aおよび図49Bに示す。図49Aおよび図49Bは、横軸にサイクル数[回]をとり、縦軸に電圧Vsn[V]をとる。図49Aが試料C1のトランジスタ200を用いたメモリセルの結果で、図49Bが試料C2のトランジスタ200を用いたメモリセルの結果である。
 図49Aおよび図49Bから、試料C1のメモリセル、試料C2のメモリセルともに、data“0”とdata“1”が明瞭に読み出されていることが分かる。このように、試料C1のメモリセル、試料C2のメモリセルともに、1012サイクル以上の書き換え耐性を有することが確認された。
 本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
100:容量素子、110:導電体、112:導電体、115:導電体、120:導電体、125:導電体、130:絶縁体、140:導電体、142:絶縁体、145:絶縁体、150:絶縁体、152:絶縁体、153:導電体、154:絶縁体、156:絶縁体、200:トランジスタ、200a:トランジスタ、200b:トランジスタ、205:導電体、205a:導電体、205b:導電体、210:絶縁体、212:絶縁体、214:絶縁体、216:絶縁体、217:絶縁体、218:導電体、222:絶縁体、224:絶縁体、224A:絶縁膜、230:酸化物、230a:酸化物、230A:酸化膜、230b:酸化物、230B:酸化膜、230ba:領域、230bb:領域、230bc:領域、240:導電体、240a:導電体、240b:導電体、241:絶縁体、241a:絶縁体、241b:絶縁体、242:導電体、242a:導電体、242A:導電膜、242b:導電体、242B:導電層、242c:導電体、243:酸化物、243a:酸化物、243b:酸化物、246:導電体、246a:導電体、246b:導電体、250:絶縁体、250a:絶縁体、250A:絶縁膜、250b:絶縁体、252:絶縁体、252A:絶縁膜、254:絶縁体、254A:絶縁膜、260:導電体、260a:導電体、260b:導電体、265:封止部、271:絶縁体、271a:絶縁体、271A:絶縁膜、271b:絶縁体、271B:絶縁層、271c:絶縁体、274:絶縁体、275:絶縁体、280:絶縁体、282:絶縁体、283:絶縁体、285:絶縁体、290:メモリデバイス、292:容量デバイス、292a:容量デバイス、292b:容量デバイス、294:導電体、294a:導電体、294b:導電体、300:トランジスタ、311:基板、313:半導体領域、314a:低抵抗領域、314b:低抵抗領域、315:絶縁体、316:導電体、320:絶縁体、322:絶縁体、324:絶縁体、326:絶縁体、328:導電体、330:導電体、350:絶縁体、352:絶縁体、354:絶縁体、356:導電体、400:開口領域、401:プリカーサ、402:プリカーサ、403:酸化性ガス、404:キャリア・パージガス、500:半導体装置、600:半導体装置、601:半導体装置、610:セルアレイ、610_n:セルアレイ、610_1:セルアレイ、700:電子部品、702:プリント基板、704:実装基板、711:モールド、712:ランド、713:電極パッド、714:ワイヤ、720:記憶装置、721:駆動回路層、722:記憶回路層、730:電子部品、731:インターポーザ、732:パッケージ基板、733:電極、735:半導体装置、900:製造装置、901:反応室、903:ガス導入口、904:反応室入り口、905:排気口、907:ウエハステージ、908:軸、916:絶縁体、922:絶縁体、924:絶縁体、930:酸化物、930a:酸化物、930b:酸化物、950:ウエハ、1001:配線、1002:配線、1003:配線、1004:配線、1005:配線、1006:配線、1100:USBメモリ、1101:筐体、1102:キャップ、1103:USBコネクタ、1104:基板、1105:メモリチップ、1106:コントローラチップ、1110:SDカード、1111:筐体、1112:コネクタ、1113:基板、1114:メモリチップ、1115:コントローラチップ、1150:SSD、1151:筐体、1152:コネクタ、1153:基板、1154:メモリチップ、1155:メモリチップ、1156:コントローラチップ、1200:チップ、1201:パッケージ基板、1202:バンプ、1203:マザーボード、1204:GPUモジュール、1211:CPU、1212:GPU、1213:アナログ演算部、1214:メモリコントローラ、1215:インターフェース、1216:ネットワーク回路、1221:DRAM、1222:フラッシュメモリ、1400:記憶装置、1411:周辺回路、1420:行回路、1430:列回路、1440:出力回路、1460:コントロールロジック回路、1470:メモリセルアレイ、1471:メモリセル、1472:メモリセル、1473:メモリセル、1474:メモリセル、1475:メモリセル、1476:メモリセル、1477:メモリセル、1478:メモリセル、2700:製造装置、2701:大気側基板供給室、2702:大気側基板搬送室、2703a:ロードロック室、2703b:アンロードロック室、2704:搬送室、2706a:チャンバー、2706b:チャンバー、2706c:チャンバー、2706d:チャンバー、2761:カセットポート、2762:アライメントポート、2763a:搬送ロボット、2763b:搬送ロボット、2801:ガス供給源、2802:バルブ、2803:高周波発生器、2804:導波管、2805:モード変換器、2806:ガス管、2807:導波管、2808:スロットアンテナ板、2809:誘電体板、2810:高密度プラズマ、2811:基板、2811_n:基板、2811_n−1:基板、2811_n−2:基板、2811_1:基板、2811_2:基板、2811_3:基板、2812:基板ホルダ、2813:加熱機構、2815:マッチングボックス、2816:高周波電源、2817:真空ポンプ、2818:バルブ、2819:排気口、2820:ランプ、2821:ガス供給源、2822:バルブ、2823:ガス導入口、2824:基板、2825:基板ホルダ、2826:加熱機構、2828:真空ポンプ、2829:バルブ、2830:排気口、2900:マイクロ波処理装置、2901:石英管、2902:基板ホルダ、2903:加熱手段、5100:情報端末、5101:筐体、5102:表示部、5200:ノート型情報端末、5201:本体、5202:表示部、5203:キーボード、5300:携帯ゲーム機、5301:筐体、5302:筐体、5303:筐体、5304:表示部、5305:接続部、5306:操作キー、5400:据え置き型ゲーム機、5402:コントローラ、5500:スーパーコンピュータ、5501:ラック、5502:計算機、5504:基板、5701:表示パネル、5702:表示パネル、5703:表示パネル、5704:表示パネル、5800:電気冷凍冷蔵庫、5801:筐体、5802:冷蔵室用扉、5803:冷凍室用扉

Claims (13)

  1.  第1の絶縁膜を成膜し、
     前記第1の絶縁体上にALD法によって金属酸化物を成膜し、
     前記金属酸化物上に第2の絶縁体を成膜し、
     前記第2の絶縁体上に、酸化物を成膜し、
     加熱処理を行うことで、前記第1の絶縁体中、前記第2の絶縁体中、および前記酸化物中の水素が、前記金属酸化物へ移動、および吸収される、
     半導体装置の作製方法。
  2.  請求項1において、
     前記ALD法は、
     プリカーサ、およびキャリア・パージガスを反応室に導入する第1の工程と、
     前記プリカーサの導入を止めて、前記プリカーサを排気する第2の工程と、
     酸化性ガスを反応室に導入する第3の工程と、
     前記酸化性ガスの導入を止めて、前記酸化性ガスを排気する第4の工程と、を有し、
     前記第1の工程乃至第4の工程は、それぞれ210℃以上300℃以下の温度範囲で行われる、
     半導体装置の作製方法。
  3.  請求項2において、
     前記第1の工程乃至第4の工程は、繰り返し行われる、
     半導体装置の作製方法。
  4.  請求項2または請求項3において、
     前記プリカーサは、ハフニウムを含み、さらに塩素、フッ素、臭素、ヨウ素、および水素の中から選ばれるいずれか一または複数を含む、
     半導体装置の作製方法。
  5.  請求項2乃至請求項4のいずれか一項において、
     前記酸化性ガスは、O、O、NO、NO2、O、およびHの中から選ばれるいずれか一または複数を含む、
     半導体装置の作製方法。
  6.  請求項2乃至請求項5のいずれか一項において、
     前記キャリア・パージガスは、N、He、Ar、Kr、およびXeの中から選ばれるいずれか一または複数を含む、
     半導体装置の作製方法。
  7.  請求項2乃至請求項6のいずれか一項において、
     前記プリカーサは、HfClであり、前記酸化性ガスは、Oを含む、
     半導体装置の作製方法。
  8.  請求項1において、
     前記ALD法は、
     第1のプリカーサ、およびキャリア・パージガスを反応室に導入する第1の工程と、
     前記第1のプリカーサの導入を止めて、前記第1のプリカーサを排気する第2の工程と、
     酸化性ガスを反応室に導入する第3の工程と、
     前記酸化性ガスの導入を止めて、前記酸化性ガスを排気する第4の工程と、
     第2のプリカーサを反応室に導入する第5の工程と、
     前記第2のプリカーサの導入を止めて、
     前記第2のプリカーサを排気する第6の工程と、
     前記酸化性ガスを反応室に導入する第7の工程と、
     前記酸化性ガスの導入を止めて、前記酸化性ガスを排気する第8の工程と、を有し、
     前記第1の工程乃至第8の工程は、それぞれ210℃以上300℃以下の温度範囲で行われる、
     半導体装置の作製方法。
  9.  請求項8において、
     前記第1の工程乃至第8の工程は、繰り返し行われる、
     半導体装置の作製方法。
  10.  請求項8または請求項9において、
     前記第1のプリカーサは、ハフニウムを含み、さらに塩素、フッ素、臭素、ヨウ素、および水素の中から選ばれるいずれか一または複数を含み、
     前記第2のプリカーサは、ジルコニウムを含み、さらに塩素、フッ素、臭素、ヨウ素、および水素の中から選ばれるいずれか一または複数を含む、
     半導体装置の作製方法。
  11.  請求項8乃至請求項10のいずれか一項において、
     前記酸化性ガスは、O、O、NO、NO2、およびHOの中から選ばれるいずれか一または複数を含む、
     半導体装置の作製方法。
  12.  請求項8乃至請求項11のいずれか一項において、
     前記キャリア・パージガスは、N、He、Ar、Kr、およびXeの中から選ばれるいずれか一または複数を含む、
     半導体装置の作製方法。
  13.  請求項8乃至請求項12のいずれか一項において、
     前記第1のプリカーサは、HfClであり、
     前記第2のプリカーサは、ZrClであり、
     前記酸化性ガスは、Oを含む、
     半導体装置の作製方法。
PCT/IB2021/057249 2020-08-21 2021-08-06 半導体装置の作製方法 WO2022038456A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022543813A JPWO2022038456A1 (ja) 2020-08-21 2021-08-06
US18/041,726 US20230402279A1 (en) 2020-08-21 2021-08-06 Method for manufacturing semiconductor device
KR1020237006652A KR20230053616A (ko) 2020-08-21 2021-08-06 반도체 장치의 제작 방법
CN202180051208.4A CN115917038A (zh) 2020-08-21 2021-08-06 半导体装置的制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020139814 2020-08-21
JP2020-139814 2020-08-21
JP2020195884 2020-11-26
JP2020-195884 2020-11-26

Publications (1)

Publication Number Publication Date
WO2022038456A1 true WO2022038456A1 (ja) 2022-02-24

Family

ID=80323452

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2021/057249 WO2022038456A1 (ja) 2020-08-21 2021-08-06 半導体装置の作製方法

Country Status (5)

Country Link
US (1) US20230402279A1 (ja)
JP (1) JPWO2022038456A1 (ja)
KR (1) KR20230053616A (ja)
CN (1) CN115917038A (ja)
WO (1) WO2022038456A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157881A (ja) * 2015-02-26 2016-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2018078227A (ja) * 2016-11-11 2018-05-17 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2020120107A (ja) * 2018-12-28 2020-08-06 株式会社半導体エネルギー研究所 半導体装置、およびメモリデバイス

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101781336B1 (ko) 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103069717B (zh) 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157881A (ja) * 2015-02-26 2016-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2018078227A (ja) * 2016-11-11 2018-05-17 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2020120107A (ja) * 2018-12-28 2020-08-06 株式会社半導体エネルギー研究所 半導体装置、およびメモリデバイス

Also Published As

Publication number Publication date
CN115917038A (zh) 2023-04-04
KR20230053616A (ko) 2023-04-21
US20230402279A1 (en) 2023-12-14
JPWO2022038456A1 (ja) 2022-02-24

Similar Documents

Publication Publication Date Title
WO2021198836A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021171136A1 (ja) 金属酸化物、金属酸化物の成膜方法、および金属酸化物の成膜装置
WO2021140407A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021144666A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021019334A1 (ja) 半導体装置
WO2021009589A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021038361A1 (ja) 半導体装置
WO2020250083A1 (ja) 半導体装置、および半導体装置の作製方法
WO2020229914A1 (ja) 半導体装置、および半導体装置の作製方法
WO2022038453A1 (ja) 絶縁膜の改質方法、および半導体装置の作製方法
WO2023002290A1 (ja) 半導体装置
WO2021130600A1 (ja) 半導体装置、半導体装置の作製方法
WO2021084369A1 (ja) 半導体装置
WO2021165783A1 (ja) 金属酸化物、金属酸化物の形成方法、半導体装置
WO2021090116A1 (ja) 半導体装置およびその作製方法
WO2021090104A1 (ja) 半導体装置およびその作製方法
WO2021070007A1 (ja) 半導体装置
WO2021090106A1 (ja) トランジスタ、および電子機器
WO2022038456A1 (ja) 半導体装置の作製方法
WO2022038450A1 (ja) 金属酸化物の製造方法
WO2022043809A1 (ja) 半導体装置の作製方法
WO2022043811A1 (ja) 半導体装置の作製方法
WO2022043810A1 (ja) 半導体装置およびその作製方法
WO2021186297A1 (ja) 半導体装置、半導体装置の作製方法
JP7581205B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21857844

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022543813

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20237006652

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21857844

Country of ref document: EP

Kind code of ref document: A1