Nothing Special   »   [go: up one dir, main page]

WO2020149602A1 - 발광 소자 패키지 및 이를 포함한 표시 장치 - Google Patents

발광 소자 패키지 및 이를 포함한 표시 장치 Download PDF

Info

Publication number
WO2020149602A1
WO2020149602A1 PCT/KR2020/000649 KR2020000649W WO2020149602A1 WO 2020149602 A1 WO2020149602 A1 WO 2020149602A1 KR 2020000649 W KR2020000649 W KR 2020000649W WO 2020149602 A1 WO2020149602 A1 WO 2020149602A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
electrodes
light
emitting device
bump
Prior art date
Application number
PCT/KR2020/000649
Other languages
English (en)
French (fr)
Inventor
양명학
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020217020414A priority Critical patent/KR20210104748A/ko
Priority to JP2021540466A priority patent/JP7555933B2/ja
Priority to EP20741657.9A priority patent/EP3913697A4/en
Priority to CN202080009398.9A priority patent/CN113330588B/zh
Publication of WO2020149602A1 publication Critical patent/WO2020149602A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the present invention relates to a light emitting device package that embodies color and a display device including the same.
  • a display device using a light emitting diode is obtained by forming structures of red (R), green (G) and blue (Blue, B) light emitting diodes (LED) grown individually on the final substrate.
  • an object of the present invention is to provide a light emitting device package having a simple structure and a display device including the same.
  • the light emitting device package has a front surface and a rear surface, a base substrate provided with a first recess recessed from the front surface, a plurality of outer electrodes provided on the front surface, and provided in the first recess It includes a light emitting device that emits light in a direction facing the front surface, and a plurality of connection electrodes respectively connecting the light emitting device and the outer electrodes.
  • the light emitting device includes a substrate, a light emitting structure provided on the substrate, and a plurality of bump electrodes provided on the substrate, wherein the top surface of the bump electrodes and the top surface of the outer electrodes are provided on substantially the same plane, and the Each of the connection electrodes is provided on the bump electrode and the outer electrode adjacent to each other among the bump electrodes and the outer electrodes.
  • the light emitting device package further includes a first insulating member provided on the base substrate, and the first insulating member may have second recesses exposing a portion of the outer electrodes. .
  • the light emitting device package further includes a second insulating member provided on the light emitting structure, and the second insulating member may have third recesses exposing some of the bump electrodes. .
  • the second insulating member may include an opening exposing a portion of the upper surface of the light emitting structure.
  • the shape of the opening may be any one of a polygon, a closed shape made of at least one straight line and a curved line, and a closed shape made of a curved line.
  • connection electrodes may be provided in second and third recesses adjacent to each other among the second and third recesses, respectively.
  • the base substrate and the first and second insulating members may be made of a light blocking material.
  • the first recess is defined by a bottom surface and a sidewall formed by removing a portion of the base substrate, and the sidewall may be inclined with respect to the bottom surface.
  • the second recess is defined by a sidewall formed by removing a portion of the first insulating member and an upper surface of the exposed outer electrodes, and the sidewall is inclined with respect to the upper surface of the outer electrodes. Can lose.
  • the light emitting device package may further include a cover member filling the first to third recesses.
  • some of the bump electrodes may be provided directly on the substrate.
  • the depth of the first recess may be substantially the same as the thickness of the substrate.
  • some of the bump electrodes may be provided directly on the light emitting structure.
  • the depth of the first recess may be greater than the thickness of the substrate.
  • the light emitting structure may include a plurality of epitaxial stacks that are sequentially stacked on the substrate to emit light of different wavelength bands and that the light exit regions overlap each other.
  • Each of the first to third epitaxial stacks may include a p-type semiconductor layer, an active layer provided on the p-type semiconductor layer, and an n-type semiconductor layer provided on the active layer.
  • the bump electrodes are a first bump electrode connected to the n-type semiconductor layer of the first epitaxial stack, a second bump electrode connected to the n-type semiconductor layer of the second epitaxial stack, the And a third bump electrode connected to the n-type semiconductor layer of the third epitaxial stack, and a fourth bump electrode connected to the p-type semiconductor layers of the first to third epitaxial stacks.
  • the outer electrodes may include first to fourth outer electrodes connected to the first to fourth bump electrodes, respectively.
  • connection electrodes may include first to fourth connection electrodes connecting the first to outer electrodes and the first to fourth bump electrodes one-to-one, respectively.
  • the first to fourth connection electrodes may be provided over a portion of the edge of the light emitting structure and the front surface of the base substrate, respectively.
  • the light emitting device package may be used as a pixel of a display device.
  • a light emitting device package having a simple structure and a simple manufacturing method is provided. Also, according to an embodiment of the present invention, a display device using the light emitting device is provided.
  • FIG. 1 is a cross-sectional view showing a light emitting device according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing a light emitting device according to an embodiment of the present invention.
  • FIG 3 is a plan view of a display device according to an exemplary embodiment of the present invention.
  • FIG. 4 is an enlarged plan view showing a portion P1 of FIG. 3.
  • FIG. 5 is a structural diagram illustrating a display device according to an exemplary embodiment of the present invention.
  • FIG. 6 is a circuit diagram showing one pixel, and is a circuit diagram showing an example of pixels constituting a passive display device.
  • FIG. 7 is a circuit diagram showing one pixel, and is a circuit diagram showing an example of pixels constituting an active type display device.
  • FIG. 8A is a plan view showing a light emitting device package according to an embodiment of the present invention
  • FIG. 8B is a cross-sectional view taken along line A-A' in FIG. 8A.
  • FIG. 9A is a plan view showing one light emitting device according to an embodiment of the present invention
  • FIGS. 9B and 9C are cross-sectional views taken along lines B-B' and C-C' of FIG. 9A, respectively.
  • FIG. 10 illustrates a light emitting device package according to another embodiment of the present invention, and is a cross-sectional view corresponding to line A-A' in FIG. 8A.
  • FIG. 11A is a plan view showing one light emitting device corresponding to FIG. 10, and FIGS. 11B and 11C are cross-sectional views taken along lines B-B' and C-C' of FIG. 11A, respectively.
  • FIGS. 12A, 13A, 14A, and 15A are plan views illustrating a method of manufacturing a light emitting device package
  • FIGS. 12B, 13B, 14B, and 15B to 15D are FIGS. 12A, 13A, 14A, and And cross-sectional views corresponding to the top view of FIG. 15A.
  • 16A to 16C are cross-sectional views corresponding to FIG. 13B, and are cross-sectional views showing a base substrate and a first insulating member formed in other forms.
  • the present invention relates to a light emitting device, and more particularly, to a light emitting device that emits light.
  • the light emitting element of the present invention can be employed in various devices as a light source.
  • FIG. 1 is a cross-sectional view showing a light emitting device according to an embodiment of the present invention.
  • a light emitting device includes a light emitting structure consisting of a plurality of epitaxial stacks sequentially stacked. A plurality of epitaxial stacks are provided on the substrate 11.
  • the substrate 11 is provided in a plate shape having a front surface and a back surface.
  • a plurality of epitaxial stacks are provided in two or more, each of which can emit light of different wavelength bands. That is, a plurality of epitaxial stacks are provided, but each has the same or different energy bands.
  • the epitaxial stack on the substrate 11 is provided in three layers sequentially stacked, a plurality of epitaxial stacks from the front surface of the substrate 11, the third epitaxial stack 40, The second epitaxial stack 30 and the first epitaxial stack 20 are stacked in this order.
  • the substrate 11 may be formed of a light transmissive insulating material.
  • the meaning that the substrate 11 has “light transmittance” includes not only a transparent case that transmits all of the light, but also a translucent or partially transparent case, such as transmitting only part of the light.
  • the material of the substrate 11 may be provided as one of the growth substrates capable of growing the epitaxial stack, that is, the third epitaxial stack 40, provided directly above the substrate 11.
  • the substrate 11 may be a sapphire substrate.
  • the type of the substrate 11 is not limited thereto, and an epitaxial stack is provided on the top surface, and as long as it has light transmittance and insulation, it may be made of various transparent insulating materials in addition to the sapphire substrate.
  • the material of the substrate 11 includes glass, quartz, organic polymers, and organic/inorganic composite materials.
  • a wiring unit capable of providing a light emission signal and a common voltage to each epitaxial stack may be additionally disposed on the substrate 11.
  • the substrate 11 may be provided as a printed circuit board, or may be provided as a glass, silicon, quartz, organic polymer, or an organic/inorganic composite material formed of a wiring unit and/or a driving device as a composite substrate.
  • Each epitaxial stack emits light in a direction facing the front surface of the substrate 11. At this time, the light emitted from one epitaxial stack passes through the other epitaxial stack located in the optical path and proceeds in a direction toward the front surface of the substrate 11.
  • the first epitaxial stack 20 emits the first light L1
  • the second epitaxial stack 30 emits the second light L2
  • the third epitaxial stack ( 40) may emit the third light L3.
  • the first to third light (L1, L2, L3) may be the same light to each other or may be different light.
  • the first to third lights L1, L2, and L3 may be color light in a visible light wavelength band.
  • the first to third light may be light of different wavelength bands having a long wavelength sequentially. That is, the first to third light (L1, L2, L3) may have a different wavelength band, it may be a light of a long wavelength band having a lower energy from the first light (L1) to the third light (L3). .
  • the first light L1 may be blue light
  • the second light L2 may be green light
  • the third light L3 may be red light.
  • the first to third lights L1, L2, and L3 may be light of different wavelength bands sequentially having short wavelengths.
  • the first light L1 may be red light
  • the second light L2 may be green light
  • the third light L3 may be blue light.
  • the first to third lights L1, L2, and L3 may be light of different wavelength bands arranged in no order.
  • the first light L1 may be green light
  • the second light L2 may be blue light
  • the third light L3 may be red light.
  • An insulating layer 80 may be provided on the side surfaces of the epitaxial stacks, that is, the side surfaces of the first to third epitaxial stacks 20, 30 and 40.
  • the insulating layer 80 covers only the side surfaces of the epitaxial stacks, or in addition, covers a part of the upper surface of the epitaxial stacks located at the top of the epitaxial stacks.
  • the insulating film 80 has an opening exposing at least a portion of the top surface of the epitaxial stack located on the top of the epitaxial stacks.
  • the insulating film 80 may be made of a light non-transmissive material, and in this case, light directed from the epitaxial stack toward the side of the light emitted from each epitaxial stack may be reflected or absorbed by the insulating film 80.
  • the material of the insulating film 80 is not limited thereto, and may be made of, for example, a light-transmitting material, in which case the insulating film 80 exposes the top surface of the epitaxial stack located on the top of the epitaxial stacks. You may not.
  • each epitaxial stack may have an inclined shape with respect to one surface of the substrate 11.
  • the angle between the side surfaces of the first to third epitaxial stacks 20, 30, 40 and one surface of the substrate 11 is greater than 0 degrees and less than 90 degrees.
  • each epitaxial stack has a tapered shape at a predetermined angle, so that the light reflection effect by the insulating film 80 can be maximized.
  • each epitaxial stack is independently connected to signal lines for applying a light emission signal, and accordingly, each epitaxial stack is driven independently. Accordingly, various colors may be implemented as it is determined whether light is emitted from each epitaxial stack. In addition, since epitaxial stacks emitting light of different wavelengths are formed by overlapping each other, it is possible to form a small area.
  • Figure 2 is a cross-sectional view showing a light emitting laminate according to an embodiment of the present invention, each of the epitaxial stack is shown together with a wiring unit to be driven independently.
  • the insulating film is shown in the omitted state.
  • the third epitaxial stack 40 is provided on the substrate 11, the second on the third epitaxial stack 40
  • the second epitaxial stack 30 is provided with the adhesive layer 63 therebetween
  • the first epitaxial stack 20 is provided on the second epitaxial stack 30 with the first adhesive layer 61 therebetween.
  • the first and second adhesive layers 61 and 63 may be made of a non-conductive material and include a material having light transmittance.
  • the first and second adhesive layers 61 and 63 may be optically clear adhesive.
  • the materials constituting the first and second adhesive layers 61 and 63 are not limited as long as they are optically transparent and stably attach each epitaxial stack.
  • the third epitaxial stack 40 includes an n-type semiconductor layer 41, an active layer 43, and a p-type semiconductor layer 45 sequentially arranged from bottom to top.
  • the n-type semiconductor layer 41, the active layer 43, and the p-type semiconductor layer 45 of the third epitaxial stack 40 may include a semiconductor material emitting red light.
  • a third p-type contact electrode 45p is provided on the p-type semiconductor layer 45 of the third epitaxial stack 40.
  • the n-type semiconductor layer 41, the active layer 43, and the p-type semiconductor layer 45 may include a semiconductor material emitting red light.
  • semiconductor materials emitting red light include aluminum gallium arsenide (AlGaAs), gallium arsenide phosphide (GaAsP), aluminum gallium indium phosphide (AlGaInP), and gallium phosphide (gallium phosphide). GaP) and the like.
  • AlGaAs aluminum gallium arsenide
  • GaAsP gallium arsenide phosphide
  • AlGaInP aluminum gallium indium phosphide
  • gallium phosphide gallium phosphide
  • GaP gallium phosphide
  • the semiconductor material emitting red light is not limited thereto, and various other materials may be used.
  • the second epitaxial stack 30 includes a p-type semiconductor layer 35, an active layer 33, and an n-type semiconductor layer 31 sequentially arranged from bottom to top.
  • the p-type semiconductor layer 35, the active layer 33, and the n-type semiconductor layer 31 of the second epitaxial stack 30 may include a semiconductor material emitting green light.
  • a second p-type contact electrode 35p is provided below the p-type semiconductor layer 35 of the second epitaxial stack 30.
  • the p-type semiconductor layer 35, the active layer 33, and the n-type semiconductor layer 31 may include a semiconductor material emitting green light.
  • Materials emitting green light include indium gallium nitride (InGaN), gallium nitride (GaN), gallium phosphide (GaP), aluminum gallium indium phosphide (AlGaInP), and aluminum gallium phosphide (AlGaP).
  • the semiconductor material emitting green light is not limited thereto, and various other materials may be used.
  • the first epitaxial stack 20 includes a p-type semiconductor layer 25, an active layer 23, and an n-type semiconductor layer 21 sequentially arranged from bottom to top.
  • the p-type semiconductor layer 25, the active layer 23, and the n-type semiconductor layer 21 of the first epitaxial stack 20 may include a semiconductor material emitting blue light.
  • Materials emitting blue light may include gallium nitride (GaN), indium gallium nitride (InGaN), and zinc selenide (ZnSe).
  • GaN gallium nitride
  • InGaN indium gallium nitride
  • ZnSe zinc selenide
  • the semiconductor material emitting blue light is not limited thereto, and various other materials may be used.
  • a first p-type contact electrode 25p may be provided below the p-type semiconductor layer 25 of the first epitaxial stack 20.
  • a first n-type contact electrode 21n may be provided on the n-type semiconductor layer 21 of the first epitaxial stack 20.
  • the first n-type contact electrode 21n may be formed of an Au/Te alloy or an Au/Ge alloy.
  • the present invention is not limited thereto, and the first n-type contact electrode 21n may be formed of a single layer or a multi-layer metal.
  • various materials including metals such as Al, Ti, Cr, Ni, Au, Ag, Sn, W, Cu, or alloys of the first n-type contact electrode 21n may be used.
  • the n-type semiconductor layers 21, 31, 41 and p-type semiconductor layers 25, 35, 45 of the first to third epitaxial stacks 20, 30, 40 are each a single layer. Although illustrated, these layers may be multiple layers and may also include superlattice layers. In addition, the active layers of the first to third epitaxial stacks 20, 30, and 40 may include a single quantum well structure or a multi-quantum well structure.
  • the first to third p-type contact electrodes 25p, 35p, and 45p may be made of a transparent conductive material to transmit light.
  • the first to third p-type contact electrodes 25p, 35p, and 45p may be made of transparent conductive oxide (TCO), respectively.
  • the transparent conductive oxide may include tin oxide (SnO), indium oxide (InO 2 ), zinc oxide (ZnO), indium tin oxide (ITO), indium tin zinc oxide (ITZO), and the like.
  • a common wiring may be connected to the third p-type contact electrode 45p, the second p-type contact electrode 35p, and the first p-type contact electrode 25p.
  • the common wiring is a wiring to which a common voltage is applied.
  • light-emitting signal wirings may be connected to the n-type semiconductor layers 21, 31, and 41 of the first to third epitaxial stacks 20, 30, 40, respectively.
  • the light emitting signal wiring is connected to the n-type semiconductor layer 21 of the first epitaxial stack 20 through the first n-type contact electrode 21n.
  • the common voltage S C is applied to the first to third p-type contact electrodes 25p, 35p, and 45p through common wiring, and the first to third epitaxial stacks 20, 30,
  • the light emission signal is applied to the n-type semiconductor layers 21, 31, and 41 of 40) through the light emission signal wiring, so that light emission of the first to third epitaxial stacks 20, 30, 40 is controlled.
  • the light emission signals include the first to third light emission signals S B , S G , and S R corresponding to the first to third epitaxial stacks 20, 30 and 40, respectively.
  • the first emission signal S B is blue light
  • the second emission signal S G is green light
  • the third emission signal S R is a signal corresponding to emission of red light. Can be.
  • the first to third epitaxial stacks 20, 30 and 40 are driven according to the light emission signal applied to each epitaxial stack. That is, the first epitaxial stack 20 is driven according to the first emission signal S B , the second epitaxial stack 30 is driven according to the second emission signal S G , and the third epitaxial The stack 40 is driven according to the third light emission signal S R.
  • the first, second, and third light emission signals S B , S G , and S R are independently applied to the first to third epitaxial stacks 20, 30, 40, and as a result, the first The third to third epitaxial stacks 20, 30, and 40 are each driven independently.
  • the light emitting laminate may finally provide various colors and various amounts of light by a combination of first to third lights emitted upward from the first to third epitaxial stacks 20, 30 and 40.
  • a common voltage is provided to the p-type semiconductor layers 25, 35, and 45 of the first to third epitaxial stacks 20, 30, and 40, and the first to third epitaxial stacks 20, It has been described that the emission signals are applied to the n-type semiconductor layers 21, 31, and 41 of 30 and 40, but embodiments of the present invention are not limited thereto.
  • a common voltage is provided to the n-type semiconductor layers 21, 31, and 41 of the first to third epitaxial stacks 20, 30, and 40, and the first to third epitaxial stacks ( Light emitting signals may be provided to the p-type semiconductor layers 25, 35, and 45 of 20, 30, and 40.
  • the light emitting laminate according to an embodiment of the present invention having the above-described structure, in implementing color, does not implement different lights on different planes spaced apart from each other, but provides portions of different lights in overlapping regions It is possible to miniaturize and integrate the light emitting element.
  • the existing technology in order to realize full color, it is common to arrange light-emitting elements that implement different colors, for example, red, green, and blue light, to be spaced apart from each other on a plane. Therefore, in the existing technology, the area occupied by each light emitting element is not small.
  • full color can be realized in a significantly smaller area than the existing invention by providing a stacked body by overlapping a part of light emitting devices that embody different light in one region. Accordingly, it is possible to manufacture a high resolution device even in a small area.
  • the light-emitting stack having the above-described structure when epitaxial stacks emitting light of the same wavelength band are stacked, rather than epitaxial stacks emitting different wavelength bands, the light intensity of the light is variously controlled. The manufacture of the device is possible.
  • the structure is complicated and the manufacturing is also complicated by being manufactured by forming a separate contact part for each light emitting element, such as separately forming a separate completed element and connecting with a wire. It wasn't easy.
  • the light emitting laminate according to an embodiment of the present invention after sequentially stacking a plurality of epitaxial stacks on one substrate 11, a contact portion is formed and wiring is performed on a multilayer epitaxial stack through a minimal process. Connect wealth.
  • the light emitting device may include a wavelength pass filter to block the progress of light toward an epitaxial stack in which relatively short wavelength light emits long wavelength light.
  • the light emitting device may have various irregularities on the light exit surface.
  • the light emitting device may have an uneven portion formed on the top surface of at least one n-type semiconductor layer of the first to third epitaxial stacks 20, 30, and 40.
  • the uneven portions of each epitaxial stack may be selectively formed.
  • irregularities may be provided on the first epitaxial stack 20
  • irregularities may be provided on the first and third epitaxial stacks 20 and 40
  • the first to third epitaxials may be provided.
  • Uneven portions may be provided on the stacks 20, 30, and 40.
  • the uneven portion of each epitaxial stack may be provided on the n-type semiconductor layer corresponding to the light emitting surface of each epitaxial stack.
  • the concavo-convex portion is intended to increase light output efficiency, and may be provided in various forms such as a polygonal pyramid, a hemisphere, and a randomly arranged surface having roughness.
  • the uneven portion may be textured using various etching processes or may be formed using a patterned sapphire substrate.
  • the first to third light from the first to third epitaxial stacks 20, 30, and 40 may have a difference in intensity of light, and the difference in intensity is a difference in visibility.
  • the light emission efficiency can be improved by selectively forming irregularities on the light exit surfaces of the first to third epitaxial stacks 20, 30, and 40, and as a result, the difference in visibility between the first and third light Can be reduced.
  • the visibility may be lower than that of the green color, thereby reducing the difference in visibility through texturing the first epitaxial stack 20 and/or the third epitaxial stack 40. I can do it.
  • red light since the intensity of the light may be small because it is provided on the top of the light emitting element, the light efficiency may be increased by forming an uneven portion on the top surface.
  • the light emitting device having the above-described structure is a light emitting device capable of expressing various colors, it can be employed as a pixel in a display device.
  • a light emitting element having the above-described structure is used as a component of a display device.
  • FIG. 3 is a plan view of a display device according to an exemplary embodiment of the present invention
  • FIG. 4 is an enlarged plan view showing a portion P1 of FIG. 3.
  • the display device 100 displays arbitrary visual information, for example, text, video, photos, two-dimensional or three-dimensional images.
  • the display device 100 includes bars, which may be provided in various shapes, a closed polygon including a straight side such as a rectangle, and a circle, ellipse, etc. including curved sides, and straight and curved sides. It can be provided in a variety of shapes, such as semi-circle, semi-ellipse. In one embodiment of the present invention, it is shown that the display device is provided in a rectangular shape.
  • the display device 100 has a plurality of pixels 110 displaying an image.
  • Each of the pixels 110 is a minimum unit for displaying an image.
  • Each pixel 110 includes a light emitting device having the above-described structure, and may emit white light and/or color light.
  • each pixel includes a first pixel 110 R emitting red light, a second pixel 110 G emitting green light, and a third pixel 110 B emitting blue light ).
  • the first to third pixels 110 R , 110 G , and 110 B may respectively correspond to the third epitaxial stack, the second epitaxial stack, and the first epitaxial stack 40, 30, 20 of the light emitting device described above. Can be.
  • the light emitted from the first to third pixels 110 R , 110 G , and 110 B is not limited thereto, and at least two pixels emit light of the same color, or emit different light, respectively.
  • Light of a color different from the above-described color may be emitted, such as magenta and cyan.
  • the pixels 110 are arranged in a row shape.
  • the meaning that the pixels 110 are arranged in a row column shape does not only mean that the pixels 110 are arranged exactly in a row along a row or column, but is arranged in a zigzag shape as a whole. Details such as arrangement can be changed.
  • FIG. 5 is a structural diagram illustrating a display device according to an exemplary embodiment of the present invention.
  • the display device 100 includes a timing control unit 350, a scan driving unit 310, a data driving unit 330, a wiring unit, and pixels.
  • a timing control unit 350 a scan driving unit 310, a data driving unit 330, a wiring unit, and pixels.
  • each pixel is individually connected to the scan driver 310, the data driver 330, etc. through a wiring unit.
  • the timing control unit 350 receives various control signals and image data necessary for driving the display device from the outside (for example, a system for transmitting image data).
  • the timing controller 350 rearranges the received image data and transmits the received image data to the data driver 330.
  • the timing control unit 350 generates scan control signals and data control signals necessary for driving the scan driver 310 and the data driver 330, and scan scan units and data control signals are generated respectively. 310) and the data driver 330.
  • the scan driver 310 receives a scan control signal from the timing controller 350 and generates a scan signal in response thereto.
  • the data driver 330 receives data control signals and image data from the timing controller 350 and generates data signals corresponding thereto.
  • the wiring unit includes a plurality of signal wirings. Specifically, the wiring unit includes scan wirings 130 connecting the scan driver 310 and the pixels, and data wirings 120 connecting the data driver 330 and the pixels.
  • the scan wiring 130 may be connected to each pixel, and the scan wiring corresponding to each pixel is indicated by first to third scan wirings 130 R , 130 G , 130 B (hereinafter referred to as 130).
  • the wiring unit further includes wirings connecting the timing control unit 350 and the scan driving unit 310, the timing control unit 350 and the data driving unit 330, or other components, and transmitting a corresponding signal.
  • the scan lines 130 provide scan signals generated by the scan driver 310 to pixels.
  • the data signal generated by the data driver 330 is output to the data lines 120.
  • the pixels are connected to scan lines 130 and data lines 120.
  • the pixels selectively emit light in response to the data signal input from the data lines 120 when the scan signal is supplied from the scan lines 130. For example, during each frame period, each pixel emits light with a luminance corresponding to the input data signal. Pixels supplied with a data signal corresponding to black luminance display black by non-emission during the corresponding frame period.
  • the pixels may be driven passively or actively.
  • the display device When the display device is driven in an active type, the display device may be driven by receiving first and second pixel power in addition to the scan signal and the data signal.
  • FIG. 6 is a circuit diagram showing one pixel, and is a circuit diagram showing an example of pixels constituting a passive display device.
  • the pixel may be one of the pixels, for example, one of a red pixel, a green pixel, and a blue pixel.
  • the first pixel 110 R is displayed. Since the second and third pixels can also be driven in substantially the same way as the first pixel, a description of the circuit diagrams of the second and third pixels is omitted.
  • the first pixel 110 R includes a light emitting device 150 connected between the scan wiring 130 and the data wiring 120.
  • the light emitting device 150 corresponds to the first epitaxial stack 20.
  • the first epitaxial stack 20 emits light with a luminance corresponding to the magnitude of the applied voltage when a voltage equal to or greater than a threshold voltage is applied between the p-type semiconductor layer and the n-type semiconductor layer. That is, light emission of the first pixel 110 R may be controlled by adjusting the voltage of the scan signal applied to the first scan line 130 R and/or the data signal applied to the data line 120.
  • FIG. 7 is a circuit diagram illustrating a first pixel, and is a circuit diagram showing an example of pixels constituting an active type display device.
  • the first pixel 110 R may be driven by receiving first and second pixel power sources ELVDD and ELVSS in addition to the scan signal and the data signal.
  • the first pixel 110 R includes a light emitting device 150 and a transistor unit connected thereto.
  • the light emitting device 150 corresponds to the first epitaxial stack 20, and the p-type semiconductor layer of the light emitting device 150 is connected to the first pixel power supply ELVDD via the transistor unit, and the n-type semiconductor layer is It can be connected to the 2 pixel power supply ELVSS.
  • the first pixel power ELVDD and the second pixel power ELVSS may have different potentials.
  • the second pixel power ELVSS may have a potential lower than or equal to the threshold voltage of the light emitting device than the potential of the first pixel power ELVDD.
  • Each of these light emitting elements emits light with a luminance corresponding to the driving current controlled by the transistor unit.
  • the transistor unit includes first and second transistors M1 and M2 and a storage capacitor Cst.
  • the structure of the transistor unit is not limited to the embodiment illustrated in FIG. 7.
  • the source electrode of the first transistor M1 (the switching transistor) is connected to the data line 120, and the drain electrode is connected to the first node N1.
  • the gate electrode of the first transistor is connected to the first scan wiring 130 R.
  • the first transistor is turned on when a scan signal of a voltage at which the first transistor M1 can be turned on is supplied from the first scan wiring 130 R , so that the data wiring 120 and the first node are turned on. (N1) is electrically connected. At this time, the data signal of the corresponding frame is supplied to the data line 120, and accordingly, the data signal is transmitted to the first node N1.
  • the data signal transmitted to the first node N1 is charged in the storage capacitor Cst.
  • the source electrode of the second transistor M2 (the driving transistor) is connected to the first pixel power supply ELVDD, and the drain electrode is connected to the n-type semiconductor layer of the light emitting element.
  • the gate electrode of the second transistor M2 is connected to the first node N1.
  • the second transistor M2 controls the amount of driving current supplied to the light emitting device in response to the voltage of the first node N1.
  • One electrode of the storage capacitor Cst is connected to the first pixel power supply ELVDD, and the other electrode is connected to the first node N1.
  • the storage capacitor Cst charges the voltage corresponding to the data signal supplied to the first node N1 and maintains the charged voltage until the data signal of the next frame is supplied.
  • FIG. 7 shows a transistor part including two transistors.
  • the present invention is not limited to this, and the structure of the transistor unit may be variously changed.
  • the transistor unit may include more transistors or capacitors.
  • the specific structures of the first and second transistors, the storage capacitor, and the wirings are not illustrated in this embodiment, the first and second transistors, the storage capacitor, and the wirings implement a circuit according to an embodiment of the present invention. It may be provided in various forms within the limits.
  • the above-described pixel may be implemented in various structures within the limits that do not depart from the concept of the present invention, and may be specifically implemented in the following package structure.
  • a passive matrix type pixel is implemented as a package will be described as an example.
  • FIG. 8A is a plan view showing a light emitting device package according to an embodiment of the present invention
  • FIG. 8B is a cross-sectional view taken along line A-A' in FIG. 8A.
  • the device is shown in a simplified form, and the first to fourth bump electrodes, which will be described later, are also simplified to be formed on a flat light emitting device.
  • the light emitting device is shown as having a flat top surface, it may be a structure having a step and/or a slope on the top surface, and a specific configuration of the light emitting structure is shown in FIGS. 9A to 9C.
  • a light emitting device package according to an embodiment of the present invention includes a base substrate 91, outer electrodes provided on the base substrate 91, and light emitting elements provided on the base substrate 91 ( 10UT), and connection electrodes connecting the light emitting device 10UT and the external electrodes.
  • the base substrate 91 supports the light emitting structure 10 and the substrate 11 as a whole, and is for connecting the light emitting structure 10 with an external device.
  • the base substrate 91 may be provided in a square plate shape.
  • the base substrate 91 is located at the center of the base substrate 91 and may have a first recessed portion OP1 recessed in a lower surface direction from the top surface.
  • the first concave portion OP1 may be defined by a bottom surface and side walls formed by removing a portion of the base substrate 91.
  • the first concave portion OP1 is formed to correspond to the shape and size of the light emitting element 10UT, particularly the shape and size of the substrate 11 of the light emitting element 10UT, so that the light emitting element 10UT is the base substrate 91
  • the size of the substrate 11 may be substantially the same as or slightly larger than that of the first concave portion OP1.
  • the light emitting device 10UT and the first concave portion OP1 have a rectangular shape when viewed on a plane.
  • the light emitting device 10UT includes a substrate 11 and a light emitting structure 10.
  • the light emitting structure 10 includes the above-described epitaxial stacks and bump electrodes connected to the epitaxial stacks.
  • the bump electrodes are electrically connected to the epitaxial stacks, but at least a portion is disposed on the substrate 11.
  • bump electrodes may be provided at each corner of each substrate 11 of the light emitting device 10UT, and bump electrodes adjacent to each other may be spaced apart from each other.
  • the bump electrodes may include first to fourth bump electrodes (20bp, 30bp, 40bp, 50bp) provided at each corner side of the square.
  • the first to fourth bump electrodes 20bp, 30bp, 40bp, 50bp are provided so as not to overlap with the light emission area EA.
  • the electrical connection relationship between each epitaxial stack and the first to fourth bump electrodes (20bp, 30bp, 40bp, 50bp) will be described later.
  • a portion of the light emitting device 10UT may be embedded in the base substrate 91 in the plate-shaped base substrate 91.
  • the substrate 11 of the light emitting device 10UT is disposed in the first recess OP1 of the base substrate 91. Accordingly, the back and side surfaces of the substrate 11 are surrounded by the base substrate 91.
  • the thickness H1 of the substrate 11 and the depth H2 of the first concave portion OP1 of the base substrate 91 may have substantially the same value. Since the thickness H1 of the substrate 11 and the depth H2 of the first concave portion OP1 are substantially the same, the upper surface of the substrate 11 and the upper surface of the base substrate 91 are to be disposed on the same plane. Can.
  • an adhesive (not shown) may be provided between the substrate 11 and the base substrate 91 of the light emitting element 10UT, and the light emitting element 10UT and the base substrate 91 are firmly adhered to each other by the adhesive.
  • the thickness of the substrate 11 can be set in consideration of the thickness of the adhesive. For example, even if an adhesive is provided, the thickness of the substrate 11 may be set smaller than when no adhesive is provided so that the upper surface of the substrate 11 and the upper surface of the base substrate 91 coincide with each other.
  • the adhesive various materials such as acrylic polymer, nitrile polymer, silicone rubber, butyl rubber, styrene block copolymer, vinyl ether polymer, urethane polymer, and epoxy polymer can be used.
  • the adhesive may be optically transparent, but may be made of white, black, or other colors.
  • the color of the adhesive may be made of a material that reflects light in the upper direction so that this light from the light emitting device 10UT can travel in the upper direction as much as possible, or may be made of a material that absorbs or blocks light to block light in the lower direction.
  • the adhesive may include a phosphor therein to increase the extraction efficiency of light in the upper direction.
  • the phosphor may be used as a light conversion layer that converts light from the light emitting element 10UT into light in a wavelength band of light required by the user.
  • outside electrodes are provided on the base substrate 91.
  • the outer electrodes are wirings to be connected to external devices.
  • the outer electrodes may be provided in a number corresponding to a component that needs to be electrically connected to the light emitting device 10UT. Additional wires may be further connected to the outer electrodes, and additional wires may be electrically connected to an external device.
  • the outer electrodes can be provided in various positions in various shapes.
  • the outer electrodes may be provided at each corner of the base substrate 91 when the base substrate 91 is provided in a square shape, and outer electrodes adjacent to each other may be spaced apart from each other.
  • the outer electrodes are not provided at a position where the first concave portion OP1 is formed, and are provided as a chamfer with one side removed at a position where the first concave portion OP1 is formed.
  • the outer electrodes may include first to fourth outer electrodes 20FL, 30FL, 40FL, and 50FL.
  • the first to fourth outer electrodes 20FL, 30FL, 40FL, and 50FL are provided at positions adjacent to each other so as to be connected to the first to fourth bump electrodes 20bp, 30bp, 40bp, 50bp, respectively. That is, the first outer electrode 20FL is adjacent to the first bump electrode 20bp, the second outer electrode 30FL is adjacent to the second bump electrode 30bp, and the third outer electrode 40FL is In a position adjacent to the third bump electrode 40bp, the fourth outer electrode 50FL is provided in a position adjacent to the fourth bump electrode 50bp.
  • the first to fourth outer electrodes 20FL, 30FL, 40FL, 50FL and the first to fourth bump electrodes 20bp, 30bp, 40bp, 50bp are substantially coplanar with each other. Phase.
  • the height difference is not so large that it may be provided to the extent that it is approximately coplanar.
  • the first insulating member 93 is provided on the base substrate 91.
  • the first insulating member 93 is provided on the base substrate 91 except for the first concave portion OP1.
  • the first insulating member 93 is formed of the first to fourth outer electrodes 20FL, 30FL, 40FL, and 50FL in a region adjacent to the region where the first to fourth bump electrodes 20bp, 30bp, 40bp, and 50bp are formed. It has second recesses OP2 exposing a part.
  • Each second concave portion OP2 may be defined by a side wall formed by removing a portion of the first insulating member 93 and an upper surface of the exposed outer electrodes.
  • the second concave portions OP2 have an upper shape of the first insulating member 93 and an open shape toward bump electrodes corresponding to the exposed outer electrodes.
  • the second concave portion of the second concave portions OP2 exposing the first outer electrode 20FL has an upper shape of the first insulating member 93 and an open shape toward the first bump electrode 20bp.
  • the second insulating member 90 is provided on the light emitting device 10UT.
  • the second insulating member 90 exposes a portion of the first to fourth bump electrodes 20bp, 30bp, 40bp, 50bp in an area adjacent to the first to fourth outer electrodes 20FL, 30FL, 40FL, and 50FL.
  • Each third concave portion OP3 has an upward shape of the second insulating member 90 and an open shape toward outer electrodes corresponding to the exposed bump electrodes.
  • the third concave portion of the third concave portions OP3 exposing the third bump electrode 40bp has an upper direction of the second insulating member 90 and an open shape toward the second outer electrode 30FL.
  • the second insulating member 90 is provided on the light emitting device 10UT except for the light exit area EA.
  • the second insulating member 90 has an opening OP that exposes an upper surface of the epitaxial stack located at the top end of the epitaxial stacks, and a portion exposed by the opening OP is a light emission area EA ).
  • the light exit area EA may be circular.
  • the shape of the light exit area EA is not limited thereto, and may be any one of various shapes, for example, a polygon, a closed shape formed of at least one straight line and a curved line, or a closed shape formed of a curved line.
  • connection electrodes connecting the outer electrodes and the bump electrodes are provided on the outer electrodes and the bump electrodes exposed by the second and third recesses OP2 and OP3.
  • the connection electrodes may include first to fourth connection electrodes 20ce, 30ce, 40ce, and 50ce, and electrically connect corresponding outer electrodes and bump electrodes, respectively.
  • the first to fourth outer electrodes 20FL, 30FL, 40FL, 50FL and the first to fourth bump electrodes 20bp, 30bp, 40bp, 50bp the first to fourth outer electrodes ( 20FL, 30FL, 40FL, 50FL) and first to fourth connecting electrodes (20ce, 30ce, 40ce, 50ce) for connecting the first to fourth bump electrodes (20bp, 30bp, 40bp, 50bp) one-to-one respectively.
  • the first connection electrode 20ce is provided at a portion of the second and third recesses OP2 and OP3 where the first outer electrode 20FL and the first bump electrode 20bp are exposed.
  • a first connection electrode 20ce integrally provided on the first outer electrode 20FL and the first bump electrode 20bp is provided, so that the first outer electrode 20FL and the first bump electrode 20bp are connected to each other.
  • the second connection electrode 30ce is provided on a portion of the second and third recesses OP2 and OP3 where the second outer electrode 30FL and the second bump electrode 30bp are exposed.
  • a second connecting electrode 30ce integrally provided on the second outer electrode 30FL and the second bump electrode 30bp is provided, so that the second outer electrode 30FL and the second bump electrode 30bp are connected to each other.
  • the third outer electrode 40FL and the third bump electrode 40bp are connected to each other through the third connecting electrode 40ce, and the fourth outer electrode 50FL through the fourth connecting electrode 50ce.
  • the fourth bump electrode (50bp) is connected to each other.
  • the first to fourth bump electrodes (20bp, 30bp, 40bp, 50bp) and the first to fourth outer electrodes 20FL, 30FL, 40FL, 50FL are first to first
  • the four connecting electrodes 20ce, 30ce, 40ce, and 50ce may be disposed on substantially the same plane as each other so as to be stably connected.
  • all of the first to fourth bump electrodes 20bp, 30bp, 40bp, 50bp and the first to fourth outer electrodes 20FL, 30FL, 40FL, 50FL need not be coplanar.
  • bump electrodes (20bp, 30bp, 40bp, 50bp) and first to fourth outer electrodes 20FL, 30FL, 40FL, and 50FL may have bump electrodes and outer electrodes adjacent to each other on the same plane.
  • Conductive material for the connecting electrodes is formed on the bump electrodes and the outer electrodes exposed through the second and third openings OP2 and OP3 through printing such as a silk screen, and the connecting electrodes are formed by curing the conductive material. This is because the adhesive force of the connecting electrodes may be weakened when the heights of the bump electrodes and the outer electrodes adjacent to each other are different.
  • the first to fourth bump electrodes (20bp, 30bp, 40bp, 50bp) and the first to fourth outer electrodes 20FL, 30FL, 40FL, 50FL are light emission regions (EA ) And are connected by the first to fourth connecting electrodes 20ce, 30ce, 40ce, and 50ce in the outer portion except for the light exit area EA so as not to overlap. That is, the first to fourth connection electrodes 20ce, 30ce, 40ce, and 50ce do not overlap the light emission area EA.
  • the cover member 95 may be filled in the second and third recesses OP3 provided with connection electrodes. In addition, the cover member 95 may be filled in the space between the first concave portion OP1 and the light emitting element 10UT.
  • At least one of the base substrate 91, the first insulating member 93, the second insulating member 90, or the cover member 95 may be made of a light blocking material.
  • a light blocking material By mixing at least one of the base substrate 91, the first insulating member 93, the second insulating member 90, or the cover member 95 with a light blocking material, mixing of light between two adjacent light emitting device packages It can also prevent.
  • the light emitted from each light emitting device package is maximized in the progress of light in the direction toward the front of the base substrate 91, and other directions, for example, the direction toward the side of the base substrate 91 However, the progress of light in the direction toward the rear is prevented as much as possible.
  • the base substrate 91, the first insulating member 93, the second insulating member 90, and the cover member 95 may all be made of a light blocking material.
  • the first insulating member 93, the second insulating member 90, or the cover member 95 on the base substrate 91, an effect of increasing the rigidity of the light emitting device package can be obtained.
  • the cover member 95 the inner space formed in the first concave portion OP1, the second concave portion OP2, and the third concave portion OP3 can be filled and hardened, thereby making the base substrate 91 , It may be effective to increase the adhesion between the first insulating member 93, the second insulating member 95, and the cover member 95. Accordingly, the rigidity of the entire light emitting device package is further increased.
  • At least one of the first insulating member 93, the second insulating member 90, or the cover member 95 may be made of an organic polymer material, , The material is not limited.
  • the outer electrodes may be formed outside the light emitting device 10UT, with a larger area than the bump electrodes of the light emitting device 10UT, and then directly or separately wire to the outer electrodes. External devices can be easily connected through them.
  • the first to third emission signal wires providing a light emission signal and a common wiring providing a common voltage may be connected to the light emitting device 10UT.
  • the first to third emission signal wirings may correspond to the first to third scan wirings
  • the common wiring may correspond to data wirings, respectively.
  • a part of the first insulating member 93 may be removed to form a separate opening for connection with the separate wires.
  • the first to fourth bump electrodes 20bp, 30bp, 40bp, and 50bp may be provided in an area near the edge of the light emitting device 10UT, in particular, at a corner portion of the light emitting device 10UT.
  • the fourth outer electrodes 20FL, 30FL, 40FL, and 50FL so as to secure the light emission area EA while directly external wiring to the first to fourth bump electrodes 20bp, 30bp, 40bp, 50bp The possibility of disconnection is reduced than when connecting.
  • the light emitting device mounted on the base substrate emits light in a direction toward the front surface of the base substrate. Accordingly, in the light emitting device package according to an embodiment of the present invention, unlike the conventional invention in which light is emitted in a direction toward the rear surface of the base substrate, light emitted from the light emitting device is directly emitted in an upward direction without passing through the base substrate. do. Accordingly, the emission efficiency of light emitted from the light emitting element increases.
  • the base substrate is made of a light blocking material, for example, a black color material, color mixing between light emitting elements adjacent to each other is reduced, and contrast can be improved.
  • the light emitting device package according to an embodiment of the present invention is provided in a form in which a light emitting device is mounted on a base substrate, and thus, when the light emitting device is defective, repair is easy.
  • a light emitting element having a thickness substantially equal to the depth of the first recess is disposed into the first recess of the base substrate. Accordingly, the upper surface of the base substrate and the upper surface of the light emitting element are substantially located on the same plane, and connection electrodes are formed on the upper surface of the light emitting element and the upper surface of the base substrate (that is, on the same plane). If the light emitting element is defective, after applying a laser or the like to these connecting electrodes, the light emitting element can be easily picked up and removed from the first recess.
  • the light emitting device emits light in a direction in which the front faces, not in a direction in which the rear face of the base substrate faces.
  • a substrate is provided on a side in contact with the base substrate, and the light emitting structure is spaced apart from the base substrate with the substrate interposed therebetween.
  • the defective light emitting device may be separated from the bottom by pressing the eject pin in an upward direction.
  • the light emitting device is used as an eject pin.
  • the light emitting device may be implemented in various forms.
  • 9A is a plan view showing one light emitting device according to an embodiment of the present invention
  • FIGS. 9B and 9C are cross-sectional views taken along lines A-A' and B-B' of FIG. 9A, respectively.
  • a light emitting device has a light emission area in which a plurality of epitaxial stacks are stacked when viewed in a plan view.
  • the stacked structure may vary depending on which polarity of the semiconductor layer of each of the first to third epitaxial stacks 20, 30, 40 is applied to a common voltage.
  • a common voltage is applied to the p-type semiconductor layer will be described as an example.
  • the plurality of epitaxial stacks includes a third epitaxial stack 40, a second epitaxial stack 30, and a first epitaxial stack 20 stacked on the substrate 11.
  • Each of the first to third epitaxial stacks 20, 30, and 40 includes a p-type semiconductor layer, an active layer provided on the p-type semiconductor layer, and an n-type semiconductor layer provided on the active layer. That is, the first epitaxial stack 20 is provided on the first p-type semiconductor layer 25, the first active layer 23 provided on the first p-type semiconductor layer 25, and the first active layer 23 And a first n-type semiconductor layer 21.
  • the second epitaxial stack 30 includes the second p-type semiconductor layer 35, the second active layer 33 provided on the second p-type semiconductor layer 35, and the second active layer 33 provided on the second epitaxial stack 30. and an n-type semiconductor layer 31.
  • the third epitaxial stack 40 includes a third n-type semiconductor layer 41, a third active layer 43 provided on the third n-type semiconductor layer 41, and a third provided on the third active layer 43. and a p-type semiconductor layer 45.
  • a third p-type contact electrode 45p in direct contact with the third p-type semiconductor layer 45, a second adhesive 63, and 2 p-type contact electrodes 35p are sequentially provided.
  • the second p-type contact electrode 35p directly contacts the second p-type semiconductor layer 35 of the second epitaxial stack 30.
  • the first adhesive layer 61 and the first p-type contact electrode 25p are sequentially provided on the second n-type semiconductor layer 31 of the second epitaxial stack 30.
  • the first p-type contact electrode 25p directly contacts the first p-type semiconductor layer 25 of the first epitaxial stack 20.
  • the first n-type contact electrode 21n is provided on the first n-type semiconductor layer 21 of the first epitaxial stack 20.
  • a single layer or a multilayer insulating film is provided on the substrate 11 on which the first to third epitaxial stacks 20, 30, and 40 are stacked.
  • a portion of the first and third epitaxial stacks 20, 30, 40 is covered with a portion of the side and upper surfaces of the first to third epitaxial stacks 20, 30, 40.
  • the first insulating film 81 and the second insulating film 83 are provided.
  • the first and/or second insulating films 81 and 83 may be made of various organic/inorganic insulating materials, and the material or shape is not limited.
  • the first and/or second insulating layers 81 and 83 may be provided as a distributed Bragg reflector (DBR).
  • DBR distributed Bragg reflector
  • first and/or second insulating films 81 and 83 may be black organic polymer films.
  • a floating metal reflective film may be further provided on the first and/or second insulating films 81 and 83.
  • the insulating film may be formed by depositing two or more insulating films having different refractive indices.
  • the pixel is provided with a contact portion for connecting the wiring portion to the first to third epitaxial stacks 20, 30, and 40.
  • the contact unit 20C for providing a light emission signal to the first epitaxial stack 20, the second contact unit 30C for providing a light emission signal to the second epitaxial stack 30, 30C
  • a third contact portion 40C for providing a light emission signal to the epitaxial stack 40 and a fourth contact portion 50C for applying a common voltage to the first to third epitaxial stacks 20, 30, 40 It includes.
  • the first to fourth contact portions 20C, 30C, 40C, and 50C may be provided in various positions when viewed on a plane.
  • the first to fourth contact portions 20C, 30C, 40C, and 50C may be disposed in regions corresponding to each corner of the square. have. At this time, the contact portion may not overlap the light exit area.
  • the positions of the first to fourth contact portions 20C, 30C, 40C, and 50C are not limited thereto, and may be variously changed according to the shape of the light emitting device.
  • the first to fourth contact portions 20C, 30C, 40C, and 50C include first to fourth pads 20pd, 30pd, 40pd, 50pd, and first to fourth bump electrodes 20b, 30bp, 40bp, respectively. 50bp).
  • Each of the first to fourth pads 20pd, 30pd, 40pd, and 50pd is insulated from each other.
  • Each of the first to fourth bump electrodes (20bp, 30bp, 40bp, 50bp) is isolated from each other.
  • a portion of each of the first to fourth bump electrodes 20bp, 30bp, 40bp, and 50bp may be formed across the edges of the first to third epitaxial stacks 20, 30, 40, and the first to fourth The 3 epitaxial stacks 20, 30, and 40 may extend outside and be provided directly on the substrate.
  • the first to fourth bump electrodes 20 bp, 30 bp, 40 bp, and 50 bp are first to third epitaxial. It may cover at least some of the side surfaces of the active layers 23, 33, 43 of the stacks (20, 30, 40).
  • the first to third epitaxial stacks 20, 30, by covering the at least some of the side surfaces of the first to third epitaxial stacks by the first to fourth bump electrodes 20bp, 30bp, 40bp, 50bp. Heat generated from 40) can be easily discharged through the first to fourth bump electrodes (20bp, 30bp, 40bp, 50bp). As such, the deterioration of the first to third epitaxial stacks 20, 30, and 40 may be reduced due to the heat dissipation effect of the first to fourth bump electrodes 20bp, 30bp, 40bp, 50bp.
  • the first contact portion 20C includes a first pad 20pd and a first bump electrode 20bp electrically connected to each other.
  • the first pad 20pd is the first n of the first epitaxial stack 20. It is provided on the type contact electrode 21n and is connected to the first n-type contact electrode 21n through the first contact hole 20CH provided in the first insulating film 81. At least a portion of the first bump electrode 20bp overlaps the first pad 20pd.
  • the first bump electrode 20bp is connected to the first pad 20pd through the first through hole 20ct with the second insulating layer 83 interposed therebetween in the region overlapping the first pad 20pd.
  • first pad 20pd and the first bump electrode 20bp are provided in the same shape with each other so that they can completely overlap.
  • the shapes of the first pad 20pd and the first bump electrode 20bp are not limited thereto, and may have different shapes and sizes.
  • the second contact portion 30C includes a second pad 30pd and a second bump electrode 30bp electrically connected to each other.
  • the second pad 30pd is provided on the second n-type semiconductor layer 31 of the second epitaxial stack 30, and the second n through the second contact hole 30CH formed in the first insulating layer 81. It is connected to the type semiconductor layer 31. At least a portion of the second bump electrode 30bp overlaps the second pad 30pd.
  • the second bump electrode 30bp is connected to the second pad 30pd through the second through hole 30ct with the second insulating layer 83 interposed therebetween in the region overlapping the second pad 30pd.
  • the third contact portion 40C includes a third pad 40pd and a third bump electrode 40bp electrically connected to each other.
  • the third pad 40pd is provided on the third n-type semiconductor layer 41 of the third epitaxial stack 40, and the third n through the third contact hole 40CH formed in the first insulating layer 81. It is connected to the type semiconductor layer 41. At least a portion of the third bump electrode 40bp overlaps the third pad 40pd.
  • the third bump electrode 40bp is connected to the third pad 40pd through the third through hole 40ct with the second insulating layer 83 interposed therebetween in the region overlapping the third pad 40pd.
  • the fourth contact portion 50C includes a fourth pad 50pd and a fourth bump electrode 50bp electrically connected to each other.
  • the fourth pad 50pd is the first sub-contact hole 50CHa provided on the first to third p-type contact electrodes 21p, 31p, and 41p of the first to third epitaxial stacks 20, 30, and 40.
  • second sub-contact holes 50CHb to the first to third p-type semiconductor layers 25, 35, and 45 of the first to third epitaxial stacks 40, respectively.
  • the fourth pad 50pd is connected to the first p-type contact electrode 25p through the first sub-contact hole 50CHa provided on the first p-type contact electrode 25p, and the second and second The second and third p-type contact electrodes 35p and 45p are simultaneously connected through the second sub contact hole 50CHb provided on the 3 p-type contact electrodes 35p and 45p.
  • the second and third p-type contact electrodes through one second sub-contact hole (50CHb) instead of the process of individually forming contact holes in the second and third p-type contact electrodes (35p, 45p) Since it can be connected to the fields (35p, 45p) at the same time, not only the manufacturing process of the light emitting device is simplified, but also the area occupied by the contact holes in the device can be reduced. At least a portion of the fourth bump electrode 50bp overlaps the fourth pad 50pd. The fourth bump electrode 50bp is connected to the fourth pad 50pd through the fourth through hole 50ct with the second insulating layer 83 interposed therebetween in the region overlapping the fourth pad 50pd.
  • the first to fourth bump electrodes (20bp, 30bp, 40bp, 50bp) are extended to the outside of the first to third epitaxial stacks 20, 30, 40 of the light emitting structure. It is provided and is disposed directly on the substrate in a region that does not overlap with the first to third epitaxial stacks 20, 30, and 40 when viewed in plan view.
  • the first to fourth bump electrodes (20bp, 30bp, 40bp, 50bp) may be provided with the same shape and area when viewed on a plane, but their shape and area are not limited thereto, and various It can have a shape and an area.
  • first to fourth bump electrodes 20bp, 30bp, 40bp, and 50bp is formed directly on the substrate 11 and is disposed on the same plane as the substrate 11 To the fourth outer electrodes 20FL, 20FL, 40FL, 50FL.
  • the positions of the first to fourth bump electrodes 20bp, 30bp, 40bp, 50bp are not limited thereto, and the first to third epitaxial stacks 20, 30, and 40 are not on the substrate 11. Some of them may be disposed on at least one of them.
  • FIG. 10 illustrates a light emitting device package according to another embodiment of the present invention, and is a cross-sectional view corresponding to line A-A' in FIG. 8A.
  • 11A is a plan view showing one light emitting device corresponding to FIG. 10, and
  • FIGS. 11B and 11C are cross-sectional views taken along lines A-A' and B-B' of FIG. 11A, respectively.
  • some of the bump electrodes may be provided on the light emitting structure.
  • the first to fourth bump electrodes 20bp, 30bp, 40bp, and 50bp may be formed on the third epitaxial stack 40.
  • the structures of the first to third epitaxial stacks 20, 30, 40, and the first to fourth pad electrodes 20pd, 30pd, 40pd are substantially the same as the above-described embodiments.
  • the positions of the first to fourth bump electrodes 20bp, 30bp, 40bp, and 50bp may be formed differently.
  • the first to fourth bump electrodes (20bp, 30bp, 40bp, 50bp) extend outside the light emitting structure, and the first to fourth bump electrodes (20bp, 30bp, 40bp, 50bp) A portion of the substrate 11 is also provided directly above, but in this embodiment, the first to fourth bump electrodes 20bp, 30bp, 40bp, and 50bp are all provided on the light emitting structures. In this case, the first to fourth bump electrodes 20bp, 30bp, 40bp, and 50bp are arranged at a higher position than when provided directly on the substrate 11.
  • the outer electrodes and the bump electrodes have substantially the same height in order to easily connect the outer electrodes and the bump electrodes using the connecting electrodes. Accordingly, as in this embodiment, when the bump electrodes are provided on any one of the epitaxial stacks, not on the substrate 11, the plane provided with the bump electrodes is substantially the same plane as the plane provided with the outer electrodes. 1
  • the depth of the recess (OP1) can be adjusted. For example, the thickness H1 of the substrate 11 is formed smaller than the depth H2 of the first recess. The depth of the first recess OP1 may be set to a value greater than the thickness H1 of the substrate 11 in consideration of the positions of epitaxial stacks provided with bump electrodes.
  • the light emitting device package having the above-described structure may be manufactured in a form of preparing a base substrate on which outer electrodes are formed, a light emitting device, and disposing the light emitting device on a base substrate, and then electrically connecting the outer electrodes and the light emitting device.
  • the bar will be described in detail with reference to the drawings.
  • FIGS. 12A, 13A, 14A, and 15A are plan views illustrating a method of manufacturing a light emitting device package
  • FIGS. 12B, 13B, 14B, and 15B to 15D are FIGS. 12A, 13A, 14A, and And cross-sectional views corresponding to the top view of FIG. 15A.
  • a light emitting device 10UT is prepared.
  • a light emitting device (UT) is manufactured by forming a light emitting structure on a substrate according to the processes disclosed below.
  • the light emitting structure 10 sequentially forms a third epitaxial stack, a second epitaxial stack, and a first epitaxial stack on the substrate 11, and photolithography the first epitaxial stack to the third epitaxial stack After sequentially patterning, it may be manufactured through a process of forming first to fourth pad electrodes and first to fourth bump electrodes (20bp, 30bp, 40bp, 50bp).
  • a second insulating member 90 is formed on the light emitting structure 10, and a portion of the first to fourth bump electrodes 20bp, 30bp, 40bp, and 50bp is formed in the second insulating member 90 and the light emission region EA ), a third recess OP3 and an opening OP are formed.
  • the base substrate 91 is prepared separately from the light emitting device 10UT, and the first to fourth outer electrodes 20FL, 30FL, 40FL, and 50FL on the base substrate 91 are prepared. This is formed, and the first insulating member 93 is formed on the first to fourth outer electrodes 20FL, 30FL, 40FL, and 50FL.
  • a first concave portion OP1 having a predetermined depth is formed on the base substrate 91, and a portion of the first to fourth outer electrodes 20FL, 30FL, 40FL, and 50FL is formed on the first insulating member 93.
  • the second concave portions OP2 are formed.
  • the first concave portion OP1 is formed in a corresponding size and shape in consideration of the size and shape of the light emitting device 10UT shown in FIGS. 12A and 12B.
  • the light emitting device 10UT illustrated in FIGS. 12A and 12B is seated on the first recess OP1 of the base substrate 91 illustrated in FIGS. 13A and 13B.
  • An adhesive may be provided between the bottom surface of the first concave portion OP1 of the base substrate 91 and the light emitting device 10UT.
  • the first concave portion OP1 is formed to be substantially the same or slightly larger than the size of the light emitting element 10UT, and the light emitting element 10UT can be easily inserted into the first concave portion OP1.
  • the upper surfaces of the first to fourth outer electrodes 20FL, 30FL, 40FL, and 50FL exposed by the second concave portion OP2 on the base substrate 91 are substantially coplanar with each other.
  • the meaning that they are arranged on the same plane with each other includes not only those which are completely on the same plane, but also cases where there is a difference in height rather than the same plane.
  • first to fourth connection electrodes 20ce, 30ce, 40ce, and 50ce to be formed later are formed of an uncured material (for example, solder), the first to fourth outer electrodes 20FL even if there is a difference in height , 30FL, 40FL, 50FL).
  • first to fourth bump electrodes (20bp, 30bp, 40bp, 50bp) on the light emitting device 10UT and the first to fourth outer electrodes 20FL, 30FL, 40FL, 50FL on the base substrate 91 The bump electrodes and the outer electrodes corresponding to each other are disposed close to each other, and the bump electrodes and the outer electrodes exposed by the second and third recesses OP2 and OP3 are the second and third recesses OP2 and OP3. ) Surrounded by sidewalls.
  • first to fourth connecting electrodes (such as a silk screen by a printing method) are applied to the bump electrodes exposed to the second and third recesses OP2 and OP3 and the outer electrode part ( 20ce, 30ce, 40ce, 50ce).
  • a silk screen printing method a mask MSK having a portion that is vertically penetrated and a portion that is not is prepared is prepared, and the first to fourth connection electrodes 20ce, 30ce, 40ce, and 50ce are passed through the portion that is penetrated vertically.
  • the first to fourth connection electrodes 20ce, 30ce, 40ce, and 50ce are formed of an uncured conductive material and then reflowed and cured.
  • the shape of the hemisphere is shown, but the shapes of the first to fourth connecting electrodes 20ce, 30ce, 40ce, and 50ce are not limited thereto, and the second and third through reflow and curing. Some shapes may be changed to fill the openings OP2 and OP3.
  • a cover member 95 is formed on the base substrate 91 on which the connection electrodes are formed and the light emitting device 10UT.
  • the cover member 95 may be formed of an uncured organic material 95i, and may be dropped in a space defined by the second and third recesses OP2 and OP3.
  • the uncured organic material 95i may fill a space defined by the second and third recesses OP2 and OP3 and a gap between the first recess OP1 and the light emitting device 10UT.
  • the light emitting device package shown in FIG. 15D is manufactured through the above-described process.
  • the base substrate may have a plurality of first recesses in which a plurality of light emitting elements can be arranged.
  • a plurality of light-emitting elements can be simultaneously disposed on the base substrate, and then manufactured by a light-emitting element package having a single light-emitting element or a light-emitting element package having a plurality of light-emitting elements through cutting.
  • the outer electrode on the base substrate may also be arranged in various other forms.
  • the base substrate has a plurality of first concave portions so that a plurality of light emitting elements can be disposed
  • light emitting elements can be mounted on the first concave portions, and each light emitting element can function as one pixel.
  • the pixels may be arranged in a row column shape, and the pixels may be connected to the scan driver or the data driver through the first to fourth bump electrodes, the first to fourth connection electrodes, and the first to fourth outer electrodes. have.
  • the light emitting device package having a plurality of light emitting devices on one base substrate may be used as a display device itself, but the light emitting device packages including a plurality of base substrates may be connected to be used as one display device.
  • the display device can be easily enlarged.
  • a part of the light emitting device and a part of the first to fourth outer electrodes are substantially arranged on the same plane with each other to connect the electrode in the same way as silk screen printing. Can be formed very easily, which simplifies the manufacturing method and reduces the cost. In the case of the conventional light emitting device, when electrodes to be connected to each other are disposed on very different planes, it took time and money to connect two electrodes with a wire.
  • the base substrate and the first insulating member may have various shapes, for example, first and second recesses of various shapes.
  • 16A to 16C are cross-sectional views corresponding to FIG. 13B, and are cross-sectional views showing a base substrate and a first insulating member formed in other forms.
  • At least one of side walls of the first concave portion OP1 and the second concave portion OP2 in the first concave portion OP1 and the second concave portion OP2 is on the bottom surface. It may be formed perpendicular to, but may be formed inclined with respect to the bottom surface. When at least one of the side walls of the first concave portion OP1 and the second concave portion OP2 is formed to be inclined with respect to the bottom surface, it may be formed to be tapered, or may be formed to be inversely tapered.
  • the third recess OP3 on the second insulating member 90 may also be formed to be inclined with respect to the bottom surface in the same form.
  • the inclination of the side walls can be appropriately controlled in consideration of a manufacturing process or a subsequent step, for example, ease of insertion of a light emitting element, or spreadability of ink during silk screen.
  • the light emitting device package As described above, in the case of the light emitting device package according to an embodiment of the present invention, light is emitted in a direction toward the front side based on the base substrate, and light is not emitted in a direction toward the rear surface. Further, a substrate is provided on the side toward the rear side. Accordingly, there is an effect of significantly reducing damage in the process of pick and place of chips.
  • the direction in which the front faces is referred to as the upper direction and the direction in which the rear faces are referred to as the lower direction
  • the light emitting device package is vacuum-colleted from the top The individual chips are separated by gripping and pressing in the upper direction using the eject pin from the bottom.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

발광 소자 패키지는, 전면과 배면을 가지며, 상기 전면으로부터 함몰된 제1 오목부가 제공된 베이스 기판, 상기 전면 상에 제공된 다수 개의 외측 전극들, 상기 제1 오목부에 제공되며 상기 전면이 향하는 방향으로 광을 출사하는 발광 소자, 및상기 발광 소자와 상기 외측 전극들을 각각 연결하는 다수 개의 연결 전극들을 포함한다. 상기 발광 소자는기판, 상기 기판 상에 제공된 발광 구조체, 및상기 기판 상에 제공된 다수 개의 범프 전극들을 포함하며, 상기 범프 전극들의 상면과 상기 외측 전극들의 상면은 실질적으로 동일 평면 상에 제공되고, 상기 연결 전극들 각각은 상기 범프 전극들과 상기 외측 전극들 중 서로 인접한 범프 전극과 외측 전극 상에 제공된다.

Description

발광 소자 패키지 및 이를 포함한 표시 장치
본 발명은 컬러를 구현하는 발광 소자패키지 및 이를 포함한 표시 장치에 관한 것이다.
최근 발광 다이오드(Light Emitting Diode, LED)를 사용하는 표시 장치가 개발되고 있다. 발광 다이오드를 사용하는 표시 장치는 최종 기판 상에 개별적으로 성장된 적색(Red, R), 녹색(Green, G) 및 청색(Blue, B) 발광 다이오드(LED)의 구조들을 형성함으로써 얻어진다.
그러나, 고해상도의 풀 컬러인 표시 장치에 대한 니즈에 더해, 이에 따른 높은 수준의 색순도, 및 색 재현성을 가지며, 제조 방법이 간단한 표시 장치에 대한 니즈 또한 지속적으로 커지고 있다.
본 발명의 일 실시예에 따르면, 간단한 구조를 가지면서도 제조 방법이 단순한 발광 소자 패키지 및 이를 포함하는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 발광 소자 패키지는, 전면과 배면을 가지며, 상기 전면으로부터 함몰된 제1 오목부가 제공된 베이스 기판, 상기 전면 상에 제공된 다수 개의 외측 전극들, 상기 제1 오목부에 제공되며 상기 전면이 향하는 방향으로 광을 출사하는 발광 소자, 및 상기 발광 소자와 상기 외측 전극들을 각각 연결하는 다수 개의 연결 전극들을 포함한다. 상기 발광 소자는 기판, 상기 기판 상에 제공된 발광 구조체, 및 상기 기판 상에 제공된 다수 개의 범프 전극들을 포함하며, 상기 범프 전극들의 상면과 상기 외측 전극들의 상면은 실질적으로 동일 평면 상에 제공되고, 상기 연결 전극들 각각은 상기 범프 전극들과 상기 외측 전극들 중 서로 인접한 범프 전극과 외측 전극 상에 제공된다.
본 발명의 일 실시예에 있어서, 발광 소자 패키지는 상기 베이스 기판 상에 제공된 제1 절연 부재를 더 포함하며, 상기 제1 절연 부재는 상기 외측 전극들의 일부를 노출하는 제2 오목부들을 가질 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자 패키지는 상기 발광 구조체 상에 제공된 제2 절연 부재를 더 포함하며, 상기 제2 절연 부재는 상기 범프 전극들의 일부를 노출하는 제3 오목부들을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 절연 부재는 상기 발광 구조체의 상면 일부를 노출하는 개구를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 개구의 형상은 다각형, 적어도 하나의 직선과 곡선으로 이루어진 닫힌 도형, 곡선으로 이루어진 닫힌 도형 중 어느 하나일 수 있다.
본 발명의 일 실시예에 있어서, 상기 연결 전극들은 각각 상기 제2 및 제3 오목부들 중 서로 인접한 제2 오목부와 제3 오목부 내에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 베이스 기판 및 상기 제1 및 제2 절연 부재는 광 차단 재료로 이루어질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 오목부는 상기 베이스 기판의 일부가 제거되어 형성된 바닥면과 측벽에 의해 정의되며, 상기 측벽은 상기 바닥면에 대해 경사질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 오목부는 상기 제1 절연 부재의 일부가 제거되어 형성된 측벽과 노출된 상기 외측 전극들의 상면에 의해 정의되며, 상기 측벽은 상기 외측 전극들의 상면에 대해 경사질 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자 패키지는 상기 제1 내지 제3 오목부를 충진하는 커버 부재를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 범프 전극들의 일부는 상기 기판의 바로 위에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 오목부의 깊이는 상기 기판의 두께와 실질적으로 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 범프 전극들의 일부는 상기 발광 구조체 바로 위에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 오목부의 깊이는 상기 기판의 두께보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 구조체는 상기 기판 상에 순차적으로 적층되어 서로 다른 파장 대역의 광을 출사하며 광 출사 영역이 서로 중첩하는 복수의 에피택셜 스택들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 복수 개의 에피택셜 스택은, 제1 광을 출사하는 제1 에피택셜 스택, 상기 제1 에피택셜 스택 상에 제공되며 상기 제1 광과 다른 파장 대역의 제2 광을 출사하는 제2 에피택셜 스택, 및상기 제2 에피택셜 스택 상에 제공되며 상기 제1 및 제2 광과 다른 파장 대역의 제3 광을 출사하는 제3 에피택셜 스택을 포함할 수 있다.
상기 제1 내지 제3 에피택셜 스택 각각은p형 반도체층, 상기 p형 반도체층 상에 제공된 활성층, 및 상기 활성층 상에 제공된 n형 반도체층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 범프 전극들은 상기 제1 에피택셜 스택의 n형 반도체층에 연결된 제1 범프 전극, 상기 제2 에피택셜 스택의 n형 반도체층에 연결된 제2 범프 전극, 상기 제3 에피택셜 스택의 n형 반도체층에 연결된 제3 범프 전극, 및상기 제1 내지 제3 에피택셜 스택들의 p형 반도체층들에 연결된 제4 범프 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 외측 전극들은 상기 제1 내지 제4 범프 전극들에 각각 연결된 제1 내지 제4 외측 전극들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 연결 전극들은 상기 제1 내지 외측 전극들과 상기 제1 내지 제4 범프 전극들을 각각 일대일로 연결하는 제1 내지 제4 연결 전극들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 내지 제4 연결 전극들은 각각 상기 발광 구조체의 가장자리와 상기 베이스 기판의 전면의 일부에 걸쳐서 제공될 수 있다.
상기 발광 소자 패키지는 표시 장치의 화소로 사용될 수 있다.
본 발명의 일 실시예에 따르면, 간단한 구조를 가지면서도 제조 방법이 단순한 발광 소자 패키지를 제공한다. 또한, 본 발명의 일 실시예에 따르면 상기 발광 소자를 이용한 표시 장치를 제공한다.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광 소자를 도시한 단면도이다.
도 3는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 4는 도 3의 P1부분을 도시한 확대 평면도이다.
도 5는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 구조도이다.
도 6은 하나의 화소를 나타내는 회로도로서, 패시브형 표시 장치를 구성하는 화소의 일례를 도시한 회로도이다.
도 7은 하나의 화소를 나타내는 회로도로서, 액티브형 표시 장치를 구성하는 화소의 일례를 도시한 회로도이다.
도 8a는 본 발명의 일 실시예에 따른 발광 소자 패키지를 도시한 평면도이며, 도 8b는 도 8a의 A-A'선에 대한 단면도이다.
도 9a는 본 발명의 일 실시예에 따른 하나의 발광 소자를 도시한 평면도이며, 도 9b 및 도 9c는 각각 도 9a의 B-B’선 및 C-C’선에 따른 단면도들이다.
도 10은 본 발명의 다른 실시예에 따른 발광 소자 패키지를 도시한 것으로서, 도 8a의 A-A'선에 대응하는 단면도이다.
도 11a는 도 10에 해당하는 하나의 발광 소자를 도시한 평면도이며, 도 11b 및 도 11c는 각각 도 11a의 B-B’선 및 C-C’선에 따른 단면도이다.
도 12a, 도 13a, 도 14a, 및 도 15a는 발광 소자 패키지를 제조하는 방법을 나타낸 평면도들이며, 도 12b, 도 13b, 도 14b, 및 도 15b 내지 도 15d는 도 12a, 도 13a, 도 14a, 및 도 15a 평면도에 대응하는 단면도들이다.
도 16a 내지 도 16c는 도 13b에 대응하는 단면도로서, 다른 형태로 형성된 베이스 기판 및 제1 절연 부재를 도시한 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
본 발명은 발광 소자, 상세하게는 광을 출사하는 발광 소자에 관한 것이다. 본 발명의 발광 소자는 광원으로서 다양한 장치에 채용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 발광 소자는 순차적으로 적층된 복수 개의 에피택셜 스택들로 이루어진 발광 구조체를 포함한다. 복수 개의 에피택셜 스택들은 기판(11) 상에 제공된다.
기판(11)은 전면과 배면을 갖는 판상으로 제공된다.
복수의 에피택셜 스택들은 2개 이상으로 제공되며, 각각이 서로 다른 파장 대역의 광을 출사할 수 있다. 즉, 에피택셜 스택은 복수 개로 제공되되 각각이 서로 동일하거나 서로 다른 에너지 밴드를 갖는다. 본 실시예에서는 기판(11) 상에 에피택셜 스택이 순차적으로 적층된 3개의 층으로 제공된 것을 도시하였는 바, 복수의 에피택셜 스택들은 기판(11)의 전면으로부터 제3 에피택셜 스택(40), 제2 에피택셜 스택(30), 및 제1 에피택셜 스택(20)의 순으로 적층된다.
기판(11)은 광투과성 절연 재료로 형성될 수 있다. 여기서 기판(11)이 “광투과성”을 갖는다는 의미는 광을 전부 투과시키는 투명한 경우뿐만 아니라, 광의 일부만을 투과시키는 등의 반투명 또는 일부 투명한 경우를 포함한다.
기판(11)의 재료로는 기판(11) 바로 위에 제공되는 에피택셜 스택, 즉 제3 에피택셜 스택(40)을 성장시킬 수 있는 성장 기판 중 하나로 제공될 수 있다. 이 경우, 기판(11)은 사파이어 기판일 수 있다. 그러나, 기판(11)의 종류는 이에 한정되는 것은 아니며, 그 상면에 에피택셜 스택이 제공된 형태로서, 광투과성과 절연성을 갖는 것이라면, 사파이어 기판 이외에도 다양한 투명 절연성 재료로 이루어질 수 있다. 예를 들어, 기판(11)의 재료로는 유리, 석영, 유기 고분자, 유무기 복합재 등을 들 수 있다. 본 발명의 일 실시예에 있어서, 기판(11)에는 개개의 에피택셜 스택에 발광 신호 및 공통 전압을 제공할 수 있는 배선부가 추가적으로 배치될 수 있다. 이를 위해, 기판(11)은 인쇄 회로 기판으로 제공될 수 있으며, 또는 유리, 실리콘, 석영, 유기 고분자, 유무기 복합재 상에 배선부 및/또는 구동 소자를 형성한 복합 기판으로 제공될 수도 있다.
각 에피택셜 스택은 상기 기판(11)의 전면이 향하는 방향으로 광을 출사한다. 이때, 한 에피택셜 스택으로부터 출사된 광은 광 경로에 위치한 다른 에피택셜 스택을 투과하면서 기판(11)의 전면이 향하는 방향으로 진행한다.
본 실시예에 있어서, 제1 에피택셜 스택(20)은 제1 광(L1)을 출사하고, 제2 에피택셜 스택(30)은 제2 광(L2)을 출사하고, 제3 에피택셜 스택(40)은 제3 광(L3)을 출사할 수 있다. 여기서, 제1 내지 제3 광(L1, L2, L3)은 서로 동일한 광일 수 있으며 또는 서로 다른 광일 수 있다. 본 발명의 일 실시예에 있어서, 제1 내지 제3 광(L1, L2, L3)은 가시광선 파장 대역의 컬러 광일 수 있다.
본 발명의 일 실시예에 있어서, 제1 내지 제3 광(L1, L2, L3)은 순차적으로 긴 파장을 갖는 서로 다른 파장 대역의 광일 수 있다. 즉, 제1 내지 제3 광(L1, L2, L3)은 서로 다른 파장 대역을 가질 수 있으며, 제1 광(L1)으로부터 제3 광(L3)으로 갈수록 낮은 에너지를 갖는 장파장 대역의 광일 수 있다. 본 실시예에 있어서, 제1 광(L1)은 청색 광, 제2 광(L2)은 녹색 광, 및 제3 광(L3)은 적색 광일 수 있다.
그러나, 제1 내지 제3 광(L1, L2, L3)은 순차적으로 짧은 파장을 갖는 서로 다른 파장 대역의 광일 수 있다. 예를 들어, 제1 광(L1)은 적색 광, 제2 광(L2)은 녹색 광, 및 제3 광(L3)은 청색 광일 수 있다. 또는, 제1 내지 제3 광(L1, L2, L3)은 순서 없이 배치된 서로 다른 파장 대역의 광일 수도 있다. 예를 들어, 제1 광(L1)은 녹색 광, 제2 광(L2)은 청색 광, 및 제3 광(L3)은 적색 광일 수 있다. 또한, 제1 내지 제3 광(L1, L2, L3)이 모두 다른 파장 대역을 가질 필요는 없으며, 이 중 적어도 두 종의 광이 서로 동일한 파장 대역을 가질 수도 있다.
에피택셜 스택들의 측면, 즉, 제1 내지 제3 에피택셜 스택들(20, 30, 40)의 측면에는 절연막(80)이 제공될 수 있다. 절연막(80)은 에피택셜 스택들의 측면만 커버하거나, 더해 에피택셜 스택들 중 최상부에 위치한 에피택셜 스택의 상면의 일부를 커버한다. 절연막(80)은 에피택셜 스택들 중 최상부에 위치한 에피택셜 스택의 상면의 적어도 일부를 노출하는 개구를 갖는다.
절연막(80)은 광 비투과 재료로 이루어질 수 있으며, 이 경우, 각 에피택셜 스택으로부터 출사된 광 중 측부 방향으로 향하는 광은 절연막(80)에 의해 반사되거나 흡수될 수 있다. 그러나, 절연막(80)의 재료는 이에 한정되는 것은 아니며, 예를 들어, 광 투과 재료로 이루어질 수도 있으며, 이 경우, 절연막(80)이 에피택셜 스택들 중 최상부에 위치한 에피택셜 스택의 상면을 노출하지 않을 수도 있다.
본 발명의 일 실시예에 있어서, 각 에피택셜 스택의 측면은 기판(11)의 일 면에 대해 경사진 형상을 가질 수 있다. 본 발명의 일 실시예에 따르면, 단면 상에서 볼 때 제1 내지 제3 에피택셜 스택(20, 30, 40)의 측면과 기판(11)의 일 면이 이루는 각도는 0도보다 크고 90도 보다 작을 수 있다. 본 발명의 일 실시예에 따르면 제1 내지 제3 에피택셜 스택(20, 30, 40)의 측면이 소정 경사를 가지는 경우 절연막(80)의 형성이 용이하다. 또한, 본 발명의 일 실시예에 있어서, 각 에피택셜 스택은 소정 각도로 테이퍼진 형상을 가짐으로써 절연막(80)에 의한 광 반사 효과가 최대화될 수 있다.
상기한 구조를 갖는 본 발명의 일 실시예에 따른 발광 구조체에 있어서, 각 에피택셜 스택에는 각각 발광 신호를 인가하는 신호 배선이 독립적으로 연결되며, 이에 따라, 각 에피택셜 스택이 독립적으로 구동된다. 따라서, 각 에피택셜 스택으로부터의 광의 출사 여부가 결정됨에 따라 다양한 컬러가 구현될 수 있다. 또한, 서로 다른 파장의 광을 내는 에피택셜 스택이 상하로 중첩되어 형성되므로, 좁은 면적에 형성이 가능하다.
도 2는 본 발명의 일 실시예에 따른 발광 적층체를 도시한 단면도로서, 각 에피택셜 스택이 독립 구동될 수 있도록 하는 배선부를 함께 도시한 것이다. 설명의 편의를 위해, 절연막이 생략된 상태로 도시되었다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 발광 적층체에 있어서, 기판(11) 상에 제3 에피택셜 스택(40)이 제공되며, 제3 에피택셜 스택(40) 상에 제2 접착층(63)을 사이에 두고 제2 에피택셜 스택(30)이 제공되며, 제2 에피택셜 스택(30) 상에 제1 접착층(61)을 사이에 두고 제1 에피택셜 스택(20)이 제공될 수 있다.
제1 및 제2 접착층(61, 63)은 비도전성 재료로 이루어질 수 있으며 광투과성을 갖는 재료를 포함한다. 예를 들어, 제1 및 제2 접착층(61, 63)은 광학적으로 투명한 접착제(Optically Clear Adhesive)가 사용될 수 있다. 제1 및 제2 접착층(61, 63)을 이루는 재료로는 광학적으로 투명하며 안정적으로 각 에피택셜 스택을 부착시킬 수가 있다면 그 종류가 한정되는 것은 아니다.
제3 에피택셜 스택(40)은 하부로부터 상부 방향으로 순차적으로 배치된 n형 반도체층(41), 활성층(43), 및 p형 반도체층(45)을 포함한다. 제3 에피택셜 스택(40)의 n형 반도체층(41), 활성층(43), 및 p형 반도체층(45)은 적색 광을 출사하는 반도체 재료를 포함할 수 있다. 제3 에피택셜 스택(40)의 p형 반도체층(45)의 상부에는 제3 p형 컨택 전극(45p)이 제공된다.
n형 반도체층(41), 활성층(43), 및 p형 반도체층(45)은 적색 광을 출사하는 반도체 재료를 포함할 수 있다. 적색 광을 출사하는 반도체 재료로는 알루미늄 갈륨 비소(aluminum gallium arsenide, AlGaAs), 갈륨 비소 인화물(gallium arsenide phosphide, GaAsP), 알루미늄 갈륨 인듐 인화물(aluminum gallium indium phosphide, AlGaInP), 갈륨 인화물(gallium phosphide, GaP) 등을 들 수 있다. 그러나, 적색 광을 출사하는 반도체 재료는 이에 한정되는 것은 아니며, 다양한 다른 재료가 사용될 수도 있다.
제2 에피택셜 스택(30)은 하부로부터 상부 방향으로 순차적으로 배치된 p형 반도체층(35), 활성층(33), 및 n형 반도체층(31)을 포함한다. 제2 에피택셜 스택(30)의 p형 반도체층(35), 활성층(33), 및 n형 반도체층(31)은 녹색 광을 출사하는 반도체 재료를 포함할 수 있다. 제2 에피택셜 스택(30)의 p형 반도체층(35)의 하부에는 제2 p형 컨택 전극(35p)이 제공된다.
p형 반도체층(35), 활성층(33), 및 n형 반도체층(31)은 녹색 광을 출사하는 반도체 재료를 포함할 수 있다. 녹색 광을 출사하는 재료로는 인듐 갈륨 질화물(InGaN), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 알루미늄 갈륨 인듐 인화물(AlGaInP), 알루미늄 갈륨 인화물(AlGaP) 등을 들 수 있다. 그러나, 녹색 광을 출사하는 반도체 재료는 이에 한정되는 것은 아니며, 다양한 다른 재료가 사용될 수도 있다.
제1 에피택셜 스택(20)은 하부로부터 상부 방향으로 순차적으로 배치된 p형 반도체층(25), 활성층(23), 및 n형 반도체층(21)을 포함한다. 제1 에피택셜 스택(20)의 p형 반도체층(25), 활성층(23), 및 n형 반도체층(21)은 청색 광을 출사하는 반도체 재료를 포함할 수 있다. 청색 광을 출사하는 재료로는 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN), 및 아연 셀렌화물(ZnSe) 등을 포함할 수 있다. 그러나, 청색 광을 출사하는 반도체 재료는 이에 한정되는 것은 아니며, 다양한 다른 재료가 사용될 수도 있다.
제1 에피택셜 스택(20)의 p형 반도체층(25)의 하부에는 제1 p형 컨택 전극(25p)이 제공될 수 있다.
제1 에피택셜 스택(20)의 n형 반도체층(21)의 상부에는 제1 n형 컨택 전극(21n)이 제공될 수 있다. 본 실용신안의 일 실시예에 있어서, 제1 n형 컨택 전극(21n)은 Au/Te 합금 또는 Au/Ge 합금으로 이루어질 수 있다. 그러나, 이에 한정되는 것은 아니며, 제1 n형 컨택 전극(21n)은 단일층, 또는 다중층 금속으로 이루어질 수 있다. 예를 들어, 제1 n형 컨택 전극(21n)은 Al, Ti, Cr, Ni, Au, Ag, Sn, W, Cu 등의 금속 또는 이들의 합금을 포함하는 다양한 재료가 사용될 수 있다
본 실시예에 있어서, 제1 내지 제3 에피택셜 스택(20, 30, 40)의 n형 반도체층(21, 31, 41) 및 p형 반도체층(25, 35, 45)은 각각 단일층인 것으로 도시되었으나, 이들 층들은 다중층일 수 있으며, 또한 초격자층을 포함할 수도 있다. 또한 제1 내지 제3 에피택셜 스택(20, 30, 40)의 활성층은 단일양자우물 구조 또는 다중양자우물 구조를 포함할 수 있다.
본 실시예에 있어서, 제1 내지 제3 p형 컨택 전극(25p, 35p, 45p)은 광을 투과시킬 수 있도록, 투명 도전성 재료로 이루어질 수 있다. 예를 들어, 제1 내지 제3 p형 컨택 전극(25p, 35p, 45p)은 각각 투명 도전성 산화물(TCO; transparent conductive oxide)로 이루어질 수 있다. 투명 도전성 산화물은 SnO(tin oxide), InO2 (indium oxide), ZnO(zinc oxide), ITO (indium tin oxide), ITZO (indium tin zinc oxide) 등을 포함할 수 있다.
본 실시예에 있어서, 제3 p형 컨택 전극(45p), 제2 p형 컨택 전극(35p) 및 제1 p형 컨택 전극(25p)에는 공통 배선이 연결될 수 있다. 여기서, 공통 배선은 공통 전압이 인가되는 배선이다. 또한, 제1 내지 제3 에피택셜 스택(20, 30, 40)의 n형 반도체층(21, 31, 41)에는 발광 신호 배선이 각각 연결될 수 있다. 여기서, 제1 에피택셜 스택(20)의 n형 반도체층(21)에는 제1 n형 컨택 전극(21n)을 통해 발광 신호 배선이 연결된다. 본 실시예에 있어서, 제1 내지 제3 p형 컨택 전극(25p, 35p, 45p)에는 공통 배선을 통해 공통 전압(SC)이 인가되며, 제1 내지 제3 에피택셜 스택(20, 30, 40)의 n형 반도체층(21, 31, 41)에는 발광 신호가 발광 신호 배선을 통해 인가됨으로써, 제1 내지 제3 에피택셜 스택(20, 30, 40)의 발광이 제어된다. 여기서, 발광 신호는 제1 내지 제3 에피택셜 스택(20, 30, 40) 각각에 대응하는 제1 내지 제3 발광 신호(SB, SG, SR)를 포함한다. 본 발명의 일 실시예에 있어서, 제1 발광 신호(SB)는 청색 광, 제2 발광 신호(SG)는 녹색 광, 및 제3 발광 신호(SR)는 적색 광의 발광에 대응하는 신호일 수 있다.
상술한 실시예에 따르면, 제1 내지 제3 에피택셜 스택(20, 30, 40)은 각 에피택셜 스택에 인가된 발광 신호에 따라 구동된다. 즉, 제1 에피택셜 스택(20)은 제1 발광 신호(SB)에 따라 구동되고, 제2 에피택셜 스택(30)은 제2 발광 신호(SG)에 따라 구동되며, 제3 에피택셜 스택(40)은 제3 발광 신호(SR)에 따라 구동된다. 여기서, 제1, 제2, 및 제3 발광 신호(SB, SG, SR)는 제1 내지 제3 에피택셜 스택(20, 30, 40)에 서로 독립적으로 인가되며, 그 결과 제1 내지 제3 에피택셜 스택(20, 30, 40)은 각각이 독립적으로 구동된다. 발광 적층체는 제1 내지 제3 에피택셜 스택(20, 30, 40)으로부터 상부 방향으로 출사된 제1 내지 제3 광의 조합에 의해 최종적으로 다양한 컬러 및 다양한 광량의 광을 제공할 수 있다.
상술한 실시예에서는 제1 내지 제3 에피택셜 스택(20, 30, 40)의 p형 반도체층(25, 35, 45)에는 공통 전압이 제공되고, 제1 내지 제3 에피택셜 스택(20, 30, 40)의 n형 반도체층(21, 31, 41)에는 발광 신호가 인가되는 것을 설명하였으나, 본 발명의 실시예는 이에 한정되는 것은 아니다. 본 발명의 다른 실시예에서는 제1 내지 제3 에피택셜 스택(20, 30, 40)의 n형 반도체층(21, 31, 41)에 공통 전압이 제공되고, 제1 내지 제3 에피택셜 스택(20, 30, 40)의 p형 반도체층(25, 35, 45)에는 발광 신호가 제공될 수도 있다.
상기한 구조를 갖는 본 발명의 일 실시예에 따른 발광 적층체는 컬러를 구현함에 있어, 서로 다른 광이 서로 이격된 다른 평면 상에서 구현되는 것이 아니라, 서로 다른 광의 일부를 중첩된 영역에서 제공하기 때문에 발광 소자의 소형화 및 집적화가 가능하다. 기존 기술에 따르면, 풀 컬러를 구현하기 위해서는 서로 다른 컬러, 예를 들어, 적색, 녹색, 및 청색 광을 구현하는 발광 소자를 평면 상에서 서로 이격되도록 배치하는 것이 일반적이다. 따라서, 기존 기술에서는 각 발광 소자가 평면상에 배치됨으로써 차지하는 면적이 작지 않았다. 이에 비해, 본 발명에 따르면, 서로 다른 광을 구현하는 발광 소자의 일부를 하나의 영역에서 중첩시켜 적층체로 제공함으로써 기존 발명 대비 현저하게 작은 면적에서 풀 컬러의 구현이 가능하다. 이에 따라, 작은 면적에서도 고해상도 장치의 제조가 가능하다.
또한, 상기한 구조를 갖는 발광 적층체에 있어서 서로 다른 파장 대역을 출사하는 에피택셜 스택들이 아니라, 서로 동일한 파장 대역의 광을 출사하는 에피택셜 스택들이 적층된 경우에는 광의 세기가 다양하게 제어된 발광 장치의 제조가 가능하다.
이에 더해, 기존의 발광 장치의 경우, 적층형으로 제조되더라도 별도의 완성된 소자를 개별적으로 형성한 후 와이어로 연결하는 등 각 발광 소자마다 개별적인 컨택부를 형성하는 방식으로 제조됨으로써, 구조가 복잡하고 제조 또한 용이하지 않았다. 그러나, 본 발명의 일 실시예에 따른 발광 적층체는 하나의 기판(11) 상에 다층의 에피택셜 스택을 순차적으로 적층한 후, 다층의 에피택셜 스택에 최소한의 공정을 통해 컨택부를 형성하고 배선부를 연결한다. 또한, 개별 컬러의 발광 소자를 따로따로 제조하여 개별적으로 실장하는 기존 표시 장치의 제조 방법에 비해, 본 발명에서는 다수 개의 발광 소자 대신 하나의 발광 적층체만 실장하면 되므로, 제조 방법이 현저하게 간단해진다.
본 발명의 일 실시예에 따른 발광 소자는 고순도 및 고효율의 광을 제공하기 위해 다양한 구성 요소가 부가적으로 채용될 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 발광 소자는 상대적으로 단파장의 광이 장파장의 광을 출사하는 에피택셜 스택 쪽으로 광이 진행하는 것을 차단하기 위한 파장 패스 필터를 포함할 수 있다.
발명의 일 실시예에 따른 발광 소자는 고효율의 균일한 광의 제공을 위해 다양한 구성 요소가 부가적으로 채용될 수 있다. 예를 들어, 도시하지는 않았으나, 본 발명의 일 실시예에 따른 발광 소자는 광 출사면에 다양한 요철부를 가질 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 발광 소자는 제1 내지 제3 에피택셜 스택(20, 30, 40) 중 적어도 하나의 n형 반도체층 상면에 형성된 요철부를 가질 수 있다.
본 발명의 일 실시예에 있어서, 각 에피택셜 스택의 요철부는 선택적으로 형성될 수 있다. 예를 들어, 제1 에피택셜 스택(20) 상에 요철부가 제공될 수 있으며, 제1 및 제3 에피택셜 스택(20, 40) 상에 요철부가 제공될 수 있으며, 제1 내지 제3 에피택셜 스택(20, 30, 40) 상에 요철부가 제공될 수 있다. 각 에피택셜 스택의 요철부는 각 에피택셜 스택의 발광면에 해당하는 n형 반도체층 상에 제공될 수 있다.
요철부는 광 출사 효율을 높이기 위한 것으로서, 다각 피라미드, 반구, 랜덤하게 배치되되 거칠기를 갖는 면 등의 다양한 형태로 제공될 수 있다. 요철부는 다양한 식각 공정을 통해 텍스쳐링되거나, 패터닝된 사파이어 기판을 이용하여 형성될 수 있다.
본 발명의 일 실시예에 있어서, 제1 내지 제3 에피택셜 스택(20, 30, 40)으로부터의 제1 내지 제3 광은 광의 강도에 차이가 있을 수 있으며, 이러한 강도 차이는 시인성의 차이로 이어질 수 있다. 본 실시예에서는 제1 내지 제3 에피택셜 스택(20, 30, 40)의 광 출사면에 선택적으로 요철부를 형성함으로써 발광 효율을 향상시킬 수 있으며, 그 결과, 제1 내지 제3 광의 시인성 차이를 줄일 수 있다. 적색 및/또는 청색 컬러에 해당하는 광의 경우, 녹색 컬러에 비해 시인성이 낮을 수 있는 바, 제1 에피택셜 스택(20) 및/또는 제3 에피택셜 스택(40)의 텍스처링을 통해 시인성 차이를 감소시킬 수 있다. 특히, 적색 광의 경우, 발광 소자의 최상부에 제공되기 때문에 광의 강도가 작을 수 있는 바, 그 상면에 요철부를 형성함으로써 광 효율이 증가될 수 있다.
상술한 구조를 갖는 발광 소자는 다양한 컬러의 표현이 가능한 발광 소자인 바, 표시 장치에 화소로 채용될 수 있다. 이하의 실시예에서는 상술한 구조를 갖는 발광 소자가 표시 장치의 구성 요소로서 사용된 것을 설명한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 평면도이며, 도 4는 도 3의 P1부분을 도시한 확대 평면도이다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 임의의 시각 정보, 예를 들어, 텍스트, 비디오, 사진, 2차원 또는 3차원 영상 등을 표시한다.
표시 장치(100)는 다양한 형상으로 제공될 수 있는 바, 직사각형과 같은 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원, 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원, 등 다양한 형상으로 제공될 수 있다. 본 발명의 일 실시예에 있어서는, 상기 표시 장치가 직사각 형상으로 제공된 것을 도시하였다.
표시 장치(100)는 영상을 표시하는 복수의 화소들(110)을 갖는다. 화소들(110) 각각은 영상을 표시하는 최소 단위이다. 각 화소(110)는 상술한 구조의 발광 소자를 포함하며, 백색광 및/또는 컬러광을 낼 수 있다.
본 발명의 일 실시예에 있어서, 각 화소는 적색 광을 출사하는 제1 화소(110R), 녹색 광을 출사하는 제2 화소(110G), 및 청색 광을 출사하는 제3 화소(110B)를 포함한다. 제1 내지 제3 화소(110R, 110G, 110B)는 상술한 발광 소자의 제3 에피택셜 스택, 제2 에피택셜 스택, 및 제1 에피택셜 스택(40, 30, 20)에 각각 대응할 수 있다.
제1 내지 제3 화소(110R, 110G, 110B)가 출사하는 광은 이에 한정되는 것은 아니며, 적어도 두 개의 화소가 서로 동일한 컬러의 광을 출사하거나, 각각 서로 다른 광을 출사하되, 옐로우, 마젠타, 시안, 등 상술한 컬러와 다른 컬러의 광을 출사할 수도 있다.
화소들(110)은 행열 형상으로 배치된다. 여기서 화소들(110)이 행열 형상으로 배열된다는 의미는 화소들(110)이 행이나 열을 따라 정확히 일렬로 배열되는 경우만을 의미하는 것은 아니며, 전체적으로 행이나 열을 따라 배열되기는 하나, 지그재그 형상으로 배열되는 등 세부적인 위치는 바뀔 수 있다.
도 5는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 구조도이다.
도 5을 참조하면, 본 발명의 일 실시예에 의한 표시 장치(100)는, 타이밍 제어부(350), 주사 구동부(310), 데이터 구동부(330), 배선부, 및 화소들을 포함한다. 여기서, 화소들이 복수 개의 화소들을 포함하는 경우, 각각의 화소들은 개별적으로 배선부를 통해 주사 구동부(310), 데이터 구동부(330) 등에 연결된다.
타이밍 제어부(350)는 외부(일례로, 영상 데이터를 송신하는 시스템)로부터 표시 장치의 구동에 필요한 각종 제어신호 및 영상 데이터를 수신한다. 이러한 타이밍 제어부(350)는 수신한 영상 데이터를 재정렬하여 데이터 구동부(330)로 전송한다. 또한, 타이밍 제어부(350)는 주사 구동부(310) 및 데이터 구동부(330)의 구동에 필요한 주사 제어신호들 및 데이터 제어신호들을 생성하고, 생성된 주사 제어신호들 및 데이터 제어신호들을 각각 주사 구동부(310) 및 데이터 구동부(330)로 전송한다.
주사 구동부(310)는 타이밍 제어부(350)로부터 주사 제어신호를 공급받고, 이에 대응하여 주사신호를 생성한다.
데이터 구동부(330)는 타이밍 제어부(350)로부터 데이터 제어신호 및 영상 데이터를 공급받고, 이에 대응하여 데이터 신호를 생성한다.
배선부는 다수 개의 신호 배선들을 포함한다. 배선부는, 구체적으로, 주사 구동부(310)와 화소들을 연결하는 스캔 배선들(130)과 데이터 구동부(330)와 화소들을 연결하는 데이터 배선들(120)을 포함한다. 스캔 배선(130)은 각각의 화소에 연결될 수 있으며, 이에 각각의 화소에 대응하는 스캔 배선을 제1 내지 제3 스캔 배선(130R, 130G, 130B; 이하 130으로 표시)으로 표시하였다.
이외에도, 배선부는 타이밍 제어부(350)와 주사 구동부(310), 타이밍 제어부(350)와 데이터 구동부(330), 또는 그 외 구성 요소들 사이를 연결하며 해당 신호를 전달하는 배선들을 더 포함한다.
스캔 배선들(130)은 주사 구동부(310)에서 생성된 주사신호를 화소들로 제공한다. 데이터 구동부(330)에서 생성된 데이터 신호는 데이터 배선들(120)로 출력된다.
화소들은 스캔 배선들(130) 및 데이터 배선들(120)에 접속된다. 화소들은 스캔 배선들(130)로부터 주사신호가 공급될 때 데이터 배선들(120)로부터 입력되는 데이터 신호에 대응하여 선택적으로 발광한다. 일례로, 각 프레임 기간 동안 각각의 화소들은 입력받은 데이터 신호에 상응하는 휘도로 발광한다. 블랙 휘도에 상응하는 데이터 신호를 공급받은 화소들은 해당 프레임 기간 동안 비발광함으로써 블랙을 표시한다.
본 발명의 일 실시예에 있어서, 화소들은 패시브형 또는 액티브형으로 구동될 수 있다. 표시 장치가 액티브형으로 구동되는 경우 표시 장치는 주사신호 및 데이터신호 외에도 제1 및 제2 화소전원을 더 공급받아 구동될 수 있다.
도 6은 하나의 화소를 나타내는 회로도로서, 패시브형 표시 장치를 구성하는 화소의 일례를 도시한 회로도이다. 여기서, 화소는 화소들 중 하나, 예를 들어, 적색 화소, 녹색 화소, 청색 화소 중 하나일 수 있으며, 본 실시예에서는 제1 화소(110R)를 표시하였다. 제2 및 제3 화소 또한 제1 화소와 실질적으로 동일한 방식으로 구동될 수 있으므로, 제2 및 제3 화소의 회로도에 대한 설명은 생략한다.
도 6을 참조하면, 제1 화소(110R)는 스캔 배선(130)과 데이터 배선(120) 사이에 접속되는 발광 소자(150)를 포함한다. 발광 소자(150)는 제1 에피택셜 스택(20)에 대응한다. 제1 에피택셜 스택(20)은, p형 반도체층과 n형 반도체층 사이에 문턱전압 이상의 전압이 인가될 때, 인가된 전압의 크기에 상응하는 휘도로 발광한다. 즉, 제1 스캔 배선(130R)으로 인가되는 주사신호 및/또는 데이터 배선(120)으로 인가되는 데이터신호의 전압을 조절함에 의해 제1 화소(110R)의 발광을 제어할 수 있다.
도 7는 제1 화소를 나타내는 회로도로서, 액티브형 표시 장치를구성하는 화소의 일례를 도시한 회로도이다.
표시 장치가 액티브형인 경우, 제1 화소(110R)는 주사신호 및 데이터신호 외에도 제1 및 제2 화소전원(ELVDD, ELVSS)을 더 공급받아 구동될 수 있다.
도 7를 참조하면, 제1 화소(110R)는 발광 소자(150)와, 이에 접속되는 트랜지스터부를 포함한다.
발광 소자(150)는 제1 에피택셜 스택(20)에 대응하며, 발광 소자(150)의 p형 반도체층은 트랜지스터부를 경유하여 제1 화소전원(ELVDD)에 접속되고, n형 반도체층은 제2 화소전원(ELVSS)에 접속될 수 있다. 제1 화소전원(ELVDD) 및 제2 화소전원(ELVSS)은 서로 다른 전위를 가질 수 있다. 일례로, 제2 화소전원(ELVSS)은 제1 화소전원(ELVDD)의 전위보다 발광 소자의 문턱전압 이상 낮은 전위를 가질 수 있다. 이러한 발광 소자 각각은 트랜지스터부에 의해 제어되는 구동전류에 상응하는 휘도로 발광한다.
본 발명의 일 실시예에 따르면, 트랜지스터부는 제1 및 제2 트랜지스터(M1, M2)와 스토리지 커패시터(Cst)를 포함한다. 다만, 트랜지스터부의 구조가 도 7에 도시된 실시예에 한정되지는 않는다.
제1 트랜지스터(M1, 스위칭 트랜지스터)의 소스 전극은 데이터 배선(120)에 접속되고, 드레인 전극은 제1 노드(N1)에 접속된다. 그리고, 제1 트랜지스터의 게이트 전극은 제1 스캔 배선(130R)에 접속된다. 이와 같은 제1 트랜지스터는, 제1 스캔 배선(130R)으로부터 제1 트랜지스터(M1)가 턴-온될 수 있는 전압의 주사신호가 공급될 때 턴-온되어, 데이터 배선(120)과 제1 노드(N1)를 전기적으로 연결한다. 이때, 데이터 배선(120)으로는 해당 프레임의 데이터신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터신호가 전달된다. 제1 노드(N1)로 전달된 데이터신호는 스토리지 커패시터(Cst)에 충전된다.
제2 트랜지스터(M2, 구동 트랜지스터)의 소스 전극은 제1 화소전원(ELVDD)에 접속되고, 드레인 전극은 발광 소자의 n형 반도체층에 접속된다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 제2 트랜지스터(M2)는 제1 노드(N1)의 전압에 대응하여 발광 소자로 공급되는 구동전류의 양을 제어한다.
스토리지 커패시터(Cst)의 일 전극은 제1 화소전원(ELVDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터신호가 공급될 때까지 충전된 전압을 유지한다.
편의상, 도 7에서는 두 개의 트랜지스터를 포함하는 트랜지스터부를 도시하였다. 하지만, 본 발명이 이에 한정되는 것은 아니며 트랜지스터부의 구조는 다양하게 변경 실시될 수 있다. 예를 들어, 트랜지스터부는 더 많은 트랜지스터나 커패시터 등을 포함할 수 있다. 또한, 본 실시예에서 제1 및 제2 트랜지스터, 스토리지 커패시터, 및 배선들의 구체적인 구조를 도시하지는 않았으나, 제1 및 제2 트랜지스터, 스토리지 커패시터, 및 배선들은 본 발명의 실시예에 따른 회로를 구현하는 한도 내에서 다양한 형태로 제공될 수 있다.
상술한 화소는 본 발명의 개념에서 벗어나지 않는 한도 내에서 다양한 구조로 구현될 수 있으며, 구체적으로 다음과 같은 패키지 구조로 구현될 수 있다. 이하에서는 패시브 매트릭스 타입의 화소가 패키지로 구현된 실시예를 일 예로서 설명한다.
도 8a는 본 발명의 일 실시예에 따른 발광 소자 패키지를 도시한 평면도이며, 도 8b는 도 8a의 A-A'선에 대한단면도이다.
도 8a 및 도 8b에 있어서, 설명의 편의를 위해 소자가 단순화된 형태로 도시되었으며, 후술할 제1 내지 제4 범프 전극들 또한 편평한 발광 소자 상에 형성된 것으로 단순화하여 도시하였다. 특히 발광 소자는 상면이 편평한 것으로 도시되었으나 상면에 단차 및/또는 경사가 있는 구조일 수 있는 바, 발광 구조체의 따른 구체적인 구성은 도 9a 내지 도 9c에 도시되었다.
도 8a 및 도 8b를 참조하면, 본 발명의 일 실시예에 따른 발광 소자 패키지는베이스 기판(91), 베이스 기판(91) 상에 제공된 외측 전극들, 베이스 기판(91) 상에 제공된 발광 소자(10UT), 및 발광 소자(10UT)와외측 전극들을 연결하는 연결 전극들을 포함한다.
베이스 기판(91)은 전체적으로 발광 구조체(10) 및 기판(11)을 지지하며, 발광 구조체(10)를 외부 장치와 연결하기 위한 것이다.
베이스 기판(91)은사각형의 판상으로 제공될 수 있다. 베이스 기판(91)은 베이스 기판(91)의 중심부에 위치하며 상면으로부터 하면 방향으로 함몰된 제1 오목부(OP1)를 가질 수 있다. 제1 오목부(OP1)는 상기 베이스 기판(91)의 일부가 제거되어 형성된 바닥면과 측벽에 의해 정의될 수 있다.
제1 오목부(OP1)는 발광 소자(10UT)의 형상과 크기, 특히 발광 소자(10UT)의 기판(11)의 형상과 크기에 대응하여 형성되되, 발광 소자(10UT)가 베이스 기판(91)의 제1 오목부(OP1)에 용이하게 삽입되도록 기판(11)의 크기와 실질적으로 동일하거나 조금 크게 제공될 수 있다. 본 발명의 일 실시예에 있어서, 발광 소자(10UT)와 제1 오목부(OP1)가 평면 상에서 볼 때 사각형 형상을 갖는 것을 일예로서 설명한다.
발광 소자(10UT)는 기판(11) 및 발광 구조체(10)를 포함한다. 발광 구조체(10)는 상술한 에피택셜 스택들과 에피택셜 스택들에 연결된 범프 전극들을 포함한다. 범프 전극들은 에피택셜 스택들에 전기적으로 연결되되 적어도 일부가 기판(11) 상에 배치된다. 본 발명의 일 실시예에 있어서, 범프 전극들은 발광 소자(10UT)의 각 기판(11)의 각 모서리에 제공될 수 있으며, 서로 인접한 범프 전극들끼리는 서로 이격될 수 있다. 범프 전극들은 사각형의 각 모서리측에 제공된 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 광 출사 영역(EA)과 중첩하지 않도록 제공된다. 각 에피택셜 스택들과 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 전기적 연결 관계는 후술한다.
베이스 기판(91)에는 발광 소자(10UT), 즉, 기판(11) 및 발광 구조체(10)의 일부가 판상의 베이스 기판(91) 내에 임베드될 수 있다. 본 발명의 일 실시예에 있어서, 발광 소자(10UT) 중 기판(11)은 베이스 기판(91)의 제1 오목부(OP1) 내에 배치된다. 이에 따라, 기판(11)의 배면 및 측면이 베이스 기판(91)에 의해 둘러싸인다. 본 실시예에 있어서, 기판(11)의 두께(H1)와 베이스 기판(91)의 제1 오목부(OP1)의 깊이(H2)는 실질적으로 서로 동일한 값을 가질 수 있다. 기판(11)의 두께(H1)와 제1 오목부(OP1)의 깊이(H2)가 실질적으로 동일하기 때문에 기판(11)의 상면과 베이스 기판(91)의 상면은 서로 동일 평면 상에 배치될 수 있다.
여기서, 발광 소자(10UT)의 기판(11)과 베이스 기판(91) 사이에는 접착제(미도시)가 제공될 수 있으며, 접착제에 의해 발광 소자(10UT)와 베이스 기판(91)이 서로 단단하게 접착될 수 있다. 접착제가 제공되는 경우, 기판(11)의 두께는 접착제의 두께를 고려하여 설정될 수 있다. 예를 들어, 접착제가 제공되더라도 기판(11)의 상면과 베이스 기판(91)의 상면이 서로 일치하도록 기판(11)의 두께가 접착제가 제공되지 않을 때보다 더 작게 설정될 수 있다.
접착제는 다양한 재료, 예를 들어 아크릴계 고분자, 니트릴계 고분자, 실리콘 고무, 부틸 고무, 스티렌 블록공중합체, 비닐 에테르계 고분자, 우레탄 고분자, 에폭시 고분자 등이 사용될 수 있다. 접착제는 광학적으로 투명한 것이 사용될 수도 있으나, 화이트 컬러, 블랙 컬러, 또는 이 이외의 컬러로로 이루어질 수도 있다. 접착제의 컬러는 발광 소자(10UT)로부터이 광이 상부 방향으로 최대한 진행할 수 있도록 상부 방향으로 광을 반사하는 물질로 이루어지거나, 하부 방향으로의 광을 차단할 수 있도록 광을 흡수 또는 차단하는 물질로 이루어질 수 있다. 또한, 접착제는 상부 방향으로의 광의 추출 효율성을 높이기 위해 그 내부에 형광체를 포함할 수도 있다. 형광체는 발광 소자(10UT)로부터의 광을 사용자가 필요로 하는 광의 파장 대역의 광으로 변환하는 광 변환층으로 사용될 수 있다.
베이스 기판(91) 상에는 외측 전극들이 제공된다. 외측 전극들은 외부의 장치와 연결되기 위한 배선들이다. 외측 전극들은 발광 소자(10UT)와 전기적으로 연결이 필요한 구성 요소에 대응하는 개수로 제공될 수 있다. 외측 전극들에는 추가적인 배선들이 더 연결될 수 있으며, 추가적인 배선들은 외부의 장치와 전기적으로 연결될 수 있다.
외측 전극들은 다양한 형상으로 다양한 위치에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 외측 전극들은 베이스 기판(91)이 사각형으로 제공되는 경우, 베이스 기판(91)의 각 모서리에 제공될 수 있으며, 서로 인접한 외측 전극들끼리는 서로 이격될 수 있다. 외측 전극들은 제1 오목부(OP1)가 형성된 위치에는 제공되지 않으며, 제1 오목부(OP1)가 형성된 위치에서는 일측이 제거된 모따기 형태로 제공된다.
본 발명의 일 실시예에 있어서, 외측 전극들은 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)을 포함할 수 있다. 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)은 각각 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)에 연결될 수 있도록 서로 인접한 위치에 제공된다. 즉, 제1 외측 전극(20FL)은 제1 범프 전극(20bp)에 인접한 위치에, 제2 외측 전극(30FL)은 제2 범프 전극(30bp)에 인접한 위치에, 제3 외측 전극(40FL)은 제3 범프 전극(40bp)에 인접한 위치에, 제4 외측 전극(50FL)은 제4 범프 전극(50bp)에 인접한 위치에 제공된다.
본 발명의 일 실시예에 있어서, 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)과 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 실질적으로 서로 동일 평면 상에 제공될 수 있다. 또는 완전히 동일 평면 상에 제공되지는 않더라도 그 높이 차이가 크지 않아 대략적으로 동일 평면으로 보이는 정도로 제공될 수도 있다.
베이스 기판(91) 상에는 제1 절연 부재(93)가 제공된다. 제1 절연 부재(93)는 제1 오목부(OP1)를 제외한 베이스 기판(91) 상에 제공된다. 제1 절연 부재(93)는 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)이 형성된 영역과 인접한 영역에서 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)의 일부를 노출하는 제2 오목부들(OP2)을 갖는다. 각 제2 오목부(OP2)는 상기 제1 절연 부재(93)의 일부가 제거되어 형성된 측벽과, 노출된 외측 전극들의 상면에 의해 정의될 수 있다. 제2 오목부들(OP2)은제1 절연 부재(93)의 상측 방향과,노출된 외측 전극들에 대응하는 범프 전극들 쪽으로 열린 형상을 갖는다. 예를 들어, 제2 오목부들(OP2) 중 제1 외측 전극(20FL)을 노출하는 제2 오목부는 제1 절연 부재(93)의 상측 방향과 제1 범프 전극(20bp) 쪽으로 열린 형상을 갖는다.
발광 소자(10UT) 상에는 제2 절연 부재(90)가 제공된다. 제2 절연 부재(90)는 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)과 인접한 영역에서 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 일부를 노출하는 제3 오목부들(OP3)을 갖는다. 각제3 오목부(OP3)는 제2 절연 부재(90)의 상측 방향과, 노출된 범프 전극들에 대응하는 외측 전극들 쪽으로 열린 형상을 갖는다. 예를 들어, 제3 오목부들(OP3) 중 제3 범프 전극(40bp)을 노출하는 제3 오목부는 제2절연 부재(90)의 상측 방향과 제2 외측 전극(30FL) 쪽으로 열린 형상을 갖는다.
또한, 제2 절연 부재(90)는 광 출사 영역(EA)을 제외한 발광 소자(10UT) 상에 제공된다. 이를 위해, 제2 절연 부재(90)는 에피택셜 스택들 중 최상단부에 위치한 에피택셜 스택의 상면을 노출하는 개구(OP)를 가지며, 개구(OP)에 의해 노출된 부분이 광 출사 영역(EA)이 된다. 본 실시예에 있어서, 광 출사 영역(EA)은 원형일 수 있다. 그러나, 광 출사 영역(EA)의 형상은 이에 한정되는 것은 아니며, 다양한 형상, 예를 들어, 다각형, 적어도 하나의 직선과 곡선으로 이루어진 닫힌 도형, 곡선으로 이루어진 닫힌 도형 중 어느 하나일 수도 있다.
제2 및 제3 오목부(OP2, OP3)에 의해 노출된 외측 전극들과 범프 전극들 상에는 외측 전극들과 범프 전극들을 연결하는 연결 전극들이 제공된다. 연결 전극들은 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)을 포함할 수 있으며, 각각 대응하는 외측 전극들과 범프 전극들을 전기적으로 연결한다. 상세하게는, 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)과 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp) 사이는 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)과 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)을 각각 일대일로 연결하기 위한 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)이 제공될 수 있다. 제1 연결 전극(20ce)은 제2 및 제3 오목부들(OP2, OP3) 중 제1 외측 전극(20FL)과 제1 범프 전극(20bp)이 노출된 부분에 제공된다. 제1 외측 전극(20FL)과 제1 범프 전극(20bp) 상에 일체로 된 제1 연결 전극(20ce)이 제공됨으로써, 제1 외측 전극(20FL)과 제1 범프 전극(20bp)이 서로 연결된다. 제2 연결 전극(30ce)은 제2 및 제3 오목부들(OP2, OP3) 중 제2 외측 전극(30FL)과 제2 범프 전극(30bp)이 노출된 부분에 제공된다. 제2 외측 전극(30FL)과 제2 범프 전극(30bp) 상에 일체로 된 제2 연결 전극(30ce)이 제공됨으로써, 제2 외측 전극(30FL)과 제2 범프 전극(30bp)이 서로 연결된다. 동일한 형태로, 제3 연결 전극(40ce)를 통해 제3 외측 전극(40FL)과 제3 범프 전극(40bp)이 서로 연결되고, 제4 연결 전극(50ce)를 통해 제4 외측 전극(50FL)과 제4 범프 전극(50bp)이 서로 연결된다.
본 발명의 일 실시예에 있어서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)과 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)은 서로 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)에 의해 안정적으로 연결될 수 있도록 실질적으로 서로 동일한 평면 상에 배치될 수 있다. 여기서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)과 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL) 모두가 동일 평면일 필요는 없으며, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)과 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL) 중 서로 인접한 범프 전극과 외측 전극이 서로 동일 평면 상에 있으면 된다. 연결 전극들을 위한 도전성 재료가 실크 스크린과 같은 인쇄를 통해 제2 및 제3 개구(OP2, OP3)부를 통해 노출된 범프 전극들과 외측 전극들 상에 형성되고, 상기 도전성 재료가 경화됨으로써 연결 전극들이 제조 되는 바, 서로 인접한 범프 전극과 외측 전극의 높이가 다른 경우에는 연결 전극들의 접착력이 약화될 수 있기 때문이다.
본 발명의 일 실시예에 있어서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)과 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)은 광 출사 영역(EA)과 중첩되지 않도록 광 출사 영역(EA)을 제외한 외측 부분에서 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)에 의해 연결된다. 즉, 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)은 광 출사 영역(EA)와 중첩하지 않는다.
연결 전극들이 제공된 제2 및 제3 오목부(OP3) 내에는 커버 부재(95)가 충진될 수 있다. 또한, 제1 오목부(OP1)와 발광 소자(10UT) 사이에 공간에도 커버 부재(95)가 충진될 수 있다.
본 발명의 일 실시예에 있어서, 베이스 기판(91), 제1 절연 부재(93), 제2 절연 부재(90), 또는 커버 부재(95) 중 적어도 하나는 광 차단 재료로 이루어질 수 있다. 베이스 기판(91), 제1 절연 부재(93), 제2 절연 부재(90), 또는 커버 부재(95) 중 적어도 하나가 광 차단 재료로 이루어짐으로써, 서로 인접한 두 발광 소자 패키지들 사이의 광의 혼색을 방지할 수도 있다. 또한 이를 통해, 각 발광 소자 패키지들로부터 출사된 광은 베이스 기판(91)의 전면이 향하는 방향으로의 광의 진행이 최대화되고, 그 외의 방향, 예를 들어, 베이스 기판(91)의 측면이 향하는 방향이나, 배면이 향하는 방향으로의 광의 진행이 최대한 방지된다. 본 발명의 일 실시예에서는 베이스 기판(91), 제1 절연 부재(93), 제2 절연 부재(90), 및 커버 부재(95) 모두가 광 차단 재료로 이루어질 수 있다.
이에 더해, 베이스 기판(91) 상에, 제1 절연 부재(93), 제2 절연 부재(90), 또는 커버 부재(95) 등이 제공됨으로써, 발광 소자 패키지의 강성이 증가되는 효과를 얻을 수 있다. 특히 커버 부재(95)의 경우, 제1 오목부(OP1), 제2 오목부(OP2) 및 제3 오목부(OP3)에 형성된 내부 공간을 충진하여 경화될 수 있는 바, 베이스 기판(91), 제1 절연 부재(93), 제2 절연 부재(95), 및 커버 부재(95) 사이의 접착력을 증가시키는 효과가 있을 수 있다. 이에 따라, 전체 발광 소자 패키지의 강성이 더욱 증가된다.
본 발명의 일 실시예에 있어서, 베이스 기판(91) 상에, 제1 절연 부재(93), 제2 절연 부재(90), 또는 커버 부재(95) 중 적어도 하나는 유기 고분자 재료로 이루어질 수 있으나, 그 재료는 한정되지 않는다.
본 발명의 일 실시예에 있어서, 외측 전극들은 발광 소자(10UT)의 외측에, 발광 소자(10UT)의 범프 전극들보다 넓은 면적으로 형성될 수 있는 바, 이후 외측 전극들에 직접 또는 별도의 배선들을 통해 외부 장치가 용이하게 연결될 수 있다. 예를 들어, 발광 소자(10UT)에는 발광 신호를 제공하는 제1 내지 제3 발광 신호 배선들과, 공통 전압을 제공하는 공통 배선이 연결될 수 있다. 본 실시예에 있어서, 제1 내지 제3 발광 신호 배선들은 제1 내지 제3 스캔 배선들과, 공통 배선은 데이터 배선에 각각 대응될 수 있다.
외측 전극들에 직접 별도의 배선들이 연결되는 경우, 별도의 배선과의 연결을 위해 제1 절연 부재(93)의 일부가 제거되어 별도의 개구가 더 형성될 수도 있다.
여기서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 발광 소자(10UT)의 가장자리 가까운 영역, 특히, 발광 소자(10UT)의 모서리 부분에 제공될 수 있으며, 이를 통해 제1 내지 제4 외측 전극(20FL, 30FL, 40FL, 50FL)들에 연결됨으로써, 광 출사 영역(EA)을 확보하면서도 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)에 직접 외부 배선을 연결하는 경우보다단선의 가능성이 감소된다.
상술한 바와 같은 본 발명의 일 실시예에 따른 발광 소자 패키지는 베이스 기판 상에 실장된 발광 소자가 베이스 기판의 전면이 향하는 방향으로 광을 출사한다. 이에 따라, 본 발명의 일 실시예에 따른 발광 소자 패키지에서는 베이스 기판의 배면이 향하는 방향으로 광을 출사하는 기존 발명과는 달리, 발광 소자로부터 출사된 광이 베이스 기판을 거치지 않고 곧바로 상부 방향으로 출사한다. 이에 따라, 발광 소자로부터 출사된 광의 출사 효율이 증가한다. 또한, 베이스 기판이 광 차단 재료, 예를 들어 블랙 컬러 재료로 이루어짐으로써 서로 인접한 발광 소자들 사이의 혼색이 감소할 뿐만 아니라 콘트라스트도 향상될 수 있다.
본 발명의 일 실시예에 따른 발광 소자 패키지는, 베이스 기판 상에 발광 소자가 실장되는 형태로 제공되는 바, 발광 소자의 결함시 리페어가 쉬운 장점이 있다. 베이스 기판의 제1 오목부 내로 제1 오목부의 깊이와 사실상 동일한 두께를 갖는 발광 소자가 배치된다. 이에 따라, 베이스 기판의 상면과 발광 소자의 상면이 사실상 동일 평면상에 위치하며, 연결 전극들이 발광 소자 상면과 베이스 기판의 상면(즉 그 동일 평면 상)에 형성된다. 발광 소자에 결함이 있는 경우, 이 연결 전극들에 레이저 등을 인가한 후 상기 제1 오목부로부터 쉽게 발광 소자를 상부 방향으로 픽업하여 제거할 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자는 베이스 기판의 배면이 향하는 방향이 아닌 전면이 향하는 방향으로 광을 출사한다. 이를 위해 발광 소자에서는 베이스 기판과 접하는 측에 기판이 제공되고, 발광 구조체가 기판을 사이에 두고 베이스 기판과 이격된다. 발광 소자에 결함이 발생하는 경우, 결함이 있는 발광 소자를 하부에서 이젝트 핀을 이용하여 상부 방향으로 가압하는 방식으로 분리할 수 있는데, 본 발명의 일 실시예에 따른 발광 소자에서는 이젝트 핀으로 발광 소자 패키지를 하부로부터 상부 방향으로 가압하더라도, 하부측에 기판이 배치되어 있기 때문에 발광 구조체의 파손이 현저하게 감소된다. 따라서, 결함이 발생한 발광 소자를 발광 소자 패키지로부터 파손 없이 제거한 후, 결함이 없는 발광 소자를 그 자리에 배치시킴으로써 발광 소자 패키지를 용이하게 리페어 할 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자는 다양한 형태로 구현될 수 있다. 도 9a는 본 발명의 일 실시예에 따른 하나의 발광 소자를 도시한 평면도이며, 도 9b및도 9c는 각각 도 9a의 A-A'선 및B-B’선에 따른 단면도들이다.
도9a, 도 9b및 도 9c를 참조하면, 본 발명의 일 실시예에 따른 발광 소자는 평면 상에서 볼 때 복수의 에피택셜 스택들이 적층된 광 출사 영역을 갖는다. 본 발명의 일 실시예에 있어서, 각 제1 내지 제3 에피택셜 스택(20, 30, 40)의 어느 극성의 반도체층에 공통 전압을 인가하느냐에 따라 적층 구조가 달라질 수 있다. 이하에서는, p형 반도체층에 공통 전압을 인가하는 실시예를 일 예로서 설명한다.
복수의 에피택셜 스택들은 기판(11) 상에 적층된 제3 에피택셜 스택(40), 제2 에피택셜 스택(30), 및 제1 에피택셜 스택(20)을 포함한다.
제1 내지 제3 에피택셜 스택들(20, 30, 40) 각각은 p형 반도체층, 상기 p형 반도체층 상에 제공된 활성층, 및 상기 활성층 상에 제공된 n형 반도체층을 포함한다. 즉, 제1 에피택셜 스택(20)은 제1 p형 반도체층(25), 제1 p형 반도체층(25) 상에 제공된 제1 활성층(23), 및 제1 활성층(23) 상에 제공된 제1 n형 반도체층(21)을 포함한다. 제2 에피택셜 스택(30)은 제2 p형 반도체층(35), 제2 p형 반도체층(35) 상에 제공된 제2 활성층(33), 및 제2 활성층(33) 상에 제공된 제2 n형 반도체층(31)을 포함한다. 제3 에피택셜 스택(40)은 제3 n형 반도체층(41), 제3 n형 반도체층(41) 상에 제공된 제3 활성층(43), 및 제3 활성층(43) 상에 제공된 제3 p형 반도체층(45)을 포함한다.
제3 에피택셜 스택(40)의제3 p형 반도체층(45) 상에는 제3 p형 반도체층(45)과 직접 접촉하는 제3 p형 컨택 전극(45p), 제2 접착제(63), 및 제2 p형 컨택 전극(35p)이 순차적으로 제공된다. 제2 p형 컨택 전극(35p)은 제2 에피택셜 스택(30)의 제2 p형 반도체층(35)과 직접 접촉한다.
제2 에피택셜 스택(30)의 제2 n형 반도체층(31) 상에는 제1 접착층(61)과 제1 p형 컨택 전극(25p)이 순차적으로 제공된다. 제1 p형 컨택 전극(25p)은 제1 에피택셜 스택(20)의 제1 p형 반도체층(25)과 직접 접촉한다.
제1 에피택셜 스택(20)의 제1 n형 반도체층(21) 상에는 제1 n형 컨택 전극(21n)이 제공된다.
제1 내지 제3 에피택셜 스택들(20, 30, 40)이 적층된 기판(11) 상에는 단층 또는 다층의 절연막이 제공된다. 본 발명의 일 실시예에 있어서, 제1 내지 제3 에피택셜 스택(20, 30, 40)의 측면 및 상면 일부에는 제1 내지 제3 에피택셜 스택(20, 30, 40)의 적층체를 커버하는 제1 절연막(81) 및 제2 절연막(83)이 제공된다. 제1 및/또는 제2 절연막(81, 83)은 다양한 유/무기 절연성 재료로 이루어질 수 있으며 그 재료나 형태가 한정되는 것은 아니다. 예를 들어, 제1 및/또는 제2 절연막(81, 83)은 DBR(distributed Bragg reflector)로 제공될 수 있다. 또한, 제1 및/또는 제2 절연막(81, 83)은 블랙 컬러의 유기 고분자막일 수도 있다. 본 발명의 일 실시예에 있어서, 도시하지는 않았으나, 제1 및/또는 제2 절연막(81, 83) 상에는 플로팅된 금속 반사막이 더 제공될 수 있다. 본 발명의 일 실시예에 있어서, 절연막은 굴절율이 서로 다른 두 층 이상의 절연막을 증착함으로써 형성할 수 있다.
화소에는 제1 내지 제3 에피택셜 스택(20, 30, 40)에 배선부를 연결하기 위한 컨택부가 제공된다. 컨택부는 제1 에피택셜 스택(20)에 발광 신호를 제공하기 위한 제1 컨택부(20C), 제2 에피택셜 스택(30)에 발광 신호를 제공하기 위한 제2 컨택부(30C), 제3 에피택셜 스택(40)에 발광 신호를 제공하기 위한 제3 컨택부(40C) 및 제1 내지 제3 에피택셜 스택(20, 30, 40)에 공통 전압을 인가하기 위한 제4 컨택부(50C)를 포함한다.
본 발명의 일 실시예에 있어서, 제1 내지 제4 컨택부(20C, 30C, 40C, 50C)는 평면 상에서 볼 때 다양한 위치에 제공될 수 있다. 예를 들어, 본 발명의 일 실시예에 있어서,발광 소자가 사각형상을 갖는 경우 제1 내지 제4 컨택부(20C, 30C, 40C, 50C)는 사각형의 각 모서리에 대응하는 영역에 배치될 수 있다. 이때, 컨택부는 광 출사 영역과 중첩하지 않을 수 있다. 그러나, 제1 내지 제4 컨택부(20C, 30C, 40C, 50C)의 위치는 이에 한정되는 것은 아니며, 발광 소자의 형상에 따라 다양하게 변경될 수 있다.
제1 내지 제4 컨택부(20C, 30C, 40C, 50C)는 각각 제1 내지 제4 패드들(20pd, 30pd, 40pd, 50pd)과 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)을 포함할 수 있다.
제1 내지 제4 패드들(20pd, 30pd, 40pd, 50pd) 각각은 서로 이격되어 절연된다.
제1 내지 제4 범프 전극(20bp, 30bp, 40bp, 50bp)들 각각은 서로 이격되어 절연된다. 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp) 각각의 일부는 제1 내지 제3 에피택셜 스택들(20, 30, 40)의 가장자리에 걸쳐서 형성될 수 있으며, 제1 내지 제3 에피택셜 스택들(20, 30, 40)의 외측으로 연장되어 기판의 바로 위에 제공될 수 있다.제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 제1 내지 제3 에피택셜 스택들(20, 30, 40)의 활성층들(23, 33, 43)의 측면들 중 적어도 일부를 커버할 수 있다. 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)이 제1 내지 제3 에피택셜 스택들의 측면들 중 적어도 일부를 커버함으로써, 제1 내지 제3 에피택셜 스택들(20, 30, 40)로부터 발생한 열이 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)을 통해 용이하게 배출될 수 있다. 이와 같이, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 방열 효과로 인해 제1 내지 제3 에피택셜 스택들(20, 30, 40)의 열화가 감소될 수 있다.
제1 컨택부(20C)는 서로 전기적으로 연결되는 제1 패드(20pd) 및 제1 범프 전극(20bp)을 포함한다.제1 패드(20pd)는 제1 에피택셜 스택(20)의 제1 n형 컨택 전극(21n) 상에 제공되며, 제1 절연막(81)에 제공된 제1 컨택홀(20CH)을 통해 제1 n형 컨택 전극(21n)에 연결된다. 제1 범프 전극(20bp)은 적어도 일부가 제1 패드(20pd)와 중첩된다. 제1 범프 전극(20bp)은 제1 패드(20pd)와 중첩된 영역에서 제2 절연막(83)을 사이에 두고 제1 쓰루홀(20ct)을 통해 제1 패드(20pd)와 연결된다. 여기서, 제1 패드(20pd)와 제1 범프 전극(20bp)은 서로 동일한 형상로 제공되어 완전히 중첩할 수 있다. 그러나, 제1 패드(20pd)와 제1 범프 전극(20bp)의 형상은 이에 한정되는 것은 아니며, 서로 다른 형상 및 크기를 가질 수 있다.
제2 컨택부(30C)는 서로 전기적으로 연결되는 제2 패드(30pd) 및 제2 범프 전극(30bp)을 포함한다. 제2 패드(30pd)는 제2 에피택셜 스택(30)의 제2 n형 반도체층(31) 상에 제공되며, 제1 절연막(81)에 형성된 제2 컨택홀(30CH)을 통해 제2 n형 반도체층(31)에 연결된다. 제2 범프 전극(30bp)은 적어도 일부가 제2 패드(30pd)와 중첩된다. 제2 범프 전극(30bp)은 제2 패드(30pd)와 중첩된 영역에서 제2 절연막(83)을 사이에 두고 제2 쓰루홀(30ct)을 통해 제2 패드(30pd)와 연결된다.
제3 컨택부(40C)는 서로 전기적으로 연결되는 제3 패드(40pd) 및 제3 범프 전극(40bp)을 포함한다. 제3 패드(40pd)는 제3 에피택셜 스택(40)의 제3 n형 반도체층(41) 상에 제공되며, 제1 절연막(81)에 형성된 제3 컨택홀(40CH)을 통해 제3 n형 반도체층(41)에 연결된다. 제3 범프 전극(40bp)은 적어도 일부가 제3 패드(40pd)와 중첩된다. 제3 범프 전극(40bp)은 제3 패드(40pd)와 중첩된 영역에서 제2 절연막(83)을 사이에 두고 제3 쓰루홀(40ct)을 통해 제3 패드(40pd)와 연결된다.
제4 컨택부(50C)는 서로 전기적으로 연결되는 제4 패드(50pd) 및 제4 범프 전극(50bp)을 포함한다. 제4 패드(50pd)는 제1 내지 제3 에피택셜 스택(20, 30, 40)의 제1 내지 제3 p형 컨택 전극들(21p, 31p, 41p) 상에 제공된 제1 서브 컨택홀(50CHa) 및 제2 서브 컨택홀(50CHb)을 통해 각각 제1 내지 제3 에피택셜 스택(40)의 제1 내지 제3 p형 반도체층들(25, 35, 45)에 연결된다. 상세하게는, 제4 패드(50pd)는 제1 p형 컨택 전극(25p) 상에 제공된 제1 서브 컨택홀(50CHa)을 통해 제1 p형 컨택 전극(25p)과 연결되고, 제2 및 제3 p형 컨택 전극들(35p, 45p) 상에 제공된 제2 서브 컨택홀(50CHb)을 통해 제2 및 제3 p형 컨택 전극들(35p, 45p)에 동시에 연결된다. 여기서, 제2 및 제3 p형 컨택 전극들(35p, 45p)에 각각 개별적으로 컨택홀을 형성하는 공정 대신, 하나의 제2 서브 컨택홀(50CHb)을 통해 제2 및 제3 p형 컨택 전극들(35p, 45p)에 동시에 연결할 수 있으므로, 발광 소자의 제조 공정이 단순화될 뿐만 아니라, 컨택홀들이 소자 내에서 차지하는 면적이 감소될 수있다. 제4 범프 전극(50bp)은 적어도 일부가 제4 패드(50pd)와 중첩된다. 제4 범프 전극(50bp)은 제4 패드(50pd)와 중첩된 영역에서 제2 절연막(83)을 사이에 두고 제4 쓰루홀(50ct)을 통해 제4 패드(50pd)와 연결된다.
본 실시예에 있어서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 발광 구조체의 제1 내지 제3 에피택셜 스택들(20, 30, 40)의 외측으로 연장된 형태로 제공되며, 평면 상에서 볼 때 제1 내지 제3 에피택셜 스택들(20, 30, 40)과 중첩되지 않은 영역에서는 기판의 바로 위에 배치된다.
본 실시예에 있어서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 평면 상에서 볼 때 동일한 형상과 면적으로 제공될 수 있으나, 이의 형상 및 면적은 이에 한정되는 것은 아니며, 다양한 형상과 면적을 가질 수 있다.
본 실시예에 있어서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 적어도 일부가 기판(11)의 바로 위에 형성되며, 기판(11)과 동일 평면 상에 배치된 제1 내지 제4 외측 전극들(20FL, 20FL, 40FL, 50FL)에 연결된다. 그러나, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 위치는 이에 한정되는 것은 아니며, 기판(11) 상이 아닌 제1 내지 제3 에피택셜 스택들(20, 30, 40) 중 적어도어느 하나 상에 그 일부가 배치될 수도 있다.
도 10은 본 발명의 다른 실시예에 따른 발광 소자 패키지를 도시한 것으로서, 도 8a의 A-A'선에 대응하는 단면도이다. 도 11a는 도 10에 해당하는 하나의 발광 소자를 도시한 평면도이며, 도 11b 및 도 11c는 각각 도 11a의 A-A'선 및 B-B’선에 따른 단면도이다.
도 10, 도 11a 내지 도 11c를 참조하면, 범프 전극들의 일부는 상기 발광 구조체 상에 제공될 수 있다. 예를 들어, 도시된 바와 같이 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 적어도 일부가 제3 에피택셜 스택(40) 상에 형성될 수도 있다.
본 실시예에 있어서, 제1 내지 제3 에피택셜 스택들(20, 30, 40), 제1 내지 제4 패드 전극들(20pd, 30pd, 40pd)의 구조는 상술한 실시예들과 실질적으로 동일하나, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 위치는 달리 형성될 수 있다. 즉, 상술한 실시예에서는 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)이 발광 구조체의 외측으로 연장되며, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 일부가 기판(11)의 바로 위에도 제공되었으나, 본 실시예에서는 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)이 모두 발광 구조체들 상에 제공된다. 이 경우, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 기판(11)의 바로 위에 제공되는 경우보다 상측으로 더 높은 위치에 배치된다.
본 발명의 일 실시예에 있어서, 연결 전극들을 이용하여 외측 전극들과 범프 전극들을 용이하게 연결하기 위해서는 외측 전극들과 범프 전극들이 실질적으로 동일한 높이를 가지는 것이 바람직하다. 이에 따라, 본 실시예에서와 같이, 범프 전극들이 기판(11) 상이 아닌 에피택셜 스택들 중 어느 하나 상에 제공되는 경우 범프 전극들이 제공된 평면이 외측 전극들이 제공된 평면과 실질적으로 동일 평면이 되도록 제1 오목부(OP1)의 깊이를 조절할 수 있다. 예를 들어, 기판(11)의 두께(H1)는제1 오목부의 깊이(H2)보다 작게 형성된다. 제1 오목부(OP1)의 깊이는 범프 전극들이 제공된 에피택셜 스택들의 위치를 고려하여 기판(11)의 두께(H1) 보다 큰 값으로 설정될 수 있다.
상술한 구조를 갖는 발광 소자 패키지는 외측 전극들이 형성된 베이스 기판과, 발광 소자를 각각 준비하고, 발광 소자를 베이스 기판에 배치시킨 다음 외측 전극들과 발광 소자를 전기적으로 연결시키는 형태로 제조될 수 있는 바, 이에 대해서 도면을 참조하여 상세히 설명한다.
도 12a, 도 13a, 도 14a, 및 도 15a는 발광 소자 패키지를 제조하는 방법을 나타낸 평면도들이며, 도 12b, 도 13b, 도 14b, 및 도 15b 내지 도 15d는 도 12a, 도 13a, 도 14a, 및 도 15a 평면도에 대응하는 단면도들이다.
도 12a 및 도 12b를 참조하면, 발광 소자(10UT)가 준비된다. 이하에 개시된 공정들에 따라 기판 상에 발광 구조체를 형성하는것에 의해 발광 소자(UT)가 제조된다. 발광 구조체(10)는 기판(11) 상에 제3 에피택셜 스택, 제2 에피택셜 스택, 및 제1 에피택셜 스택을 순차적으로 형성하고, 제1 에피택셜 스택 내지 제3 에피택셜 스택을 포토리소그래피 등으로 순차적으로 패터닝한 후, 제1 내지 제4 패드 전극들 및 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp) 등을 형성하는 공정을 통해 제조될 수 있다.
발광 구조체(10) 상에는 제2절연 부재(90)가 형성되며, 제2절연 부재(90)에는제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 일부와 광 출사 영역(EA)을 노출하는 제3 오목부(OP3)와 개구(OP)가 형성된다.
도 13a 및 도 13b를 참조하면, 발광 소자(10UT)와 별개로 베이스 기판(91)이 준비되고, 베이스 기판(91) 상에 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)이 형성되고, 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL) 상에제1 절연 부재(93)가 형성된다.
베이스 기판(91)에는 소정 깊이를 갖는 제1 오목부(OP1)가 형성되며, 제1 절연 부재(93)에는 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)의 일부 영역을 노출하는 제2 오목부들(OP2)이 형성된다. 제1 오목부(OP1)는 도 12a 및 도 12b에 도시된 발광 소자(10UT)의 크기와 형상을 고려하여 대응되는 크기와 형상으로 형성된다.
도 14a 및 도 14b를 참조하면, 도 12a 및 도 12b에 도시된 발광 소자(10UT)가 도 13a 및 도 13b에 도시된 베이스 기판(91)의 제1 오목부(OP1)에 안착된다. 베이스 기판(91)의 제1 오목부(OP1)의 바닥면과발광 소자(10UT) 사이에는 접착제가 제공될 수도 있다. 제1 오목부(OP1)는 발광 소자(10UT)의 크기와 실질적으로 동일하거나 조금 큰 상태로 형성되며, 발광 소자(10UT)가 용이하게 제1 오목부(OP1) 내로 삽입될 수 있다.
발광 소자(10UT)가 베이스 기판(91) 상에 안착됨으로써, 발광 소자(10UT) 상의 제3 오목부(OP3)에 의해 노출된 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)과 베이스 기판(91) 상의 제2 오목부(OP2)에 의해 노출된 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)의 상면이 실질적으로 서로 동일 평면 상에 배치된다. 여기서 서로 동일 평면 상에 배치된다는 의미는 완전히 동일 평면 상에 배치되는 것뿐만 아니라, 완전히 동일 평면이 아니라 높이에 있어서 미차(微差)가 있는 경우도 포함한다. 이후 형성될 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)이 미경화 물질(예를 들어 솔더)로 형성되는 경우, 높이에 미차가 있어도 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL) 상에 형성되는 데는 문제가 없다.
또한, 발광 소자(10UT) 상의 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)과 베이스 기판(91) 상의 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL) 중 서로 대응하는 범프 전극과 외측 전극은 서로 인접한 위치에 가깝게 배치되며, 제2 및 제3 오목부(OP2, OP3)에 의해 노출된 범프 전극과 외측 전극은 제2 및 제3 오목부(OP2, OP3)의 측벽에 의해 둘러싸인다.
도 15a 및 도 15b를 참조하면, 제2 및 제3 오목부(OP2, OP3)에 의해 노출된 범프 전극과 외측 전극부분에 실크 스크린과 같은 인쇄 방법을 이용하여 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)을 형성한다. 실크 스크린 인쇄법을 이용하는 경우, 상하로 관통되는 부분과 그렇지 않은 부분이 형성된 마스크(MSK)를 준비하고, 상하로 관통되는 부분을 통해 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)을 형성할 재료를 노출된 범프 전극과 외측 전극 상에 인쇄할 수 있다.제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)은 미경화된 도전 물질로 형성된 후 리플로우 및 경화를 통해 제2 및 제3 개구(OP2, OP3)에 의해 형성된 영역 내에 안정적으로 형성된다. 도면에서는 설명의 편의를 위해 반구 형상으로 표시하였으나, 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)의 형상은 이에 한정되는 것은 아니며, 리플로우 및 경화를 거쳐 제2 및 제3 개구(OP2, OP3)를 채우는 형태로 일부 형상이 변경될 수도 있다.
도 15a 및 도 15c를 참조하면 연결 전극들이 형성된 베이스 기판(91) 및 발광 소자(10UT) 상에 커버 부재(95)를 형성한다. 커버 부재(95)는 미경화된 유기 재료(95i)로 형성될 수 있으며, 제2 및 제3 오목부(OP2, OP3)에 의해 정의된 공간 내에 적하될 수 있다. 미경화된 유기 재료(95i)는 제2 및 제3 오목부(OP2, OP3)에 의해 정의된 공간 및 제1 오목부(OP1)와 발광 소자(10UT) 사이의 틈을 충진할 수 있다.
상기한 공정을 통해 도 15d에 도시된 발광 소자 패키지가 제조된다.
본 발명의 일 실시예에 있어서, 상기한 도면들은 설명의 편의를 위해 하나의 발광 소자에 대응하여 하나의 제1 오목부가 있는 베이스 기판만이 도시되었으나, 이에 한정되는 것은 아니다. 베이스 기판은 다수 개의 발광 소자가 배치될 수 있는 다수 개의 제1 오목부를 가질 수도 있다. 이 경우, 베이스 기판 상에 다수 개의 발광 소자를 동시에 배치시킬 수 있으며, 이후 커팅을 통해 단일 발광 소자를 갖는 발광 소자 패키지 또는 다수개의 발광 소자를 갖는 발광 소자 패키지 등으로 제조될 수 있다. 이때, 베이스 기판 상의 외측 전극 또한 다양한 다른 형태로 배치될 수 있다.
특히, 베이스 기판이 다수 개의 발광 소자들이 배치될 수 있도록 다수 개의 제1 오목부들을 가지는 경우, 제1 오목부들에 발광 소자들이 각각 실장될 수 있으며, 각 발광 소자는 하나의 화소로 기능할 수 있다. 이때, 화소들은 행열 형상으로 배치될 수 있으며, 화소들은제1 내지 제4 범프 전극들, 제1 내지 제4 연결 전극들, 및 제1 내지 제4 외측 전극들을 거쳐 주사 구동부나 데이터 구동부에 연결될 수 있다.
하나의 베이스 기판 상에 다수 개의 발광 소자들을 갖는 발광 소자 패키지는 그 자체로서 하나의 표시 장치로 사용될 수도 있으나, 다수 개의 베이스 기판들을 포함하는 발광 소자 패키지들이 연결되어 하나의 표시 장치로 사용될 수도 있다. 다수 개의 발광 소자 패키지들로 하나의 표시 장치를 이루는 경우 용이하게 표시 장치의 대형화가 가능하다.
또한, 본 발명의 일 실시예에 따른 발광 소자 패키지는 발광 소자의 일부와 제1 내지 제4 외측 전극들의 일부가 실질적으로 서로 동일 평면 상에 배치된 것을 이용하여 실크 스크린 인쇄와 같은 방법으로 연결 전극을 매우 쉽게 형성할 수 있어 제조 방법이 간단해 지고 소요 비용이 감소한다. 기존의 발광 소자의 경우, 서로 연결하고자 하는 전극들이 서로 매우 다른 평면 상에 배치되는 경우, 와이어로 두 전극들을 연결하는 등의 시간과 비용이 소요되었었다.
본 발명의 일 실시예에 있어서, 베이스 기판 및 제1 절연 부재는 다양한 형상, 예를 들어, 다양한 형상의 제1 오목부 및 제2 오목부를 가질 수 있다. 도 16a 내지 도 16c는 도 13b에 대응하는 단면도로서, 다른 형태로 형성된 베이스 기판 및 제1 절연 부재를 도시한 단면도이다.
도 16a 내지 도 16c를 살펴보면, 제1 오목부(OP1)및 제2 오목부(OP2)에 있어서 제1 오목부(OP1) 및 제2 오목부(OP2)의 측벽들 중 적어도 하나는 바닥면에 대해 수직으로 형성될 수도 있으나, 바닥면에 대해 경사지게 형성될 수 있다. 제1 오목부(OP1) 및 제2 오목부(OP2)의 측벽들 중 적어도 하나가 바닥면에 대해 경사지게 형성될 때 테이퍼지게 형성될 수도 있으며, 또는 역테이퍼지게 형성될 수도 있다. 도시하지는 않았으나, 제2 절연 부재(90) 상의 제3 오목부(OP3) 또한 동일한 형태로 바닥면에 대해 경사지게 형성될 수도 있다.
측벽들의 경사도는 제조 공정이나 이후 단계, 예를 들어, 발광 소자의 삽입 용이성이나, 실크 스크린 시의 잉크의 퍼짐성 등을 고려하여 적절하게 제어될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 발광 소자 패키지의 경우, 베이스 기판을 기준으로 전면이 향하는 방향으로 광을 출사하며, 배면이 향하는 방향으로는 광이 출사되지 않는다. 또한, 배면이 향하는 방향 쪽에 기판이 제공된다. 이에 따라, 칩의 선택 및 배치(pick & Place) 과정에서의 파손이 현저하게 감소하는 효과가 있다. 전면이 향하는 방향을 상부 방향으로, 배면이 향하는 방향을 하부 방향이라고 할때, 기존 발명의 경우, 발광 소자 패키지를 다른 장치로 이송하여 배치할 때, 진공 콜렛(collet)으로 발광 소자 패키지를 상부에서 파지하고, 하부에서 이젝트 핀을 이용하여 상부 방향으로 가압하는 방식으로 개별 칩을 분리한다. 이 경우, 이젝트 핀으로 발광 소자 패키지를 하부로부터 상부 방향으로 가압할 때 발광 구조체의 파손이 발생하였다. 그러나, 본 발명의 일 실시예의 경우, 하부측에 기판이 배치되고 기판의 상부에 발광 구조체가 배치되므로, 이젝트 핀을 통해 하부로부터의 압력이 인가되더라도 발광 구조체의 파손이 현저하게 감소된다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

Claims (22)

  1. 전면과 배면을 가지며, 상기 전면으로부터 함몰된 제1 오목부가 제공된 베이스 기판;
    상기 전면 상에 제공된 다수 개의 외측 전극들;
    상기 제1 오목부에 제공되며 상기 전면이 향하는 방향으로 광을 출사하는 발광 소자; 및
    상기 발광 소자와 상기 외측 전극들을 각각 연결하는 다수 개의 연결 전극들을 포함하며,
    상기 발광 소자는
    기판;
    상기 기판 상에 제공된 발광 구조체; 및
    상기 기판 상에 제공된 다수 개의 범프 전극들을 포함하며,
    상기 범프 전극들의 상면과 상기 외측 전극들의 상면은 실질적으로 동일 평면 상에 제공되고, 상기 연결 전극들 각각은 상기 범프 전극들과 상기 외측 전극들 중 서로 인접한 범프 전극과 외측 전극 상에 제공되는 발광 소자 패키지.
  2. 제1 항에 있어서,
    상기 베이스 기판 상에 제공된 제1 절연 부재를 더 포함하며, 상기 제1 절연 부재는 상기 외측 전극들의 일부를 노출하는 제2 오목부들을 갖는 발광 소자 패키지.
  3. 제2 항에 있어서,
    상기 발광 구조체 상에 제공된 제2 절연 부재를 더 포함하며, 상기 제2 절연 부재는 상기 범프 전극들의 일부를 노출하는 제3 오목부들을 갖는 발광 소자 패키지.
  4. 제3 항에 있어서,
    상기 제2 절연 부재는 상기 발광 구조체의 상면 일부를 노출하는 개구를 포함하는 발광 소자 패키지.
  5. 제4 항에 있어서,
    상기 개구의 형상은 다각형, 적어도 하나의 직선과 곡선으로 이루어진 닫힌 도형, 곡선으로 이루어진 닫힌 도형 중 어느 하나인 발광 소자 패키지.
  6. 제3 항에 있어서,
    상기 연결 전극들은 각각 상기 제2 및 제3 오목부들 중 서로 인접한 제2 오목부와 제3 오목부 내에 제공된 발광 소자 패키지.
  7. 제3 항에 있어서,
    상기 베이스 기판 및 상기 제1 및 제2절연 부재는 광 차단 재료로 이루어진 발광 소자 패키지.
  8. 제3 항에 있어서,
    상기 제1 오목부는 상기 베이스 기판의 일부가 제거되어 형성된 바닥면과 측벽에 의해 정의되며, 상기 측벽은 상기 바닥면에 대해 경사진 발광 소자 패키지.
  9. 제3 항에 있어서,
    상기 제2 오목부는 상기 제1 절연 부재의 일부가 제거되어 형성된 측벽과 노출된 상기 외측 전극들의 상면에 의해 정의되며, 상기 측벽은 상기 외측 전극들의 상면에 대해 경사진 발광 소자 패키지.
  10. 제3 항에 있어서,
    상기 제1 내지 제3 오목부를 충진하는 커버 부재를 더 포함하는 발광 소자 패키지.
  11. 제1 항에 있어서,
    상기 범프 전극들의 일부는 상기 기판의 상에 제공된 발광 소자 패키지.
  12. 제11 항에 있어서,
    상기 제1 오목부의 깊이는 상기 기판의 두께와 실질적으로 동일한 발광 소자 패키지.
  13. 제1 항에 있어서,
    상기 범프 전극들의 일부는 상기 발광 구조체 상에 제공된 발광 소자 패키지.
  14. 제13 항에 있어서,
    상기 제1 오목부의 깊이는 상기 기판의 두께보다 큰 발광 소자 패키지.
  15. 제1 항에 있어서,
    상기 발광 구조체는 상기 기판 상에 순차적으로 적층되어 서로 다른 파장 대역의 광을 출사하며 광 출사 영역이 서로 중첩하는 복수의 에피택셜 스택들을 포함하는 발광 소자 패키지.
  16. 제15 항에 있어서,
    상기 복수 개의 에피택셜 스택은,
    제1 광을 출사하는 제1 에피택셜 스택;
    상기 제1 에피택셜 스택 상에 제공되며 상기 제1 광과 다른 파장 대역의 제2 광을 출사하는 제2 에피택셜 스택; 및
    상기 제2 에피택셜 스택 상에 제공되며 상기 제1 및 제2 광과 다른 파장 대역의 제3 광을 출사하는 제3 에피택셜 스택을 포함하는 발광 소자 패키지.
  17. 제16항에 있어서,
    상기 제1 내지 제3 에피택셜 스택 각각은
    p형 반도체층;
    상기 p형 반도체층 상에 제공된 활성층; 및
    상기 활성층 상에 제공된 n형 반도체층을 포함하는 발광 소자 패키지.
  18. 제17항에 있어서,
    상기 범프 전극들은
    상기 제1 에피택셜 스택의 n형 반도체층에 연결된 제1 범프 전극;
    상기 제2 에피택셜 스택의 n형 반도체층에 연결된 제2 범프 전극;
    상기 제3 에피택셜 스택의 n형 반도체층에 연결된 제3 범프 전극; 및
    상기 제1 내지 제3 에피택셜 스택들의 p형 반도체층들에 연결된 제4 범프 전극을 포함하는 발광 소자 패키지.
  19. 제18항에 있어서,
    상기 외측 전극들은 상기 제1 내지 제4 범프 전극들에 각각 연결된 제1 내지 제4 외측 전극들을 포함하는 발광 소자 패키지.
  20. 제19항에 있어서,
    상기 연결 전극들은 상기 제1 내지외측 전극들과 상기 제1 내지 제4 범프 전극들을 각각 일대일로 연결하는 제1 내지 제4 연결 전극들을 포함하는 발광 소자 패키지.
  21. 제20 항에 있어서,
    상기 제1 내지 제4 연결 전극들은 각각 상기 발광 구조체의 가장자리와 상기 베이스 기판의 전면의 일부에 걸쳐서 제공된 발광 소자 패키지.
  22. 복수 개의 화소를 포함하며,
    상기 화소는,
    전면과 배면을 가지며, 상기 전면으로부터 함몰된 제1 오목부가 제공된 베이스 기판;
    상기 전면 상에 제공된 다수 개의 외측 전극들;
    상기 오목부에 제공되며 상기 전면이 향하는 방향으로 광을 출사하는 발광 소자; 및
    상기 발광 소자와 상기 외측 전극들을 각각 연결하는 다수 개의 연결 전극들을 포함하며,
    상기 발광 소자는
    기판;
    상기 기판 상에 제공된 발광 구조체; 및
    상기 기판 상에 제공된 다수 개의 범프 전극들을 포함하며,
    상기 범프 전극들의 상면과 상기 외측 전극들의 상면은 실질적으로 동일 평면 상에 제공되고, 상기 연결 전극들 각각은 상기 범프 전극들과 상기 외측 전극들 중 서로 인접한 범프 전극과 외측 전극 상에 제공되는 표시 장치.
PCT/KR2020/000649 2019-01-15 2020-01-14 발광 소자 패키지 및 이를 포함한 표시 장치 WO2020149602A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020217020414A KR20210104748A (ko) 2019-01-15 2020-01-14 발광 소자 패키지 및 이를 포함한 표시 장치
JP2021540466A JP7555933B2 (ja) 2019-01-15 2020-01-14 発光素子パッケージ及びこれを含む表示装置
EP20741657.9A EP3913697A4 (en) 2019-01-15 2020-01-14 ELECTROLUMINESCENT DEVICE HOUSING AND DISPLAY DEVICE COMPRISING THE SAME
CN202080009398.9A CN113330588B (zh) 2019-01-15 2020-01-14 发光元件封装件以及包括该发光元件封装件的显示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962792680P 2019-01-15 2019-01-15
US62/792,680 2019-01-15
US16/737,984 2020-01-09
US16/737,984 US11152553B2 (en) 2019-01-15 2020-01-09 Light emitting device package and display device having the same

Publications (1)

Publication Number Publication Date
WO2020149602A1 true WO2020149602A1 (ko) 2020-07-23

Family

ID=71613954

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/000649 WO2020149602A1 (ko) 2019-01-15 2020-01-14 발광 소자 패키지 및 이를 포함한 표시 장치

Country Status (6)

Country Link
US (3) US11152553B2 (ko)
EP (1) EP3913697A4 (ko)
JP (1) JP7555933B2 (ko)
KR (1) KR20210104748A (ko)
CN (2) CN113330588B (ko)
WO (1) WO2020149602A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508876B2 (en) * 2018-12-31 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
US11152553B2 (en) * 2019-01-15 2021-10-19 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
CN212934617U (zh) * 2019-10-28 2021-04-09 首尔伟傲世有限公司 发光元件及显示装置
US11646300B2 (en) * 2020-09-01 2023-05-09 Jade Bird Display (shanghai) Limited Double color micro LED display panel
CN115458549A (zh) * 2022-09-30 2022-12-09 上海长城计算机网络工程有限公司 一种实现全彩色发光二极管显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044116A (ja) * 2007-07-19 2009-02-26 Nichia Corp 発光装置およびその製造方法
US20140065740A1 (en) * 2010-03-26 2014-03-06 Tsmc Solid State Lighting Ltd. Single Phosphor Layer Photonic Device for Generating White Light or Color Lights
JP2017183458A (ja) * 2016-03-30 2017-10-05 ソニー株式会社 発光素子組立体及びその製造方法、並びに、表示装置
KR20180040073A (ko) * 2016-10-11 2018-04-19 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 이를 포함하는 조명장치
KR101852388B1 (ko) * 2011-04-28 2018-04-26 엘지이노텍 주식회사 발광 소자 패키지

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964157A (en) * 1974-10-31 1976-06-22 Bell Telephone Laboratories, Incorporated Method of mounting semiconductor chips
JP3973082B2 (ja) * 2002-01-31 2007-09-05 シチズン電子株式会社 両面発光ｌｅｄパッケージ
KR100891403B1 (ko) * 2002-08-01 2009-04-02 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조 방법과 그것을 이용한 발광장치
JP2005047035A (ja) 2003-07-29 2005-02-24 Kyocera Corp 光プリンタヘッドの製造方法
JP2005153335A (ja) 2003-11-26 2005-06-16 Kyocera Corp 光プリンタヘッド
US7855425B2 (en) * 2007-03-09 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US8026533B2 (en) 2007-07-19 2011-09-27 Nichia Corporation Light emitting device and method of manufacturing the same
WO2011071559A1 (en) * 2009-12-09 2011-06-16 Nano And Advanced Materials Institute Limited Method for manufacturing a monolithic led micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic led micro-display
US20110204376A1 (en) * 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
DE102010046254A1 (de) * 2010-09-22 2012-04-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR101883839B1 (ko) * 2010-12-07 2018-08-30 엘지이노텍 주식회사 발광소자 모듈 및 이를 포함하는 백라이트 유닛
JP6029821B2 (ja) 2011-11-25 2016-11-24 富士機械製造株式会社 発光素子パッケージ及びその製造方法
WO2013077144A1 (ja) * 2011-11-25 2013-05-30 富士機械製造株式会社 半導体パッケージ及びその製造方法
US10115862B2 (en) * 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
KR101933190B1 (ko) * 2012-03-28 2018-12-31 서울반도체 주식회사 발광다이오드 패키지 및 그 제조방법
JP2015018873A (ja) 2013-07-09 2015-01-29 日機装株式会社 半導体モジュール
US10304998B2 (en) * 2013-09-27 2019-05-28 Seoul Viosys Co., Ltd. Light emitting diode chip and light emitting device having the same
US9520697B2 (en) * 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
JP5788046B2 (ja) * 2014-04-03 2015-09-30 株式会社東芝 半導体発光素子
US10797188B2 (en) * 2014-05-24 2020-10-06 Hiphoton Co., Ltd Optical semiconductor structure for emitting light through aperture
US9825202B2 (en) * 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
KR102554702B1 (ko) * 2015-08-25 2023-07-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
KR102402999B1 (ko) 2015-08-31 2022-05-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
EP3767688B1 (en) * 2016-05-03 2022-10-26 Seoul Viosys Co., Ltd. Light emitting diode
FR3054640B1 (fr) * 2016-07-28 2020-06-12 Linxens Holding Dispositif emetteur de lumiere
US10453827B1 (en) * 2018-05-30 2019-10-22 Cree, Inc. LED apparatuses and methods
US11152553B2 (en) * 2019-01-15 2021-10-19 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044116A (ja) * 2007-07-19 2009-02-26 Nichia Corp 発光装置およびその製造方法
US20140065740A1 (en) * 2010-03-26 2014-03-06 Tsmc Solid State Lighting Ltd. Single Phosphor Layer Photonic Device for Generating White Light or Color Lights
KR101852388B1 (ko) * 2011-04-28 2018-04-26 엘지이노텍 주식회사 발광 소자 패키지
JP2017183458A (ja) * 2016-03-30 2017-10-05 ソニー株式会社 発光素子組立体及びその製造方法、並びに、表示装置
KR20180040073A (ko) * 2016-10-11 2018-04-19 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 이를 포함하는 조명장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3913697A4 *

Also Published As

Publication number Publication date
EP3913697A4 (en) 2022-10-26
CN113330588B (zh) 2024-04-12
US11830968B2 (en) 2023-11-28
JP2022517017A (ja) 2022-03-03
EP3913697A1 (en) 2021-11-24
CN211350649U (zh) 2020-08-25
US11152553B2 (en) 2021-10-19
US20200251613A1 (en) 2020-08-06
JP7555933B2 (ja) 2024-09-25
US20240097094A1 (en) 2024-03-21
KR20210104748A (ko) 2021-08-25
CN113330588A (zh) 2021-08-31
US20220093837A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
WO2020141845A1 (ko) 발광 소자 패키지 및 이를 포함한 표시 장치
WO2020149602A1 (ko) 발광 소자 패키지 및 이를 포함한 표시 장치
WO2018097447A1 (en) Display device using semiconductor light emitting device and fabrication method thereof
WO2019004508A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2018101539A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2017007118A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2017209437A1 (en) Display device using semiconductor light emitting device and fabrication method thereof
WO2016068418A1 (en) Display device using semiconductor light emitting device and method of fabricating the same
WO2017122891A1 (en) Display device using semiconductor light emitting device and method for manufacturing
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021086026A1 (ko) Led 디스플레이 장치
WO2015060507A1 (en) Display device using semiconductor light emitting device
WO2017007215A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2018048019A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020166985A1 (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
WO2020190046A1 (ko) 발광 소자 패키지 및 이의 어플리케이션
WO2020218850A1 (ko) 발광 다이오드 디스플레이 패널, 그것을 갖는 디스플레이 장치 및 그것을 제조하는 방법
WO2021085993A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2020017746A1 (ko) 표시 장치 및 표시 장치 제조 방법
WO2021230630A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021162414A1 (ko) 발광 소자를 갖는 유닛 픽셀, 픽셀모듈 및 디스플레이 장치
WO2021033949A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021112555A1 (ko) 표시 장치
WO2017099307A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2021141407A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20741657

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20217020414

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2021540466

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020741657

Country of ref document: EP

Effective date: 20210816