Nothing Special   »   [go: up one dir, main page]

WO2020012957A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2020012957A1
WO2020012957A1 PCT/JP2019/025313 JP2019025313W WO2020012957A1 WO 2020012957 A1 WO2020012957 A1 WO 2020012957A1 JP 2019025313 W JP2019025313 W JP 2019025313W WO 2020012957 A1 WO2020012957 A1 WO 2020012957A1
Authority
WO
WIPO (PCT)
Prior art keywords
edge
pad portion
pad
semiconductor device
lead
Prior art date
Application number
PCT/JP2019/025313
Other languages
English (en)
French (fr)
Inventor
登茂平 菊地
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2020530087A priority Critical patent/JP7001826B2/ja
Priority to DE112019003540.1T priority patent/DE112019003540T5/de
Priority to CN201980046333.9A priority patent/CN112400229B/zh
Priority to US17/253,359 priority patent/US11594517B2/en
Publication of WO2020012957A1 publication Critical patent/WO2020012957A1/ja
Priority to US18/159,576 priority patent/US12002785B2/en
Priority to US18/651,159 priority patent/US20240282748A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Definitions

  • the present disclosure relates to a semiconductor device including a control element and a drive element, and an insulating element that conducts to both of these elements.
  • Patent Document 1 discloses a driving element that outputs a gate voltage for driving a switching element, a control element that transmits an electric signal serving as a basis of the gate voltage to the driving element, and conduction to both the driving element and the control element.
  • An example of a semiconductor device including an insulating element is disclosed.
  • the insulating element of the semiconductor device includes a pair of coils (inductors).
  • the electric signal transmitted from the control element is converted into magnetic force by one of the coils.
  • the other coil converts the electric signal into an electric signal having a higher potential difference than the electric signal transmitted from the control element based on the magnetic force, and then transmits the electric signal to the driving element.
  • the power supply voltage (about 600 V or more) supplied to the driving element is significantly higher than the power supply voltage (about 5 V) supplied to the control element. Therefore, by providing such an insulating element, transmission of an electric signal in an electrically insulated state between the control element and the drive element becomes possible, and the control element can be protected from a relatively high voltage.
  • the semiconductor device is generally a resin package product formed by molding.
  • the volume of the sealing resin filling the space between the low-voltage region including the control element and the high-voltage region including the driving element becomes smaller, so that the withstand voltage of the semiconductor device is reduced.
  • the flow of the synthetic resin in the formation of the sealing resin causes the control element and the wire connected to the conductive member such as the lead, and the drive element and the wire connected to the conductive element.
  • the wires can each be close to the insulating element. Even when these wires come close to the insulating element, there is a concern that the withstand voltage of the semiconductor device may be reduced.
  • a semiconductor device provided by the present disclosure includes a first lead having a first pad portion, and a second lead located next to the first pad portion in a first direction orthogonal to a thickness direction of the first lead.
  • a conductive support member including a second lead having a pad portion; a control element mounted on the first pad portion; an insulating element mounted on the first pad portion and electrically connected to the control element; A driving element mounted on the pad section and electrically connected to the insulating element; and a sealing resin covering the first pad section, the second pad section, the control element, the insulating element and the driving element, When viewed along the thickness direction, the first pad portion is located adjacent to the second pad portion in the first direction, and is orthogonal to both the thickness direction and the first direction.
  • the first edge has a first end located at one end in the second direction and a second end located at the other end in the second direction, and extends along the thickness direction.
  • the second pad portion is located adjacent to the first edge in the first direction and has a second edge extending in the second direction, and the second edge is located in the second direction.
  • a third end located at one end, and a fourth end located at the other end in the second direction, wherein the third end is located between the first end and the second end in the second direction. One of the end and the fourth end is located.
  • FIG. 1 is a perspective view of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a plan view of the semiconductor device shown in FIG.
  • FIG. 2 is a plan view of a lead frame used for manufacturing the semiconductor device shown in FIG. 1. It is the elements on larger scale of FIG. It is the elements on larger scale of FIG. It is the elements on larger scale of FIG. It is the elements on larger scale of FIG. It is the elements on larger scale of FIG. It is the elements on larger scale of FIG.
  • FIG. 2 is a rear view of the semiconductor device shown in FIG. 1.
  • FIG. 2 is a front view of the semiconductor device shown in FIG. 1.
  • FIG. 2 is a left side view of the semiconductor device shown in FIG. 1.
  • FIG. 2 is a right side view of the semiconductor device shown in FIG. 1.
  • FIG. 1 is a perspective view of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a plan view of the semiconductor device shown in FIG.
  • FIG. 3 is a sectional view taken along the line XII-XII in FIG. 2.
  • FIG. 3 is a sectional view taken along the line XIII-XIII of FIG. 2.
  • FIG. 4 is a sectional view taken along the line XIV-XIV in FIG. 2.
  • FIG. 5 is a sectional view taken along the line XV-XV in FIG. 2.
  • FIG. 2 is a plan view of an insulating element of the semiconductor device shown in FIG. 1, which is transmitted through a coil protection film.
  • FIG. 2 is a plan view of an insulating element of the semiconductor device shown in FIG. 1 and shows an upper surface of an eleventh layer of an insulating layer.
  • FIG. 2 is a plan view of an insulating element of the semiconductor device shown in FIG.
  • FIG. 17 is a sectional view taken along the line XIX-XIX in FIG. 16.
  • FIG. 17 is a sectional view taken along the line XX-XX in FIG. 16.
  • FIG. 2 is a plan view illustrating an operation and effect of the semiconductor device illustrated in FIG. 1. It is a top view of the semiconductor device concerning a 2nd embodiment of this indication, and has penetrated sealing resin. It is the elements on larger scale of FIG. It is the elements on larger scale of FIG.
  • FIG. 23 is a cross-sectional view of FIG. 22 taken along the line XXV-XXV.
  • the semiconductor device A10 includes a conductive support member 1, a control element 41, a driving element 42, an insulating element 50, a plurality of first wires 61, a plurality of second wires 62, a plurality of third wires 63, a plurality of fourth wires 64, A sealing resin 70 is provided.
  • the conductive support member 1 includes a first lead 10, a second lead 20, a third lead 31, a fourth lead 32, a plurality of fifth leads 33, and a plurality of sixth leads 34.
  • FIG. 2 is transparent through the sealing resin 70 for convenience of understanding.
  • FIG. 1 is transparent through the sealing resin 70 for convenience of understanding.
  • FIG. 2 shows the transmitted sealing resin 70 by imaginary lines (two-dot chain lines).
  • 14 and 15 are cross-sectional views taken along the dashed line shown in FIG.
  • FIG. 17 shows an upper surface of an eleventh insulating layer 52 (described later) counted from the semiconductor substrate 51 (described later).
  • FIG. 18 shows the top surface of the fourth insulating layer 52 counted from the semiconductor substrate 51.
  • the thickness direction of the conductive support member 1 (such as the first lead 10) is referred to as “thickness direction z” for convenience.
  • a direction orthogonal to the thickness direction z is referred to as a “first direction x”.
  • the first direction x is a direction in which the first pad portion 11 of the first lead 10 and the second pad portion 21 of the second lead 20 (both will be described later) are separated from each other.
  • a direction orthogonal to both the thickness direction z and the first direction x is referred to as a “second direction y”.
  • the second direction y is a direction in which a part of the conductive support member 1 projects from the sealing resin 70 when viewed along the thickness direction z.
  • the gate driver is for driving one switching element that converts DC power into AC power.
  • the switching element is an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
  • IGBT Insulated Gate Bipolar Transistor
  • MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • the conductive support member 1 forms a conductive path between the control element 41 and the drive element 42 and the wiring board on which the semiconductor device A10 is mounted.
  • the conductive support member 1 has a control element 41, a driving element 42, and an insulating element 50 mounted thereon.
  • the conductive support member 1 is a part of a lead frame 80 (described later) used when manufacturing the semiconductor device A10.
  • One example of the thickness of the conductive support member 1 is 200 ⁇ m.
  • the conductive support member 1 is made of copper (Cu) or a copper alloy.
  • the conductive support member 1 includes a first lead 10, a second lead 20, a third lead 31, a fourth lead 32, a plurality of fifth leads 33, and a plurality of sixth leads 34.
  • the first lead 10 has a first pad portion 11 as shown in FIG.
  • the first pad section 11 has a control element 41 and an insulating element 50 mounted thereon as shown in FIGS.
  • the first pad section 11 is electrically connected to the control element 41 via any one of the plurality of first wires 61.
  • the first pad section 11 is covered with a sealing resin 70. Most of the surface of the first pad portion 11 is covered with a metal layer such as a silver (Ag) plating layer.
  • the first pad section 11 has a first edge 111.
  • the first edge 111 is located next to the second pad portion 21 (described below) in the first direction x when viewed along the thickness direction z.
  • the first edge 111 extends in the second direction y.
  • the first edge 111 has a first end 111A and a second end 111B.
  • the first end 111A is located at one end of the first edge 111 in the second direction y.
  • the second end 111B is located at the other end of the first edge 111 in the second direction y. That is, the first end 111A and the second end 111B correspond to both ends of the first edge 111.
  • the second lead 20 has a second pad portion 21 as shown in FIG.
  • the second pad section 21 has a drive element 42 mounted thereon.
  • the second pad section 21 is located adjacent to the first pad section 11 in the first direction x.
  • the second pad section 21 is electrically connected to the drive element 42 via any one of the plurality of second wires 62.
  • the second pad section 21 is covered with a sealing resin 70.
  • Most of the surface of the second pad portion 21 is covered with a metal layer such as a silver plating layer.
  • the second pad section 21 has a second edge 211.
  • the second edge 211 is located next to the first edge 111 of the first pad portion 11 in the first direction x when viewed along the thickness direction z.
  • the second edge 211 extends in the second direction y.
  • the second edge 211 is parallel to the first edge 111.
  • the second edge 211 has a third end 211A and a fourth end 211B.
  • the third end 211A is located at one end of the second edge 211 in the second direction y.
  • the fourth end 211B is located at the other end of the second edge 211 in the second direction y. That is, the third end 211A and the fourth end 211B correspond to both ends of the second edge 211.
  • the third end 211A of the second edge 211 and the fourth end One of the ends 211B is located.
  • the fourth end 211B is located between the first end 111A and the second end 111B in the second direction y.
  • the first pad portion 11 further has a third edge 112, a fifth edge 113, a plurality of first through holes 114, and a plurality of first concave grooves 115.
  • the third edge 112 includes a section extending in the first direction x when viewed along the thickness direction z.
  • the third edge 112 is the first edge of the first edge 111 located between the third end 211A of the second edge 211 of the second pad portion 21 and the fourth end 211B of the second edge 211 in the second direction y. It is connected to either the end 111A or the second end 111B.
  • the third edge 112 is connected to the first end 111A.
  • the third edge 112 has a third edge connecting portion 112A.
  • the third edge connecting portion 112A is connected to one of the first end 111A and the second end 111B.
  • the third edge connection portion 112A is connected to the first end 111A.
  • the third edge connection portion 112 ⁇ / b> A is convex toward the outside of the first pad portion 11.
  • the third edge connecting portion 112A has an arc shape.
  • the fifth edge 113 is located away from the third edge 112 in the second direction y when viewed along the thickness direction z, and is connected to the first edge 111.
  • the fifth edge 113 is connected to the second end 111B of the first edge 111.
  • the fifth edge 113 includes a section extending in the first direction x.
  • the fifth edge 113 has a fifth edge connecting portion 113A.
  • the fifth edge connecting portion 113A is connected to the second end 111B.
  • the fifth edge connecting portion 113A is convex toward the outside of the first pad portion 11.
  • the fifth edge connecting portion 113A has an arc shape.
  • the radius of curvature R1b of the fifth edge connecting portion 113A is smaller than the radius of curvature R1a of the third edge connecting portion 112A of the third edge 112 shown in FIG.
  • the plurality of first through holes 114 are located near the boundary between the first pad portion 11 and the first terminal portion 12 (described later) as viewed in the thickness direction z, and It is located away from the control element 41 in two directions y.
  • the plurality of first through holes 114 penetrate the first pad section 11 in the thickness direction z.
  • the plurality of first through holes 114 are arranged in the first direction x.
  • the plurality of first grooves 115 are recessed from the surface of the first pad portion 11 on which the control element 41 and the insulating element 50 are mounted. As shown in FIG. 2, each of the plurality of first grooves 115 extends in one of the first direction x and the second direction y.
  • the plurality of first grooves 115 include two first grooves 115 extending in the first direction x and three first grooves 115 extending in the second direction y.
  • the two first concave grooves 115 extending in the first direction x are located between the control element 41 and the plurality of first through holes 114 in the second direction y. These first grooves 115 are arranged in the first direction x.
  • the three first concave grooves 115 extending in the second direction y are located between the control element 41 and the insulating element 50 in the first direction x. These first grooves 115 are arranged in the second direction y. As a result, the four sides of the insulating element 50 are surrounded by the first edge 111, the third edge 112, the fifth edge 113, and the three first grooves 115 when viewed along the thickness direction z.
  • the second pad portion 21 further has a fourth edge 212, a sixth edge 213, a plurality of second through holes 214, and a plurality of second grooves 215.
  • the fourth edge 212 includes a section extending in the first direction x when viewed along the thickness direction z.
  • the fourth edge 212 is the third edge of the second edge 211 located between the first edge 111A of the first edge 111 of the first pad portion 11 and the second edge 111B of the first edge 111 in the second direction y. It is connected to either the end 211A or the fourth end 211B.
  • the fourth edge 212 is connected to the fourth end 211B.
  • the fourth edge 212 has a fourth edge connecting portion 212A.
  • the fourth edge connecting portion 212A is connected to one of the third end 211A and the fourth end 211B.
  • the fourth edge connection portion 212A is connected to the fourth end 211B.
  • the fourth edge connection portion 212A is convex toward the outside of the second pad portion 21.
  • the fourth edge connecting portion 212A has an arc shape.
  • the radius of curvature R2a of the fourth edge connecting portion 212A is the same as the radius of curvature R1a of the third edge connecting portion 112A of the third edge 112 shown in FIG.
  • the sixth edge 213 is located away from the fourth edge 212 in the second direction y when viewed along the thickness direction z, and is connected to the second edge 211.
  • the sixth edge 213 is connected to the third end 211A of the second edge 211.
  • the sixth edge 213 includes a section extending in the first direction x.
  • the sixth edge 213 has a sixth edge connecting portion 213A.
  • the sixth edge connection portion 213A is connected to the third end 211A.
  • the sixth edge connecting portion 213A is convex toward the outside of the second pad portion 21.
  • the sixth edge connecting portion 213A forms an arc.
  • the radius of curvature R2b of the sixth edge connecting portion 213A is smaller than the radius of curvature R2a of the fourth edge connecting portion 212A of the fourth edge 212 shown in FIG.
  • the plurality of second through holes 214 are located near the boundary between the second pad portion 21 and the second terminal portion 22 (described later) as viewed in the thickness direction z, and It is located away from the drive element 42 in two directions y.
  • the plurality of second through holes 214 penetrate the second pad portion 21 in the thickness direction z.
  • the plurality of second through holes 214 are arranged in the first direction x.
  • the plurality of second concave grooves 215 are recessed from the surface of the first terminal portion 12 on which the driving element 42 is mounted. As shown in FIG. 2, the plurality of second grooves 215 extend in the first direction x. The plurality of second grooves 215 are located between the driving element 42 and the plurality of second through holes 214 in the second direction y. The plurality of second concave grooves 215 are arranged in the first direction x.
  • the first lead 10 further has a first terminal portion 12, as shown in FIG.
  • the first terminal section 12 is connected to the first pad section 11 in the second direction y, and is exposed from the sealing resin 70.
  • the first terminal unit 12 is a ground terminal for a power supply voltage necessary for the operation of the control element 41.
  • the first terminal portion 12 has a band shape extending in the second direction y when viewed along the thickness direction z. As shown in FIG. 9, the first terminal portion 12 is bent in a gull-wing shape when viewed from the first direction x.
  • the surface of the first terminal portion 12 is covered with a tin (Sn) plating layer.
  • the second lead 20 further has a second terminal portion 22, as shown in FIG.
  • the second terminal portion 22 is connected to the second pad portion 21 in the second direction y, and is exposed from the sealing resin 70.
  • the second terminal section 22 is a ground terminal for a power supply voltage necessary for the operation of the drive element 42.
  • the second terminal portion 22 is electrically connected to an emitter electrode of a switching element driven by the semiconductor device A10.
  • the second terminal portion 22 has a band shape extending in the second direction y when viewed along the thickness direction z. When viewed along the thickness direction z, the direction in which the second terminal portion 22 extends from the sealing resin 70 is opposite to the direction in which the first terminal portion 12 extends from the sealing resin 70. As shown in FIG. 8, the second terminal portion 22 is bent in a gull-wing shape when viewed from the first direction x. The surface of the second terminal portion 22 is covered with a tin plating layer.
  • the third lead 31 has a third pad 311 and a third terminal 312 as shown in FIG.
  • the third pad portion 311 is located next to the fourth edge 212 of the second pad portion 21 in the second direction y, as shown in FIG.
  • the third pad section 311 is electrically connected to the control element 41 via any one of the plurality of first wires 61.
  • the third pad portion 311 is covered with the sealing resin 70.
  • the third pad section 311 extends from the third terminal section 312 toward the first pad section 11. Most of the surface of the third pad portion 311 is covered with a metal layer such as a silver plating layer.
  • the third pad portion 311 has a third pad proximity edge 311A and a plurality of third through holes 311B.
  • the third pad proximity edge 311A is closest to the fourth edge 212 of the second pad portion 21 when viewed along the thickness direction z.
  • the third pad proximity edge 311A extends in the first direction x.
  • the third pad proximity edge 311A is parallel to the fourth edge 212.
  • the plurality of third through holes 311B penetrate the third pad portion 311 in the thickness direction z.
  • the third terminal 312 is connected to the third pad 311 in the second direction y and is exposed from the sealing resin 70, as shown in FIG.
  • the third terminal unit 312 is a positive terminal of a power supply voltage required for the operation of the control element 41.
  • the third terminal portion 312 has a band shape extending in the second direction y when viewed along the thickness direction z.
  • the direction in which the third terminal portion 312 extends from the sealing resin 70 when viewed along the thickness direction z is the same as the direction in which the first terminal portion 12 extends from the sealing resin 70.
  • the third terminal portion 312 is bent in a gull-wing shape when viewed from the first direction x.
  • the surface of the third terminal 312 is covered with a tin plating layer.
  • the fourth lead 32 has a fourth pad part 321 and a fourth terminal part 322, as shown in FIG.
  • the fourth pad portion 321 is located adjacent to the third edge 112 of the first pad portion 11 in the second direction y, as shown in FIG.
  • the fourth pad portion 321 is electrically connected to the driving element 42 via any one of the plurality of second wires 62.
  • the fourth pad 321 is covered with the sealing resin 70.
  • the fourth pad section 321 extends from the fourth terminal section 322 toward the second pad section 21. Most of the surface of the fourth pad portion 321 is covered with a metal layer such as a silver plating layer.
  • the fourth pad portion 321 has a fourth pad proximity edge 321A and a plurality of fourth through holes 321B.
  • the fourth pad proximity edge 321A is closest to the third edge 112 of the first pad portion 11 when viewed along the thickness direction z.
  • the fourth pad proximity edge 321A extends in the first direction x.
  • the fourth pad proximity edge 321A is parallel to the third edge 112.
  • the plurality of fourth through holes 321B penetrate the fourth pad portion 321 in the thickness direction z.
  • the fourth terminal portion 322 is connected to the fourth pad portion 321 in the second direction y and is exposed from the sealing resin 70 as shown in FIG.
  • a power supply voltage required for the operation of the drive element 42 is applied to the fourth terminal 322.
  • the fourth terminal portion 322 has a band shape extending in the second direction y when viewed along the thickness direction z.
  • the direction in which the fourth terminal portion 322 extends from the sealing resin 70 when viewed along the thickness direction z is the same as the direction in which the second terminal portion 22 extends from the sealing resin 70.
  • the fourth terminal portion 322 is bent in a gull-wing shape when viewed from the first direction x.
  • the surface of the fourth terminal portion 322 is covered with a tin plating layer.
  • the plurality of fifth leads 33 are located between the first lead 10 and the third lead 31 in the first direction x, and are arranged in the first direction x.
  • the number of the fifth leads 33 is two.
  • Each of the plurality of fifth leads 33 has a fifth pad 331 and a fifth terminal 332.
  • the fifth pad section 331 is electrically connected to the control element 41 via any one of the plurality of first wires 61, as shown in FIG.
  • the fifth pad portion 331 is covered with the sealing resin 70. Most of the surface of the fifth pad portion 331 is covered with a metal layer such as a silver plating layer.
  • the fifth pad portion 331 has a fifth through hole 331A. As shown in FIG. 14, the fifth through hole 331A penetrates the fifth pad portion 331 in the thickness direction z.
  • the fifth terminal 332 is connected to the fifth pad 331 in the second direction y and is exposed from the sealing resin 70 as shown in FIG.
  • the fifth terminal unit 332 is located between the first terminal unit 12 and the third terminal unit 312.
  • Two types of pulse signals are input to the fifth terminal portions 332 of the plurality of fifth leads 33. These pulse signals are generated from a PWM (Pulse Width Modulation) signal which is a basis for driving the switching element.
  • the fifth terminal portion 332 has a band shape extending in the second direction y when viewed along the thickness direction z.
  • the direction in which the fifth terminal portion 332 extends from the sealing resin 70 when viewed along the thickness direction z is the same as the direction in which the first terminal portion 12 and the third terminal portion 312 extend from the sealing resin 70.
  • the plurality of fifth terminal portions 332 are bent in a gull-wing shape when viewed from the first direction x.
  • the surfaces of the plurality of fifth terminal portions 332 are covered with a tin plat
  • the plurality of sixth leads 34 are located between the second lead 20 and the fourth lead 32 in the first direction x, and are arranged in the first direction x, as shown in FIG.
  • the plurality of sixth leads 34 are located apart from the plurality of fifth leads 33 in the second direction y.
  • the number of the sixth leads 34 is two.
  • Each of the plurality of sixth leads 34 has a sixth pad portion 341 and a sixth terminal portion 342.
  • the sixth pad portion 341 is electrically connected to the drive element 42 via any one of the plurality of first wires 61, as shown in FIG.
  • the sixth pad portion 341 is covered with the sealing resin 70. Most of the surface of the sixth pad portion 341 is covered with a metal layer such as a silver plating layer.
  • Each of the sixth pad portions 341 has a sixth through hole 341A. As shown in FIG. 14, the sixth through hole 341A penetrates the sixth pad portion 341 in the thickness direction z.
  • the sixth terminal portion 342 is connected to the sixth pad portion 341 in the second direction y and is exposed from the sealing resin 70 as shown in FIG.
  • the sixth terminal 342 is located between the second terminal 22 and the fourth terminal 322.
  • a gate voltage for driving the switching element is applied to the sixth terminal portions 342 of the plurality of sixth leads 34.
  • One of the sixth terminal portions 342 of the plurality of sixth leads 34 is electrically connected to a gate electrode of a switching element included in the upper arm circuit (high side region).
  • One of the sixth terminal portions 342 of the plurality of sixth leads 34 is electrically connected to a switching element constituting a lower arm circuit (low side region).
  • the sixth terminal portion 342 has a band shape extending in the second direction y when viewed along the thickness direction z.
  • the direction in which the sixth terminal portion 342 extends from the sealing resin 70 is the same as the direction in which the second terminal portion 22 and the fourth terminal portion 322 extend from the sealing resin 70.
  • the plurality of sixth terminal portions 342 are bent in a gull-wing shape when viewed from the first direction x.
  • the surfaces of the plurality of sixth terminal portions 342 are covered with a tin plating layer.
  • the lead frame 80 shown in FIG. 3 includes a conductive support member 1 (a first lead 10, a second lead 20, a third lead 31, a fourth lead 32, a plurality of fifth leads 33, and a plurality of The portion including the sixth lead 34) is extracted.
  • the lead frame 80 includes, in addition to the conductive support member 1, a frame 81, a plurality of first tie bars 821, a plurality of second tie bars 822, and a pair of dam bars 83.
  • the frame 81 has a frame shape when viewed along the thickness direction z.
  • the frame 81 surrounds the conductive support member 1, the plurality of first tie bars 821, the plurality of second tie bars 822, and the pair of dam bars 83. Both ends of the conductive support member 1 in the first direction x are connected to the frame 81.
  • the plurality of first tie bars 821 extend in the first direction x. In an example shown by the semiconductor device A10, two first tie bars 821 are located on each side of the first pad portion 11 and the second pad portion 21 in the second direction y.
  • the plurality of first tie bars 821 include a first terminal portion 12, a second terminal portion 22, a third terminal portion 312, a fourth terminal portion 322, a fifth terminal portion 332 of the fifth leads 33, and a plurality of sixth terminal portions 332. It intersects with the sixth terminal 342 of the lead 34.
  • the plurality of second tie bars 822 extend in the second direction y.
  • the number of the second tie bars 822 is four.
  • the two adjacent first tie bars 821 of the plurality of first tie bars 821 are connected at one end in the first direction x by any of the plurality of second tie bars 822.
  • Each of the plurality of second tie bars 822 has one end in the second direction y connected to one of the pair of dam bars 83.
  • the pair of dam bars 83 are located on both sides of the lead frame 80 in the first direction x. Both ends of the pair of dam bars 83 in the second direction y are connected to the frame 81. Each of the pair of dam bars 83 is formed with a notch 831 recessed in the first direction x. In the manufacture of the semiconductor device A10, when the sealing resin 70 is formed by molding, the notch 831 serves as a gate serving as an inflow / outflow port of the synthetic resin.
  • the periphery of the sealing resin 70 viewed along the thickness direction z is indicated by imaginary lines.
  • the conductive support member 1 straddles a pair of sections on the periphery of the sealing resin 70 that are located apart from each other in the second direction y.
  • the lead frame 80 including the conductive support member 1 does not straddle a pair of sections on the periphery of the sealing resin 70 that are located apart from each other in the first direction x.
  • the control element 41 is a semiconductor element mounted on the first pad section 11, as shown in FIGS. When viewed along the thickness direction z, the control element 41 has a rectangular shape whose longitudinal direction is the second direction y. A plurality of electrodes 411 are provided on the upper surface of the control element 41. One of the plurality of first wires 61 is connected to any of the plurality of electrodes 411 and any of the first pad portion 11, the third pad portion 311, and the plurality of fifth pad portions 331. The plurality of first wires 61 are made of, for example, gold (Au). When viewed along the thickness direction z, the first wire 61 connected to the third pad portion 311 among the plurality of first wires 61 is located outside the insulating element 50. A bonding layer 49 is interposed between the control element 41 and the first pad section 11. The bonding layer 49 is, for example, a silver paste containing an epoxy resin as a main component. The control element 41 is joined to the first pad section 11 by a joining layer 49.
  • the drive element 42 is a semiconductor element mounted on the second pad section 21 as shown in FIGS. When viewed along the thickness direction z, the drive element 42 has a rectangular shape whose longitudinal direction is the second direction y. A plurality of electrodes 421 are provided on the upper surface of the driving element 42. One of the plurality of second wires 62 is connected to one of the plurality of electrodes 421 and one of the second pad portion 21, the fourth pad portion 321, and the plurality of sixth pad portions 341. The plurality of second wires 62 are made of, for example, gold. When viewed along the thickness direction z, the second wire 62 connected to the fourth pad portion 321 among the plurality of second wires 62 is connected to the third edge 112 of the first pad portion 11 in the second direction y. , And the extension of the sixth edge 213 of the second pad portion 21. A bonding layer 49 is interposed between the driving element 42 and the second pad section 21. The driving element 42 is joined to the second pad section 21 by a joining layer 49.
  • the insulating element 50 is a semiconductor element mounted on the first pad portion 11 and located next to the control element 41, as shown in FIGS. As viewed along the thickness direction z, the insulating element 50 is located between the control element 41 and the driving element 42 in the first direction x. When viewed along the thickness direction z, the insulating element 50 has a rectangular shape whose longitudinal direction is the second direction y. On the upper surface of the insulating element 50, a plurality of low voltage electrodes 53 and a plurality of high voltage electrodes 54 are provided. One of the plurality of third wires 63 is connected to any of the plurality of low-voltage electrodes 53 and any of the plurality of electrodes 411 of the control element 41.
  • One of the plurality of fourth wires 64 is connected to any of the plurality of high-voltage electrodes 54 and any of the plurality of electrodes 421 of the drive element 42.
  • the plurality of third wires 63 and the plurality of fourth wires 64 are made of, for example, gold.
  • a bonding layer 49 is interposed between the insulating element 50 and the first pad section 11. The insulating element 50 is joined to the first pad section 11 by the joining layer 49.
  • the sealing resin 70 includes a control element 41, a driving element 42, an insulating element 50, a plurality of first wires 61, a plurality of second wires 62, a plurality of third wires 63, and The plurality of fourth wires 64 are covered.
  • the sealing resin 70 is made of, for example, a material containing an epoxy resin.
  • the sealing resin 70 has a first side surface 71, a second side surface 72, a third side surface 73, and a fourth side surface 74.
  • the first side surface 71 and the second side surface 72 are located apart from each other in the first direction x.
  • the first side surface 71 is located next to the second pad portion 21 and the third pad portion 311.
  • the second side surface 72 is located next to the first pad portion 11 and the fourth pad portion 321.
  • the conductive support member 1 is not exposed from the first side surface 71 and the second side surface 72.
  • the first side surface 71 has a first upper part 711, a first lower part 712, and a first intermediate part 713.
  • the first upper portion 711 is connected to the upper edge of the first intermediate portion 713 and is inclined in a direction approaching the second side surface 72 with respect to the thickness direction z.
  • the first lower portion 712 is connected to a lower edge of the first intermediate portion 713 and is inclined in a direction approaching the second side surface 72 with respect to the thickness direction z.
  • the first intermediate portion 713 has a band shape that is parallel to the thickness direction z and extends in the second direction y.
  • a first gate mark 75 is formed in a part of each of the first intermediate portion 713 and the first lower portion 712 of the first side surface 71.
  • the surface of the first gate mark 75 is rougher than other regions of the first side surface 71.
  • the first gate mark 75 is a mark that appears when synthetic resin flows in and out when the sealing resin 70 is formed by molding.
  • the first gate mark 75 when viewed along the thickness direction z, is formed by an extension of the fourth edge 212 of the second pad portion 21 in the second direction y, and It includes an area located between the fifth edge 113 and the extension thereof.
  • the second side surface 72 has a second upper portion 721, a second lower portion 722, and a second intermediate portion 723.
  • the second upper portion 721 is connected to the upper edge of the second intermediate portion 723, and is inclined in a direction approaching the first side surface 71 with respect to the thickness direction z.
  • the second lower portion 722 is connected to the lower edge of the second intermediate portion 723 and is inclined in a direction approaching the first side surface 71 with respect to the thickness direction z.
  • the second intermediate portion 723 has a band shape that is parallel to the thickness direction z and extends in the second direction y.
  • a second gate mark 76 is formed in a part of each of the second intermediate portion 723 and the second lower portion 722 of the second side surface 72.
  • the surface of the second gate mark 76 is rougher than other regions of the second side surface 72.
  • the second gate trace 76 is a trace that appears due to inflow and outflow of the synthetic resin when the sealing resin 70 is formed by molding.
  • the second gate mark 76 when viewed along the thickness direction z, the second gate mark 76 is formed by an extension of the third edge 112 of the first pad portion 11 in the second direction y, and It includes a region located between the sixth edge 213 and an extension of the sixth edge 213.
  • the first gate trace 75 and the second gate trace 76 are located apart from each other in the second direction y.
  • the height h1 of each of the first upper portion 711 of the first side surface 71 and the second upper portion 721 of the second side surface 72 is equal to the first lower portion 712 of the first side surface 71 and the first lower portion 712.
  • the height is greater than the height h2 of each of the second lower portions 722 of the two side surfaces 72.
  • the heights h1 and h2 are dimensions in the thickness direction z.
  • the third side surface 73 and the fourth side surface 74 are located apart from each other in the second direction y. Both ends of each of the third side surface 73 and the fourth side surface 74 in the first direction x are connected to the first side surface 71 and the second side surface 72.
  • the first terminal portion 12, the third terminal portion 312, and the fifth terminal portions 332 of the plurality of fifth leads 33 are exposed from the third side surface 73.
  • the second terminal portion 22, the fourth terminal portion 322, and the sixth terminal portions 342 of the plurality of sixth leads 34 are exposed from the fourth side surface 74.
  • the insulating element 50 includes a semiconductor substrate 51, a plurality of insulating layers 52, a plurality of low voltage electrodes 53, a plurality of high voltage electrodes 54, a plurality of coils 55, a plurality of low voltage wires 56, a plurality of high voltage wires 57, a shield layer. 58 and a protective film 59.
  • the plurality of low-voltage electrodes 53 include a pair of a first electrode 531 and a second electrode 532.
  • the plurality of high-voltage electrodes 54 include a pair of third electrodes 541 and fourth electrodes 542.
  • the semiconductor substrate 51 is located at the lower end of the insulating element 50.
  • the semiconductor substrate 51 is made of silicon (Si), silicon carbide (SiC), or the like.
  • the plurality of insulating layers 52 have electrical insulation properties and are stacked on the semiconductor substrate 51.
  • the number of stacked insulating layers 52 is 12.
  • the number of stacked layers of the plurality of insulating layers 52 is not limited to this, and is appropriately set according to the withstand voltage required for the insulating element 50.
  • the fifth layer of the insulating layer 52 refers to the fifth insulating layer 52 counted from the semiconductor substrate 51 in the thickness direction z. The same applies to the other plurality of insulating layers 52 hereinafter.
  • the first layer of the insulating layer 52 includes an interlayer film 522.
  • Interlayer film 522 is made of, for example, silicon dioxide (SiO 2 ).
  • the other plurality of insulating layers 52 include an etching stopper film 521 and an interlayer film 522.
  • the etching stopper film 521 is located below the interlayer film 522.
  • the etching stopper film 521 is in contact with the interlayer film 522 of the insulating layer 52 located immediately below.
  • the etching stopper film 521 is made of silicon nitride (Si 3 N 4 ) or silicon carbide.
  • the plurality of coils 55 are arranged inside the plurality of insulating layers 52.
  • the plurality of coils 55 are configured by a plurality of sets each including a lower coil 551 and an upper coil 552.
  • the number of sets of the plurality of coils 55 is two. That is, in one example of the semiconductor device A10, the plurality of coils 55 include a pair of lower coils 551 and a pair of upper coils 552.
  • the pair of lower coils 551 is located lower than the pair of upper coils 552.
  • the pair of lower coils 551 and the pair of upper coils 552 are separated by a plurality of insulating layers 52 in the thickness direction z.
  • a pair of lower coils 551 is arranged inside the fourth layer of the insulating layer 52, and a pair of upper coils 552 are arranged inside the eleventh layer of the insulating layer 52.
  • the pair of lower coils 551 overlap with the pair of upper coils 552 when viewed along the thickness direction z.
  • the plurality of coils 55 are spirals that are elliptical when viewed along the thickness direction z. Each of the plurality of coils 55 penetrates through the insulating layer 52 on which it is disposed in the thickness direction z.
  • the plurality of coils 55 are configured by a conductive layer and a barrier metal layer.
  • the conductive layer is made of, for example, copper.
  • the barrier metal layer covers the surface of the conductive layer (excluding the upper end of the conductive layer).
  • a layer in which a tantalum (Ta) layer, a tantalum nitride (TaN) layer, and a tantalum layer are stacked in this order from the surface of the conductive layer is given.
  • the plurality of low-voltage wirings 56 form a conductive path between the pair of lower coils 551 and the plurality of low-voltage electrodes 53.
  • the plurality of low-voltage wires 56 are formed of the same conductive layer and barrier metal layer as the plurality of coils 55.
  • the plurality of low-voltage electrodes 53 include a pair of a first electrode 531 and a second electrode 532.
  • the second electrode 532 is located between the pair of first electrodes 531 in the second direction y.
  • Each of the pair of low-voltage wirings 56 includes a lower coil inner end wiring 561, a lead-in wiring 563, and a through wiring 564 as constituent elements.
  • the lower coil inner end wiring 561 extends in the second direction y as viewed along the thickness direction z, and is surrounded by the inner edge of the lower coil 551.
  • One end of the lower coil inner end wiring 561 in the second direction y is connected to the inner end of the lower coil 551.
  • the lower coil inner end wiring 561 is arranged in the fourth layer of the insulating layer 52, like the lower coil 551 surrounding the lower coil 561.
  • the lead-in wiring 563 is connected to the lower coil inner end wiring 561 and extends in the first direction x toward the through wiring 564.
  • the lead-in wiring 563 has a main part 563A, a connecting part 563B, and a ground part 563C.
  • the main portion 563A is disposed in the second layer of the insulating layer 52 and extends in the first direction x.
  • the connecting portion 563B is disposed on the third layer of the insulating layer 52, and electrically connects the main portion 563A and the lower coil inner end wiring 561 to each other.
  • the ground portion 563C is arranged on the first layer of the insulating layer 52, and electrically connects the main portion 563A and the semiconductor substrate 51 to each other.
  • the through wiring 564 extends in the thickness direction z.
  • the through wiring 564 is connected to the lead-in wiring 563.
  • the through wiring 564 has a pair of band portions 564A and a plurality of columnar portions 564B.
  • the pair of strips 564A extend in the second direction y.
  • One of the pair of band portions 564A is arranged on the fourth layer of the insulating layer 52, like the pair of lower coils 551.
  • the other band portion 564A is located above the one band portion 564A, and is disposed on the eleventh layer of the insulating layer 52 like the pair of upper coils 552.
  • the pair of band portions 564A overlap each other.
  • the plurality of columnar portions 564B interconnect the main portion 563A of the lead-in wiring 563 and a pair of band-shaped portions 564A.
  • the plurality of columnar portions 564B are arranged on the third layer of the insulating layer 52 and the fifth to tenth layers of the insulating layer 52.
  • the lowermost ends of the plurality of columnar portions 564B are connected to the upper ends of the main portions 563A.
  • the uppermost ends of the plurality of columnar portions 564B are connected to the lower ends of the other band-shaped portions 564A.
  • the first electrode 531 is connected to the upper end of the other band-shaped portion 564A.
  • the low-voltage wiring 56 includes a lower coil outer end wiring 562, a lead-in wiring 563, and a through wiring 564 as constituent elements.
  • the lead-in wiring 563 and the through wiring 564 are the same as the components of the pair of low-voltage wirings 56 that make the pair of lower coils 551 and the pair of first electrodes 531 conductive with each other. Description is omitted.
  • the lower coil outer end wiring 562 extends in the second direction y as viewed in the thickness direction z, and is located between the pair of lower coils 551 in the second direction y. Both ends of the lower coil outer end wiring 562 in the second direction y are connected to outer ends of the pair of lower coils 551.
  • the lower coil outer end wiring 562 is arranged in the fourth layer of the insulating layer 52, like the pair of lower coils 551.
  • a second electrode 532 is connected to the upper end of the strip 564A of the through wiring 564 arranged on the eleventh layer of the insulating layer 52.
  • the plurality of high-voltage wires 57 constitute a conductive path between the pair of upper coils 552 and the plurality of high-voltage electrodes 54.
  • the plurality of high-voltage wires 57 are formed of the same conductive layer and barrier metal layer as the plurality of coils 55.
  • the plurality of high-voltage electrodes 54 include a pair of third electrodes 541 and fourth electrodes 542.
  • the fourth electrode 542 is located between the pair of third electrodes 541 in the second direction y.
  • Each of the pair of high voltage wires 57 includes an upper coil inner end wire 571 as a component.
  • the upper coil inner end wiring 571 extends in the second direction y as viewed along the thickness direction z, and is surrounded by the inner edge of the upper coil 552.
  • One end of the upper coil inner end wiring 571 in the second direction y is connected to the inner end of the upper coil 552.
  • the upper coil inner end wiring 571 is arranged on the eleventh layer of the insulating layer 52, like the upper coil 552 surrounding the upper coil inner wiring 571.
  • a third electrode 541 is connected to the upper end of the upper coil inner end wiring 571.
  • the high voltage wiring 57 includes an upper coil outer end wiring 572 as a component. As shown in FIG. 17, the upper coil outer end wiring 572 extends in the second direction y when viewed along the thickness direction z, and is located between the pair of upper coils 552 in the second direction y. Both ends of the upper coil outer end wiring 572 in the second direction y are connected to outer ends of the pair of upper coils 552. As shown in FIG. 20, the upper coil outer end wiring 572 is arranged on the eleventh layer of the insulating layer 52, like the pair of upper coils 552. A fourth electrode 542 is connected to the upper end of the upper coil outer end wiring 572.
  • the plurality of low-voltage electrodes 53 are located apart from the plurality of coils 55 in the first direction x when viewed in the thickness direction z.
  • each of the pair of first electrodes 531 included in the plurality of low-voltage electrodes 53 has a pad portion 531A and a plurality of communication portions 531B.
  • the pad portion 531A includes a pair of regions separated from each other in the second direction y.
  • One of the third wires 63 is connected to one of the pair of regions.
  • the pad portion 531A is arranged at the uppermost end of the plurality of insulating layers 52.
  • Pad portion 531A is made of, for example, aluminum (Al).
  • the plurality of connecting portions 531B extend in the thickness direction z from the lower end of the pad portion 531A.
  • the plurality of connecting portions 531B are arranged on the twelfth layer of the insulating layer 52.
  • the plurality of connecting portions 531B are formed of the same conductive layer and barrier metal layer as the plurality of coils 55.
  • the lower ends of the plurality of connecting portions 531B are connected to the band-shaped portions 564A (disposed on the eleventh layer of the insulating layer 52) of the through wiring 564 that is electrically connected to the lower coil inner end wiring 561.
  • the second electrode 532 included in the plurality of low-voltage electrodes 53 has a pad portion 532A and a plurality of communication portions 532B.
  • the pad portion 532A includes a pair of regions separated from each other in the second direction y.
  • One of the third wires 63 is connected to one of the pair of regions.
  • the pad section 532A is arranged at the uppermost end of the plurality of insulating layers 52.
  • Pad portion 532A is made of, for example, aluminum.
  • the plurality of connecting portions 532B extend in the thickness direction z from the lower end of the pad portion 532A.
  • the plurality of connecting portions 532B are arranged on the twelfth layer of the insulating layer 52.
  • the plurality of connecting portions 532B are formed of the same conductive layer and barrier metal layer as the plurality of coils 55.
  • the lower ends of the plurality of connecting portions 532B are connected to the band portions 564A (disposed on the eleventh layer of the insulating layer 52) of the through wiring 564 that is electrically connected to the lower coil outer end wiring 562.
  • the plurality of high-voltage electrodes 54 have portions overlapping the plurality of high-voltage wirings 57 as viewed in the thickness direction z.
  • each of the pair of third electrodes 541 included in the plurality of high-voltage electrodes 54 has a pad portion 541A and a plurality of communication portions 541B.
  • the pad portion 541A includes a pair of regions separated from each other in the second direction y.
  • One of the plurality of fourth wires 64 is connected to one of the pair of regions.
  • the pad section 541A is arranged at the uppermost end of the plurality of insulating layers 52.
  • Pad portion 541A is made of, for example, aluminum.
  • the plurality of connecting portions 541B extend in the thickness direction z from the lower end of the pad portion 541A.
  • the plurality of connecting portions 541B are arranged on the twelfth layer of the insulating layer 52.
  • the plurality of connecting portions 541B are configured by the same conductive layer and barrier metal layer as the plurality of coils 55.
  • the lower ends of the plurality of connecting portions 541B are connected to the upper coil inner end wiring 571.
  • the fourth electrode 542 included in the plurality of high-voltage electrodes 54 has a pad portion 542A and a plurality of communication portions 542B.
  • the pad portion 542A includes a pair of regions separated from each other in the second direction y.
  • One of the plurality of fourth wires 64 is connected to one of the pair of regions.
  • the pad section 542A is arranged at the uppermost end of the plurality of insulating layers 52.
  • Pad portion 542A is made of, for example, aluminum.
  • the plurality of connecting portions 542B extend in the thickness direction z from the lower end of the pad portion 542A.
  • the plurality of connecting portions 542B are arranged on the twelfth layer of the insulating layer 52.
  • the plurality of connecting portions 542B are formed of the same conductive layer and barrier metal layer as the plurality of coils 55.
  • the lower ends of the plurality of connecting portions 542B are connected to upper coil outer end wiring 572.
  • the shield layer 58 has a frame shape as viewed in the thickness direction z, and surrounds the plurality of coils 55, the plurality of low-voltage wires 56, and the plurality of high-voltage wires 57, as shown in FIGS. In.
  • the shield layer 58 includes the same conductive layer and barrier metal layer as the plurality of coils 55.
  • the shield layer 58 has a frame portion 581 and a plurality of ground portions 582.
  • the frame portion 581 extends in the thickness direction z and surrounds the plurality of coils 55, the plurality of low-voltage wires 56, and the plurality of high-voltage wires 57.
  • the frame portion 581 is disposed in the second to eleventh layers of the insulating layer 52.
  • the plurality of ground portions 582 are arranged on the first layer of the insulating layer 52, and electrically connect the frame portion 581 and the semiconductor substrate 51 to each other.
  • the protection film 59 is disposed on the uppermost ends of the plurality of insulating layers 52, as shown in FIGS.
  • the protection film 59 has a passivation film 591 and a coil protection film 592.
  • the passivation film 591 covers the top ends of the plurality of insulating layers 52 and exposes the plurality of low-voltage electrodes 53 and the plurality of high-voltage electrodes 54.
  • As an example of the configuration of the passivation film 591 a film in which a silicon dioxide film and a silicon nitride film are sequentially stacked from the uppermost end of the plurality of insulating layers 52 is given.
  • the coil protection film 592 is located on the passivation film 591.
  • the coil protection film 592 is located so as to individually overlap the plurality of coils 55 as viewed in the thickness direction z.
  • the coil protection film 592 is made of, for example, polyimide.
  • the two types of pulse signals input to the fifth terminals 332 of the plurality of fifth leads 33 are transmitted to the control element 41 via the plurality of first wires 61.
  • the two types of pulse signals are converted into a single low-voltage pulse signal of 5 V (when the reference voltage of the control element 41 is 0 V) by a pair of transistors and a pulse generator formed inside the control element 41. You.
  • the low-voltage pulse signal is input to one of the pair of first electrodes 531 and the second electrode 532 among the plurality of low-voltage electrodes 53 via the plurality of third wires 63.
  • the low-voltage pulse signal input to one of the pair of first electrodes 531 and the second electrode 532 is converted into a magnetic force by the lower coil 551 via the plurality of low-voltage wires 56.
  • the magnetic force is converted into a high-voltage pulse signal of 1,215 V (when the reference voltage of the driving element 42 is 1,200 V) by the upper coil 552 disposed above the lower coil 551.
  • the high-voltage pulse signal is output to one of the pair of third electrodes 541 and the fourth electrode 542 among the plurality of high-voltage electrodes 54 via the plurality of high-voltage wires 57.
  • the high-voltage pulse signal output to one of the pair of third electrodes 541 and the fourth electrode 542 is transmitted to the driving element 42 via the plurality of fourth wires 64.
  • the high-voltage pulse signal is converted by the driving element 42 into a gate voltage for driving a switching element forming either the upper arm circuit or the lower arm circuit.
  • the gate voltage is output from any of the sixth terminal portions 342 of the plurality of sixth leads 34 via any of the plurality of second wires 62.
  • the control element 41 is a low voltage area of the semiconductor device A10
  • the driving element 42 is a high voltage area of the semiconductor device A10.
  • the first lead 10, the third lead 31, the plurality of fifth leads 33, the plurality of first wires 61, and the plurality of third wires 63 that conduct to the control element 41 are connected to the low-voltage region of the semiconductor device A10.
  • the second lead 20, the fourth lead 32, the plurality of sixth leads 34, the plurality of second wires 62, and the plurality of fourth wires 64 that are electrically connected to the driving element 42 form a high voltage region of the semiconductor device A10. .
  • the second pad portion 21 of the second lead 20 is located next to the first pad portion 11 of the first lead 10 in the first direction x.
  • the second lead 20 has a higher voltage region than the first lead 10.
  • the first pad portion 11 has a first edge 111 located adjacent to the second pad portion 21 in the first direction x and extending in the second direction y.
  • the second pad portion 21 has a second edge 211 located adjacent to the first edge 111 in the first direction x and extending in the second direction y.
  • the portion of the sealing resin 70 that fills the space between the first pad portion 11 included in the low-voltage region and the first terminal portion 12 included in the high-voltage region is dense with suppressed formation of voids. Become. Therefore, according to the semiconductor device A10, even when the size of the semiconductor device A10 is reduced, it is possible to suppress a decrease in the withstand voltage of the semiconductor device A10.
  • the sealing resin 70 when the sealing resin 70 is formed in the manufacture of the semiconductor device A10, the synthetic resin flows along the flow path F as viewed in the thickness direction z.
  • the first wire 61 connected to the control element 41 mounted on the first pad portion 11 and the third pad portion 311 of the third lead 31 is viewed in the thickness direction z in FIG. Try to move in the direction of the arrow shown. Therefore, when viewed along the thickness direction z, the first wire 61 is located outside the insulating element 50 mounted on the first pad portion 11.
  • the drive element 42 mounted on the second pad portion 21 and the second wire 62 connected to the fourth pad portion 321 of the fourth lead 32 are shown in FIG. 21 when viewed along the thickness direction z.
  • the second wire 62 when viewed along the thickness direction z, the second wire 62 includes the third edge 112 of the first pad portion 11 and the second pad portion 21 in the second direction y. It passes between the extension of the sixth edge 213. Therefore, since the first wire 61 and the second wire 62 are prevented from approaching the insulating element 50, a decrease in the withstand voltage of the semiconductor device A10 can be suppressed.
  • the first pad portion 11 When viewed along the thickness direction z, the first pad portion 11 includes a third end 211A of the second edge 211 of the second pad portion 21 and a fourth end 211B of the second edge 211 in the second direction y. And a third edge 112 connected to either the first end 111A or the second end 111B of the first edge 111 located therebetween.
  • the second pad portion 21 When viewed along the thickness direction z, the second pad portion 21 is located between the first end 111A of the first edge 111 and the second end 111B of the first edge 111 in the second direction y. It has a fourth edge 212 connected to either the third end 211A or the fourth end 211B of the two edges 211.
  • Both the third edge 112 and the fourth edge 212 include a section extending in the first direction x. Accordingly, when the sealing resin 70 is formed in the manufacture of the semiconductor device A10, the flow of the synthetic resin is more along the flow path F as viewed in the thickness direction z. Therefore, since the above-described operation is more remarkably exhibited, a decrease in the withstand voltage of the semiconductor device A10 can be more effectively suppressed.
  • the sealing resin 70 has a first side surface 71 and a second side surface 72 that are located apart from each other in the first direction x.
  • a first gate mark 75 is formed on the first side surface 71.
  • the first gate mark 75 includes a region located between an extension of the fourth edge 212 of the second pad portion 21 and an extension of the fifth edge 113 of the first pad portion 11 in the second direction y.
  • a second gate mark 76 is formed on the second side surface 72 .
  • the second gate mark 76 includes a region located between an extension of the third edge 112 of the first pad portion 11 and an extension of the sixth edge 213 of the second pad portion 21 in the second direction y. This is due to the result of a configuration in which gates are formed at both ends of the flow path F shown in FIG. 21 as inlets and outlets of the synthetic resin when the sealing resin 70 is formed in the manufacture of the semiconductor device A10.
  • the conductive support member 1 is not exposed from the first side surface 71 and the second side surface 72 of the sealing resin 70. Thereby, the insulation distance of the semiconductor device A10 in the second direction y becomes longer, so that a decrease in the withstand voltage of the semiconductor device A10 can be suppressed.
  • the third edge 112 of the first pad portion 11 has a third edge connecting portion 112A that is connected to one of the first end 111A and the second end 111B of the first edge 111.
  • the third edge connection portion 112 ⁇ / b> A is convex toward the outside of the first pad portion 11.
  • the fourth edge 212 of the second pad portion 21 has a fourth edge connection portion 212A connected to one of the third end 211A and the fourth end 211B of the second edge 211.
  • the third pad portion 311 has a third pad proximity edge 311A closest to the fourth edge 212 of the second pad portion 21 when viewed along the thickness direction z.
  • the third pad proximity edge 311A extends in the first direction x.
  • the flow path F shown in FIG. 21 is more along the first direction x. Therefore, the portion of the sealing resin 70 that fills the space between the third pad portion 311 included in the low-voltage region and the second pad portion 21 included in the high-voltage region is dense with the formation of voids suppressed. Therefore, it is possible to suppress a decrease in the withstand voltage between them.
  • the third pad 311 extends from the third terminal 312 of the third lead 31 toward the first pad 11. Thereby, the length of the first wire 61 connected to the control element 41 and the third pad portion 311 can be reduced. By shortening the length of the first wire 61, the proximity between the first wire 61 and the insulating element 50 can be more effectively avoided.
  • the fourth pad portion 321 has a fourth pad proximity edge 321A closest to the third edge 112 when viewed along the thickness direction z.
  • the fourth pad proximity edge 321A extends in the first direction x.
  • the flow path F shown in FIG. 21 is more along the first direction x. Therefore, the portion of the sealing resin 70 that fills the space between the fourth pad portion 321 included in the high-voltage region and the first pad portion 11 included in the low-voltage region is dense with the formation of voids suppressed. Therefore, it is possible to suppress a decrease in the withstand voltage between them.
  • the fourth pad portion 321 extends from the fourth terminal portion 322 of the fourth lead 32 toward the second pad portion 21. Thereby, the length of the second wire 62 connected to the driving element 42 and the fourth pad portion 321 can be reduced. By shortening the length of the second wire 62, the proximity between the second wire 62 and the insulating element 50 can be more effectively avoided.
  • the height h1 of each of the first upper portion 711 of the first side surface 71 and the second upper portion 721 of the second side surface 72 is equal to the first lower portion 712 of the first side surface 71 and
  • the height h2 of each of the second lower portions 722 of the two side surfaces 72 is larger than the height h2. Accordingly, the minimum thickness of the sealing resin 70 that covers the plurality of first wires 61, the plurality of second wires 62, the plurality of third wires 63, and the plurality of fourth wires 64 can be increased. Therefore, a decrease in the withstand voltage of the semiconductor device A10 can be suppressed.
  • FIG. 22 is transparent through the sealing resin 70 for convenience of understanding.
  • FIG. 22 shows the transmitted sealing resin 70 by an imaginary line (two-dot chain line).
  • the semiconductor device A20 differs from the above-described semiconductor device A10 in the configuration of the third lead 31, the fourth lead 32, the plurality of fifth leads 33, and the plurality of sixth leads 34.
  • the third pad portion 311 of the third lead 31 has a third pad curved edge 311C.
  • the third pad curved edge 311C is located next to the first gate mark 75 of the sealing resin 70 in the first direction x.
  • the third pad curved edge 311 ⁇ / b> C is convex toward the first gate mark 75.
  • the fourth pad portion 321 of the fourth lead 32 has a fourth pad curved edge 321C.
  • the fourth pad curved edge 321C is located next to the second gate mark 76 of the sealing resin 70 in the first direction x.
  • the fourth pad curved edge 321C is convex toward the second gate mark 76.
  • the diameter of each of the fifth through holes 331A of the fifth pad portions 331 of the plurality of fifth leads 33 is larger than the diameter of the fifth through holes 331A of the semiconductor device A10.
  • a part of the sealing resin 70 is located in the fifth through hole 331A.
  • the diameter of each of the sixth through holes 341A of the sixth pad portions 341 of the plurality of sixth leads 34 is larger than the diameter of the sixth through holes 341A of the semiconductor device A10.
  • a part of the sealing resin 70 is located in the sixth through hole 341A.
  • the second pad portion 21 of the second lead 20 is located next to the first pad portion 11 of the first lead 10 in the first direction x.
  • the second lead 20 has a higher voltage region than the first lead 10.
  • the first pad portion 11 has a first edge 111 located adjacent to the second pad portion 21 in the first direction x and extending in the second direction y.
  • the second pad portion 21 has a second edge 211 located adjacent to the first edge 111 in the first direction x and extending in the second direction y.
  • the third pad portion 311 of the third lead 31 has a third pad curved edge 311C.
  • the third pad curved edge 311C is located adjacent to the first gate trace 75 of the sealing resin 70 in the first direction x and is convex toward the first gate trace 75. It is. Thereby, in the portion of the sealing resin 70 located near the first gate mark 75, it is possible to suppress the occurrence of cracks in the portion.
  • the fourth pad portion 321 of the fourth lead 32 has a fourth pad curved edge 321C.
  • the fourth pad curved edge 321 ⁇ / b> C is located next to the second gate trace 76 of the sealing resin 70 in the first direction x and has a convex shape toward the second gate trace 76. It is. Thereby, in the portion of the sealing resin 70 located near the second gate mark 76, it is possible to suppress the occurrence of cracks in the portion.
  • the fifth pad portion 331 of the fifth lead 33 has a fifth through hole 331A that penetrates in the thickness direction z.
  • the fifth pad portion 331 is covered with the sealing resin 70.
  • a part of the sealing resin 70 is located in the fifth through hole 331A.
  • the sixth pad portion 341 of the sixth lead 34 has a sixth through-hole 341A penetrating in the thickness direction z.
  • the sixth pad portion 341 is covered with the sealing resin 70.
  • a part of the sealing resin 70 is located in the sixth through hole 341A.
  • Appendix 1 Conductivity including a first lead having a first pad portion, and a second lead having a second pad portion located adjacent to the first pad portion in a first direction orthogonal to a thickness direction of the first lead.
  • a support member A control element mounted on the first pad portion; An insulating element mounted on the first pad portion and electrically connected to the control element; A driving element mounted on the second pad portion and electrically connected to the insulating element; A sealing resin covering the first pad section, the second pad section, the control element, the insulating element, and the drive element;
  • the first pad portion When viewed along the thickness direction, the first pad portion is located adjacent to the second pad portion in the first direction, and is orthogonal to both the thickness direction and the first direction.
  • a first edge extending in the second direction When viewed along the thickness direction, the second pad portion is located next to the first edge in the first direction, and has a second edge extending in the second direction, The first edge has a first end located at one end in the second direction, and a second end located at the other end in the second direction, The second edge has a third end located at one end in the second direction, and a fourth end located at the other end in the second direction, The semiconductor device, wherein one of the third end and the fourth end is located between the first end and the second end in the second direction.
  • the first pad portion When viewed along the thickness direction, the first pad portion has a third edge including a section extending in the first direction, The third edge is connected to either the first end or the second end located between the third end and the fourth end in the second direction, When viewed along the thickness direction, the second pad portion has a fourth edge including a section extending in the first direction, The semiconductor device according to claim 1, wherein the fourth edge is connected to either the third end or the fourth end located between the first end and the second end in the second direction. .
  • the conductive support member further includes a third lead and a fourth lead,
  • the third lead has a third pad portion located next to the fourth edge in the second direction and covered with the sealing resin.
  • the fourth lead has a fourth pad portion located adjacent to the third edge in the second direction and covered with the sealing resin, A first wire connecting the control element and the third pad portion; 3.
  • the sealing resin has a first side surface and a second side surface located apart from each other in the first direction, The first side surface is located next to the second pad portion and the third pad portion, The second side surface is located next to the first pad portion and the fourth pad portion, A first gate mark having a surface rougher than other regions of the first side surface is formed on the first side surface, The semiconductor device according to claim 3, wherein a second gate mark whose surface is rougher than other regions of the second side surface is formed on the second side surface.
  • Appendix 5 The semiconductor device according to claim 4, wherein the conductive support member is not exposed from the first side surface and the second side surface.
  • Appendix 6 The semiconductor device according to claim 5, wherein the first gate mark and the second gate mark are located apart from each other in the second direction.
  • Appendix 7 When viewed along the thickness direction, the first pad portion is located apart from the third edge in the second direction, and includes a section connected to the first edge and extending in the first direction. Has a fifth edge, When viewed along the thickness direction, the second pad portion is located apart from the fourth edge in the second direction, and includes a section connected to the second edge and extending in the first direction. 7.
  • the first gate mark includes a region located between the extension of the fourth edge and the extension of the fifth edge in the second direction
  • Appendix 7 wherein the second gate mark includes a region located between the extension of the third edge and the extension of the sixth edge in the second direction when viewed along the thickness direction.
  • the third edge has a third edge connecting portion connected to one of the first end and the second end, The third edge connecting portion is convex toward the outside of the first pad portion, The fourth edge has a fourth edge connecting portion connected to one of the third end and the fourth end, The semiconductor device according to claim 8, wherein the fourth edge connection portion is convex toward the outside of the second pad portion.
  • the third pad portion When viewed along the thickness direction, the third pad portion has a third pad proximity edge closest to the fourth edge and extending in the first direction, The semiconductor device according to supplementary note 9, wherein the fourth pad portion has a fourth pad proximity edge closest to the third edge and extending in the first direction when viewed along the thickness direction.
  • the third pad portion When viewed along the thickness direction, the third pad portion has a third pad curved edge located adjacent to the first gate mark in the first direction, The third pad curved edge is convex toward the first gate mark, When viewed along the thickness direction, the fourth pad portion has a fourth pad curved edge located adjacent to the second gate mark in the first direction, The semiconductor device according to claim 10, wherein the fourth pad curved edge is convex toward the second gate mark.
  • Appendix 12 The semiconductor device according to claim 11, wherein the insulating element is located between the control element and the driving element in the first direction.
  • Appendix 13 When viewed along the thickness direction, the first wire is located outside the insulating element, 13.
  • the sealing resin has a third side surface and a fourth side surface located apart from each other in the second direction,
  • the first lead has a first terminal portion connected to the first pad portion and exposed from the third side surface
  • the second lead has a second terminal portion connected to the second pad portion and exposed from the fourth side surface
  • the third lead has a third terminal portion connected to the third pad portion and exposed from the third side surface
  • the semiconductor device according to claim 12, wherein the fourth lead has a fourth terminal portion connected to the fourth pad portion and exposed from the fourth side surface.
  • the conductive support member further includes a fifth lead and a sixth lead,
  • the fifth lead is connected to the fifth pad portion covered with the sealing resin, the fifth pad portion, and is exposed from the third side surface, and is connected to the first terminal portion and the third terminal portion.
  • a fifth terminal portion located between The sixth lead is connected to the sixth pad portion covered with the sealing resin, is connected to the sixth pad portion, is exposed from the fourth side surface, and is connected to the second terminal portion and the fourth terminal portion.
  • a sixth terminal portion located between Each of the fifth pad portion and the sixth pad portion has a through hole penetrating in the thickness direction, 15.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Inverter Devices (AREA)

Abstract

半導体装置は、導電支持部材、制御素子、絶縁素子、駆動素子および封止樹脂を備える。前記導電支持部材は、第1リードおよび第2リードを含む。前記第1リードは、第1パッド部を有する。前記第2リードは、第2パッド部を有する。前記第2パッド部は、前記第1パッド部の厚さ方向に対して直交する第1方向において前記第1パッド部の隣に位置する。前記制御素子は、前記第1パッド部に搭載されている。前記絶縁素子は、前記第1パッド部に搭載され、かつ前記制御素子に導通している。前記駆動素子は、前記第2パッド部に搭載され、かつ前記絶縁素子に導通している。前記封止樹脂は、前記第1パッド部、前記第2パッド部、前記制御素子、前記絶縁素子および前記駆動素子を覆っている。前記厚さ方向に沿って視て、前記第1パッド部は、前記第1方向において前記第2パッド部の隣に位置し、かつ前記厚さ方向および前記第1方向の双方に対して直交する第2方向に延びる第1縁を有する。前記第1縁は、前記第2方向の一端に位置する第1端と、前記第2方向の他端に位置する第2端と、を有する。前記厚さ方向に沿って視て、前記第2パッド部は、前記第1方向において前記第1縁の隣に位置し、かつ前記第2方向に延びる第2縁を有する。前記第2縁は、前記第2方向の一端に位置する第3端と、前記第2方向の他端に位置する第4端と、を有する。前記第2方向において、前記第1端と前記第2端との間に前記第3端および前記第4端のいずれかが位置する。

Description

半導体装置
 本開示は、制御素子および駆動素子と、これらの素子の双方に導通する絶縁素子とを備える半導体装置に関する。
 IGBTやMOSFETなどのスイッチング素子を駆動させるための半導体装置(ゲートドライバ)が広く知られている。特許文献1には、スイッチング素子を駆動させるためのゲート電圧を出力する駆動素子と、ゲート電圧の基礎となる電気信号を駆動素子に伝送する制御素子と、駆動素子および制御素子の双方に導通する絶縁素子とを備える半導体装置の一例が開示されている。
 当該半導体装置の絶縁素子は、一対のコイル(インダクタ)を備える。制御素子から伝送された電気信号は、一方のコイルにより磁力に変換される。他方のコイルは、当該磁力を基に制御素子から伝送された電気信号よりも高い電位差である電気信号に変換した後、当該電気信号を駆動素子に伝送する。駆動素子に供給される電源電圧(約600V以上)は、制御素子に供給される電源電圧(約5V)よりも著しく高い。そこで、このような絶縁素子を備えることにより、制御素子と駆動素子との間において電気絶縁状態での電気信号の伝送が可能となり、比較的高い電圧から制御素子を保護することができる。
 近年、電気自動車用などの用途において、当該半導体装置の小型化の要請が高まりつつある。当該半導体装置は、モールド成形による樹脂パッケージ品が一般的である。当該半導体装置の小型化を図った場合、制御素子を含む低電圧領域と、駆動素子を含む高電圧領域との間を埋める封止樹脂の体積がより小となるため、当該半導体装置の絶縁耐圧の低下が懸念される。また、当該半導体装置の製造において、封止樹脂の形成にあたっての合成樹脂の流動が要因となって、制御素子とリードなどの導電部材に接続されるワイヤと、駆動素子と導電部材に接続されるワイヤとが、それぞれ絶縁素子に近接することがあり得る。これらのワイヤが絶縁素子に近接することによっても、当該半導体装置の絶縁耐圧の低下が懸念される。
特開2013-51547号公報
 本開示は上記事情に鑑み、装置の小型化を図った場合であっても、絶縁耐圧の低下を抑制することが可能な半導体装置を提供することをその課題とする。
 本開示によって提供される半導体装置は、第1パッド部を有する第1リード、および前記第1リードの厚さ方向に対して直交する第1方向において前記第1パッド部の隣に位置する第2パッド部を有する第2リードを含む導電支持部材と、前記第1パッド部に搭載された制御素子と、前記第1パッド部に搭載され、かつ前記制御素子に導通する絶縁素子と、前記第2パッド部に搭載され、かつ前記絶縁素子に導通する駆動素子と、前記第1パッド部、前記第2パッド部、前記制御素子、前記絶縁素子および前記駆動素子を覆う封止樹脂と、を備え、前記厚さ方向に沿って視て、前記第1パッド部は、前記第1方向において前記第2パッド部の隣に位置し、かつ前記厚さ方向および前記第1方向の双方に対して直交する第2方向に延びる第1縁を有し、前記第1縁は、前記第2方向の一端に位置する第1端と、前記第2方向の他端に位置する第2端と、を有し、前記厚さ方向に沿って視て、前記第2パッド部は、前記第1方向において前記第1縁の隣に位置し、かつ前記第2方向に延びる第2縁を有し、前記第2縁は、前記第2方向の一端に位置する第3端と、前記第2方向の他端に位置する第4端と、を有し、前記第2方向において、前記第1端と前記第2端との間に前記第3端および前記第4端のいずれかが位置する。
 本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本開示の第1実施形態にかかる半導体装置の斜視図である。 図1に示す半導体装置の平面図であり、封止樹脂を透過している。 図1に示す半導体装置の製造に用いられるリードフレームの平面図である。 図2の部分拡大図である。 図2の部分拡大図である。 図2の部分拡大図である。 図2の部分拡大図である。 図1に示す半導体装置の背面図である。 図1に示す半導体装置の正面図である。 図1に示す半導体装置の左側面図である。 図1に示す半導体装置の右側面図である。 図2のXII-XII線に沿う断面図である。 図2のXIII-XIII線に沿う断面図である。 図2のXIV-XIV線に沿う断面図である。 図2のXV-XV線に沿う断面図である。 図1に示す半導体装置の絶縁素子の平面図であり、コイル保護膜を透過している。 図1に示す半導体装置の絶縁素子の平面図であり、絶縁層の第11層の上面を示している。 図1に示す半導体装置の絶縁素子の平面図であり、絶縁層の第4層の上面を示している。 図16のXIX-XIX線に沿う断面図である。 図16のXX-XX線に沿う断面図である。 図1に示す半導体装置の作用効果を説明する平面図である。 本開示の第2実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図22の部分拡大図である。 図22の部分拡大図である。 図22のXXV-XXV線に沿う断面図である。
 本開示を実施するための形態について、添付図面に基づいて説明する。
 〔第1実施形態〕
 図1~図20に基づき、本開示の第1実施形態にかかる半導体装置A10について説明する。半導体装置A10は、導電支持部材1、制御素子41、駆動素子42、絶縁素子50、複数の第1ワイヤ61、複数の第2ワイヤ62、複数の第3ワイヤ63、複数の第4ワイヤ64および封止樹脂70を備える。導電支持部材1は、第1リード10、第2リード20、第3リード31、第4リード32、複数の第5リード33、および複数の第6リード34を含む。ここで、図2は、理解の便宜上、封止樹脂70を透過している。図2は、透過した封止樹脂70を想像線(二点鎖線)で示している。図14および図15は、図2に示す一点鎖線に沿う断面図である。図17は、半導体基板51(説明は後述)から数えて第11層目の絶縁層52(説明は後述)の上面を示している。図18は、半導体基板51から数えて第4層目の絶縁層52の上面を示している。
 半導体装置A10の説明においては、便宜上、導電支持部材1(第1リード10など)の厚さ方向を「厚さ方向z」と呼ぶ。厚さ方向zに対して直交する方向を「第1方向x」と呼ぶ。第1方向xは、第1リード10の第1パッド部11、および第2リード20の第2パッド部21(ともに説明は後述)が互いに離れて位置する方向である。厚さ方向zおよび第1方向xの双方に対して直交する方向を「第2方向y」と呼ぶ。第2方向yは、厚さ方向zに沿って視て、導電支持部材1の一部が封止樹脂70から突出する方向である。
 図1に示す半導体装置A10の一例においては、直流電力を交流電力に変換する1つのスイッチング素子を駆動させるためのゲートドライバである。当該スイッチング素子は、IGBT(Insulated Gate Bipolar Transistor)またはMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。半導体装置A10の説明においては、当該スイッチング素子がIGBTである場合を例として説明する。
 導電支持部材1は、制御素子41および駆動素子42と、半導体装置A10が実装される配線基板との導電経路を構成している。あわせて、導電支持部材1は、制御素子41、駆動素子42および絶縁素子50を搭載している。図3に示すように、導電支持部材1は、半導体装置A10を製造する際に用いられるリードフレーム80(説明は後述)の一部である。導電支持部材1の厚さの一例は、200μmである。導電支持部材1は、銅(Cu)、または銅合金からなる。導電支持部材1は、第1リード10、第2リード20、第3リード31、第4リード32、複数の第5リード33、および複数の第6リード34を含む。
 第1リード10は、図2に示すように、第1パッド部11を有する。
 第1パッド部11は、図2および図15に示すように、制御素子41および絶縁素子50を搭載している。第1パッド部11は、複数の第1ワイヤ61のいずれかを介して制御素子41に導通している。第1パッド部11は、封止樹脂70に覆われている。第1パッド部11の表面の大半は、銀(Ag)めっき層などの金属層により覆われている。第1パッド部11は、第1縁111を有する。
 図2に示すように、第1縁111は、厚さ方向zに沿って視て、第1方向xにおいて第2パッド部21(説明は後述)の隣に位置する。第1縁111は、第2方向yに延びている。第1縁111は、第1端111Aおよび第2端111Bを有する。第1端111Aは、第1縁111の第2方向yの一端に位置する。第2端111Bは、第1縁111の第2方向yの他端に位置する。すなわち、第1端111Aおよび第2端111Bは、第1縁111の両端に相当する。
 第2リード20は、図2に示すように、第2パッド部21を有する。
 第2パッド部21は、図2および図15に示すように、駆動素子42を搭載している。第2パッド部21は、第1方向xにおいて第1パッド部11の隣に位置する。第2パッド部21は、複数の第2ワイヤ62のいずれかを介して駆動素子42に導通している。第2パッド部21は、封止樹脂70に覆われている。第2パッド部21の表面の大半は、銀めっき層などの金属層により覆われている。第2パッド部21は、第2縁211を有する。
 図2に示すように、第2縁211は、厚さ方向zに沿って視て、第1方向xにおいて第1パッド部11の第1縁111の隣に位置する。第2縁211は、第2方向yに延びている。これにより、第2縁211は、第1縁111に対して平行である。第2縁211は、第3端211Aおよび第4端211Bを有する。第3端211Aは、第2縁211の第2方向yの一端に位置する。第4端211Bは、第2縁211の第2方向yの他端に位置する。すなわち、第3端211Aおよび第4端211Bは、第2縁211の両端に相当する。
 図2に示すように、第2方向yにおいて、第1縁111の第1端111Aと、第1縁111の第2端111Bとの間に、第2縁211の第3端211Aおよび第4端211Bのいずれかが位置する。半導体装置A10においては、第2方向yにおいて、第1端111Aと第2端111Bとの間に、第4端211Bが位置する。
 第1パッド部11は、図2に示すように、第3縁112、第5縁113、複数の第1貫通孔114、および複数の第1凹溝115をさらに有する。
 図2に示すように、第3縁112は、厚さ方向zに沿って視て、第1方向xに延びる区間を含む。第3縁112は、第2方向yにおいて第2パッド部21の第2縁211の第3端211Aと、第2縁211の第4端211Bとの間に位置する第1縁111の第1端111Aまたは第2端111Bのいずれかにつながっている。半導体装置A10においては、第3縁112は、第1端111Aにつながっている。図4に示すように、第3縁112は、第3縁連結部112Aを有する。第3縁連結部112Aは、第1端111Aおよび第2端111Bのいずれかにつながっている。半導体装置A10においては、第3縁連結部112Aは、第1端111Aにつながっている。第3縁連結部112Aは、第1パッド部11の外方に向けて凸状である。第3縁連結部112Aは、円弧をなしている。
 図2に示すように、第5縁113は、厚さ方向zに沿って視て、第2方向yにおいて第3縁112から離れて位置し、かつ第1縁111につながっている。半導体装置A10においては、第5縁113は、第1縁111の第2端111Bにつながっている。第5縁113は、第1方向xに延びる区間を含む。図5に示すように、第5縁113は、第5縁連結部113Aを有する。半導体装置A10においては、第5縁連結部113Aは、第2端111Bにつながっている。第5縁連結部113Aは、第1パッド部11の外方に向けて凸状である。第5縁連結部113Aは、円弧をなしている。第5縁連結部113Aの曲率半径R1bは、図4に示す第3縁112の第3縁連結部112Aの曲率半径R1aよりも小とされている。
 図2に示すように、複数の第1貫通孔114は、厚さ方向zに沿って視て第1パッド部11と第1端子部12(説明は後述)との境界の近傍に、かつ第2方向yにおいて制御素子41から離れて位置する。複数の第1貫通孔114は、第1パッド部11を厚さ方向zに貫通している。複数の第1貫通孔114は、第1方向xに配列されている。
 図12および図15に示すように、複数の第1凹溝115は、制御素子41および絶縁素子50が搭載される第1パッド部11の面から凹んでいる。図2に示すように、複数の第1凹溝115の各々は、第1方向xおよび第2方向yのいずれかに延びている。半導体装置A10においては、複数の第1凹溝115は、第1方向xに延びる2つの第1凹溝115と、第2方向yに延びる3つの第1凹溝115とを含む。第1方向xに延びる2つの第1凹溝115は、第2方向yにおいて制御素子41と複数の第1貫通孔114との間に位置する。これらの第1凹溝115は、第1方向xに配列されている。第2方向yに延びる3つの第1凹溝115は、第1方向xにおいて制御素子41と絶縁素子50との間に位置する。これらの第1凹溝115は、第2方向yに配列されている。これにより、厚さ方向zに沿って視て絶縁素子50の四方は、第1縁111、第3縁112、第5縁113および3つの第1凹溝115により囲まれている。
 第2パッド部21は、図2に示すように、第4縁212、第6縁213、複数の第2貫通孔214、および複数の第2凹溝215をさらに有する。
 図2に示すように、第4縁212は、厚さ方向zに沿って視て、第1方向xに延びる区間を含む。第4縁212は、第2方向yにおいて第1パッド部11の第1縁111の第1端111Aと、第1縁111の第2端111Bとの間に位置する第2縁211の第3端211Aまたは第4端211Bのいずれかにつながっている。半導体装置A10においては、第4縁212は、第4端211Bにつながっている。図5に示すように、第4縁212は、第4縁連結部212Aを有する。第4縁連結部212Aは、第3端211Aおよび第4端211Bのいずれかにつながっている。半導体装置A10においては、第4縁連結部212Aは、第4端211Bにつながっている。第4縁連結部212Aは、第2パッド部21の外方に向けて凸状である。第4縁連結部212Aは、円弧をなしている。第4縁連結部212Aの曲率半径R2aは、図4に示す第3縁112の第3縁連結部112Aの曲率半径R1aと同一とされている。
 図2に示すように、第6縁213は、厚さ方向zに沿って視て、第2方向yにおいて第4縁212から離れて位置し、かつ第2縁211につながっている。半導体装置A10においては、第6縁213は、第2縁211の第3端211Aにつながっている。第6縁213は、第1方向xに延びる区間を含む。図4に示すように、第6縁213は、第6縁連結部213Aを有する。半導体装置A10においては、第6縁連結部213Aは、第3端211Aにつながっている。第6縁連結部213Aは、第2パッド部21の外方に向けて凸状である。第6縁連結部213Aは、円弧をなしている。第6縁連結部213Aの曲率半径R2bは、図5に示す第4縁212の第4縁連結部212Aの曲率半径R2aよりも小とされている。
 図2に示すように、複数の第2貫通孔214は、厚さ方向zに沿って視て第2パッド部21と第2端子部22(説明は後述)との境界の近傍に、かつ第2方向yにおいて駆動素子42から離れて位置する。複数の第2貫通孔214は、第2パッド部21を厚さ方向zに貫通している。複数の第2貫通孔214は、第1方向xに配列されている。
 図13に示すように、複数の第2凹溝215は、駆動素子42が搭載される第1端子部12の面から凹んでいる。図2に示すように、複数の第2凹溝215は、第1方向xに延びている。複数の第2凹溝215は、第2方向yにおいて駆動素子42と複数の第2貫通孔214との間に位置する。複数の第2凹溝215は、第1方向xに配列されている。
 第1リード10は、図2に示すように、第1端子部12をさらに有する。第1端子部12は、第2方向yにおいて第1パッド部11につながり、かつ封止樹脂70から露出している。第1端子部12は、制御素子41の動作に必要な電源電圧の接地端子である。第1端子部12は、厚さ方向zに沿って視て第2方向yに延びる帯状である。図9に示すように、第1端子部12は、第1方向xから視てガルウイング状に屈曲している。第1端子部12の表面は、錫(Sn)めっき層により覆われている。
 第2リード20は、図2に示すように、第2端子部22をさらに有する。第2端子部22は、第2方向yにおいて第2パッド部21につながり、かつ封止樹脂70から露出している。第2端子部22は、駆動素子42の動作に必要な電源電圧の接地端子である。第2端子部22は、半導体装置A10により駆動するスイッチング素子のエミッタ電極に導通している。第2端子部22は、厚さ方向zに沿って視て第2方向yに延びる帯状である。厚さ方向zに沿って視て、封止樹脂70から第2端子部22が延びる向きは、封止樹脂70から第1端子部12が延びる向きの反対である。図8に示すように、第2端子部22は、第1方向xから視てガルウイング状に屈曲している。第2端子部22の表面は、錫めっき層により覆われている。
 第3リード31は、図2に示すように、第3パッド部311および第3端子部312を有する。
 第3パッド部311は、図2に示すように、第2方向yにおいて第2パッド部21の第4縁212の隣に位置する。第3パッド部311は、複数の第1ワイヤ61のいずれかを介して制御素子41に導通している。第3パッド部311は、封止樹脂70に覆われている。第3パッド部311は、第3端子部312から第1パッド部11に向けて延びている。第3パッド部311の表面の大半は、銀めっき層などの金属層により覆われている。第3パッド部311は、第3パッド近接縁311Aおよび複数の第3貫通孔311Bを有する。
 図6に示すように、第3パッド近接縁311Aは、厚さ方向zに沿って視て、第2パッド部21の第4縁212に最も近接している。第3パッド近接縁311Aは、第1方向xに延びている。これにより、第3パッド近接縁311Aは、第4縁212に対して平行である。図13に示すように、複数の第3貫通孔311Bは、第3パッド部311を厚さ方向zに貫通している。
 第3端子部312は、図2に示すように、第2方向yにおいて第3パッド部311につながり、かつ封止樹脂70から露出している。第3端子部312は、制御素子41の動作に必要な電源電圧の正極である。第3端子部312は、厚さ方向zに沿って視て第2方向yに延びる帯状である。厚さ方向zに沿って視て、封止樹脂70から第3端子部312が延びる向きは、封止樹脂70から第1端子部12が延びる向きと同じである。図8に示すように、第3端子部312は、第1方向xから視てガルウイング状に屈曲している。第3端子部312の表面は、錫めっき層により覆われている。
 第4リード32は、図2に示すように、第4パッド部321および第4端子部322を有する。
 第4パッド部321は、図2に示すように、第2方向yにおいて第1パッド部11の第3縁112の隣に位置する。第4パッド部321は、複数の第2ワイヤ62のいずれかを介して駆動素子42に導通している。第4パッド部321は、封止樹脂70に覆われている。第4パッド部321は、第4端子部322から第2パッド部21に向けて延びている。第4パッド部321の表面の大半は、銀めっき層などの金属層により覆われている。第4パッド部321は、第4パッド近接縁321Aおよび複数の第4貫通孔321Bを有する。
 図7に示すように、第4パッド近接縁321Aは、厚さ方向zに沿って視て、第1パッド部11の第3縁112に最も近接している。第4パッド近接縁321Aは、第1方向xに延びている。これにより、第4パッド近接縁321Aは、第3縁112に対して平行である。図12に示すように、複数の第4貫通孔321Bは、第4パッド部321を厚さ方向zに貫通している。
 第4端子部322は、図2に示すように、第2方向yにおいて第4パッド部321につながり、かつ封止樹脂70から露出している。第4端子部322には、駆動素子42の動作に必要な電源電圧が印加される。第4端子部322は、厚さ方向zに沿って視て第2方向yに延びる帯状である。厚さ方向zに沿って視て、封止樹脂70から第4端子部322が延びる向きは、封止樹脂70から第2端子部22が延びる向きと同じである。図9に示すように、第4端子部322は、第1方向xから視てガルウイング状に屈曲している。第4端子部322の表面は、錫めっき層により覆われている。
 複数の第5リード33は、図2に示すように、第1方向xにおいて第1リード10と第3リード31との間に位置し、かつ第1方向xに配列されている。半導体装置A10が示す一例においては、複数の第5リード33は2つである。複数の第5リード33の各々は、第5パッド部331および第5端子部332を有する。
 第5パッド部331は、図2に示すように、複数の第1ワイヤ61のいずれかを介して制御素子41に導通している。第5パッド部331は、封止樹脂70に覆われている。第5パッド部331の表面の大半は、銀めっき層などの金属層により覆われている。第5パッド部331は、第5貫通孔331Aを有する。図14に示すように、第5貫通孔331Aは、第5パッド部331を厚さ方向zに貫通している。
 第5端子部332は、図2に示すように、第2方向yにおいて第5パッド部331につながり、かつ封止樹脂70から露出している。第5端子部332は、第1端子部12と第3端子部312との間に位置する。複数の第5リード33の第5端子部332には、2種類のパルス信号が入力される。これらのパルス信号は、スイッチング素子の駆動の基礎となるPWM(Pulse Width Modulation)信号から生成される。第5端子部332は、厚さ方向zに沿って視て第2方向yに延びる帯状である。厚さ方向zに沿って視て、封止樹脂70から第5端子部332が延びる向きは、封止樹脂70から第1端子部12および第3端子部312が延びる向きと同じである。図14に示すように、複数の第5端子部332は、第1方向xから視てガルウイング状に屈曲している。複数の第5端子部332の表面は、錫めっき層により覆われている。
 複数の第6リード34は、図2に示すように、第1方向xにおいて第2リード20と第4リード32との間に位置し、かつ第1方向xに配列されている。複数の第6リード34は、第2方向yにおいて複数の第5リード33から離れて位置する。半導体装置A10が示す一例においては、複数の第6リード34は2つである。複数の第6リード34の各々は、第6パッド部341および第6端子部342を有する。
 第6パッド部341は、図2に示すように、複数の第1ワイヤ61のいずれかを介して駆動素子42に導通している。第6パッド部341は、封止樹脂70に覆われている。第6パッド部341の表面の大半は、銀めっき層などの金属層により覆われている。第6パッド部341の各々は、第6貫通孔341Aを有する。図14に示すように、第6貫通孔341Aは、第6パッド部341を厚さ方向zに貫通している。
 第6端子部342は、図2に示すように、第2方向yにおいて第6パッド部341につながり、かつ封止樹脂70から露出している。第6端子部342は、第2端子部22と第4端子部322との間に位置する。複数の第6リード34の第6端子部342には、スイッチング素子を駆動するためのゲート電圧が印加される。複数の第6リード34の第6端子部342のいずれかは、上アーム回路(ハイサイド領域)を構成するスイッチング素子のゲート電極に導通している。複数の第6リード34の第6端子部342のいずれかは、下アーム回路(ローサイド領域)を構成するスイッチング素子に導通している。第6端子部342は、厚さ方向zに沿って視て第2方向yに延びる帯状である。厚さ方向zに沿って視て、封止樹脂70から第6端子部342が延びる向きは、封止樹脂70から第2端子部22および第4端子部322が延びる向きと同じである。図14に示すように、複数の第6端子部342は、第1方向xから視てガルウイング状に屈曲している。複数の第6端子部342の表面は、錫めっき層により覆われている。
 次に、図3に基づき、半導体装置A10の製造に用いられるリードフレーム80について説明する。
 図3に示すリードフレーム80は、半導体装置A10を構成する導電支持部材1(第1リード10、第2リード20、第3リード31、第4リード32、複数の第5リード33、および複数の第6リード34)を含む部分を抽出したものである。リードフレーム80は、導電支持部材1に加えて、フレーム81、複数の第1タイバー821、複数の第2タイバー822、および一対のダムバー83を含む。
 厚さ方向zに沿って視て、フレーム81は、枠状である。フレーム81は、導電支持部材1、複数の第1タイバー821、複数の第2タイバー822、および一対のダムバー83を囲んでいる。導電支持部材1の第1方向xの両端は、フレーム81に連結されている。
 複数の第1タイバー821は、第1方向xに延びている。半導体装置A10が示す一例においては、複数の第1タイバー821は、第2方向yにおいて第1パッド部11および第2パッド部21の両側において、それぞれ2つずつ位置する。複数の第1タイバー821は、第1端子部12、第2端子部22、第3端子部312、第4端子部322、複数の第5リード33の第5端子部332、および複数の第6リード34の第6端子部342と交差している。
 複数の第2タイバー822は、第2方向yに延びている。半導体装置A10が示す一例においては、複数の第2タイバー822は4つである。複数の第1タイバー821のうち隣り合う2つの当該第1タイバー821は、それらの第1方向xのいずれかの端が複数の第2タイバー822のいずれかにより連結されている。複数の第2タイバー822の各々は、その第2方向yのいずれかの端が一対のダムバー83のいずれかに連結されている。
 一対のダムバー83は、第1方向xにおいてリードフレーム80の両側に位置する。一対のダムバー83の各々は、その第2方向yの両端がフレーム81に連結されている。一対のダムバー83の各々には、第1方向xに凹む切欠部831が形成されている。半導体装置A10の製造において、封止樹脂70をモールド成形により形成する際、切欠部831が合成樹脂の流入出口となるゲートとなる。
 図3において、厚さ方向zに沿って視た封止樹脂70の周縁を想像線で示している。厚さ方向zに沿って視て、導電支持部材1は、第2方向yにおいて互いに離れて位置する封止樹脂70の周縁の一対の区間を跨いでいる。これに対し、厚さ方向zに沿って視て、導電支持部材1を含むリードフレーム80は、第1方向xにおいて互いに離れて位置する封止樹脂70の周縁の一対の区間を跨いでいない。
 制御素子41は、図2および図15に示すように、第1パッド部11に搭載された半導体素子である。厚さ方向zに沿って視て、制御素子41は、第2方向yを長手方向とする矩形状である。制御素子41の上面には、複数の電極411が設けられている。複数の電極411のいずれかと、第1パッド部11、第3パッド部311、および複数の第5パッド部331のいずれかとには、複数の第1ワイヤ61のいずれかが接続されている。複数の第1ワイヤ61は、たとえば金(Au)からなる。厚さ方向zに沿って視て、複数の第1ワイヤ61のうち第3パッド部311に接続された当該第1ワイヤ61は、絶縁素子50の外方に位置する。制御素子41と第1パッド部11との間には、接合層49が介在している。接合層49は、たとえばエポキシ樹脂を主剤とする銀ペーストである。制御素子41は、接合層49により第1パッド部11に接合されている。
 駆動素子42は、図2および図15に示すように、第2パッド部21に搭載された半導体素子である。厚さ方向zに沿って視て、駆動素子42は、第2方向yを長手方向とする矩形状である。駆動素子42の上面には、複数の電極421が設けられている。複数の電極421のいずれかと、第2パッド部21、第4パッド部321、および複数の第6パッド部341のいずれかとには、複数の第2ワイヤ62のいずれかが接続されている。複数の第2ワイヤ62は、たとえば金からなる。厚さ方向zに沿って視て、複数の第2ワイヤ62のうち第4パッド部321に接続された当該第2ワイヤ62は、第2方向yにおいて第1パッド部11の第3縁112と、第2パッド部21の第6縁213の延長線との間を通過している。駆動素子42と第2パッド部21との間には、接合層49が介在している。駆動素子42は、接合層49により第2パッド部21に接合されている。
 絶縁素子50は、図2および図15に示すように、第1パッド部11に搭載され、かつ制御素子41の隣に位置する半導体素子である。厚さ方向zに沿って視て、絶縁素子50は、第1方向xにおいて制御素子41と駆動素子42との間に位置する。厚さ方向zに沿って視て、絶縁素子50は、第2方向yを長手方向とする矩形状である。絶縁素子50の上面には、複数の低電圧電極53、および複数の高電圧電極54が設けられている。複数の低電圧電極53のいずれかと、制御素子41の複数の電極411のいずれかとには、複数の第3ワイヤ63のいずれかが接続されている。複数の高電圧電極54のいずれかと、駆動素子42の複数の電極421のいずれかとには、複数の第4ワイヤ64のいずれかが接続されている。複数の第3ワイヤ63、および複数の第4ワイヤ64は、たとえば金からなる。絶縁素子50と第1パッド部11との間には、接合層49が介在している。絶縁素子50は、接合層49により第1パッド部11に接合されている。
 封止樹脂70は、図12~図15に示すように、制御素子41、駆動素子42、絶縁素子50、複数の第1ワイヤ61、複数の第2ワイヤ62、複数の第3ワイヤ63、および複数の第4ワイヤ64を覆っている。封止樹脂70は、たとえばエポキシ樹脂を含む材料からなる。図8~図11に示すように、封止樹脂70は、第1側面71、第2側面72、第3側面73および第4側面74を有する。
 図2に示すように、第1側面71および第2側面72は、第1方向xにおいて互いに離れて位置する。第1側面71は、第2パッド部21および第3パッド部311の隣に位置する。第2側面72は、第1パッド部11および第4パッド部321の隣に位置する。図2、図8および図9に示すように、第1側面71および第2側面72から導電支持部材1が露出していない。
 図8および図11に示すように、第1側面71は、第1上部711、第1下部712および第1中間部713を有する。第1上部711は、第1中間部713の上縁につながり、かつ厚さ方向zに対して第2側面72に近づく向きに傾斜している。第1下部712は、第1中間部713の下縁につながり、かつ厚さ方向zに対して第2側面72に近づく向きに傾斜している。第1中間部713は、厚さ方向zに対して平行であり、かつ第2方向yに延びる帯状である。
 図8に示すように、第1側面71の第1中間部713および第1下部712の各々の領域の一部には、第1ゲート痕75が形成されている。第1ゲート痕75は、第1側面71の他の領域よりも表面が粗である。第1ゲート痕75は、封止樹脂70をモールド成形により形成する際、合成樹脂の流入出により現れる痕跡である。図2に示すように、厚さ方向zに沿って視て、第1ゲート痕75は、第2方向yにおいて第2パッド部21の第4縁212の延長線と、第1パッド部11の第5縁113の延長線との間に位置する領域を含む。
 図9および図10に示すように、第2側面72は、第2上部721、第2下部722および第2中間部723を有する。第2上部721は、第2中間部723の上縁につながり、かつ厚さ方向zに対して第1側面71に近づく向きに傾斜している。第2下部722は、第2中間部723の下縁につながり、かつ厚さ方向zに対して第1側面71に近づく向きに傾斜している。第2中間部723は、厚さ方向zに対して平行であり、かつ第2方向yに延びる帯状である。
 図9に示すように、第2側面72の第2中間部723および第2下部722の各々の領域の一部には、第2ゲート痕76が形成されている。第2ゲート痕76は、第2側面72の他の領域よりも表面が粗である。第2ゲート痕76は、第1ゲート痕75と同様に、封止樹脂70をモールド成形により形成する際、合成樹脂の流入出により現れる痕跡である。図2に示すように、厚さ方向zに沿って視て、第2ゲート痕76は、第2方向yにおいて第1パッド部11の第3縁112の延長線と、第2パッド部21の第6縁213の延長線との間に位置する領域を含む。第1ゲート痕75および第2ゲート痕76は、第2方向yにおいて互いに離れて位置する。
 図10および図11に示すように、第1側面71の第1上部711、および第2側面72の第2上部721の各々の高さh1は、第1側面71の第1下部712、および第2側面72の第2下部722の各々の高さh2よりも大とされている。高さh1,h2は、厚さ方向zにかかる寸法である。
 図2に示すように、第3側面73および第4側面74は、第2方向yにおいて互いに離れて位置する。第3側面73および第4側面74の各々の第1方向xの両端は、第1側面71および第2側面72につながっている。図2および図10に示すように、第3側面73から第1端子部12、第3端子部312、および複数の第5リード33の第5端子部332が露出している。図2および図11に示すように、第4側面74から第2端子部22、第4端子部322、および複数の第6リード34の第6端子部342が露出している。
 次に、図16~図20に基づき、絶縁素子50の内部構造について説明する。絶縁素子50は、半導体基板51、複数の絶縁層52、複数の低電圧電極53、複数の高電圧電極54、複数のコイル55、複数の低電圧配線56、複数の高電圧配線57、シールド層58および保護膜59を有する。半導体装置A10が示す一例においては、複数の低電圧電極53は、一対の第1電極531、および第2電極532を含む。あわせて、複数の高電圧電極54は、一対の第3電極541、および第4電極542を含む。絶縁素子50の内部構造の説明において特記なく上下を用いる場合は、厚さ方向zの上下を指すものとする。
 図19および図20に示すように、半導体基板51は、絶縁素子50の下端に位置する。半導体基板51は、ケイ素(Si)、または炭化ケイ素(SiC)などからなる。
 図19および図20に示すように、複数の絶縁層52は、電気絶縁性を有し、かつ半導体基板51の上に積層されている。半導体装置A10が示す一例においては、複数の絶縁層52の積層数は12である。なお、複数の絶縁層52の積層数は、これには限定されず、絶縁素子50に要求される絶縁耐圧に応じて適宜設定される。ここで、以下の説明において、絶縁層52の第5層とは、半導体基板51から厚さ方向zに数えて5番目に該当する絶縁層52を指す。これとは他の複数の絶縁層52についても以下同様とする。絶縁層52の第1層は、層間膜522から構成される。層間膜522は、たとえば二酸化ケイ素(SiO2)からなる。他の複数の絶縁層52(第2層から第12層)は、エッチングストッパ膜521および層間膜522から構成される。複数の絶縁層52の各々において、エッチングストッパ膜521は層間膜522の下に位置する。エッチングストッパ膜521は、その直下に位置する絶縁層52の層間膜522に接している。エッチングストッパ膜521は、窒化ケイ素(Si34)または炭化ケイ素などからなる。
 図17~図20に示すように、複数のコイル55は、複数の絶縁層52の内部に配置されている。複数のコイル55は、下部コイル551および上部コイル552を一組とした複数組により構成される。半導体装置A10が示す一例においては、複数のコイル55の組数は2である。すなわち、半導体装置A10が示す一例においては、複数のコイル55は、一対の下部コイル551、および一対の上部コイル552を含む。一対の下部コイル551は、一対の上部コイル552よりも下方に位置する。厚さ方向zにおいて、一対の下部コイル551と、一対の上部コイル552との間は、複数の絶縁層52により隔てられている。半導体装置A10が示す一例においては、絶縁層52の第4層の内部に一対の下部コイル551が配置され、かつ絶縁層52の第11層の内部に一対の上部コイル552が配置されている。厚さ方向zに沿って視て、一対の下部コイル551は、一対の上部コイル552に重なっている。
 複数のコイル55は、厚さ方向zに沿って視て楕円状の渦巻きである。複数のコイル55の各々は、それが配置された絶縁層52を厚さ方向zに貫通している。複数のコイル55は、導電層およびバリアメタル層により構成される。導電層は、たとえば銅からなる。バリアメタル層は、導電層の表面(ただし、導電層の上端を除く。)を覆っている。バリアメタル層の構成の一例として、導電層の表面からタンタル(Ta)層、窒化タンタル(TaN)層、タンタル層の順に積層されたものが挙げられる。
 複数の低電圧配線56は、一対の下部コイル551と、複数の低電圧電極53との導電経路を構成している。複数の低電圧配線56は、複数のコイル55と同一の導電層およびバリアメタル層により構成される。図16に示すように、複数の低電圧電極53は、一対の第1電極531、および第2電極532を含む。第2電極532は、第2方向yにおいて一対の第1電極531の間に位置する。
 複数の低電圧配線56のうち、一対の下部コイル551と、一対の第1電極531とを互いに導通させる一対の当該低電圧配線56について説明する。一対の当該低電圧配線56の各々は、下部コイル内側端配線561、引込み配線563および貫通配線564を構成要素に含む。
 図18に示すように、下部コイル内側端配線561は、厚さ方向zに沿って視て第2方向yに延び、かつ下部コイル551の内縁に囲まれている。下部コイル内側端配線561の第2方向yにおける一端は、下部コイル551の内側端に接続されている。図19に示すように、下部コイル内側端配線561は、これを囲む下部コイル551と同じく絶縁層52の第4層に配置されている。
 図18および図19に示すように、引込み配線563は、下部コイル内側端配線561につながり、かつ貫通配線564に向けて第1方向xに延びている。引込み配線563は、主部563A、連絡部563Bおよび接地部563Cを有する。主部563Aは、絶縁層52の第2層に配置され、かつ第1方向xに延びている。連絡部563Bは、絶縁層52の第3層に配置され、主部563Aと下部コイル内側端配線561とを相互に導通させている。接地部563Cは、絶縁層52の第1層に配置され、主部563Aと半導体基板51とを相互に導通させている。
 図19に示すように、貫通配線564は、厚さ方向zに延びている。貫通配線564は、引込み配線563に接続されている。貫通配線564は、一対の帯状部564A、および複数の柱状部564Bを有する。一対の帯状部564Aは、第2方向yに延びている。一対の帯状部564Aのうち、一方の当該帯状部564Aは、一対の下部コイル551と同じく絶縁層52の第4層に配置されている。一対の帯状部564Aのうち、他方の当該帯状部564Aは、一方の当該帯状部564Aよりも上方に位置し、かつ一対の上部コイル552と同じく絶縁層52の第11層に配置されている。厚さ方向zに沿って視て、一対の帯状部564Aは、互いに重なっている。複数の柱状部564Bは、引込み配線563の主部563A、および一対の帯状部564Aを相互に連結している。複数の柱状部564Bは、絶縁層52の第3層、および絶縁層52の第5層~第10層に配置されている。複数の柱状部564Bの最下端は、主部563Aの上端に接続されている。複数の柱状部564Bの最上端は、他方の当該帯状部564Aの下端に接続されている。他方の当該帯状部564Aの上端には、第1電極531が接続されている。
 複数の低電圧配線56のうち、一対の下部コイル551と、第2電極532とを互いに導通させる当該低電圧配線56について説明する。低電圧配線56は、下部コイル外側端配線562、引込み配線563および貫通配線564を構成要素に含む。これらのうち、引込み配線563および貫通配線564は、一対の下部コイル551と、一対の第1電極531とを互いに導通させる一対の当該低電圧配線56の構成要素と同様であるため、ここでの説明は省略する。
 図18に示すように、下部コイル外側端配線562は、厚さ方向zに沿って視て第2方向yに延び、かつ第2方向yにおいて一対の下部コイル551の間に位置する。下部コイル外側端配線562の第2方向yにおける両端は、一対の下部コイル551の外側端に接続されている。図20に示すように、下部コイル外側端配線562は、一対の下部コイル551と同じく絶縁層52の第4層に配置されている。図20に示すように、絶縁層52の第11層に配置された貫通配線564の帯状部564Aの上端には、第2電極532が接続されている。
 複数の高電圧配線57は、一対の上部コイル552と、複数の高電圧電極54との導電経路を構成している。複数の高電圧配線57は、複数のコイル55と同一の導電層およびバリアメタル層により構成される。図16に示すように、複数の高電圧電極54は、一対の第3電極541、および第4電極542を含む。第4電極542は、第2方向yにおいて一対の第3電極541の間に位置する。
 複数の高電圧配線57のうち、一対の上部コイル552と、一対の第3電極541とを互いに導通させる一対の当該高電圧配線57について説明する。一対の当該高電圧配線57の各々は、上部コイル内側端配線571を構成要素に含む。図17に示すように、上部コイル内側端配線571は、厚さ方向zに沿って視て第2方向yに延び、かつ上部コイル552の内縁に囲まれている。上部コイル内側端配線571の第2方向yにおける一端は、上部コイル552の内側端に接続されている。図19に示すように、上部コイル内側端配線571は、これを囲む上部コイル552と同じく絶縁層52の第11層に配置されている。上部コイル内側端配線571の上端には、第3電極541が接続されている。
 複数の高電圧配線57のうち、一対の上部コイル552と、第4電極542とを互いに導通させる当該高電圧配線57について説明する。当該高電圧配線57は、上部コイル外側端配線572を構成要素に含む。図17に示すように、上部コイル外側端配線572は、厚さ方向zに沿って視て第2方向yに延び、かつ第2方向yにおいて一対の上部コイル552の間に位置する。上部コイル外側端配線572の第2方向yにおける両端は、一対の上部コイル552の外側端に接続されている。図20に示すように、上部コイル外側端配線572は、一対の上部コイル552と同じく絶縁層52の第11層に配置されている。上部コイル外側端配線572の上端には、第4電極542が接続されている。
 複数の低電圧電極53は、図16に示すように、厚さ方向zに沿って視て複数のコイル55に対して第1方向xに離れて位置する。
 図19に示すように、複数の低電圧電極53に含まれる一対の第1電極531の各々は、パッド部531Aおよび複数の連絡部531Bを有する。図16に示すように、パッド部531Aは、第2方向yにおいて互いに離れた一対の領域を含む。当該一対の領域のいずれかに、複数の第3ワイヤ63のいずれかが接続される。パッド部531Aは、複数の絶縁層52の最上端に配置されている。パッド部531Aは、たとえばアルミニウム(Al)からなる。複数の連絡部531Bは、パッド部531Aの下端から厚さ方向zに延びている。複数の連絡部531Bは、絶縁層52の第12層に配置されている。複数の連絡部531Bは、複数のコイル55と同一の導電層およびバリアメタル層により構成される。複数の連絡部531Bの下端は、下部コイル内側端配線561に導通する貫通配線564の帯状部564A(絶縁層52の第11層に配置)に接続されている。
 図20に示すように、複数の低電圧電極53に含まれる第2電極532は、パッド部532Aおよび複数の連絡部532Bを有する。図16に示すように、パッド部532Aは、第2方向yにおいて互いに離れた一対の領域を含む。当該一対の領域のいずれかに、複数の第3ワイヤ63のいずれかが接続される。パッド部532Aは、複数の絶縁層52の最上端に配置されている。パッド部532Aは、たとえばアルミニウムからなる。複数の連絡部532Bは、パッド部532Aの下端から厚さ方向zに延びている。複数の連絡部532Bは、絶縁層52の第12層に配置されている。複数の連絡部532Bは、複数のコイル55と同一の導電層およびバリアメタル層により構成される。複数の連絡部532Bの下端は、下部コイル外側端配線562に導通する貫通配線564の帯状部564A(絶縁層52の第11層に配置)に接続されている。
 複数の高電圧電極54は、図17に示すように、厚さ方向zに沿って視て複数の高電圧配線57に重なる部分を有する。
 図19に示すように、複数の高電圧電極54に含まれる一対の第3電極541の各々は、パッド部541Aおよび複数の連絡部541Bを有する。図16に示すように、パッド部541Aは、第2方向yにおいて互いに離れた一対の領域を含む。当該一対の領域のいずれかに、複数の第4ワイヤ64のいずれかが接続される。パッド部541Aは、複数の絶縁層52の最上端に配置されている。パッド部541Aは、たとえばアルミニウムからなる。複数の連絡部541Bは、パッド部541Aの下端から厚さ方向zに延びている。複数の連絡部541Bは、絶縁層52の第12層に配置されている。複数の連絡部541Bは、複数のコイル55と同一の導電層およびバリアメタル層により構成される。複数の連絡部541Bの下端は、上部コイル内側端配線571に接続されている。
 図20に示すように、複数の高電圧電極54に含まれる第4電極542は、パッド部542Aおよび複数の連絡部542Bを有する。図16に示すように、パッド部542Aは、第2方向yにおいて互いに離れた一対の領域を含む。当該一対の領域のいずれかに、複数の第4ワイヤ64のいずれかが接続される。パッド部542Aは、複数の絶縁層52の最上端に配置されている。パッド部542Aは、たとえばアルミニウムからなる。複数の連絡部542Bは、パッド部542Aの下端から厚さ方向zに延びている。複数の連絡部542Bは、絶縁層52の第12層に配置されている。複数の連絡部542Bは、複数のコイル55と同一の導電層およびバリアメタル層により構成される。複数の連絡部542Bの下端は、上部コイル外側端配線572に接続されている。
 シールド層58は、図16~図18に示すように、厚さ方向zに沿って視て枠状であり、かつ複数のコイル55、複数の低電圧配線56および複数の高電圧配線57を囲んでいる。シールド層58は、複数のコイル55と同一の導電層およびバリアメタル層により構成される。図19および図20に示すように、シールド層58は、枠部581および複数の接地部582を有する。枠部581は、厚さ方向zに延び、かつ複数のコイル55、複数の低電圧配線56および複数の高電圧配線57を囲んでいる。枠部581は、絶縁層52の第2層~第11層に配置されている。複数の接地部582は、絶縁層52の第1層に配置され、枠部581と半導体基板51とを相互に導通させている。
 保護膜59は、図19および図20に示すように、複数の絶縁層52の最上端に配置されている。保護膜59は、パッシベーション膜591およびコイル保護膜592を有する。パッシベーション膜591は、複数の絶縁層52の最上端を覆い、かつ複数の低電圧電極53および複数の高電圧電極54を露出させている。パッシベーション膜591の構成の一例として、複数の絶縁層52の最上端から二酸化ケイ素膜、窒化ケイ素膜の順に積層させたものが挙げられる。コイル保護膜592は、パッシベーション膜591の上に位置する。コイル保護膜592は、厚さ方向zに沿って視て複数のコイル55に個別に重なるように位置する。コイル保護膜592は、たとえばポリイミドからなる。
 次に、半導体装置A10を構成する制御素子41、駆動素子42および絶縁素子50の作動について説明する。
 複数の第5リード33の第5端子部332に入力された2種類のパルス信号は、複数の第1ワイヤ61を介して制御素子41に伝送される。制御素子41の内部に構成された一対のトランジスタ、およびパルスジェネレータにより、2種類のパルス信号は、5V(制御素子41の基準電圧が0Vである場合)の単一の低電圧パルス信号に変換される。当該低電圧パルス信号は、複数の第3ワイヤ63を介して、複数の低電圧電極53のうち、一対の第1電極531のいずれかと、第2電極532とに入力される。
 一対の第1電極531のいずれかと、第2電極532とに入力された低電圧パルス信号は、複数の低電圧配線56を介して下部コイル551により磁力に変換される。当該磁力は、下部コイル551の上方に対応して配置された上部コイル552により1,215V(駆動素子42の基準電圧が1,200Vである場合)の高電圧パルス信号に変換される。当該高電圧パルス信号は、複数の高電圧配線57を介して、複数の高電圧電極54のうち、一対の第3電極541のいずれかと、第4電極542とに出力される。
 一対の第3電極541のいずれかと、第4電極542とに出力された高電圧パルス信号は、複数の第4ワイヤ64を介して駆動素子42に伝送される。高電圧パルス信号は、駆動素子42により上アーム回路および下アーム回路のいずれかを構成するスイッチング素子を駆動させるためのゲート電圧に変換される。ゲート電圧は、複数の第2ワイヤ62のいずれかを介して複数の第6リード34の第6端子部342のいずれかから出力される。
 このように、絶縁素子50を境界として、制御素子41が半導体装置A10の低電圧領域、駆動素子42が半導体装置A10の高電圧領域となる。このため、制御素子41に導通する第1リード10、第3リード31、複数の第5リード33、複数の第1ワイヤ61、および複数の第3ワイヤ63は、半導体装置A10の低電圧領域となる。また、駆動素子42に導通する第2リード20、第4リード32、複数の第6リード34、複数の第2ワイヤ62、および複数の第4ワイヤ64は、半導体装置A10の高電圧領域となる。
 次に、半導体装置A10の作用効果について説明する。
 半導体装置A10においては、第2リード20の第2パッド部21は、第1方向xにおいて第1リード10の第1パッド部11の隣に位置する。第2リード20は、第1リード10よりも高電圧領域となる。厚さ方向zに沿って視て、第1パッド部11は、第1方向xにおいて第2パッド部21の隣に位置し、かつ第2方向yに延びる第1縁111を有する。厚さ方向zに沿って視て、第2パッド部21は、第1方向xにおいて第1縁111の隣に位置し、かつ第2方向yに延びる第2縁211を有する。第2方向yにおいて、第1縁111の第1端111Aと、第1縁111の第2端111Bとの間に、第2縁211の第3端211A、および第2縁211の第4端211Bのいずれかが位置する。これにより、図21に示すように、半導体装置A10の製造における封止樹脂70の形成の際、厚さ方向zに沿って視てクランク状の流路Fに沿って合成樹脂が流れる。第1縁111と第2縁211との間において、流路Fは第2方向yに沿ったものとなる。よって、低電圧領域に含まれる第1パッド部11と、高電圧領域に含まれる第1端子部12との間を埋める封止樹脂70の部分は、空隙の形成が抑制された密なものとなる。したがって、半導体装置A10によれば、半導体装置A10の小型化を図った場合であっても、半導体装置A10の絶縁耐圧の低下を抑制することが可能となる。
 図21に示すように、半導体装置A10の製造における封止樹脂70の形成の際、厚さ方向zに沿って視て流路Fに沿って合成樹脂が流れる。これにより、第1パッド部11に搭載された制御素子41と、第3リード31の第3パッド部311とに接続された第1ワイヤ61は、厚さ方向zに沿って視て図21に示す矢印の向きに移動しようとする。このため、厚さ方向zに沿って視て、当該第1ワイヤ61は、第1パッド部11に搭載された絶縁素子50の外方に位置する。同様に、第2パッド部21に搭載された駆動素子42と、第4リード32の第4パッド部321とに接続された第2ワイヤ62は、厚さ方向zに沿って視て図21に示す矢印の向きに移動しようとする。このため、図2に示すように、厚さ方向zに沿って視て、当該第2ワイヤ62は、第2方向yにおいて第1パッド部11の第3縁112と、第2パッド部21の第6縁213の延長線との間を通過している。よって、第1ワイヤ61および第2ワイヤ62が絶縁素子50に近接することが回避されるため、半導体装置A10の絶縁耐圧の低下を抑制することができる。
 厚さ方向zに沿って視て、第1パッド部11は、第2方向yにおいて第2パッド部21の第2縁211の第3端211Aと、当該第2縁211の第4端211Bとの間に位置する第1縁111の第1端111Aまたは第2端111Bのいずれかにつながる第3縁112を有する。厚さ方向zに沿って視て、第2パッド部21は、第2方向yにおいて第1縁111の第1端111Aと、当該第1縁111の第2端111Bとの間に位置する第2縁211の第3端211Aまたは第4端211Bのいずれかにつながる第4縁212を有する。第3縁112および第4縁212は、ともに第1方向xに延びる区間を含む。これにより、半導体装置A10の製造における封止樹脂70の形成の際、合成樹脂の流れが、厚さ方向zに沿って視てより流路Fに沿ったものとなる。よって、先述の作用がより顕著に発現するため、半導体装置A10の絶縁耐圧の低下をより効果的に抑制することができる。
 封止樹脂70は、第1方向xにおいて互いに離れて位置する第1側面71および第2側面72を有する。第1側面71には、第1ゲート痕75が形成されている。第1ゲート痕75は、第2方向yにおいて第2パッド部21の第4縁212の延長線と、第1パッド部11の第5縁113の延長線との間に位置する領域を含む。第2側面72には、第2ゲート痕76が形成されている。第2ゲート痕76は、第2方向yにおいて第1パッド部11の第3縁112の延長線と、第2パッド部21の第6縁213の延長線との間に位置する領域を含む。これは、半導体装置A10の製造における封止樹脂70の形成の際、図21に示す流路Fの両端末に合成樹脂の流出入口となるゲートを設けるという構成が実現された結果により現れる。
 半導体装置A10においては、封止樹脂70の第1側面71および第2側面72から導電支持部材1が露出していない。これにより、半導体装置A10の第2方向yにおける絶縁距離がより大となるため、半導体装置A10の絶縁耐圧の低下を抑制することができる。
 第1パッド部11の第3縁112は、第1縁111の第1端111Aおよび第2端111Bのいずれかにつながる第3縁連結部112Aを有する。第3縁連結部112Aは、第1パッド部11の外方に向けて凸状である。第2パッド部21の第4縁212は、第2縁211の第3端211Aおよび第4端211Bのいずれかにつながる第4縁連結部212Aを有する。これにより、低電圧領域に含まれる第1パッド部11と、高電圧領域に含まれる第2パッド部21との間の絶縁耐圧の低下をより効果的に抑制することができる。
 厚さ方向zに沿って視て、第3パッド部311は、第2パッド部21の第4縁212に最も近接する第3パッド近接縁311Aを有する。第3パッド近接縁311Aは、第1方向xに延びている。これにより、第4縁212と第3パッド近接縁311Aとの間において、図21に示す流路Fは、より第1方向xに沿ったものとなる。よって、低電圧領域に含まれる第3パッド部311と、高電圧領域に含まれる第2パッド部21との間を埋める封止樹脂70の部分は、空隙の形成が抑制された密なものとなるため、これらの間の絶縁耐圧の低下を抑制することができる。
 第3パッド部311は、第3リード31の第3端子部312から第1パッド部11に向けて延びている。これにより、制御素子41と第3パッド部311とに接続された第1ワイヤ61の長さを短くすることができる。当該第1ワイヤ61の長さを短くすることにより、当該第1ワイヤ61と絶縁素子50との近接をより効果的に回避できる。
 厚さ方向zに沿って視て、第4パッド部321は、第3縁112に最も近接する第4パッド近接縁321Aを有する。第4パッド近接縁321Aは、第1方向xに延びている。これにより、第3縁112と第4パッド近接縁321Aとの間において、図21に示す流路Fは、より第1方向xに沿ったものとなる。よって、高電圧領域に含まれる第4パッド部321と、低電圧領域に含まれる第1パッド部11との間を埋める封止樹脂70の部分は、空隙の形成が抑制された密なものとなるため、これらの間の絶縁耐圧の低下を抑制することができる。
 第4パッド部321は、第4リード32の第4端子部322から第2パッド部21に向けて延びている。これにより、駆動素子42と第4パッド部321とに接続された第2ワイヤ62の長さを短くすることができる。当該第2ワイヤ62の長さを短くすることにより、当該第2ワイヤ62と絶縁素子50との近接をより効果的に回避できる。
 図10および図11に示すように、第1側面71の第1上部711、および第2側面72の第2上部721のそれぞれの高さh1は、第1側面71の第1下部712、および第2側面72の第2下部722のそれぞれの高さh2よりも大とされている。これにより、複数の第1ワイヤ61、複数の第2ワイヤ62、複数の第3ワイヤ63および複数の第4ワイヤ64を覆う封止樹脂70の最小厚さをより大とすることができる。よって、半導体装置A10の絶縁耐圧の低下を抑制することができる。
 〔第2実施形態〕
 図22~図25に基づき、本開示の第2実施形態にかかる半導体装置A20について説明する。これらの図において、先述した半導体装置A10の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図22は、理解の便宜上、封止樹脂70を透過している。図22は、透過した封止樹脂70を想像線(二点鎖線)で示している。
 半導体装置A20は、第3リード31、第4リード32、複数の第5リード33、および複数の第6リード34の構成が、先述した半導体装置A10のこれらの構成と異なる。
 図22および図23に示すように、第3リード31の第3パッド部311は、第3パッド曲縁311Cを有する。厚さ方向zに沿って視て、第3パッド曲縁311Cは、第1方向xにおいて封止樹脂70の第1ゲート痕75の隣に位置する。第3パッド曲縁311Cは、第1ゲート痕75に向けて凸状である。
 図23および図24に示すように、第4リード32の第4パッド部321は、第4パッド曲縁321Cを有する。厚さ方向zに沿って視て、第4パッド曲縁321Cは、第1方向xにおいて封止樹脂70の第2ゲート痕76の隣に位置する。第4パッド曲縁321Cは、第2ゲート痕76に向けて凸状である。
 図22に示すように、複数の第5リード33の第5パッド部331の第5貫通孔331Aの各々の直径は、半導体装置A10の当該第5貫通孔331Aの直径よりも大である。図25に示すように、第5貫通孔331Aには、封止樹脂70の一部が位置している。
 図22に示すように、複数の第6リード34の第6パッド部341の第6貫通孔341Aの各々の直径は、半導体装置A10の当該第6貫通孔341Aの直径よりも大である。図25に示すように、第6貫通孔341Aには、封止樹脂70の一部が位置している。
 次に、半導体装置A20の作用効果について説明する。
 半導体装置A20においては、第2リード20の第2パッド部21は、第1方向xにおいて第1リード10の第1パッド部11の隣に位置する。第2リード20は、第1リード10よりも高電圧領域となる。厚さ方向zに沿って視て、第1パッド部11は、第1方向xにおいて第2パッド部21の隣に位置し、かつ第2方向yに延びる第1縁111を有する。厚さ方向zに沿って視て、第2パッド部21は、第1方向xにおいて第1縁111の隣に位置し、かつ第2方向yに延びる第2縁211を有する。第2方向yにおいて、第1縁111の第1端111Aと、第1縁111の第2端111Bとの間に、第2縁211の第3端211A、および第2縁211の第4端211Bのいずれかが位置する。したがって、半導体装置A20によっても、半導体装置A20の小型化を図った場合であっても、半導体装置A20の絶縁耐圧の低下を抑制することが可能となる。
 半導体装置A20においては、第3リード31の第3パッド部311は、第3パッド曲縁311Cを有する。厚さ方向zに沿って視て、第3パッド曲縁311Cは、第1方向xにおいて封止樹脂70の第1ゲート痕75の隣に位置し、かつ第1ゲート痕75に向けて凸状である。これにより、第1ゲート痕75の近傍に位置する封止樹脂70の部分において、当該部分に亀裂が発生することを抑制できる。
 半導体装置A20においては、第4リード32の第4パッド部321は、第4パッド曲縁321Cを有する。厚さ方向zに沿って視て、第4パッド曲縁321Cは、第1方向xにおいて封止樹脂70の第2ゲート痕76の隣に位置し、かつ第2ゲート痕76に向けて凸状である。これにより、第2ゲート痕76の近傍に位置する封止樹脂70の部分において、当該部分に亀裂が発生することを抑制できる。
 第5リード33の第5パッド部331は、厚さ方向zに貫通する第5貫通孔331Aを有する。第5パッド部331は、封止樹脂70に覆われている。半導体装置A20においては、第5貫通孔331Aには、封止樹脂70の一部が位置している。これにより、第5リード33が封止樹脂70から引き抜かれようとすると、第5貫通孔331Aに位置する封止樹脂70の一部が第5リード33の引き抜きに対して抵抗する。したがって、第5リード33が封止樹脂70から引き抜かれることを防止できる。
 第6リード34の第6パッド部341は、厚さ方向zに貫通する第6貫通孔341Aを有する。第6パッド部341は、封止樹脂70に覆われている。半導体装置A20においては、第6貫通孔341Aには、封止樹脂70の一部が位置している。これにより、第6リード34が封止樹脂70から引き抜かれようとすると、第6貫通孔341Aに位置する封止樹脂70の一部が第6リード34の引き抜きに対して抵抗する。したがって、第6リード34が封止樹脂70から引き抜かれることを防止できる。
 本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
 本開示における種々の実施形態は、以下の付記として規定しうる。
 付記1.第1パッド部を有する第1リード、および前記第1リードの厚さ方向に対して直交する第1方向において前記第1パッド部の隣に位置する第2パッド部を有する第2リードを含む導電支持部材と、
 前記第1パッド部に搭載された制御素子と、
 前記第1パッド部に搭載され、かつ前記制御素子に導通する絶縁素子と、
 前記第2パッド部に搭載され、かつ前記絶縁素子に導通する駆動素子と、
 前記第1パッド部、前記第2パッド部、前記制御素子、前記絶縁素子および前記駆動素子を覆う封止樹脂と、を備え、
 前記厚さ方向に沿って視て、前記第1パッド部は、前記第1方向において前記第2パッド部の隣に位置し、かつ前記厚さ方向および前記第1方向の双方に対して直交する第2方向に延びる第1縁を有し、
 前記厚さ方向に沿って視て、前記第2パッド部は、前記第1方向において前記第1縁の隣に位置し、かつ前記第2方向に延びる第2縁を有し、
 前記第1縁は、前記第2方向の一端に位置する第1端と、前記第2方向の他端に位置する第2端と、を有し、
 前記第2縁は、前記第2方向の一端に位置する第3端と、前記第2方向の他端に位置する第4端と、を有し、
 前記第2方向において、前記第1端と前記第2端との間に前記第3端および前記第4端のいずれかが位置する、半導体装置。
 付記2.前記厚さ方向に沿って視て、前記第1パッド部は、前記第1方向に延びる区間を含む第3縁を有し、
 前記第3縁は、前記第2方向において前記第3端と前記第4端との間に位置する前記第1端または前記第2端のいずれかにつながり、
 前記厚さ方向に沿って視て、前記第2パッド部は、前記第1方向に延びる区間を含む第4縁を有し、
 前記第4縁は、前記第2方向において前記第1端と前記第2端との間に位置する前記第3端または前記第4端のいずれかにつながっている、付記1に記載の半導体装置。
 付記3.前記導電支持部材は、第3リードおよび第4リードをさらに含み、
 前記第3リードは、前記第2方向において前記第4縁の隣に位置し、かつ前記封止樹脂に覆われた第3パッド部を有し、
 前記第4リードは、前記第2方向において前記第3縁の隣に位置し、かつ前記封止樹脂に覆われた第4パッド部を有し、
 前記制御素子と前記第3パッド部とを接続する第1ワイヤと、
 前記駆動素子と前記第4パッド部とを接続する第2ワイヤと、を備える、付記2に記載の半導体装置。
 付記4.前記封止樹脂は、前記第1方向において互いに離れて位置する第1側面および第2側面を有し、
 前記第1側面は、前記第2パッド部および前記第3パッド部の隣に位置し、
 前記第2側面は、前記第1パッド部および前記第4パッド部の隣に位置し、
 前記第1側面には、前記第1側面の他の領域よりも表面が粗である第1ゲート痕が形成され、
 前記第2側面には、前記第2側面の他の領域よりも表面が粗である第2ゲート痕が形成されている、付記3に記載の半導体装置。
 付記5.前記第1側面および前記第2側面から前記導電支持部材が露出していない、付記4に記載の半導体装置。
 付記6.前記第1ゲート痕および前記第2ゲート痕は、前記第2方向において互いに離れて位置する、付記5に記載の半導体装置。
 付記7.前記厚さ方向に沿って視て、前記第1パッド部は、前記第2方向において前記第3縁から離れて位置し、かつ前記第1縁につながるとともに、前記第1方向に延びる区間を含む第5縁を有し、
 前記厚さ方向に沿って視て、前記第2パッド部は、前記第2方向において前記第4縁から離れて位置し、かつ前記第2縁につながるとともに、前記第1方向に延びる区間を含む第6縁を有する、付記5または6に記載の半導体装置。
 付記8.前記厚さ方向に沿って視て、前記第1ゲート痕は、前記第2方向において前記第4縁の延長線と前記第5縁の延長線との間に位置する領域を含み、
 前記厚さ方向に沿って視て、前記第2ゲート痕は、前記第2方向において前記第3縁の延長線と前記第6縁の延長線との間に位置する領域を含む、付記7に記載の半導体装置。
 付記9.前記第3縁は、前記第1端および前記第2端のいずれかにつながる第3縁連結部を有し、
 前記第3縁連結部は、前記第1パッド部の外方に向けて凸状であり、
 前記第4縁は、前記第3端および前記第4端のいずれかにつながる第4縁連結部を有し、
 前記第4縁連結部は、前記第2パッド部の外方に向けて凸状である、付記8に記載の半導体装置。
 付記10.前記厚さ方向に沿って視て、前記第3パッド部は、前記第4縁に最も近接し、かつ前記第1方向に延びる第3パッド近接縁を有し、
 前記厚さ方向に沿って視て、前記第4パッド部は、前記第3縁に最も近接し、かつ前記第1方向に延びる第4パッド近接縁を有する、付記9に記載の半導体装置。
 付記11.前記厚さ方向に沿って視て、前記第3パッド部は、前記第1方向において前記第1ゲート痕の隣に位置する第3パッド曲縁を有し、
 前記第3パッド曲縁は、前記第1ゲート痕に向けて凸状であり、
 前記厚さ方向に沿って視て、前記第4パッド部は、前記第1方向において前記第2ゲート痕の隣に位置する第4パッド曲縁を有し、
 前記第4パッド曲縁は、前記第2ゲート痕に向けて凸状である、付記10に記載の半導体装置。
 付記12.前記絶縁素子は、前記第1方向において前記制御素子と前記駆動素子との間に位置する、付記11に記載の半導体装置。
 付記13.前記厚さ方向に沿って視て、前記第1ワイヤは、前記絶縁素子の外方に位置し、
 前記厚さ方向に沿って視て、前記第2ワイヤは、前記第2方向において前記第3縁と前記第6縁の延長線との間を通過している、付記12に記載の半導体装置。
 付記14.前記封止樹脂は、前記第2方向において互いに離れて位置する第3側面および第4側面を有し、
 前記第1リードは、前記第1パッド部につながり、かつ前記第3側面から露出する第1端子部を有し、
 前記第2リードは、前記第2パッド部につながり、かつ前記第4側面から露出する第2端子部を有し、
 前記第3リードは、前記第3パッド部につながり、かつ前記第3側面から露出する第3端子部を有し、
 前記第4リードは、前記第4パッド部につながり、かつ前記第4側面から露出する第4端子部を有する、請求項12または13に記載の半導体装置。
 付記15.前記導電支持部材は、第5リードおよび第6リードをさらに含み、
 前記第5リードは、前記封止樹脂に覆われた第5パッド部と、前記第5パッド部につながり、かつ前記第3側面から露出するとともに、前記第1端子部と前記第3端子部との間に位置する第5端子部と、を有し、
 前記第6リードは、前記封止樹脂に覆われた第6パッド部と、前記第6パッド部につながり、かつ前記第4側面から露出するとともに、前記第2端子部と前記第4端子部との間に位置する第6端子部と、を有し、
 前記第5パッド部および前記第6パッド部の各々は、前記厚さ方向に貫通する貫通孔を有し、
 前記貫通孔には、前記封止樹脂の一部が位置している、付記14に記載の半導体装置。

Claims (15)

  1.  第1パッド部を有する第1リード、および前記第1リードの厚さ方向に対して直交する第1方向において前記第1パッド部の隣に位置する第2パッド部を有する第2リードを含む導電支持部材と、
     前記第1パッド部に搭載された制御素子と、
     前記第1パッド部に搭載され、かつ前記制御素子に導通する絶縁素子と、
     前記第2パッド部に搭載され、かつ前記絶縁素子に導通する駆動素子と、
     前記第1パッド部、前記第2パッド部、前記制御素子、前記絶縁素子および前記駆動素子を覆う封止樹脂と、を備え、
     前記厚さ方向に沿って視て、前記第1パッド部は、前記第1方向において前記第2パッド部の隣に位置し、かつ前記厚さ方向および前記第1方向の双方に対して直交する第2方向に延びる第1縁を有し、
     前記第1縁は、前記第2方向の一端に位置する第1端と、前記第2方向の他端に位置する第2端と、を有し、
     前記厚さ方向に沿って視て、前記第2パッド部は、前記第1方向において前記第1縁の隣に位置し、かつ前記第2方向に延びる第2縁を有し、
     前記第2縁は、前記第2方向の一端に位置する第3端と、前記第2方向の他端に位置する第4端と、を有し、
     前記第2方向において、前記第1端と前記第2端との間に前記第3端および前記第4端のいずれかが位置する、半導体装置。
  2.  前記厚さ方向に沿って視て、前記第1パッド部は、前記第1方向に延びる区間を含む第3縁を有し、
     前記第3縁は、前記第2方向において前記第3端と前記第4端との間に位置する前記第1端または前記第2端のいずれかにつながり、
     前記厚さ方向に沿って視て、前記第2パッド部は、前記第1方向に延びる区間を含む第4縁を有し、
     前記第4縁は、前記第2方向において前記第1端と前記第2端との間に位置する前記第3端または前記第4端のいずれかにつながっている、請求項1に記載の半導体装置。
  3.  前記導電支持部材は、第3リードおよび第4リードをさらに含み、
     前記第3リードは、前記第2方向において前記第4縁の隣に位置し、かつ前記封止樹脂に覆われた第3パッド部を有し、
     前記第4リードは、前記第2方向において前記第3縁の隣に位置し、かつ前記封止樹脂に覆われた第4パッド部を有し、
     前記制御素子と前記第3パッド部とを接続する第1ワイヤと、
     前記駆動素子と前記第4パッド部とを接続する第2ワイヤと、を備える、請求項2に記載の半導体装置。
  4.  前記封止樹脂は、前記第1方向において互いに離れて位置する第1側面および第2側面を有し、
     前記第1側面は、前記第2パッド部および前記第3パッド部の隣に位置し、
     前記第2側面は、前記第1パッド部および前記第4パッド部の隣に位置し、
     前記第1側面には、前記第1側面の他の領域よりも表面が粗である第1ゲート痕が形成され、
     前記第2側面には、前記第2側面の他の領域よりも表面が粗である第2ゲート痕が形成されている、請求項3に記載の半導体装置。
  5.  前記第1側面および前記第2側面から前記導電支持部材が露出していない、請求項4に記載の半導体装置。
  6.  前記第1ゲート痕および前記第2ゲート痕は、前記第2方向において互いに離れて位置する、請求項5に記載の半導体装置。
  7.  前記厚さ方向に沿って視て、前記第1パッド部は、前記第2方向において前記第3縁から離れて位置し、かつ前記第1縁につながるとともに、前記第1方向に延びる区間を含む第5縁を有し、
     前記厚さ方向に沿って視て、前記第2パッド部は、前記第2方向において前記第4縁から離れて位置し、かつ前記第2縁につながるとともに、前記第1方向に延びる区間を含む第6縁を有する、請求項5または6に記載の半導体装置。
  8.  前記厚さ方向に沿って視て、前記第1ゲート痕は、前記第2方向において前記第4縁の延長線と前記第5縁の延長線との間に位置する領域を含み、
     前記厚さ方向に沿って視て、前記第2ゲート痕は、前記第2方向において前記第3縁の延長線と前記第6縁の延長線との間に位置する領域を含む、請求項7に記載の半導体装置。
  9.  前記第3縁は、前記第1端および前記第2端のいずれかにつながる第3縁連結部を有し、
     前記第3縁連結部は、前記第1パッド部の外方に向けて凸状であり、
     前記第4縁は、前記第3端および前記第4端のいずれかにつながる第4縁連結部を有し、
     前記第4縁連結部は、前記第2パッド部の外方に向けて凸状である、請求項8に記載の半導体装置。
  10.  前記厚さ方向に沿って視て、前記第3パッド部は、前記第4縁に最も近接し、かつ前記第1方向に延びる第3パッド近接縁を有し、
     前記厚さ方向に沿って視て、前記第4パッド部は、前記第3縁に最も近接し、かつ前記第1方向に延びる第4パッド近接縁を有する、請求項9に記載の半導体装置。
  11.  前記厚さ方向に沿って視て、前記第3パッド部は、前記第1方向において前記第1ゲート痕の隣に位置する第3パッド曲縁を有し、
     前記第3パッド曲縁は、前記第1ゲート痕に向けて凸状であり、
     前記厚さ方向に沿って視て、前記第4パッド部は、前記第1方向において前記第2ゲート痕の隣に位置する第4パッド曲縁を有し、
     前記第4パッド曲縁は、前記第2ゲート痕に向けて凸状である、請求項10に記載の半導体装置。
  12.  前記絶縁素子は、前記第1方向において前記制御素子と前記駆動素子との間に位置する、請求項11に記載の半導体装置。
  13.  前記厚さ方向に沿って視て、前記第1ワイヤは、前記絶縁素子の外方に位置し、
     前記厚さ方向に沿って視て、前記第2ワイヤは、前記第2方向において前記第3縁と前記第6縁の延長線との間を通過している、請求項12に記載の半導体装置。
  14.  前記封止樹脂は、前記第2方向において互いに離れて位置する第3側面および第4側面を有し、
     前記第1リードは、前記第1パッド部につながり、かつ前記第3側面から露出する第1端子部を有し、
     前記第2リードは、前記第2パッド部につながり、かつ前記第4側面から露出する第2端子部を有し、
     前記第3リードは、前記第3パッド部につながり、かつ前記第3側面から露出する第3端子部を有し、
     前記第4リードは、前記第4パッド部につながり、かつ前記第4側面から露出する第4端子部を有する、請求項12または13に記載の半導体装置。
  15.  前記導電支持部材は、第5リードおよび第6リードをさらに含み、
     前記第5リードは、前記封止樹脂に覆われた第5パッド部と、前記第5パッド部につながり、かつ前記第3側面から露出するとともに、前記第1端子部と前記第3端子部との間に位置する第5端子部と、を有し、
     前記第6リードは、前記封止樹脂に覆われた第6パッド部と、前記第6パッド部につながり、かつ前記第4側面から露出するとともに、前記第2端子部と前記第4端子部との間に位置する第6端子部と、を有し、
     前記第5パッド部および前記第6パッド部の各々は、前記厚さ方向に貫通する貫通孔を有し、
     前記貫通孔には、前記封止樹脂の一部が位置している、請求項14に記載の半導体装置。
PCT/JP2019/025313 2018-07-12 2019-06-26 半導体装置 WO2020012957A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020530087A JP7001826B2 (ja) 2018-07-12 2019-06-26 半導体装置
DE112019003540.1T DE112019003540T5 (de) 2018-07-12 2019-06-26 Halbleiterbauteil
CN201980046333.9A CN112400229B (zh) 2018-07-12 2019-06-26 半导体器件
US17/253,359 US11594517B2 (en) 2018-07-12 2019-06-26 Semiconductor device
US18/159,576 US12002785B2 (en) 2018-07-12 2023-01-25 Semiconductor device
US18/651,159 US20240282748A1 (en) 2018-07-12 2024-04-30 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-132135 2018-07-12
JP2018132135 2018-07-12

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/253,359 A-371-Of-International US11594517B2 (en) 2018-07-12 2019-06-26 Semiconductor device
US18/159,576 Continuation US12002785B2 (en) 2018-07-12 2023-01-25 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2020012957A1 true WO2020012957A1 (ja) 2020-01-16

Family

ID=69141698

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/025313 WO2020012957A1 (ja) 2018-07-12 2019-06-26 半導体装置

Country Status (5)

Country Link
US (3) US11594517B2 (ja)
JP (1) JP7001826B2 (ja)
CN (1) CN112400229B (ja)
DE (1) DE112019003540T5 (ja)
WO (1) WO2020012957A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022054550A1 (ja) * 2020-09-09 2022-03-17 ローム株式会社 半導体装置
WO2022085394A1 (ja) * 2020-10-20 2022-04-28 ローム株式会社 半導体装置
WO2022137996A1 (ja) * 2020-12-24 2022-06-30 ローム株式会社 半導体装置
WO2022145177A1 (ja) * 2021-01-04 2022-07-07 ローム株式会社 半導体装置
WO2022168618A1 (ja) * 2021-02-03 2022-08-11 ローム株式会社 半導体装置
WO2023140042A1 (ja) * 2022-01-20 2023-07-27 ローム株式会社 半導体装置
JP7541455B2 (ja) 2020-09-10 2024-08-28 ローム株式会社 半導体装置
WO2024190397A1 (ja) * 2023-03-15 2024-09-19 ローム株式会社 電子装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348866B2 (en) * 2020-06-16 2022-05-31 Infineon Technologies Austria Ag Package and lead frame design for enhanced creepage and clearance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072012A1 (ja) * 2014-11-07 2016-05-12 三菱電機株式会社 電力用半導体装置およびその製造方法
JP2016207714A (ja) * 2015-04-16 2016-12-08 ローム株式会社 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10157362B4 (de) * 2001-11-23 2006-11-16 Infineon Technologies Ag Leistungsmodul und Verfahren zu seiner Herstellung
JP4115882B2 (ja) * 2003-05-14 2008-07-09 株式会社ルネサステクノロジ 半導体装置
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP4565879B2 (ja) * 2004-04-19 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4426955B2 (ja) * 2004-11-30 2010-03-03 株式会社ルネサステクノロジ 半導体装置
JP5390064B2 (ja) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2008177309A (ja) * 2007-01-18 2008-07-31 Matsushita Electric Ind Co Ltd 樹脂封止用成形金型、それを用いた半導体装置及びその製造方法
JP2008218776A (ja) * 2007-03-06 2008-09-18 Renesas Technology Corp 半導体装置
US8772923B2 (en) * 2011-02-15 2014-07-08 Panasonic Corporation Semiconductor device having leads with cutout and method of manufacturing the same
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
JP5714455B2 (ja) 2011-08-31 2015-05-07 ルネサスエレクトロニクス株式会社 半導体集積回路
JP6076675B2 (ja) * 2011-10-31 2017-02-08 ローム株式会社 半導体装置
JP5947165B2 (ja) * 2012-09-05 2016-07-06 ルネサスエレクトロニクス株式会社 電子装置
US9653396B2 (en) * 2013-03-25 2017-05-16 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
EP3101685B1 (en) * 2014-01-29 2020-01-01 Renesas Electronics Corporation Semiconductor device
US10153424B2 (en) * 2016-08-22 2018-12-11 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
CN109964314A (zh) * 2016-11-22 2019-07-02 三菱电机株式会社 半导体模块
JP2018107364A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置
CN107808868B (zh) * 2017-10-13 2020-03-10 矽力杰半导体技术(杭州)有限公司 芯片封装结构及其制造方法
US10586755B2 (en) * 2018-01-15 2020-03-10 Rohm Co., Ltd. Semiconductor device, and method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072012A1 (ja) * 2014-11-07 2016-05-12 三菱電機株式会社 電力用半導体装置およびその製造方法
JP2016207714A (ja) * 2015-04-16 2016-12-08 ローム株式会社 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022054550A1 (ja) * 2020-09-09 2022-03-17 ローム株式会社 半導体装置
JP7541455B2 (ja) 2020-09-10 2024-08-28 ローム株式会社 半導体装置
WO2022085394A1 (ja) * 2020-10-20 2022-04-28 ローム株式会社 半導体装置
WO2022137996A1 (ja) * 2020-12-24 2022-06-30 ローム株式会社 半導体装置
DE112021006152B4 (de) 2020-12-24 2024-10-31 Rohm Co., Ltd. Halbleiterausrüstung
WO2022145177A1 (ja) * 2021-01-04 2022-07-07 ローム株式会社 半導体装置
WO2022168618A1 (ja) * 2021-02-03 2022-08-11 ローム株式会社 半導体装置
WO2023140042A1 (ja) * 2022-01-20 2023-07-27 ローム株式会社 半導体装置
WO2024190397A1 (ja) * 2023-03-15 2024-09-19 ローム株式会社 電子装置

Also Published As

Publication number Publication date
US20230170326A1 (en) 2023-06-01
US12002785B2 (en) 2024-06-04
DE112019003540T5 (de) 2021-03-25
US11594517B2 (en) 2023-02-28
CN112400229B (zh) 2023-12-19
JP7001826B2 (ja) 2022-01-20
CN112400229A (zh) 2021-02-23
US20240282748A1 (en) 2024-08-22
JPWO2020012957A1 (ja) 2021-05-13
US20210265310A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
WO2020012957A1 (ja) 半導体装置
US9659854B2 (en) Embedded packaging for devices and systems comprising lateral GaN power transistors
KR101909948B1 (ko) 전력 금속 산화물 반도체 전계 효과 트랜지스터에 대한 멀티-레벨 옵션
US20120267682A1 (en) Semiconductor device
JP7570394B2 (ja) 半導体装置
JP6364543B2 (ja) 半導体装置およびその製造方法
US11961816B2 (en) Semiconductor chip and semiconductor device including a copper pillar and an intermediate layer and a concave portion formed at one end surface of the copper pillar
WO2020012958A1 (ja) 半導体素子および半導体装置
JP2020077694A (ja) 半導体装置
JP2013045973A (ja) 半導体装置
US8796837B2 (en) Lead and lead frame for power package
WO2020044668A1 (ja) 半導体装置
US11626221B2 (en) Resistance element and its manufacturing method
US20240006364A1 (en) Semiconductor device
US20230090494A1 (en) Semiconductor device
JP7496821B2 (ja) 半導体装置
JP7419781B2 (ja) 半導体モジュール
US10991680B2 (en) Common source land grid array package
KR20220044502A (ko) 반도체 장치
US20240222232A1 (en) Semiconductor device
US9362221B2 (en) Surface mountable power components
US20230420321A1 (en) Semiconductor device
WO2024202966A1 (ja) 半導体装置
US20240379507A1 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19834395

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020530087

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19834395

Country of ref document: EP

Kind code of ref document: A1