Nothing Special   »   [go: up one dir, main page]

WO2020045363A1 - フォトセンサ、イメージセンサ及びフォトセンサの駆動方法 - Google Patents

フォトセンサ、イメージセンサ及びフォトセンサの駆動方法 Download PDF

Info

Publication number
WO2020045363A1
WO2020045363A1 PCT/JP2019/033363 JP2019033363W WO2020045363A1 WO 2020045363 A1 WO2020045363 A1 WO 2020045363A1 JP 2019033363 W JP2019033363 W JP 2019033363W WO 2020045363 A1 WO2020045363 A1 WO 2020045363A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
apd
capacitance
voltage
photosensor
Prior art date
Application number
PCT/JP2019/033363
Other languages
English (en)
French (fr)
Inventor
暁登 井上
廣瀬　裕
征二 山平
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2020539450A priority Critical patent/JP7145454B2/ja
Priority to CN201980055427.2A priority patent/CN112640432B/zh
Publication of WO2020045363A1 publication Critical patent/WO2020045363A1/ja
Priority to US17/183,213 priority patent/US11330205B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Definitions

  • the present disclosure relates to a photosensor, an image sensor, and a method for driving a photosensor, and particularly to a photosensor that detects weak light at high speed.
  • an avalanche photodiode (hereinafter, also referred to as APD) is used.
  • APD is a photodiode in which the signal charge generated by photoelectric conversion is multiplied using avalanche breakdown to increase the light detection sensitivity.
  • photon-counting photodetectors Patent Document 1
  • Patent Document 2 high-sensitivity image sensors
  • the linear multiplication mode is an operation mode in which the voltage applied to the APD is relatively low, and avalanche multiplication of only one of electrons and holes contributing to conduction is dominant.
  • the avalanche multiplication ends in a time until the charged electric charge passes through the multiplication region, and the multiplication factor is limited to a finite multiplication factor, and the multiplication factor is at most about 100 (Patent Document 2). In this case, it is not suitable for detecting weak light at a high S / N.
  • the Geiger multiplication mode is an operation mode in which the voltage applied to the APD is relatively high. Since the charges of both electrons and holes are avalanche multiplied, the charge generated by the avalanche multiplication is further increased. Since the multiplication is repeated, the multiplication factor becomes infinite.
  • the operating voltage at the time of switching between the linear multiplication mode and the Geiger multiplication mode is referred to as a breakdown voltage.
  • the multiplication rate of the charge is very high, so that the weak light of one photon can be detected with a high S / N. However, since one charge is multiplied to infinity, a large current is generated. However, there is a concern that the element will be destroyed.
  • Patent Document 1 proposes a device configuration in which elements are not destroyed even in the Geiger multiplication mode. According to these techniques, a current flowing through a resistor connected in series to the APD causes a voltage drop, and the voltage applied to the multiplication region of the APD decreases, so that avalanche multiplication stops and the element is destroyed. Can be prevented.
  • it is necessary to increase the value of the resistor connected to the APD in order to prevent a large current.
  • the value of the resistor is increased, there is a trade-off relationship that the time until the voltage of the APD is reset becomes longer, and therefore, it is not suitable for applications requiring high speed, that is, a repetition cycle between resets. .
  • a special process for controlling the resistance value so as to satisfy this trade-off is required. Also, miniaturization becomes difficult by the resistance.
  • Patent Documents 2 and 3 propose device configurations in which APDs are arranged in an array.
  • Patent Literature 2 and Patent Literature 3 do not disclose a method of stopping avalanche multiplication in the Geiger multiplication mode or a method of retaining charges generated in the Geiger multiplication mode in a pixel. Is limited to
  • Patent Literature 2 and Patent Literature 4 do not disclose a method for stopping multiplication in the Geiger multiplication mode or a device configuration suitable for the method.
  • a photosensor includes a photosensor, an avalanche photodiode including a photoelectric conversion unit and a first capacitor connected in parallel with the photoelectric conversion unit, A first reset transistor connected between the avalanche photodiode and a first power supply, wherein the first reset transistor connects the avalanche photodiode to the first power supply during a bias setting period.
  • the avalanche font The charges generated by the avalanche multiplication phenomenon that is accumulated in the first capacitor in the diode, stopping the avalanche multiplication phenomenon.
  • an image sensor includes the photosensors arranged in an array.
  • a method for driving a photosensor includes a photosensor including an avalanche photodiode having a photoelectric conversion unit and a first capacitor connected in parallel with the photoelectric conversion unit.
  • a method of driving a sensor wherein a connection between the avalanche photodiode and an anode and a cathode of the avalanche photodiode is larger than a breakdown voltage of the avalanche photodiode by connecting the avalanche photodiode and a first power supply during a bias setting period.
  • a photosensor, an image sensor, and a method for driving a photosensor that detect weak light at high S / N and at high speed are provided.
  • FIG. 1 is a flowchart illustrating an example of a method for driving the photosensor according to the embodiment.
  • FIG. 2 is a diagram illustrating an example of a circuit configuration of the photosensor according to the embodiment.
  • FIG. 3 is a diagram for explaining the behavior of electrons and holes in the multiplication region of the APD in FIG.
  • FIG. 4 is another example of the circuit configuration of the photosensor according to the embodiment.
  • FIG. 5 is a timing chart illustrating an example of a driving method of the photosensor illustrated in FIG.
  • FIG. 6 is a diagram illustrating an example of a device configuration of the APD included in the photosensor according to the embodiment.
  • FIG. 7 is a diagram illustrating another example of the device configuration of the APD included in the photosensor according to the embodiment.
  • FIG. 1 is a flowchart illustrating an example of a method for driving the photosensor according to the embodiment.
  • FIG. 2 is a diagram illustrating an example of a circuit configuration of the photosensor according to the embodiment.
  • FIG. 8 is a diagram illustrating another example of the device configuration of the APD included in the photosensor according to the embodiment.
  • FIG. 9 is a diagram illustrating another example of the device configuration of the APD included in the photosensor according to the embodiment.
  • FIG. 10 is a diagram illustrating another example of the device configuration of the APD included in the photosensor according to the embodiment.
  • FIG. 11 is a diagram illustrating an example of a device configuration of an image sensor according to the embodiment, which is configured by arranging APDs in an array.
  • FIG. 12 is a diagram illustrating an example of a device configuration including an APD, a first transistor, and a reading circuit included in the photosensor according to the embodiment.
  • FIG. 13 is a diagram illustrating another example of a device configuration including an APD, a first transistor, and a readout circuit included in the photosensor according to the embodiment.
  • FIG. 14 is a diagram illustrating an example of a device configuration of an image sensor configured by arranging a plurality of APDs and readout circuits illustrated in FIG.
  • FIG. 15 is a diagram illustrating another example of the circuit configuration of the photosensor according to the embodiment.
  • FIG. 16 is a diagram illustrating another example of the circuit configuration of the photosensor of the embodiment.
  • FIG. 17 is a diagram illustrating another example of the circuit configuration of the photosensor of the embodiment.
  • FIG. 18 is a timing chart showing an example of a method of driving the photosensors shown in FIGS. FIG.
  • FIG. 19 is a diagram showing an example of a device configuration of an APD constituting the photosensor shown in FIGS.
  • FIG. 20 is a diagram illustrating another example of the circuit configuration of the photosensor according to the embodiment.
  • FIG. 21 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • FIG. 22 is a timing chart showing another example of the method for driving the photosensor shown in FIG.
  • FIG. 23 is a diagram illustrating another example of the circuit configuration of the photosensor according to the embodiment.
  • FIG. 24 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • FIG. 25 is a timing chart showing another example of the method for driving the photosensor shown in FIG. FIG.
  • FIG. 26 is a diagram illustrating an example of a device configuration of the photosensor illustrated in FIG.
  • FIG. 27 is a diagram illustrating another example of the device configuration of the photosensor illustrated in FIG.
  • FIG. 28 is a diagram illustrating another example of the device configuration of the photosensor illustrated in FIG.
  • FIG. 29 is a diagram illustrating an example of an image captured using the image sensor including the photosensor according to the embodiment.
  • FIG. 30 is a diagram illustrating another example of the circuit configuration of the photosensor according to the embodiment.
  • FIG. 31 is a timing chart illustrating an example of a method for driving the photosensor illustrated in FIG.
  • FIG. 32 is a diagram illustrating a result of evaluating the number of photon detections as a histogram using the photosensors illustrated in FIGS. 30 and 31.
  • FIG. 33 is a diagram showing another example of the circuit configuration of the photosensor according to the embodiment.
  • FIG. 34 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • FIG. 35 is a timing chart showing another example of the method for driving the photosensor shown in FIG.
  • FIG. 36 is a diagram illustrating another example of the circuit configuration of the photosensor according to the embodiment.
  • FIG. 37 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • FIG. 38 is a diagram illustrating another example of the circuit configuration of the photosensor according to the embodiment.
  • FIG. 39 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • FIG. 40 is a diagram illustrating another example of the circuit configuration of the photosensor according to the embodiment.
  • FIG. 41 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • FIG. 42 is a circuit diagram illustrating an example of an image sensor configured by arranging the photosensors illustrated in FIG. 40 in an array.
  • FIG. 43 is a diagram showing another example of the circuit configuration of the photosensor according to the embodiment.
  • FIG. 44 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • FIG. 45 is a diagram illustrating another example of the circuit configuration of the photosensor according to the embodiment.
  • FIG. 46 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • FIG. 47 is a circuit diagram illustrating an example of a configuration of an image sensor using the photosensor according to the embodiment.
  • FIG. 48 is a block diagram illustrating an example of a distance measurement system using the photo sensor or the image sensor according to the embodiment.
  • FIG. 1 is a flowchart illustrating an example of a method for driving a photosensor according to the present embodiment.
  • a bias setting period (S10) for applying a voltage to the multiplication region of the APD constituting the photosensor and an exposure period (S11) for detecting light incident on the APD are alternately performed a predetermined number of times. repeat. Thereafter, the signal is read (S12).
  • FIG. 2 is a diagram illustrating an example of a circuit configuration of the photosensor according to the embodiment.
  • the photo sensor includes an APD 1001 and a switch 1004 connected in series.
  • the APD 1001 has a multiplication area 1002 including a photoelectric conversion unit, and a first capacitor 1003 connected in parallel with the multiplication area 1002.
  • the anode of APD 1001 is set to voltage VA, which is the potential of the reference power supply.
  • the switch 1004 is turned on, the cathode of the APD 1001 is set to the voltage VC which is the voltage of the first power supply (not shown), and the power supply having the magnitude of VC-VA is provided at both ends of the multiplication area 1002.
  • Voltage is applied with reverse bias.
  • an operation of applying a reverse bias voltage to the APD 1001 by turning on the switch 1004 is defined as “reset”.
  • the first power supply and the APD 1001 are disconnected, and the potential of the APD 1001 is made indefinite.
  • the APD 1001 can be operated in the Geiger multiplication mode by setting the voltage of the magnitude of VC-VA higher than the breakdown voltage VBD.
  • the cathode side of the APD 1001 is separated from the first power supply (voltage VC) during the exposure period.
  • the anode side may be separated from the reference power supply (voltage VA). May be separated.
  • a large current can be prevented from flowing even in the Geiger multiplication mode, and the element can be prevented from being destroyed.
  • the impact ionization rates of electrons and holes are described by the following equations (1) and (2), respectively.
  • ⁇ is the impact ionization rate of electrons
  • ⁇ 0 is a constant
  • a 0 is a constant
  • E is the electric field strength
  • ⁇ is the impact ionization rate of holes
  • ⁇ 0 is a constant
  • b 0 is a constant.
  • the impact ionization rate is a probability that impact ionization occurs per unit traveling distance. According to the expressions (1) and (2), the impact ionization rate decreases due to the decrease in the electric field.
  • the charge generated by the avalanche multiplication is stored in the first capacitor 1003, and the charge stored in the first capacitor 1003 reduces the voltage applied to both ends of the multiplication region 1002 according to the following equation (3).
  • ⁇ V is the amount of change in the voltage applied to both ends of the multiplication region 1002
  • Q is the amount of charge generated by avalanche multiplication
  • C is the capacitance value of the first capacitor 1003.
  • Ned is the number of electrons in the multiplication area 1002
  • Nhd is the number of holes in the multiplication area 1002
  • Nec is the number of electrons passing through the multiplication area 1002 and accumulated in the first capacitor 1003. is there.
  • FIG. 3 is a diagram for explaining the behavior of electrons and holes in the multiplication region 1002 of the APD 1001 in FIG.
  • the electric field strength is constant in the multiplication region 1002.
  • the number of electrons Ncd and the number of holes in the multiplication region 1002 are increased by avalanche multiplication.
  • the number Nhd and the number Nec of electrons stored in the first capacitor 1003 increase with time.
  • VC-VA decreases as shown in FIG. 3C
  • VC-VA decreases according to the equation (7), as shown in FIG. , ⁇ , ⁇ decrease.
  • impact ionization hardly occurs, and as shown in FIG. 3B, the number of electrons Ncd and the number of holes Nhd in the multiplication region 1002 decrease.
  • VC-VA is 17.9 V and the voltage amplitude is 2.1 V.
  • a potential barrier separating adjacent APDs or between an APD and another element is higher than an overvoltage.
  • the number of electrons generated at this time is about 80,000, and the generation period is about 100 ps. Therefore, when converted into a current value, it is as small as about 0.1 mA, and the element does not break down.
  • the charges generated in the multiplication region 1002 of the APD 1001 are accumulated in the first capacitor 1003, and the avalanche multiplication stops in a self-aligned manner.
  • the self-aligned avalanche multiplication stop mechanism by the first capacitor 1003 is referred to as “capacity quenching”.
  • capacitance quenching a signal having a large amplitude of several volts can be obtained from one photon without destroying the element, and the photon can be detected with a high S / N.
  • Patent Documents 1 and 3 propose a mechanism that causes a voltage drop due to a current flowing through a resistor connected in series with an APD, reduces a voltage applied to a multiplication region of the APD, and stops avalanche multiplication. Have been. However, in this configuration, it is necessary to increase the value of the resistor connected to the APD in order to prevent a large current. However, when the value of the resistor is increased, there is a trade-off relationship that the time until the voltage of the APD is reset becomes longer, which is not suitable for applications requiring high speed.
  • the capacitance quenching described in the present embodiment even when avalanche multiplication occurs, a voltage drop occurs due to charges accumulated in the capacitance, and avalanche multiplication stops before a large current flows, There is no fear that a large current flows.
  • the APD 1001 is reset, the first power supply (voltage VC) and the APD 1001 are connected with low resistance by turning on the switch 1004, so that the reset can be completed in a short time.
  • the driving method of the capacitance quenching provided in the present embodiment, the trade-off between the large current and the reset delay, which is a problem of the conventional patent document, can be solved.
  • the APD 1001 using capacitance quenching can be incorporated in a pixel circuit of a CMOS sensor.
  • a signal based on the charge accumulated in the first capacitor 1003 can be amplified and output by the pixel circuit. Therefore, the reverse bias applied to the APD 1001 is reduced, and the charge is avalanche multiplied.
  • an analog signal corresponding to the amount of incident light can be output with a high S / N. In other words, when the incident light amount is low, the capacity quenching in the Geiger multiplication mode is used, and when the incident light amount is relatively high, the normal mode is used, so that a wide dynamic range can be realized. .
  • FIG. 4 is a diagram showing another example of the circuit configuration of the photosensor according to the present embodiment.
  • the first capacitor 1003 is configured by the capacity of the APD 1001 itself (APD capacity 1101), and the switch 1004 is connected to the first reset connected between the APD 1001 and the first power supply (voltage VC).
  • APD capacity 1101 the capacity of the APD 1001 itself
  • the switch 1004 is connected to the first reset connected between the APD 1001 and the first power supply (voltage VC).
  • APD capacity 1101 the capacity 1101
  • the APD capacitance 1101 is a junction capacitance of the multiplication region 1002, a parasitic capacitance of the APD 1001, and the like.
  • the gate of the first transistor 1201 is connected to the RST terminal, and on / off of the first transistor 1201 is controlled by the voltage of the RST terminal.
  • the photo sensor shown in FIG. 4 includes a reading circuit 1005 for reading the voltage Vout on the cathode side of the APD 1001.
  • the reading circuit 1005 may be formed using only wiring, or a source follower circuit, an inverter circuit, or the like may be used.
  • the voltage amplitude of the APD 1001 is equal to or higher than the overvoltage Vov, it is preferable that the withstand voltage of the reading circuit 1005 and the transistor be equal to or higher than the overvoltage Vov.
  • the first capacitance 1003 may include the input capacitance of the read circuit 100.
  • FIG. 5 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • the bias voltage of the RST terminal (“RST” in the figure) in FIG. 4 and the voltage Vout on the cathode side of the APD 1001 are shown.
  • the voltage of the RST terminal is set to the high bias, so that the first transistor 1201 in FIG. 4 is turned on, and both ends of the APD 1001 are set to the voltage of VC-VA.
  • the voltage of the RST terminal is set to low bias, so that the first transistor 1201 is turned off, and the APD 1001 is disconnected from the first power supply (voltage VC).
  • FIGS. 6A to 13A are partially transparent views and partially omitted wiring layers in order to clearly show the arrangement of the photosensor according to the present embodiment in plan view.
  • “in a plan view” refers to viewing the photosensor from the normal direction of the light receiving surface of the photoelectric conversion unit.
  • “upper” and “shallow” refer to the front side of the semiconductor substrate 2001 in the cross-sectional view
  • “lower” and “deep” refer to the back side of the semiconductor substrate 2001 in the cross-sectional view.
  • the value of the voltage in this specification is described with reference to the ground.
  • FIG. 6 is a diagram illustrating an example of a device configuration of the APD 1001 included in the photosensor according to the present embodiment.
  • 6A is a plan view of the APD 1001
  • FIG. 6B is a cross-sectional view taken along line XX ′ of FIG. 6A
  • FIG. FIG. 4 is a diagram showing a potential in an A ′ section.
  • the APD 1001 includes a semiconductor substrate 2001 and a wiring layer 2002 as shown in FIG.
  • the semiconductor substrate 2001 has a first main surface S1 and a second main surface S2.
  • the arranged fourth semiconductor layer 2104 having the second conductivity type is formed.
  • a first electrode 2301 connected to the first semiconductor layer 2101 is formed.
  • the second electrode 2302 is connected to the second semiconductor layer 2102.
  • a part of the first semiconductor layer 2101, a part of the second semiconductor layer 2102, and the third semiconductor layer 2103 form a photoelectric conversion portion 2201.
  • the switch 1004 connected to the first semiconductor layer 2101 via the first electrode 2301 during the bias setting period (FIG. (Not shown) is turned on, the first semiconductor layer 2101 is set to the voltage VC, the second semiconductor layer 2102 is set to the voltage VA, and a part of the first semiconductor layer 2101 and a part of the second semiconductor layer 2102 are set.
  • the third semiconductor layer 2103 And an electric field is generated in the third semiconductor layer 2103 to form a multiplication region 2202 for avalanche multiplication of electrons and holes photoelectrically converted by the incidence of photons (h ⁇ in FIG. 6B).
  • the photoelectric conversion unit 2201 and the multiplication area 2202 are the same area.
  • the multiplication region 2202 is electrically separated from other elements by the potential of the fourth semiconductor layer 2104.
  • a voltage amplitude about the over voltage is generated from one photon, so that the potential barrier Vsepa is larger than the over voltage Vov so as to prevent leakage of charge to an adjacent photosensor in the device. It is characterized by becoming.
  • the first conductivity type is N-type and the second conductivity type is P-type, but the configuration may be reversed.
  • the first semiconductor layer 2101 and the fourth semiconductor layer 2104 have the same depth (that is, the thickness), but the first semiconductor layer 2101 and the fourth semiconductor layer 2104 have the same depth (that is, the thickness). Are not limited to the same.
  • Patent Document 4 adopts a configuration in which avalanche-multiplied charges are stored in a capacitor connected to an APD.
  • a photon is generated by using capacity quenching in a Geiger multiplication mode.
  • the present embodiment is clearly different from Patent Document 4.
  • FIG. 7A is a plan view of the APD 1001
  • FIG. 7B is a cross-sectional view taken along the line XX ′ of FIG. 7A
  • FIG. FIG. 4 is a diagram showing a potential in an A ′ section.
  • a fifth semiconductor layer 2105 of the second conductivity type is further provided, and a multiplication region 2202 and a photoelectric conversion unit 2201 are stacked.
  • the multiplication region 2202 where a high electric field is generated is limited to a shallow region of the semiconductor substrate 2001, there is an advantage that the breakdown voltage VBD can be reduced.
  • FIG. 8A is a plan view of the APD 1001
  • FIG. 8B is a cross-sectional view taken along line XX ′ of FIG. 8A
  • FIG. FIG. 4 is a diagram showing a potential in an A ′ section. 8
  • a sixth semiconductor layer 2106 of the second conductivity type is provided around the fourth semiconductor layer 2104 in plan view.
  • the second electrode 2302 is formed in the wiring layer 2002 and is connected to the sixth semiconductor layer 2106.
  • the voltage of the second semiconductor layer 2102, the third semiconductor layer 2103, the fourth semiconductor layer 2104, and the fifth semiconductor layer 2105 is set to the voltage VA via the second electrode 2302 and the sixth semiconductor layer 2106. Accordingly, a potential barrier between the adjacent photosensors is increased, and leakage of electric charges can be further reduced.
  • the first semiconductor layer 2101, the fourth semiconductor layer 2104, and the sixth semiconductor layer 2106 have the same depth (that is, the thickness), but the first semiconductor layer 2101, the fourth semiconductor layer 2104, and the fourth semiconductor layer 2104 have the same depth.
  • the relationship between the depths (that is, thicknesses) of the six semiconductor layers 2106 is not limited to the same.
  • FIG. 9A is a plan view of the APD 1001
  • FIG. 9B is a cross-sectional view taken along line XX ′ of FIG. 9A
  • FIG. FIG. 4 is a diagram showing a potential in an A ′ section.
  • a seventh semiconductor layer 2107 which is an insulator layer is provided around the fourth semiconductor layer 2104 in plan view. Accordingly, a potential barrier between the adjacent photosensors is increased, and leakage of electric charges can be further reduced.
  • FIG. 9B is a cross-sectional view taken along line XX ′ of FIG. 9A
  • FIG. FIG. 4 is a diagram showing a potential in an A ′ section.
  • a seventh semiconductor layer 2107 which is an insulator layer is provided around the fourth semiconductor layer 2104 in plan view. Accordingly, a potential barrier between the adjacent photosensors is increased, and leakage of electric charges can be further reduced.
  • the first semiconductor layer 2101, the fourth semiconductor layer 2104, and the seventh semiconductor layer 2107 are drawn in the same depth (that is, the thickness).
  • the relationship between the depth (that is, the thickness) of the layer 2104 and the seventh semiconductor layer 2107 is not limited to the same.
  • the separation barrier can be increased.
  • FIG. 10A is a plan view of the APD 1001
  • FIG. 10B is a cross-sectional view taken along line XX ′ of FIG. 10A
  • FIG. FIG. 4 is a diagram showing a potential in an A ′ section.
  • the device configuration in FIG. 10 includes a reflector 2108 in the seventh semiconductor layer 2107 in addition to the configuration in FIG.
  • a reflector 2108 in the seventh semiconductor layer 2107 in addition to the configuration in FIG.
  • photons may be generated at the time of scattering of electric charges, which may affect surrounding pixels through the generated photons. Can be prevented.
  • FIG. 11 (a) is a plan view of the image sensor
  • FIG. 11 (b) is a cross-sectional view taken along line XX ′ of FIG. 11 (a)
  • FIG. 11 (c) is A in FIG. 11 (b).
  • FIG. 6 is a diagram showing a potential of a section taken along a line ⁇ A ′.
  • FIG. 11 illustrates a configuration in which a plurality of APDs 1001 in FIG. 7 are arranged in an array, and a first semiconductor layer 2101 is separated from an adjacent APD by a fourth semiconductor layer 2104.
  • the fourth semiconductor layer 2104 is completely depleted.
  • the potential barrier Vsepa can be controlled by the impurity concentration of the first semiconductor layer 2101, the impurity concentration of the fourth semiconductor layer 2104, and the region width of the fourth semiconductor layer 2104, and the potential barrier Vsepa is higher than the overvoltage Vov. are doing.
  • a horizontal electric field between the first semiconductor layer 2101 and the fourth semiconductor layer 2104 can be reduced, and breakdown in the horizontal direction is less likely to occur. Become. This allows the multiplication regions 2202 to be arranged in an array at short intervals, which is advantageous for miniaturization.
  • FIG. 12A is a plan view of the APD 1001, the first transistor 1201, and the readout circuit 1005 included in the photosensor according to this embodiment
  • FIG. 12B is a cross-sectional view taken along line XX ′ of FIG. 12A
  • FIG. 13 is a diagram showing the potential of the AA ′ section in FIG. 12 (b).
  • the device configuration in FIG. 12 includes, in addition to the configuration in FIG. 9, a third electrode 2303 connected to the gate of the first transistor 1201 to switch on and off the first transistor 1201 by a voltage, and a drain of the first transistor 1201.
  • the fifth electrode 2305 for reading the cathode voltage of the APD 1001 Connected to the APD 1001 via the fourth electrode 2304 and the first electrode 2301 for fixing the drain of the first transistor 1201 to the voltage VC, the fifth electrode 2305 for reading the cathode voltage of the APD 1001, A first well 2401 which is a well region of the first transistor 1201 is provided.
  • the readout circuit 1005 is a fifth electrode 2305 for directly reading out the charge or voltage fluctuation generated in the APD 1001.
  • the first semiconductor layer 2101 and the first well 2401 are separated by the fourth semiconductor layer 2104. It is desirable that the fourth semiconductor layer 2104 be completely depleted, and the potential barrier for isolation is Vsepa.
  • the potential barrier Vsepa needs to be larger than the overvoltage Vov.
  • the APD 1001 and the first well 2401 are separated from each other, and the charge generated by the avalanche multiplication in the APD 1001 is prevented from flowing out to the readout circuit 1005 via the first well 2401.
  • the separation barrier between the adjacent first semiconductor layers 2101 and the separation barrier between the first semiconductor layer 2101 and the first well 2401 are the same, but need not necessarily be the same. Absent. Further, the magnitude of the potential barrier may change depending on the position in the fourth semiconductor layer 2104. Here, it is desirable that the breakdown voltage of the first well 2401 be higher than the breakdown voltage of the multiplication region 2202.
  • FIG. 13A is a plan view of the APD 1001, the first transistor 1201, and the reading circuit 1005.
  • FIG. 13B is a cross-sectional view taken along line XX ′ of FIG. 13A
  • FIG. 13) is a diagram showing the potential of the AA ′ section in FIG. 13B.
  • the first well 2401 is constituted by the second well 2402 of the second conductivity type and the third well 2403 of the first conductivity type
  • the conductivity type of the first transistor 1201 is the first conductivity type. Type.
  • the potential of the second well 2402 can be set freely, and the first transistor 1201 can operate stably. .
  • FIG. 14 is a diagram showing an example of a device configuration of an image sensor configured by arranging a plurality of APDs 1001 and readout circuits 1005 shown in FIG.
  • FIG. 14A is a plan view of an image sensor configured by arranging a plurality of APDs 1001 and readout circuits 1005, and FIG. 14B shows a potential in the XX ′ section of FIG. FIG.
  • FIG. 14A illustrates an example in which one readout circuit 1005 is provided for one APD 1001; however, a configuration in which one readout circuit 1005 is shared by a plurality of APDs 1001 may be employed.
  • the separation width between the first semiconductor layer 2101 and the first well 2401 is shorter than the separation width between the adjacent first semiconductor layers 2101.
  • the separation width between the first semiconductor layers 2101 and the first well 2401 may be the same as the separation width between the first semiconductor layers 2101 and the first well 2401.
  • the separation width between the layer 2101 and the first well 2401 may be long.
  • FIG. 15 is a diagram showing another example of the circuit configuration of the photosensor according to the present embodiment.
  • the reading circuit 1005 includes a second transistor 1202 and a third transistor 1203.
  • the cathode of the APD 1001 is connected to a gate electrode.
  • the third transistor 1203 is connected in series with the second transistor 1202, the gate of the third transistor 1203 is connected to the SEL terminal, and the voltage of the SEL terminal controls on and off of the third transistor 1203.
  • an APD signal with the third transistor 1203 turned on can be selectively read.
  • the circuits of this embodiment in an array to form an image sensor, the signal from the APD is converted into an image by sampling Vout while sequentially changing the third transistor 1203 to be turned on. be able to.
  • FIG. 16 is a diagram showing another example of the circuit configuration of the photosensor of this embodiment.
  • the first capacitance 1003 includes a parasitic capacitance 1102 connected to the multiplication region 1002.
  • the parasitic capacitance 1102 typically includes a junction capacitance of a contact connected to the multiplication region 1002, a capacitance between a metal wiring and a substrate, a capacitance between metal wirings, a gate capacitance of the second transistor 1202, a gate fringe capacitance, Including, but not limited to, the source capacitance of one transistor 1201.
  • the end of the parasitic capacitance 1102 that is not connected to the APD is connected to the ground, but is not necessarily connected to the ground. This makes it possible to adjust the capacitance value of the capacitance related to quenching and control the amount of generated charges.
  • FIG. 17 is a diagram showing another example of the circuit configuration of the photosensor of this embodiment.
  • the first capacitor 1003 includes a junction capacitor 1103 of a PN junction 1301 connected to the multiplication region 1002 by wiring.
  • the PN junction 1301 is a junction between a source or a drain of the first transistor 1201 and a well. Thereby, the capacity value of the capacity related to quenching can be further adjusted.
  • the charge generated in the multiplication region can be discharged to the ground via the PN junction 1301. In this case, it is desirable that the cathode voltage VC is a positive voltage.
  • the multiplication region 1002 can be separated from the signal lines and pads, the capacitance value of the first capacitor 1003 can be reduced, and the amount of charge generated by avalanche multiplication can be reduced. can do. Thus, power consumption can be reduced and the speed of the reading circuit can be increased.
  • FIG. 18 is a timing chart showing an example of a method for driving the photosensors shown in FIGS.
  • the bias voltage of the SEL terminal in FIGS. 15 to 17 (“SEL” in the drawings) is shown.
  • the voltage on the cathode side of the APD 1001 can be output to the Vout terminal. Accordingly, the APD 1001 that outputs a voltage can be selected, and the distribution of the detected photons can be output as an image by outputting the output of the selected APD 1001 for each coordinate.
  • FIG. 19A is a plan view of the APD 1001, the first transistor 1201, and the readout circuit 1005.
  • FIG. 19B is a cross-sectional view taken along line XX ′ of FIG. 19A, and FIG. () Is a diagram showing the potential of the AA ′ section in FIG. 19 (b).
  • the device configuration in FIG. 19 includes a second transistor 1202 and a third transistor 1203 as the reading circuit 1005 in addition to the configuration in FIG.
  • the first semiconductor layer 2101 of the APD 1001 is connected to the source of the first transistor 1201 and the gate of the second transistor 1202 via the first electrode 2301.
  • the gate of the third transistor is connected to the sixth electrode 2306, a voltage is applied through the sixth electrode 2306, the APD 1001 from which a signal is read is selected, and a signal is read through the fifth electrode 2305.
  • FIG. 20 is a diagram showing another example of the circuit configuration of the photosensor according to the present embodiment.
  • This circuit configuration is different from the circuit configuration of FIG. 17 in that a third electrode is connected between the APD 1001 (more specifically, the multiplication region 1002) and the second power supply (voltage VC2), and the gate electrode is connected to the OVF wiring.
  • a fourth transistor 1204, which is an example of a two reset transistor, is provided.
  • 21 and 22 are timing charts showing an example of a method for driving the photo sensor shown in FIG.
  • FIGS. 21 and 22 show the bias voltage of the OVF wiring (“OVF” in the figures) in addition to the voltage of FIG.
  • the RST terminal is set to a high bias during the bias setting period, and the APD 1001 is reset.
  • FIG. 22 shows a driving method in which the bias setting period 1 and the bias setting period 2 are alternately repeated.
  • the APD 1001 is reset via the first transistor 1201, and in the bias setting period 2, the APD 1001 is reset via the fourth transistor 1204.
  • the APD 1001 is set to a different voltage in different bias setting periods, and the amount of generated charge can be modulated.
  • the first capacitor 1003 may include a source or drain junction capacitance of the fourth transistor 1204.
  • FIG. 23 is a diagram showing another example of the circuit configuration of the photosensor according to the present embodiment.
  • This circuit configuration is, in addition to the circuit configuration of FIG. 20, multiplied via a fifth transistor 1205, which is an example of a transfer transistor connected between the APD 1001 and the first transistor 1201 and the readout circuit 1005, and a fifth transistor 1205.
  • the second capacitance 1006 includes a drain capacitance of the fifth transistor 1205, a source capacitance of the first transistor 1201, a gate capacitance, a gate fringe capacitance, a wiring capacitance, an MIM capacitance, and the like of the second transistor 1202.
  • the first capacitor 1003 may include a source or drain junction capacitance of the fifth transistor 1205.
  • FIG. 24 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • the bias voltage of the TG terminal, the bias voltage of the SEL terminal, the voltage Vapd, and the voltage Vfd are shown.
  • the voltage Vapd and the voltage Vfd are the node biases described in FIG. 23, and correspond to the voltage on the cathode side of the APD 1001 and the voltage on the readout circuit 1005 side of the second capacitor 1006, respectively.
  • the TG terminal and the RST terminal are set to a high bias, and the APD 1001 is reset.
  • the voltage Vapd and the voltage Vfd are set to the voltage VC.
  • the TG terminal is set to a high bias
  • the RST terminal is set to a low bias.
  • the voltage Vapd and the voltage Vfd become voltages separated from the first power supply (voltage VC), and the APD 1001 causes capacity quenching.
  • the capacitance value C in Expression (7) is the sum of the first capacitance 1003 and the second capacitance 1006. As a result, the amount of charges generated by the avalanche multiplication can be increased and the S / N can be increased as compared with the case where only the first capacitor 1003 is used.
  • FIG. 25 is a timing chart showing another example of the method for driving the photosensor shown in FIG. Here, the voltages at the same locations as in FIG. 24 are shown.
  • the bias setting period, the exposure period, and the transfer period are alternately repeated.
  • the TG terminal and the RST terminal are set to a high bias, and the APD 1001 is reset.
  • Vapd and Vfd are set to the voltage VC.
  • the TG terminal and the RST terminal are set to a low bias.
  • the APD 1001 is disconnected from the first power supply (voltage VC), and the APD 1001 causes capacity quenching.
  • the capacitance value C in Expression (7) is only the first capacitance 1003.
  • the TG terminal is set to a high bias
  • the RST terminal is set to a low bias. Accordingly, the charge generated in the APD 1001 and stored in the first capacitor 1003 is transferred to the second capacitor 1006, and is read out via the read circuit 1005.
  • FIG. 25 shows a case in which the charges generated in the first capacitor 1003 are transferred by capacitance distribution
  • a complete transfer in which all the charges generated in the first capacitor 1003 are transferred without capacity distribution may be used.
  • the charge generated by the avalanche multiplication is transferred by capacitance distribution
  • noise of the voltage amplitude generated at the time of avalanche multiplication is distributed to the first capacitance 1003 and the second capacitance 1006.
  • the voltage amplitude can be amplified by the ratio of the capacitance value of the first capacitance 1003 and the capacitance value of the second capacitance 1006, and the S / N is reduced. Can be enhanced.
  • FIG. 26 is a diagram showing an example of a device configuration of the photosensor shown in FIG. 26A is a plan view of the APD 1001, the first transistor 1201, and the reading circuit 1005, and FIG. 26B is a cross-sectional view taken along line X-X 'of FIG.
  • the device configuration in FIG. 26 includes, in addition to the device structure in FIG. 19, a fifth transistor 1205, a seventh electrode 2307 which is an electrode connecting the fifth transistor 1205 and the gate of the second transistor 1202, and a gate of the fifth transistor 1205.
  • An eighth electrode 2308 which is an electrode is provided.
  • the fifth transistor 1205 is connected from the APD 1001 via the first electrode 2301, and the fifth transistor 1205 is connected via the seventh electrode 2307 to the gate of the second transistor 1202.
  • the gate of the fifth transistor 1205 is supplied with a voltage via the eighth electrode 2308, and is turned on and off.
  • FIG. 27 is a diagram showing another example of the device configuration of the photosensor shown in FIG.
  • FIG. 27A is a plan view of the APD 1001, the first transistor 1201, and the readout circuit 1005, and
  • FIG. 27B is a cross-sectional view taken along line X-X 'of FIG.
  • the first electrode 2301 connected to the APD 1001 in the configuration of FIG. 26 is included in the fifth transistor 1205, and the source of the fifth transistor 1205 is the first semiconductor layer 2101 of the APD 1001.
  • the capacitance of the wiring connected to the APD 1001 can be eliminated.
  • FIG. 28 is a diagram showing another example of the device configuration of the photosensor shown in FIG.
  • FIG. 28A is a plan view of the APD 1001, the first transistor 1201, and the reading circuit 1005, and
  • FIG. 28B is a cross-sectional view taken along line X-X 'of FIG.
  • the device configuration in FIG. 28 includes a ninth semiconductor layer 2109 of the second conductivity type on the first main surface S1 side of the first semiconductor layer 2101 in addition to the configuration in FIG. Thereby, the first semiconductor layer 2101 of the APD 1001 is embedded in the device, and the amount of generated dark current can be reduced.
  • FIG. 29 is a diagram illustrating an example of an image captured using an image sensor including the photosensor of this embodiment. Imaging was performed in a bright area on the screen in an environment where several photons per pixel were incident.
  • FIG. 29A when the reverse bias voltage (VC-VA) applied to both ends of the multiplication region 1002 is equal to or lower than the breakdown voltage, it is difficult to confirm the subject.
  • FIG. 29B when the reverse bias voltage (VC-VA) applied to both ends of the multiplication region 1002 is equal to or higher than the breakdown voltage, the subject can be clearly recognized.
  • FIG. 29 (b) the output of a pixel that has detected a photon is large, and the output of a pixel that has not detected a photon is small and is clearly divided into two.
  • the voltage amplitude at the pixel where the photon was detected was 2 V on average, did not exceed 2.5 V, and blooming did not occur. This is due to the fact that avalanche multiplication of charges was suppressed by the capacity quenching.
  • the value of the current flowing per pixel was 1 nA or less for the pixel where the photon was detected, and the element was not destroyed.
  • the current flowing per pixel was 1 mA or more, and the element was destroyed.
  • FIG. 30 is a diagram showing another example of the circuit configuration of the photosensor according to the present embodiment.
  • a sixth transistor 1206, which is an example of a count transistor connected to the APD 1001 and connected in parallel with the readout circuit 1005, is connected to the APD 1001 via the sixth transistor 1206.
  • a third capacitor 1007 is provided.
  • the third capacitance 1007 is larger than the first capacitance 1003.
  • FIG. 31 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • a bias voltage (“CNT” in the figure) of the CNT terminal, a voltage Vapd, and a voltage Vcnt are shown.
  • the voltage Vcnt is the bias of the node Vcnt described in FIG.
  • the third capacitance 1007 is repeated.
  • a readout period for reading out the amount of charge stored in the memory is provided.
  • the third capacitor 1007 stores discrete charges corresponding to the number of photon detections. By reading out the voltage stored in the third capacitor 1007, the number of photon detections can be counted.
  • FIG. 32 is a diagram showing the result of evaluating the number of photon detections as a histogram using the photosensors shown in FIGS. 30 and 31.
  • the horizontal axis indicates the output (relative magnitude) of the APD 1001
  • the vertical axis indicates the occurrence frequency (frequency) for each output of the APD 1001.
  • the evaluation is performed using an image sensor configured by arranging a plurality of APDs 1001 in an array, and evaluating the frequency of occurrence (that is, the number of integrations) for each output of the APD 1001 in an environment where an average of about 1.5 photons enters each pixel. Was done.
  • the output of the APD 1001 has a discrete value (that is, a plurality of peaks are formed in the histogram) according to the number of photon detections, and using the circuits of FIGS. 30 and 31, It can be seen that the number of photon detections can be counted.
  • FIGS. 30 and 31 show a configuration in which a sixth transistor 1206 is added to the circuit configuration not including the fifth transistor 1205.
  • the fifth transistor 1205 is arranged between the APD 1001 and the readout circuit 1005. May be.
  • the circuit configuration in this case is illustrated in FIG. 33 illustrating another example of the circuit configuration of the photosensor according to the embodiment.
  • a fifth transistor 1205 is provided between the APD 1001 and the reading circuit 1005.
  • FIG. 34 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • the gate bias of the fifth transistor 1205 bias of the TG terminal; “TG” in the drawing
  • the voltage Vfd of the second capacitor 1006 are added.
  • the TG terminal is set to a high bias during the bias setting period and the transfer period, and the TG terminal is set to the low bias during the accumulation period.
  • the TG terminal is set to the low bias. Accordingly, the amount of charge stored in the third capacitor 1007 during each storage period can be controlled by the capacitance value of the second capacitor 1006, and the S / N can be improved by increasing the number of times of storage.
  • FIG. 35 is a timing chart showing another example of the method for driving the photosensor shown in FIG. Here, the same voltages as those in FIG. 34 are shown.
  • the TG terminal is set to a low bias during the exposure period, and the TG terminal is set to a high bias during the subsequent transfer period.
  • the noise can be reduced in the case of the capacity distribution. In the case of complete transfer, amplification of voltage amplitude and reduction of dark current are possible.
  • FIG. 36 is a diagram showing another example of the circuit configuration of the photosensor according to the present embodiment.
  • This circuit configuration includes a seventh transistor 1207 which is an example of a third reset transistor connected between the first power supply (voltage VC) and the first transistor 1201,
  • the semiconductor device includes a gate electrode (RST2 terminal), and a fourth capacitor 1008 arranged at a connection point between the first transistor 1201 and the seventh transistor 1207.
  • the capacitance value of the fourth capacitance 1008 is larger than the capacitance value of the first capacitance 1003.
  • FIG. 37 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • a bias voltage of the RST2 terminal (“RST2” in the figure)
  • a voltage Vapd a voltage Vapd
  • a voltage Vrst a voltage VC
  • the voltage VC is the bias of the node VC described in FIG.
  • the bias setting period is divided into two, and in the first half of the bias setting period, the RST2 terminal is set to the high bias, the RST terminal is set to the low bias, and the fourth capacitor 1008 is set to the voltage VC.
  • the RST2 terminal is set to the low bias
  • the RST terminal is set to the high bias
  • the voltage on the cathode side of the APD 1001 is set by the capacitance distribution of the fourth capacitance 1008 and the first capacitance 1003.
  • the first power supply (voltage VC) and the APD 1001 are always disconnected during the bias setting period. Therefore, even when a photon enters the APD 1001 during the bias setting period and avalanche multiplication occurs, the APD 1001 does not. Flowing from the first power supply (voltage VC) to the first power supply (voltage VC) is suppressed, and not only the reliability can be improved, but also the fluctuation of the voltage VC of the first power supply is suppressed, so that shading and blooming of an image are prevented. The occurrence is suppressed.
  • FIG. 38 is a diagram showing another example of the circuit configuration of the photosensor according to the embodiment.
  • a third circuit in which the APD 1001 (more specifically, the multiplication region 1002) is connected between the third power supply (voltage VC) and the gate electrode is connected to the RST2 terminal.
  • a fourth transistor 1204a which is an example of a two-reset transistor, is provided.
  • FIG. 39 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • the bias voltage of the RST2 terminal is shown.
  • the RST terminal and the RST2 terminal are set to a high bias, and the APD 1001 and the second capacitor 1006 are reset.
  • Vapd and Vfd are set to the voltage VC.
  • the RST terminal, the RST2 terminal, and the TG terminal are set to low bias.
  • the APD 1001 is disconnected from the third power supply (voltage VC), and the APD 1001 causes capacity quenching.
  • the capacitance value C in Expression (7) is only the first capacitance 1003.
  • the TG terminal is set to a high bias
  • the RST terminal and the RST2 terminal are set to a low bias.
  • the electric charge generated in the APD 1001 and stored in the first capacitor 1003 is transferred to the second capacitor 1006 and read through the read circuit 1005.
  • the APD 1001 and the second capacitor 1006 are separated via the fifth transistor 1205, which is a transfer transistor, and the APD 1001 and the second capacitor 1006 can be reset independently.
  • the voltage of the third power supply is the same as the voltage of the first power supply (voltage VC), but is not limited thereto, and may be different from the voltage of the first power supply.
  • FIG. 40 is a diagram showing another example of the circuit configuration of the photosensor according to the embodiment.
  • This circuit configuration has, in addition to the circuit of FIG. 16, a resistor 1210 connected between a first power supply (voltage VC) and a first transistor 1201, and a connection point between the resistor 1210 and the first transistor 1201.
  • the resistance 1210 is preferably set to a sufficiently large value so that avalanche multiplication in the APD 1001 can be stopped.
  • the resistance 1210 depends on the structure of the APD 1001, but is typically larger than 1 k ⁇ . desirable. It is desirable that the capacitance value of the fifth capacitance 1009 be smaller than the capacitance value of the first capacitance 1003. By reducing the capacity of the fifth capacitor 1009, the time required for quenching can be reduced, and higher-speed driving can be performed.
  • FIG. 41 is a timing chart showing an example of a method for driving the photosensor shown in FIG.
  • the voltage “Vapd” of the node Vapd, the voltage “Vrst” of the node Vrst, and the voltage “VC” of the node VC shown in FIG. 41 are also shown.
  • the current is limited by the resistor 1210, so that the voltage of the node VC fluctuates. Is suppressed.
  • FIG. 42 is a circuit diagram showing an example of an image sensor configured by arranging the photosensors shown in FIG. 40 in an array.
  • the resistor 1210 is arranged so as to separate adjacent APDs 1001.
  • the resistor 1210 can be formed in a manufacturing process of the photosensor. For example, a method in which a wiring is formed using a high-resistance material such as polysilicon may be used. If the resistance value of the resistor 1210 is too high, the reset time of the APD 1001 is lengthened. Therefore, in order to suppress this, it is preferable to set an upper limit on the resistance value.
  • the resistance value of the resistor 1210 is typically preferably 1 M ⁇ or less.
  • FIG. 43 is a diagram showing another example of the circuit configuration of the photosensor according to the embodiment.
  • This circuit has a configuration in which the resistor 1210 is replaced with a P-channel eighth transistor 1208 in the circuit configuration of FIG.
  • the gate of the eighth transistor 1208 is connected to a terminal RST2 fixed to a low bias.
  • the voltage of the node Vrst fluctuates due to the charge generated by the avalanche multiplication.
  • the channel of the eighth transistor 1208 closes, so that current hardly flows to the node VC of the first power supply (voltage VC) (that is, the eighth transistor 1208 functions as a high resistance), and the voltage of the voltage VC Small fluctuation. Also in this circuit configuration, it is desirable that the capacitance value of the fifth capacitor 1009 be smaller than the capacitance value of the first capacitor 1003.
  • FIG. 44 is a timing chart showing an example of a method for driving the photosensor shown in FIG. In addition to the voltage in FIG. 41, a voltage “RST2” at the terminal RST2 is shown. Since the eighth transistor 1208 is a P-type, the transistor RST2 is turned off (insulated) when the terminal RST2 is at a high voltage (H), and turned on (conductive) when the terminal RST2 is at a low voltage (L). The eighth transistor 1208 is normally in a conductive state during both the bias setting period and the exposure period. Note that the voltages applied to the terminals RST2 at H and L need not be the same as the voltages applied to H and L of the other transistors.
  • the eighth transistor 1208 is connected to the cathode of the APD 1001, the transistor is of the P-type. However, if the eighth transistor 1208 is connected to the anode of the APD 1001, an N-type transistor must be used. In short, a transistor having a channel whose conductivity type is opposite to that of the terminal to which the APD 1001 is connected may be provided as the eighth transistor 1208. However, since a P-type transistor generally has a higher resistance than an N-type transistor, it is preferable to connect the P-type transistor to the cathode of the APD 1001 as in this circuit.
  • FIGS. 40 and 43 are based on the circuit diagram of FIG. 16 which is a basic circuit diagram, but may be combined with any circuit configuration in this specification.
  • FIG. 45 is a diagram showing another example of the circuit configuration of the photosensor according to the embodiment.
  • This circuit corresponds to the circuit configuration of FIG. 23 in which the first transistor 1201 is replaced with a ninth transistor 1209 having an opposite conductivity type, that is, a P-type channel.
  • the ninth transistor 1209 of the P-type channel has a conductivity type opposite to that of the anode or cathode connected to the ninth transistor 1209 among the anode or cathode of the APD 1001.
  • the voltage of the node Vfd fluctuates due to charges generated by the avalanche multiplication.
  • the channel of the ninth transistor 1209 closes, so that current hardly flows to the node VC of the first power supply (voltage VC) (that is, the ninth transistor 1209 functions as a high resistance), and the voltage of the voltage VC Small fluctuation.
  • FIG. 46 is a timing chart showing an example of a method for driving the photosensor shown in FIG. This timing chart corresponds to the timing chart of FIG. 25 in which H and L of the voltage of RST are reversed, and further, the voltage of VC which is a node of the power supply voltage is added. Even if light enters during the bias setting period, the voltage of VC, which is the node of the power supply voltage, does not change.
  • FIG. 47 is a circuit diagram showing an example of a configuration of an image sensor using the photo sensor according to the embodiment.
  • the photosensors in FIG. 16 are arranged in an array, and a vertical scanning circuit 3000 that controls the first transistor 1201, a horizontal readout circuit 3001 that reads signals from each photosensor, and an amplifier that amplifies signals from the horizontal readout circuit 3001 3002, a horizontal scanning circuit 3003 for driving the horizontal reading circuit 3001 is provided.
  • the APD 1001, the first transistor 1201, the second transistor 1202, and the third transistor 1203 are provided for each photo sensor.
  • FIG. 47 is based on the circuit diagram of FIG. 16 which is a basic circuit diagram, it may be combined with any of the circuit configurations in this specification.
  • FIG. 48 is a block diagram showing an example of a distance measurement system 3100 using the photo sensor or the image sensor according to the embodiment.
  • the distance measurement system 3100 controls the light emitting unit 3102 that emits pulsed light toward the measurement target 3101, the light receiving unit 3103 that receives the pulsed light reflected by the measurement target 3101, and the light emitting unit 3102 and the light receiving unit 3103. It includes a control circuit 3104 and an output unit 3105 that outputs a signal from the light receiving unit 3103.
  • the photosensor or the image sensor according to the embodiment can be used for the light receiving portion 3103.
  • the control circuit 3104 synchronizes the light emitting unit 3102 and the light receiving unit 3103, and measures the time until the pulse light is reflected from the measurement object 3101 and returns to the light receiving unit 3103, thereby measuring the distance to the measurement object 3101. I do.
  • the output unit 3105 outputs the distance to the measurement target 3101 in the form of numerical data or an image.
  • the timing of exposure can be arbitrarily set by the first transistor 1201; Detection can be suppressed, and the distance to the object can be obtained with high accuracy.
  • the photosensor includes the APD 1001 having the multiplication region 1002 including the photoelectric conversion unit, the first capacitor 1003 connected in parallel with the multiplication region 1002, the APD 1001, A first transistor 1201 that is a first reset transistor connected to a power supply (voltage VC), and the first transistor 1201 connects the APD 1001 to the first power supply (voltage VC) during a bias setting period.
  • a power supply voltage (VC-VA) higher than the breakdown voltage VBD of the APD 1001 is applied between the anode and the cathode of the APD 1001 with a reverse bias, and the connection between the APD 1001 and the first power supply (voltage VC) during the exposure period.
  • the charges generated in the multiplication region 1002 of the APD 1001 are accumulated in the first capacitor 1003, and the avalanche multiplication stops in a self-aligned manner.
  • capacity quenching a signal with a large amplitude of several volts can be obtained from one photon without destroying the element, and the photon can be detected with a high S / N.
  • the photo sensor may further include a readout circuit 1005 for reading out charges accumulated in the first capacitor 1003. As a result, a signal corresponding to the charge generated by the avalanche multiplication phenomenon during the exposure period is output.
  • the first capacitance 1003 is (1) the junction capacitance of the APD 1001, (2) the parasitic capacitance of the APD 1001, (3) the wiring capacitance of the wiring connected to the APD 1001, (4) the source or drain of the first transistor 1201. At least one of a junction capacitance and (5) an input capacitance of the read circuit 1005 may be included.
  • the amplitude of the input signal to the read circuit 1005 depends on the overvoltage Vov, which is the difference between the power supply voltage (VC-VA) and the breakdown voltage VBD. Therefore, by controlling the power supply voltage, the amplitude of an input signal to the reading circuit 1005 can be controlled.
  • the read circuit 1005 may include the first well 2401 and may be electrically insulated from the power supply voltage (that is, from both the anode and the cathode of the APD 1001) by the first well 2401. Thus, the APD 1001 and the first well 2401 are separated from each other, and the charge generated by the avalanche multiplication in the APD 1001 is prevented from flowing out to the readout circuit 1005 via the first well 2401.
  • the photosensor further includes a fourth transistor 1204, which is a second reset transistor connected between the APD 1001 and a second power supply (voltage VC2), and the fourth transistor 1204 is turned off during the bias setting period. , And may be turned on during the exposure period. As a result, the excess charge generated in the APD 1001 is discharged through the fourth transistor 1204.
  • a fourth transistor 1204 which is a second reset transistor connected between the APD 1001 and a second power supply (voltage VC2), and the fourth transistor 1204 is turned off during the bias setting period. , And may be turned on during the exposure period. As a result, the excess charge generated in the APD 1001 is discharged through the fourth transistor 1204.
  • the first capacitor 1003 may include a source or drain junction capacitance of the fourth transistor 1204.
  • the photosensor further stores a fifth transistor 1205 which is a transfer transistor connected between the APD 1001 and the first transistor 1201 and the readout circuit 1005, and a charge transferred from the APD 1001 via the fifth transistor 1205.
  • a second capacitor 1006 to be used is a transfer transistor connected between the APD 1001 and the first transistor 1201 and the readout circuit 1005, and a charge transferred from the APD 1001 via the fifth transistor 1205.
  • the S / N can be increased by using the second capacitor 1006 in addition to the first capacitor 1003 depending on the driving method of the photosensor.
  • the first capacitor 1003 may include the source or drain junction capacitance of the fifth transistor 1205.
  • the fifth transistor 1205 may be turned on during the exposure period.
  • the capacitance value C contributing to the capacitance quenching of the APD 1001 can be made the sum of the first capacitance 1003 and the second capacitance 1006, and is generated by avalanche multiplication as compared with the case where only the first capacitance 1003 is used.
  • the charge amount can be increased, and the S / N can be increased.
  • the fifth transistor 1205 may be turned off during the exposure period. Accordingly, when the charge generated by the avalanche multiplication is transferred by the capacitance distribution, the noise of the voltage amplitude generated at the time of the avalanche multiplication is distributed to the first capacitance 1003 and the second capacitance 1006. Can be reduced. On the other hand, when the charges generated by the avalanche multiplication are transferred by complete transfer, the voltage amplitude can be amplified by the ratio of the capacitance value of the first capacitance 1003 and the capacitance value of the second capacitance 1006, and the S / N is reduced. Can be enhanced.
  • the photo sensor further includes a fourth transistor 1204a connected between the APD 1001 and the third power supply.
  • the fourth transistor 1204a is turned on, the fifth transistor 1205 is turned off, During the exposure period, the fourth transistor 1204a may be off and the fifth transistor 1205 may be on.
  • the APD 1001 and the second capacitor 1006 are separated via the fifth transistor 1205, which is a transfer transistor, and the APD 1001 and the second capacitor 1006 can be reset independently.
  • the photosensor further includes a sixth transistor 1206, which is a count transistor connected to the APD 1001 and connected in parallel with the readout circuit 1005, and a third capacitor 1007 connected to the APD 1001 via the sixth transistor 1206.
  • the third capacitor 1007 may have a larger capacitance value than the first capacitor 1003.
  • the third capacitance 1007 is repeated.
  • the amount of charge stored in the third capacitor 1007 discrete charges corresponding to the number of photon detections are accumulated in the third capacitor 1007, and by reading the voltage of the third capacitor 1007, the number of photon detections can be counted. Becomes possible.
  • the photo sensor further includes a seventh transistor 1207 which is a third reset transistor connected between the first power supply (voltage VC) and the first transistor 1201, and a first transistor 1201 and a seventh transistor 1207.
  • the first transistor 1201 is turned on and the first transistor 1201 is turned off, and the first transistor 1201 is turned off and the first transistor 1201 is turned on.
  • a second period may be included.
  • the APD 1001 since the first power supply (voltage VC) and the APD 1001 are always disconnected during the bias setting period, even if a photon enters the APD 1001 during the bias setting period and avalanche multiplication occurs, the APD 1001 does not. Since a large current does not flow to the first power supply (voltage VC), not only reliability can be improved, but also the voltage VC of the first power supply does not fluctuate, thereby preventing image shading, blooming, and the like from occurring. be able to.
  • the photo sensor further includes a resistor 1210 connected between the first power supply (voltage VC) and the first transistor 1201, and a fifth capacitor 1009 connected to a connection point between the first transistor 1201 and the resistor 1210.
  • the avalanche multiplication may be stopped by accumulating charges generated by the avalanche multiplication in the APD 1001 in the first capacitor 1003 and the fifth capacitor 1009 in the bias period.
  • the first transistor 1201 when the first transistor 1201 is turned on during the bias setting period, even if avalanche breakdown occurs in the APD 1001, the current is limited by the resistor 1210, so that the fluctuation of the voltage of the node VC is suppressed. You.
  • the resistor 1210 may be a conductive eighth transistor 1208 having a polarity opposite to that of the first transistor 1201.
  • the voltage of the node Vrst fluctuates due to the charge generated by the avalanche multiplication. Since the channel of the eighth transistor 1208 is closed due to the voltage fluctuation, current hardly flows to the node VC of the first power supply (voltage VC) (that is, the eighth transistor 1208 functions as a high resistance), and the voltage fluctuation of the voltage VC Is small.
  • the first transistor 1201 may be replaced with a ninth transistor 1209 having the conductivity type opposite to that of the anode or cathode connected to the first transistor 1201, among the anode or cathode of the APD 1001.
  • a ninth transistor 1209 having the conductivity type opposite to that of the anode or cathode connected to the first transistor 1201, among the anode or cathode of the APD 1001.
  • one embodiment of the present disclosure is an image sensor including photosensors arranged in an array.
  • an image sensor that detects weak light at a high S / N and at a high speed is realized.
  • the adjacent APDs 1001 are separated by a potential barrier, and the potential barrier may be higher than an over voltage Vov, which is a difference between the power supply voltage (VC-VA) and the breakdown voltage VBD. This makes it possible to suppress leakage of charges between adjacent elements, and convert signals from a plurality of APDs into an image.
  • Vov the power supply voltage
  • One embodiment of the present disclosure is a method for driving a photosensor including an APD 1001 having a multiplication region 1002 including a photoelectric conversion unit and a first capacitor 1003 connected in parallel with the multiplication region 1002,
  • a power supply voltage (VC-VA) larger than the breakdown voltage VBD of the APD 1001 is applied between the anode and the cathode of the APD 1001 in reverse bias.
  • the exposure period by disconnecting the connection between the APD 1001 and the power supply, the charge generated by the avalanche multiplication phenomenon in the APD 1001 is accumulated in the first capacitor 1003, thereby stopping the avalanche multiplication phenomenon.
  • the charges generated in the multiplication region 1002 of the APD 1001 are accumulated in the first capacitor 1003, and the avalanche multiplication stops in a self-aligned manner.
  • capacity quenching a signal with a large amplitude of several volts can be obtained from one photon without destroying the element, and the photon can be detected with a high S / N.
  • the photo sensor, the image sensor, and the driving method of the photo sensor according to the present disclosure have been described based on the embodiments and the modifications, but the present disclosure is not limited to these embodiments and the modifications. Absent. Unless departing from the gist of the present disclosure, various modifications conceivable to those skilled in the art may be applied to the embodiments and modifications, and other forms constructed by combining some components in the embodiments and modifications. , Within the scope of the present disclosure.
  • the image sensor according to the present disclosure may be configured such that arbitrary photosensors according to the present disclosure are two-dimensionally arranged, and the charge may be read at a timing of an arbitrary driving method according to the present disclosure.
  • the photosensor, the image sensor, and the driving method of the photosensor according to the present disclosure can be applied to a high-sensitivity, high-speed photosensor, a driving method of the image sensor and the photosensor, and include, for example, medical care, communication, biotechnology, chemistry, monitoring, and vehicle mounting. It can be used as a highly sensitive photo sensor and image sensor in various fields such as radiation detection.
  • APD 1002 multiplication area (including photoelectric conversion unit) 1003 first capacitance 1004 switch 1005 readout circuit 1006 second capacitance 1007 third capacitance 1008 fourth capacitance 1009 fifth capacitance 1101 APD capacitance 1102 parasitic capacitance 1103 junction capacitance 1201 first transistor 1202 second transistor 1203 third transistor 1204, 1204a 4 transistor 1205 5th transistor 1206 6th transistor 1207 7th transistor 1208 8th transistor 1209 9th transistor 1210 Resistance 1301 PN junction 2001 Semiconductor substrate 2002 Wiring layer 2101 First semiconductor layer 2102 Second semiconductor layer 2103 Third semiconductor layer 2104 4 semiconductor layer 2105 5th semiconductor layer 2106 6th semiconductor layer 2107 7th semiconductor layer 2108 Reflector 2109 9th semiconductor Layer 2201 Photoelectric conversion part 2202 Multiplication area 2301 First electrode 2302 Second electrode 2303 Third electrode 2304 Fourth electrode 2305 Fifth electrode 2306 Sixth electrode 2307 Seventh electrode 2308 Eighth electrode 2401 First well 2402 Second well 2403 Third well 3000 Vertical scanning circuit 3001 Horizontal reading circuit 3002

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

フォトセンサは、光電変換部を含む増倍領域（１００２）と、増倍領域（１００２）と並列に接続される第１容量（１００３）とを有するＡＰＤ（１００１）と、ＡＰＤ（１００１）と第１電源（電圧ＶＣ）との間に接続される第１トランジスタ（１２０１）とを備え、第１トランジスタ（１２０１）は、バイアス設定期間において、ＡＰＤ（１００１）と第１電源とを接続することにより、ＡＰＤ（１００１）のアノードとカソードとの間にブレークダウン電圧ＶＢＤより大きい電源電圧（ＶＣ－ＶＡ）を逆バイアスで印加し、露光期間において、ＡＰＤ（１００１）と第１電源との接続を切り離すことにより、アバランシェ増倍現象によって発生した電荷を第１容量（１００３）に蓄積させることで、アバランシェ増倍現象を停止させる。

Description

フォトセンサ、イメージセンサ及びフォトセンサの駆動方法
　本開示は、フォトセンサ、イメージセンサ及びフォトセンサの駆動方法に関し、特に微弱な光を高速で検出するフォトセンサに関する。
　近年、医療、通信、バイオ、化学、監視、車載、放射線検出など多岐に渡る分野において、高感度なフォトセンサが利用されている。高感度化のための手段の一つとして、アバランシェフォトダイオード（Ａｖａｌａｎｃｈｅ　Ｐｈｏｔｏｄｉｏｄｅ；以下、ＡＰＤともいう）が用いられている。ＡＰＤは、光電変換で発生した信号電荷を、アバランシェ降伏を用いて増倍することで光の検出感度を高めたフォトダイオードである。現在までに、ＡＰＤを用いることで、わずかな数の光子でも検出可能な、フォトンカウンティング型の光検出器（特許文献１）及び高感度イメージセンサ（特許文献２）が考案されている。
　ＡＰＤの動作モードには、ＡＰＤに印加される電圧によって、異なる２つの動作モードがあり、一方はリニア増倍モード、もう一方はガイガー増倍モードと呼ばれる。リニア増倍モードは、ＡＰＤに印加される電圧が比較的低い場合の動作モードであり、伝導に寄与する電子と正孔の内、一方のみのアバランシェ増倍が支配的であるため、アバランシェ増倍された電荷が増倍領域を通り抜けるまでの時間でアバランシェ増倍は終了してしまい、有限の増倍率にとどまり、増倍率は高々１００倍程度である（特許文献２）。この場合には、微弱光を高Ｓ／Ｎで検出する用途には適さない。
　一方、ガイガー増倍モードは、ＡＰＤに印加される電圧が比較的高い場合の動作モードであり、電子と正孔の両方の電荷がアバランシェ増倍されるため、アバランシェ増倍により発生した電荷がさらに増倍を繰返すため、増倍率は無限大になる。以降、本明細書では、リニア増倍モードとガイガー増倍モードとが切り替わる時の動作電圧をブレークダウン電圧と呼ぶ。ガイガー増倍モードでは、電荷の増倍率が非常に高いため、１光子の微弱光も高Ｓ／Ｎで検出可能であるが、１つの電荷が無限大に増倍されるため、大電流が発生し、素子が破壊される懸念がある。
　特許文献１では、ガイガー増倍モード時でも素子が破壊されないデバイス構成が提案されている。これらの技術によれば、ＡＰＤに直列に接続された抵抗に流れる電流によって、電圧降下が生じ、ＡＰＤの増倍領域に印加される電圧が低下するため、アバランシェ増倍が停止し、素子が破壊されるのを防止することができる。しかし、この構成では、大電流を防ぐにはＡＰＤに接続する抵抗の値を大きくする必要がある。しかしながら、抵抗の値を大きくすると、ＡＰＤの電圧をリセットするまでの時間が長くなるというトレードオフの関係があり、高速性、つまりリセットとリセットの間の繰返し周期が要求される用途には適さない。また、このトレードオフを満たすように抵抗の値を制御する特殊なプロセスが必要となる。また、抵抗の分だけ微細化が困難になる。
　特許文献２、特許文献３では、ＡＰＤをアレイ状に配列するデバイス構成が提案されている。しかしながら、特許文献２、特許文献３には、ガイガー増倍モードでのアバランシェ増倍を停止させる方法や、ガイガー増倍モードで発生した電荷を画素内に留める方法の記載はなく、リニア増倍モードに限定される。
　特許文献２、特許文献４のように、ＡＰＤをアレイ状に複数配列し、イメージセンサとして用いる回路構成が提案されている。しかしながら、特許文献２、特許文献４には、ガイガー増倍モードでの増倍を停止させるための方法や、それに適したデバイス構成は示されていない。
国際公開第２００８／００４５４７号 国際公開第２０１４／０９７５１９号 特開２０１５－５７５２号公報 国際公開第２０１７／０９８７１０号
　上記背景を鑑み、本開示は、微弱光を高Ｓ／Ｎ、かつ高速で検出するフォトセンサ、イメージセンサ及びフォトセンサの駆動方法を提供することを目的とする。
　上記目的を達成するために、本開示の一形態に係るフォトセンサは、フォトセンサは、光電変換部と、前記光電変換部と並列に接続される第１容量と、を有するアバランシェフォトダイオードと、前記アバランシェフォトダイオードと第１電源との間に接続される第１リセットトランジスタとを備え、前記第１リセットトランジスタは、バイアス設定期間において、前記アバランシェフォトダイオードと前記第１電源とを接続することにより、前記アバランシェフォトダイオードのアノードとカソードとの間に前記アバランシェフォトダイオードのブレークダウン電圧より大きい電源電圧を逆バイアスで印加し、露光期間において、前記アバランシェフォトダイオードと前記第１電源との接続を切り離すことにより、前記アバランシェフォトダイオードにおけるアバランシェ増倍現象によって発生した電荷を前記第１容量に蓄積させることで、前記アバランシェ増倍現象を停止させる。
　上記目的を達成するために、本開示の一形態に係るイメージセンサは、アレイ状に配列された上記フォトセンサを備える。
　上記目的を達成するために、本開示の一形態に係るフォトセンサの駆動方法は、光電変換部と、前記光電変換部と並列に接続される第１容量と、を有するアバランシェフォトダイオードを備えるフォトセンサの駆動方法であって、バイアス設定期間において、前記アバランシェフォトダイオードと第１電源とを接続することにより、前記アバランシェフォトダイオードのアノードとカソードとの間に前記アバランシェフォトダイオードのブレークダウン電圧より大きい電源電圧を逆バイアスで印加し、露光期間において、前記アバランシェフォトダイオードと前記第１電源との接続を切り離すことにより、前記アバランシェフォトダイオードにおけるアバランシェ増倍現象によって発生した電荷を前記第１容量に蓄積させることで、前記アバランシェ増倍現象を停止させる。
　本開示により、微弱光を高Ｓ／Ｎ、かつ高速で検出するフォトセンサ、イメージセンサ及びフォトセンサの駆動方法が提供される。
図１は、実施の形態に係るフォトセンサの駆動方法の一例を示すフローチャートである。 図２は、実施の形態に係るフォトセンサの回路構成の一例を示す図である。 図３は、図２のＡＰＤの増倍領域における電子及び正孔の挙動を説明するための図である。 図４は、実施の形態に係るフォトセンサの回路構成の別の一例である。 図５は、図４に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。 図６は、実施の形態に係るフォトセンサを構成するＡＰＤのデバイス構成の一例を示す図である。 図７は、実施の形態に係るフォトセンサを構成するＡＰＤのデバイス構成の別の一例を示す図である。 図８は、実施の形態に係るフォトセンサを構成するＡＰＤのデバイス構成の別の一例を示す図である。 図９は、実施の形態に係るフォトセンサを構成するＡＰＤのデバイス構成の別の一例を示す図である。 図１０は、実施の形態に係るフォトセンサを構成するＡＰＤのデバイス構成の別の一例を示す図である。 図１１は、実施の形態に係る、ＡＰＤをアレイ状に配置して構成されるイメージセンサのデバイス構成の一例を示す図である。 図１２は、実施の形態に係るフォトセンサを構成するＡＰＤ、第１トランジスタ及び読み出し回路を含めたデバイス構成の一例を示す図である。 図１３は、実施の形態に係るフォトセンサを構成するＡＰＤ、第１トランジスタ及び読み出し回路を含めたデバイス構成の別の一例を示す図である。 図１４は、図１３に記載のＡＰＤ及び読み出し回路を複数配列して構成されるイメージセンサのデバイス構成の一例を示す図である。 図１５は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。 図１６は、実施の形態のフォトセンサの回路構成の別の一例を示す図である。 図１７は、実施の形態のフォトセンサの回路構成の別の一例を示す図である。 図１８は、図１５～図１７に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。 図１９は、図１５～図１８に示されるフォトセンサを構成するＡＰＤのデバイス構成の一例を示す図である。 図２０は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。 図２１は、図２０に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。 図２２は、図２０に示されるフォトセンサの駆動方法の別の一例を示すタイミングチャートである。 図２３は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。 図２４は、図２３に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。 図２５は、図２３に示されるフォトセンサの駆動方法の別の一例を示すタイミングチャートである。 図２６は、図２３に示されるフォトセンサのデバイス構成の一例を示す図である。 図２７は、図２３に示されるフォトセンサのデバイス構成の別の一例を示す図である。 図２８は、図２３に示されるフォトセンサのデバイス構成の別の一例を示す図である。 図２９は、実施の形態に係るフォトセンサで構成されるイメージセンサを用いて撮像した画像の例を示す図である。 図３０は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。 図３１は、図３０に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。 図３２は、図３０及び図３１に示されるフォトセンサを用いて、光子の検出回数をヒストグラムとして評価した結果を示す図である。 図３３は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。 図３４は、図３３に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。 図３５は、図３３に示されるフォトセンサの駆動方法の別の一例を示すタイミングチャートである。 図３６は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。 図３７は、図３６に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。 図３８は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。 図３９は、図３８に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。 図４０は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。 図４１は、図４０に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。 図４２は、図４０に示されるフォトセンサをアレイ状に配置して構成されるイメージセンサの一例を示す回路図である。 図４３は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。 図４４は、図４３に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。 図４５は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。 図４６は、図４５に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。 図４７は、実施の形態に係るフォトセンサを用いたイメージセンサの構成の一例を示す回路図である。 図４８は、実施の形態に係るフォトセンサあるいはイメージセンサを用いた距離測定システムの一例を示すブロック図である。
　以下、本開示に係るフォトセンサ、イメージセンサ及びフォトセンサの駆動方法の実施の形態について、図面を参照しながら具体的に説明する。実質的に同一の構成に対して同一の符号を付し、説明を省略する場合がある。本開示は以下の実施の形態に限定されない。また、本開示の複数の実施の形態を組合せることも可能である。また、本開示は、以下の実施の形態において、Ｐ型とＮ型とを逆転させた構造を排除するものではない。
　まず、図１～図３を参照しながら、実施の形態に係るフォトセンサの回路構成と駆動方法、及び、ガイガー増倍モード時のフォトセンサの動作を説明する。図１は本実施の形態におけるフォトセンサの駆動方法の一例を示すフローチャートである。本実施の形態では、フォトセンサを構成するＡＰＤの増倍領域に電圧を印可するバイアス設定期間（Ｓ１０）と、ＡＰＤに入射した光を検出する露光期間（Ｓ１１）とを、所定回数、交互に繰り返す。その後に、信号を読み出す（Ｓ１２）。
　図２は実施の形態に係るフォトセンサの回路構成の一例を示す図である。図２に示すように、本実施の形態の回路構成では、フォトセンサは、直列に接続されたＡＰＤ１００１とスイッチ１００４とで構成される。ＡＰＤ１００１は、光電変換部を含む増倍領域１００２、増倍領域１００２と並列に接続された第１容量１００３を有する。ＡＰＤ１００１のアノードは基準電源の電位である電圧ＶＡに設定される。バイアス設定期間において、スイッチ１００４がオンし、ＡＰＤ１００１のカソードが第１電源（図示せず）の電圧である電圧ＶＣに設定され、増倍領域１００２の両端には、ＶＣ－ＶＡの大きさの電源電圧が逆バイアスで印可される。以降、本明細書では、スイッチ１００４をオンにすることで、ＡＰＤ１００１に逆バイアスで電圧を印加する動作を「リセット」と定義する。露光期間には、スイッチ１００４をオフにすることで、第１電源とＡＰＤ１００１とを切り離し、ＡＰＤ１００１の電位を不定にする。ＶＣ－ＶＡの大きさの電圧をブレークダウン電圧ＶＢＤより大きく設定することで、ＡＰＤ１００１をガイガー増倍モードで動作させることができる。以降、本明細書では、ＡＰＤ１００１に逆バイアスで印加される電圧（ＶＣ－ＶＡ）とブレークダウン電圧ＶＢＤとの差を、オーバー電圧Ｖｏｖ（＝ＶＣ－ＶＡ－ＶＢＤ）と定義する。ガイガー増倍モードでは、増倍率は無限大であるので、高いＳ／Ｎ比の信号を得ることができる。図２では、露光期間において、ＡＰＤ１００１のカソード側を第１電源（電圧ＶＣ）から切り離す構成としているが、アノード側を基準電源（電圧ＶＡ）から切り離す構成としてもよく、アノード側、カソード側の両方を切り離す構成としても良い。
　本実施の形態に係るフォトセンサの駆動方法によれば、ガイガー増倍モードでも、大電流が流れることを防止し、素子が破壊されることを防ぐことができる。電子、正孔のインパクトイオン化率はそれぞれ下記の式（１）、（２）によって記述される。
Figure JPOXMLDOC01-appb-M000001
　ただし、αは電子のインパクトイオン化率、α０は定数、ａ０は定数、Ｅは電界強度、βは正孔のインパクトイオン化率、β０は定数、ｂ０は定数である。また、インパクトイオン化率は単位走行距離あたりにインパクトイオン化が起こる確率である。式（１）、（２）によると、電界が低下することで、インパクトイオン化率が低下する。アバランシェ増倍により発生した電荷は第１容量１００３に蓄積され、第１容量１００３に蓄積された電荷は下記の式（３）に従い、増倍領域１００２の両端に印加される電圧を低下させる。
Figure JPOXMLDOC01-appb-M000002
　ただし、ΔＶは増倍領域１００２の両端に印加される電圧の変化量、Ｑはアバランシェ増倍により発生する電荷量、Ｃは第１容量１００３の容量値である。増倍領域１００２中での電子の速度をｖｅ，空乏層中での正孔の速度をｖｈとすると、平均して、電子は時間ｔ０ｅ＝ｖｅ・αに一回インパクトイオン化を起こし、正孔は時間ｔ０ｈ＝ｖｈ・βに一回インパクトイオン化を起こす。また、増倍領域１００２の幅をＷとすると、電子は時間ｔ１ｅ＝Ｗ／ｖｅの間に増倍領域１００２を通過し、正孔は時間ｔ１ｈ＝Ｗ／ｖｈの間に増倍領域１００２を通過する。増倍領域１００２を通過した電子は第１容量１００３に蓄積され、増倍領域１００２を通過した正孔はＶＡ電源に排出される。上記の関係をモデル化したのが下記の微分方程式である式（４）、式（５）、式（６）、式（７）である。
Figure JPOXMLDOC01-appb-M000003
　ただし、ｔは時刻、Ｎｅｄは増倍領域１００２内の電子数、Ｎｈｄは増倍領域１００２内の正孔数、Ｎｅｃは増倍領域１００２を通過し、第１容量１００３に蓄積された電子数である。
　ここで、図３を参照しながら、上記微分方程式（式（４）～（７））の解析結果を説明する。図３は、図２のＡＰＤ１００１の増倍領域１００２における電子及び正孔の挙動を説明するための図である。計算は、理想的なＰＩＮ接合のＡＰＤを仮定し、電界強度は増倍領域１００２内で一定としている。計算に用いたパラメータは、次の通りである。つまり、増倍領域１００２の幅Ｗ＝０．５μｍ、ブレークダウン電圧ＶＢＤ＝１８．９Ｖ、容量値Ｃ＝６ｆＦ、増倍領域１００２に印加する初期電圧ＶＣ－ＶＡ＝２０Ｖ、オーバー電圧Ｖｏｖ＝１．１Ｖ、電子と正孔の速度は飽和速度、増倍領域１００２に発生する電子数は１、電子が発生する時刻はｔ＝０等である。図３の（ａ）は電子のインパクトイオン化率α、及び正孔のインパクトイオン化率βの時間変化、図３の（ｂ）はＮｅｄ，Ｎｈｄ，Ｎｅｃの時間変化、図３の（ｃ）は電子の増倍領域１００２に印加される逆バイアスＶＣ－ＶＡの時間変化を示す図である。図３の（ａ）に示す通り、ｔ＝０ｓでは、α及びβの値が大きく、図３の（ｂ）に示す通り、アバランシェ増倍により、増倍領域１００２内の電子数Ｎｃｄと正孔数Ｎｈｄ、及び第１容量１００３に蓄積される電子数Ｎｅｃが時間とともに増加する。Ｎｅｄ，Ｎｈｄ、Ｎｅｃの増加に伴い、式（７）に従い、図３の（ｃ）に示す通り、ＶＣ－ＶＡが低下し、ＶＣ－ＶＡが低下することにより、図３の（ａ）の通り、α、βが低下する。α、βが低下することでインパクトイオン化が発生しにくくなり、図３の（ｂ）に示す通り、増倍領域１００２内の電子数Ｎｃｄと正孔数Ｎｈｄが減少する。アバランシェ増倍が開始してからおよそ２００ｐｓ後には増倍領域内の電子及び正孔はなくなり、アバランシェ増倍が停止する。この時、図３の（ｃ）に示す通り、ＶＣ－ＶＡは１７．９Ｖで、電圧振幅は２．１Ｖである。この電圧振幅２．１Ｖは、オーバー電圧Ｖｏｖ＝１．１Ｖとオーバーシュート１．０Ｖの和で、オーバー電圧と依存関係がある。特に、オーバー電圧が小さい時には、オーバーシュート成分も小さく、電圧振幅はオーバー電圧にほとんど一致する。このため、複数のＡＰＤのアレイで構成されるイメージセンサでは、隣接するＡＰＤ間や、ＡＰＤと他の素子との間を分離するポテンシャル障壁はオーバー電圧以上であることが好ましい。この時に発生する電子数はおよそ８００００個で、発生期間はおよそ１００ｐｓなので、電流値に換算すると、０．１ｍＡ程度と小さく、素子が破壊に至ることは無い。このように、本実施の形態に係るフォトセンサを用いることによって、ＡＰＤ１００１の増倍領域１００２で発生した電荷が、第１容量１００３に蓄積され、自己整合的にアバランシェ増倍が停止する。以降、本明細書では、第１容量１００３による自己整合的なアバランシェ増倍の停止機構を「容量クエンチング」と呼ぶ。容量クエンチングにより、素子が破壊されることなく、光子１個から数ボルトの大振幅の信号を得ることができ、高Ｓ／Ｎで光子を検出することができる。
　特許文献１、特許文献３では、ＡＰＤに直列に接続された抵抗に流れる電流によって、電圧降下を起こし、ＡＰＤの増倍領域に印加される電圧を低下させ、アバランシェ増倍を停止させる機構が提案されている。しかし、この構成では、大電流を防ぐにはＡＰＤに接続する抵抗の値を大きくする必要がある。しかしながら、抵抗の値を大きくすると、ＡＰＤの電圧をリセットするまでの時間が長くなるというトレードオフの関係があり、高速性が要求される用途には適さない。
　一方、本実施の形態で示す容量クエンチングによれば、アバランシェ増倍が発生しても、容量に蓄積された電荷によって電圧降下が起こり、大電流が流れる前にアバランシェ増倍が停止するため、大電流が流れる懸念がない。また、ＡＰＤ１００１をリセットする際には、スイッチ１００４をオンすることで、第１電源（電圧ＶＣ）とＡＰＤ１００１とは低抵抗で接続されるため、短時間でリセットを完了することができる。このように、本実施の形態で提供される容量クエンチングの駆動方法を用いることで、従来の特許文献の課題である大電流とリセット遅延とのトレードオフを解消することができる。
　容量クエンチングでは、第１容量１００３に一度電荷を蓄積し、蓄積した電荷を信号として読み出す。このため、容量クエンチングを用いたＡＰＤ１００１はＣＭＯＳセンサの画素回路に組み込むことが可能である。ＣＭＯＳセンサの画素回路にＡＰＤ１００１を組み込むことで、第１容量１００３に蓄積された電荷による信号を、画素回路で増幅して出力できるため、ＡＰＤ１００１に印加する逆バイアスを低くし、電荷をアバランシェ増倍させずに出力するノーマルモードの駆動方法を追加ことで、入射光量に対応するアナログ信号を高いＳ／Ｎで出力することができる。つまり、入射光量が低い場合には、ガイガー増倍モードでの容量クエンチングを用い、一方、入射光量が比較的高い場合には、ノーマルモードを用いることで、広いダイナミックレンジを実現することができる。
　次に、図４及び図５を参照しながら、本実施の形態に係るフォトセンサの回路構成及び駆動方法を説明する。
　図４は本実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。図２に示されるフォトセンサにおいて、第１容量１００３はＡＰＤ１００１自体の容量（ＡＰＤ容量１１０１）で構成され、スイッチ１００４は、ＡＰＤ１００１と第１電源（電圧ＶＣ）との間に接続される第１リセットトランジスタの一例である第１トランジスタ１２０１によって実現されている。ＡＰＤ容量１１０１は、増倍領域１００２の接合容量及びＡＰＤ１００１の寄生容量などである。この場合、第１トランジスタ１２０１のゲートはＲＳＴ端子に接続され、ＲＳＴ端子の電圧によって、第１トランジスタ１２０１のオンとオフが制御される。図４に示した回路は、第１トランジスタ１２０１として、Ｎ型トランジスタを用いた場合を示している。第１トランジスタ１２０１は、ＲＳＴ端子の電圧が高い時にはオン、ＲＳＴ端子の電圧が低い時にはオフとなる。以降、本明細書では、トランジスタをオンするゲート電圧をハイバイアス、トランジスタをオフするゲート電圧をローバイアスと定義する。典型的に、ハイバイアスはトランジスタのゲート閾値電圧Ｖｔｈ以上で、ローバイアスはトランジスタのゲート閾値電圧Ｖｔｈ以下である。また、図４に示されるフォトセンサは、ＡＰＤ１００１のカソード側の電圧Ｖｏｕｔを読み出す読み出し回路１００５を備えている。読み出し回路１００５は、配線のみで構成しても良く、ソースフォロワ回路や、インバータ回路などを用いても良い。また、ＡＰＤ１００１の電圧振幅はオーバー電圧Ｖｏｖ以上となるので、読み出し回路１００５及びトランジスタの耐圧はオーバー電圧Ｖｏｖ以上であることが望ましい。また、第１容量１００３には、読み出し回路１００の入力容量が含まれてもよい。
　図５は図４に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。ここでは、図４におけるＲＳＴ端子のバイアス電圧（図中の「ＲＳＴ」）、及び、ＡＰＤ１００１のカソード側の電圧Ｖｏｕｔが示されている。バイアス設定期間には、ＲＳＴ端子の電圧がハイバイアスに設定されるので、図４の第１トランジスタ１２０１がオンとなり、ＡＰＤ１００１の両端はＶＣ－ＶＡの電圧に設定される。露光期間には、ＲＳＴ端子の電圧がローバイアスに設定されるので、第１トランジスタ１２０１がオフとなり、ＡＰＤ１００１は第１電源（電圧ＶＣ）から切り離される。図５中のＨ、Ｌの記号はそれぞれハイバイアス、ローバイアスを意味し、以降の図でも同様である。露光期間にＡＰＤ１００１に光子（図中のｈν）が入射すると、光電変換により発生した電荷、及びアバランシェ増倍により発生した電荷により、ＡＰＤ１００１のカソード側の電圧が変化する。前述の通り、容量クエンチングにより、ＡＰＤ１００１のカソード側の電圧Ｖｏｕｔの変化分はオーバー電圧程度である。図５中に明示していないが、Ｖｏｕｔ端子のハイバイアスとローバイアスとの電圧差はオーバー電圧程度である。これにより、光子１個による信号を数百ｍＶ～数ボルトの大振幅の信号として検出することができ、ＡＰＤ１００１に入射した光子数を高いＳ／Ｎでカウントすることができる。
　次に、図６～図１３を参照しながら、本実施の形態に係るフォトセンサを構成するＡＰＤ１００１のデバイス構成について説明する。なお、図６の（ａ）～図１３の（ａ）は平面視における本実施形態に係るフォトセンサの配置を明確に示すため、一部透視図とし、一部配線層は省略している。なお、本明細書において、「平面視」とは、光電変換部の受光面の法線方向からフォトセンサを見ることを指す。また、以降、本明細書において「上」、「浅い」は断面図における半導体基板２００１の表面側を指し、「下」、「深い」は断面図における半導体基板２００１の裏面側を指す。また、本明細書中での電圧の値は、グラウンドを基準として記載している。
　図６は、本実施の形態に係るフォトセンサを構成するＡＰＤ１００１のデバイス構成の一例を示す図である。図６の（ａ）はＡＰＤ１００１の平面図、図６の（ｂ）は図６の（ａ）のＸ－Ｘ’における断面図、図６の（ｃ）は図６の（ｂ）におけるＡ－Ａ’断面のポテンシャルを示した図である。ＡＰＤ１００１は、図６の（ｂ）に示されるように、半導体基板２００１及び配線層２００２を備える。半導体基板２００１は、第１主面Ｓ１及び第２主面Ｓ２を有する。半導体基板２００１内には、第１導電型を有する第１半導体層２１０１、第１導電型と逆の極性である第２導電型を有する第２半導体層２１０２、第１半導体層２１０１と第２半導体層２１０２との間に配置され、第１導電型又は第２導電型を有する第３半導体層２１０３、第３半導体層２１０３が配置された領域を除く第１半導体層２１０１の平面視での周囲に配置された第２導電型を有する第４半導体層２１０４が形成されている。また、配線層２００２内には、第１半導体層２１０１に接続された第１電極２３０１が形成されている。第２半導体層２１０２には、第２電極２３０２が接続されている。第１半導体層２１０１の一部と、第２半導体層２１０２の一部と、第３半導体層２１０３とは光電変換部２２０１を形成する。第１導電型をＮ型、第２導電型をＰ型とした場合には、バイアス設定期間に、第１電極２３０１を介して第１半導体層２１０１に接続されたスイッチ１００４（図６には図示せず）がオンし、第１半導体層２１０１は電圧ＶＣに設定され、第２半導体層２１０２は電圧ＶＡに設定され、第１半導体層２１０１の一部と、第２半導体層２１０２の一部と、第３半導体層２１０３とに電界が発生し、光子（図６の（ｂ）中のｈν）の入射によって光電変換された電子及び正孔をアバランシェ増倍させる増倍領域２２０２が形成される。図６では、光電変換部２２０１と増倍領域２２０２とは同じ領域である。図６の（ｃ）に示した通り、増倍領域２２０２は第４半導体層２１０４のポテンシャルによって、他の素子と電気的に分離される。特に、ガイガー増倍モードでは、一つの光子からオーバー電圧程度の電圧振幅が発生するので、デバイス内で隣接するフォトセンサへ電荷の漏れ出しが発生しないように、ポテンシャル障壁Ｖｓｅｐａがオーバー電圧Ｖｏｖより大きくなっていることを特徴としている。
　なお、図６では、第１導電型をＮ型、第２導電型をＰ型としたが、逆の構成としてもよい。また、図６では、第１半導体層２１０１と第４半導体層２１０４の深さ（つまり、厚み）は同じとしているが、第１半導体層２１０１と第４半導体層２１０４の深さ（つまり、厚み）の関係については、同一に限定されない。
　特許文献１、３のように、ＡＰＤに直列に接続した抵抗に流れる電流によって、電圧降下を起こす構成では、ＡＰＤ外部の抵抗素子に流れる電荷量によって、発生する電荷量を制御するため、ＡＰＤ内部の素子分離用のポテンシャル障壁は課題となりにくい。一方、本実施の形態に係るフォトセンサの駆動方法では、ＡＰＤ１００１内の接合容量にアバランシェ増倍で発生した電荷が蓄積されるため、接合部のポテンシャル障壁がアバランシェ増倍による電圧振幅に対して十分大きいことが必要となる。この点で、本実施の形態は特許文献１、３と明確に異なる。
　特許文献４は、アバランシェ増倍した電荷をＡＰＤに接続された容量に蓄積する構成をとっているが、本実施の形態で記載してきたような、ガイガー増倍モードで容量クエンチングを用いて光子を検出するために必要な回路構成、デバイス構成、駆動方法については触れておらず、特許文献４の発明をガイガー増倍モードでのフォトセンサの駆動方法として利用することは困難である。この点で、本実施の形態は特許文献４と明確に異なる。
　次に、図７を参照しながら、本実施の形態に係るフォトセンサを構成するＡＰＤ１００１のデバイス構成の別の一例について説明する。図７の（ａ）はＡＰＤ１００１の平面図、図７の（ｂ）は図７の（ａ）のＸ－Ｘ’における断面図、図７の（ｃ）は図７の（ｂ）におけるＡ－Ａ’断面のポテンシャルを示した図である。図６の構成に対して、さらに第２導電型の第５半導体層２１０５が備えられ、増倍領域２２０２と、光電変換部２２０１とが積層される。この場合、高電界が発生する増倍領域２２０２が半導体基板２００１の浅い領域に限定されるので、ブレークダウン電圧ＶＢＤを低下できる利点がある。
　次に、図８を参照しながら、本実施の形態に係るフォトセンサを構成するＡＰＤ１００１のデバイス構成の別の一例について説明する。図８の（ａ）はＡＰＤ１００１の平面図、図８の（ｂ）は図８の（ａ）のＸ－Ｘ’における断面図、図８の（ｃ）は図８の（ｂ）におけるＡ－Ａ’断面のポテンシャルを示した図である。図８では、図７の構成に加え、第４半導体層２１０４の平面視での周囲に第２導電型の第６半導体層２１０６が備えられている。また、第２電極２３０２は配線層２００２内に形成され、第６半導体層２１０６に接続されている。第２電極２３０２と、第６半導体層２１０６とを介して、第２半導体層２１０２、第３半導体層２１０３、第４半導体層２１０４、及び、第５半導体層２１０５は、電圧ＶＡに設定される。これにより、隣接するフォトセンサとの間のポテンシャル障壁が大きくなり、電荷の漏れ出しをより低減できる。また、図８では、第１半導体層２１０１と第４半導体層２１０４と第６半導体層２１０６の深さ（つまり、厚み）は同じとしているが、第１半導体層２１０１と第４半導体層２１０４と第６半導体層２１０６の深さ（つまり、厚み）の関係については、同一に限定されない。
　次に、図９を参照しながら、本実施の形態に係るフォトセンサを構成するＡＰＤ１００１のデバイス構成の別の一例について説明する。図９の（ａ）はＡＰＤ１００１の平面図、図９の（ｂ）は図９の（ａ）のＸ－Ｘ’における断面図、図９の（ｃ）は図９の（ｂ）におけるＡ－Ａ’断面のポテンシャルを示した図である。図９のデバイス構成は、図７の構成に加え、第４半導体層２１０４の平面視での周囲に絶縁体層である第７半導体層２１０７が備えられている。これにより、隣接するフォトセンサとの間のポテンシャル障壁が大きくなり、電荷の漏れ出しをより低減できる。また、図９では、第１半導体層２１０１と第４半導体層２１０４と第７半導体層２１０７の深さ（つまり、厚み）が同じように描画しているが、第１半導体層２１０１と第４半導体層２１０４と第７半導体層２１０７の深さ（つまり、厚み）の関係については、同一に限定されない。特に、第７半導体層２１０７が第１半導体層２１０１と第４半導体層２１０４に比べて深く（つまり、厚く）することで、分離障壁を大きくすることができる。
　次に、図１０を参照しながら、本実施の形態に係るフォトセンサを構成するＡＰＤ１００１のデバイス構成の別の一例について説明する。図１０の（ａ）はＡＰＤ１００１の平面図、図１０の（ｂ）は図１０の（ａ）のＸ－Ｘ’における断面図、図１０の（ｃ）は図１０の（ｂ）におけるＡ－Ａ’断面のポテンシャルを示した図である。図１０のデバイス構成は、図９の構成に加え、第７半導体層２１０７内に反射板２１０８が備えられている。これにより、隣接するフォトセンサ間での光学的クロストークを防ぐことができ、混色を低減できる。特に、アバランシェ増倍時には電荷どうしの散乱の際に、光子が発生する場合があり、発生した光子を介して周辺の画素に影響を与える場合があるが、反射板２１０８を備えることで、これを防ぐことができる。
　なお、図８～図１０のデバイス構成は、図７の構成をもとにしたが、図６の構成をもとにしていても良く、隣接するフォトセンサの間がオーバー電圧Ｖｏｖ以上の分離ポテンシャルで分離されていればよい。
　次に、図１１を参照しながら、本実施の形態に係る、ＡＰＤ１００１をアレイ状に配置して構成されるイメージセンサのデバイス構成の一例について説明する。図１１の（ａ）はイメージセンサの平面図、図１１の（ｂ）は図１１の（ａ）のＸ－Ｘ’における断面図、図１１の（ｃ）は図１１の（ｂ）におけるＡ－Ａ’断面のポテンシャルを示した図である。図１１では、図７のＡＰＤ１００１を複数アレイ状に配置し、第４半導体層２１０４によって、隣接するＡＰＤとの間で第１半導体層２１０１を分離した構成が図示されている。特に、第４半導体層２１０４が完全に空乏化される。この場合、ポテンシャル障壁Ｖｓｅｐａは第１半導体層２１０１の不純物濃度、第４半導体層２１０４の不純物濃度、第４半導体層２１０４の領域幅によって制御することができ、ポテンシャル障壁Ｖｓｅｐａはオーバー電圧Ｖｏｖよりも大きくしている。第４半導体層２１０４を完全に空乏化することで、第１半導体層２１０１と第４半導体層２１０４の間での横方向の電界を低減することができ、横方向でのブレークダウンが発生しにくくなる。これにより、増倍領域２２０２を短い間隔でアレイ状に配置することができ、微細化に有利である。
　次に、図１２を参照しながら、本実施の形態に係るフォトセンサを構成するＡＰＤ１００１、第１トランジスタ１２０１、及び読み出し回路１００５を含めたデバイス構成の一例について説明する。図１２の（ａ）はＡＰＤ１００１、及び第１トランジスタ１２０１、及び読み出し回路１００５の平面図、図１２の（ｂ）は図１２の（ａ）のＸ－Ｘ’における断面図、図１２の（ｃ）は図１２の（ｂ）におけるＡ－Ａ’断面のポテンシャルを示した図である。図１２のデバイス構成は、図９の構成に加え、第１トランジスタ１２０１のゲートに接続され、電圧によって第１トランジスタ１２０１のオンとオフを切り替えるための第３電極２３０３、第１トランジスタ１２０１のドレインに接続され、第１トランジスタ１２０１のドレインを電圧ＶＣに固定するための第４電極２３０４、第１電極２３０１を介して、ＡＰＤ１００１に接続され、ＡＰＤ１００１のカソード電圧を読み出すための第５電極２３０５、リセット用の第１トランジスタ１２０１のウェル領域である第１ウェル２４０１が備えられている。図１２では、読み出し回路１００５は第５電極２３０５であり、ＡＰＤ１００１で発生した電荷あるいは電圧変動を直接読み出すためのものである。この場合、図１２の（ｃ）の通り、第１半導体層２１０１と第１ウェル２４０１は第４半導体層２１０４により分離される。第４半導体層２１０４は完全に空乏化することが望ましく、分離のポテンシャル障壁はＶｓｅｐａである。ポテンシャル障壁Ｖｓｅｐａはオーバー電圧Ｖｏｖよりも大きくする必要がある。これにより、ＡＰＤ１００１と第１ウェル２４０１とは分離され、ＡＰＤ１００１においてアバランシェ増倍により発生した電荷が第１ウェル２４０１を介して読み出し回路１００５に流出することが抑制される。図１２では、隣接する第１半導体層２１０１同士の間の分離障壁と、第１半導体層２１０１と第１ウェル２４０１との間の分離障壁は同一に記載しているが、必ずしも同一である必要はない。また、ポテンシャル障壁の大きさは、第４半導体層２１０４内において、位置によって変化しても良い。ここで、第１ウェル２４０１の耐圧は増倍領域２２０２の耐圧よりも高くことが望ましい。これにより、第１ウェル２４０１においてアバランシェ降伏やツェナー降伏などによる過剰な電流が流れることを防ぎ、第１トランジスタ１２０１、及び読み出し回路１００５の電位を固定でき、基板裏面の電圧に依存せず、読み出し回路１００５の特性を保持できる。
　次に、図１３を参照しながら、本実施の形態に係るフォトセンサ構成するＡＰＤ１００１、第１トランジスタ１２０１、及び読み出し回路１００５を含めたデバイス構成の別の一例について説明する。図１３の（ａ）はＡＰＤ１００１、及び第１トランジスタ１２０１、及び読み出し回路１００５の平面図、図１３の（ｂ）は図１３の（ａ）のＸ－Ｘ’における断面図、図１３の（ｃ）は図１３の（ｂ）におけるＡ－Ａ’断面のポテンシャルを示した図である。図１３では、図１２の構成において、第１ウェル２４０１が、第２導電型の第２ウェル２４０２、第１導電型の第３ウェル２４０３によって構成され、第１トランジスタ１２０１の導電型は第１導電型となる。この場合、第２ウェル２４０２と第２半導体層２１０２とが第３ウェル２４０３によって分離されるため、第２ウェル２４０２の電位を自由に設定でき、安定して第１トランジスタ１２０１を動作させることができる。
　図１４は、図１３に示されるＡＰＤ１００１及び読み出し回路１００５を複数配列して構成されるイメージセンサのデバイス構成の一例を示す図である。図１４の（ａ）はＡＰＤ１００１、及び読み出し回路１００５を複数配列して構成されるイメージセンサの平面図、図１４の（ｂ）は図１４の（ａ）のＸ－Ｘ’断面におけるポテンシャルを示した図である。なお、図１４の（ａ）では、１つのＡＰＤ１００１に対し、１つの読み出し回路１００５を備える例を示したが、複数のＡＰＤ１００１によって、１つの読み出し回路１００５を共有する構成としても良い。図１４では、隣接する第１半導体層２１０１同士の間の分離幅より、第１半導体層２１０１と第１ウェル２４０１との間の分離幅を短く記載しているが、隣接する第１半導体層２１０１同士の間の分離幅と、第１半導体層２１０１と第１ウェル２４０１との間の分離幅は同一であっても良く、隣接する第１半導体層２１０１同士の間の分離幅より、第１半導体層２１０１と第１ウェル２４０１との間の分離幅を長くても良い。
　次に、図１５～図１８を参照しながら、本実施の形態に係るフォトセンサの回路構成及び駆動方法の別の一例について説明する。
　図１５は本実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。図４の構成に加え、読み出し回路１００５は、第２トランジスタ１２０２、第３トランジスタ１２０３を備え、第２トランジスタ１２０２はＡＰＤ１００１のカソードがゲート電極に接続される。第３トランジスタ１２０３は第２トランジスタ１２０２と直列に接続され、第３トランジスタ１２０３のゲートはＳＥＬ端子に接続され、ＳＥＬ端子の電圧によって、第３トランジスタ１２０３のオンとオフが制御される。これにより、第３トランジスタ１２０３をオンとしたＡＰＤの信号を選択的に読み出すことができる。本実施の形態の回路をアレイ状に配置してイメージセンサを構成することで、オンとする第３トランジスタ１２０３を順次変更しながら、Ｖｏｕｔをサンプリングすることで、ＡＰＤからの信号を画像に変換することができる。
　図１６は本実施の形態のフォトセンサの回路構成の別の一例を示す図である。図１５の構成に加え、第１容量１００３は、増倍領域１００２に接続された寄生容量１１０２を含む。寄生容量１１０２は、典型的には、増倍領域１００２に接続されたコンタクトの接合容量、金属配線と基板間の容量、金属配線間の容量、第２トランジスタ１２０２のゲート容量、ゲートフリンジ容量、第１トランジスタ１２０１のソース容量などを含むが、これらには限定されない。また、図１６では、寄生容量１１０２の端の内、ＡＰＤと接続されていない端は、グラウンドに接続されているが、必ずしもグラウンドと接続する必要はない。これにより、クエンチングに係る容量の容量値を調整し、発生する電荷の量を制御することができる。
　図１７は本実施の形態のフォトセンサの回路構成の別の一例を示す図である。図１６の構成に加え、第１容量１００３は、増倍領域１００２に配線で接続されたＰＮ接合１３０１の接合容量１１０３を含む。ＰＮ接合１３０１は第１トランジスタ１２０１のソース又はドレインとウェルとの接合などである。これにより、クエンチングに係る容量の容量値をさらに調整することができる。また、増倍領域で発生した電荷を、ＰＮ接合１３０１を介して、グラウンドに排出することが可能となる。この場合、カソード電圧ＶＣは正の電圧であることが望ましい。
　図１５～図１７の回路構成とすることで、増倍領域１００２を、信号線やパッドから切り離すことができ、第１容量１００３の容量値を低減し、アバランシェ増倍により発生する電荷量を低減することができる。これにより、消費電力を低減し、読み出し回路を高速化することができる。
　図１８は、図１５～図１７に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。ここでは、図５の電圧に加えて、図１５～図１７におけるＳＥＬ端子のバイアス電圧（図中の「ＳＥＬ」）が示されている。図５の駆動に加えて、露光期間にＳＥＬ端子に印加する電圧を高くすることで、ＡＰＤ１００１のカソード側の電圧をＶｏｕｔ端子に出力することができる。これにより、電圧を出力するＡＰＤ１００１を選択することができ、選択したＡＰＤ１００１の出力を座標ごとに出力することで、検出した光子の分布を画像として出力することができる。
　次に、図１９を参照しながら、図１５～図１８に示されるフォトセンサを構成するＡＰＤ１００１のデバイス構成について説明する。なお、図示の煩雑さを防ぐため、第４電極２３０４及び、第２トランジスタ１２０２のドレイン電源の配線は一部省略している。図１９の（ａ）はＡＰＤ１００１、及び第１トランジスタ１２０１、及び読み出し回路１００５の平面図、図１９の（ｂ）は図１９の（ａ）のＸ－Ｘ’における断面図、図１９の（ｃ）は図１９の（ｂ）におけるＡ－Ａ’断面のポテンシャルを示した図である。
　図１９のデバイス構成は、図１３の構成に加え、読み出し回路１００５として、第２トランジスタ１２０２、第３トランジスタ１２０３を備える。第１電極２３０１を介して、ＡＰＤ１００１の第１半導体層２１０１は第１トランジスタ１２０１のソース、及び第２トランジスタ１２０２のゲートに接続される。また、第３トランジスタのゲートは第６電極２３０６に接続され、第６電極２３０６を介して電圧が与えられ、信号を読み出すＡＰＤ１００１が選択され、第５電極２３０５を介して、信号が読み出される。
　次に、図２０～図２２を参照しながら、本実施の形態に係るフォトセンサの回路構成及び回路駆動方法の別の一例について説明する。
　図２０は、本実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。この回路構成は、図１７の回路構成に加えて、ＡＰＤ１００１（より詳しくは、増倍領域１００２）と第２電源（電圧ＶＣ２）との間に接続され、ゲート電極をＯＶＦ配線に接続された第２リセットトランジスタの一例である第４トランジスタ１２０４を備える。図２１、図２２は図２０に示しされるフォトセンサの駆動方法の一例を示すタイミングチャートである。図２１、図２２では、図１８の電圧に加えて、ＯＶＦ配線のバイアス電圧（図中の「ＯＶＦ」）が示されている。図２１では、バイアス設定期間にＲＳＴ端子をハイバイアスに設定し、ＡＰＤ１００１をリセットする。露光期間には、ＲＳＴ端子はローバイアス、ＯＶＦ配線はＲＳＴ端子のローバイアスとハイバイアスの中間値に設定する。これにより、ＡＰＤ１００１で発生した過剰電荷は第４トランジスタ１２０４を介して排出される。図２２では、バイアス設定期間１とバイアス設定期間２を交互に繰り返す駆動方法を示している。バイアス設定期間１では、第１トランジスタ１２０１を介してＡＰＤ１００１をリセットし、バイアス設定期間２では、第４トランジスタ１２０４を介してＡＰＤ１００１をリセットする。これにより、異なるバイアス設定期間で、異なる電圧にＡＰＤ１００１が設定され、発生する電荷量を変調することができる。
　なお、全てのバイアス設定期間で第４トランジスタ１２０４を介してリセットする駆動方法を用いても良い。また、露光期間に第４トランジスタ１２０４をローバイアスあるいはハイバイアスに設定する駆動方法も本実施の形態に含まれる。また、本回路構成では、第１容量１００３には、第４トランジスタ１２０４のソース又はドレインの接合容量が含まれてもよい。
　次に、図２３～図２９を参照しながら、本実施の形態に係るフォトセンサの回路構成、駆動方法及びデバイス構成の別の一例について説明する。
　図２３は、本実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。この回路構成は、図２０の回路構成に加え、ＡＰＤ１００１と第１トランジスタ１２０１及び読み出し回路１００５との間に接続される転送トランジスタの一例である第５トランジスタ１２０５、第５トランジスタ１２０５を介して増倍領域１００２に接続された第２容量１００６を備える。第２容量１００６は、第５トランジスタ１２０５のドレイン容量、第１トランジスタ１２０１のソース容量、第２トランジスタ１２０２のゲート容量、ゲートフリンジ容量、配線容量、ＭＩＭ容量などを含む。なお、第１容量１００３には、第５トランジスタ１２０５のソース又はドレインの接合容量が含まれてもよい。
　図２４は図２３に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。ここでは、図１８の電圧に加えて、ＴＧ端子のバイアス電圧、ＳＥＬ端子のバイアス電圧、電圧Ｖａｐｄ、及び、電圧Ｖｆｄが示されている。電圧Ｖａｐｄ、電圧Ｖｆｄは図２３中に記載したノードのバイアスであり、それぞれＡＰＤ１００１のカソード側の電圧、第２容量１００６の読み出し回路１００５側の電圧に対応する。バイアス設定期間では、ＴＧ端子及びＲＳＴ端子をハイバイアスに設定し、ＡＰＤ１００１をリセットする。これにより、電圧Ｖａｐｄ及び、電圧Ｖｆｄは電圧ＶＣに設定される。露光期間ではＴＧ端子をハイバイアスに設定し、ＲＳＴ端子をローバイアスに設定する。これにより、電圧Ｖａｐｄ及び電圧Ｖｆｄは、第１電源（電圧ＶＣ）から切り離された電圧となり、ＡＰＤ１００１は容量クエンチングを起こす。この時、式（７）の容量値Ｃは第１容量１００３と第２容量１００６との和となる。これにより、第１容量１００３だけの場合に比べ、アバランシェ増倍により発生する電荷量を多くすることができ、Ｓ／Ｎを高めることができる。
　図２５は図２３に示されるフォトセンサの駆動方法の別の一例を示すタイミングチャートである。ここでは、図２４と同じ箇所の電圧が示されている。この場合、バイアス設定期間と、露光期間と、転送期間を交互に繰り返す。バイアス設定期間では、ＴＧ端子及びＲＳＴ端子をハイバイアスに設定し、ＡＰＤ１００１をリセットする。これにより、Ｖａｐｄ及び、Ｖｆｄは電圧ＶＣに設定される。露光期間ではＴＧ端子及びＲＳＴ端子をローバイアスに設定する。これにより、ＡＰＤ１００１は第１電源（電圧ＶＣ）から切り離され、ＡＰＤ１００１は容量クエンチングを起こす。この時、式（７）の容量値Ｃは第１容量１００３のみである。転送期間ではＴＧ端子をハイバイアスに設定し、ＲＳＴ端子をローバイアスに設定する。これにより、ＡＰＤ１００１で発生し、第１容量１００３に蓄積された電荷は第２容量１００６に転送され、読み出し回路１００５を介して読み出される。
　なお、図２５は第１容量１００３で発生した電荷を容量分配により転送する場合を示しているが、第１容量１００３で発生した電荷を容量分配することなくすべて転送する完全転送であっても良い。アバランシェ増倍により発生した電荷を容量分配で転送する場合には、アバランシェ増倍の際に発生する電圧振幅のノイズが第１容量１００３と第２容量１００６とに分配されるため、振幅のばらつきを低減することができる。一方、アバランシェ増倍により発生した電荷を完全転送で転送する場合には、第１容量１００３の容量値と第２容量１００６の容量値の比だけ電圧振幅を増幅することができ、Ｓ／Ｎを高めることができる。
　図２６は、図２３に示されるフォトセンサのデバイス構成の一例を示す図である。図２６の（ａ）はＡＰＤ１００１、及び第１トランジスタ１２０１、及び読み出し回路１００５の平面図、図２６の（ｂ）は図２６の（ａ）のＸ－Ｘ’における断面図である。図２６のデバイス構成は、図１９のデバイス構造に加えて、第５トランジスタ１２０５、第５トランジスタ１２０５と第２トランジスタ１２０２のゲートとを接続する電極である第７電極２３０７、第５トランジスタ１２０５のゲート電極である第８電極２３０８を備える。第５トランジスタ１２０５はＡＰＤ１００１から第１電極２３０１を介して接続され、第５トランジスタ１２０５は第７電極２３０７を介して第２トランジスタ１２０２のゲートに接続される。第５トランジスタ１２０５のゲートは第８電極２３０８を介して電圧を与えられ、オンとオフが切り替えられる。
　図２７は、図２３に示されるフォトセンサのデバイス構成の別の一例を示す図である。図２７の（ａ）はＡＰＤ１００１、及び第１トランジスタ１２０１、及び読み出し回路１００５の平面図、図２７の（ｂ）は図２７の（ａ）のＸ－Ｘ’における断面図である。図２７の構成では、図２６の構成において、ＡＰＤ１００１に接続された第１電極２３０１は、第５トランジスタ１２０５に含まれ、第５トランジスタ１２０５のソースがＡＰＤ１００１の第１半導体層２１０１となる。これにより、ＡＰＤ１００１に接続される配線の容量をなくすことができる。
　図２８は、図２３に示されるフォトセンサのデバイス構成の別の一例を示す図である。図２８の（ａ）はＡＰＤ１００１、及び第１トランジスタ１２０１、及び読み出し回路１００５の平面図、図２８の（ｂ）は図２８の（ａ）のＸ－Ｘ’における断面図である。図２８のデバイス構成は、図２７の構成に加え、第１半導体層２１０１の第１主面Ｓ１側に第２導電型の第９半導体層２１０９を備える。これにより、ＡＰＤ１００１の第１半導体層２１０１はデバイス内部に埋め込まれ、発生する暗電流量を低減することができる。
　図２９は本実施の形態のフォトセンサで構成されるイメージセンサを用いて撮像した画像の例を示す図である。撮像は画面内の明るい領域で、一画素につき数光子が入射する環境下で行った。図２９の（ａ）に示す通り、増倍領域１００２の両端に印加される逆バイアスの電圧（ＶＣ－ＶＡ）がブレークダウン電圧以下の場合には、被写体を確認するのは困難であるが、図２９の（ｂ）に示す通り、増倍領域１００２の両端に印加される逆バイアスの電圧（ＶＣ－ＶＡ）がブレークダウン電圧以上の場合には、被写体が明瞭に確認できる。図２９の（ｂ）に示す通り、光子を検出した画素の出力は大きく、光子を検出していない画素の出力は小さく、明瞭に二分される。
　特に、光子を検出した画素での電圧振幅は平均２Ｖで、２．５Ｖを超過することは無く、ブルーミングは発生しなかった。これは、容量クエンチングにより電荷のアバランシェ増倍が抑制されたことによるものである。また、光子を検出した画素についても、一画素あたりに流れる電流値は１ｎＡ以下であり、素子が破壊されることはなかった。一方、第１トランジスタ１２０１をオンとし、光応答の評価を行ったところ、一画素あたりに流れる電流値は１ｍＡ以上となり、素子が破壊された。以上より、本実施の形態の駆動方法を用いることで、素子を破壊することも、ブルーミングを発生させることも抑制され、光子を高Ｓ／Ｎで検出することができる。
　次に、図３０～図３５を参照しながら、本実施の形態に係るフォトセンサの回路構成及び駆動方法の別の一例について説明する。
　図３０は、本実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。この回路構成は、図１７の回路に加え、ＡＰＤ１００１と接続され、読み出し回路１００５と並列に接続されるカウントトランジスタの一例である第６トランジスタ１２０６と、第６トランジスタ１２０６を介してＡＰＤ１００１に接続された第３容量１００７を備える。特に、第３容量１００７は第１容量１００３より大きい。
　図３１は、図３０に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。ここでは、図１８の電圧に加えて、ＣＮＴ端子のバイアス電圧（図中の「ＣＮＴ」）、電圧Ｖａｐｄ、及び、電圧Ｖｃｎｔが示されている。電圧Ｖｃｎｔは、図３０中に記載したノードＶｃｎｔのバイアスである。この場合、バイアス設定期間、露光期間、及び、第１容量１００３に蓄積された電荷を第３容量１００７に転送して第３容量１００７に蓄積させる蓄積期間を複数回繰返した後に、第３容量１００７に蓄積された電荷量を読み出す読み出し期間を設ける。容量クエンチングの効果により、一回のアバランシェ増倍によって発生する電荷数はオーバー電圧Ｖｏｖに対応する一定値になるため、第３容量１００７には、光子の検出回数に応じた離散的な電荷が蓄積され、第３容量１００７の電圧を読み出すことで、光子の検出回数を計数することが可能となる。
　図３２は図３０及び図３１に示されるフォトセンサを用いて、光子の検出回数を、ヒストグラムとして評価した結果を示す図である。横軸は、ＡＰＤ１００１の出力（相対的な大きさ）を示し、縦軸は、ＡＰＤ１００１の出力ごとの発生頻度（度数）を示す。評価は複数のＡＰＤ１００１をアレイ状配置して構成されるイメージセンサを用い、各画素に平均１．５光子程度が入射する環境下で、ＡＰＤ１００１の出力ごとの発生頻度（つまり、積算回数）の評価を行った。このように、光子の検出回数に応じて、ＡＰＤ１００１の出力が離散的な値をとっており（つまり、ヒストグラムにおいて複数のピークが形成されており）、図３０及び図３１の回路を用いて、光子の検出回数を計数できることがわかる。
　図３０及び図３１では、第５トランジスタ１２０５を備えない回路構成に対して、第６トランジスタ１２０６を追加した構成が示されたが、第５トランジスタ１２０５をＡＰＤ１００１と読み出し回路１００５との間に配置しても良い。この場合の回路構成は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図３３のようになり、ＡＰＤ１００１と読み出し回路１００５との間に第５トランジスタ１２０５が配置されている。
　図３４は図３３に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。ここでは、図３１の電圧に加え、第５トランジスタ１２０５のゲートバイアス（ＴＧ端子のバイアス；図中の「ＴＧ」）と第２容量１００６の電圧Ｖｆｄを加えている。この場合には、バイアス設定期間、転送期間にはＴＧ端子はハイバイアス、蓄積期間にはＴＧ端子はローバイアスとする。また、読み出し期間の直前のバイアス設定期間には、ＴＧ端子はローバイアスに設定する。これにより、各蓄積期間に第３容量１００７に蓄積される電荷量を第２容量１００６の容量値によって制御することができ、蓄積回数を増加することで、Ｓ／Ｎの向上が可能となる。
　図３５は図３３に示されるフォトセンサの駆動方法の別の一例を示すタイミングチャートである。ここでは、図３４と同じ電圧が示されている。露光期間にＴＧ端子をローバイアスに設定し、その後の転送期間にＴＧ端子をハイバイアスに設定する。図２５で述べた通り、ＡＰＤ１００１及び第１容量１００３で容量クエンチングを起こして発生した電荷を第２容量１００６に転送することで、容量分配の場合には低ノイズ化が可能であり、一方、完全転送の場合には電圧振幅の増幅や低暗電流化が可能である。
　次に、図３６及び図３７を参照しながら、本実施の形態に係るフォトセンサの回路構成及び駆動方法の別の一例について説明する。
　図３６は本実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。この回路構成は、図１７の回路に加えて、第１電源（電圧ＶＣ）と第１トランジスタ１２０１との間に接続される第３リセットトランジスタの一例である第７トランジスタ１２０７と、第７トランジスタのゲート電極（ＲＳＴ２端子）と、第１トランジスタ１２０１と第７トランジスタ１２０７との接続点に配置された第４容量１００８とを備える。第４容量１００８の容量値は、第１容量１００３の容量値よりも大きいことを特徴とする。
　図３７は図３６に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。ここでは、図１８の電圧に加えて、ＲＳＴ２端子のバイアス電圧（図中の「ＲＳＴ２」）、電圧Ｖａｐｄ、電圧Ｖｒｓｔ、及び、電圧ＶＣが示されている。電圧ＶＣは、図３６中に記載したノードＶＣのバイアスである。バイアス設定期間が二分され、バイアス設定期間の前半でＲＳＴ２端子がハイバイアス、ＲＳＴ端子がローバイアスに設定され、第４容量１００８が電圧ＶＣに設定される。バイアス設定期間の後半で、ＲＳＴ２端子がローバイアス、ＲＳＴ端子がハイバイアスに設定され、第４容量１００８と第１容量１００３の容量分配により、ＡＰＤ１００１のカソード側の電圧が設定される。
　この駆動方法によれば、バイアス設定期間に第１電源（電圧ＶＣ）とＡＰＤ１００１とが常に切り離されているため、バイアス設定期間に光子がＡＰＤ１００１に入射し、アバランシェ増倍が発生した場合でも、ＡＰＤ１００１から第１電源（電圧ＶＣ）へと大電流が流れることが抑制され、信頼性を高めることができるだけでなく、第１電源の電圧ＶＣの変動が抑制されるので、画像のシェーディングやブルーミングなどが発生することが抑制される。
　図３８は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。この回路構成は、図２３の回路構成に加えて、ＡＰＤ１００１（より詳しくは、増倍領域１００２）と第３電源（電圧ＶＣ）との間に接続され、ゲート電極をＲＳＴ２端子に接続された第２リセットトランジスタの一例である第４トランジスタ１２０４ａを備える。
　図３９は、図３８に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。図２５の電圧に加えて、ＲＳＴ２端子のバイアス電圧が示されている。本図に示されるように、バイアス設定期間では、ＲＳＴ端子及びＲＳＴ２端子をハイバイアスに設定し、ＡＰＤ１００１及び第２容量１００６をリセットする。これにより、Ｖａｐｄ及び、Ｖｆｄは電圧ＶＣに設定される。露光期間では、ＲＳＴ端子、ＲＳＴ２端子及びＴＧ端子をローバイアスに設定する。これにより、ＡＰＤ１００１は第３電源（電圧ＶＣ）から切り離され、ＡＰＤ１００１は容量クエンチングを起こす。この時、式（７）の容量値Ｃは第１容量１００３のみである。転送期間では、ＴＧ端子をハイバイアスに設定し、ＲＳＴ端子及びＲＳＴ２端子をローバイアスに設定する。これにより、ＡＰＤ１００１で発生し、第１容量１００３に蓄積された電荷は第２容量１００６に転送され、読み出し回路１００５を介して読み出される。本回路構成によれば、転送トランジスタである第５トランジスタ１２０５を介してＡＰＤ１００１と第２容量１００６とが分離され、ＡＰＤ１００１と第２容量１００６とは、独立してリセットすることが可能になる。
　なお、図３８の回路構成では、第３電源の電圧は、第１電源の電圧と同じ（電圧ＶＣ）であったが、これに限定されず、第１電源の電圧と異なっていてもよい。
　図４０は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。この回路構成は、図１６の回路に加えて、第１電源（電圧ＶＣ）と第１トランジスタ１２０１との間に接続された抵抗１２１０と、抵抗１２１０と第１トランジスタ１２０１との接続点に接続された第５容量１００９とを備える。抵抗１２１０は、ＡＰＤ１００１でのアバランシェ増倍を止めることができるように十分大きな値とすることが好ましく、具体的には、ＡＰＤ１００１の構造に依存するが、典型的には、１ｋΩよりも大きいことが望ましい。第５容量１００９の容量値は、第１容量１００３の容量値よりも小さいことが望ましい。第５容量１００９の容量を小さくすることで、クエンチングにかかる時間を短縮でき、より高速な駆動が可能になる。
　図４１は、図４０に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。図１８の電圧に加えて、図４１に示されるノードＶａｐｄの電圧「Ｖａｐｄ」、ノードＶｒｓｔの電圧「Ｖｒｓｔ」、及び、ノードＶＣの電圧「ＶＣ」も示されている。本図に示されるように、バイアス設定期間で第１トランジスタ１２０１をＯＮしている時に、ＡＰＤ１００１においてアバランシェ降伏が起きても、抵抗１２１０によって電流が制限されるので、ノードＶＣの電圧が変動することが抑制される。
　図４２は、図４０に示されるフォトセンサをアレイ状に配置して構成されるイメージセンサの一例を示す回路図である。本回路図に示されるように、複数のＡＰＤ１００１で第１電源が共通化されるので、抵抗１２１０は隣接するＡＰＤ１００１の間を分離するように配置することが好ましい。抵抗１２１０は、フォトセンサの製造プロセスにおいて形成することができ、例えば、ポリシリコンなど、高抵抗の材料で配線を形成するなどの方法を用いると良い。抵抗１２１０の抵抗値が高すぎるとＡＰＤ１００１のリセット時間が長大化するので、それを抑制するために、その抵抗値に上限を設けるのが好ましい。例えば、抵抗１２１０の抵抗値は、典型的には１ＭΩ以下が好ましい。
　図４３は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。この回路は、図４０の回路構成において、抵抗１２１０をＰ型チャネルの第８トランジスタ１２０８で置き換えた構成を備える。第８トランジスタ１２０８のゲートは、ローバイアスに固定された端子ＲＳＴ２に接続されている。この回路では、第１トランジスタ１２０１をＯＮしている期間（具体的にはリセット期間）に、ＡＰＤ１００１においてアバランシェ降伏が起きると、アバランシェ増倍により発生した電荷により、ノードＶｒｓｔの電圧が変動するが、この電圧変動により、第８トランジスタ１２０８のチャネルが閉じるため、第１電源（電圧ＶＣ）のノードＶＣには電流が流れにくく（つまり、第８トランジスタ１２０８が高抵抗として機能し）、電圧ＶＣの電圧変動が小さい。本回路構成においても、第５容量１００９の容量値は、第１容量１００３の容量値よりも小さいことが望ましい。
　図４４は、図４３に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。図４１の電圧に加えて、端子ＲＳＴ２の電圧「ＲＳＴ２」が示されている。第８トランジスタ１２０８はＰ型なので、端子ＲＳＴ２がハイ電圧（Ｈ）の時にＯＦＦ（絶縁状態）し、ロー電圧（Ｌ）の時にＯＮ（導通状態）する。第８トランジスタ１２０８は、通常、バイアス設定期間も露光期間も導通状態である。なお、必ずしも端子ＲＳＴ２のＨおよびＬでの印加電圧は他のトランジスタのＨおよびＬでの印加電圧と同じである必要はない。
　なお、本回路では、第８トランジスタ１２０８は、ＡＰＤ１００１のカソードに接続されているので、Ｐ型としたが、ＡＰＤ１００１のアノードに接続される場合には、Ｎ型のトランジスタを用いる必要がある。要するに、第８トランジスタ１２０８として、ＡＰＤ１００１の接続する端子と逆の導電型のチャネルを持つトランジスタを配置すればよい。ただし、一般的にＮ型トランジスタに比べ、Ｐ型トランジスタの方が高抵抗であるため、本回路のように、ＡＰＤ１００１のカソードにＰ型トランジスタを接続する構成とすることが好ましい。
　また、図４０及び図４３は、基本的な回路図である図１６の回路図をもとにしたが、本明細書のいずれの回路構成と組み合わせても良い。
　図４５は、実施の形態に係るフォトセンサの回路構成の別の一例を示す図である。本回路は、図２３の回路構成において、第１トランジスタ１２０１を、逆の導電型、つまり、Ｐ型チャネルの第９トランジスタ１２０９に置き換えたものに相当する。Ｐ型チャネルの第９トランジスタ１２０９は、ＡＰＤ１００１のアノードまたはカソードの内、第９トランジスタ１２０９に接続されたアノードまたはカソードとは逆の極性の導電型を有する。この回路では、第９トランジスタ１２０９をＯＮしている期間（具体的にはリセット期間）に、ＡＰＤ１００１においてアバランシェ降伏が起きると、アバランシェ増倍により発生した電荷により、ノードＶｆｄの電圧が変動するが、この電圧変動により、第９トランジスタ１２０９のチャネルが閉じるため、第１電源（電圧ＶＣ）のノードＶＣには電流が流れにくく（つまり、第９トランジスタ１２０９が高抵抗として機能し）、電圧ＶＣの電圧変動が小さい。
　図４６は図４５に示されるフォトセンサの駆動方法の一例を示すタイミングチャートである。このタイミングチャートは、図２５のタイミングチャートにおいて、ＲＳＴの電圧のＨとＬとを逆転させ、さらに、電源電圧のノードであるＶＣの電圧を追加したものに相当する。バイアス設定期間に光が入射しても、電源電圧のノードであるＶＣの電圧は不変である。
　図４７は、実施の形態に係るフォトセンサを用いたイメージセンサの構成の一例を示す回路図である。図１６のフォトセンサをアレイ状に配列しており、第１トランジスタ１２０１を制御する垂直走査回路３０００、各フォトセンサからの信号を読み出す水平読出し回路３００１、水平読出し回路３００１からの信号を増幅するアンプ３００２、水平読出し回路３００１を駆動する水平走査回路３００３を備える。また、ＡＰＤ１００１、第１トランジスタ１２０１、第２トランジスタ１２０２、第３トランジスタ１２０３はフォトセンサ一つにつき一つ備えられる。なお、図４７では、基本的な回路図である図１６の回路図をもとにしたが、本明細書のいずれの回路構成と組み合わせても良い。
　図４８は、実施の形態に係るフォトセンサあるいはイメージセンサを用いた距離測定システム３１００の一例を示すブロック図である。距離測定システム３１００は、パルス光を測定対象物３１０１に向けて発光する発光部３１０２と、測定対象物３１０１で反射したパルス光を受光する受光部３１０３と、発光部３１０２および受光部３１０３を制御する制御回路３１０４と、受光部３１０３からの信号を出力する出力部３１０５とを備える。この受光部３１０３に、実施の形態に係るフォトセンサあるいはイメージセンサを用いることができる。制御回路３１０４は発光部３１０２と受光部３１０３を同期させ、パルス光が測定対象物３１０１から反射して、受光部３１０３に戻るまでの時間を測定することで、測定対象物３１０１までの距離を測定する。出力部３１０５は測定対象物３１０１までの距離を数値データあるいは画像などの形式で出力する。本実施の形態に係るフォトセンサあるいはイメージセンサは、第１トランジスタ１２０１によって、露光のタイミングを任意に設定することが可能であるため、距離測定システム３１００として用いることで、バックグラウンド光による距離の誤検知を抑制し、高精度で物体までの距離を求めることができる。
　以上のように、本実施の形態に係るフォトセンサは、光電変換部を含む増倍領域１００２と、増倍領域１００２と並列に接続される第１容量１００３とを有するＡＰＤ１００１と、ＡＰＤ１００１と第１電源（電圧ＶＣ）との間に接続される第１リセットトランジスタである第１トランジスタ１２０１とを備え、第１トランジスタ１２０１は、バイアス設定期間において、ＡＰＤ１００１と第１電源（電圧ＶＣ）とを接続することにより、ＡＰＤ１００１のアノードとカソードとの間にＡＰＤ１００１のブレークダウン電圧ＶＢＤより大きい電源電圧（ＶＣ－ＶＡ）を逆バイアスで印加し、露光期間において、ＡＰＤ１００１と第１電源（電圧ＶＣ）との接続を切り離すことにより、ＡＰＤ１００１におけるアバランシェ増倍現象によって発生した電荷を第１容量１００３に蓄積させることで、アバランシェ増倍現象を停止させる。
　これにより、ＡＰＤ１００１の増倍領域１００２で発生した電荷が第１容量１００３に蓄積され、自己整合的にアバランシェ増倍が停止する。このような容量クエンチングにより、素子が破壊されることなく、光子１個から数ボルトの大振幅の信号を得ることができ、高Ｓ／Ｎで光子を検出することができる。
　また、フォトセンサは、さらに、第１容量１００３に蓄積された電荷を読み出す読み出し回路１００５を備えてもよい。これにより、露光期間においてアバランシェ増倍現象によって発生した電荷に相当する信号が出力される。
　ここで、第１容量１００３は、（１）ＡＰＤ１００１の接合容量、（２）ＡＰＤ１００１の寄生容量、（３）ＡＰＤ１００１に接続される配線の配線容量、（４）第１トランジスタ１２０１のソース又はドレインの接合容量、及び、（５）読み出し回路１００５の入力容量の少なくともいずれか一つを含んでもよい。
　また、読み出し回路１００５への入力信号の振幅は、電源電圧（ＶＣ－ＶＡ）とブレークダウン電圧ＶＢＤとの差であるオーバー電圧Ｖｏｖに依存する。よって、電源電圧を制御することで、読み出し回路１００５への入力信号の振幅を制御することが可能になる。
　また、読み出し回路１００５は、第１ウェル２４０１を備え、第１ウェル２４０１により電源電圧から（つまり、ＡＰＤ１００１のアノード及びカソードのいずれからも）電気的に絶縁されていてもよい。これにより、ＡＰＤ１００１と第１ウェル２４０１とは分離され、ＡＰＤ１００１においてアバランシェ増倍により発生した電荷が第１ウェル２４０１を介して読み出し回路１００５に流出することが抑制される。
　また、フォトセンサは、さらに、ＡＰＤ１００１と第２電源（電圧ＶＣ２）との間に接続される第２リセットトランジスタである第４トランジスタ１２０４を備え、第４トランジスタ１２０４は、バイアス設定期間において、オフ状態となり、露光期間において、オン状態となってもよい。これにより、ＡＰＤ１００１で発生した過剰電荷は第４トランジスタ１２０４を介して排出される。
　ここで、第１容量１００３は、第４トランジスタ１２０４のソース又はドレインの接合容量を含んでもよい。
　また、フォトセンサは、さらに、ＡＰＤ１００１と第１トランジスタ１２０１及び読み出し回路１００５との間に接続される転送トランジスタである第５トランジスタ１２０５と、ＡＰＤ１００１から第５トランジスタ１２０５を介して転送される電荷を蓄積する第２容量１００６とを備えてもよい。これにより、フォトセンサの駆動方法に依存して、第１容量１００３に対して追加的に第２容量１００６を用いることで、Ｓ／Ｎを高めることができる。
　このとき、第１容量１００３は、第５トランジスタ１２０５のソース又はドレインの接合容量を含んでもよい。
　また、第５トランジスタ１２０５は、露光期間において、オン状態となってもよい。これにより、ＡＰＤ１００１の容量クエンチングに寄与する容量値Ｃを、第１容量１００３と第２容量１００６との和にすることができ、第１容量１００３だけの場合に比べ、アバランシェ増倍により発生する電荷量を多くすることができ、Ｓ／Ｎを高めることができる。
　あるいは、第５トランジスタ１２０５は、露光期間において、オフ状態となってもよい。これにより、アバランシェ増倍により発生した電荷を容量分配で転送する場合には、アバランシェ増倍の際に発生する電圧振幅のノイズが第１容量１００３と第２容量１００６とに分配されるため、振幅のばらつきを低減することができる。一方、アバランシェ増倍により発生した電荷を完全転送で転送する場合には、第１容量１００３の容量値と第２容量１００６の容量値の比だけ電圧振幅を増幅することができ、Ｓ／Ｎを高めることができる。
　また、フォトセンサは、さらに、ＡＰＤ１００１と第３電源との間に接続される第４トランジスタ１２０４ａを備え、バイアス設定期間において、第４トランジスタ１２０４ａはオン状態となり、第５トランジスタ１２０５はオフ状態となり、露光期間において、第４トランジスタ１２０４ａはオフ状態となり、第５トランジスタ１２０５はオン状態となってもよい。
　これにより、転送トランジスタである第５トランジスタ１２０５を介してＡＰＤ１００１と第２容量１００６とが分離され、ＡＰＤ１００１と第２容量１００６とは、独立してリセットすることが可能になる。
　また、フォトセンサは、さらに、ＡＰＤ１００１と接続され、読み出し回路１００５と並列に接続されるカウントトランジスタである第６トランジスタ１２０６と、第６トランジスタ１２０６を介してＡＰＤ１００１と接続される第３容量１００７とを備え、第３容量１００７は、第１容量１００３に比べて容量値が大きくてもよい。
　これにより、バイアス設定期間、露光期間、及び、第１容量１００３に蓄積された電荷を第３容量１００７に転送して第３容量１００７に蓄積させる蓄積期間を複数回繰返した後に、第３容量１００７に蓄積された電荷量を読み出すことで、光子の検出回数に応じた離散的な電荷が第３容量１００７に蓄積され、第３容量１００７の電圧を読み出すことで、光子の検出回数を計数することが可能となる。
　また、フォトセンサは、さらに、第１電源（電圧ＶＣ）と第１トランジスタ１２０１との間に接続される第３リセットトランジスタである第７トランジスタ１２０７と、第１トランジスタ１２０１と第７トランジスタ１２０７との接続点に接続される第４容量１００８とを備え、第４容量１００８は、第１容量１００３に比べて容量値が大きくてもよい。このとき、バイアス設定期間は、第７トランジスタ１２０７がオン状態となり、第１トランジスタ１２０１がオフ状態となる第１の期間と、第７トランジスタ１２０７がオフ状態となり、第１トランジスタ１２０１がオン状態となる第２の期間とを含んでもよい。
　これによれば、バイアス設定期間に第１電源（電圧ＶＣ）とＡＰＤ１００１とが常に切り離されているため、バイアス設定期間に光子がＡＰＤ１００１に入射し、アバランシェ増倍が発生した場合でも、ＡＰＤ１００１から第１電源（電圧ＶＣ）へと大電流が流れることがなく、信頼性を高めることができるだけでなく、第１電源の電圧ＶＣが変動しなくなるので、画像のシェーディングやブルーミングなどが発生することを防ぐことができる。
　また、フォトセンサは、さらに、第１電源（電圧ＶＣ）と第１トランジスタ１２０１との間に接続される抵抗１２１０と、第１トランジスタ１２０１と抵抗１２１０との接続点に接続される第５容量１００９とを備え、バイアス期間において、ＡＰＤ１００１におけるアバランシェ増倍現象によって発生した電荷を第１容量１００３および第５容量１００９に蓄積させることで、アバランシェ増倍現象を停止させてもよい。
　これによれば、バイアス設定期間で第１トランジスタ１２０１をＯＮしている時に、ＡＰＤ１００１においてアバランシェ降伏が起きても、抵抗１２１０によって電流が制限されるので、ノードＶＣの電圧が変動することが抑制される。
　また、抵抗１２１０は、第１トランジスタ１２０１と逆の極性の導電型の第８トランジスタ１２０８であってもよい。これにより、第１トランジスタ１２０１をＯＮしている期間（具体的にはリセット期間）に、ＡＰＤ１００１においてアバランシェ降伏が起きると、アバランシェ増倍により発生した電荷により、ノードＶｒｓｔの電圧が変動するが、この電圧変動により、第８トランジスタ１２０８のチャネルが閉じるため、第１電源（電圧ＶＣ）のノードＶＣには電流が流れにくく（つまり、第８トランジスタ１２０８が高抵抗として機能し）、電圧ＶＣの電圧変動が小さい。
　また、第１トランジスタ１２０１は、ＡＰＤ１００１のアノードまたはカソードの内、第１トランジスタ１２０１に接続されたアノードまたはカソードとは逆の極性の導電型を有する第９トランジスタ１２０９に置き換えてもよい。これによれば、第９トランジスタ１２０９をＯＮしている期間（具体的にはリセット期間）に、ＡＰＤ１００１においてアバランシェ降伏が起きると、アバランシェ増倍により発生した電荷により、ノードＶｆｄの電圧が変動するが、この電圧変動により、第９トランジスタ１２０９のチャネルが閉じるため、第１電源（電圧ＶＣ）のノードＶＣには電流が流れにくく（つまり、第９トランジスタ１２０９が高抵抗として機能し）、電圧ＶＣの電圧変動が小さい。
　また、本開示の一形態は、アレイ状に配列されたフォトセンサを備えるイメージセンサである。これにより、微弱光を高Ｓ／Ｎ、かつ高速で検出するイメージセンサが実現される。
　ここで、隣接するＡＰＤ１００１は、ポテンシャル障壁によって分離され、ポテンシャル障壁は、電源電圧（ＶＣ－ＶＡ）とブレークダウン電圧ＶＢＤとの差であるオーバー電圧Ｖｏｖよりも大きくてもよい。これにより、隣接する素子間での電荷の漏れ出しを抑制することができ、複数のＡＰＤからの信号を画像に変換することができる。
　また、本開示の一形態は、光電変換部を含む増倍領域１００２と、増倍領域１００２と並列に接続される第１容量１００３と、を有するＡＰＤ１００１を備えるフォトセンサの駆動方法であって、バイアス設定期間において、ＡＰＤ１００１と第１電源（電圧ＶＣ）とを接続することにより、ＡＰＤ１００１のアノードとカソードとの間にＡＰＤ１００１のブレークダウン電圧ＶＢＤより大きい電源電圧（ＶＣ－ＶＡ）を逆バイアスで印加し、露光期間において、ＡＰＤ１００１と電源との接続を切り離すことにより、ＡＰＤ１００１におけるアバランシェ増倍現象によって発生した電荷を第１容量１００３に蓄積させることで、アバランシェ増倍現象を停止させる。
　これにより、ＡＰＤ１００１の増倍領域１００２で発生した電荷が第１容量１００３に蓄積され、自己整合的にアバランシェ増倍が停止する。このような容量クエンチングにより、素子が破壊されることなく、光子１個から数ボルトの大振幅の信号を得ることができ、高Ｓ／Ｎで光子を検出することができる。
　以上、本開示に係るフォトセンサ、イメージセンサ及びフォトセンサの駆動方法について、実施の形態及び変形例に基づいて説明したが、本開示は、これらの実施の形態及び変形例に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態及び変形例に施したものや、実施の形態及び変形例における一部の構成要素を組み合わせて構築される別の形態も、本開示の範囲内に含まれる。
　例えば、本開示に係るイメージセンサは、本開示に係る任意のフォトセンサが２次元状に配列されて構成され、本開示に係る任意の駆動方法のタイミングで電荷が読み出されてもよい。
　本開示に係るフォトセンサ、イメージセンサ及びフォトセンサの駆動方法は、高感度・高速なフォトセンサ、イメージセンサ及びフォトセンサの駆動方法に適用でき、例えば、医療、通信、バイオ、化学、監視、車載、放射線検出など多岐に渡る分野における高感度なフォトセンサ及びイメージセンサとして利用できる。
　１００１　ＡＰＤ
　１００２　増倍領域（光電変換部を含む）
　１００３　第１容量
　１００４　スイッチ
　１００５　読み出し回路
　１００６　第２容量
　１００７　第３容量
　１００８　第４容量
　１００９　第５容量
　１１０１　ＡＰＤ容量
　１１０２　寄生容量
　１１０３　接合容量
　１２０１　第１トランジスタ
　１２０２　第２トランジスタ
　１２０３　第３トランジスタ
　１２０４、１２０４ａ　第４トランジスタ
　１２０５　第５トランジスタ
　１２０６　第６トランジスタ
　１２０７　第７トランジスタ
　１２０８　第８トランジスタ
　１２０９　第９トランジスタ
　１２１０　抵抗
　１３０１　ＰＮ接合
　２００１　半導体基板
　２００２　配線層
　２１０１　第１半導体層
　２１０２　第２半導体層
　２１０３　第３半導体層
　２１０４　第４半導体層
　２１０５　第５半導体層
　２１０６　第６半導体層
　２１０７　第７半導体層
　２１０８　反射板
　２１０９　第９半導体層
　２２０１　光電変換部
　２２０２　増倍領域
　２３０１　第１電極
　２３０２　第２電極
　２３０３　第３電極
　２３０４　第４電極
　２３０５　第５電極
　２３０６　第６電極
　２３０７　第７電極
　２３０８　第８電極
　２４０１　第１ウェル
　２４０２　第２ウェル
　２４０３　第３ウェル
　３０００　垂直走査回路
　３００１　水平読出し回路
　３００２　アンプ
　３００３　水平走査回路
　３１００　距離測定システム
　３１０１　測定対象物
　３１０２　発光部
　３１０３　受光部
　３１０４　制御回路
　３１０５　出力部

Claims (21)

  1. 　光電変換部と、前記光電変換部と並列に接続される第１容量と、を有するアバランシェフォトダイオードと、
    　前記アバランシェフォトダイオードと第１電源との間に接続される第１リセットトランジスタとを備え、
    　前記第１リセットトランジスタは、
    　バイアス設定期間において、前記アバランシェフォトダイオードと前記第１電源とを接続することにより、前記アバランシェフォトダイオードのアノードとカソードとの間に前記アバランシェフォトダイオードのブレークダウン電圧より大きい電源電圧を逆バイアスで印加し、
    　露光期間において、前記アバランシェフォトダイオードと前記第１電源との接続を切り離すことにより、前記アバランシェフォトダイオードにおけるアバランシェ増倍現象によって発生した電荷を前記第１容量に蓄積させることで、前記アバランシェ増倍現象を停止させる
    　フォトセンサ。
  2. 　さらに、前記第１容量に蓄積された電荷を読み出す読み出し回路を備える
    　請求項１に記載のフォトセンサ。
  3. 　前記第１容量は、（１）前記アバランシェフォトダイオードの接合容量、（２）前記アバランシェフォトダイオードの寄生容量、（３）前記アバランシェフォトダイオードに接続される配線の配線容量、（４）前記第１リセットトランジスタのソース又はドレインの接合容量、及び、（５）前記読み出し回路の入力容量の少なくともいずれか一つを含む
    　請求項２に記載のフォトセンサ。
  4. 　前記読み出し回路への入力信号の振幅は、前記電源電圧と前記ブレークダウン電圧との差であるオーバー電圧に依存する
    　請求項２に記載のフォトセンサ。
  5. 　前記読み出し回路は、ウェル領域を備え、前記ウェル領域により前記電源電圧から電気的に絶縁されている
    　請求項２又は４に記載のフォトセンサ。
  6. 　さらに、前記アバランシェフォトダイオードと第２電源との間に接続される第２リセットトランジスタを備え、
    　前記第２リセットトランジスタは、
    　前記バイアス設定期間において、オフ状態となり、
    　前記露光期間において、オン状態となる
    　請求項１～５のいずれか１項に記載のフォトセンサ。
  7. 　前記第１容量は、前記第２リセットトランジスタのソース又はドレインの接合容量を含む
    　請求項６に記載のフォトセンサ。
  8. 　前記アバランシェフォトダイオードと前記第１リセットトランジスタ及び前記読み出し回路との間に接続される転送トランジスタと、
    　前記アバランシェフォトダイオードから前記転送トランジスタを介して転送される電荷を蓄積する第２容量とを備える
    　請求項２、４又は５に記載のフォトセンサ。
  9. 　前記第１容量は、前記転送トランジスタのソース又はドレインの接合容量を含む
    　請求項８記載のフォトセンサ。
  10. 　前記転送トランジスタは、前記露光期間において、オン状態となる
    　請求項８又は９に記載のフォトセンサ。
  11. 　前記転送トランジスタは、前記露光期間において、オフ状態となる
    　請求項８又は９に記載のフォトセンサ。
  12. 　さらに、前記アバランシェフォトダイオードと第３電源との間に接続される第２リセットトランジスタを備え、
    　前記バイアス設定期間において、前記第２リセットトランジスタはオン状態となり、前記転送トランジスタはオフ状態となり、
    　前記露光期間において、前記第２リセットトランジスタはオフ状態となり、前記転送トランジスタはオン状態となる
    　請求項８又は９に記載のフォトセンサ。
  13. 　さらに、
    　前記アバランシェフォトダイオードと接続され、前記読み出し回路と並列に接続されるカウントトランジスタと、
    　前記カウントトランジスタを介して前記アバランシェフォトダイオードと接続される第３容量とを備え、
    　前記第３容量は、前記第１容量に比べて容量値が大きい
    　請求項２、４、５、８～１２のいずれか１項に記載のフォトセンサ。
  14. 　さらに、
    　前記第１電源と前記第１リセットトランジスタとの間に接続される第３リセットトランジスタと、
    　前記第１リセットトランジスタと前記第３リセットトランジスタとの接続点に接続される第４容量とを備え、
    　前記第４容量は、前記第１容量に比べて容量値が大きい
    　請求項１～５のいずれか１項に記載のフォトセンサ。
  15. 　前記バイアス設定期間は、
    　前記第３リセットトランジスタがオン状態となり、前記第１リセットトランジスタがオフ状態となる第１の期間と、
    　前記第３リセットトランジスタがオフ状態となり、前記第１リセットトランジスタがオン状態となる第２の期間とを含む
    　請求項１４に記載のフォトセンサ。
  16. 　さらに、
    　前記第１電源と前記第１リセットトランジスタとの間に接続される抵抗と、
    　前記第１リセットトランジスタと前記抵抗との接続点に接続される第５容量とを備え、
    　前記バイアス設定期間において、前記アバランシェフォトダイオードにおけるアバランシェ増倍現象によって発生した電荷を前記第１容量および前記第５容量に蓄積させることで、前記アバランシェ増倍現象を停止させる
    　請求項１～１５のいずれか１項に記載のフォトセンサ。
  17. 　前記抵抗は、第１リセットトランジスタと逆の極性の導電型のトランジスタである
    　請求項１６に記載のフォトセンサ。
  18. 　前記第１リセットトランジスタは、前記アバランシェフォトダイオードのアノードまたはカソードの内、前記第１リセットトランジスタに接続されたアノードまたはカソードとは逆の極性の導電型を有する
    　請求項８～１３のいずれか１項に記載のフォトセンサ。
  19. 　アレイ状に配列された請求項１～１８のいずれか１項に記載のフォトセンサを備える
    　イメージセンサ。
  20. 　隣接する前記アバランシェフォトダイオードは、ポテンシャル障壁によって分離され、
    　前記ポテンシャル障壁は、前記電源電圧と前記ブレークダウン電圧との差であるオーバー電圧よりも大きい
    　請求項１９に記載のイメージセンサ。
  21. 　光電変換部と、前記光電変換部と並列に接続される第１容量と、を有するアバランシェフォトダイオードを備えるフォトセンサの駆動方法であって、
    　バイアス設定期間において、前記アバランシェフォトダイオードと第１電源とを接続することにより、前記アバランシェフォトダイオードのアノードとカソードとの間に前記アバランシェフォトダイオードのブレークダウン電圧より大きい電源電圧を逆バイアスで印加し、
    　露光期間において、前記アバランシェフォトダイオードと前記第１電源との接続を切り離すことにより、前記アバランシェフォトダイオードにおけるアバランシェ増倍現象によって発生した電荷を前記第１容量に蓄積させることで、前記アバランシェ増倍現象を停止させる
    　フォトセンサの駆動方法。
PCT/JP2019/033363 2018-08-28 2019-08-26 フォトセンサ、イメージセンサ及びフォトセンサの駆動方法 WO2020045363A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020539450A JP7145454B2 (ja) 2018-08-28 2019-08-26 フォトセンサ、イメージセンサ及びフォトセンサの駆動方法
CN201980055427.2A CN112640432B (zh) 2018-08-28 2019-08-26 光电传感器、图像传感器以及光电传感器的驱动方法
US17/183,213 US11330205B2 (en) 2018-08-28 2021-02-23 Photosensor, image sensor, and photosensor driving method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-159472 2018-08-28
JP2018159472 2018-08-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/183,213 Continuation US11330205B2 (en) 2018-08-28 2021-02-23 Photosensor, image sensor, and photosensor driving method

Publications (1)

Publication Number Publication Date
WO2020045363A1 true WO2020045363A1 (ja) 2020-03-05

Family

ID=69644163

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/033363 WO2020045363A1 (ja) 2018-08-28 2019-08-26 フォトセンサ、イメージセンサ及びフォトセンサの駆動方法

Country Status (4)

Country Link
US (1) US11330205B2 (ja)
JP (1) JP7145454B2 (ja)
CN (1) CN112640432B (ja)
WO (1) WO2020045363A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202451A1 (ja) * 2021-03-22 2022-09-29 パナソニックＩｐマネジメント株式会社 光検出器および距離測定システム
WO2022254797A1 (ja) * 2021-06-04 2022-12-08 ソニーセミコンダクタソリューションズ株式会社 光検出素子、光検出素子の製造方法、及び電子機器
WO2023181657A1 (ja) * 2022-03-25 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
US11860033B2 (en) 2020-09-29 2024-01-02 Panasonic Intellectual Property Management Co., Ltd. Photodetector, photodetector array, and drive method comprising a second transistor including a channel of first conductivity type and a first transistor including a channel of second conductivity type that has polarity opposite to polarity of the first conductivity type

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112388621B (zh) * 2019-08-13 2023-04-07 京东科技信息技术有限公司 对接装置、移动机器人和对接装置的对接方法
US11782867B2 (en) * 2022-02-18 2023-10-10 Honeywell International Inc. Method to improve communication speed in existing control system
CN114739433B (zh) * 2022-04-15 2023-12-26 北京京东方光电科技有限公司 一种光电传感器信号读取电路及光电传感器装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006126026A1 (en) * 2005-05-27 2006-11-30 Sensl Technologies Ltd. Photon counting apparatus
WO2014097519A1 (ja) * 2012-12-18 2014-06-26 パナソニック株式会社 半導体光検出器
WO2017098710A1 (ja) * 2015-12-07 2017-06-15 パナソニックＩｐマネジメント株式会社 固体撮像装置及び固体撮像装置の駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060002970A1 (en) 2004-07-01 2006-01-05 Aspenberg Per V Method for coating a suture
TWI443817B (zh) 2006-07-03 2014-07-01 Hamamatsu Photonics Kk Photodiode array
GB201014843D0 (en) 2010-09-08 2010-10-20 Univ Edinburgh Single photon avalanche diode for CMOS circuits
GB201219781D0 (en) * 2012-11-02 2012-12-19 St Microelectronics Res & Dev Improvements in time of flight pixel circuits
EP2816601B1 (en) 2013-06-20 2017-03-01 IMEC vzw Improvements in or relating to pinned photodiodes for use in image sensors
DE112015001704T5 (de) * 2014-04-07 2016-12-29 Samsung Electronics Co., Ltd. Bildsensor mit hoher Auflösung, Frame-Rate und niedrigem Stromverbrauch
EP3258228B1 (de) * 2016-06-17 2018-05-09 Sick Ag Lichtempfänger mit lawinenphotodioden im geiger-modus und verfahren zum auslesen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006126026A1 (en) * 2005-05-27 2006-11-30 Sensl Technologies Ltd. Photon counting apparatus
WO2014097519A1 (ja) * 2012-12-18 2014-06-26 パナソニック株式会社 半導体光検出器
WO2017098710A1 (ja) * 2015-12-07 2017-06-15 パナソニックＩｐマネジメント株式会社 固体撮像装置及び固体撮像装置の駆動方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11860033B2 (en) 2020-09-29 2024-01-02 Panasonic Intellectual Property Management Co., Ltd. Photodetector, photodetector array, and drive method comprising a second transistor including a channel of first conductivity type and a first transistor including a channel of second conductivity type that has polarity opposite to polarity of the first conductivity type
WO2022202451A1 (ja) * 2021-03-22 2022-09-29 パナソニックＩｐマネジメント株式会社 光検出器および距離測定システム
WO2022254797A1 (ja) * 2021-06-04 2022-12-08 ソニーセミコンダクタソリューションズ株式会社 光検出素子、光検出素子の製造方法、及び電子機器
WO2023181657A1 (ja) * 2022-03-25 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Also Published As

Publication number Publication date
CN112640432B (zh) 2024-08-02
JPWO2020045363A1 (ja) 2021-08-10
US20210176413A1 (en) 2021-06-10
CN112640432A (zh) 2021-04-09
JP7145454B2 (ja) 2022-10-03
US11330205B2 (en) 2022-05-10

Similar Documents

Publication Publication Date Title
WO2020045363A1 (ja) フォトセンサ、イメージセンサ及びフォトセンサの駆動方法
CN110651366A (zh) 固体摄像元件及摄像装置
US20100123812A1 (en) Photoelectric Conversion Circuit and Solid State Imaging Device Including Same
US10473782B2 (en) Photoelectric conversion element, photoelectric conversion apparatus using the same, distance detection sensor, and information processing system
JP5297276B2 (ja) フォトダイオードアレイ
US11508770B2 (en) Back-illuminated semiconductor light detecting device
TW201728161A (zh) 光偵測器電路及半導體裝置
US11888013B2 (en) High-sensitivity depth sensor with non-avalanche photodetector
KR20100112878A (ko) 고감도 이미지 센서
WO2022070655A1 (ja) フォトディテクタ、フォトディテクタアレイおよび駆動方法
JPWO2020196083A1 (ja) 光検出器
CN109952649B (zh) 光检测装置
WO2022202451A1 (ja) 光検出器および距離測定システム
KR20080085798A (ko) 적층형 열화상 센서장치
JP6641442B1 (ja) 光検出素子及び光検出装置
JP7261098B2 (ja) 撮像装置
JP6913793B1 (ja) 光センサ
JP2006005312A (ja) 光センサおよび固体撮像装置
US20190386046A1 (en) Radiation detector
CN114830632A (zh) 光检测装置和光传感器的驱动方法
KR100545171B1 (ko) 씨모스 이미지 센서 및 이의 신호 검출 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19855221

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020539450

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19855221

Country of ref document: EP

Kind code of ref document: A1