Nothing Special   »   [go: up one dir, main page]

WO2019053834A1 - 表示装置およびその駆動方法 - Google Patents

表示装置およびその駆動方法 Download PDF

Info

Publication number
WO2019053834A1
WO2019053834A1 PCT/JP2017/033216 JP2017033216W WO2019053834A1 WO 2019053834 A1 WO2019053834 A1 WO 2019053834A1 JP 2017033216 W JP2017033216 W JP 2017033216W WO 2019053834 A1 WO2019053834 A1 WO 2019053834A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
data lines
display device
signal
pixels
Prior art date
Application number
PCT/JP2017/033216
Other languages
English (en)
French (fr)
Inventor
史幸 小林
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2017/033216 priority Critical patent/WO2019053834A1/ja
Priority to US16/468,081 priority patent/US20200013331A1/en
Publication of WO2019053834A1 publication Critical patent/WO2019053834A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Definitions

  • the following disclosure relates to a display device such as an organic EL display device and a method of driving the same.
  • organic EL element an organic electro luminescence (Electro Luminescence) element
  • the organic EL element is a self-luminous display element that emits light with luminance according to the amount of current flowing therethrough.
  • An organic EL display device using an organic EL element that is such a self-emission display device can be easily thinned, reduced in power consumption, and brightened as compared to a liquid crystal display device requiring a backlight and a color filter. And so on.
  • the pixel circuit of the organic EL display device includes a drive transistor, a write control transistor, a holding capacitor, and the like in addition to the organic EL element.
  • a TFT thin film transistor
  • a holding capacitor is connected to a gate terminal as a control terminal of the driving transistor, and a voltage corresponding to a data signal (video signal) representing an image to be displayed is given to the holding capacitor through the data line.
  • the drive transistor is provided in series with the organic EL element, and controls the amount of current flowing to the organic EL element according to the voltage held by the holding capacitor.
  • a switch typically, a TFT
  • an output from the source driver data line driving circuit
  • FIG. 10 is a diagram for explaining the conventional SSD method.
  • the red sub-pixel is denoted by 90 (R)
  • the green sub-pixel is denoted by 90 (G)
  • the blue sub-pixel is denoted by 90 (B).
  • each data signal D is distributed to a plurality of (three in this example) data lines between the display unit 900 and the source driver 91.
  • a demultiplexer unit 92 is provided for this purpose.
  • the demultiplexer unit 92 includes a switch 93 (R) for controlling the electrical connection between the output unit 911 for outputting the data signal D and the data line D (R) for red.
  • the switch 93 (R), the switch 93 (G), and the switch 93 (B) are sequentially turned on for each predetermined period in each horizontal scanning period.
  • data signals are sequentially supplied to the data line D (R) for red, the data line D (G) for green, and the data line D (B) for blue.
  • the red sub-pixel 90 is charged with the red data line D (R), the green data line D (G), and the blue data line D (B) charged based on the data signal.
  • Data is written to the (R), the green sub pixel 90 (G), and the blue sub pixel 90 (B).
  • An image is displayed on the display unit 900 based on such writing.
  • the SSD method when the SSD method is adopted, it is necessary to supply data signals to the plurality of data lines from each output unit of the source driver in one horizontal scanning period. Therefore, the charging time per data line is shortened. As a result, the data lines may not be sufficiently charged. In such a case, the magnitude of the charging voltage of the holding capacitor in the pixel circuit is insufficient. As a result, the desired drive current is not supplied to the organic EL element, and the display quality is degraded.
  • the following disclosure is directed to suppressing deterioration in display quality caused by insufficient charge in a display device employing the SSD method.
  • a display device is a display device having a display unit including a plurality of pixels composed of K (K is an integer of 3 or more) basic color sub-pixels, A plurality of data lines disposed in the display unit for supplying data signals to the sub-pixels; A data line drive circuit which drives the plurality of data lines by outputting a data signal; Each output section of the data line drive circuit is associated with K data lines so that each data signal output from the data line drive circuit can be distributed to the K data lines, and each output section and corresponding thereto A data signal distribution unit including K switches provided for one output unit for controlling an electrical connection state of each of the attached K data lines; A switch control unit that controls a state of a switch included in the data signal distribution unit; And a drive frequency setting unit configured to set a drive frequency according to whether the image displayed on the display unit is a moving image or a still image.
  • K is an integer of 3 or more
  • the drive frequency setting unit sets the drive frequency to a lower frequency than when the image to be displayed on the display unit is a moving image.
  • the switch control unit When the image displayed on the display unit is a moving image, the K switches are simultaneously turned on in each horizontal scanning period, When the image displayed on the display unit is a still image, the K switches are sequentially turned on for each predetermined period in each horizontal scanning period.
  • the driving frequency and the data signal for realizing the SSD method are used when moving image display is performed and still image display is performed.
  • the operation of the switches in the distribution unit is different. More specifically, when moving image display is performed, the drive frequency is set to a frequency higher than that when still image display is performed, and K switches corresponding to each output unit of the data line drive circuit perform each horizontal scan. It turns on at the same time during the period. Thus, the K switches corresponding to each output unit are not turned on sequentially in each horizontal scanning period, but are turned on simultaneously in each horizontal scanning period. For this reason, although the resolution is reduced, the charging time of each data line is sufficiently secured even if the driving frequency is high.
  • the drive frequency is set to a frequency lower than that when moving image display is performed, and K switches corresponding to each output unit of the data line drive circuit are sequentially arranged for a predetermined period. It will be on. Since the drive frequency is lowered as described above, the charging time of each data line can be sufficiently secured even if the charging of the K data lines corresponding to each output unit is sequentially performed in each horizontal scanning period. As described above, the charging time of each data line is sufficiently secured both when displaying a moving image and when displaying a still image. As a result, deterioration in display quality caused by insufficient charging is suppressed.
  • FIG. 14 is a circuit diagram showing a configuration of a pixel circuit corresponding to a certain column in the n-th row in the embodiment.
  • FIG. 7 is a timing chart for describing a driving method of the pixel circuit (the pixel circuit shown in FIG. 3) corresponding to a certain column in the n-th row in the embodiment.
  • FIG. 7 is a circuit diagram for describing a detailed configuration of a demultiplexer unit in the embodiment.
  • FIG. 17 is a diagram for describing components provided in the display control circuit in the embodiment.
  • FIG. 14 is a timing chart for describing a driving method in still image display in the embodiment.
  • FIG. 7 is a diagram for describing the difference in resolution between the time of moving image display and the time of still image display in the embodiment. It is a figure for demonstrating the conventional SSD method.
  • i and j are integers of 2 or more, and n is an integer of 1 or more and j or less.
  • FIG. 2 is a block diagram showing the entire configuration of the organic EL display device according to one embodiment.
  • the organic EL display device includes a display unit 100, a display control circuit 200, a gate driver 300, an emission driver 400, a source driver 500, and a demultiplexer unit 600.
  • the organic EL display device is a display device adopting an SSD method of supplying data signals from the source driver 500 to the data lines via the demultiplexer unit 600.
  • the gate driver 300 and the emission driver 400 are typically integrally formed with the display unit 100.
  • color display with three primary colors is performed. That is, display of colors obtained by mixing basic colors with red, green and blue as basic colors is performed.
  • the scanning signal lines G (1) to G (j) are arranged.
  • j emission control lines EM (1) to EM (j) are arranged to correspond to j scanning signal lines G (1) to G (j) on a one-to-one basis. It is set up.
  • the scanning signal lines G (1) to G (j) and the emission control lines EM (1) to EM (j) are typically parallel to one another.
  • the display unit 100 includes j data lines DR (1) to DR (i), DG (1) to DG (i), DB (1) to DB (i), and the like.
  • the (i ⁇ 3 ⁇ j) pixel circuits 10 are provided to correspond to the intersections with the scanning signal lines G (1) to G (j).
  • One pixel circuit 10 forms one sub-pixel.
  • the data lines DR (1) to DR (i) are connected to the pixel circuit 10 forming a red sub-pixel, and the data lines DG (1) to DG (i) are connected to the pixel circuit 10 forming a green sub-pixel
  • the data lines DB (1) to DB (i) are connected to the pixel circuit 10 that forms blue sub-pixels.
  • the scanning signals applied to the j scanning signal lines G (1) to G (j) are also denoted by G (1) to G (j), and j scanning signals are applied.
  • the light emission control signals respectively given to the light emission control lines EM (1) to EM (j) are also denoted by symbols EM (1) to EM (j).
  • the display unit 100 is further provided with a power supply line (not shown) common to the pixel circuits 10. More specifically, a power supply line (hereinafter referred to as “high level power supply line”) for supplying a high level power supply voltage ELVDD for driving an organic EL element, and a low level power supply voltage ELVSS for driving an organic EL element.
  • a power supply line (hereinafter referred to as “low level power supply line”) to be supplied and a power supply line (hereinafter referred to as "initialization power supply line”) for supplying an initialization voltage Vini are provided.
  • the high level power supply voltage ELVDD, the low level power supply voltage ELVSS, and the initialization voltage Vini are supplied from a power supply circuit (not shown).
  • the display control circuit 200 receives an input image signal DIN sent from the outside and a timing signal group (horizontal synchronization signal, vertical synchronization signal, etc.) TG, and controls the digital video signal DV and the operation of the gate driver 300.
  • GCTL an emission driver control signal EMCTL for controlling the operation of the emission driver 400
  • a source control signal SCTL for controlling the operation of the source driver 500
  • the first to third switch control signals SWCTL1 to SWCTL3 are output.
  • the gate control signal GCTL includes a gate start pulse signal, a gate clock signal, and the like.
  • the emission driver control signal EMCTL includes an emission start pulse signal, an emission clock signal, and the like.
  • the source control signal SCTL includes a source start pulse signal, a source clock signal, a latch strobe signal, and the like.
  • the gate driver 300 is connected to j scanning signal lines G (1) to G (j).
  • the gate driver 300 applies a scan signal to j scan signal lines G (1) to G (j) based on the gate control signal GCTL output from the display control circuit 200.
  • the emission driver 400 is connected to j light emission control lines EM (1) to EM (j).
  • the emission driver 400 applies a light emission control signal to j light emission control lines EM (1) to EM (j) based on the emission driver control signal EMCTL output from the display control circuit 200.
  • the source driver 500 includes an i-bit shift register (not shown), a sampling circuit, a latch circuit, i D / A converters, and the like.
  • the shift register includes i registers connected in cascade.
  • the shift register sequentially transfers pulses of the source start pulse signal supplied to the first stage register from the input end to the output end based on the source clock signal. In response to the transfer of this pulse, sampling pulses are outputted from each stage of the shift register.
  • the sampling circuit stores the digital video signal DV based on the sampling pulse.
  • the latch circuit captures and holds the digital video signal DV for one row stored in the sampling circuit according to the latch strobe signal.
  • the D / A converter is provided to correspond to each of the output lines D (1) to D (i).
  • the D / A converter converts the digital video signal DV held in the latch circuit into an analog voltage.
  • the converted analog voltage is simultaneously applied to all the output lines D (1) to D (i) as data signals.
  • one set of output line groups is formed by three output lines. For each group of output lines, a red data signal is applied to the first output line, a green data signal is applied to the second output line, and a blue data signal is applied to the third output line. Is applied.
  • Those data signals are supplied to the data lines through the demultiplexer unit 600.
  • the source driver 500 transmits the (i ⁇ 3) data lines DR (1) to DR (i), DG (1) to DG (i), DB (1) through the demultiplexer unit 600. ) To DB (i).
  • the demultiplexer unit 600 has i input ends and (i ⁇ 3) output ends. That is, three output ends are provided for one input end. The input end is connected to the output line, and the output end is connected to the data line.
  • Demultiplexer unit 600 receives first to third switch control signals SWCTL1 to SWCTL3 for controlling the state of the internal switches. With such a configuration, the demultiplexer unit 600 distributes data signals given from one output line to three data lines based on the first to third switch control signals SWCTL1 to SWCTL3.
  • the SSD method since the SSD method is adopted as described above, the number of output lines connected to the source driver 500 is reduced to one third as compared with the case where the SSD method is not adopted. Can. This makes it possible to narrow the frame area.
  • switch control signal the first to third switch control signals SWCTL1 to SWCTL3 are collectively referred to simply as "switch control signal".
  • data signals are applied to (i ⁇ 3) data lines DR (1) to DR (i), DG (1) to DG (i), and DB (1) to DB (i).
  • a scan signal is applied to j scan signal lines G (1) to G (j), and a light emission control signal is applied to j emission control lines EM (1) to EM (j).
  • An image based on the image signal DIN is displayed on the display unit 100.
  • FIG. 3 is a circuit diagram showing a configuration of the pixel circuit 10 corresponding to a certain column in the n-th row.
  • the pixel circuit 10 shown in FIG. 3 includes one organic EL element OLED and seven transistors T1 to T7 (drive transistor T1, threshold voltage compensation transistor T2, initialization transistor T3, light emission control transistor T4, write control transistor T5, It includes a power supply control transistor T6, an anode control transistor T7) and one holding capacitor C1.
  • the transistors T1 to T7 are p-channel thin film transistors.
  • the holding capacitor C1 is a capacitive element formed of two electrodes (a first electrode and a second electrode).
  • the higher one of the drain and the source is called the source, but in the transistors T1 to T7, the potential of the two terminals other than the gate terminal (control terminal) is high or low Some relationships change depending on the situation. Therefore, regarding the transistors T1 to T7, in the following description, one of the two terminals other than the gate terminal is referred to as a "first conductive terminal”, and the other is referred to as a "second conductive terminal”.
  • the gate terminal is connected to the second conduction terminal of the threshold voltage compensation transistor T2, the first conduction terminal of the initialization transistor T3 and the second electrode of the holding capacitor C1, and the first conduction terminal is the write control transistor It is connected to the second conduction terminal of T5 and the second conduction terminal of the power supply control transistor T6, and the second conduction terminal is connected to the first conduction terminal of the threshold voltage compensation transistor T2 and the first conduction terminal of the light emission control transistor T4. It is done.
  • the gate terminal is connected to the scan signal line G (n) in the n-th row, and the first conduction terminal is the second conduction terminal of the drive transistor T1 and the first conduction terminal of the light emission control transistor T4.
  • the second conduction terminal is connected to the gate terminal of the drive transistor T1, the first conduction terminal of the initialization transistor T3 and the second electrode of the holding capacitor C1.
  • the gate terminal is connected to the (n-1) th row scanning signal line G (n-1), and the first conduction terminal is the gate terminal of the drive transistor T1 and the threshold voltage compensation transistor T2.
  • the second conduction terminal is connected to the second power supply line, and the second conduction terminal is connected to the second conduction terminal and the second electrode of the holding capacitor C1.
  • the gate terminal is connected to the light emission control line EM (n) in the nth row
  • the first conductive terminal is the second conductive terminal of the drive transistor T1 and the first conductive terminal of the threshold voltage compensation transistor T2.
  • the second conduction terminal is connected to the first conduction terminal of the anode control transistor T7 and the anode terminal of the organic EL element OLED.
  • the gate terminal is connected to the scan signal line G (n) in the nth row, the first conductive terminal is connected to the corresponding data line D, and the second conductive terminal is the first of the drive transistor T1. It is connected to the conduction terminal and the second conduction terminal of the power supply control transistor T6.
  • the gate terminal is connected to the light emission control line EM (n) in the nth row, the first conduction terminal is connected to the high level power supply line and the first electrode of the holding capacitor C1, The conduction terminal is connected to the first conduction terminal of the drive transistor T1 and the second conduction terminal of the write control transistor T5.
  • the gate terminal is connected to the scan signal line G (n) in the nth row, the first conduction terminal is connected to the anode terminal of the organic EL element OLED, and the second conduction terminal is the initialization power supply line It is connected to the.
  • the first electrode is connected to the high level power supply line and the first conduction terminal of the power supply control transistor T6, and the second electrode is the gate terminal of the driving transistor T1 and the second conduction of the threshold voltage compensation transistor T2. It is connected to the terminal and the first conduction terminal of the initialization transistor T3.
  • the anode terminal is connected to the second conduction terminal of the light emission control transistor T4 and the first conduction terminal of the anode control transistor T7, and the cathode terminal is connected to the low level power supply line.
  • FIG. 4 is a timing chart for explaining a method of driving the pixel circuit 10 (the pixel circuit 10 shown in FIG. 3) corresponding to a certain column in the n-th row.
  • the scanning signal G (n-1) and the scanning signal G (n) are at high level, and the light emission control signal EM (n) is at low level.
  • the light emission control transistor T4 is in the on state, and the organic EL element OLED emits light in accordance with the magnitude of the drive current.
  • the light emission control signal EM (n) changes from the low level to the high level.
  • the light emission control transistor T4 and the power supply control transistor T6 are turned off.
  • the supply of current to the organic EL element OLED is shut off, and the organic EL element OLED is turned off.
  • the scanning signal G (n-1) changes from the high level to the low level.
  • the initialization transistor T3 is turned on.
  • the gate voltage of the drive transistor T1 is initialized. That is, the gate voltage of the drive transistor T1 becomes equal to the initialization voltage Vini.
  • the scanning signal G (n-1) changes from the low level to the high level.
  • the initialization transistor T3 is turned off.
  • the scanning signal G (n) changes from high level to low level.
  • the threshold voltage compensation transistor T2, the write control transistor T5, and the anode control transistor T7 are turned on.
  • the anode voltage of the organic EL element OLED is initialized based on the initialization voltage Vini.
  • the threshold voltage compensation transistor T2 and the write control transistor T5 are turned on, the data signal is transmitted to the second electrode of the holding capacitor C1 via the write control transistor T5, the drive transistor T1, and the threshold voltage compensation transistor T2. Given.
  • the holding capacitor C1 is charged.
  • the scanning signal G (n) changes from the low level to the high level.
  • the threshold voltage compensation transistor T2, the write control transistor T5, and the anode control transistor T7 are turned off.
  • the light emission control signal EM (n) changes from the high level to the low level.
  • the light emission control transistor T4 and the power supply control transistor T6 are turned on, and a drive current corresponding to the charging voltage of the holding capacitor C1 is supplied to the organic EL element OLED.
  • the organic EL element OLED emits light according to the magnitude of the drive current.
  • the organic EL element OLED emits light during a period until the light emission control signal EM (n) changes from the low level to the high level at time t10.
  • FIG. 5 shows only the configuration for three columns.
  • the three columns of interest are referred to as “column A”, “column B”, and “column C” for the sake of convenience.
  • the output line for transmitting the data signal for red is attached with the code D (R)
  • the output line for transmitting the data signal for green is attached with the code D (G)
  • the data for blue is transmitted.
  • An output line for transmitting a signal is denoted by a symbol D (B).
  • the red sub-pixel is given the code PIX (R)
  • the green sub-pixel is given the code PIX (G)
  • the blue sub-pixel is given the code PIX (B).
  • a data line connected to the pixel circuit 10 forming the red sub-pixel of the column B is denoted by a symbol DR (B).
  • the output line D (R), the output line D (G), and one end of the output line D (B) are connected to the output portion of the source driver 500, respectively.
  • the demultiplexer unit 600 (for three columns) includes nine switches 6R (A), 6G (A), 6B (A), 6R (B), 6G (B), and 6B. (B), 6R (C), 6G (C), and 6B (C) are included.
  • the switches 6R (A), 6G (A), and 6B (A) are switches provided corresponding to the column A, and the state is controlled by the first switch control signal SWCTL1.
  • the switches 6R (B), 6G (B), and 6B (B) are switches provided corresponding to the column B, and their states are controlled by the second switch control signal SWCTL2.
  • the switches 6R (C), 6G (C), and 6B (C) are switches provided corresponding to the column C, and their states are controlled by the third switch control signal SWCTL3. In the present embodiment, when the switch control signal is at the low level, the corresponding switch is turned on.
  • the data line DR (A) is connected to the output line D (R) through the switch 6R (A), and the data line DR (B) is connected to the output line D (R) through the switch 6R (B),
  • the data line DR (C) is connected to the output line D (R) through the switch 6R (C).
  • Data line DG (A) is connected to output line D (G) through switch 6G (A)
  • data line DG (B) is connected to output line D (G) through switch 6G (B)
  • the data line DG (C) is connected to the output line D (G) via the switch 6G (C).
  • the data line DB (A) is connected to the output line D (B) through the switch 6B (A), and the data line DB (B) is connected to the output line D (B) through the switch 6B (B),
  • the data line DB (C) is connected to the output line D (B) via the switch 6B (C).
  • each output unit of the source driver 500 is associated with three data lines. Specifically, each output unit of the source driver 500 is associated with every three data lines. In addition, each output unit of the source driver 500 is associated with three data lines for supplying data signals to sub-pixels of the same color. More specifically, the three data lines associated with each output section have the same color respectively included in three pixels arranged continuously in the direction perpendicular to the data lines (the direction in which the scanning signal lines extend). It is connected to three sub-pixels. Further, three demultiplexer units 600 are provided for one output unit for controlling an electrical connection state between each output unit of source driver 500 and each of three data lines associated therewith. Includes a switch. Further, three data lines for supplying data signals to three sub-pixels constituting each pixel and three output lines associated with the three data lines (3 of the source driver 500 The three switches controlling the electrical connection with each of the three output units are controlled in state by the same switch control signal.
  • the switches 6R (A), 6G (A), and 6B (A) are turned on, and the sub Data signals are supplied to the data lines DR (A), DG (A), and DB (A) connected to the pixel circuit 10 that forms a pixel.
  • the switches 6R (B), 6G (B), and 6B (B) are turned on, and the pixels forming the sub-pixels included in the column B Data signals are supplied to data lines DR (B), DG (B), and DB (B) connected to the circuit 10.
  • the switches 6R (C), 6G (C), and 6B (C) are turned on, and the pixels forming the sub-pixels included in the column C Data signals are supplied to data lines DR (C), DG (C), and DB (C) connected to the circuit 10.
  • FIG. 1 is a diagram for explaining an outline of a driving method.
  • the length of one horizontal scanning period changes between displaying a moving image and displaying a still image.
  • the length of one horizontal scanning period in displaying a still image is three times the length of one horizontal scanning period in displaying a moving image. That is, the drive frequency at the time of still image display is set to one third of the drive frequency at the time of moving image display.
  • the first to third switch control signals SWCTL1 to SWCTL3 simultaneously become low level when moving image display is performed, while the first to third still another image display is performed.
  • the third switch control signals SWCTL1 to SWCTL3 go low one by one.
  • a drive frequency setting unit 22 for setting a drive frequency according to whether the image displayed on the display unit 100 is a moving image or a still image and A switch control unit 24 that controls the state of the switches included in the multiplexer unit 600 is provided in the display control circuit 200. Whether the image displayed on the display unit 100 is a moving image or a still image is determined based on the input image signal DIN.
  • the driving method in the present embodiment will be described in detail.
  • FIG. 7 is a timing chart for explaining a driving method at the time of moving image display.
  • attention is focused on the operation when writing the data signal to the holding capacitor C1 in the pixel circuit 10 in the n-th row.
  • the change in the voltage of the data line is represented by a waveform described as "DATA" (the same applies to FIG. 8).
  • the light emission control signal EM (n) changes from the low level to the high level.
  • the organic EL element OLED in the pixel circuit 10 in the n-th row is turned off.
  • the scanning signal G (n-1) changes from the high level to the low level.
  • the gate voltage of the drive transistor T1 in the pixel circuit 10 in the n-th row is initialized.
  • the first to third switch control signals SWCTL1 to SWCTL3 change from the low level to the high level.
  • the first to third switch control signals SWCTL1 to SWCTL3 change from high level to low level.
  • all the switches 6R (A), 6G (A), 6B (A), 6R (B), 6G (B), 6B (B), 6R (C), 6G (C) in the demultiplexer unit 600 are And 6B (C) are turned on.
  • data signals are supplied from the output lines to all the data lines.
  • a data signal for red is supplied from the output line D (R) to the data lines DR (A), DR (B), and DR (C), and a data signal for green is output from the output line D (G)
  • Data signals for blue are supplied to data lines DG (A), DG (B) and DG (C), and output from data line D (B) to data lines DB (A), DB (B) and DB (C). Supplied to
  • the scanning signal G (n) changes from the high level to the low level.
  • the storage capacitor C1 in the pixel circuit 10 in the n-th row is charged according to the voltage of the corresponding data line.
  • the first to third switch control signals SWCTL1 to SWCTL3 change from the low level to the high level.
  • all the switches 6R (A), 6G (A), 6B (A), 6R (B), 6G (B), 6B (B), 6R (C), 6G (C) in the demultiplexer unit 600 are And 6B (C) are turned off. As a result, the supply of the data signal from the output line to the data line is cut off.
  • the scanning signal G (n) changes from the low level to the high level.
  • the threshold voltage compensation transistor T2 the write control transistor T5, and the anode control transistor T7 are turned off, and the charging voltage of the holding capacitor C1 is determined.
  • the light emission control signal EM (n) changes from high level to low level.
  • FIG. 8 is a timing chart for explaining a driving method at the time of still image display. Also in this case, attention is focused on the operation when the data signal is written to the holding capacitor C1 in the pixel circuit 10 in the n-th row.
  • the light emission control signal EM (n) changes from the low level to the high level.
  • the organic EL element OLED in the pixel circuit 10 in the n-th row is turned off.
  • the scanning signal G (n-1) changes from the high level to the low level.
  • the gate voltage of the drive transistor T1 in the pixel circuit 10 in the n-th row is initialized.
  • the first switch control signal SWCTL1 changes from high level to low level.
  • the switches 6R (A), 6G (A), and 6B (A) in the demultiplexer unit 600 are turned on.
  • the data line corresponding to the column A is supplied with the data signal from the output line.
  • a data signal for red is supplied from the output line D (R) to the data line DR (A)
  • a data signal for green is supplied from the output line D (G) to the data line DG (A).
  • Data signal is supplied from the output line D (B) to the data line DB (A).
  • the first switch control signal SWCTL1 changes from the low level to the high level.
  • the switches 6R (A), 6G (A), and 6B (A) in the demultiplexer unit 600 are turned off.
  • the supply of the data signal from the output line to the data line is cut off.
  • the second switch control signal SWCTL2 changes from the high level to the low level.
  • the switches 6R (B), 6G (B), and 6B (B) in the demultiplexer unit 600 are turned on.
  • the data line corresponding to the column B is supplied with the data signal from the output line.
  • a data signal for red is supplied from the output line D (R) to the data line DR (B)
  • a data signal for green is supplied from the output line D (G) to the data line DG (B).
  • Data signal is supplied from the output line D (B) to the data line DB (B).
  • the second switch control signal SWCTL2 changes from the low level to the high level.
  • the switches 6R (B), 6G (B), and 6B (B) in the demultiplexer unit 600 are turned off.
  • the supply of the data signal from the output line to the data line is cut off.
  • the third switch control signal SWCTL3 changes from the high level to the low level.
  • the switches 6R (C), 6G (C), and 6B (C) in the demultiplexer unit 600 are turned on.
  • the data line corresponding to the column C is supplied with the data signal from the output line.
  • a data signal for red is supplied from the output line D (R) to the data line DR (C)
  • a data signal for green is supplied from the output line D (G) to the data line DG (C).
  • Data signal is supplied from the output line D (B) to the data line DB (C).
  • the third switch control signal SWCTL3 changes from the low level to the high level.
  • the switches 6R (C), 6G (C), and 6B (C) in the demultiplexer unit 600 are turned off.
  • the supply of the data signal from the output line to the data line is cut off.
  • the scanning signal G (n) changes from the high level to the low level.
  • the storage capacitor C1 in the pixel circuit 10 in the n-th row is charged according to the voltage of the corresponding data line.
  • the scanning signal G (n) changes from the low level to the high level.
  • the threshold voltage compensation transistor T2, the write control transistor T5, and the anode control transistor T7 are turned off, and the charging voltage of the holding capacitor C1 is determined.
  • the light emission control signal EM (n) changes from the high level to the low level.
  • a drive current corresponding to the charging voltage of the holding capacitor C1 is supplied to the organic EL element OLED, and the organic EL element OLED emits light according to the magnitude of the drive current.
  • the image display is performed with the original resolution of 1/3.
  • the signal value to be used is, for example, a signal value corresponding to a specific sub pixel among the three sub pixels. Alternatively, it may be an average value of signal values corresponding to each of the three sub-pixels.
  • writing based on data signals of different signal values is performed in the three sub-pixels (sub-pixels of the same color) corresponding to each output line by the above-described driving method.
  • writing may be performed based on the data signal of the same signal value. Therefore, for example, in the sub-pixels 71, 74, and 77, display of different gradation values is performed. Therefore, display of different colors is performed by the pixels configured by the sub-pixels 71 to 73, the pixels configured by the sub-pixels 74 to 76, and the pixels configured by the sub-pixels 77 to 79. That is, image display is performed at the original resolution.
  • image display with the original resolution of 1/3 when displaying a moving image, image display with the original resolution of 1/3 is performed, and when still image display, image display with the original resolution is performed.
  • the resolution in the direction parallel to the data line is the same for still image display and that for moving image display, but the resolution for the direction perpendicular to the data line (direction in which the scanning signal line extends) is still At the time of image display, it is three times that at the time of moving image display.
  • the present invention is not limited to this.
  • Three scanning signal lines may be driven at the time of moving image display. That is, at the time of moving image display, the gate driver 300 may output scanning signals of high level (on level) at the same timing to three scanning signal lines continuing in the direction in which the data lines extend.
  • the resolution is reduced to 1/3 of the original resolution (1/3 for still image display) not only in the direction parallel to the data line but also in the direction perpendicular to the data line.
  • the drive frequency and the operation of the switch in the demultiplexer unit 600 are different between when moving image display is performed and when still image display is performed. More specifically, when moving image display is performed, the drive frequency is set to a frequency higher than that when still image display is performed, and the three switches corresponding to each output unit of the source driver 500 have horizontal scanning periods. Turns on at the same time. Thus, the three switches corresponding to each output unit are not turned on sequentially in each horizontal scanning period, but are simultaneously turned on in each horizontal scanning period. For this reason, although the resolution is reduced, the charging time of each data line is sufficiently secured even if the driving frequency is high.
  • the drive frequency is set to a frequency lower than that when moving image display is performed, and three switches corresponding to each output unit of the source driver 500 are sequentially turned on for each predetermined period. It becomes a state. Since the driving frequency is lowered as described above, the charging time of each data line can be sufficiently secured even if the charging to the three data lines corresponding to each output unit is sequentially performed in each horizontal scanning period. As described above, the charging time of each data line is sufficiently secured both when displaying a moving image and when displaying a still image. As a result, deterioration in display quality caused by insufficient charging is suppressed.
  • the organic EL display device has been described as an example in the above embodiment, the type of display device is not particularly limited.
  • a display device including a display element whose luminance or transmittance is controlled by current an inorganic EL display device including an inorganic light emitting diode, a QLED display device including a quantum dot light emitting diode (QLED), etc.
  • the present invention can also be applied.
  • the present invention can also be applied to a display device (for example, a liquid crystal display device) including display elements other than display elements whose luminance or transmittance is controlled by current.
  • each pixel is composed of a red sub-pixel, a green sub-pixel, a blue sub-pixel, and a white sub-pixel
  • each output unit of the source driver 500 is associated with K data lines.
  • Switch 10 ... pixel circuit 22 ... drive frequency setting unit 24 ... switch control unit 100 ... display unit 200 ... display control circuit 500 ... source driver (data line drive circuit) 600 ... Demultiplexer units D (1) to D (i) ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

本発明は、ＳＳＤ（Source Shared Driving）方式を採用した表示装置において、充電不足に起因する表示品位の低下を抑制することを目的とする。　表示装置には、データ信号が３本のデータ線に分配可能となるよう、ソースドライバの１つの出力部につき３個設けられたスイッチを含むマルチプレクサ部が設けられる。動画表示が行われる際には、静止画表示が行われる際よりも駆動周波数が高い周波数に設定され、各水平走査期間に上記３個のスイッチが同時にオン状態とされる。静止画表示が行われる際には、動画表示が行われる際よりも駆動周波数が低い周波数に設定され、各水平走査期間に上記３個のスイッチが所定期間ずつ順次にオン状態とされる。

Description

表示装置およびその駆動方法
　以下の開示は、有機ＥＬ表示装置などの表示装置およびその駆動方法に関する。
　近年、有機エレクトロルミネッセンス（Electro Luminescence）素子（以下、「有機ＥＬ素子」という。）を含む画素回路を備えた有機ＥＬ表示装置が実用化されている。有機ＥＬ素子は、それに流れる電流の量に応じた輝度で発光する自発光型表示素子である。このような自発光型表示素子である有機ＥＬ素子を使用した有機ＥＬ表示装置は、バックライトおよびカラーフィルタなどを要する液晶表示装置に比べて、容易に薄型化・低消費電力化・高輝度化などを図ることができる。
　有機ＥＬ表示装置の画素回路は、有機ＥＬ素子に加えて、駆動トランジスタ、書き込み制御トランジスタ、保持キャパシタ等を含んでいる。駆動トランジスタや書き込み制御トランジスタには、一般にＴＦＴ（薄膜トランジスタ）が使用されている。駆動トランジスタの制御端子としてのゲート端子に保持キャパシタが接続されており、保持キャパシタには、データ線を介して、表示すべき画像を表すデータ信号（映像信号）に応じた電圧が与えられる。駆動トランジスタは、有機ＥＬ素子と直列に設けられており、保持キャパシタに保持されている電圧に応じて、有機ＥＬ素子に流れる電流の量を制御する。
　ところで、上述した有機ＥＬ表示装置などの表示装置に関し、近年、高解像度化が顕著である。高解像度化が進むと、画素数が増えるので、額縁領域（表示部以外の領域）に配設すべきデータ線の本数が増加する。その結果、額縁領域を広くする必要性が生じ、表示装置の小型化が困難となる。
　そこで、額縁領域に配設すべきデータ線の本数を少なくするための駆動方式として、額縁領域にスイッチ（典型的にはＴＦＴ）を設けてソースドライバ（データ線駆動回路）からの出力（すなわちデータ信号）を複数のデータ線で共有する駆動方式が提案されている。この駆動方式は、「ＳＳＤ方式」と呼ばれている。なお、「ＳＳＤ」とは「Source Shared Driving」の略である。
　図１０は、従来のＳＳＤ方式について説明するための図である。図１０では、赤色のサブ画素に符号９０（Ｒ）を付し、緑色のサブ画素に符号９０（Ｇ）を付し、青色のサブ画素に符号９０（Ｂ）を付している。ＳＳＤ方式を採用する従来の表示装置においては、図１０に示すように、表示部９００とソースドライバ９１との間に、各データ信号Ｄを複数本（この例では３本）のデータ線に分配するためのデマルチプレクサ部９２が設けられている。図１０に示す例では、デマルチプレクサ部９２は、データ信号Ｄを出力する出力部９１１と赤色用のデータ線Ｄ（Ｒ）との電気的な接続状態を制御するためのスイッチ９３（Ｒ）と、上記出力部９１１と緑色用のデータ線Ｄ（Ｇ）との電気的な接続状態を制御するためのスイッチ９３（Ｇ）と、上記出力部９１１と青色用のデータ線Ｄ（Ｂ）との電気的な接続状態を制御するためのスイッチ９３（Ｂ）とによって構成されている。このような構成において、各水平走査期間に、スイッチ９３（Ｒ）、スイッチ９３（Ｇ）、およびスイッチ９３（Ｂ）が所定期間ずつ順次にオン状態とされる。これにより、各水平走査期間に、赤色用のデータ線Ｄ（Ｒ）、緑色用のデータ線Ｄ（Ｇ）、および青色用のデータ線Ｄ（Ｂ）にデータ信号が順次に供給される。そして、それら赤色用のデータ線Ｄ（Ｒ）、緑色用のデータ線Ｄ（Ｇ）、および青色用のデータ線Ｄ（Ｂ）がデータ信号に基づいて充電された状態で、赤色のサブ画素９０（Ｒ）、緑色のサブ画素９０（Ｇ）、および青色のサブ画素９０（Ｂ）へのデータの書き込みが行われる。このような書き込みに基づいて、表示部９００に画像が表示される。以上のようなＳＳＤ方式を採用することにより、額縁領域に配設すべきデータ線の本数が少なくなるので、高解像度化が進んでも額縁領域の拡大を抑制することが可能となる。なお、ＳＳＤ方式を採用した有機ＥＬ表示装置に関する発明については、例えば日本の特開２０１３－１９０５２６号公報に開示されている。
日本の特開２０１３－１９０５２６号公報
　ところが、ＳＳＤ方式を採用した場合、１水平走査期間中にソースドライバの各出力部から複数のデータ線にデータ信号を供給する必要がある。このため、データ線１本当たりの充電時間が短くなる。これにより、データ線の充電が充分に行われない場合がある。このような場合、画素回路内の保持キャパシタの充電電圧の大きさが不充分となる。その結果、有機ＥＬ素子に所望の駆動電流が供給されず、表示品位が低下する。
　そこで、以下の開示は、ＳＳＤ方式を採用した表示装置において、充電不足に起因する表示品位の低下を抑制することを目的とする。
　本発明のいくつかの実施形態に係る表示装置は、Ｋ個（Ｋは３以上の整数）の基本色のサブ画素で構成された複数の画素を含む表示部を有する表示装置であって、
　前記表示部に配設された、サブ画素にデータ信号を供給するための複数のデータ線と、
　データ信号を出力することにより前記複数のデータ線を駆動するデータ線駆動回路と、
　前記データ線駆動回路から出力される各データ信号がＫ本のデータ線に分配可能となるよう前記データ線駆動回路の各出力部がＫ本のデータ線に対応付けられ、各出力部とそれに対応付けられたＫ本のデータ線とのそれぞれの電気的な接続状態を制御するための１つの出力部につきＫ個設けられたスイッチを含む、データ信号分配部と、
　前記データ信号分配部に含まれているスイッチの状態を制御するスイッチ制御部と、
　前記表示部に表示する画像が動画であるか静止画であるかに応じて駆動周波数を設定する駆動周波数設定部と
を備え、
　前記駆動周波数設定部は、前記表示部に表示する画像が静止画であるときには、前記表示部に表示する画像が動画であるときよりも駆動周波数を低い周波数に設定し、
　前記スイッチ制御部は、
　　前記表示部に表示する画像が動画であるときには、各水平走査期間に前記Ｋ個のスイッチを同時にオン状態とし、
　　前記表示部に表示する画像が静止画であるときには、各水平走査期間に前記Ｋ個のスイッチを所定期間ずつ順次にオン状態とする。
　本発明のいくつかの実施形態によれば、ＳＳＤ方式を採用した表示装置において、動画表示が行われる際と静止画表示が行われる際とでは、駆動周波数およびＳＳＤ方式を実現するためのデータ信号分配部内のスイッチの動作が異なる。より詳しくは、動画表示が行われる際には、静止画表示が行われる際よりも駆動周波数が高い周波数に設定され、データ線駆動回路の各出力部に対応するＫ個のスイッチが各水平走査期間に同時にオン状態となる。このように、各出力部に対応するＫ個のスイッチは、各水平走査期間に順次にオン状態となるのではなく、各水平走査期間に同時にオン状態となる。このため、解像度は低下するが、駆動周波数が高くても各データ線の充電時間が充分に確保される。また、静止画表示が行われる際には、動画表示が行われる際よりも駆動周波数が低い周波数に設定され、データ線駆動回路の各出力部に対応するＫ個のスイッチが所定期間ずつ順次にオン状態となる。このように駆動周波数が低くされるので、各出力部に対応するＫ本のデータ線への充電が各水平走査期間に順次に行われても各データ線の充電時間が充分に確保される。以上のように、動画表示が行われる際にも静止画表示が行われる際にも各データ線の充電時間が充分に確保される。その結果、充電不足に起因する表示品位の低下が抑制される。
一実施形態に係る有機ＥＬ表示装置の駆動方法の概要を説明するための図である。 上記実施形態に係る有機ＥＬ表示装置の全体構成を示すブロック図である。 上記実施形態において、ｎ行目の或る列に対応する画素回路の構成を示す回路図である。 上記実施形態において、ｎ行目の或る列に対応する画素回路（図３に示す画素回路）の駆動方法について説明するためのタイミングチャートである。 上記実施形態において、デマルチプレクサ部の詳細な構成について説明するための回路図である。 上記実施形態において、表示制御回路内に設けられている構成要素について説明するための図である。 上記実施形態において、動画表示の際の駆動方法について説明するためのタイミングチャートである。 上記実施形態において、静止画表示の際の駆動方法について説明するためのタイミングチャートである。 上記実施形態において、動画表示の際と静止画表示の際との解像度の違いについて説明するための図である。 従来のＳＳＤ方式について説明するための図である。
　以下、添付図面を参照しつつ、実施形態について説明する。なお、以下においては、ｉおよびｊは２以上の整数であると仮定し、ｎは１以上ｊ以下の整数であると仮定する。
　＜１．全体構成＞
　図２は、一実施形態に係る有機ＥＬ表示装置の全体構成を示すブロック図である。図２に示すように、この有機ＥＬ表示装置は、表示部１００と表示制御回路２００とゲートドライバ３００とエミッションドライバ４００とソースドライバ５００とデマルチプレクサ部６００とを備えている。この有機ＥＬ表示装置は、デマルチプレクサ部６００を介してソースドライバ５００からデータ線にデータ信号を供給するＳＳＤ方式を採用した表示装置である。ゲートドライバ３００およびエミッションドライバ４００は、典型的には、表示部１００と一体的に形成されている。なお、この有機ＥＬ表示装置では、３原色によるカラー表示が行われる。すなわち、赤色、緑色、および青色を基本色として、基本色を混ぜ合わせることによって得られる色の表示が行われる。
　表示部１００には、（ｉ×３）本のデータ線ＤＲ（１）～ＤＲ（ｉ），ＤＧ（１）～ＤＧ（ｉ），ＤＢ（１）～ＤＢ（ｉ）およびこれらに直交するｊ本の走査信号線Ｇ（１）～Ｇ（ｊ）が配設されている。また、表示部１００には、ｊ本の走査信号線Ｇ（１）～Ｇ（ｊ）と１対１で対応するように、ｊ本の発光制御線ＥＭ（１）～ＥＭ（ｊ）が配設されている。走査信号線Ｇ（１）～Ｇ（ｊ）と発光制御線ＥＭ（１）～ＥＭ（ｊ）とは典型的には互いに平行になっている。さらに、表示部１００には、（ｉ×３）本のデータ線ＤＲ（１）～ＤＲ（ｉ），ＤＧ（１）～ＤＧ（ｉ），ＤＢ（１）～ＤＢ（ｉ）とｊ本の走査信号線Ｇ（１）～Ｇ（ｊ）との交差点に対応するように、（ｉ×３×ｊ）個の画素回路１０が設けられている。１つの画素回路１０によって１つのサブ画素が形成されている。データ線ＤＲ（１）～ＤＲ（ｉ）は赤色のサブ画素を形成する画素回路１０に接続され、データ線ＤＧ（１）～ＤＧ（ｉ）は緑色のサブ画素を形成する画素回路１０に接続され、データ線ＤＢ（１）～ＤＢ（ｉ）は青色のサブ画素を形成する画素回路１０に接続されている。なお、以下においては、必要に応じて、ｊ本の走査信号線Ｇ（１）～Ｇ（ｊ）にそれぞれ与えられる走査信号にも符号Ｇ（１）～Ｇ（ｊ）を付し、ｊ本の発光制御線ＥＭ（１）～ＥＭ（ｊ）にそれぞれ与えられる発光制御信号にも符号ＥＭ（１）～ＥＭ（ｊ）を付している。
　表示部１００には、また、各画素回路１０に共通の図示しない電源線が配設されている。より詳細には、有機ＥＬ素子を駆動するためのハイレベル電源電圧ＥＬＶＤＤを供給する電源線（以下、「ハイレベル電源線」という。）、有機ＥＬ素子を駆動するためのローレベル電源電圧ＥＬＶＳＳを供給する電源線（以下、「ローレベル電源線」という。）、および初期化電圧Ｖｉｎｉを供給する電源線（以下、「初期化電源線」という。）が配設されている。ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、および初期化電圧Ｖｉｎｉは、図示しない電源回路から供給される。
　以下、図２に示す各構成要素の動作について説明する。表示制御回路２００は、外部から送られる入力画像信号ＤＩＮとタイミング信号群（水平同期信号、垂直同期信号など）ＴＧとを受け取り、デジタル映像信号ＤＶと、ゲートドライバ３００の動作を制御するゲート制御信号ＧＣＴＬと、エミッションドライバ４００の動作を制御するエミッションドライバ制御信号ＥＭＣＴＬと、ソースドライバ５００の動作を制御するソース制御信号ＳＣＴＬと、デマルチプレクサ部６００に設けられている後述のスイッチの状態を制御する第１～第３のスイッチ制御信号ＳＷＣＴＬ１～ＳＷＣＴＬ３とを出力する。ゲート制御信号ＧＣＴＬには、ゲートスタートパルス信号、ゲートクロック信号などが含まれている。エミッションドライバ制御信号ＥＭＣＴＬには、エミッションスタートパルス信号、エミッションクロック信号などが含まれている。ソース制御信号ＳＣＴＬには、ソーススタートパルス信号、ソースクロック信号、ラッチストローブ信号などが含まれている。
　ゲートドライバ３００は、ｊ本の走査信号線Ｇ（１）～Ｇ（ｊ）に接続されている。ゲートドライバ３００は、表示制御回路２００から出力されたゲート制御信号ＧＣＴＬに基づいて、ｊ本の走査信号線Ｇ（１）～Ｇ（ｊ）に走査信号を印加する。
　エミッションドライバ４００は、ｊ本の発光制御線ＥＭ（１）～ＥＭ（ｊ）に接続されている。エミッションドライバ４００は、表示制御回路２００から出力されたエミッションドライバ制御信号ＥＭＣＴＬに基づいて、ｊ本の発光制御線ＥＭ（１）～ＥＭ（ｊ）に発光制御信号を印加する。
　ソースドライバ５００は、図示しないｉビットのシフトレジスタ、サンプリング回路、ラッチ回路、およびｉ個のＤ／Ａコンバータなどを含んでいる。シフトレジスタは、縦続接続されたｉ個のレジスタを有している。シフトレジスタは、ソースクロック信号に基づき、初段のレジスタに供給されるソーススタートパルス信号のパルスを入力端から出力端へと順次に転送する。このパルスの転送に応じて、シフトレジスタの各段からサンプリングパルスが出力される。そのサンプリングパルスに基づいて、サンプリング回路はデジタル映像信号ＤＶを記憶する。ラッチ回路は、サンプリング回路に記憶された１行分のデジタル映像信号ＤＶをラッチストローブ信号に従って取り込んで保持する。Ｄ／Ａコンバータは、各出力線Ｄ（１）～Ｄ（ｉ）に対応するように設けられている。Ｄ／Ａコンバータは、ラッチ回路に保持されたデジタル映像信号ＤＶをアナログ電圧に変換する。その変換されたアナログ電圧は、データ信号として全ての出力線Ｄ（１）～Ｄ（ｉ）に一斉に印加される。本実施形態においては、３本の出力線によって１組の出力線群が形成されている。各出力線群に関し、１本目の出力線には赤色用のデータ信号が印加され、２本目の出力線には緑色用のデータ信号が印加され、３本目の出力線には青色用のデータ信号が印加される。それらのデータ信号はデマルチプレクサ部６００を介してデータ線に供給される。以上のように、ソースドライバ５００は、デマルチプレクサ部６００を介して、（ｉ×３）本のデータ線ＤＲ（１）～ＤＲ（ｉ），ＤＧ（１）～ＤＧ（ｉ），ＤＢ（１）～ＤＢ（ｉ）にデータ信号を印加する。
　デマルチプレクサ部６００は、ｉ個の入力端と（ｉ×３）個の出力端とを有している。すなわち、１個の入力端につき３個の出力端が設けられている。入力端は出力線に接続されており、出力端はデータ線に接続されている。また、デマルチプレクサ部６００には、内部のスイッチの状態を制御する第１～第３のスイッチ制御信号ＳＷＣＴＬ１～ＳＷＣＴＬ３が与えられる。このような構成により、デマルチプレクサ部６００は、第１～第３のスイッチ制御信号ＳＷＣＴＬ１～ＳＷＣＴＬ３に基づいて、１つの出力線から与えられるデータ信号を３つのデータ線に分配する。本実施形態においては、このようにＳＳＤ方式が採用されているので、ＳＳＤ方式が採用されていない場合に比べて、ソースドライバ５００に接続される出力線の本数を３分の１に削減することができる。これにより、額縁領域を狭くすることが可能となる。また、ソースドライバ５００の回路規模が縮小されるので、ソースドライバ５００の製造コストを削減できる。なお、デマルチプレクサ部６００についての更に詳しい説明は後述する。また、以下においては、第１～第３のスイッチ制御信号ＳＷＣＴＬ１～ＳＷＣＴＬ３を総称して単に「スイッチ制御信号」ともいう。
　以上のようにして、（ｉ×３）本のデータ線ＤＲ（１）～ＤＲ（ｉ），ＤＧ（１）～ＤＧ（ｉ），ＤＢ（１）～ＤＢ（ｉ）にデータ信号が印加され、ｊ本の走査信号線Ｇ（１）～Ｇ（ｊ）に走査信号が印加され、ｊ本の発光制御線ＥＭ（１）～ＥＭ（ｊ）に発光制御信号が印加されることによって、入力画像信号ＤＩＮに基づく画像が表示部１００に表示される。
　＜２．画素回路＞
　＜２．１　画素回路の構成＞
　次に、表示部１００内の画素回路１０の構成について説明する。なお、ここで示す画素回路１０の構成は一例であって、これには限定されない。図３は、ｎ行目の或る列に対応する画素回路１０の構成を示す回路図である。図３に示す画素回路１０は、１個の有機ＥＬ素子ＯＬＥＤと７個のトランジスタＴ１～Ｔ７（駆動トランジスタＴ１、閾値電圧補償トランジスタＴ２、初期化トランジスタＴ３、発光制御トランジスタＴ４、書き込み制御トランジスタＴ５、電源供給制御トランジスタＴ６、アノード制御トランジスタＴ７）と１個の保持キャパシタＣ１とを含んでいる。トランジスタＴ１～Ｔ７は、ｐチャネル型の薄膜トランジスタである。保持キャパシタＣ１は、２つの電極（第１電極および第２電極）からなる容量素子である。
　なお、ｐチャネル型トランジスタに関してはドレインとソースのうち電位の高い方がソースと呼ばれているが、トランジスタＴ１～Ｔ７の中には、ゲート端子（制御端子）以外の２つの端子の電位の高低関係が状態によって入れ替わるものもある。従って、トランジスタＴ１～Ｔ７に関し、以下の説明では、ゲート端子以外の２つの端子のうちの一方を「第１導通端子」といい、他方を「第２導通端子」という。
　駆動トランジスタＴ１については、ゲート端子は閾値電圧補償トランジスタＴ２の第２導通端子と初期化トランジスタＴ３の第１導通端子と保持キャパシタＣ１の第２電極とに接続され、第１導通端子は書き込み制御トランジスタＴ５の第２導通端子と電源供給制御トランジスタＴ６の第２導通端子とに接続され、第２導通端子は閾値電圧補償トランジスタＴ２の第１導通端子と発光制御トランジスタＴ４の第１導通端子とに接続されている。閾値電圧補償トランジスタＴ２については、ゲート端子はｎ行目の走査信号線Ｇ（ｎ）に接続され、第１導通端子は駆動トランジスタＴ１の第２導通端子と発光制御トランジスタＴ４の第１導通端子とに接続され、第２導通端子は駆動トランジスタＴ１のゲート端子と初期化トランジスタＴ３の第１導通端子と保持キャパシタＣ１の第２電極とに接続されている。初期化トランジスタＴ３については、ゲート端子は（ｎ－１）行目の走査信号線Ｇ（ｎ－１）に接続され、第１導通端子は駆動トランジスタＴ１のゲート端子と閾値電圧補償トランジスタＴ２の第２導通端子と保持キャパシタＣ１の第２電極とに接続され、第２導通端子は初期化電源線に接続されている。発光制御トランジスタＴ４については、ゲート端子はｎ行目の発光制御線ＥＭ（ｎ）に接続され、第１導通端子は駆動トランジスタＴ１の第２導通端子と閾値電圧補償トランジスタＴ２の第１導通端子とに接続され、第２導通端子はアノード制御トランジスタＴ７の第１導通端子と有機ＥＬ素子ＯＬＥＤのアノード端子とに接続されている。
　書き込み制御トランジスタＴ５については、ゲート端子はｎ行目の走査信号線Ｇ（ｎ）に接続され、第１導通端子は対応するデータ線Ｄに接続され、第２導通端子は駆動トランジスタＴ１の第１導通端子と電源供給制御トランジスタＴ６の第２導通端子とに接続されている。電源供給制御トランジスタＴ６については、ゲート端子はｎ行目の発光制御線ＥＭ（ｎ）に接続され、第１導通端子はハイレベル電源線と保持キャパシタＣ１の第１電極とに接続され、第２導通端子は駆動トランジスタＴ１の第１導通端子と書き込み制御トランジスタＴ５の第２導通端子とに接続されている。アノード制御トランジスタＴ７については、ゲート端子はｎ行目の走査信号線Ｇ（ｎ）に接続され、第１導通端子は有機ＥＬ素子ＯＬＥＤのアノード端子に接続され、第２導通端子は初期化電源線に接続されている。
　保持キャパシタＣ１については、第１電極はハイレベル電源線と電源供給制御トランジスタＴ６の第１導通端子とに接続され、第２電極は駆動トランジスタＴ１のゲート端子と閾値電圧補償トランジスタＴ２の第２導通端子と初期化トランジスタＴ３の第１導通端子とに接続されている。有機ＥＬ素子ＯＬＥＤについては、アノード端子は発光制御トランジスタＴ４の第２導通端子とアノード制御トランジスタＴ７の第１導通端子とに接続され、カソード端子はローレベル電源線に接続されている。
　＜２．２　画素回路の動作＞
　図４は、ｎ行目の或る列に対応する画素回路１０（図３に示す画素回路１０）の駆動方法について説明するためのタイミングチャートである。時刻ｔ０以前には、走査信号Ｇ（ｎ－１）および走査信号Ｇ（ｎ）はハイレベルとなっており、発光制御信号ＥＭ（ｎ）はローレベルとなっている。このとき、発光制御トランジスタＴ４はオン状態となっていて、有機ＥＬ素子ＯＬＥＤは駆動電流の大きさに応じて発光している。
　時刻ｔ０になると、発光制御信号ＥＭ（ｎ）がローレベルからハイレベルに変化する。これにより、発光制御トランジスタＴ４および電源供給制御トランジスタＴ６がオフ状態となる。その結果、有機ＥＬ素子ＯＬＥＤへの電流の供給が遮断され、有機ＥＬ素子ＯＬＥＤは消灯状態となる。
　時刻ｔ１になると、走査信号Ｇ（ｎ－１）がハイレベルからローレベルに変化する。これにより、初期化トランジスタＴ３がオン状態となる。その結果、駆動トランジスタＴ１のゲート電圧が初期化される。すなわち、駆動トランジスタＴ１のゲート電圧が初期化電圧Ｖｉｎｉに等しくなる。
　時刻ｔ２になると、走査信号Ｇ（ｎ－１）がローレベルからハイレベルに変化する。これにより、初期化トランジスタＴ３がオフ状態となる。時刻ｔ３になると、走査信号Ｇ（ｎ）がハイレベルからローレベルに変化する。これにより、閾値電圧補償トランジスタＴ２、書き込み制御トランジスタＴ５、およびアノード制御トランジスタＴ７がオン状態となる。アノード制御トランジスタＴ７がオン状態となることにより、有機ＥＬ素子ＯＬＥＤのアノード電圧が初期化電圧Ｖｉｎｉに基づいて初期化される。また、閾値電圧補償トランジスタＴ２および書き込み制御トランジスタＴ５がオン状態となることにより、書き込み制御トランジスタＴ５、駆動トランジスタＴ１、および閾値電圧補償トランジスタＴ２を介して、データ信号が保持キャパシタＣ１の第２電極に与えられる。これにより、保持キャパシタＣ１が充電される。
　時刻ｔ４になると、走査信号Ｇ（ｎ）がローレベルからハイレベルに変化する。これにより、閾値電圧補償トランジスタＴ２、書き込み制御トランジスタＴ５、およびアノード制御トランジスタＴ７がオフ状態となる。
　時刻ｔ５になると、発光制御信号ＥＭ（ｎ）がハイレベルからローレベルに変化する。これにより、発光制御トランジスタＴ４および電源供給制御トランジスタＴ６がオン状態となり、保持キャパシタＣ１の充電電圧に応じた駆動電流が有機ＥＬ素子ＯＬＥＤに供給される。その結果、当該駆動電流の大きさに応じて有機ＥＬ素子ＯＬＥＤが発光する。その後、時刻ｔ１０に発光制御信号ＥＭ（ｎ）がローレベルからハイレベルに変化するまでの期間を通じて、有機ＥＬ素子ＯＬＥＤは発光する。
　＜３．デマルチプレクサ部＞
　次に、図５を参照しつつ、デマルチプレクサ部６００の詳細な構成について説明する。本実施形態においては、このデマルチプレクサ部６００によってデータ信号分配部が実現されている。なお、図５には、３列分の構成のみを示している。ここでは、着目する３つの列を便宜上「列Ａ」、「列Ｂ」、および「列Ｃ」という。図５では、赤色用のデータ信号を伝達する出力線には符号Ｄ（Ｒ）を付し、緑色用のデータ信号を伝達する出力線には符号Ｄ（Ｇ）を付し、青色用のデータ信号を伝達する出力線には符号Ｄ（Ｂ）を付している。また、赤色のサブ画素には符号ＰＩＸ（Ｒ）を付し、緑色のサブ画素には符号ＰＩＸ（Ｇ）を付し、青色のサブ画素には符号ＰＩＸ（Ｂ）を付している。また、例えば列Ｂの赤色のサブ画素を形成する画素回路１０に接続されるデータ線には符号ＤＲ（Ｂ）を付している。なお、出力線Ｄ（Ｒ）、出力線Ｄ（Ｇ）、および出力線Ｄ（Ｂ）の一端は、それぞれ、ソースドライバ５００の出力部に接続されている。
　図５に示すように、（３列分の）デマルチプレクサ部６００には、９個のスイッチ６Ｒ（Ａ）、６Ｇ（Ａ）、６Ｂ（Ａ）、６Ｒ（Ｂ）、６Ｇ（Ｂ）、６Ｂ（Ｂ）、６Ｒ（Ｃ）、６Ｇ（Ｃ）、および６Ｂ（Ｃ）が含まれている。スイッチ６Ｒ（Ａ）、６Ｇ（Ａ）、および６Ｂ（Ａ）は、列Ａに対応して設けられたスイッチであり、第１のスイッチ制御信号ＳＷＣＴＬ１によって状態が制御される。スイッチ６Ｒ（Ｂ）、６Ｇ（Ｂ）、および６Ｂ（Ｂ）は、列Ｂに対応して設けられたスイッチであり、第２のスイッチ制御信号ＳＷＣＴＬ２によって状態が制御される。スイッチ６Ｒ（Ｃ）、６Ｇ（Ｃ）、および６Ｂ（Ｃ）は、列Ｃに対応して設けられたスイッチであり、第３のスイッチ制御信号ＳＷＣＴＬ３によって状態が制御される。なお、本実施形態においては、スイッチ制御信号がローレベルである時に、対応するスイッチがオン状態となる。
　データ線ＤＲ（Ａ）はスイッチ６Ｒ（Ａ）を介して出力線Ｄ（Ｒ）に接続され、データ線ＤＲ（Ｂ）はスイッチ６Ｒ（Ｂ）を介して出力線Ｄ（Ｒ）に接続され、データ線ＤＲ（Ｃ）はスイッチ６Ｒ（Ｃ）を介して出力線Ｄ（Ｒ）に接続されている。データ線ＤＧ（Ａ）はスイッチ６Ｇ（Ａ）を介して出力線Ｄ（Ｇ）に接続され、データ線ＤＧ（Ｂ）はスイッチ６Ｇ（Ｂ）を介して出力線Ｄ（Ｇ）に接続され、データ線ＤＧ（Ｃ）はスイッチ６Ｇ（Ｃ）を介して出力線Ｄ（Ｇ）に接続されている。データ線ＤＢ（Ａ）はスイッチ６Ｂ（Ａ）を介して出力線Ｄ（Ｂ）に接続され、データ線ＤＢ（Ｂ）はスイッチ６Ｂ（Ｂ）を介して出力線Ｄ（Ｂ）に接続され、データ線ＤＢ（Ｃ）はスイッチ６Ｂ（Ｃ）を介して出力線Ｄ（Ｂ）に接続されている。
　以上のように、本実施形態においては、ソースドライバ５００の各出力部は、３本のデータ線に対応付けられている。詳しくは、ソースドライバ５００の各出力部は、２本おきの３本のデータ線に対応付けられている。また、ソースドライバ５００の各出力部は、同じ色のサブ画素にデータ信号を供給するための３本のデータ線に対応付けられている。各出力部に対応付けられた３本のデータ線は、詳しくは、データ線に垂直な方向（走査信号線が延びる方向）に連続して配置された３個の画素にそれぞれ含まれる同じ色の３個のサブ画素に接続されている。そして、デマルチプレクサ部６００は、ソースドライバ５００の各出力部とそれに対応付けられた３本のデータ線とのそれぞれの電気的な接続状態を制御するための１つの出力部につき３個設けられたスイッチを含んでいる。また、各画素を構成する３個のサブ画素にそれぞれデータ信号を供給するための３本のデータ線と当該３本のデータ線に対応付けられている３本の出力線（ソースドライバ５００の３個の出力部）とのそれぞれの電気的な接続状態を制御する３個のスイッチは同じスイッチ制御信号によって状態が制御される。
　以上のような構成において、第１のスイッチ制御信号ＳＷＣＴＬ１がローレベルになっている時には、スイッチ６Ｒ（Ａ）、６Ｇ（Ａ）、および６Ｂ（Ａ）がオン状態となり、列Ａに含まれるサブ画素を形成する画素回路１０に接続されたデータ線ＤＲ（Ａ）、ＤＧ（Ａ）、およびＤＢ（Ａ）にデータ信号が供給される。また、第２のスイッチ制御信号ＳＷＣＴＬ２がローレベルになっている時には、スイッチ６Ｒ（Ｂ）、６Ｇ（Ｂ）、および６Ｂ（Ｂ）がオン状態となり、列Ｂに含まれるサブ画素を形成する画素回路１０に接続されたデータ線ＤＲ（Ｂ）、ＤＧ（Ｂ）、およびＤＢ（Ｂ）にデータ信号が供給される。また、第３のスイッチ制御信号ＳＷＣＴＬ３がローレベルになっている時には、スイッチ６Ｒ（Ｃ）、６Ｇ（Ｃ）、および６Ｂ（Ｃ）がオン状態となり、列Ｃに含まれるサブ画素を形成する画素回路１０に接続されたデータ線ＤＲ（Ｃ）、ＤＧ（Ｃ）、およびＤＢ（Ｃ）にデータ信号が供給される。
　＜４．駆動方法＞
　次に、駆動方法について説明する。図１は、駆動方法の概要を説明するための図である。本実施形態においては、動画表示の際と静止画表示の際との間で１水平走査期間の長さが変化する。詳しくは、静止画表示の際の１水平走査期間の長さは、動画表示の際の１水平走査期間の長さの３倍となる。すなわち、静止画表示の際の駆動周波数は、動画表示の際の駆動周波数の３分の１とされる。また、図１に示すように、動画表示が行われる際には第１～第３のスイッチ制御信号ＳＷＣＴＬ１～ＳＷＣＴＬ３が同時にローレベルとなるのに対し、静止画表示が行われる際には第１～第３のスイッチ制御信号ＳＷＣＴＬ１～ＳＷＣＴＬ３は１つずつローレベルとなる。以上のような制御が実現されるよう、図６に示すように、表示部１００に表示する画像が動画であるか静止画であるかに応じて駆動周波数を設定する駆動周波数設定部２２とデマルチプレクサ部６００に含まれているスイッチの状態を制御するスイッチ制御部２４とが表示制御回路２００内に設けられている。なお、表示部１００に表示する画像が動画であるか静止画であるかについては、入力画像信号ＤＩＮに基づいて判定される。以下、本実施形態における駆動方法について詳しく説明する。
　図７は、動画表示の際の駆動方法について説明するためのタイミングチャートである。なお、ここでは、ｎ行目の画素回路１０内の保持キャパシタＣ１にデータ信号の書き込みが行われるときの動作に着目する。また、図７では、データ線の電圧の変化を「ＤＡＴＡ」と記した波形で表している（図８も同様）。
　時刻ｔ２０になると、発光制御信号ＥＭ（ｎ）がローレベルからハイレベルに変化する。これにより、ｎ行目の画素回路１０内の有機ＥＬ素子ＯＬＥＤは消灯状態となる。時刻ｔ２１になると、走査信号Ｇ（ｎ－１）がハイレベルからローレベルに変化する。これにより、ｎ行目の画素回路１０内の駆動トランジスタＴ１のゲート電圧が初期化される。時刻ｔ２２になると、第１～第３のスイッチ制御信号ＳＷＣＴＬ１～ＳＷＣＴＬ３がローレベルからハイレベルに変化する。これにより、デマルチプレクサ部６００内の全てのスイッチ６Ｒ（Ａ）、６Ｇ（Ａ）、６Ｂ（Ａ）、６Ｒ（Ｂ）、６Ｇ（Ｂ）、６Ｂ（Ｂ）、６Ｒ（Ｃ）、６Ｇ（Ｃ）、および６Ｂ（Ｃ）がオフ状態となる。
　時刻ｔ２３に走査信号Ｇ（ｎ－１）がローレベルからハイレベルに変化した後、時刻ｔ２４になると、第１～第３のスイッチ制御信号ＳＷＣＴＬ１～ＳＷＣＴＬ３がハイレベルからローレベルに変化する。これにより、デマルチプレクサ部６００内の全てのスイッチ６Ｒ（Ａ）、６Ｇ（Ａ）、６Ｂ（Ａ）、６Ｒ（Ｂ）、６Ｇ（Ｂ）、６Ｂ（Ｂ）、６Ｒ（Ｃ）、６Ｇ（Ｃ）、および６Ｂ（Ｃ）がオン状態となる。これにより、全てのデータ線に出力線からデータ信号が供給される。詳しくは、赤色用のデータ信号が出力線Ｄ（Ｒ）からデータ線ＤＲ（Ａ）、ＤＲ（Ｂ）、およびＤＲ（Ｃ）に供給され、緑色用のデータ信号が出力線Ｄ（Ｇ）からデータ線ＤＧ（Ａ）、ＤＧ（Ｂ）、およびＤＧ（Ｃ）に供給され、青色用のデータ信号が出力線Ｄ（Ｂ）からデータ線ＤＢ（Ａ）、ＤＢ（Ｂ）、およびＤＢ（Ｃ）に供給される。
　時刻ｔ２５になると、走査信号Ｇ（ｎ）がハイレベルからローレベルに変化する。これにより、ｎ行目の画素回路１０内の保持キャパシタＣ１が、対応するデータ線の電圧に応じて充電される。時刻ｔ２６になると、第１～第３のスイッチ制御信号ＳＷＣＴＬ１～ＳＷＣＴＬ３がローレベルからハイレベルに変化する。これにより、デマルチプレクサ部６００内の全てのスイッチ６Ｒ（Ａ）、６Ｇ（Ａ）、６Ｂ（Ａ）、６Ｒ（Ｂ）、６Ｇ（Ｂ）、６Ｂ（Ｂ）、６Ｒ（Ｃ）、６Ｇ（Ｃ）、および６Ｂ（Ｃ）がオフ状態となる。その結果、出力線からデータ線へのデータ信号の供給が遮断される。
　時刻ｔ２７になると、走査信号Ｇ（ｎ）がローレベルからハイレベルに変化する。これにより、ｎ行目の画素回路１０において、閾値電圧補償トランジスタＴ２、書き込み制御トランジスタＴ５、およびアノード制御トランジスタＴ７がオフ状態となり、保持キャパシタＣ１の充電電圧が確定する。
　時刻ｔ２８に第１～第３のスイッチ制御信号ＳＷＣＴＬ１～ＳＷＣＴＬ３がハイレベルからローレベルに変化した後、時刻ｔ２９になると、発光制御信号ＥＭ（ｎ）がハイレベルからローレベルに変化する。これにより、ｎ行目の画素回路１０において、保持キャパシタＣ１の充電電圧に応じた駆動電流が有機ＥＬ素子ＯＬＥＤに供給され、当該駆動電流の大きさに応じて有機ＥＬ素子ＯＬＥＤが発光する。
　以上のように、動画表示が行われる際には、ソースドライバ５００の各出力部に対応する３個のスイッチが１水平走査期間中に同時にオン状態となる。これにより、各色（各基本色）に関し、走査信号線が延びる方向に連続して並んでいる３つの列のサブ画素において、同じ信号値のデータ信号に基づく書き込みが行われる。
　図８は、静止画表示の際の駆動方法について説明するためのタイミングチャートである。なお、ここでも、ｎ行目の画素回路１０内の保持キャパシタＣ１にデータ信号の書き込みが行われるときの動作に着目する。
　時刻ｔ４０になると、発光制御信号ＥＭ（ｎ）がローレベルからハイレベルに変化する。これにより、ｎ行目の画素回路１０内の有機ＥＬ素子ＯＬＥＤは消灯状態となる。時刻ｔ４１になると、走査信号Ｇ（ｎ－１）がハイレベルからローレベルに変化する。これにより、ｎ行目の画素回路１０内の駆動トランジスタＴ１のゲート電圧が初期化される。
　時刻ｔ４２に走査信号Ｇ（ｎ－１）がローレベルからハイレベルに変化した後、時刻ｔ４３になると、第１のスイッチ制御信号ＳＷＣＴＬ１がハイレベルからローレベルに変化する。これにより、デマルチプレクサ部６００内のスイッチ６Ｒ（Ａ）、６Ｇ（Ａ）、および６Ｂ（Ａ）がオン状態となる。これにより、列Ａに対応するデータ線に出力線からデータ信号が供給される。詳しくは、赤色用のデータ信号が出力線Ｄ（Ｒ）からデータ線ＤＲ（Ａ）に供給され、緑色用のデータ信号が出力線Ｄ（Ｇ）からデータ線ＤＧ（Ａ）に供給され、青色用のデータ信号が出力線Ｄ（Ｂ）からデータ線ＤＢ（Ａ）に供給される。時刻ｔ４４になると、第１のスイッチ制御信号ＳＷＣＴＬ１がローレベルからハイレベルに変化する。これにより、デマルチプレクサ部６００内のスイッチ６Ｒ（Ａ）、６Ｇ（Ａ）、および６Ｂ（Ａ）がオフ状態となる。その結果、出力線からデータ線へのデータ信号の供給が遮断される。
　時刻ｔ４５になると、第２のスイッチ制御信号ＳＷＣＴＬ２がハイレベルからローレベルに変化する。これにより、デマルチプレクサ部６００内のスイッチ６Ｒ（Ｂ）、６Ｇ（Ｂ）、および６Ｂ（Ｂ）がオン状態となる。これにより、列Ｂに対応するデータ線に出力線からデータ信号が供給される。詳しくは、赤色用のデータ信号が出力線Ｄ（Ｒ）からデータ線ＤＲ（Ｂ）に供給され、緑色用のデータ信号が出力線Ｄ（Ｇ）からデータ線ＤＧ（Ｂ）に供給され、青色用のデータ信号が出力線Ｄ（Ｂ）からデータ線ＤＢ（Ｂ）に供給される。時刻ｔ４６になると、第２のスイッチ制御信号ＳＷＣＴＬ２がローレベルからハイレベルに変化する。これにより、デマルチプレクサ部６００内のスイッチ６Ｒ（Ｂ）、６Ｇ（Ｂ）、および６Ｂ（Ｂ）がオフ状態となる。その結果、出力線からデータ線へのデータ信号の供給が遮断される。
　時刻ｔ４７になると、第３のスイッチ制御信号ＳＷＣＴＬ３がハイレベルからローレベルに変化する。これにより、デマルチプレクサ部６００内のスイッチ６Ｒ（Ｃ）、６Ｇ（Ｃ）、および６Ｂ（Ｃ）がオン状態となる。これにより、列Ｃに対応するデータ線に出力線からデータ信号が供給される。詳しくは、赤色用のデータ信号が出力線Ｄ（Ｒ）からデータ線ＤＲ（Ｃ）に供給され、緑色用のデータ信号が出力線Ｄ（Ｇ）からデータ線ＤＧ（Ｃ）に供給され、青色用のデータ信号が出力線Ｄ（Ｂ）からデータ線ＤＢ（Ｃ）に供給される。時刻ｔ４８になると、第３のスイッチ制御信号ＳＷＣＴＬ３がローレベルからハイレベルに変化する。これにより、デマルチプレクサ部６００内のスイッチ６Ｒ（Ｃ）、６Ｇ（Ｃ）、および６Ｂ（Ｃ）がオフ状態となる。その結果、出力線からデータ線へのデータ信号の供給が遮断される。
　時刻ｔ４９になると、走査信号Ｇ（ｎ）がハイレベルからローレベルに変化する。これにより、ｎ行目の画素回路１０内の保持キャパシタＣ１が、対応するデータ線の電圧に応じて充電される。時刻ｔ５０になると、走査信号Ｇ（ｎ）がローレベルからハイレベルに変化する。これにより、ｎ行目の画素回路１０において、閾値電圧補償トランジスタＴ２、書き込み制御トランジスタＴ５、およびアノード制御トランジスタＴ７がオフ状態となり、保持キャパシタＣ１の充電電圧が確定する。
　時刻ｔ５１になると、発光制御信号ＥＭ（ｎ）がハイレベルからローレベルに変化する。これにより、ｎ行目の画素回路１０において、保持キャパシタＣ１の充電電圧に応じた駆動電流が有機ＥＬ素子ＯＬＥＤに供給され、当該駆動電流の大きさに応じて有機ＥＬ素子ＯＬＥＤが発光する。
　以上のように、静止画表示が行われる際には、ソースドライバ５００の各出力部に対応する３個のスイッチが１水平走査期間中に１つずつ順次にオン状態となる。従って、各色（各基本色）に関し、走査信号線が延びる方向に連続して並んでいる３つの列のサブ画素に着目すると、それら３つのサブ画素は互いに異なる信号値のデータ信号に基づく書き込みが行われ得る。
　ところで、以上のような駆動方法が採用されているため、動画表示の際と静止画表示の際とでは表示画像の解像度が異なる。これについて、図９を参照しつつ説明する。なお、図９では、１組の出力線群に対応する１行分のサブ画素（すなわち、９個のサブ画素）に着目し、それら９個のサブ画素に符号７１～７９を付している。
　動画表示の際には、上述した駆動方法により、各出力線に対応する３個のサブ画素（同じ色のサブ画素）では、同じ信号値のデータ信号に基づく書き込みが行われる。このため、例えばサブ画素７１、７４、および７７では、同じ階調値の表示が行われる。従って、サブ画素７１～７３で構成される画素と、サブ画素７４～７６で構成される画素と、サブ画素７７～７９で構成される画素とで、同じ色の表示が行われる。その結果、実質的には１つの画素が９個のサブ画素７１～７９で構成された状態での色の表示が行われる（図９では、実質的な１つの画素を太枠で表している。）。すなわち、本来の３分の１の解像度での画像表示が行われる。なお、３個のサブ画素で同じ信号値のデータ信号に基づく書き込みが行われることに関し、使用する信号値は、例えば、３個のサブ画素のうちの特定のサブ画素に対応する信号値としても良いし、３個のサブ画素のそれぞれに対応する信号値の平均値としても良い。
　これに対して、静止画表示の際には、上述した駆動方法により、各出力線に対応する３個のサブ画素（同じ色のサブ画素）では、異なる信号値のデータ信号に基づく書き込みが行われる（但し、目標表示画像によっては同じ信号値のデータ信号に基づく書き込みが行われる場合もある）。このため、例えばサブ画素７１、７４、および７７では、異なる階調値の表示が行われる。従って、サブ画素７１～７３で構成される画素と、サブ画素７４～７６で構成される画素と、サブ画素７７～７９で構成される画素とで、異なる色の表示が行われる。すなわち、本来の解像度での画像表示が行われる。
　以上のように、本実施形態においては、動画表示の際には本来の３分の１の解像度での画像表示が行われ、静止画表示の際には本来の解像度での画像表示が行われる。より詳しくは、データ線に平行な方向についての解像度は静止画表示のときと動画表示のときとで同じであるが、データ線に垂直な方向（走査信号線の延びる方向）についての解像度は静止画表示のときには動画表示のときの３倍となる。
　なお、上記においては走査信号線が１本ずつ順次に駆動されることを前提に説明しているが、これには限定されない。動画表示の際に走査信号線が３本ずつ駆動されるようにしても良い。すなわち、動画表示の際にゲートドライバ３００がデータ線の延びる方向に連続する３本の走査信号線に対して同じタイミングでハイレベル（オンレベル）の走査信号を出力するようにしても良い。これにより、動画表示の際には、データ線に平行な方向だけでなくデータ線に垂直な方向についても解像度が本来の３分の１（静止画表示のときの３分の１）となる。
　＜５．効果＞
　本実施形態によれば、ＳＳＤ方式を採用した有機ＥＬ表示装置において、動画表示が行われる際と静止画表示が行われる際とでは、駆動周波数およびデマルチプレクサ部６００内のスイッチの動作が異なる。より詳しくは、動画表示が行われる際には、静止画表示が行われる際よりも駆動周波数が高い周波数に設定され、ソースドライバ５００の各出力部に対応する３個のスイッチが各水平走査期間に同時にオン状態となる。このように、各出力部に対応する３個のスイッチは、各水平走査期間に順次にオン状態となるのではなく、各水平走査期間に同時にオン状態となる。このため、解像度は低下するが、駆動周波数が高くても各データ線の充電時間が充分に確保される。また、静止画表示が行われる際には、動画表示が行われる際よりも駆動周波数が低い周波数に設定され、ソースドライバ５００の各出力部に対応する３個のスイッチが所定期間ずつ順次にオン状態となる。このように駆動周波数が低くされるので、各出力部に対応する３本のデータ線への充電が各水平走査期間に順次に行われても各データ線の充電時間が充分に確保される。以上のように、動画表示が行われる際にも静止画表示が行われる際にも各データ線の充電時間が充分に確保される。その結果、充電不足に起因する表示品位の低下が抑制される。
　＜６．その他＞
　上記実施形態では有機ＥＬ表示装置を例に挙げて説明したが、表示装置の種類については特に限定されない。電流によって輝度または透過率が制御される表示素子を備えた表示装置では、無機発光ダイオードを備えた無機ＥＬ表示装置やＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）を備えたＱＬＥＤ表示装置などにも本発明を適用することができる。また、電流によって輝度または透過率が制御される表示素子以外の表示素子を備えた表示装置（例えば液晶表示装置）にも本発明を適用することができる。
　また、上記実施形態では基本色として３原色（赤色、緑色、および青色）が用いられる例を挙げて説明したが、本発明はこれに限定されない。例えば、各画素が赤色のサブ画素、緑色のサブ画素、青色のサブ画素、および白色のサブ画素で構成されている場合のように基本色として４つの色（赤色、緑色、青色、および白色）が用いられている場合にも本発明を適用することができる。これに関し、Ｋを３以上の整数として、各画素がＫ個の基本色のサブ画素からなる構成を採用することができる。この場合、ソースドライバ５００の各出力部は、Ｋ本のデータ線に対応付けられる。
６Ｒ（Ａ）、６Ｇ（Ａ）、６Ｂ（Ａ）、６Ｒ（Ｂ）、６Ｇ（Ｂ）、６Ｂ（Ｂ）、６Ｒ（Ｃ）、６Ｇ（Ｃ）、６Ｂ（Ｃ）…（デマルチプレクサ部内の）スイッチ
１０…画素回路
２２…駆動周波数設定部
２４…スイッチ制御部
１００…表示部
２００…表示制御回路
５００…ソースドライバ（データ線駆動回路）
６００…デマルチプレクサ部
Ｄ（１）～Ｄ（ｉ）…（ソースドライバからの）出力線
ＤＲ（１）～ＤＲ（ｉ）、ＤＧ（１）～ＤＧ（ｉ）、ＤＢ（１）～ＤＢ（ｉ）…データ線
ＳＷＣＴＬ１～ＳＷＣＴＬ３…第１～第３のスイッチ制御信号
Ｔ１…駆動トランジスタ
Ｔ２…閾値電圧補償トランジスタ
Ｔ３…初期化トランジスタ
Ｔ４…発光制御トランジスタ
Ｔ５…書き込み制御トランジスタ
Ｔ６…電源供給制御トランジスタ
Ｔ７…アノード制御トランジスタ

Claims (12)

  1. 　Ｋ個（Ｋは３以上の整数）の基本色のサブ画素で構成された複数の画素を含む表示部を有する表示装置であって、
    　前記表示部に配設された、サブ画素にデータ信号を供給するための複数のデータ線と、
    　データ信号を出力することにより前記複数のデータ線を駆動するデータ線駆動回路と、
    　前記データ線駆動回路から出力される各データ信号がＫ本のデータ線に分配可能となるよう前記データ線駆動回路の各出力部がＫ本のデータ線に対応付けられ、各出力部とそれに対応付けられたＫ本のデータ線とのそれぞれの電気的な接続状態を制御するための１つの出力部につきＫ個設けられたスイッチを含む、データ信号分配部と、
    　前記データ信号分配部に含まれているスイッチの状態を制御するスイッチ制御部と、
    　前記表示部に表示する画像が動画であるか静止画であるかに応じて駆動周波数を設定する駆動周波数設定部と
    を備え、
    　前記駆動周波数設定部は、前記表示部に表示する画像が静止画であるときには、前記表示部に表示する画像が動画であるときよりも駆動周波数を低い周波数に設定し、
    　前記スイッチ制御部は、
    　　前記表示部に表示する画像が動画であるときには、各水平走査期間に前記Ｋ個のスイッチを同時にオン状態とし、
    　　前記表示部に表示する画像が静止画であるときには、各水平走査期間に前記Ｋ個のスイッチを所定期間ずつ順次にオン状態とすることを特徴とする、表示装置。
  2. 　前記表示部に表示する画像が静止画であるときに前記駆動周波数設定部によって設定される駆動周波数は、前記表示部に表示する画像が動画であるときに前記駆動周波数設定部によって設定される駆動周波数のＫ分の１であることを特徴とする、請求項１に記載の表示装置。
  3. 　前記データ線駆動回路の各出力部は、同じ基本色のサブ画素にデータ信号を供給するためのＫ本のデータ線に対応付けられていることを特徴とする、請求項１に記載の表示装置。
  4. 　前記データ線駆動回路の各出力部に対応付けられているＫ本のデータ線は、前記複数のデータ線に垂直な方向に連続して配置されたＫ個の画素にそれぞれ含まれる同じ基本色のＫ個のサブ画素に接続されていることを特徴とする、請求項３に記載の表示装置。
  5. 　前記データ線駆動回路の各出力部は、（Ｋ－１）本おきのＫ本のデータ線に対応付けられていることを特徴とする、請求項３に記載の表示装置。
  6. 　各画素を構成するＫ個のサブ画素にそれぞれデータ信号を供給するためのＫ本のデータ線と前記データ線駆動回路の出力部のうち当該Ｋ本のデータ線に対応付けられているＫ個の出力部とのそれぞれの電気的な接続状態を制御するＫ個のスイッチは同じ制御信号によって状態が制御されることを特徴とする、請求項１に記載の表示装置。
  7. 　前記複数のデータ線に垂直な方向に延びるよう前記表示部に配設された、サブ画素に走査信号を供給するための複数の走査信号線と、
    　走査信号を出力することにより前記複数の走査信号線を駆動する走査信号線駆動回路と
    を更に備え、
    　前記走査信号線駆動回路は、前記表示部に表示する画像が動画であるときには、各水平走査期間に、前記複数のデータ線が延びる方向に連続するＫ本の走査信号線に対して同じタイミングでオンレベルの走査信号を出力することを特徴とする、請求項１に記載の表示装置。
  8. 　前記複数のデータ線に垂直な方向の解像度は、前記表示部に表示する画像が静止画であるときには前記表示部に表示する画像が動画であるときのＫ倍となり、
    　前記複数のデータ線に平行な方向の解像度は、前記表示部に表示する画像が静止画であるときと前記表示部に表示する画像が動画であるときとで同じであることを特徴とする、請求項１に記載の表示装置。
  9. 　各サブ画素を形成する画素回路は、電流によって駆動される表示素子と、前記表示素子に供給される電流の量を制御するために、対応するデータ線に供給されているデータ信号に応じて充電される容量素子とを含むことを特徴とする、請求項１に記載の表示装置。
  10. 　Ｋ個（Ｋは３以上の整数）の基本色のサブ画素で構成された複数の画素を含む表示部を有する表示装置であって、
    　前記表示部に配設された、サブ画素にデータ信号を供給するための複数のデータ線と、
    　データ信号を出力することにより前記複数のデータ線を駆動するデータ線駆動回路と、
    　前記データ線駆動回路から出力される各データ信号がＫ本のデータ線に分配可能となるよう前記データ線駆動回路の各出力部がＫ本のデータ線に対応付けられ、各出力部とそれに対応付けられたＫ本のデータ線とのそれぞれの電気的な接続状態を制御するための１つの出力部につきＫ個設けられたスイッチを含む、データ信号分配部と、
    　前記データ信号分配部に含まれているスイッチの状態を制御するスイッチ制御部と
    を備え、
    　前記データ線駆動回路の各出力部は、同じ基本色のサブ画素にデータ信号を供給するためのＫ本のデータ線に対応付けられていることを特徴とする、表示装置。
  11. 　前記データ線駆動回路の各出力部に対応付けられているＫ本のデータ線は、前記複数のデータ線に垂直な方向に連続して配置されたＫ個の画素にそれぞれ含まれる同じ基本色のＫ個のサブ画素に接続されていることを特徴とする、請求項１０に記載の表示装置。
  12. 　Ｋ個（Ｋは３以上の整数）の基本色のサブ画素で構成された複数の画素を含む表示部を有する表示装置の駆動方法であって、
    　前記表示装置は、
    　　前記表示部に配設された、サブ画素にデータ信号を供給するための複数のデータ線と、
    　　データ信号を出力することにより前記複数のデータ線を駆動するデータ線駆動回路と、
    　　前記データ線駆動回路から出力される各データ信号がＫ本のデータ線に分配可能となるよう前記データ線駆動回路の各出力部がＫ本のデータ線に対応付けられ、各出力部とそれに対応付けられたＫ本のデータ線とのそれぞれの電気的な接続状態を制御するための１つの出力部につきＫ個設けられたスイッチを含む、データ信号分配部と
    を備え、
    　前記駆動方法は、
    　　前記表示部に表示する画像が動画であるか静止画であるかに応じて駆動周波数を設定する駆動周波数設定ステップと、
    　　前記データ信号分配部に含まれているスイッチの状態を制御するスイッチ制御ステップと
    を含み、
    　前記駆動周波数設定ステップでは、前記表示部に表示する画像が静止画であるときには、前記表示部に表示する画像が動画であるときよりも駆動周波数が低い周波数に設定され、
    　前記スイッチ制御ステップでは、
    　　前記表示部に表示する画像が動画であるときには、各水平走査期間に前記Ｋ個のスイッチが同時にオン状態とされ、
    　　前記表示部に表示する画像が静止画であるときには、各水平走査期間に前記Ｋ個のスイッチが所定期間ずつ順次にオン状態とされることを特徴とする、駆動方法。
PCT/JP2017/033216 2017-09-14 2017-09-14 表示装置およびその駆動方法 WO2019053834A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2017/033216 WO2019053834A1 (ja) 2017-09-14 2017-09-14 表示装置およびその駆動方法
US16/468,081 US20200013331A1 (en) 2017-09-14 2017-09-14 Display device and driving method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/033216 WO2019053834A1 (ja) 2017-09-14 2017-09-14 表示装置およびその駆動方法

Publications (1)

Publication Number Publication Date
WO2019053834A1 true WO2019053834A1 (ja) 2019-03-21

Family

ID=65722605

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/033216 WO2019053834A1 (ja) 2017-09-14 2017-09-14 表示装置およびその駆動方法

Country Status (2)

Country Link
US (1) US20200013331A1 (ja)
WO (1) WO2019053834A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627393A (zh) * 2020-06-24 2020-09-04 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220030344A (ko) * 2020-08-27 2022-03-11 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
EP4184501A4 (en) 2020-12-04 2023-12-27 Samsung Electronics Co., Ltd. ELECTRONIC DEVICE AND METHOD FOR PREDICTING AND COMPENSATING RESIDUAL IMAGE OF DISPLAY DEVICE
CN113140177A (zh) 2021-04-26 2021-07-20 武汉华星光电技术有限公司 一种多路复用电路、显示面板以及显示面板的驱动方法
US20240363065A1 (en) * 2022-05-19 2024-10-31 Mianyang BOE Optoelectronics Technology Co.,Ltd. Pixel Circuit and Driving Method thereof, Display Panel and Display Device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010271366A (ja) * 2009-05-19 2010-12-02 Sony Corp 表示装置、表示方法
JP2013190526A (ja) * 2012-03-13 2013-09-26 Sharp Corp 表示装置およびその駆動方法
US20160322008A1 (en) * 2015-04-30 2016-11-03 Lg Display Co., Ltd. Display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102237438B1 (ko) * 2013-12-16 2021-04-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102286944B1 (ko) * 2015-03-24 2021-08-09 삼성디스플레이 주식회사 표시 패널 구동 장치 및 이를 포함하는 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010271366A (ja) * 2009-05-19 2010-12-02 Sony Corp 表示装置、表示方法
JP2013190526A (ja) * 2012-03-13 2013-09-26 Sharp Corp 表示装置およびその駆動方法
US20160322008A1 (en) * 2015-04-30 2016-11-03 Lg Display Co., Ltd. Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627393A (zh) * 2020-06-24 2020-09-04 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
US11996055B2 (en) 2020-06-24 2024-05-28 Boe Technology Group Co., Ltd. Display panel having a time-division multiplexing circuit and method of driving thereof

Also Published As

Publication number Publication date
US20200013331A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
EP1764772B1 (en) Organic light emitting diode display device and method of operating the same
WO2019062579A1 (zh) 像素电路及其驱动方法、显示装置
WO2019053834A1 (ja) 表示装置およびその駆動方法
WO2015059966A1 (ja) 表示装置およびその駆動方法
KR102137521B1 (ko) 화소 회로 및 그 구동 방법
CN111179846B (zh) 有机发光显示装置
WO2018173281A1 (ja) 表示装置およびその駆動方法
US8497855B2 (en) Scan driving apparatus and driving method for the same
WO2018173244A1 (ja) 表示装置、および表示装置の画素回路の駆動方法
CN102842282A (zh) 显示装置
JP5780650B2 (ja) レベルシフタ回路、走査回路、表示装置、及び、電子機器
WO2019053769A1 (ja) 表示装置およびその駆動方法
WO2018173132A1 (ja) 表示装置の駆動方法および表示装置
WO2014125752A1 (ja) 表示装置およびその駆動方法
JP2013190526A (ja) 表示装置およびその駆動方法
US12057068B2 (en) Electro-optical apparatus, electronic equipment, and driving method
US10950183B2 (en) Display device and driving method thereof
CN112669745A (zh) 扫描驱动器和具有该扫描驱动器的显示装置
WO2018179077A1 (ja) 表示装置およびその駆動方法
KR102683915B1 (ko) 발광표시장치 및 이의 구동방법
US11532277B2 (en) Display device having a plurality of data lines for driving a plurality of display regions
KR20190021881A (ko) 게이트 구동 회로 및 이를 이용한 평판 표시 장치
KR102598198B1 (ko) 발광표시장치
JP2023066382A (ja) 表示装置及びその駆動方法｛Ｄｉｓｐｌａｙ ｄｅｖｉｃｅ ａｎｄ ｄｒｉｖｉｎｇ ｍｅｔｈｏｄ ｆｏｒ ｔｈｅ ｓａｍｅ｝
KR20190136396A (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17925206

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17925206

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP