WO2018168767A1

WO2018168767A1 - 液晶表示装置

Info

Publication number: WO2018168767A1
Application number: PCT/JP2018/009500
Authority: WO
Inventors: 岡田　訓明; 誠一内田
Original assignee: シャープ株式会社
Priority date: 2017-03-15
Filing date: 2018-03-12
Publication date: 2018-09-20
Also published as: US20200004073A1

Abstract

液晶表示装置（１００Ａ）は、ＴＦＴ基板（１０）、対向基板（３０）および液晶層（５０）を備える。ＴＦＴ基板は、第１方向に延びるゲートバスライン（ＧＬ）と、第２方向に延びるソースバスライン（ＳＬ）とを有する。対向基板は、液晶層の厚さを規定する複数の柱状スペーサ（４０）を有する。ＴＦＴ基板の液晶層側の表面は、複数のゲートバスラインと重なり第１方向に延び、液晶層側に突き出ている複数の第１凸部と、複数のソースバスラインと重なり第２方向に延び、液晶層側に突き出ている複数の第２凸部とを有する。複数の柱状スペーサは、複数の第１凸部の内の少なくとも２つの凸部または複数の第２凸部の内の少なくとも２つの凸部を、頂面において支持する第１柱状スペーサ（４０ａ）を含む。

Description

液晶表示装置

　本発明は、液晶表示装置に関する。

　アクティブマトリクス基板を備えた液晶表示装置は、現在種々の用途に用いられている。近年、アクティブマトリクス型の液晶表示装置の高精細化が進んでいる。また、狭額縁化や製造コストの削減の要請も強まっている。

　アクティブマトリクス型の液晶表示装置は、一般に、アクティブマトリクス基板と、アクティブマトリクス基板に対向するように配置された対向基板（「カラーフィルタ基板」と呼ばれることもある。）と、両基板の間に設けられた液晶層とを備える。アクティブマトリクス基板は、画素ごとにスイッチング素子、例えば薄膜トランジスタ（ＴＦＴ）を有する。アクティブマトリクス基板が有する複数の画素によって、液晶表示装置の表示領域が画定される。

　一般に、液晶表示装置の液晶層の厚さ（「セルギャップ」とも呼ばれる。）は、アクティブマトリクス基板と対向基板との間に配置されるスペーサによって規定される。液晶表示装置の高精細化にともない、フォトリソグラフィプロセスを用いて、予め決められた位置にスペーサを形成する方法が広く採用されている。このようにして形成されたスペーサは、「柱状スペーサ」または「フォトスペーサ（「ＰＳ」と略すことがある。）」と呼ばれる。柱状スペーサは、例えば特許文献１に開示されているように、対向基板に形成されることが多い。

特開２００８－２４２０３５号公報特開２０１６－１３５０号公報

　液晶表示装置に振動や外部からの力が加えられると、対向基板に設けられた柱状スペーサによって、アクティブマトリクス基板の配向膜が部分的に剥がれることがある。これにより、液晶分子の配向の乱れに起因して表示品位が低下することがある。なお、柱状スペーサの近傍は、通常、例えば対向基板に設けられた遮光層（ブラックマトリクス）で覆われているので、表示に寄与しない。従って、遮光層で覆われている領域において液晶分子の配向の乱れが生じても、表示品位にはほぼ影響しない。しかしながら、例えば液晶表示装置の運搬時に、振動や外部からの力が加えられると、アクティブマトリクス基板と対向基板との位置関係がずれたり、アクティブマトリクス基板および／または対向基板がたわんだりすることにより、遮光層で覆われていない領域（すなわち表示に寄与する領域）においても配向膜の剥がれやこれに起因した液晶分子の配向の乱れが生じることがある。この場合、表示品位が低下し得る。表示品位の低下を抑制するために、液晶分子の配向の乱れが生じ得る部分を遮光層で覆うと、遮光層の面積が従来よりも大きくなるので、液晶表示装置の開口率が低下する。特に高精細な液晶表示装置においては、開口率の低下が顕著である。

　本発明は、上記問題に鑑みてなされたものであり、その目的は、開口率の低下を抑制しつつ、柱状スペーサによって配向膜が部分的に剥がれることに起因した表示品位の低下を抑制することができる液晶表示装置を提供することにある。

　本発明の実施形態による液晶表示装置は、ＴＦＴ基板と、前記ＴＦＴ基板に対向するように設けられた対向基板と、前記ＴＦＴ基板および前記対向基板の間に設けられた液晶層とを備え、複数の行および複数の列を有するマトリクス状に配列された複数の画素を有する液晶表示装置であって、前記ＴＦＴ基板は、前記複数の画素のそれぞれに設けられたＴＦＴと、第１方向に延びる複数のゲートバスラインと、前記第１方向と異なる第２方向に延びる複数のソースバスラインとを有し、前記対向基板は、前記液晶層の厚さを規定する複数の柱状スペーサを有し、前記ＴＦＴ基板の前記液晶層側の表面は、前記複数のゲートバスラインと重なり前記第１方向に延び、前記液晶層側に突き出ている複数の第１凸部と、前記複数のソースバスラインと重なり前記第２方向に延び、前記液晶層側に突き出ている複数の第２凸部とを有し、前記複数の柱状スペーサは、前記複数の第１凸部の内の少なくとも２つの凸部または前記複数の第２凸部の内の少なくとも２つの凸部を、頂面において支持する第１柱状スペーサを含む。

　ある実施形態において、前記少なくとも２つの凸部が延びる方向と直交する方向において、前記第１柱状スペーサの頂面の幅は、前記少なくとも２つの凸部の内の互いに隣接する凸部の間に形成されている凹部の幅よりも大きい。

　ある実施形態において、前記少なくとも２つの凸部が延びる方向と直交する方向において、前記第１柱状スペーサの頂面の幅は、前記複数の画素の画素ピッチよりも大きい。

　ある実施形態において、前記少なくとも２つの凸部が延びる方向と直交する断面において、前記第１柱状スペーサの頂面が、前記少なくとも２つの凸部を覆っている。

　ある実施形態において、前記複数の柱状スペーサは、前記ＴＦＴ基板の法線方向から見たとき、前記複数のゲートバスラインの内の少なくとも２つまたは前記複数のソースバスラインの内の少なくとも２つと重なり、前記ＴＦＴ基板と接触していない第２柱状スペーサをさらに含む。

　ある実施形態において、前記ＴＦＴ基板は、基板と、前記基板に支持され、前記ＴＦＴのゲート電極と、前記複数のゲートバスラインとを含む第１導電層と、前記基板に支持され、前記ＴＦＴのソース電極と、前記複数のソースバスラインとを含む第２導電層と、前記第１導電層と前記第２導電層との間に形成されたゲート絶縁層と、前記ＴＦＴの半導体層と、前記第１導電層、前記第２導電層および前記半導体層の上に形成された層間絶縁層と、前記層間絶縁層上に形成された第１透明導電層と、前記第１透明導電層上に形成された無機絶縁層と、前記無機絶縁層上に形成された第２透明導電層とを有し、前記層間絶縁層は有機絶縁層を含まない。

　ある実施形態において、前記ＴＦＴ基板は、前記少なくとも２つの凸部と重なる領域において、前記第１導電層および前記第２導電層を含む。

　ある実施形態において、前記ＴＦＴ基板は、前記少なくとも２つの凸部の内の互いに隣接する凸部の間に、前記層間絶縁層を有しない領域を含む。

　ある実施形態において、前記ＴＦＴ基板は、前記少なくとも２つの凸部と重なる領域において、前記層間絶縁層上に形成された遮光層をさらに含む。

　ある実施形態において、前記遮光層は、前記第２透明導電層上に前記第２透明導電層に接触するように形成されている。

　ある実施形態において、前記ＴＦＴ基板は、前記少なくとも２つの凸部と重なる領域において、前記層間絶縁層上に形成された第３導電層をさらに含む。

　ある実施形態において、前記第３導電層は、前記第２透明導電層上に絶縁層を介して形成されている。

　ある実施形態において、前記第１透明導電層は、前記複数の画素のそれぞれに設けられ、前記ＴＦＴのドレイン電極に電気的に接続された画素電極を含む。

　ある実施形態において、前記ドレイン電極は、前記第１透明導電層に含まれる。

　ある実施形態において、前記半導体層は、酸化物半導体を含む。

　ある実施形態において、前記半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む。

　ある実施形態において、前記Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、結晶質部分を含む。

　ある実施形態において、前記半導体層は、積層構造を有する。

　本発明の実施形態によると、開口率の低下を抑制しつつ、柱状スペーサによって配向膜が部分的に剥がれることに起因した表示品位の低下を抑制することができる液晶表示装置が提供される。

本発明の実施形態による液晶表示装置１００Ａを模式的に示す断面図である。比較例の液晶表示装置９００を模式的に示す断面図である。液晶表示装置１００Ａの具体的な構造の一例を示す平面図である。液晶表示装置１００Ａの具体的な構造の一例を示す断面図であり、図３中のＡ－Ａ’線に沿った断面を示している。液晶表示装置１００Ａを模式的に示す断面図である。液晶表示装置１００Ａの遮光層（ブラックマトリクス）３２、カラーフィルタ層３３、および柱状スペーサ４０の配置を模式的に示す平面図である。比較例の液晶表示装置９００の遮光層９３２、カラーフィルタ層３３、および柱状スペーサ９４０の配置を模式的に示す平面図である。本発明の実施形態による他の液晶表示装置１００Ｂを模式的に示す断面図である。本発明の実施形態によるさらに他の液晶表示装置１００Ｃを模式的に示す断面図である。本発明の実施形態によるさらに他の液晶表示装置１００Ｄを模式的に示す断面図であり、図１１中のＢ－Ｂ’線に沿った断面を示している。液晶表示装置１００Ｄを模式的に示す平面図である。本発明の実施形態によるさらに他の液晶表示装置１００Ｅを模式的に示す断面図である。本発明の実施形態によるさらに他の液晶表示装置１００Ｆを模式的に示す断面図である。本発明の実施形態によるさらに他の液晶表示装置１００Ｇを模式的に示す平面図である。液晶表示装置１００Ｇを模式的に示す断面図である。本発明の実施形態による液晶表示装置に用いられる他のＴＦＴ基板１０Ａを模式的に示す平面図である。ＴＦＴ基板１０Ａにおける結晶質シリコンＴＦＴ７１０Ａおよび酸化物半導体ＴＦＴ７１０Ｂの断面図である。

　以下で、図面を参照して、本発明の実施形態による液晶表示装置を説明する。なお、本発明は以下で例示する実施形態に限られない。以下の図面において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、その説明を省略することがある。

　（実施形態１）
　図１を参照しながら、本実施形態における液晶表示装置１００Ａを説明する。図１は、液晶表示装置１００Ａを模式的に示す断面図である。

　図１に示すように、液晶表示装置１００Ａは、ＴＦＴ基板１０と、ＴＦＴ基板１０に対向するように設けられた対向基板（「カラーフィルタ基板」とも呼ばれる）３０と、ＴＦＴ基板１０および対向基板３０の間に設けられた液晶層５０とを備える。また、液晶表示装置１００Ａは、複数の行および複数の列を有するマトリクス状に配列された複数の画素を有する。

　ＴＦＴ基板１０は、複数の画素のそれぞれに設けられたＴＦＴ（薄膜トランジスタ）（不図示）と、第１方向に延びる複数のゲートバスライン（走査配線）（不図示）と、第１方向と異なる第２方向に延びる複数のソースバスライン（信号配線）ＳＬとを有する。図１は、第２方向に直交する断面を示している。

　ＴＦＴ基板１０の液晶層５０側の表面は、複数のソースバスラインＳＬと重なり第２方向に延び、液晶層５０側に突き出ている複数の凸部Ｒ２（「第２凸部Ｒ２」ということがある。）を有する。ＴＦＴ基板１０の液晶層５０側の表面は、複数のゲートバスラインと重なり第１方向に延び、液晶層５０側に突き出ている複数の凸部（不図示；「第１凸部」ということがある。）をさらに有する。

　対向基板３０は、液晶層５０の厚さ（セルギャップ）を規定する複数の柱状スペーサ４０を有する。

　複数の柱状スペーサ４０は、複数の第２凸部Ｒ２の内の少なくとも２つの凸部Ｒ２を、頂面Ｔｐにおいて支持する第１柱状スペーサ４０ａを含む。ここでは、第１柱状スペーサ４０ａは、複数の第２凸部Ｒ２の内の互いに隣接する２つの凸部Ｒ２を、頂面Ｔｐにおいて支持する。第１柱状スペーサ４０ａの頂面（頂部）Ｔｐは、第１柱状スペーサ４０ａのＴＦＴ基板１０側の端を含む。図４を参照して後述するように、複数の柱状スペーサ４０は、配向膜で覆われている。「第１柱状スペーサ４０ａが、凸部を頂面において支持する」とは、第１柱状スペーサ４０ａの頂面（頂部）を覆うように形成された配向膜を介して、第１柱状スペーサ４０ａの頂面（頂部）と凸部とが接することを含む。図１では、簡単のために対向基板３０が有する配向膜の図示を省略している。

　液晶表示装置１００Ａは、上述した構成を有することにより、開口率の低下を抑制しつつ、柱状スペーサによって配向膜が部分的に剥がれることに起因した表示品位の低下を抑制することができる。以下、この理由を、図２をあわせて参照しながら説明する。図２は、比較例の液晶表示装置９００を模式的に示す断面図である。図２では、液晶表示装置１００Ａの構成要素と実質的に同じ構成要素には同じ参照符号を付しており、その説明を省略することがある。

　図２に示すように、比較例の液晶表示装置９００の柱状スペーサ９４０は、頂面Ｔｐにおいて、１つの第２凸部Ｒ２を支持している点において、液晶表示装置１００Ａの第１柱状スペーサ４０ａと異なる。

　対向基板３０に設けられた柱状スペーサ９４０は、ＴＦＴ基板１０と、凸部Ｒ２において接触している。比較例の液晶表示装置９００においては、柱状スペーサ９４０によって、ＴＦＴ基板１０の配向膜２９のうち、凸部Ｒ２以外の部分に形成された配向膜２９が部分的に削られることがある。配向膜２９の部分的な剥がれは、例えば、振動や外部からの力が液晶表示装置に加えられた場合（例えば液晶表示装置の運搬時など）に、ＴＦＴ基板１０と対向基板３０との位置関係がずれたり、ＴＦＴ基板１０および／または対向基板３０がたわんだりすることにより、柱状スペーサ９４０が凸部Ｒ２以外の部分に（少なくとも一時的に）接触することに起因している。凸部Ｒ２はソースバスラインＳＬと重なるので、凸部Ｒ２と重なる領域は通常表示に寄与しないが、凸部Ｒ２と重ならない領域は、表示に寄与する領域を含む。表示に寄与する領域において、配向膜２９の剥がれやこれに起因した液晶分子の配向の乱れが生じると、表示品位が低下し得る。例えば、ノーマリブラックモードで表示を行う液晶表示装置においては、黒表示状態における光漏れの原因となり、輝点として視認されたり、コントラストが低下したりすることがある。表示品位の低下を抑制するために、液晶分子の配向の乱れが生じ得る部分を遮光層で覆うと、遮光層の面積が従来よりも大きくなるので、液晶表示装置の開口率が低下する。

　本実施形態の液晶表示装置１００Ａが有する第１柱状スペーサ４０ａは、頂面Ｔｐにおいて、少なくとも２つの凸部Ｒ２を支持している。このような構造を有する第１柱状スペーサ４０ａは、ＴＦＴ基板１０の液晶層５０側の表面のうち、凸部Ｒ２以外の部分に接触し難い。例えば、ＴＦＴ基板１０と対向基板３０との位置関係が図１に示す状態から第２方向に直交する方向（図１の左右方向）にずれても、第１柱状スペーサ４０ａは、互いに隣接する凸部Ｒ２の間に形成されている凹部に入り込み難い。従って、液晶表示装置１００Ａにおいては、ＴＦＴ基板１０の配向膜２９のうちの凸部Ｒ２以外の部分に形成された配向膜２９が削られることが抑制される。従って、表示品位の低下が抑制される。表示品位の低下を抑制するために、遮光層の面積を従来よりも大きくする必要もない。このように、液晶表示装置１００Ａは、開口率の低下を抑制しつつ、柱状スペーサによって配向膜が部分的に剥がれることに起因した表示品位の低下を抑制することができる。

　特許文献２は、柱状スペーサによって配向膜が部分的に剥がれることに起因した表示品位の低下を抑制することができる液晶表示装置を開示している。特許文献２の液晶表示装置においては、アクティブマトリクス基板および対向基板の両方がスペーサ部を有し、アクティブマトリクス基板が有するスペーサ部と、対向基板が有するスペーサ部とが、液晶層の厚さを規定するスペーサを構成する液晶表示装置を開示している。アクティブマトリクス基板が有するスペーサ部と、対向基板が有するスペーサ部とは、互いに異なる方向に延びているので、液晶表示装置に振動や外部からの力が加えられても、表示に寄与する領域に形成されている配向膜がスペーサ部によって削られることが抑制される。

　しかしながら、特許文献２の液晶表示装置は、アクティブマトリクス基板および対向基板の両方にスペーサ部を有するので、例えば比較例の液晶表示装置９００と比較すると、製造に必要な工程数が多い。本実施形態の液晶表示装置１００Ａは、比較例の液晶表示装置９００と比べて製造工程を増やすことなく、柱状スペーサによって配向膜が部分的に剥がれることに起因した表示品位の低下を抑制することができるという点において、特許文献２の液晶表示装置に対して有利である。

　液晶表示装置１００Ａの第１柱状スペーサ４０ａは、例えば以下の条件を満たすように形成されていてもよい。図１に示すように、第１柱状スペーサ４０ａが支持する２つの凸部Ｒ２が延びる方向（すなわち第２方向）と直交する方向において、第１柱状スペーサ４０ａの頂面Ｔｐの幅Ｗｐは、互いに隣接する凸部Ｒ２の間に形成されている凹部の幅Ｗａよりも大きくてもよい。この条件を満たす場合、第１柱状スペーサ４０ａは、頂面Ｔｐにおいて、少なくとも２つの凸部Ｒ２を支持することができる。なお、上述したように、第１柱状スペーサ４０ａは配向膜で覆われているが、頂面Ｔｐにおいて少なくとも２つの凸部Ｒ２を支持することができる第１柱状スペーサ４０ａのサイズや形状に関しては、第１柱状スペーサ４０ａを覆う配向膜の厚さはほぼ無視することができる。一般に配向膜の厚さは、第１柱状スペーサ４０ａの頂面Ｔｐの幅Ｗｐや、凹部の幅Ｗａに比べて十分小さいためである。

　比較例の液晶表示装置９００においては、図２に示すように、第２方向と直交する方向において、柱状スペーサ９４０の頂面Ｔｐの幅Ｗｐは、互いに隣接する凸部Ｒ２の間に形成されている凹部の幅Ｗａよりも小さい。従って、柱状スペーサ９４０は、頂面Ｔｐにおいて、１つの凸部Ｒ２のみを支持する。

　図３および図４を参照しながら、液晶表示装置１００Ａの具体的な構造を説明する。図３および図４は、液晶表示装置１００Ａの具体的な構造の一例を示す平面図および断面図であり、図４は、図３中のＡ－Ａ’線に沿った断面を示している。ここでは、ＦＦＳ（Fringe Field Switching）モードの液晶表示装置１００Ａを例示するが、表示モードはＦＦＳモードに限定されるものではない。表示モードとしては、例えばＴＮ（Twisted Nematic）モード、ＶＡ（Vertical Alignment）モードなどの公知の種々の表示モードを用いることができる。

　図４に示すように、ＴＦＴ基板１０は、基板１１と、第１導電層１２と、ゲート絶縁層１３と、半導体層１４と、第２導電層１６と、層間絶縁層１７と、第１透明導電層１８と、無機絶縁層１９と、第２透明導電層２０とを有する。ＴＦＴ基板１０は、液晶層５０側の表面に配向膜２９をさらに有する。

　図３に示すように、ＴＦＴ基板１０は、複数の画素のそれぞれに設けられたＴＦＴ１５と、第１方向に延びる複数のゲートバスラインＧＬと、第２方向に延びる複数のソースバスラインＳＬとを有する。また、ＴＦＴ基板１０は、複数の画素のそれぞれに設けられた画素電極１８ａを有する。

　例示するＴＦＴ基板１０においては、第１方向が水平方向であり、第２方向が垂直方向である。第１方向と第２方向は互いに略直交している。第１方向に沿って配列された複数の画素を画素行ということがあり、第２方向に沿って配列された複数の画素を画素列ということがある。第１方向を行方向ということがあり、第２方向を列方向ということがある。なお、第１方向および第２方向は、この例に限定されない。

　図３に示すように、液晶表示装置１００Ａは、複数の行および複数の列を有するマトリクス状に配列された複数の画素を有する。後述する図６に示すように、複数の画素は、複数のカラー表示画素を構成している。第１方向（行方向）に配列された赤（Ｒ）、緑（Ｇ）および青（Ｂ）画素によって１つのカラー表示画素が構成されており、Ｒ画素列、Ｇ画素列、Ｂ画素列がストライプ状に配列されている（すなわち、画素列ごとに異なる色を表示する）。このような複数の画素の配列は、「ストライプ配列」または「縦ストライプ配列」と呼ばれることもある。液晶表示装置１００Ａにおいては、第１方向の画素ピッチ（図３のＰｘ）は第２方向の画素ピッチ（図３のＰｙ）よりも小さい。

　ＴＦＴ１５は、ゲート電極１２ｇ、ソース電極１６ｓおよびドレイン電極１８ｄを含む。ＴＦＴ１５は、活性層として半導体層１４をさらに含む。ゲート電極１２ｇは、ゲートバスラインＧＬに電気的に接続されており、ゲートバスラインＧＬからゲート信号（走査信号）を供給される。図示している例では、ゲートバスラインＧＬの一部（半導体層１４に重なる領域）が、ゲート電極１２ｇとして機能する。ソース電極１６ｓは、ソースバスラインＳＬに電気的に接続されており、ソースバスラインＳＬからソース信号（表示信号）を供給される。図示している例では、ソース電極１６ｓは、ソースバスラインＳＬから分岐するように延設されている。ドレイン電極１８ｄは、画素電極１８ａに電気的に接続されている。

　半導体層１４のうち、ソース電極１６ｓと接する領域は、「ソース領域」と呼ばれ、ドレイン電極１８ｄと接する領域は、「ドレイン領域」と呼ばれる。また、半導体層１４のうち、ゲート電極１２ｇとオーバーラップし、かつ、ソース領域とドレイン領域との間に位置する領域は、「チャネル領域」と呼ばれる。

　半導体層１４は、例えば酸化物半導体層である。半導体層１４は、これに限られず、例えばアモルファスシリコン層であってもよいし、結晶質シリコン層であってもよい。結晶質シリコン層は、例えばポリシリコン層であり得る。

　ＴＦＴ１５は、透明な絶縁性の基板（例えばガラス基板）１１によって支持されている。

　第１導電層１２は、基板１１に支持され、ゲート電極１２ｇおよび複数のゲートバスラインＧＬを含む。ここでは、第１導電層１２は、基板１１の液晶層５０側の表面上に形成されている。

　第２導電層１６は、基板１１に支持され、ソース電極１６ｓおよび複数のソースバスラインＳＬを含む。ゲート絶縁層１３は、第１導電層１２と第２導電層１６の間に形成されている。ここでは、ゲート絶縁層１３は、第１導電層１２を覆うように形成されており、第２導電層１６は、ゲート絶縁層１３の上に形成されている。ＴＦＴ１５の半導体層１４は、ゲート絶縁層１３上に形成されている。ソース電極１６ｓは、半導体層１４のソース領域の上面に接触するように形成されている。

　層間絶縁層１７は、半導体層１４および第２導電層１６の上に形成されている。層間絶縁層１７は、半導体層１４および第２導電層１６を覆うように形成されている。層間絶縁層１７は、半導体層１４のドレイン領域に達する開口部１７ｈを有する。層間絶縁層１７は、無機材料から形成されている。層間絶縁層１７は、有機絶縁層を含まない。

　一般に、ＴＦＴ基板において、ＴＦＴ、ゲートバスラインおよびソースバスラインを覆う層間絶縁層は、比較的厚い（例えば１μｍから３μｍ程度の厚さを有する）有機絶縁層を含むことがある。有機絶縁材料は、無機絶縁材料に比べて低い誘電率を有しており、厚く堆積しやすい。このような層間絶縁層を形成すると、透明電極を形成する前の表面を平坦化することができる。

　本実施形態においては、層間絶縁層１７が有機絶縁層を含まないので、ＴＦＴ基板１０のうち、第１導電層１２および／または第２導電層１６を含む積層構造を有する部分における、ＴＦＴ基板１０の液晶層５０側の表面の高さは、その他の部分における、ＴＦＴ基板１０の液晶層５０側の表面の高さよりも高い。例えば、複数のゲートバスラインに重なる部分および複数のソースバスラインに重なる部分における、ＴＦＴ基板１０の液晶層５０側の表面の高さは、その周りよりも高い。従って、ＴＦＴ基板１０の液晶層５０側の表面に、複数のゲートバスラインに重なる複数の第１凸部と、複数のソースバスラインに重なる複数の第２凸部とが形成される。ここでは、ＴＦＴ基板１０は、第１凸部と重なる領域および第２凸部と重なる領域において、第１導電層１２と第２導電層１６とを含む。

　第１透明導電層１８は、層間絶縁層１７上に形成されている。第１透明導電層１８は、透明導電材料から形成され、各画素に設けられた第１透明電極１８ａを含む。ここでは、第１透明電極１８ａは画素電極として機能する。本実施形態では、画素電極１８ａと同一の透明導電膜から形成され、画素電極１８ａから延設された部分がドレイン電極１８ｄとして機能する。つまり、第１透明導電層１８は、画素電極１８ａおよびドレイン電極１８ｄを含み、ドレイン電極１８ｄは、透明である。本願明細書では、このようなドレイン電極１８ｄを「透明ドレイン電極」とも呼び、透明ドレイン電極１８ｄを含むコンタクト構造を「透明コンタクト構造」と呼ぶ。ドレイン電極１８ｄは、層間絶縁層１７に形成された開口部１７ｈ内において、半導体層１４のドレイン領域の上面に接触している。

　無機絶縁層１９は、第１透明導電層１８上に形成されている。無機絶縁層１９は、画素電極１８ａおよびドレイン電極１８ｄを覆うように形成されている。

　第２透明導電層２０は、無機絶縁層１９上に形成されている。第２透明導電層２０は、透明導電材料から形成されている。第２透明導電層２０は、共通電極（「対向電極」ともいう。）として機能する。共通電極２０は、各画素に対応する領域内に、少なくとも１つ（図３に示す例では１つ）のスリット２０ｓを有している。画素電極１８ａおよび共通電極２０と、これらの間に位置する無機絶縁層１９とによって、補助容量が構成される。

　対向基板３０は、カラーフィルタ層（不図示）と、遮光層（ブラックマトリクス）（不図示）とを有する。カラーフィルタ層および遮光層は、透明な絶縁性の基板（例えばガラス基板）３１によって支持されている。対向基板３０は、遮光層およびカラーフィルタ層を覆うオーバーコート層（不図示）をさらに有している。オーバーコート層を形成することにより、柱状スペーサを形成する前の表面を平坦化することができる。

　対向基板３０は、複数の柱状スペーサ４０をさらに有する。複数の柱状スペーサ４０は、オーバーコート層上に設けられている。複数の柱状スペーサ４０は、例えば感光性樹脂材料から形成されている。

　対向基板３０は、液晶層５０側の表面に配向膜３９をさらに有する。配向膜３９は、オーバーコート層および複数の柱状スペーサ４０を覆うように形成されている。

　液晶層５０は、水平配向型である。ＴＦＴ基板１０および対向基板３０の液晶層５０側の表面には、それぞれ、水平配向膜２９および３９が設けられている。水平配向膜は、液晶層５０中の液晶分子をその表面に略平行に配向させる配向規制力を有する。配向膜としては、光配向処理によって配向処理される配向膜（光配向膜）を用いてもよいし、ラビング配向処理によって配向処理される配向膜を用いてもよい。

　ＴＦＴ１５の具体的な構造は、ここで例示したものに限定されない。ＴＦＴ１５は、例示しているようなボトムゲート型であってもよいし、トップゲート型であってもよい。ＴＦＴ１５が有するドレイン電極１８ｄは、透明ドレイン電極でなくてもよい（例えば第２導電層１６に含まれていてもよい）。

　液晶表示装置のＴＦＴが透明ドレイン電極を有すると（つまり透明コンタクト構造を採用すると）、開口率の向上をはかることができる一方で、柱状スペーサによって配向膜が部分的に剥がれることに起因した表示品位の低下が起こりやすくなる傾向にある。従って、本実施形態のように、透明コンタクト構造を採用すると、柱状スペーサ４０を有することによって表示品位の低下を抑制できる効果が顕著にあらわれる。

　本発明の実施形態によるＦＦＳモードの液晶表示装置は例示した構成に限られず、公知のＦＦＳモードの液晶表示装置に広く適用できる。例えば、画素電極と共通電極との配置関係は逆であってもよい。すなわち、画素電極は第２透明導電層２０に含まれており、共通電極は第１透明導電層１８に含まれていてもよい。また、本発明の実施形態による液晶表示装置は、横電界モードの液晶表示装置に限られず、例えばＶＡモードまたはＴＮモード等の縦電界モードの液晶表示装置であってもよい。ＶＡモードまたはＴＮモードの液晶表示装置においては、第２透明導電層２０で画素電極を形成し、第１透明導電層１８で補助容量電極を形成し、対向基板３０に、画素電極に対向する対向電極を設ければよい。

　複数の柱状スペーサ４０は、第１柱状スペーサ４０ａよりも低い第２柱状スペーサをさらに含んでもよい。図５をあわせて参照しながら、第２柱状スペーサ４０ｂについて説明する。図５は、液晶表示装置１００Ａを模式的に示す別の断面図である。図５は、第２方向に直交する断面を示している。

　第１柱状スペーサ４０ａは、ＴＦＴ基板１０および対向基板３０の両方に接触するのに対し、第２柱状スペーサ４０ｂは、対向基板３０にのみ接触する。すなわち、第２柱状スペーサ４０ｂは、ＴＦＴ基板１０と接触していない。第１柱状スペーサ４０ａは「メインスペーサ」と呼ばれることもあり、第２柱状スペーサ４０ｂは「サブスペーサ」と呼ばれることもある。液晶パネルが押圧されたときには、第２柱状スペーサ４０ｂも両方の基板に接することがある。

　第２柱状スペーサ４０ｂは、ＴＦＴ基板１０の法線方向から見たとき、複数のソースバスラインＳＬの内の少なくとも２つと重なるように構成されている。このような構造を有する第２柱状スペーサ４０ｂは、たとえ液晶表示装置１００Ａに外部からの力が加えられて、第２柱状スペーサ４０ｂがＴＦＴ基板１０に接触しても、ＴＦＴ基板１０の液晶層５０側の表面のうちの、凸部Ｒ２以外の部分には接触し難い。従って、第２柱状スペーサ４０ｂによって、ＴＦＴ基板１０の配向膜２９のうちの凸部Ｒ２以外の部分に形成された配向膜２９が削ることが抑制される。

　ただし、液晶表示装置１００Ａが有する第２柱状スペーサ（サブスペーサ）は、上記の構成を有するものに限られない。ＴＦＴ基板１０の法線方向から見たとき、複数のソースバスラインＳＬの内の１つのみと重なるように構成されていてもよい。サブスペーサは、外部から大きな力が加えられない限りＴＦＴ基板１０に接触しないので、サブスペーサによって配向膜が部分的に剥がれ、それに起因して表示品位が低下することは少ないと考えられるためである。

　第２柱状スペーサ４０ｂは、例えば第１柱状スペーサ４０ａよりもおよそ０．５μｍ低い。単位面積当たりの第１柱状スペーサ４０ａの数と第２柱状スペーサ４０ｂの数との割合は適宜調整され得るが、例えば１対１０である。第２柱状スペーサ４０ｂの数を多くすることによって、液晶表示装置の耐押圧性を向上させることができる。

　図６および図７を参照しながら、液晶表示装置１００Ａが、比較例の液晶表示装置９００に比べて高い開口率を得ることができることを説明する。図６は、液晶表示装置１００Ａの遮光層（ブラックマトリクス）３２、カラーフィルタ層３３、および柱状スペーサ４０の配置を模式的に示す平面図であり、図７は、比較例の液晶表示装置９００の遮光層９３２、カラーフィルタ層３３、および柱状スペーサ９４０の配置を模式的に示す平面図である。図７では、液晶表示装置１００Ａの構成要素と実質的に同じ構成要素には同じ参照符号を付しており、その説明を省略することがある。

　図６に示すように、液晶表示装置１００Ａが有する遮光層３２は、第１方向に延びる複数の第１遮光部３２ａと、第２方向に延びる複数の第２遮光部３２ｂとを含む。ＴＦＴ基板１０の法線方向から見たとき、第１遮光部３２ａのそれぞれは、ゲートバスラインＧＬと重なり、第２遮光部３２ｂのそれぞれは、ソースバスラインＳＬと重なる。すなわち、ＴＦＴ基板１０の法線方向から見たとき、第１遮光部３２ａのそれぞれは、第１凸部と重なり、第２遮光部３２ｂのそれぞれは、第２凸部と重なる。柱状スペーサ４０のそれぞれは、少なくとも２つの第２遮光部３２ｂ（ここでは互いに隣接する２つの第２遮光部３２ｂ）と重なるように形成されている。なお、図６の柱状スペーサ４０は、第１柱状スペーサ４０ａおよび第２柱状スペーサ４０ｂを含み得る。カラーフィルタ層３３は、赤カラーフィルタ３３Ｒ、緑カラーフィルタ３３Ｇ、および青カラーフィルタ３３Ｂを含む。なお、柱状スペーサ４０の配置とカラーフィルタ層３３との関係や柱状スペーサ４０の配置密度は、例示するものに限定されるものではない。

　図７に示すように、比較例の液晶表示装置９００が有する遮光層９３２は、第１方向に延びる複数の第１遮光部９３２ａと、第２方向に延びる複数の第２遮光部９３２ｂとを含む。上述したように、比較例の液晶表示装置９００においては、柱状スペーサ９４０によって、ＴＦＴ基板１０の配向膜２９のうちの凸部（第１凸部および第２凸部を含む）以外の部分に形成された配向膜２９が削られることがある。これに起因した表示品位の低下を抑制するために、柱状スペーサ９４０を有する画素における第１遮光部９３２ａの幅は、柱状スペーサ９４０の第２方向の長さＷｓａに対して比較的大きく設定されている。図中では、この差の長さ（すなわち、柱状スペーサ９４０を有する画素における第１遮光部９３２ａの幅と、柱状スペーサ９４０の第２方向の長さＷｓａとの差の長さ）をＷｂｐとする。ここで、柱状スペーサ９４０の第２方向の長さＷｓａは、例えば柱状スペーサ９４０の底面（底部）の第２方向の長さである。液晶表示装置１００Ａの柱状スペーサ４０の第２方向の長さＷｓａについても同様である。

　また、Ｒ画素、Ｇ画素、およびＢ画素の開口率の差は小さいことが好ましいので、Ｗｂｐの長さが大きくなると、柱状スペーサ９４０を有しない画素における第１遮光部９３２ａの幅Ｗｂａも大きくなり得る。

　これに対して、液晶表示装置１００Ａにおいては、柱状スペーサ４０によって、ＴＦＴ基板１０の配向膜２９のうちの凸部（第１凸部および第２凸部を含む）以外の部分に形成された配向膜２９が削られることが抑制される。従って、図６に示すように、柱状スペーサ４０を有する画素における第１遮光部３２ａの幅と、柱状スペーサ４０の第２方向の長さＷｓａとの差の長さＷｂｐを、比較例の液晶表示装置９００に比べて小さくすることができる。例えば、表示品位を確保する観点から、比較例の液晶表示装置９００におけるＷｂｐの長さはおよそ６μｍ～７μｍとすることが好ましいのに対し、液晶表示装置１００Ａにおいては、表示品位を保ったまま、Ｗｂｐの長さをおよそ２μｍ～３μｍにすることができる。

　また、液晶表示装置１００Ａの柱状スペーサ４０を有しない画素における第１遮光部３２ａの幅Ｗｂａは、比較例の液晶表示装置９００の柱状スペーサ９４０を有しない画素における第１遮光部９３２ａの幅Ｗｂａよりも小さい。

　このように、遮光層３２の面積を比較例の液晶表示装置９００に比べて小さくすることができるので、液晶表示装置１００Ａは、比較例の液晶表示装置９００に比べて開口率を向上させることができる。

　柱状スペーサ４０の形状は図示した例に限定されず、種々の形状（例えば略正方形、略六角形など）であってよい。図３には、基板１１の法線方向から見たときの柱状スペーサ４０の形状が略円形である例を示したが、図６に示すように、基板１１の法線方向から見たときの柱状スペーサ４０の形状を略楕円形としてもよい。柱状スペーサ４０の第２方向の長さを小さくすることによって、液晶表示装置１００Ａの開口率をさらに向上させることができる。

　［製造方法］
　本実施形態における液晶表示装置１００Ａは、例えば、以下のようにして製造することができる。

　まず、対向基板３０の作製方法を説明する。

　まず、透明基板（例えばガラス基板）３１上に遮光膜を堆積し、この遮光膜をフォトリソグラフィプロセスで所望の形状にパターニングすることによって、遮光層３２を形成する。遮光層３２は、例えば、厚さ２００ｎｍのＴｉ層である。なお、遮光層３２の材料は、例示したような金属材料に限定されず、例えば、黒色の感光性樹脂材料であってもよい。

　次に、赤（Ｒ）画素、緑（Ｇ）画素および青（Ｂ）画素に対応する領域に赤カラーフィルタ３３Ｒ、緑カラーフィルタ３３Ｇおよび青カラーフィルタ３３Ｂを順次形成することにより、カラーフィルタ層３３を形成する。赤カラーフィルタ３３Ｒ、緑カラーフィルタ３３Ｇおよび青カラーフィルタ３３Ｂの材料としては、例えば、着色された感光性樹脂材料を用いることができる。

　次に、カラーフィルタ層３３を覆うオーバーコート層を形成する。オーバーコート層は、例えば熱硬化性樹脂や感光性樹脂のような有機材料を用いて形成する。

　続いて、オーバーコート層上に、複数の柱状スペーサ４０を形成する。複数の柱状スペーサ４０は、例えば、感光性樹脂材料から形成される。

　最後に、オーバーコート層および柱状スペーサ４０を覆うように配向膜３９を形成し、配向膜３９に配向処理（例えば光配向処理）を施すことにより、対向基板３０が得られる。

　次に、ＴＦＴ基板１０の作製方法を説明する。

　まず、透明基板（例えばガラス基板）１１上に導電膜を堆積し、この導電膜をフォトリソグラフィプロセスで所望の形状にパターニングすることによって、ゲート電極１２ｇおよびゲートバスラインＧＬを含む第１導電層１２を形成する。第１導電層１２は、例えば、厚さ３０ｎｍのＴａＮ層および厚さ３００ｎｍのＷ層がこの順で積層された積層構造を有する。

　次に、第１導電層１２を覆うようにゲート絶縁層１３を形成する。ゲート絶縁層１３は、例えば、厚さ３２５ｎｍのＳｉＮｘ層および厚さ５０ｎｍのＳｉＯ_２層がこの順で積層された積層構造を有する。

　続いて、ゲート絶縁層１３上に酸化物半導体膜を堆積し、この酸化物半導体膜をフォトリソグラフィプロセスで所望の形状にパターニングすることによって、酸化物半導体層１４を形成する。酸化物半導体層１４は、例えば、厚さ５０ｎｍのＩｎ－Ｇａ－Ｚｎ－Ｏ系の半導体層である。

　その後、導電膜を堆積し、この導電膜をフォトリソグラフィプロセスで所望の形状にパターニングすることによって、ソース電極１６ｓおよびソースバスラインＳＬを含む第２導電層１６を形成する。第２導電層１６は、例えば、厚さ３０ｎｍのＴｉ層、厚さ２００ｎｍのＡｌ層および厚さ１００ｎｍのＴｉ層がこの順で積層された積層構造を有する。

　次に、酸化物半導体層１４および第２導電層１６を覆うように、層間絶縁層１７を形成する。層間絶縁層１７は、例えば、厚さ３００ｎｍのＳｉＯ₂層である。層間絶縁層１７は、半導体層１４のドレイン領域に達する開口部１７ｈを有する。

　その後、層間絶縁層１７上に透明導電膜を堆積し、この透明導電膜をフォトリソグラフィプロセスで所望の形状にパターニングすることによって、画素電極１８ａおよびドレイン電極１８ｄを含む第１透明導電層１８を形成する。第１透明導電層１８は、例えば、厚さ１００ｎｍのＩＺＯ層である。

　次に、第１透明導電層１８を覆うように無機絶縁層１９を形成する。無機絶縁層１９は、例えば、厚さ１００ｎｍのＳｉＮ層である。

　続いて、無機絶縁層１９上に透明導電膜を堆積し、この透明導電膜をフォトリソグラフィプロセスで所望の形状にパターニングすることによって、スリット２０ｓを有する共通電極２０を含む第２透明導電層２０を形成する。第２透明導電層２０は、例えば、厚さ１００ｎｍのＩＺＯ層である。

　その後、第２透明導電層２０を覆うように全面に配向膜２９を形成し、配向膜２９に配向処理（例えば光配向処理）を施すことにより、ＴＦＴ基板１０が得られる。

　上述したようにして作製されたＴＦＴ基板１０および対向基板３０を互いに貼り合せ、両者の間隙に液晶材料を注入することによって液晶層５０を形成する。その後、得られた構造体を個々のパネルに分断することにより、液晶表示装置１００Ａが完成する。

　（実施形態２）
　図８を参照しながら、本実施形態の液晶表示装置１００Ｂを説明する。図８は、液晶表示装置１００Ｂを模式的に示す断面図である。以下では、液晶表示装置１００Ｂが、実施形態１における液晶表示装置１００Ａと異なる点を中心に説明を行う。

　液晶表示装置１００Ｂにおいては、図８に示すように、第１柱状スペーサ４０ａが支持する２つの凸部Ｒ２が延びる方向（すなわち第２方向）と直交する方向において、第１柱状スペーサ４０ａの頂面Ｔｐの幅Ｗｐは、複数の画素の画素ピッチＰｘよりも大きい。図示する例では、Ｐｘは第２方向と直交する第１方向の画素ピッチである。このような構造を有する第１柱状スペーサ４０ａは、ＴＦＴ基板１０の液晶層５０側の表面のうち、凸部Ｒ２以外の部分にいっそう接触し難い。例えば、ＴＦＴ基板１０と対向基板３０との位置関係が図８に示す状態から第２方向に直交する方向（図１の左右方向）にずれても、第１柱状スペーサ４０ａは、常に互いに隣接する２つの凸部Ｒ２を支持するので、互いに隣接する２つの凸部Ｒ２の間に形成されている凹部に入り込み難い。液晶表示装置１００Ｂにおいては、ＴＦＴ基板１０の配向膜２９のうちの凸部（第１凸部および第２凸部を含む）以外の部分に形成された配向膜２９が削られることがより効果的に抑制される。

　（実施形態３）
　図９を参照しながら、本実施形態の液晶表示装置１００Ｃを説明する。図９は、液晶表示装置１００Ｃを模式的に示す断面図である。以下では、液晶表示装置１００Ｃが、実施形態１における液晶表示装置１００Ａと異なる点を中心に説明を行う。

　液晶表示装置１００Ｃにおいては、図９に示すように、第１柱状スペーサ４０ａが支持する少なくとも２つの凸部Ｒ２が延びる方向（すなわち第２方向）と直交する方向において、第１柱状スペーサ４０ａの頂面Ｔｐの幅Ｗｐは、第１柱状スペーサ４０ａが支持する少なくとも２つの凸部Ｒ２を覆っている。ここでは、第２方向と直交する方向において、第１柱状スペーサ４０ａの頂面Ｔｐの幅Ｗｐは、互いに隣接する２つの凸部Ｒ２を覆っている。このような構造を有する第１柱状スペーサ４０ａは、ＴＦＴ基板１０の液晶層５０側の表面のうち、凸部Ｒ２以外の部分にいっそう接触し難い。液晶表示装置１００Ｃにおいては、ＴＦＴ基板１０の配向膜２９のうちの凸部（第１凸部および第２凸部を含む）以外の部分に形成された配向膜２９が削られることがより効果的に抑制される。

　（実施形態４）
　図１０および図１１を参照しながら、本実施形態の液晶表示装置１００Ｄを説明する。図１０および図１１は、液晶表示装置１００Ｄを模式的に示す断面図および平面図である。図１０は、図１１中のＢ－Ｂ’線に沿った断面を示している。以下では、液晶表示装置１００Ｄが、実施形態１における液晶表示装置１００Ａと異なる点を中心に説明を行う。

　図１０および図１１に示すように、液晶表示装置１００Ｄにおいて、ＴＦＴ基板１０は、第１柱状スペーサ４０ａが支持する少なくとも２つの凸部Ｒ２の内の互いに隣接する凸部Ｒ２の間に、層間絶縁層１７を有しない領域を含む。層間絶縁層１７は、互いに隣接する凸部Ｒ２の間に開口部１７ａを有する。

　液晶表示装置１００Ｄは、互いに隣接する凸部Ｒ２の間に、層間絶縁層１７を有しない領域を含むので、液晶表示装置１００Ａに比べて、凸部Ｒ２の高さ（凸部Ｒ２におけるＴＦＴ基板１０の液晶層５０側の表面の高さ）と、隣接する２つの凸部Ｒ２の間に形成されている凹部の高さ（凹部におけるＴＦＴ基板１０の液晶層５０側の表面の高さ）との差が大きい。これにより、隣接する２つの凸部Ｒ２の間に形成されている凹部に形成されている配向膜２９が削られることが効果的に抑制される。

　表示に寄与する領域に形成されている配向膜２９が削られることを抑制するために、開口部１７ａは、表示に寄与する領域に形成されていることが好ましい。ここでは、開口部１７ａは、ＴＦＴ基板１０の法線方向から見たとき、画素電極１８ａと重なっている。図示するように、開口部１７ａの全てが、ＴＦＴ基板１０の法線方向から見たとき、画素電極１８ａと重なっていてもよい。ここでは、開口部１７ａは半導体層１４のドレイン領域に達しており、ドレイン電極１８ｄは、層間絶縁層１７に形成された開口部１７ａ内において、半導体層１４のドレイン領域の上面に接触している。なお、開口部１７ａの大きさや形状は、例示するものに限定されない。

　（実施形態５）
　図１２を参照しながら、本実施形態の液晶表示装置１００Ｅを説明する。図１２は、液晶表示装置１００Ｅを模式的に示す断面図である。以下では、液晶表示装置１００Ｅが、実施形態１における液晶表示装置１００Ａと異なる点を中心に説明を行う。

　図１２に示すように、液晶表示装置１００ＥのＴＦＴ基板１０は、第１柱状スペーサ４０ａが支持する少なくとも２つの凸部Ｒ２と重なる領域において、層間絶縁層１７上に形成された遮光層２８をさらに含む。遮光層２８は、ＴＦＴ基板１０の法線方向から見たとき、ソースバスラインＳＬと重なる。遮光層２８は、ここでは、第２透明導電層２０上に第２透明導電層２０に接触するように形成されている。遮光層２８は、第２透明導電層２０の下に第２透明導電層２０に接触するように形成されていてもよい。遮光層２８は、例えば金属材料で形成されていてもよいし、あるいは、黒色の感光性樹脂材料で形成されていてもよい。

　液晶表示装置１００ＥのＴＦＴ基板１０は遮光層２８をさらに含むので、液晶表示装置１００Ａに比べて、凸部Ｒ２におけるＴＦＴ基板１０の液晶層５０側の表面の高さが高い。すなわち、液晶表示装置１００Ａに比べて、凸部Ｒ２の高さ（凸部Ｒ２におけるＴＦＴ基板１０の液晶層５０側の表面の高さ）と、隣接する２つの凸部Ｒ２の間に形成されている凹部の高さ（凹部におけるＴＦＴ基板１０の液晶層５０側の表面の高さ）との差が大きい。従って、隣接する２つの凸部Ｒ２の間に形成されている凹部に形成されている配向膜２９が削られることが効果的に抑制される。

　液晶表示装置１００Ａにおいては、ＴＦＴ基板１０と対向基板３０との間にアライメントずれが生じて、ソースバスラインＳＬの一部が対向基板３０の遮光層３２に覆われていない場合、ソースバスラインＳＬのその部分の表面反射によって表示品位が低下することがある。液晶表示装置１００Ｅは、ソースバスラインＳＬと重なる遮光層２８を有することによって、ＴＦＴ基板１０と対向基板３０との間にアライメントずれが生じた場合であっても、ソースバスラインＳＬの表面の反射による表示品位の低下を抑制することができる。

　（実施形態６）
　図１３を参照しながら、本実施形態の液晶表示装置１００Ｆを説明する。図１３は、液晶表示装置１００Ｆを模式的に示す断面図である。以下では、液晶表示装置１００Ｆが、実施形態１における液晶表示装置１００Ａと異なる点を中心に説明を行う。

　図１３に示すように、液晶表示装置１００ＦのＴＦＴ基板１０は、第１柱状スペーサ４０ａが支持する少なくとも２つの凸部Ｒ２と重なる領域において、層間絶縁層１７上に形成された第３導電層２２をさらに含む。第３導電層２２は、第２透明導電層２０上に、絶縁層２１を介して形成されている。第３導電層２２は、ＴＦＴ基板１０の法線方向から見たとき、ソースバスラインＳＬと重なる。

　第３導電層２２は、第１透明導電層１８および第２透明導電層２０とは別に独立した導電層として形成されており、画素電極、共通電極、および補助容量電極のいずれをも含まない。第３導電層２２は、例えば、タッチスクリーン機能を有する液晶表示パネル用のＴＦＴ基板において、複数の共通電極の内の少なくともいずれか１つと接続され、タッチスクリーン制御回路から、タッチ駆動信号およびタッチ検出信号を送受信するための複数の信号線を形成するための導電層であってもよい。あるいは、第３導電層２２は、共通電極２０の電気抵抗を低下させるための補助配線を形成するための導電層であってもよい。第３導電層２２は、実施形態５において説明した遮光層として機能してもよい。

　液晶表示装置１００ＦのＴＦＴ基板１０は第３導電層２２をさらに含むので、液晶表示装置１００Ａに比べて、凸部Ｒ２におけるＴＦＴ基板１０の液晶層５０側の表面の高さが高い。すなわち、液晶表示装置１００Ａに比べて、凸部Ｒ２の高さ（凸部Ｒ２におけるＴＦＴ基板１０の液晶層５０側の表面の高さ）と、隣接する２つの凸部Ｒ２の間に形成されている凹部の高さ（凹部におけるＴＦＴ基板１０の液晶層５０側の表面の高さ）との差が大きい。従って、隣接する２つの凸部Ｒ２の間に形成されている凹部に形成されている配向膜２９が削られることが効果的に抑制される。

　（実施形態７）
　先の実施形態では、第１柱状スペーサが、複数のソースバスラインと重なる複数の凸部の内の少なくとも２つの凸部を、頂面において支持する例を説明してきたが、本発明の実施形態はこれに限定されるものではない。本実施形態では、第１柱状スペーサが、複数のゲートバスラインと重なる複数の凸部の内の少なくとも２つの凸部を、頂面において支持する例を説明する。

　図１４および図１５を参照しながら、本実施形態の液晶表示装置１００Ｇを説明する。図１４および図１５は、液晶表示装置１００Ｇを模式的に示す平面図および断面図である。以下では、液晶表示装置１００Ｇが、実施形態１における液晶表示装置１００Ａと異なる点を中心に説明を行う。図１５は、第１方向に直交する断面を示している。

　図１５に示すように、液晶表示装置１００Ｇにおいて、第１柱状スペーサ４０ａは、複数のゲートバスラインＧＬと重なる複数の第１凸部Ｒ１の内の少なくとも２つの凸部Ｒ１を、頂面Ｔｐにおいて支持する。

　このような構成を有する液晶表示装置１００Ｇにおいても、液晶表示装置１００Ａと同様の効果が得られる。第１柱状スペーサ４０ａは、ＴＦＴ基板１０の液晶層５０側の表面のうち、凸部Ｒ１以外の部分に接触し難いので、液晶表示装置１００Ｇにおいては、ＴＦＴ基板１０の配向膜２９のうちの凸部（第１凸部および第２凸部を含む）以外の部分に形成された配向膜２９が削られることが抑制される。従って、表示品位の低下が抑制される。表示品位の低下を抑制するために、遮光層の面積を従来よりも大きくする必要もない。このように、液晶表示装置１００Ｇは、開口率の低下を抑制しつつ、柱状スペーサによって配向膜が部分的に剥がれることに起因した表示品位の低下を抑制することができる。

　図１４に示すように、液晶表示装置１００Ｇにおいては、第２方向（列方向）に配列された赤（Ｒ）、緑（Ｇ）および青（Ｂ）画素によって１つのカラー表示画素が構成されており、Ｒ画素行、Ｇ画素行、Ｂ画素行がストライプ状に配列されている（すなわち、画素行ごとに異なる色を表示する）。このような複数の画素の配列は、「横ストライプ配列」と呼ばれることもある。液晶表示装置１００Ｇにおいては、第２方向の画素ピッチは第１方向の画素ピッチよりも小さい。

　なお、複数の柱状スペーサ４０は、第２柱状スペーサ（サブスペーサ）をさらに含んでもよい。図１４中の柱状スペーサ４０は、第１柱状スペーサ４０ａおよび第２柱状スペーサ４０ｂを含んでもよい。図１４に示す第２柱状スペーサ４０ｂは、ＴＦＴ基板１０と接触しておらず、ＴＦＴ基板１０の法線方向から見たとき、複数のゲートバスラインＧＬの内の少なくとも２つと重なっている。

　［酸化物半導体について］
　半導体層１４は、酸化物半導体層であってもよい。酸化物半導体層１４に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。

　酸化物半導体層１４は、２層以上の積層構造を有していてもよい。酸化物半導体層１４が積層構造を有する場合、酸化物半導体層１４は、非晶質酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよいし、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよく、また、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層１４が上層と下層とを含む２層構造を有する場合、上層に含まれる酸化物半導体のエネルギーギャップは、下層に含まれる酸化物半導体のエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、下層の酸化物半導体のエネルギーギャップが上層の酸化物半導体のエネルギーギャップよりも大きくてもよい。

　非晶質酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開２０１４－００７３９９号公報に記載されている。参考のために、特開２０１４－００７３９９号公報の開示内容の全てを本明細書に援用する。

　酸化物半導体層１４は、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。本発明の実施形態では、酸化物半導体層１４は、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。このような酸化物半導体層１４は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む酸化物半導体膜から形成され得る。

　Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体が好ましい。

　なお、結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体の結晶構造は、例えば、上述した特開２０１４－００７３９９号公報、特開２０１２－１３４４７５号公報、特開２０１４－２０９７２７号公報などに開示されている。参考のために、特開２０１２－１３４４７５号公報および特開２０１４－２０９７２７号公報の開示内容の全てを本明細書に援用する。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ－ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ－ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴ（例えば、複数の画素を含む表示領域の周辺に、表示領域と同じ基板上に設けられる駆動回路に含まれるＴＦＴ）および画素ＴＦＴ（画素に設けられるＴＦＴ）として好適に用いられる。

　酸化物半導体層１４は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ－Ｓｎ－Ｚｎ－Ｏ系半導体（例えばＩｎ_２Ｏ₃－ＳｎＯ₂－ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。あるいは、酸化物半導体層１４は、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ａｌ－Ｓｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｏ系半導体、Ｉｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｔｉ－Ｏ系半導体、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｏ系半導体、Ｚｒ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ｈｆ－Ｉｎ－Ｚｎ－Ｏ系半導体などを含んでいてもよい。

　なお、酸化物半導体層１４を活性層として用いるＴＦＴ１５は、「チャネルエッチ型のＴＦＴ」であってもよいし、「エッチストップ型のＴＦＴ」であってもよい。

　「チャネルエッチ型のＴＦＴ」では、チャネル領域上にエッチストップ層が形成されておらず、ソースおよびドレイン電極のチャネル側の端部下面は、酸化物半導体層の上面と接するように配置されている。チャネルエッチ型のＴＦＴは、例えば酸化物半導体層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。ソース・ドレイン分離工程において、チャネル領域の表面部分がエッチングされる場合がある。

　一方、チャネル領域上にエッチストップ層が形成されたＴＦＴ（エッチストップ型ＴＦＴ）では、ソースおよびドレイン電極のチャネル側の端部下面は、例えばエッチストップ層上に位置する。エッチストップ型のＴＦＴは、例えば酸化物半導体層のうちチャネル領域となる部分を覆うエッチストップ層を形成した後、酸化物半導体層およびエッチストップ層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。

　［ＴＦＴ基板の他の構成］
　以下、図面を参照しながら、本発明の実施形態による液晶表示装置に用いられる他のＴＦＴ基板を説明する。ここで説明するＴＦＴ基板は、同一基板上に形成された酸化物半導体ＴＦＴと結晶質シリコンＴＦＴとを備えるアクティブマトリクス基板である。

　アクティブマトリクス基板は、画素毎にＴＦＴ（画素用ＴＦＴ）を備えている。画素用ＴＦＴとしては、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系の半導体膜を活性層とする酸化物半導体ＴＦＴが用いられる。

　画素用ＴＦＴと同一基板上に、周辺駆動回路の一部または全体を一体的に形成することもある。このようなアクティブマトリクス基板は、ドライバモノリシックのアクティブマトリクス基板と呼ばれる。ドライバモノリシックのアクティブマトリクス基板では、周辺駆動回路は、複数の画素を含む領域（表示領域）以外の領域（非表示領域または額縁領域）に設けられる。周辺駆動回路を構成するＴＦＴ（回路用ＴＦＴ）は、例えば、多結晶シリコン膜を活性層とした結晶質シリコンＴＦＴが用いられる。このように、画素用ＴＦＴとして酸化物半導体ＴＦＴを用い、回路用ＴＦＴとして結晶質シリコンＴＦＴを用いると、表示領域では消費電力を低くすることが可能となり、さらに、額縁領域を小さくすることが可能となる。

　次に、酸化物半導体ＴＦＴと結晶質シリコンＴＦＴとを備えるアクティブマトリクス基板のより具体的な構成を、図面を用いて説明する。

　図１６は、ＴＦＴ基板１０Ａの平面構造の一例を示す模式的な平面図であり、図１７は、ＴＦＴ基板１０Ａにおける結晶質シリコンＴＦＴ（以下、「第１薄膜トランジスタ」と称する。）７１０Ａおよび酸化物半導体ＴＦＴ（以下、「第２薄膜トランジスタ」と称する。）７１０Ｂの断面構造を示す断面図である。

　図１６に示すように、ＴＦＴ基板１０Ａは、複数の画素を含む表示領域７０２と、表示領域７０２以外の領域（非表示領域）とを有している。非表示領域は、駆動回路が設けられる駆動回路形成領域７０１を含んでいる。駆動回路形成領域７０１には、例えばゲートドライバ回路７４０、検査回路７７０などが設けられている。表示領域７０２には、行方向に延びる複数のゲートバスライン（図示せず）と、列方向に延びる複数のソースバスラインＳＬとが形成されている。図示していないが、各画素は、例えばゲートバスラインおよびソースバスラインＳＬで規定されている。ゲートバスラインは、それぞれ、ゲートドライバ回路の各端子に接続されている。ソースバスラインＳＬは、それぞれ、ＴＦＴ基板１０Ａに実装されるドライバＩＣ７５０の各端子に接続されている。

　図１７に示すように、ＴＦＴ基板１０Ａにおいて、表示領域７０２の各画素には画素用ＴＦＴとして第２薄膜トランジスタ７１０Ｂが形成され、駆動回路形成領域７０１には回路用ＴＦＴとして第１薄膜トランジスタ７１０Ａが形成されている。

　ＴＦＴ基板１０Ａは、基板７１１と、基板７１１の表面に形成された下地膜７１２と、下地膜７１２上に形成された第１薄膜トランジスタ７１０Ａと、下地膜７１２上に形成された第２薄膜トランジスタ７１０Ｂとを備えている。第１薄膜トランジスタ７１０Ａは、結晶質シリコンを主として含む活性領域を有する結晶質シリコンＴＦＴである。第２薄膜トランジスタ７１０Ｂは、酸化物半導体を主として含む活性領域を有する酸化物半導体ＴＦＴである。第１薄膜トランジスタ７１０Ａおよび第２薄膜トランジスタ７１０Ｂは、基板７１１に一体的に作り込まれている。ここでいう「活性領域」とは、ＴＦＴの活性層となる半導体層のうちチャネルが形成される領域を指すものとする。

　第１薄膜トランジスタ７１０Ａは、下地膜７１２上に形成された結晶質シリコン半導体層（例えば低温ポリシリコン層）７１３と、結晶質シリコン半導体層７１３を覆う第１の絶縁層７１４と、第１の絶縁層７１４上に設けられたゲート電極７１５Ａとを有している。第１の絶縁層７１４のうち結晶質シリコン半導体層７１３とゲート電極７１５Ａとの間に位置する部分は、第１薄膜トランジスタ７１０Ａのゲート絶縁膜として機能する。結晶質シリコン半導体層７１３は、チャネルが形成される領域（活性領域）７１３ｃと、活性領域の両側にそれぞれ位置するソース領域７１３ｓおよびドレイン領域７１３ｄとを有している。この例では、結晶質シリコン半導体層７１３のうち、第１の絶縁層７１４を介してゲート電極７１５Ａと重なる部分が活性領域７１３ｃとなる。第１薄膜トランジスタ７１０Ａは、また、ソース領域７１３ｓおよびドレイン領域７１３ｄにそれぞれ接続されたソース電極７１８ｓＡおよびドレイン電極７１８ｄＡを有している。ソースおよびドレイン電極７１８ｓＡ、７１８ｄＡは、ゲート電極７１５Ａおよび結晶質シリコン半導体層７１３を覆う層間絶縁膜（ここでは、第２の絶縁層７１６）上に設けられ、層間絶縁膜に形成されたコンタクトホール内で結晶質シリコン半導体層７１３と接続されていてもよい。

　第２薄膜トランジスタ７１０Ｂは、下地膜７１２上に設けられたゲート電極７１５Ｂと、ゲート電極７１５Ｂを覆う第２の絶縁層７１６と、第２の絶縁層７１６上に配置された酸化物半導体層７１７とを有している。図示するように、第１薄膜トランジスタ７１０Ａのゲート絶縁膜である第１の絶縁層７１４が、第２薄膜トランジスタ７１０Ｂを形成しようとする領域まで延設されていてもよい。この場合には、酸化物半導体層７１７は、第１の絶縁層７１４上に形成されていてもよい。第２の絶縁層７１６のうちゲート電極７１５Ｂと酸化物半導体層７１７との間に位置する部分は、第２薄膜トランジスタ７１０Ｂのゲート絶縁膜として機能する。酸化物半導体層７１７は、チャネルが形成される領域（活性領域）７１７ｃと、活性領域の両側にそれぞれ位置するソースコンタクト領域７１７ｓおよびドレインコンタクト領域７１７ｄを有している。この例では、酸化物半導体層７１７のうち、第２の絶縁層７１６を介してゲート電極７１５Ｂと重なる部分が活性領域７１７ｃとなる。また、第２薄膜トランジスタ７１０Ｂは、ソースコンタクト領域７１７ｓおよびドレインコンタクト領域７１７ｄにそれぞれ接続されたソース電極７１８ｓＢおよびドレイン電極７１８ｄＢをさらに有している。尚、基板７１１上に下地膜７１２を設けない構成も可能である。

　薄膜トランジスタ７１０Ａ、７１０Ｂは、パッシベーション膜７１９で覆われている。画素用ＴＦＴとして機能する第２薄膜トランジスタ７１０Ｂでは、ゲート電極７１５Ｂはゲートバスライン（図示せず）、ソース電極７１８ｓＢはソースバスライン（図示せず）、ドレイン電極７１８ｄＢは画素電極７２３に接続されている。この例では、ドレイン電極７１８ｄＢは、パッシベーション膜７１９に形成された開口部内で、対応する画素電極７２３と接続されている。ソース電極７１８ｓＢにはソースバスラインを介してビデオ信号が供給され、ゲートバスラインからのゲート信号に基づいて画素電極７２３に必要な電荷が書き込まれる。

　なお、図示するように、パッシベーション膜７１９上にコモン電極として透明導電層７２１が形成され、透明導電層（コモン電極）７２１と画素電極７２３との間に第３の絶縁層７２２が形成されていてもよい。この場合、画素電極７２３にスリット状の開口が設けられていてもよい。このようなＴＦＴ基板１０Ａは、例えばＦＦＳモードの表示装置に適用され得る。ＦＦＳモードは、一方の基板に一対の電極を設けて、液晶分子に、基板面に平行な方向（横方向）に電界を印加する横方向電界方式のモードである。この例では、画素電極７２３から出て液晶層（図示せず）を通り、さらに画素電極７２３のスリット状の開口を通ってコモン電極７２１に出る電気力線で表される電界が生成される。この電界は、液晶層に対して横方向の成分を有している。その結果、横方向の電界を液晶層に印加することができる。横方向電界方式では、基板から液晶分子が立ち上がらないため、縦方向電界方式よりも広視野角を実現できるという利点がある。

　また、図１６に示す検査回路７７０を構成するＴＦＴ（検査用ＴＦＴ）として、酸化物半導体ＴＦＴである薄膜トランジスタ７１０Ｂを用いてもよい。

　なお、図示していないが、検査ＴＦＴおよび検査回路は、例えば、図１６に示すドライバＩＣ７５０が実装される領域に形成されてもよい。この場合、検査用ＴＦＴは、ドライバＩＣ７５０と基板７１１との間に配置される。

　図示する例では、第１薄膜トランジスタ７１０Ａは、ゲート電極７１５Ａと基板７１１（下地膜７１２）との間に結晶質シリコン半導体層７１３が配置されたトップゲート構造を有している。一方、第２薄膜トランジスタ７１０Ｂは、酸化物半導体層７１７と基板７１１（下地膜７１２）との間にゲート電極７１５Ｂが配置されたボトムゲート構造を有している。このような構造を採用することにより、同一基板７１１上に、２種類の薄膜トランジスタ７１０Ａ、７１０Ｂを一体的に形成する際に、製造工程数や製造コストの増加をより効果的に抑えることが可能である。

　第１薄膜トランジスタ７１０Ａおよび第２薄膜トランジスタ７１０ＢのＴＦＴ構造は上記に限定されない。例えば、これらの薄膜トランジスタ７１０Ａ、７１０Ｂは同じＴＦＴ構造を有していてもよい。あるいは、第１薄膜トランジスタ７１０Ａがボトムゲート構造、第２薄膜トランジスタ７１０Ｂがトップゲート構造を有していてもよい。また、ボトムゲート構造の場合、薄膜トランジスタ７１０Ｂのようにチャネルエッチ型でもよいし、エッチストップ型でもよい。また、ソース電極およびドレイン電極が半導体層の下方に位置するボトムコンタクト型でもよい。

　第２薄膜トランジスタ７１０Ｂのゲート絶縁膜である第２の絶縁層７１６は、第１薄膜トランジスタ７１０Ａが形成される領域まで延設され、第１薄膜トランジスタ７１０Ａのゲート電極７１５Ａおよび結晶質シリコン半導体層７１３を覆う層間絶縁膜として機能してもよい。このように第１薄膜トランジスタ７１０Ａの層間絶縁膜と第２薄膜トランジスタ７１０Ｂのゲート絶縁膜とが同一の層（第２の絶縁層）７１６内に形成されている場合、第２の絶縁層７１６は積層構造を有していてもよい。例えば、第２の絶縁層７１６は、水素を供給可能な水素供与性の層（例えば窒化珪素層）と、水素供与性の層上に配置された、酸素を供給可能な酸素供与性の層（例えば酸化珪素層）とを含む積層構造を有していてもよい。

　第１薄膜トランジスタ７１０Ａのゲート電極７１５Ａと、第２薄膜トランジスタ７１０Ｂのゲート電極７１５Ｂとは、同一層内に形成されていてもよい。また、第１薄膜トランジスタ７１０Ａのソースおよびドレイン電極７１８ｓＡ、７１８ｄＡと、第２薄膜トランジスタ７１０Ｂのソースおよびドレイン電極７１８ｓＢ、７１８ｄＢとは、同一の層内に形成されていてもよい。「同一層内に形成されている」とは、同一の膜（導電膜）を用いて形成されていることをいう。これにより、製造工程数および製造コストの増加を抑制できる。

　本発明の実施形態によると、液晶表示装置の開口率の低下を抑制しつつ、柱状スペーサによって配向膜が部分的に剥がれることに起因した表示品位の低下を抑制することができる。本発明の実施形態は、例えば高精細な液晶表示装置に好適に用いられる。

　１０、１０Ａ　　ＴＦＴ基板
　１１　　基板
　１２　　第１導電層
　１２ｇ　ゲート電極
　１３　　ゲート絶縁層
　１４　　半導体層
　１６　　第２導電層
　１６ｓ　ソース電極
　１７　　層間絶縁層
　１８　　第１透明導電層
　１８ａ　第１透明電極（画素電極）
　１８ｄ　ドレイン電極
　１９　　無機絶縁層
　２０　　第２透明導電層（共通電極）
　２０ｓ　スリット
　２１　　絶縁層
　２２　　第３導電層
　２８　　遮光層
　２９　　配向膜
　３０　　対向基板
　３２　　遮光層（ブラックマトリクス）
　３３　　カラーフィルタ層
　３９　　配向膜
　４０　　柱状スペーサ
　４０ａ　第１柱状スペーサ
　４０ｂ　第２柱状スペーサ
　５０　　液晶層
　１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ　液晶表示装置
　１００Ｅ、１００Ｆ、１００Ｇ　液晶表示装置
　ＧＬ　ゲートバスライン
　Ｒ１、Ｒ２　凸部
　ＳＬ　ソースバスライン

Claims

　ＴＦＴ基板と、前記ＴＦＴ基板に対向するように設けられた対向基板と、前記ＴＦＴ基板および前記対向基板の間に設けられた液晶層とを備え、
　複数の行および複数の列を有するマトリクス状に配列された複数の画素を有する液晶表示装置であって、
　前記ＴＦＴ基板は、前記複数の画素のそれぞれに設けられたＴＦＴと、第１方向に延びる複数のゲートバスラインと、前記第１方向と異なる第２方向に延びる複数のソースバスラインとを有し、
　前記対向基板は、前記液晶層の厚さを規定する複数の柱状スペーサを有し、
　前記ＴＦＴ基板の前記液晶層側の表面は、
　　前記複数のゲートバスラインと重なり前記第１方向に延び、前記液晶層側に突き出ている複数の第１凸部と、
　　前記複数のソースバスラインと重なり前記第２方向に延び、前記液晶層側に突き出ている複数の第２凸部と
を有し、
　前記複数の柱状スペーサは、前記複数の第１凸部の内の少なくとも２つの凸部または前記複数の第２凸部の内の少なくとも２つの凸部を、頂面において支持する第１柱状スペーサを含む、液晶表示装置。
　前記少なくとも２つの凸部が延びる方向と直交する方向において、前記第１柱状スペーサの頂面の幅は、前記少なくとも２つの凸部の内の互いに隣接する凸部の間に形成されている凹部の幅よりも大きい、請求項１に記載の液晶表示装置。
　前記少なくとも２つの凸部が延びる方向と直交する方向において、前記第１柱状スペーサの頂面の幅は、前記複数の画素の画素ピッチよりも大きい、請求項１または２に記載の液晶表示装置。
　前記少なくとも２つの凸部が延びる方向と直交する断面において、前記第１柱状スペーサの頂面が、前記少なくとも２つの凸部を覆っている、請求項１から３のいずれかに記載の液晶表示装置。
　前記複数の柱状スペーサは、前記ＴＦＴ基板の法線方向から見たとき、前記複数のゲートバスラインの内の少なくとも２つまたは前記複数のソースバスラインの内の少なくとも２つと重なり、前記ＴＦＴ基板と接触していない第２柱状スペーサをさらに含む、請求項１から４のいずれかに記載の液晶表示装置。
　前記ＴＦＴ基板は、
　　基板と、
　　前記基板に支持され、前記ＴＦＴのゲート電極と、前記複数のゲートバスラインとを含む第１導電層と、
　　前記基板に支持され、前記ＴＦＴのソース電極と、前記複数のソースバスラインとを含む第２導電層と、
　　前記第１導電層と前記第２導電層との間に形成されたゲート絶縁層と、
　　前記ＴＦＴの半導体層と、
　　前記第１導電層、前記第２導電層および前記半導体層の上に形成された層間絶縁層と、
　　前記層間絶縁層上に形成された第１透明導電層と、
　　前記第１透明導電層上に形成された無機絶縁層と、
　　前記無機絶縁層上に形成された第２透明導電層と
を有し、
　前記層間絶縁層は有機絶縁層を含まない、請求項１から５のいずれかに記載の液晶表示装置。
　前記ＴＦＴ基板は、前記少なくとも２つの凸部と重なる領域において、前記第１導電層および前記第２導電層を含む、請求項６に記載の液晶表示装置。
　前記ＴＦＴ基板は、前記少なくとも２つの凸部の内の互いに隣接する凸部の間に、前記層間絶縁層を有しない領域を含む、請求項６または７に記載の液晶表示装置。
　前記ＴＦＴ基板は、前記少なくとも２つの凸部と重なる領域において、前記層間絶縁層上に形成された遮光層をさらに含む、請求項６から８のいずれかに記載の液晶表示装置。
　前記遮光層は、前記第２透明導電層上に前記第２透明導電層に接触するように形成されている、請求項９に記載の液晶表示装置。
　前記ＴＦＴ基板は、前記少なくとも２つの凸部と重なる領域において、前記層間絶縁層上に形成された第３導電層をさらに含む、請求項６から８のいずれかに記載の液晶表示装置。
　前記第３導電層は、前記第２透明導電層上に絶縁層を介して形成されている、請求項１１に記載の液晶表示装置。
　前記第１透明導電層は、前記複数の画素のそれぞれに設けられ、前記ＴＦＴのドレイン電極に電気的に接続された画素電極を含む、請求項６から１２のいずれかに記載の液晶表示装置。
　前記ドレイン電極は、前記第１透明導電層に含まれる、請求項１３に記載の液晶表示装置。
　前記半導体層は、酸化物半導体を含む、請求項６から１４のいずれかに記載の液晶表示装置。
　前記半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む、請求項６から１５のいずれかに記載の液晶表示装置。
　前記Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、結晶質部分を含む、請求項１６に記載の液晶表示装置。
　前記半導体層は、積層構造を有する、請求項６から１７のいずれかに記載の液晶表示装置。