Nothing Special   »   [go: up one dir, main page]

WO2016198620A1 - Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips - Google Patents

Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips Download PDF

Info

Publication number
WO2016198620A1
WO2016198620A1 PCT/EP2016/063328 EP2016063328W WO2016198620A1 WO 2016198620 A1 WO2016198620 A1 WO 2016198620A1 EP 2016063328 W EP2016063328 W EP 2016063328W WO 2016198620 A1 WO2016198620 A1 WO 2016198620A1
Authority
WO
WIPO (PCT)
Prior art keywords
conversion
growth substrate
semiconductor chips
semiconductor layer
layer
Prior art date
Application number
PCT/EP2016/063328
Other languages
English (en)
French (fr)
Inventor
Christian LEIRER
Korbinian Perzlmaier
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to DE112016002661.7T priority Critical patent/DE112016002661A5/de
Priority to US15/735,945 priority patent/US10424698B2/en
Priority to CN201680042666.0A priority patent/CN107851687A/zh
Priority to JP2017564378A priority patent/JP2018517305A/ja
Publication of WO2016198620A1 publication Critical patent/WO2016198620A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Definitions

  • the invention relates to a method for the production of optoelectronic conversion semiconductor chips. Furthermore, the invention relates to a composite of conversion semiconductor chips.
  • An object of the invention is to provide a method for
  • the method of producing optoelectronic conversion semiconductor chips comprises the steps:
  • optoelectronic conversion semiconductor chips are produced.
  • at least two conversion semiconductor chips are produced.
  • the method comprises the production of at least two conversion semiconductor chips.
  • the conversion semiconductor chip is It is in particular a light emitting diode, short LED.
  • Semiconductor chip is then preferably configured to emit blue light or white light.
  • the conversion layer is adapted to that of the
  • Semiconductor chip emitted radiation, in particular from the blue region to convert into white light.
  • the conversion semiconductor chips are each a flip-chip.
  • the conversion semiconductor chips all have their electrical contacts arranged on a main surface, via which the conversion semiconductor chips are respectively mounted on carriers, in particular a final carrier.
  • the final support may be a housing, a ceramic or a metal core board.
  • Such conversion semiconductor chips have the advantage that for the electrical connection, for example, no
  • Bonding wires are more necessary.
  • the method provides a growth substrate.
  • the growth substrate may comprise an insulator material or a semiconductor material, for example a III-V compound semiconductor material.
  • the growth substrate may be sapphire,
  • GaAs, GaP, GaN, InP, SiC, Si and / or Ge may include or be of such material.
  • Process step A) can in a subsequent
  • Process step D) the growth substrate are thinned out. This means here and below that the
  • Layer thickness of the growth substrate is reduced.
  • the layer thickness of the growth substrate is reduced by a factor of 2 to 10, for example 10.
  • the layer thickness of the growth substrate is reduced from 1 mm to 100 ym or from 700 ym to 250 ym or 300 ym.
  • the thinning can be done by grinding and / or plasma processes.
  • the method comprises a step B) growing one
  • the growth takes place over the entire surface, that is, on the entire growth substrate.
  • a layer or an element is arranged "on” or “over” another layer or another element or applied or grown on can here and below mean that the one layer or the one element directly in direct
  • Layer or the other element is arranged. In this case, further layers and / or elements can then be arranged between the one and the other layer or between the one and the other element.
  • the semiconductor layer sequence of the conversion semiconductor chips are preferably each based on a III-V compound semiconductor material.
  • Semiconductor material may be preferred to a
  • Nitride compound semiconductor material "means in present context, that the semiconductor layer sequence or at least one layer thereof comprises a III-nitride compound semiconductor material, preferably In x AlyGa ] _ x -yN, wherein 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1 and x + y ⁇ 1. In this This material does not necessarily have to be a mathematically exact one
  • composition according to the above formula may contain one or more dopants as well as additional
  • the semiconductor layer sequence may be aluminum nitride and / or
  • Silicon nitride include.
  • the semiconductor layer sequence includes an active layer with at least one pn junction and / or with one or more quantum well structures.
  • an active layer with at least one pn junction and / or with one or more quantum well structures.
  • a wavelength or the wavelength maximum of the radiation is preferably in the ultraviolet and / or visible spectral range
  • wavelengths between 400 nm and 680 nm inclusive for example between 440 nm and 480 nm inclusive.
  • the method has a method step C), application of an electrical contact to the reverse side of the semiconductor layer sequence facing away from the growth substrate.
  • the rear side of the semiconductor layer sequence facing away from the growth substrate means here and in the following that the rear side is perpendicular to one Growth direction of the semiconductor layer sequence of the conversion semiconductor chips is oriented. In particular, the back is on the opposite side of the
  • Waxing substrate of the semiconductor layer sequence ie facing away from the growth substrate arranged.
  • the resulting conversion semiconductor chips may each have at least the electrical contact and another
  • the electrical contacts are used for electrical contacting of the conversion semiconductor chips.
  • the electrical contact is a p-terminal contact, that is to say a contact which electrically contacts at least one p-type semiconductor layer of the semiconductor layer sequence.
  • the further electrical contact is an n-terminal contact, that is to say a contact which electrically contacts at least one n-type semiconductor layer of the semiconductor layer sequence.
  • the electrical contacts may, for example, comprise at least one of the metals gold, silver, titanium, platinum, palladium, copper, nickel, indium, rhodium, chromium, aluminum or tungsten. These metals are for example by vapor deposition, sputtering or electrochemical
  • the electrical contacts are separated from one another by at least one insulating layer
  • the electrical contact and / or the further electrical contact may be formed as a layer.
  • the growth process can in particular in the wafer composite
  • a growth substrate is provided in the form of a wafer, for example one
  • the grown semiconductor layer sequence can in another
  • Step in individual semiconductor chips, in particular conversion semiconductor chips are singled, wherein the side surfaces of the semiconductor chips can be formed by the singulation.
  • the method comprises a method step E), applying the conversion layer to the thinned growth substrate.
  • the conversion layer is thinned over the entire surface
  • the conversion layer is set up to emit the light emitted from the semiconductor layer sequence
  • the primary radiation a For example, the primary radiation a
  • Wavelength range while the secondary radiation may have a wavelength range from a blue to infrared wavelength range. Particularly preferred may be the primary radiation and the secondary radiation
  • the primary radiation can arouse a bluish light impression and the secondary radiation a yellow-colored
  • the primary radiation is selected from the blue spectral range, in particular from 440 nm to 480 nm.
  • the secondary radiation is selected from the wavelength range between 515 nm to 560 nm and / or 600 nm to 750 nm.
  • the conversion layer has a conversion material, which is in particular adapted to operate during operation of the
  • Semiconductor layer sequence is emitted to at least partially absorb and as secondary radiation with an at least partially different from the primary radiation
  • the conversion layer can be configured as a layered film or as a layer system. With shift system here is meant that the
  • Conversion layer is composed of partial layers with different conversion materials, wherein in the individual partial layers differently composed conversion materials are present.
  • the conversion material may be a phosphor.
  • Phosphor can be distributed in a matrix material.
  • the matrix material may be selected from a group comprising siloxanes, oxides, acrylates, silicones, methylacrylates, imides, carbonates, olefins, styrenes, urethanes, their derivatives and mixtures, copolymers and compounds thereof. These compounds can take the form of
  • Monomers, oligomers or polymers are present.
  • the matrix material may be an epoxy resin
  • PMMA Polymethyl methacrylate
  • polystyrene polystyrene
  • polycarbonate Polyacrylate
  • polyurethane polyurethane
  • silicone resin such as
  • Polysiloxane or mixtures thereof include or be.
  • the conversion material may be selected from a group comprising garnets, calsines, quantum dots and rare earth doped orthosilicates.
  • a garnet can be an yttrium-aluminum garnet, or YAG for short. This is doped in particular with cerium.
  • Ca may at least partially be replaced by strontium and / or barium.
  • a rare earth-doped orthosilicate may be used.
  • Conversion layer additionally a filler, such as
  • a metal oxide such as titanium dioxide
  • Salt barium sulfate and / or glass particles The
  • Fillers may be adapted to those of the
  • Semiconductor chip emitted primary radiation at least partially scatter and / or from the in the
  • Semiconductor layer sequence absorbed radiation to scatter.
  • the conversion layer can be applied in process step E) in liquid form.
  • the solid conversion material is dispersed in a liquid phase of the matrix material and both are applied together.
  • Matrix material and the conversion material for example on the semiconductor layer sequence with the active region
  • the matrix material and the conversion material are applied directly to the growth substrate.
  • step D) takes place by means of molding, spraycoting or potting.
  • the conversion layer is applied as a paste, granules, liquid and / or solution.
  • the conversion layer is applied as a paste, granules, liquid and / or solution.
  • Conversion layer also be laminated.
  • the method comprises a method step F), separating at least the
  • Semiconductor layer sequence for generating at least two optoelectronic conversion semiconductor chips arise more than two conversion semiconductor chips, for example, more than 100 or 200 conversion semiconductor chips.
  • Method step F) by means of sawing, stealth dicing,
  • step D) Laser dicing, laser cutting or scribing and breaking. Cracking and breaking means, in particular, that at least the growth substrate is at least mechanically scratched, for example by means of a diamond trimmer, or by means of a laser and then broken.
  • an additional step D1) is carried out, severing the
  • the conversion layer is additionally arranged in step E) in the first intermediate space.
  • the growth substrate is in
  • a first intermediate space is formed, that is, a space between the adjacent resulting conversion semiconductor chips, if they have not yet been singulated.
  • the conversion layer is additionally arranged in step E). In particular, the covered
  • the first space form fit and / or directly, ie in direct mechanical contact.
  • the first gap extends only through the
  • step F in particular optoelectronic conversion semiconductor chips are produced which have side flanks which are free of the conversion layer.
  • step D) a
  • step E) the conversion layer is arranged in step E) then additionally in this second gap, wherein after step F) opto-electronic conversion semiconductor chips are generated having side edges which are at least partially covered with the conversion layer.
  • the growth substrate is the
  • the at least one electrical contact, the dielectric or the metal layer is not severed. In this second space, the
  • side flanks is meant here and below, the side surfaces of the respective conversion semiconductor chips, that is, the side surfaces of the growth substrate and the semiconductor layer sequence. These side surfaces are at least partially covered by the conversion layer.
  • the side surfaces of the growth substrate and the semiconductor layer sequence are
  • step D) an additional step D4), cutting through the growth substrate and the semiconductor layer sequence and the electrical
  • step E Contacting to form a third gap, wherein the conversion layer is additionally arranged in the third gap in step E), wherein after step F)
  • Interspace is completely filled with the conversion layer in step E), in particular form-fitting. This allows conversion semiconductor chips in the direct
  • Processing can be generated, which both the
  • first the first gap, then the second gap and finally the third gap are formed in one process.
  • the spaces are successively formed in one process.
  • an additional step D3) takes place after step D) and / or before step D4),
  • step D4 Semiconductor layer sequence and the electrical contact on a temporary carrier, wherein in step D4) first the growth substrate, then the semiconductor layer sequence and then the electrical contact are severed, the
  • the temporary carrier is not severed, so is present undivided.
  • a dielectric or a metal layer may be present, which are applied in step D3) and severed in step D4).
  • the temporary carrier is removed after step E) or F).
  • the temporary carrier may be, for example, a foil (English: Foil) a
  • Circuit board or generally act around a plate with a plastic material, a metal, a ceramic
  • the temporary carrier is in particular attached to the growth substrate
  • a step takes place before step D), ie before the thinning substrate is thinned
  • Metal layer be present, which is then severed.
  • the abrading of the growth substrate takes place up to this severed region.
  • semiconductor chips can be generated which are separated from each other. In particular, these semiconductor chips do not have a conversion layer. According to at least one embodiment, the
  • Conversion layer on the side edges of the conversion semiconductor chips a layer thickness of 1 ym to 1 mm
  • the conversion layer on the growth substrate may have a layer thickness of 20 ym to 400 ym.
  • the layer thickness of the conversion layer on the growth substrate may have a layer thickness of 20 ym to 400 ym.
  • steps G) and / or H) additionally take place after step F).
  • Step G) involves testing the optoelectronic conversion semiconductor chips. This means in particular that the conversion semiconductor chips are tested for their functionality or operability.
  • the method step H) comprises the packaging of the optoelectronic conversion semiconductor chips, in particular the packaging for sale. Furthermore, a composite of conversion semiconductor chips is specified.
  • the method for producing conversion semiconductor chips preferably constitutes a composite of
  • the composite of conversion semiconductor chips comprises one each
  • Semiconductor layer sequence with at least one n-type semiconductor layer and at least one p-type semiconductor layer. Between the at least one n-type semiconductor layer and the at least one p-type semiconductor layer, an active layer is arranged.
  • the active layer is for the emission of
  • the composite of conversion semiconductor chips comprises a common
  • Semiconductor layer sequence is in each case arranged downstream of a growth substrate, in particular directly downstream.
  • the composite of conversion semiconductor chips comprises one each
  • both electrical contacts are arranged in particular on the rear side of the common or the respective semiconductor layer sequence facing away from the growth substrate. It is about
  • the conversion semiconductor chips have a common conversion layer in the composite of conversion semiconductor chips.
  • the common conversion layer in the composite of conversion semiconductor chips.
  • Conversion layer is directly downstream of the respective growth substrates. In other words, it envelops you
  • the conversion layer can be a
  • Layer thickness of 1 ym to 1 mm in particular from 20 ym to 400 ym.
  • a composite of conversion semiconductor chips is specified here, wherein the conversion semiconductor chips are not yet separated or singulated and thus are connected to one another at least via a common conversion layer.
  • the conversion semiconductor chips in addition to the common conversion layer, a common
  • each conversion semiconductor chip has its own growth substrate, its own semiconductor layer sequence and / or its own electrical contact, so that they are only connected to one another via a common conversion layer.
  • the common conversion layer covers at least the surface of the
  • the common conversion layer is the respective one
  • the common conversion layer covers the side surfaces of the
  • FIGS. 7A to 7C schematically show a side view of a semiconductor chip
  • a composite of conversion semiconductor chips according to an embodiment.
  • identical, identical or identically acting elements can each be provided with the same reference numerals.
  • the illustrated elements and their proportions with each other are not to be regarded as true to scale. Rather, individual elements, such as layers, components, components and areas for exaggerated representability and / or better understanding can be displayed exaggerated.
  • Figures 1A and 1B show a schematic side view of a method for the production of optoelectronic Conversion semiconductor chips 61, 62 according to a
  • FIG. 1A shows method step A). A growth substrate 1 is provided. The
  • Growth substrate 1 is in particular a sapphire substrate.
  • FIG. 1B shows method step B). In method step B), the semiconductor layer sequence 2 is applied to the
  • Growth substrate 1 applied, in particular grown.
  • Semiconductor layer sequence 2 is particularly on the
  • Rear side 12 of the growth substrate 1 is arranged.
  • Semiconductor layer sequence 2 may comprise an aluminum nitride layer.
  • FIGS. 2A to 6E and 8A to 9D show, by way of example, the production of two conversion semiconductor chips. However, this is here
  • the described method is not limited to the production of two conversion semiconductor chips, but it can also more than two conversion semiconductor chips with this method, in particular simultaneously produced.
  • the conversion semiconductor chips described in FIGS. 2A to 7C may have insulation layers (not shown here). In particular, the insulation layers are arranged between a first contact 3 and a further contact 8 to avoid a short circuit.
  • FIGS. 2A to 2D schematically show a method for producing optoelectronic conversion semiconductor chips 61, 62 according to an embodiment.
  • FIG. 2A shows a growth substrate 1, on which the
  • FIG. 2A shows the electrical contact 3, which here is formed as a layer, and the further electrical contact 8, which extends into the n-semiconductor layer sequence 23.
  • FIG. 2A shows the production process up to
  • Method step D as shown in Figure 2B, by thinning the growth substrate.
  • the layer thickness of the growth substrate is reduced here.
  • the conversion layer 4 is in particular applied over the whole area directly to the growth substrate 1.
  • the method step F in which a singling takes place for the production of optoelectronic conversion semiconductor chips, takes place here
  • Conversion semiconductor chips 61, 62 are in particular
  • the conversion semiconductor chips 61, 62 have a conversion layer 4, a growth substrate 1, a
  • Rear side contacts 5 or other contacts 8 may be arranged.
  • Singling 7 can be done by means of sawing, stealth dicing or
  • the singulated conversion semiconductor chips 61, 62 can be tested and packaged (not shown here).
  • the method of FIGS. 2A to 2D provides conversion semiconductor chips, each of which has a conversion layer 4, which in particular has the conversion layer 4 Surface of the growth substrate 1 positively covered.
  • the side flanks 13 of the respective conversion semiconductor chips 61, 62 are not covered by the conversion layer 4, that is to say free from the conversion layer 4.
  • FIGS. 3A to 3D schematically show a method for producing conversion semiconductor chips 61, 62 according to an embodiment.
  • FIG. 3A corresponds to FIG. 2A.
  • the method step D) takes place, that is, the growth substrate 1 is thinned out (FIG. 3B). Subsequently, at least the growth substrate 1 is severed.
  • the cutting is carried out in side view vertically to the semiconductor layer sequence 2.
  • a first gap 9 as shown in Figure 3B or 3C, formed.
  • this first space 9 can in
  • the conversion layer 4 are arranged.
  • singulation takes place and conversion semiconductor chips 61, 62 are produced, each of which has a conversion layer 4, which has the
  • Cover side edges 13 at least partially.
  • FIGS. 4A to 4D schematically show a method for
  • FIG. 4A corresponds to FIGS. 2A and 3A. Subsequently, it is shown in FIG. 4B that at least the thinned growth substrate 1 as well as the
  • Conversion layer 4 is applied to the surface of the growth substrate 1 and this additionally arranged in the second gap 10.
  • the conversion layer 4 thus covers both the side surfaces 14 of the growth substrate and the side surfaces 15 of the semiconductor layer sequence 2. As shown in FIG. 4D, after singulation, the singulation can then take place
  • Conversion semiconductor chips 61, 62 are generated, both the side surfaces 14 of the growth substrate 1 and the side surfaces 15 of the semiconductor layer sequence 2 with the
  • Conversion layer 4 cover form fit.
  • FIGS. 5A to 5D schematically show a method for producing conversion semiconductor chips 61, 62 according to an embodiment.
  • FIG. 5A corresponds to FIGS. 2A to 4A.
  • FIG. 5B shows the method step D4).
  • the growth substrate 1, the semiconductor layer sequence 2 and the electrical contact 3 are severed. It will be between adjacent
  • conversion layer 4 is applied and also deposits in this third intermediate space 11.
  • conversion semiconductor chips 61, 62 can be produced that have both a conversion layer 4 on the side surfaces 14 of the growth substrate 1, on the side surfaces 15 of the semiconductor layer sequence 2 and on the side surfaces 16 of the electrical contact 3.
  • conversion semiconductor chips 61, 62 may be provided here which comprise a conversion layer 4
  • FIGS. 6A to 6E schematically show a method of manufacturing conversion semiconductor chips 61, 62 according to an embodiment.
  • FIG. 6A corresponds to FIGS. 2A to 5A.
  • FIG. 6B shows that first the electrical contact 3, then the semiconductor layer sequence 2 and then at least partially the growth substrate 1 are severed. Instead of the electrical contact 3, a
  • Dielectric 17a or a metal layer 17b may be present, which is cut through (not shown here).
  • the method step D ie, the thinning of the growth substrate 1.
  • the growth substrate 1 is ground down until the severed part of the
  • FIGS. 7A to 7C each show a schematic
  • FIG. 7A corresponds to FIG. 3C.
  • FIG. 7B corresponds to FIG. 4C.
  • FIG. 7C corresponds to FIG. 5C.
  • FIGS. 7A, B and C show a semiconductor layer sequence 2, arranged downstream
  • the common conversion layer 4 directly covers the respective growth substrates 1.
  • the first space 9 is through a structured growth substrate 1 is formed.
  • the second gap 10 is through a structured growth substrate
  • the third gap 11 is a structured one
  • a dielectric 17a or a metal layer 17b may be present between the electrical contact 3 and the conversion layer 4 (not shown here).
  • the conversion semiconductor chips 61, 62 in one
  • the composite of conversion semiconductor chips 61, 62 of FIG. 7A has a common one
  • the conversion semiconductor chips 61, 62 of FIG. 7A each have a growth substrate 1.
  • the composite of conversion semiconductor chips 61, 62 of FIG. 7B has at least one
  • the conversion semiconductor chips 61, 62 of FIG. 7B each have one
  • the composite of conversion semiconductor chips 61, 62 of FIG. 7C has a common one
  • FIGS. 8A to 8D schematically show a method of manufacturing conversion semiconductor chips 61, 62 according to an embodiment.
  • FIGS. 8A to 8D substantially correspond to FIGS. 4A to 4D, with the exception that the adjacent semiconductor chips 61, 62 have further layers, such as, for example, a dielectric 17a or a metal layer 17b (not shown here). These can serve to protect the conversion semiconductor chips 61, 62.
  • the electrical contact 3 and the further contact 8 of adjacent semiconductor chips 61, 62 are separated from one another by a dielectric 17a. The separation of the layers is then not up to the electrical contact 3 or through the electrical contact 3, as shown in Figures 4A to 4D, but to the dielectric 17a ( Figure 8B) or through the dielectric 17a ( Figure 8D).
  • FIGS. 9A to 9D schematically show a method of manufacturing conversion semiconductor chips 61, 62 according to an embodiment.
  • FIGS. 9A to 9D essentially correspond to FIGS. 5A to 5D, with the exception that the adjacent semiconductor chips 61, 62 have further layers, such as, for example, a dielectric 17a or a metal layer 17b (not shown here). These can serve to protect the conversion semiconductor chips 61, 62.
  • Dielectric 17a separated from each other. The separation of the layers is then not performed by the electrical contact. 3 As shown in Figures 5A to 5D, but by the
  • FIGS. 10A to 10D schematically show a method for the production of optoelectronic conversion
  • FIGS. 10A to 10C essentially correspond to FIGS. 2A to 2C.
  • the optoelectronic semiconductor components are separated from the side facing away from the growth substrate, that is to say from the p-type semiconductor layer, via the active layer to the n-type semiconductor layer.
  • the resulting gaps or trenches can also be made of dielectrics or metals
  • the separation or separation can only take place at least up to the growth substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips (61, 62), mit den Schritten: A) Bereitstellen eines Aufwachssubstrats (1), B) Aufwachsen einer Halbleiterschichtenfolge (2) auf das Aufwachssubstrat (1), C) Aufbringen eines elektrischen Kontakts (3) auf die dem Aufwachssubstrat (1) angewandte Rückseite (12) der Halbleiterschichtenfolge (2), D) Ausdünnen des Aufwachssubstrats (1), E) Aufbringen der Konversionsschicht (4) auf das ausgedünnte Aufwachssubstrat (1), und F) Vereinzeln zumindest des ausgedünnten Aufwachssubstrates (1) und der Halbleiterschichtenfolge (2) zur Erzeugung von mindestens zwei optoelektronischen Konversions-Halbleiterchips (61, 62).

Description

Beschreibung
Verfahren zur Herstellung von optoelektronischen Konversions- Halbleiterchips und Verbund von Konversions-Halbleiterchips
Die Erfindung betrifft ein Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips. Ferner betrifft die Erfindung einen Verbund von Konversions- Halbleiterchips .
Für die Herstellung von Konversions-Halbleiterchips ist es erforderlich, auf die fertig prozessierten Halbleiterchips eine Konversionsschicht aufzubringen. Dazu müssen die fertig prozessierten Halbleiterchips auf einen temporären Träger aufgebracht werden. Hierzu ist es nötig, jeden einzelnen
Halbleiterchip zu greifen und wieder abzusetzen und dann mit der Konversionsschicht zu beschichten. Dies ist aufwendig und kostenintensiv. Eine Aufgabe der Erfindung ist es, ein Verfahren zur
Herstellung von optoelektronischen Konversions- Halbleiterchips bereitzustellen, das ein leichtes Herstellen dieser Konversions-Halbleiterchips ermöglicht. Ferner ist eine Aufgabe der Erfindung, ein kostengünstigeres Verfahren zur Herstellung von optoelektronischen Konversions- Halbleiterchips bereitzustellen.
Diese Aufgaben werden durch ein Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips gemäß dem unabhängigen Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der
abhängigen Ansprüche. Ferner werden diese Aufgaben durch einen Verbund von Konversions-Halbleiterchips gemäß dem unabhängigen Anspruch 12 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen des Verbundes sind Gegenstand der abhängigen Ansprüche 13 und 14.
In zumindest einer Ausführungsform umfasst das Verfahren Herstellung von optoelektronischen Konversions- Halbleiterchips die Schritte:
A) Bereitstellen eines Aufwachssubstrates ,
B) Aufwachsen einer Halbleiterschichtenfolge auf das
Aufwachssubstrat ,
C) Aufbringen eines elektrischen Kontaktes auf die dem
Aufwachssubstrat abgewandte Rückseite der
Halbleiterschichtenfolge,
D) Ausdünnen des Aufwachssubstrates ,
E) Aufbringen der Konversionsschicht auf das ausgedünnte
Aufwachssubstrat , und
F) Vereinzeln zumindest des ausgedünnten Aufwachssubstrats und der Halbleiterschichtenfolge zur Erzeugung von
mindestens zwei optoelektronischen Konversions- Halbleiterchips .
Bei dem hier beschriebenen Verfahren werden optoelektronische Konversions-Halbleiterchips hergestellt. Damit ist gemeint, dass zumindest zwei Konversions-Halbleiterchips hergestellt werden. Insbesondere werden mehr als zwei Konversions- Halbleiterchips, insbesondere eine Vielzahl von Konversions- Halbleiterchips, die sich insbesondere auf einem Waferverbund befinden, hergestellt.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren die Herstellung zumindest von zwei Konversions- Halbleiterchips. Bei dem Konversions-Halbleiterchip handelt es sich insbesondere um eine Leuchtdiode, kurz LED. Der
Halbleiterchip ist dann bevorzugt dazu eingerichtet, blaues Licht oder weißes Licht zu emittieren. Insbesondere ist die Konversionsschicht dazu eingerichtet, die von dem
Halbleiterchip emittierte Strahlung, insbesondere aus dem blauen Bereich, in weißes Licht zu konvertieren.
Gemäß zumindest einer Ausführungsform handelt es sich bei den Konversions-Halbleiterchips jeweils um einen Flip-Chip. Damit ist hier und im Folgenden gemeint, dass die Konversions- Halbleiterchips ihre elektrischen Kontakte alle auf einer Hauptfläche angeordnet haben, über die die Konversions- Halbleiterchips jeweils auf Trägern, insbesondere einem finalen Träger, montiert werden. Der finale Träger kann ein Gehäuse, eine Keramik oder eine Metallkernplatine sein.
Solche Konversions-Halbleiterchips zeigen den Vorteil, dass für den elektrischen Anschluss beispielsweise keine
zusätzlichen elektrischen Kontakte etwa in Form von
Bonddrähten mehr notwendig sind.
Gemäß zumindest einer Ausführungsform wird bei dem Verfahren ein Aufwachssubstrat bereitgestellt. Das Aufwachssubstrat kann ein Isolatormaterial oder ein Halbleitermaterial, beispielsweise ein III-V-Verbindungshalbleitermaterial, umfassen. Insbesondere kann das Aufwachssubstrat Saphir,
GaAs, GaP, GaN, InP, SiC, Si und/oder Ge umfassen oder aus einem solchen Material sein.
Nach dem Bereitstellen eines Aufwachssubstrates im
Verfahrensschritt A) kann in einem anschließenden
Verfahrensschritt D) das Aufwachssubstrat ausgedünnt werden. Damit ist hier und im Folgenden gemeint, dass die
Schichtdicke des Aufwachssubstrats verkleinert wird. Insbesondere wird die Schichtdicke des Aufwachssubstrats um den Faktor 2 bis 10, beispielsweise 10 verkleinert.
Beispielsweise wird die Schichtdicke des Aufwachssubstrates von 1 mm auf 100 ym oder von 700 ym auf 250 ym oder 300 ym verkleinert. Das Ausdünnen kann durch Schleifen und/oder Plasmaprozesse erfolgen.
Gemäß zumindet einer Ausführungsform weist das Verfahren einen Verfahrensschritt B) auf, Aufwachsen einer
Halbleiterschichtenfolge auf das Aufwachssubstrat .
Insbesondere erfolgt das Aufwachsen ganzflächig, also auf das gesamte Aufwachssubstrat . Dass eine Schicht oder ein Element "auf" oder "über" einer anderen Schicht oder einem anderen Element angeordnet oder aufgebracht oder aufgewachsen ist, kann dabei hier und im Folgenden bedeuten, dass die eine Schicht oder das eine Element unmittelbar in direktem
mechanischem und/oder elektrischem Kontakt auf der anderen Schicht oder dem anderen Element angeordnet ist. Weiterhin kann es auch bedeuten, dass die eine Schicht oder das eine Element mittelbar auf beziehungsweise über der anderen
Schicht oder dem anderen Element angeordnet ist. Dabei können dann weitere Schichten und/oder Elemente zwischen der einen und der anderen Schicht beziehungsweise zwischen dem einen und dem anderen Element angeordnet sein.
Gemäß zumindest einer Ausführungsform umfassen die
resultierenden Konversions-Halbleiterchips jeweils eine
Halbleiterschichtenfolge. Die Halbleiterschichtenfolge der Konversions-Halbleiterchips basieren bevorzugt jeweils auf einem III-V-Verbindungshalbleitermaterial . Das
Halbleitermaterial kann bevorzugt auf ein
Nitridverbindungshalbleitermaterial basieren. "Auf ein
Nitridverbindungshalbleitermaterial basierend" bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon ein III-Nitrid- Verbindungshalbleitermaterial , vorzugsweise InxAlyGa]_-x-yN umfasst, wobei 0 < x < 1, 0 < y < 1 und x + y < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte
Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche
Bestandteile aufweisen, die die charakteristischen
physikalischen Eigenschaften des InxAlyGa]__x_yN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (In, AI, Ga, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können. Die Halbleiterschichtenfolge kann Aluminiumnitrid und/oder
Siliziumnitrid umfassen.
Die Halbleiterschichtenfolge beinhaltet eine aktive Schicht mit mindestens einem pn-Übergang und/oder mit einer oder mit mehreren Quantentopfstrukturen . Im Betrieb der Konversions- Halbleiterchips wird in der aktiven Schicht eine
elektromagnetische Strahlung erzeugt. Eine Wellenlänge oder das Wellenlängenmaximum der Strahlung liegt bevorzugt im ultravioletten und/oder sichtbaren Spektralbereich,
insbesondere bei Wellenlängen zwischen einschließlich 400 nm und 680 nm, zum Beispiel zwischen einschließlich 440 nm und 480 nm.
Gemäß zumindest einer Ausführungsform weist das Verfahren einen Verfahrensschritt C) , Aufbringen eines elektrischen Kontakts auf die dem Aufwachssubstrat abgewandte Rückseite der Halbleiterschichtenfolge, auf. Die dem Aufwachssubstrat abgewandte Rückseite der Halbleiterschichtenfolge bedeutet hier und im Folgenden, dass die Rückseite senkrecht zu einer Wachstumsrichtung der Halbleiterschichtenfolge der Konversions-Halbleiterchips orientiert ist. Insbesondere ist die Rückseite auf der gegenüberliegenden Seite des
Aufwachssubstrats der Halbleiterschichtenfolge, also dem Aufwachssubstrat abgewandt, angeordnet.
Die resultierenden Konversions-Halbleiterchips können jeweils zumindest den elektrischen Kontakt und einen weiteren
elektrischen Kontakt umfassen. Die elektrischen Kontakte dienen zur elektrischen Kontaktierung der Konversions- Halbleiterchips. Insbesondere ist der elektrische Kontakt ein p-Anschlusskontakt , also ein Kontakt, der zumindest eine p- Halbleiterschicht der Halbleiterschichtenfolge elektrisch kontaktiert. Insbesondere ist der weitere elektrische Kontakt ein n-Anschlusskontakt , also ein Kontakt, der zumindest eine n-Halbleiterschicht der Halbleiterschichtenfolge elektrisch kontaktiert. Die elektrischen Kontakte können zum Beispiel mindestens eines der Metalle Gold, Silber, Titan, Platin, Palladium, Kupfer, Nickel, Indium, Rhodium, Chrom, Aluminium oder Wolfram aufweisen. Diese Metalle sind zum Beispiel durch Bedampfung, Sputtern oder elektrochemische
Abscheideverfahren, beispielsweise galvanisch, abscheidbar.
Insbesondere werden die elektrischen Kontakte durch zumindest eine Isolationsschicht voneinander getrennt, um einen
Kurzschluss zu verhindern. Der elektrische Kontakt und/oder der weitere elektrische Kontakt können als Schicht ausgeformt sein . Der Aufwachsprozess kann insbesondere im Waferverbund
stattfinden. Mit anderen Worten wird ein Aufwachssubstrat in Form eines Wafers bereitgestellt, beispielsweise eines
Saphirwafers , auf dem großflächig die Halbleiterschichtenfolge aufgewachsen wird. Die aufgewachsene Halbleiterschichtenfolge kann in einem weiteren
Verfahrensschritt in einzelne Halbleiterchips, insbesondere Konversions-Halbleiterchips vereinzelt werden, wobei durch die Vereinzelung die Seitenflächen der Halbleiterchips gebildet werden können.
Gemäß zumindest einer Ausführungsform weist das Verfahren einen Verfahrensschritt E) , Aufbringen der Konversionsschicht auf das ausgedünnte Aufwachssubstrat auf. Insbesondere wird die Konversionsschicht ganzflächig auf das ausgedünnte
Aufwachssubstrat aufgebracht. Insbesondere erfolgt das
Aufbringen in direktem mechanischem Kontakt auf das
ausgedünnte Aufwachssubstrat .
Insbesondere ist die Konversionsschicht dazu eingerichtet, die von der Halbleiterschichtenfolge emittierte
Primärstrahlung zumindest teilweise in eine von der
Primärstrahlung verschiedene Sekundärstrahlung umzuwandeln.
Beispielsweise kann die Primärstrahlung einen
Wellenlängenbereich aus einem ultravioletten bis grünen
Wellenlängenbereich aufweisen, während die Sekundärstrahlung einen Wellenlängenbereich aus einem blauen bis infraroten Wellenlängenbereich aufweisen kann. Besonders bevorzugt können die Primärstrahlung und die Sekundärstrahlung
überlagert einen weißfarbigen Leuchteindruck erwecken. Dazu kann die Primärstrahlung einen blaufarbigen Leuchteindruck erwecken und die Sekundärstrahlung einen gelbfarbigen
Leuchteindruck, der durch spektrale Komponenten der
Sekundärstrahlung im gelben Wellenlängenbereich und/oder spektrale Komponenten im grünen und roten Wellenlängenbereich entstehen kann. Gemäß zumindest einer Ausführungsform ist die Primärstrahlung aus dem blauen Spektralbereich, insbesondere von 440 nm bis 480 nm ausgewählt. Gemäß zumindest einer Ausführungsform ist die Sekundärstrahlung aus dem Wellenlängenbereich zwischen 515 nm bis 560 nm und/oder 600 nm bis 750 nm ausgewählt. Die Konversionsschicht weist ein Konversionsmaterial auf, das insbesondere dazu eingerichtet ist, im Betrieb der
Konversions-Halbleiterchips die Primärstrahlung, welche von der Halbleiterschichtenfolge, also dem aktiven Bereich der
Halbleiterschichtenfolge emittiert wird, zumindest teilweise zu absorbieren und als Sekundärstrahlung mit einem zumindest teilweise von der Primärstrahlung verschiedenen
Wellenlängenbereich zu emittieren. Die Konversionsschicht kann als Schichtfolie oder als Schichtsystem ausgestaltet sein. Mit Schichtsystem ist hier gemeint, dass die
Konversionsschicht aus Teilschichten mit unterschiedlichen Konversionsmaterialien zusammengesetzt ist, wobei in den einzelnen Teilschichten unterschiedlich zusammengesetzte Konversionsmaterialien vorhanden sind.
Das Konversionsmaterial kann ein Leuchtstoff sein. Der
Leuchtstoff kann in einem Matrixmaterial verteilt sein.
Insbesondere dienen als Matrixmaterial Polymer- oder
Keramikmaterialien. Das Matrixmaterial kann aus einer Gruppe ausgewählt sein, die Siloxane, Oxide, Acrylate, Silikone, Metylacrylate, Imide, Carbonate, Olefine, Styrole, Urethane, deren Derivate und Mischungen, Copolymere und Verbindungen davon umfasst. Diese Verbindungen können in Form von
Monomeren, Oligomeren oder Polymeren vorliegen.
Beispielsweise kann das Matrixmaterial ein Epoxidharz,
Polymetylmetacrylat (PMMA) , Polystyrol, Polycarbonat , Polyacrylat, Polyurethan oder ein Silikonharz, wie etwa
Polysiloxan oder Mischungen daraus umfassen oder sein.
Das Konversionsmaterial kann aus einer Gruppe ausgewählt sein, die Granate, Calsine, Quantendots und Seltenerddotierte Orthosilikate umfasst.
Ein Granat kann beispielsweis ein Yttrium-Aluminium-Granat, kurz YAG sein. Dieser ist insbesondere mit Cer dotiert.
Ein Calsin kann beispielsweise ein Ca]__xEuxAlSiN3 mit x = 0-0.2 sein. Insbesondere kann Ca zumindest teilweise durch Strontium und/oder Barium ersetzt sein. Ein Seltenerddotierter Orthosilikat kann beispielsweise
Sr2SiC>4:Eu sein.
Gemäß zumindest einer Ausführungsform kann die
Konversionsschicht zusätzlich einen Füllstoff, wie
beispielsweise ein Metalloxid, so etwa Titandioxid,
Zirkoniumdioxid, Zinkoxid, Aluminiumoxid, ein
Salzbariumsulfat und/oder Glaspartikel umfassen. Die
Füllstoffe können dazu eingerichtet sein, die von dem
Halbleiterchip emittierte Primärstrahlung zumindest teilweise zu streuen und/oder die von der in die
Halbleiterschichtenfolge absorbierte Strahlung zu streuen.
Die Konversionsschicht kann im Verfahrensschritt E) in flüssiger Form aufgebracht werden. Dies meint insbesondere, dass das feste Konversionsmaterial in einer flüssigen Phase des Matrixmaterials dispergiert ist und beide gemeinsam aufgebracht werden. Gegebenenfalls können das flüssige
Matrixmaterial und das Konversionsmaterial beispielsweise auf der Halbleiterschichtenfolge mit dem aktiven Bereich
aufgebracht werden. Insbesondere werden das Matrixmaterial und das Konversionsmaterial auf das Aufwachssubstrat direkt aufgebracht .
Gemäß zumindest einer Ausführungsform erfolgt Schritt D) mittels Molding, Spraycoting oder Potting. Insbesondere wird die Konversionsschicht als Paste, Granulat, Flüssigkeit und/oder Lösung aufgebracht. Alternativ kann die
Konversionsschicht auch auflaminiert werden.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Verfahrensschritt F) , Vereinzeln zumindest des
ausgedünnten Aufwachssubstrates und der
Halbleiterschichtenfolge zur Erzeugung von mindestens zwei optoelektronischen Konversions-Halbleiterchips. Insbesondere entstehen jedoch mehr als zwei Konversions-Halbleiterchips, beispielsweise mehr als 100 oder 200 Konversions- Halbleiterchips .
Gemäß zumindest einer Ausführungsform erfolgt der
Verfahrensschritt F) mittels Sägen, Stealthdicing,
Laserdicing, Lasertrennen oder Ritzen und Brechen. Ritzen und Brechen meint insbesondere, dass zumindest das Aufwachssubstrat mechanisch, beispielsweise mittels eines Diamantritzers, oder mittels eines Laser zumindest angeritzt und anschließend gebrochen wird. Gemäß zumindest einer Ausführungsform erfolgt nach Schritt D) ein zusätzlicher Schritt Dl), Durchtrennen des
Aufwachssubstrats zumindest oder genau bis zur
Halbleiterschichtenfolge zur Bildung eines ersten Zwischenraums. Dabei wird die Konversionsschicht im Schritt E) zusätzlich in dem ersten Zwischenraum angeordnet. Mit anderen Worten wird hier das Aufwachssubstrat in
Seitenansicht auf die Konversions-Halbleiterchips vertikal zumindest oder genau bis zur Halbleiterschichtenfolge
durchtrennt. Dies bedeutet insbesondere, dass die
Halbleiterschichtenfolge insbesondere nicht beschädigt wird. Es bilden sich dann ein erster Zwischenraum, also ein Raum zwischen den benachbarten resultierenden Konversions- Halbleiterchips, wenn diese noch nicht vereinzelt wurden. In diesen ersten Zwischenraum ordnet sich die Konversionsschicht im Schritt E) zusätzlich an. Insbesondere bedeckt die
Konversionsschicht den ersten Zwischenraum formschlüssig und/oder direkt, also in direktem mechanischem Kontakt. Der erste Zwischenraum erstreckt sich nur durch das
Aufwachssubstrat , also nicht durch die
Halbleiterschichtenfolge. Nach Schritt F) werden insbesondere optoelektronische Konversions-Halbleiterchips erzeugt, die Seitenflanken aufweisen, die frei von der Konversionsschicht sind.
Alternativ oder zusätzlich kann nach Schritt D) ein
zusätzlicher Schritt D2) erfolgen, Durchtrennen des
Aufwachssubstrats und der Halbleiterschichtenfolge bis zum elektrischen Kontakt zur Bildung eines zweiten Zwischenraums. Alternativ kann statt des Durchtrennens bis zum elektrischen Kontakt ein Durchtrennen bis zu einem Dielektrikum oder einer Metallschicht erfolgen, insbesondere wenn benachbarte
Halbleiterchips vor dem vereinzeln keinen gemeinsamen
elektrischen Kontakt aufweisen, da dieser beispielsweise vorher schon durchtrennt wurde. Insbesondere ist der
elektrische Kontakt oder das Dielektrikum als Schicht
ausgeformt. Die Konversionsschicht ordnet sich im Schritt E) dann zusätzlich in diesem zweiten Zwischenraum an, wobei nach Schritt F) optoelektronische Konversions-Halbleiterchips erzeugt werden, die Seitenflanken aufweisen, die mit der Konversionsschicht zumindest teilweise bedeckt sind. Mit anderen Worten wird hier das Aufwachssubstrat die
Halbleiterschichtenfolge in Seitenansicht vertikal
vollständig durchtrennt. Dabei bildet sich ein zweiter
Zwischenraum. Der zumindest eine elektrische Kontakt, das Dielektrikum oder die Metallschicht wird nicht durchtrennt. In diesem zweiten Zwischenraum ordnet sich die
Konversionsschicht insbesondere in direktem mechanischem Kontakt und/oder formschlüssig an. Mit Seitenflanken ist hier und im Folgenden gemeint, die Seitenflächen der jeweiligen Konversions-Halbleiterchips, das heißt die Seitenflächen des Aufwachssubstrats und der Halbleiterschichtenfolge. Diese Seitenflächen sind mit der Konversionsschicht zumindest teilweise bedeckt. Insbesondere sind die Seitenflächen des Aufwachssubstrats und der Halbleiterschichtenfolge
vollständig mit der Konversionsschicht bedeckt. Insbesondere ist die Seitenfläche des ersten Kontakts, welcher
insbesondere als Schicht ausgeformt ist, frei von der
Konversionsschicht .
Alternativ oder zusätzlich erfolgt nach Schritt D) ein zusätzlicher Schritt D4), Durchtrennen des Aufwachssubstrats und der Halbleiterschichtenfolge und des elektrischen
Kontaktes zur Bildung eines dritten Zwischenraums, wobei die Konversionsschicht im Schritt E) zusätzlich in dem dritten Zwischenraum angeordnet wird, wobei nach Schritt F)
optoelektronische Halbleiterchips erzeugt werden, die
Seitenflanken aufweisen, die mit der Konversionsschicht vollständig bedeckt sind. Alternativ kann statt des
elektrischen Kontakts ein Dielektrikum oder eine Metallschicht durchtrennt werden, insbesondere wenn
benachbarte Halbleiterchips vor dem vereinzeln keinen
gemeinsamen elektrischen Kontakt aufweisen, da dieser
beispielsweise vorher schon durchtrennt wurde. Mit anderen Worten wird hier in Seitenansicht sowohl das Aufwachssubstrat als auch die Halbleiterschichtenfolge und der elektrische Kontakt oder das Dielektrikum oder die Metallschicht, welcher auf der Rückseite der Halbleiterschichtenfolge angeordnet ist, vollständig durchtrennt. Dadurch entsteht zwischen benachbarten Konversions-Halbleiterchips ein Zwischenraum, hier als dritter Zwischenraum bezeichnet. Dieser dritte
Zwischenraum wird mit der Konversionsschicht im Schritt E) vollständig ausgefüllt, insbesondere formschlüssig. Dadurch können Konversions-Halbleiterchips in der direkten
Prozessierung erzeugt werden, welche sowohl die
Seitenflanken, also die Seitenflächen des Aufwachssubstrats und der Halbleiterschichtenfolge und des elektrischen
Kontaktes, mit der Konversionsschicht bedecken, als auch die Oberfläche des Aufwachssubstrats . Insbesondere ist die
Konversionsschicht vollständig an den Seitenflanken der
Konversions-Halbleiterchips angeordnet .
Gemäß zumindest einer Ausführungsform wird zuerst der erste Zwischenraum, dann der zweite Zwischenraum und schließlich der dritte Zwischenraum in einem Prozess gebildet. Mit anderen Worten werden die Zwischenräume nacheinander in einem Prozess gebildet.
Gemäß zumindest einer Ausführungsform erfolgt nach Schritt D) und/oder vor Schritt D4) ein zusätzlicher Schritt D3) ,
Aufbringen zumindest des Aufwachssubstrats und der
Halbleiterschichtenfolge und des elektrischen Kontakts auf einen temporären Träger, wobei im Schritt D4) zuerst das Aufwachssubstrat , dann die Halbleiterschichtenfolge und dann der elektrische Kontakt durchtrennt werden, wobei der
temporäre Träger nicht durchtrennt wird, also unzertrennt vorliegt. Alternativ kann statt des elektrischen Kontakt ein Dielektrikum oder eine Metallschicht vorhanden sein, die im Schritt D3) aufgebracht und im Schritt D4) durchtrennt werden. Insbesondere wird der temporäre Träger nach Schritt E) oder F) wieder entfernt. Bei dem temporären Träger kann es sich beispielsweise um eine Folie (englisch: Foil) eine
Leiterplatte oder allgemein um eine Platte handeln, die mit einem Kunststoffmaterial , einem Metall, einem keramischen
Material oder einem Halbmaterial gebildet ist. Der temporäre Träger wird insbesondere an die dem Aufwachssubstrat
abgewandte Seite der Halbleiterschichtenfolge oder des elektrischen Kontakts angeordnet.
Gemäß zumindest einer Ausführungsform erfolgt vor Schritt D) , also vor dem Ausdünnen des Aufwachssubstrates , ein
Durchtrennen des elektrischen Kontakts und der
Halbleiterschichtenfolge und zumindest teilweise des
Aufwachssubstrates . Das Durchtrennen erfolgt von der dem
Aufwachssubstrat abgewandten Seite her. Mit anderen Worten wird zuerst der elektrische Kontakt, dann die
Halbleiterschichtenfolge und anschließend zumindest teilweise das Substrat durchtrennt. Alternativ kann statt des
elektrischen Kontakts auch eine Dielektrikum oder eine
Metallschicht vorhanden sein, die dann durchtrennt wird. Im anschließenden Verfahrensschritt D) erfolgt das Abschleifen des Aufwachssubstrates bis zu diesem durchtrennten Bereich. Damit können Halbleiterchips erzeugt werden, die voneinander separiert sind. Insbesondere weisen diese Halbleiterchips keine Konversionsschicht auf. Gemäß zumindest einer Ausführungsform weist die
Konversionsschicht an den Seitenflanken der Konversions- Halbleiterchips eine Schichtdicke von 1 ym bis 1 mm,
insbesondere von 20 ym bis 400 ym, auf.
Alternativ oder zusätzlich kann die Konversionsschicht auf dem Aufwachssubstrat eine Schichtdicke von 20 ym bis 400 ym aufweisen. Insbesondere ist die Schichtdicke der
Konversionsschicht auf dem Aufwachssubstrat und an den
Seitenflanken gleich.
Gemäß zumindest einer Ausführungsform erfolgen nach Schritt F) zusätzlich die Schritte G) und/oder H) . Der Schritt G) umfasst das Testen der optoelektronischen Konversions- Halbleiterchips. Damit ist insbesondere gemeint, dass die Konversions-Halbleiterchips auf ihre Funktionsfähigkeit oder Betriebsfähigkeit getestet werden. Der Verfahrensschritt H) umfasst das Verpacken der optoelektronischen Konversions- Halbleiterchips, insbesondere das Verpacken für den Verkauf. Es wird weiterhin ein Verbund von Konversions-Halbleiterchips angegeben. Das Verfahren zur Herstellung von Konversions- Halbleiterchips stellt vorzugsweise ein Verbund von
Konversions-Halbleiterchips her. Das heißt, sämtliche für das Verfahren offenbarten Merkmale sind auch für den Verbund von Konversions-Halbleiterchips offenbart und umgekehrt.
Mit Verbund ist hier insbesondere ein Waferverbund
bezeichnet. Insbesondere ordnen sich hier eine Vielzahl von erzeugten oder hergestellten Konversions-Halbleiterchips auf einem gemeinsamen Trägersubstrat oder Aufwachssubstrat an. Insbesondere ordnen sich mehr als 100 Konversions- Halbleiterchips auf diesem gemeinsamen Substrat an. Gemäß zumindest einer Ausführungsform umfasst der Verbund von Konversions-Halbleiterchips jeweils eine
Halbleiterschichtenfolge mit zumindest einer n- Halbleiterschicht und zumindest einer p-Halbleiterschicht . Zwischen der zumindest einen n-Halbleiterschicht und der zumindest einen p-Halbleiterschicht ist eine aktive Schicht angeordnet. Die aktive Schicht ist zur Emission von
Primärstrahlung eingerichtet. Alternativ umfasst der Verbund von Konversions-Halbleiterchips eine gemeinsame
Halbleiterschichtenfolge. Der gemeinsamen oder jeder
Halbleiterschichtenfolge ist jeweils ein Aufwachssubstrat nachgeordnet, insbesondere direkt nachgeordnet. Der Verbund von Konversions-Halbleiterchips umfasst jeweils einen
elektrischen Kontakt oder einen gemeinsamen Kontakt, der zumindest eine p-Halbleiterschicht elektrisch kontaktiert und jeweils einen weiteren elektrischen Kontakt oder einen gemeinsamen elektrischen Kontakt, der zumindest die n- Halbleiterschicht elektrisch kontaktiert. Beide elektrischen Kontakte sind insbesondere auf der dem Aufwachssubstrat abgewandten Rückseite der gemeinsamen oder der jeweiligen Halbleiterschichtenfolge angeordnet. Es handelt sich
insbesondere bei den Konversions-Halbleiterchips um
Konversions-Flip-Chips. Die Konversions-Halbleiterchips weisen in dem Verbund von Konversions-Halbleiterchips eine gemeinsame Konversionsschicht auf. Die gemeinsame
Konversionsschicht ist den jeweiligen Aufwachssubstraten direkt nachgeordnet. Mit anderen Worten umhüllt die
gemeinsame Konversionsschicht die einzelnen Konversions- Halbleiterchips. Die Konversionsschicht kann eine
Schichtdicke von 1 ym bis 1 mm, insbesondere von 20 ym bis 400 ym, aufweisen. Mit anderen Worten wird hier ein Verbund von Konversions- Halbleiterchips angegeben, wobei die Konversions- Halbleiterchips noch nicht separiert oder vereinzelt sind und damit zumindest über einer gemeinsamen Konversionsschicht miteinander verbunden sind.
Insbesondere können die Konversions-Halbleiterchips neben der gemeinsamen Konversionsschicht eine gemeinsame
Halbleiterschichtenfolge und/oder elektrischen Kontakt aufweisen, so dass beispielsweise nur das gemeinsame
Aufwachssubstrat durchtrennt ist, zur Bildung der
Aufwachssubstrate der jeweiligen Konversions-Halbleiterchips. Alternativ weist jeder Konversions-Halbleiterchip ein eigenes Aufwachssubstrat , eine eigene Halbleiterschichtenfolge und/oder einen eigenen elektrischen Kontakt auf, so dass diese nur noch über eine gemeinsame Konversionsschicht miteinander verbunden sind.
Gemäß zumindest einer Ausführungsform bedeckt die gemeinsame Konversionsschicht zumindest die Oberfläche des
Aufwachssubstrats als auch die Seitenflächen der jeweiligen Aufwachssubstrate . Insbesondere bedeckt die
Konversionsschicht die Seitenflächen und die Oberflächen der jeweiligen Aufwachssubstrate formschlüssig.
Gemäß zumindest einer Ausführungsform ist die gemeinsame Konversionsschicht zusätzlich auf den jeweiligen
Seitenflächen der Halbleiterschichtenfolge und/oder der
Seitenflächen des elektrischen Kontakts der einzelnen
Konversions-Halbleiterchips angeordnet. Insbesondere bedeckt die gemeinsame Konversionsschicht die Seitenflächen der
Halbleiterschichtenfolge formschlüssig . Die Erfinder haben erkannt, dass durch das Aufbringen der Konversionsschicht innerhalb der fertig prozessierten
Konversions-Halbleiterchips ein unnötiges einzelnes Setzen der Chips zur Aufbringung der Konversionsschicht nicht erforderlich ist. Dies spart Kosten und Zeit.
Weitere Vorteile, vorteilhafte Ausführungsformen und
Weiterbildungen ergeben sich aus den im Folgenden in
Verbindung mit den Figuren beschriebenen
Ausführungsbeispielen.
Es zeigen:
Figuren 1A bis 6E, 8A bis 8D, 9A bis 9D und 10A bis 10D
jeweils schematisch eine Seitenansicht eines
Verfahrens zur Herstellung von Konversions- Halbleiterchips gemäß einer Ausführungsform und die Figuren 7A bis 7C schematisch eine Seitenansicht eines
Verbunds von Konversions-Halbleiterchips gemäß einer Ausführungsform.
In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt werden.
Die Figuren 1A und 1B zeigen eine schematische Seitenansicht eines Verfahrens zur Herstellung von optoelektronischen Konversions-Halbleiterchips 61, 62 gemäß einer
Ausführungsform. Die Figur 1A zeigt den Verfahrensschritt A) . Es wird ein Aufwachssubstrat 1 bereitgestellt. Das
Aufwachssubstrat 1 ist insbesondere ein Saphirsubstrat. Die Figur 1B zeigt den Verfahrensschritt B) . Im Verfahrensschritt B) wird die Halbleiterschichtenfolge 2 auf das
Aufwachssubstrat 1 aufgebracht, insbesondere aufgewachsen. Insbesondere erfolgt das Aufbringen der
Halbleiterschichtenfolge 2 direkt, also in direktem
mechanischem Kontakt auf das Aufwachssubstrat 1. Die
Halbleiterschichtenfolge 2 wird insbesondere auf der
Rückseite 12 des Aufwachssubstrats 1 angeordnet. Die
Halbleiterschichtenfolge 2 kann eine Aluminiumnitridschicht umfassen .
Die nachfolgend in den Figuren 2A bis 6E und 8A bis 9D beschriebenen Verfahren zur Herstellung von Konversions- Halbleiterchips zeigen exemplarisch die Herstellung von zwei Konversions-Halbleiterchips. Jedoch ist dieses hier
beschriebene Verfahren nicht nur auf die Herstellung von zwei Konversions-Halbleiterchips beschränkt, sondern es können auch mehr als zwei Konversions-Halbleiterchips mit diesem Verfahren, insbesondere gleichzeitig, hergestellt werden. Die in den Figuren 2A bis 7C beschriebenen Konversions- Halbleiterchips können Isolationsschichten aufweisen (hier nicht gezeigt) . Insbesondere sind die Isolationsschichten zwischen einem ersten Kontakt 3 und einem weiteren Kontakt 8 zur Vermeidung eines Kurzschlusses angeordnet.
Die Figuren 2A bis 2D zeigen schematisch ein Verfahren zur Herstellung von optoelektronischen Konversions- Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die Figur 2A zeigt ein Aufwachssubstrat 1, an dem die
Halbleiterschichtenfolge 2 aufgewachsen wurde. Ferner zeigt die Figur 2A den elektrischen Kontakt 3, der hier als Schicht ausgeformt ist, sowie den weiteren elektrischen Kontakt 8, der in die n-Halbleiterschichtenfolge 23 hineinreicht. Die Figur 2A zeigt das Herstellungsverfahren bis
Verfahrensschritt C) . Anschließend erfolgt der
Verfahrensschritt D) , wie in Figur 2B gezeigt, indem das Aufwachssubstrat ausgedünnt wird. Mit anderen Worten wird hier die Schichtdicke des Aufwachssubstrats verkleinert.
Anschließend erfolgt das Aufbringen der Konversionsschicht 4, wie in Figur 2C gezeigt. Die Konversionsschicht 4 wird insbesondere ganzflächig auf das Aufwachssubstrat 1 direkt aufgebracht. Anschließend erfolgt der Verfahrensschritt F) , in dem eine Vereinzelung stattfindet zur Erzeugung von optoelektronischen Konversions-Halbleiterchips , hier
exemplarisch die Herstellung von zwei optoelektronischen Konversions-Halbleiterchips 61, 62. Die resultierenden
Konversions-Halbleiterchips 61, 62 sind insbesondere
baugleich. Die Konversions-Halbleiterchips 61, 62 weisen eine Konversionsschicht 4, ein Aufwachssubstrat 1, eine
Halbleiterschichtenfolge 2 und einen elektrischen Kontakt 3 auf. Alternativ oder zusätzlich können auch noch
Rückseitenkontakte 5 oder weitere Kontakte 8 angeordnet sein. Das Vereinzeln 7 kann mittels Sägen, Stealthdicing oder
Laserdicing erfolgen. Anschließend nach Verfahrensschritt F) können die vereinzelten Konversions-Halbleiterchips 61, 62 getestet und verpackt werden (hier nicht gezeigt) .
Insbesondere werden mit dem Verfahren der Figuren 2A bis 2D Konversions-Halbleiterchips bereitgestellt, die jeweils eine Konversionsschicht 4 aufweisen, die insbesondere die Oberfläche des Aufwachssubstrats 1 formschlüssig bedeckt. Die Seitenflanken 13 der jeweiligen Konversions-Halbleiterchips 61, 62 sind mit der Konversionsschicht 4 nicht bedeckt, also frei von der Konversionsschicht 4.
Die Figuren 3A bis 3D zeigen schematisch ein Verfahren zur Herstellung von Konversions-Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die Figur 3A entspricht der Figur 2A. Anschließend erfolgt der Verfahrensschritt D) , dass also das Aufwachssubstrat 1 ausgedünnt wird (Figur 3B) . Anschließend wird zumindest das Aufwachssubstrat 1 durchtrennt.
Insbesondere erfolgt das Durchtrennen in Seitenansicht vertikal bis zur Halbleiterschichtenfolge 2. Dadurch wird ein erster Zwischenraum 9, wie in Figur 3B oder 3C gezeigt, gebildet. In diesem ersten Zwischenraum 9 kann im
anschließenden Verfahrensschritt E) die Konversionsschicht 4 angeordnet werden. Im anschließenden Verfahrensschritt F) , in Figur 3D gezeigt, findet eine Vereinzelung statt und es werden Konversions-Halbleiterchips 61, 62 erzeugt, die jeweils eine Konversionsschicht 4 aufweisen, die die
Seitenflanken 13 zumindest teilweise bedecken.
Insbesondere werden die Seitenflächen 14 des
Aufwachssubstrats 1 bedeckt. Die Seitenflächen der
Halbleiterschichtenfolge 2 und des elektrischen Kontakts 3 sind insbesondere frei von der Konversionsschicht 4.
Insbesondere handelt es sich hier um baugleiche Konversions- Halbleiterchips 61, 62. Figuren 4A bis 4D zeigen schematisch ein Verfahren zur
Herstellung von Konversions-Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die Figur 4A entspricht den Figuren 2A und 3A. Anschließend ist in Figur 4B gezeigt, dass zumindest das ausgedünnte Aufwachssubstrat 1 als auch die
Halbleiterschichtenfolge 2 durchtrennt werden. Die
Durchtrennung erfolgt bis zum elektrischen Kontakt 3. Mit anderen Worten wird der elektrische Kontakt 3 nicht
durchtrennt. Es wird damit zwischen benachbarten
Halbleiterchips 61, 62 ein zweiter Zwischenraum 10
ausgebildet. In Figur 4C ist gezeigt, dass die
Konversionsschicht 4 auf der Oberfläche des Aufwachssubstrats 1 aufgebracht wird und diese sich zusätzlich in dem zweiten Zwischenraum 10 anordnet. Die Konversionsschicht 4 bedeckt damit sowohl die Seitenflächen 14 des Aufwachssubstrats als auch die Seitenflächen 15 der Halbleiterschichtenfolge 2. Wie in Figur 4D gezeigt, können dann nach dem Vereinzeln
Konversions-Halbleiterchips 61, 62 erzeugt werden, die sowohl die Seitenflächen 14 des Aufwachssubstrats 1 als auch die Seitenflächen 15 der Halbleiterschichtenfolge 2 mit der
Konversionsschicht 4 formschlüssig bedecken. Die
Seitenflächen 16 des elektrischen Kontaktes 3 sind
insbesondere frei von der Konversionsschicht 4.
Die Figuren 5A bis 5D zeigen schematisch ein Verfahren zur Herstellung von Konversions-Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die Figur 5A entspricht den Figuren 2A bis 4A. In Figur 5B ist der Verfahrensschritt D4) gezeigt. In dem Verfahrensschritt D4) wird das Aufwachssubstrat 1, die Halbleiterschichtenfolge 2 und der elektrische Kontakt 3 durchtrennt. Es wird damit zwischen benachbarten
Halbleiterchips 61, 62 ein dritter Zwischenraum 11
ausgebildet. Im anschließenden Verfahrensschritt E) wird die Konversionsschicht 4 aufgebracht und lagert sich auch in diesen dritten Zwischenraum 11 an. Nach dem Vereinzeln im Verfahrensschritt F) können damit Konversions-Halbleiterchips 61, 62 erzeugt werden, die sowohl eine Konversionsschicht 4 auf den Seitenflächen 14 des Aufwachssubstrats 1, auf den Seitenflächen 15 der Halbleiterschichtenfolge 2 und auf den Seitenflächen 16 des elektrischen Kontakts 3 aufweisen. Mit anderen Worten können hier Konversions-Halbleiterchips 61, 62 bereitgestellt werden, die eine Konversionsschicht 4
aufweisen, die sowohl das Aufwachssubstrat 1 als auch die Halbleiterschichtenfolge 2 als auch den elektrischen Kontakt 3 formschlüssig umhüllt. Damit kann von Vorteil keine
Primärstrahlung aus den Seitenflächen 14, 15 der
Halbleiterschichtenfolge 2 oder des Aufwachssubstrats 1 austreten und somit tritt jegliche Primärstrahlung durch das Konversionsschicht 4 hindurch und kann damit zumindest teilweise in Sekundärstrahlung konvertiert werden. Die Figuren 6A bis 6E zeigen schematisch ein Verfahren zur Herstellung von Konversions-Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die Figur 6A entspricht den Figuren 2A bis 5A. In Figur 6B ist gezeigt, dass zuerst der elektrische Kontakt 3, dann die Halbleiterschichtenfolge 2 und dann zumindest teilweise das Aufwachssubstrat 1 durchtrennt werden. Statt des elektrischen Kontakts 3 kann ein
Dielektrikum 17a oder eine Metallschicht 17b vorhanden sein, die durchtrennt wird (hier nicht gezeigt) . Anschließend erfolgt der Verfahrensschritt D) , also das Ausdünnen des Aufwachssubstrats 1. Insbesondere wird das Aufwachssubstrat 1 soweit abgeschliffen, bis der durchtrennte Teil des
Aufwachssubstrats 1 erreicht ist. Damit können separierte Halbleiterchips erzeugt werden, welche aber noch frei von einer Konversionsschicht 4 sind (Figur 6C) . Diese separierten Halbleiterchips können auf einen temporären Träger angeordnet werden (hier nicht gezeigt) . Anschließend kann, wie in Figur 6D gezeigt, die Konversionsschicht 4 aufgebracht werden. Die Konversionsschicht 4 lagert sich sowohl auf der Oberfläche des Aufwachssubstrats 1 als auch in den dritten Zwischenraum 11 an. Damit können Konversions-Halbleiterchips 61, 62 nach der Vereinzelung bereitgestellt werden, die eine
Konversionsschicht 4 aufweisen, die sowohl die Oberfläche des Aufwachssubstrats 1 als auch die Seitenflanken des
Halbleiterchips, also die Seitenflächen 14 des
Aufwachssubstrats 1, die Seitenflächen 15 der
Halbleiterschichtenfolge 2 und/oder die Seitenflächen 16 des elektrischen Kontakts 3 bedeckt. Insbesondere bedeckt die Konversionsschicht 4 diese Seitenflächen und die Oberfläche formschlüssig. Zwischen dem elektrischen Kontakt 3 und der Konversionsschicht 4 kann ein Dielektrikum 17a oder eine Metallschicht 17b vorhanden sein (hier nicht gezeigt) . Die Figuren 7A bis 7C zeigen jeweils eine schematische
Seitenansicht eines Verbundes von Konversions- Halbleiterchips. Der Verbund von Konversions-Halbleiterchips 61, 62 ist hier an einem Beispiel von zwei Konversions- Halbleiterchips 61, 62 dargestellt. Alternativ können auch mehr als zwei Konversions-Halbleiterchips einen Verbund von Konversions-Halbleiterchips bilden. Die Figur 7A entspricht der Figur 3C. Die Figur 7B entspricht der Figur 4C. Die Figur 7C entspricht der Figur 5C. Die Figuren 7A, B und C zeigen eine Halbleiterschichtenfolge 2, nachgeordnet ein
strukturiertes Aufwachssubstrat 1 und eine gemeinsame
Konversionsschicht 4. Die gemeinsame Konversionsschicht 4 bedeckt die jeweiligen Aufwachssubstrate 1 direkt. Der
Verbund von Konversions-Halbleiterchips der Figuren 7A bis 7C unterscheiden sich dadurch voneinander, dass der Verbund der Figur 7A einen ersten Zwischenraum 9, der Verbund der Figur
7B einen zweiten Zwischenraum 10 und der Verbund der Figur 7C einen dritten Zwischenraum 11 zwischen benachbarten
Halbleiterchips aufweisen. Der erste Zwischenraum 9 ist durch ein strukturiertes Aufwachssubstrat 1 gebildet. Der zweite Zwischenraum 10 ist durch ein strukturiertes Aufwachssubstrat
1 und eine strukturierte Halbleiterschichtenfolge 2 gebildet. Der dritte Zwischenraum 11 ist durch ein strukturiertes
Aufwachssubstrat 1, einer strukturierten
Halbleiterschichtenfolge 2 und eines strukturierten
elektrischen Kontakts 3 gebildet. Zwischen dem elektrischen Kontakt 3 und der Konversionsschicht 4 kann insbesondere ein Dielektrikum 17a oder eine Metallschicht 17b vorhanden sein (hier nicht gezeigt) . Durch die gemeinsame Konversionsschicht 4 sind die Konversions-Halbleiterchips 61, 62 in einem
Verbund miteinander verbunden.
Mit anderen Worten weist der Verbund von Konversions- Halbleiterchips 61, 62 der Figur 7A eine gemeinsame
Halbleiterschichtenfolge 2, zumindest einen gemeinsamen elektrischen Kontakt 3 und eine gemeinsame Konversionsschicht 4 auf. Die Konversions-Halbleiterchips 61, 62 der Figur 7A weisen jeweils ein Aufwachssubstrat 1 auf.
Mit anderen Worten weist der Verbund von Konversions- Halbleiterchips 61, 62 der Figur 7B zumindest einen
gemeinsamen elektrischen Kontakt 3 und/oder eine gemeinsame Konversionsschicht 4 auf. Beispielsweise weist der Verbund keinen gemeinsamen elektrischen Kontakt 3 auf, wenn dieser vorher bereits durchtrennt wurde. Die Konversions- Halbleiterchips 61, 62 der Figur 7B weisen jeweils ein
Aufwachssubstrat 1 und jeweils eine Halbleiterschichtenfolge
2 auf .
Mit anderen Worten weist der Verbund von Konversions- Halbleiterchips 61, 62 der Figur 7C eine gemeinsame
Konversionsschicht 4 auf. Die Konversions-Halbleiterchips 61, 62 der Figur 7C weisen jeweils ein Aufwachssubstrat 1, jeweils eine Halbleiterschichtenfolge 2 und jeweils zumindest einen elektrischen Kontakt 3 auf. Die Figuren 8A bis 8D zeigen schematisch ein Verfahren zur Herstellung von Konversions-Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die Figuren 8A bis 8D entsprechen im Wesentlichen den Figuren 4A bis 4D mit Ausnahme, dass die benachbarten Halbleiterchips 61, 62 weitere Schichten, wie zum Beispiel ein Dielektrikum 17a oder eine Metallschicht 17b (hier nicht gezeigt) aufweisen. Diese können zum Schutz der Konversions-Halbleiterchips 61, 62 dienen. Insbesondere werden der elektrische Kontakt 3 und der weitere Kontakt 8 benachbarter Halbleiterchips 61, 62 durch ein Dielektrikum 17a voneinander getrennt. Die Durchtrennung der Schichten erfolgt dann nicht bis zum elektrischen Kontakt 3 oder durch den elektrischen Kontakt 3, wie in den Figuren 4A bis 4D gezeigt, sondern bis zum Dielektrikum 17a (Figur 8B) oder durch das Dielektrikum 17a (Figur 8D) .
Die Figuren 9A bis 9D zeigen schematisch ein Verfahren zur Herstellung von Konversions-Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die Figuren 9A bis 9D entsprechen im Wesentlichen den Figuren 5A bis 5D mit Ausnahme, dass die benachbarten Halbleiterchips 61, 62 weitere Schichten, wie zum Beispiel ein Dielektrikum 17a oder eine Metallschicht 17b (hier nicht gezeigt) aufweisen. Diese können zum Schutz der Konversions-Halbleiterchips 61, 62 dienen. Insbesondere werden der elektrische Kontakt 3 und der weitere elektrische Kontakt 8 benachbarter Halbleiterchips 61, 62 durch ein
Dielektrikum 17a voneinander getrennt. Die Durchtrennung der Schichten erfolgt dann nicht durch den elektrischen Kontakt 3 wie in den Figuren 5A bis 5D gezeigt, sondern durch das
Dielektrikum 17a (Figur 9B) .
Die Figuren 10A bis 10D zeigen schematisch ein Verfahren zur Herstellung von optoelektronischen Konversions-
Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die
Figuren 10A bis IOC entsprechen im Wesentlichen den Figuren 2A bis 2C. Im Unterschied zu dem Verfahren der Figuren 2A bis 2D werden hier die optoelektronischen Halbleiterbauelemente von der dem Aufwachssubstrat abgewandten Seite, also von der p-Halbleiterschicht , über die aktive Schicht zur n- Halbleiterschicht , vereinzelt. Die entstehenden Zwischenräume oder Graben können auch von Dielektrika oder Metallen
überformt sein (hier nicht gezeigt) . Zusätzlich oder
alternativ kann das Trennen oder Vereinzeln nur zumindest bis zum Aufwachssubstrat erfolgen.
Die in Verbindung mit den Figuren beschriebenen
Ausführungsbeispiele und deren Merkmale können gemäß weiterer Ausführungsbeispiele auch miteinander kombiniert werden, auch wenn solche Kombinationen nicht explizit in den Figuren gezeigt sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele zusätzliche oder alternative Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 109 413.4, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
1 AufwachsSubstrat
2 Halbleiterschichtenfolge
3 elektrischer Kontakt
4 KonversionsSchicht
5 Rückseitenkontakte
7 vereinzeln
8 weitere Kontakt
9 erster Zwischenraum
10 zweiter Zwischenraum
11 dritter Zwischenraum
12 abgewandte Rückseite der Halbleiterschichtenfolge
13 Seitenflanken
14 Seitenflächen der jeweiligen Aufwachssubstrate
15 Seitenflächen der Halbleiterschichtenfolge
16 Seitenflächen des elektrischen Kontakts
17a Dielektrikum
17b Metallschicht
21 p-Halbleiterschicht
22 aktive Schicht
23 n-Halbleiterschicht
61, 62 optoelektronische Konversionshalbleiterchips

Claims

Patentansprüche
1. Verfahren zur Herstellung von optoelektronischen
Konversions-Halbleiterchips (61, 62), mit den Schritten:
A) Bereitstellen eines Aufwachssubstrats (1),
B) Aufwachsen einer Halbleiterschichtenfolge (2) auf das Aufwachssubstrat (1),
C) Aufbringen eines elektrischen Kontakts (3) auf die dem Aufwachssubstrat (1) abgewandte Rückseite (12) der
Halbleiterschichtenfolge (2),
D) Ausdünnen des Aufwachssubstrats (1),
E) Aufbringen der Konversionsschicht (4) auf das ausgedünnte Aufwachssubstrat (1), und
F) Vereinzeln zumindest des ausgedünnten Aufwachssubstrats (1) und der Halbleiterschichtenfolge (2) zur Erzeugung von mindestens zwei optoelektronischen Konversions- Halbleiterchips (61, 62),
wobei nach Schritt D) ein zusätzlicher Schritt Dl) erfolgt: Dl) Durchtrennen des Aufwachssubstrats (1) zumindest bis zur Halbleiterschichtenfolge (2) zur Bildung eines ersten
Zwischenraums (9),
wobei die Konversionsschicht (4) im Schritt E) zusätzlich in diesem ersten Zwischenraum (9) angeordnet wird.
2. Verfahren nach Anspruch 1,
wobei die Konversionsschicht (4) im Schritt E) zumindest direkt auf das ausgedünnte Aufwachssubstrat (1) aufgebracht wird, wobei die Konversionsschicht (4) dazu eingerichtet ist, die von der Halbleiterschichtenfolge (2) emittierte
Primärstrahlung zumindest teilweise in eine von der
Primärstrahlung verschiedene Sekundärstrahlung umzuwandeln.
3. Verfahren nach Anspruch 1 oder 2, wobei das Aufwachssubstrat (1) im Schritt Dl) genau bis zur Halbleiterschichtenfolge (2) zur Bildung des ersten
Zwischenraums (9) durchtrennt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach Schritt D) ein zusätzlicher Schritt D2) erfolgt: D2) Durchtrennen des Aufwachssubstrats (1) und der
Halbleiterschichtenfolge (2) bis zum elektrischen Kontakt (3), einem Dielektrikum (17a) oder einer Metallschicht (17b) zur Bildung eines zweiten Zwischenraums (10),
wobei die Konversionsschicht (4) im Schritt E) zusätzlich in dem zweiten Zwischenraum (10) angeordnet wird,
wobei nach Schritt F) optoelektronische Konversions- Halbleiterchips (61, 62) erzeugt werden, die Seitenflanken (13) aufweisen, die mit der Konversionsschicht (4) zumindest teilweise bedeckt sind.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach Schritt D) ein zusätzlicher Schritt D4) erfolgt: D4) Durchtrennen des Aufwachssubstrats (1), der
Halbleiterschichtenfolge (2) und des elektrischen Kontakts (3), einem Dielektrikum (17a) oder einer Metallschicht (17b) zur Bildung eines dritten Zwischenraums (11),
wobei die Konversionsschicht (4) im Schritt E) zusätzlich in dem dritten Zwischenraum (11) angeordnet wird,
wobei nach Schritt F) optoelektronische Konversions- Halbleiterchips (61, 62) erzeugt werden, die Seitenflanken (13) aufweisen, die mit der Konversionsschicht vollständig bedeckt sind.
6. Verfahren nach dem vorhergehenden Anspruch,
wobei nach Schritt D) und vor Schritt D4) ein zusätzlicher Schritt D3) erfolgt: D3) Aufbringen zumindest des Aufwachssubstrats (1), der
Halbleiterschichtenfolge (2) und des elektrischen Kontakts (3), des Dielektrikums (17a) oder der Metallschicht (17b) auf einen temporären Träger, wobei im Schritt D4) zuerst das Aufwachssubstrat (1), dann die Halbleiterschichtenfolge (2) und dann der elektrische Kontakt (3) durchtrennt werden, wobei der temporäre Träger unzertrennt vorliegt und nach Schritt E) entfernt wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Konversionsschicht (4), die an den Seitenflanken (13) erzeugt wird, eine Schichtdicke von 20 ym bis 400 ym aufweist .
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei Schritt D) mittels Molding, Spraycoating oder Potting erfolgt .
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Konversionsschicht (4) als Paste, Granulat oder Lösung aufgebracht wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, wobei Schritt F) mittels Sägen, Stealthdicing, Laserdicing, Lasertrennen oder Ritzen und Brechen erfolgt.
11. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach Schritt F) zusätzliche Schritte G) und/oder H) erfolgen :
G) Testen der optoelektronischen Konversions-Halbleiterchips (61, 62),
H) Verpacken der optoelektronischen Konversions- Halbleiterchips (61, 62).
12. Verbund von Konversions-Halbleiterchips (61, 62), umfassend
eine Halbleiterschichtenfolge (2) mit zumindest einer n- Halbleiterschicht (23) und zumindest einer p-
Halbleiterschicht (21), wobei zwischen der zumindest einen n-Halbleiterschicht (23) und der zumindest einen p- Halbleiterschicht (21) eine aktive Schicht (22) angeordnet ist, die zur Emission von Primärstrahlung eingerichtet ist,
ein Aufwachssubstrat (1), das der Halbleiterschichtenfolge (2) nachgeordnet ist,
ein elektrischer Kontakt (3) , der zumindest die eine p- Halbleiterschicht (21) elektrisch kontaktiert,
- ein weiterer elektrischer Kontakt (8), der zumindest die eine n-Halbleiterschicht (23) elektrisch kontaktiert, wobei beide elektrischen Kontakte auf der dem
Aufwachssubstrat (1) abgewandten Rückseite der
Halbleiterschichtenfolge (2) angeordnet sind,
wobei die Konversions-Halbleiterchips (61, 62) eine
gemeinsame Konversionsschicht (4) aufweisen, die den
jeweiligen Aufwachssubstraten (1) direkt nachgeordnet ist.
13. Verbund von Konversions-Halbleiterchips (61, 62) nach Anspruch 12,
wobei die gemeinsame Konversionsschicht (4) zumindest die Oberfläche als auch die Seitenflächen (14) der jeweiligen Aufwachssubstrate (1) formschlüssig bedeckt.
14. Verbund von Konversions-Halbleiterchips (61, 62) nach Anspruch 13, wobei die gemeinsame Konversionsschicht (4) zusätzlich die jeweiligen Seitenflächen (15) der Halbleiterschichtenfolge (2) formschlüssig bedeckt.
PCT/EP2016/063328 2015-06-12 2016-06-10 Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips WO2016198620A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112016002661.7T DE112016002661A5 (de) 2015-06-12 2016-06-10 Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips
US15/735,945 US10424698B2 (en) 2015-06-12 2016-06-10 Method for producing optoelectronic conversion semiconductor chips and composite of conversion semiconductor chips
CN201680042666.0A CN107851687A (zh) 2015-06-12 2016-06-10 用于制造光电子转换半导体芯片的方法和转换半导体芯片的复合件
JP2017564378A JP2018517305A (ja) 2015-06-12 2016-06-10 オプトエレクトロニクス変換半導体チップの製造方法および変換半導体チップの複合体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015109413.4A DE102015109413A1 (de) 2015-06-12 2015-06-12 Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips
DE102015109413.4 2015-06-12

Publications (1)

Publication Number Publication Date
WO2016198620A1 true WO2016198620A1 (de) 2016-12-15

Family

ID=56116459

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/063328 WO2016198620A1 (de) 2015-06-12 2016-06-10 Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips

Country Status (5)

Country Link
US (1) US10424698B2 (de)
JP (1) JP2018517305A (de)
CN (1) CN107851687A (de)
DE (2) DE102015109413A1 (de)
WO (1) WO2016198620A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646392B2 (en) 2020-06-09 2023-05-09 Nichia Corporation Method of manufacturing light-emitting device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016108682A1 (de) 2016-05-11 2017-11-16 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2325906A1 (de) * 2009-11-19 2011-05-25 Kabushiki Kaisha Toshiba Dispositif électroluminescent semi-conducteur et son procédé de fabrication
US20110297994A1 (en) * 2010-06-03 2011-12-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device
WO2013109774A1 (en) * 2012-01-20 2013-07-25 Cree, Inc. Light emitting diode (led) arrays including direct die attach and related assemblies
WO2013150427A1 (en) * 2012-04-05 2013-10-10 Koninklijke Philips N.V. Led thin-film device partial singulation prior to substrate thinning or removal

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019771A (en) * 1990-05-09 1991-05-28 Knights Technology, Inc. Contact sensing for integrated circuit testing
US7263097B1 (en) * 2001-11-26 2007-08-28 Integrated Device Technology, Inc. Programmably sliceable switch-fabric unit and methods of use
US7038288B2 (en) * 2002-09-25 2006-05-02 Microsemi Corporation Front side illuminated photodiode with backside bump
US20060003477A1 (en) * 2002-10-30 2006-01-05 Bert Braune Method for producing a light source provided with electroluminescent diodes and comprising a luminescence conversion element
JP3978514B2 (ja) * 2002-12-24 2007-09-19 株式会社ナノテム 発光素子の製造方法および発光素子
JP4343559B2 (ja) * 2003-03-07 2009-10-14 キヤノン株式会社 収差測定装置
US7008861B2 (en) * 2003-12-11 2006-03-07 Cree, Inc. Semiconductor substrate assemblies and methods for preparing and dicing the same
DE102004060358A1 (de) * 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von Lumineszenzdiodenchips und Lumineszenzdiodenchip
WO2006124597A2 (en) * 2005-05-12 2006-11-23 Foster Ron B Infinitely stackable interconnect device and method
US7452739B2 (en) * 2006-03-09 2008-11-18 Semi-Photonics Co., Ltd. Method of separating semiconductor dies
US8124429B2 (en) * 2006-12-15 2012-02-28 Richard Norman Reprogrammable circuit board with alignment-insensitive support for multiple component contact types
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US7955955B2 (en) * 2007-05-10 2011-06-07 International Business Machines Corporation Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
US10505083B2 (en) * 2007-07-11 2019-12-10 Cree, Inc. Coating method utilizing phosphor containment structure and devices fabricated using same
US9754926B2 (en) * 2011-01-31 2017-09-05 Cree, Inc. Light emitting diode (LED) arrays including direct die attach and related assemblies
EP2216834B1 (de) * 2007-11-29 2017-03-15 Nichia Corporation Lichtemittierende vorrichtung
JP4724222B2 (ja) * 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
CN101477982B (zh) * 2009-01-07 2011-08-17 苏州晶方半导体科技股份有限公司 光转换器及其制造方法和发光二极管
JP2011071272A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
US8476918B2 (en) * 2010-04-28 2013-07-02 Tsmc Solid State Lighting Ltd. Apparatus and method for wafer level classification of light emitting device
US8329482B2 (en) * 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
JP5390472B2 (ja) * 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
DE102011013821B4 (de) * 2011-03-14 2024-05-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips
US8436386B2 (en) * 2011-06-03 2013-05-07 Micron Technology, Inc. Solid state lighting devices having side reflectivity and associated methods of manufacture
US9653643B2 (en) * 2012-04-09 2017-05-16 Cree, Inc. Wafer level packaging of light emitting diodes (LEDs)
US9666764B2 (en) * 2012-04-09 2017-05-30 Cree, Inc. Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
US9437581B2 (en) * 2012-05-31 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. LED module
US9490398B2 (en) * 2012-12-10 2016-11-08 Citizen Holdings Co., Ltd. Manufacturing method of light emitting device in a flip-chip configuration with reduced package size
KR20140130618A (ko) * 2013-05-01 2014-11-11 서울바이오시스 주식회사 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
CN105393373B (zh) * 2013-05-15 2020-10-16 亮锐控股有限公司 具有光学元件和反射体的发光器件
EP3005427B1 (de) * 2013-06-06 2019-01-16 Lumileds Holding B.V. Herstellungsverfahren für eine mit einer leuchtstofffolie laminierte leuchtdiode
KR102180388B1 (ko) * 2013-07-08 2020-11-19 루미리즈 홀딩 비.브이. 파장 변환 반도체 발광 디바이스
WO2015011583A1 (en) * 2013-07-22 2015-01-29 Koninklijke Philips N.V. Method of separating light emitting devices formed on a substrate wafer
DE102013111496A1 (de) * 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
JP6209949B2 (ja) * 2013-11-13 2017-10-11 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP6237181B2 (ja) * 2013-12-06 2017-11-29 日亜化学工業株式会社 発光装置の製造方法
KR102075981B1 (ko) * 2014-02-21 2020-02-11 삼성전자주식회사 발광다이오드 패키지의 제조방법
KR102171024B1 (ko) * 2014-06-16 2020-10-29 삼성전자주식회사 반도체 발광소자 패키지의 제조 방법
WO2016064216A1 (ko) * 2014-10-22 2016-04-28 안상정 반도체 소자용 지지 기판, 이를 포함하는 반도체 장치 및 이를 제조하는 방법
US9773711B2 (en) * 2014-12-01 2017-09-26 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module
US20160276546A1 (en) * 2015-03-18 2016-09-22 Genesis Photonics Inc. Chip package structure and method of manufacturing the same
JP6537891B2 (ja) * 2015-05-25 2019-07-03 スタンレー電気株式会社 発光装置及びその製造方法
US10529696B2 (en) * 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2325906A1 (de) * 2009-11-19 2011-05-25 Kabushiki Kaisha Toshiba Dispositif électroluminescent semi-conducteur et son procédé de fabrication
US20110297994A1 (en) * 2010-06-03 2011-12-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device
WO2013109774A1 (en) * 2012-01-20 2013-07-25 Cree, Inc. Light emitting diode (led) arrays including direct die attach and related assemblies
WO2013150427A1 (en) * 2012-04-05 2013-10-10 Koninklijke Philips N.V. Led thin-film device partial singulation prior to substrate thinning or removal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646392B2 (en) 2020-06-09 2023-05-09 Nichia Corporation Method of manufacturing light-emitting device

Also Published As

Publication number Publication date
DE102015109413A1 (de) 2016-12-15
US10424698B2 (en) 2019-09-24
JP2018517305A (ja) 2018-06-28
CN107851687A (zh) 2018-03-27
DE112016002661A5 (de) 2018-02-22
US20180198037A1 (en) 2018-07-12

Similar Documents

Publication Publication Date Title
DE102012109460B4 (de) Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
DE102010053362B4 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips, strahlungsemittierender Halbleiterchip und strahlungsemittierendes Bauelement
DE102010034665B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE112014005954B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
EP2901479B1 (de) Optoelektronisches bauelement
DE102013100711B4 (de) Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
DE102015114849A1 (de) Verfahren zur Herstellung von Leuchtdiodenfilamenten und Leuchtdiodenfilament
EP2162927A1 (de) Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102010044986A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
WO2014095923A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
WO2015036231A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102014101492A1 (de) Optoelektronisches Halbleiterbauelement
WO2014019865A1 (de) Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
WO2015110460A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
WO2016180810A1 (de) Optoelektronischer halbleiterchip und leuchtmittel
WO2013029862A1 (de) Verfahren zur herstellung einer leuchtdiode und leuchtdiode
WO2016198620A1 (de) Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips
DE102008021659A1 (de) LED-Element mit Dünnschicht-Halbleiterbauelement auf Galliumnitrid-Basis
WO2018019846A1 (de) Strahlungsemittierender halbleiterchip, verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips, strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
WO2017194623A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16728058

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017564378

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112016002661

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112016002661

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16728058

Country of ref document: EP

Kind code of ref document: A1