Nothing Special   »   [go: up one dir, main page]

WO2014108945A1 - 窒化物半導体デバイス - Google Patents

窒化物半導体デバイス Download PDF

Info

Publication number
WO2014108945A1
WO2014108945A1 PCT/JP2013/006370 JP2013006370W WO2014108945A1 WO 2014108945 A1 WO2014108945 A1 WO 2014108945A1 JP 2013006370 W JP2013006370 W JP 2013006370W WO 2014108945 A1 WO2014108945 A1 WO 2014108945A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride semiconductor
electrode
uppermost
semiconductor layer
Prior art date
Application number
PCT/JP2013/006370
Other languages
English (en)
French (fr)
Inventor
柴田　大輔
昇 根来
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2014556209A priority Critical patent/JP6244557B2/ja
Publication of WO2014108945A1 publication Critical patent/WO2014108945A1/ja
Priority to US14/788,791 priority patent/US9680001B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Definitions

  • the present invention relates to a nitride semiconductor device applicable to a power device used in a power supply circuit of a television or other consumer equipment.
  • Nitride semiconductors typified by GaN are wide gap semiconductors in which the band gaps of GaN and AlN are as large as 3.4 eV and 6.2 eV at room temperature, respectively, have a large breakdown electric field, and have a saturation drift velocity of electrons such as GaAs. It has a feature that it is larger than a semiconductor or Si semiconductor.
  • charges are generated at the heterointerface due to spontaneous polarization and piezopolarization on the (0001) plane, and a sheet carrier concentration of 1 ⁇ 10 13 cm ⁇ 2 or more can be obtained even when undoped.
  • the AlGaN represents ternary mixed crystal Al x Ga 1-x N (x is a certain value, where 0 ⁇ x ⁇ 1).
  • the multi-element mixed crystal is abbreviated with an array of constituent element symbols, such as AlInN, GaInN, and the like.
  • a nitride semiconductor Al x Ga 1-xy In y N (x and y are certain values, where 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1) is abbreviated as AlGaInN.
  • One of the main devices of GaN power devices is a Schottky diode. Since this diode uses a two-dimensional electron gas generated at the interface between the undoped AlGaN layer and the undoped GaN as a channel, it can operate with a large current and low resistance.
  • a Schottky diode has advantages such as excellent switching characteristics and a low forward voltage, but has a disadvantage of large reverse leakage current.
  • a method has been proposed in which the interface leakage current is suppressed by inserting a p-GaN layer into the anode electrode formed on the undoped AlGaN layer. Thereby, it is possible to realize a diode that reduces the leakage current at a low operating voltage.
  • an object of the present invention is to provide a nitride semiconductor device capable of realizing a reduction in leakage current even in a high voltage region.
  • a nitride semiconductor device includes a substrate, a buffer layer formed on the substrate, a first nitride semiconductor layer on the buffer layer, and the buffer layer.
  • a channel layer is formed at the interface between the first nitride semiconductor layer and the second nitride semiconductor layer, and the carrier concentration of the channel layer of the uppermost semiconductor layer is the same as that of the other semiconductor layers. Lower than the carrier concentration of the channel layer.
  • a plurality of channels can be formed by using a multi-layered body of AlGaN / GaN, and the on-resistance can be reduced. This makes it possible to control the reverse leakage current by changing the carrier concentration of each channel. Therefore, in the nitride semiconductor device, the on-resistance can be reduced and the reverse leakage current can be reduced.
  • it further has a block layer electrically connected to the first electrode and formed between the first electrode and the upper surface of the stacked body.
  • the block layer is made of p-AlGaN.
  • the reverse leakage current can be further reduced by inserting p-AlGaN into the electrode. Therefore, in the nitride semiconductor device, the on-resistance can be reduced and the reverse leakage current can be reduced.
  • the first nitride semiconductor layer is made of GaN
  • the second nitride semiconductor layer is made of AlGaN
  • the Al composition ratio of AlGaN constituting the uppermost second nitride semiconductor layer is: It is lower than the Al composition ratio of AlGaN constituting the other second nitride semiconductor layer.
  • the carrier concentration of the channel on the uppermost layer side can be reduced, and the reverse leakage current via the uppermost AlGaN layer can be reduced. Therefore, in the nitride semiconductor device, the on-resistance can be reduced and the reverse leakage current can be reduced. Further, the carrier concentration of the channel can be reduced by lowering the Al composition of the uppermost undoped AlGaN layer. Furthermore, the reverse leakage current through the uppermost undoped AlGaN layer can be reduced. Therefore, in the nitride semiconductor device, the on-resistance can be reduced and the reverse leakage current can be reduced.
  • the film thickness of the second nitride semiconductor layer as the uppermost layer is thicker than the film thickness of the other second nitride semiconductor layers.
  • the reverse leakage current through the uppermost AlGaN can be reduced by increasing the thickness of the uppermost AlGaN barrier layer. Therefore, it is possible to reduce on-resistance and reverse leakage current.
  • the nitride semiconductor device described above is a nitride semiconductor diode.
  • the first electrode is an anode electrode
  • the second electrode is a cathode electrode. is there.
  • a nitride semiconductor diode having the above-described characteristics can be provided. That is, it is possible to provide a nitride semiconductor diode that can reduce the on-resistance and reduce the reverse leakage current.
  • the nitride semiconductor device described above is a nitride semiconductor transistor, the nitride semiconductor transistor according to one embodiment of the present invention is such that the first electrode is a drain electrode, and the nitride semiconductor transistor is further stacked.
  • a third electrode is provided on the upper surface of the uppermost layer of the body, and the third electrode is a source electrode.
  • a nitride semiconductor transistor having the above-described characteristics can be provided. That is, it is possible to provide a nitride semiconductor transistor that can reduce the on-resistance and reduce the reverse leakage current.
  • the present nitride semiconductor device it is possible to provide a nitride semiconductor device capable of realizing a reduction in leakage current even in a high voltage region.
  • FIG. 1 is a cross-sectional view showing the configuration of the nitride semiconductor device according to the first embodiment.
  • FIGS. 2A to 2D are views showing a manufacturing process of the nitride semiconductor device according to the first embodiment.
  • FIG. 3 is a graph showing the relationship between leakage current and surface side channel resistance.
  • FIG. 4 is a graph showing the leakage current reduction effect.
  • FIG. 5 is a cross-sectional view showing a configuration of a nitride semiconductor device according to a modification of the first embodiment.
  • FIG. 6 is a cross-sectional view showing a configuration of a nitride semiconductor device according to a modification of the first embodiment.
  • FIG. 1 is a cross-sectional view showing the configuration of the nitride semiconductor device according to the first embodiment.
  • FIGS. 2A to 2D are views showing a manufacturing process of the nitride semiconductor device according to the first embodiment.
  • FIG. 3 is a graph showing the relationship between leakage current and
  • FIG. 7 is a cross-sectional view showing the configuration of the nitride semiconductor device according to the second embodiment.
  • FIG. 8 is a cross-sectional view showing the configuration of the nitride semiconductor device according to the second embodiment.
  • FIG. 9 is a cross-sectional view showing a configuration of a nitride semiconductor device according to a modification of the second embodiment.
  • FIGS. 10A to 10F are views showing a manufacturing process of the nitride semiconductor device according to the modification of the second embodiment.
  • FIG. 11 is a cross-sectional view showing a configuration of a nitride semiconductor device according to a modification of the second embodiment.
  • FIG. 12 is a cross-sectional view showing the configuration of a nitride semiconductor device according to the technology that is the basis of the present invention.
  • the Schottky diode As described above, there is a Schottky diode as one of the main devices of the GaN power device.
  • the Schottky diode has a configuration in which, for example, a buffer layer having a thickness of 2 ⁇ m, an undoped GaN layer having a thickness of 3 ⁇ m, and an undoped AlGaN layer having a thickness of 25 nm are stacked in this order on a Si substrate.
  • the Ni anode electrode is formed on the undoped AlGaN layer.
  • the Ti / Al cathode electrode is formed so as to cover a region etched through the undoped AlGaN layer and the undoped GaN layer. Since this Schottky diode uses a two-dimensional electron gas generated at the interface between the undoped AlGaN layer and the undoped GaN layer as a channel, it can operate with a large current and a low resistance.
  • a Schottky diode has an advantage that it has excellent switching characteristics and a low forward voltage, but has a disadvantage that a reverse leakage current is large.
  • the following method has been proposed.
  • FIG. 12 is a cross-sectional view of a Schottky diode using an AlGaN / GaN heterostructure.
  • a Schottky diode 400 using an AlGaN / GaN heterostructure.
  • the interface leak current of the Schottky diode 400 can be suppressed. Thereby, a reverse direction characteristic can be improved.
  • the forward characteristics in the Schottky diode 400 shown in FIG. 12, since the current flows through the Schottky junction, the rising voltage is the same as that of the Schottky diode. As a result, the leakage current can be reduced when the operating voltage is low.
  • the above method can achieve the effect of reducing the leakage current when the operating voltage is low, but has a problem that the effect is not sufficient for the leakage current when the operating voltage is high.
  • FIG. 1 is a cross-sectional view showing the configuration of the nitride semiconductor device according to the first embodiment.
  • a diode is described as an example of a nitride semiconductor device.
  • a diode 100 includes a substrate 101, a buffer layer 102, a semiconductor layer 105 composed of an undoped GaN layer 103 and an undoped AlGaN layer 104, and an undoped uppermost layer in which three semiconductor layers 105 are stacked.
  • a block layer 108 formed on the AlGaN layer 104a, a cathode electrode 110, and an anode electrode 111 are provided.
  • a buffer layer 102 having a thickness of 2 ⁇ m and an undoped GaN layer having a thickness of 3 ⁇ m are formed on a substrate 101 made of Si, sapphire, SiC, GaN, or the like.
  • 103 and an undoped AlGaN layer 104 having a thickness of 25 nm are formed in this order.
  • a semiconductor layer 105 composed of an undoped GaN layer 103 having a thickness of 25 to 300 nm and an undoped AlGaN layer 104 having a thickness of 25 nm is laminated thereon.
  • an uppermost semiconductor layer 105a composed of an undoped GaN layer 103 having a thickness of 25 to 300 nm and an uppermost undoped AlGaN layer 104a having a thickness of 25 nm is laminated thereon.
  • the diode 100 forms a plurality of two-dimensional electron gas layers (channels) 106 between the undoped GaN layer 103 and the undoped AlGaN layer 104.
  • the undoped AlGaN layer 104 formed in the uppermost layer is composed of the uppermost undoped AlGaN layer 104a, a laminate composed of the uppermost undoped AlGaN layer 104a and the undoped GaN layer 103 therebelow as the uppermost semiconductor layer. Also referred to as 105a.
  • the block layer 108 is made of p-AlGaN having a thickness of 200 nm (for example, carrier concentration: 1E + 18 cm ⁇ 3, that is, 10 18 cm ⁇ 3 ), and is formed on the uppermost undoped AlGaN layer 104a by dry etching or the like. Since p-AlGaN has an effect of suppressing the interface leak between the protective film formed on the device surface and the uppermost undoped AlGaN layer 104a, the leakage current can be reduced in the diode 100 by forming the block layer.
  • the undoped GaN layer 103 and the undoped AlGaN layer 104 correspond to the first nitride semiconductor and the second nitride semiconductor in the present invention, respectively.
  • the cathode electrode 110 made of Ti / Al (ohmic contact with the two-dimensional electron gas layer) 110 was etched so as to penetrate a plurality of semiconductor layers 105 made up of the undoped AlGaN layer 104 and the undoped GaN layer 103. It is formed so as to cover the recess region.
  • the cathode electrode 110 and the anode electrode 111 are in contact with the two-dimensional electron gas layer (channel) 106. Note that by forming a recess region so as to penetrate the semiconductor layer 105 as a cathode portion for forming the cathode electrode 110, the contact resistance between the cathode electrode 110 and the semiconductor layer 105 can be reduced. A recess area may not be provided.
  • the anode 111 is formed by a lift-off method so as to be in contact with both the uppermost undoped AlGaN layer 104a and the block layer 108 made of p-AlGaN.
  • the anode electrode 111 and the cathode electrode 110 correspond to the first electrode and the second electrode in the present invention, respectively.
  • the block layer 108 is effective for reducing leakage in the diode, but it is not always necessary to form the block layer 108 as shown in FIG.
  • the Schottky metal serving as the anode electrode 111 covers a region (recess region) etched so as to penetrate a plurality of semiconductor layers 105 composed of the undoped AlGaN layer 104 and the undoped GaN layer 103.
  • the two-dimensional electron gas layer (channel) 106 and the p-AlGaN constituting the block layer 108 are preferably in contact with each other.
  • the Schottky metal directly contacts the two-dimensional electron gas layer (channel) 106 as compared with the case where there is no recess region, so that the forward characteristics are improved.
  • the recess region for forming the anode electrode 111 is not always necessary.
  • FIGS. 2A to 2D are diagrams showing manufacturing steps of the diode 100 according to the present embodiment.
  • a substrate 101 is prepared.
  • the substrate 101 is made of, for example, Si, sapphire, SiC, GaN, or the like.
  • a buffer layer (buffer layer) 102 having a thickness of 2 ⁇ m is formed on the substrate 101 by sputtering.
  • An undoped GaN layer 103 having a thickness of 3 ⁇ m is formed on the buffer layer 102 by sputtering.
  • an undoped AlGaN layer 104 having a thickness of 25 nm is formed on the undoped GaN layer 103 by sputtering.
  • a plurality of semiconductor layers 105 composed of an undoped GaN layer 103 and an undoped AlGaN layer 104 are stacked in order.
  • a p-AlGaN layer is formed as a block layer 108 by sputtering.
  • a channel layer (two-dimensional electron gas layer) 106 is formed near the boundary between the undoped GaN layer 103 and the undoped AlGaN layer 104.
  • a part of the p-AlGaN layer constituting the block layer 108 is etched by dry etching, and only the first region where the anode electrode 111 is formed later is p-AlGaN. A layer is left.
  • the first region where the anode electrode 111 is formed and a part of the second region where the cathode electrode 110 is formed are formed (the semiconductor layer shown in FIG. 2C).
  • a recess region is formed by dry etching so as to penetrate all the channels (two-dimensional electron gas) 106 at a part of both ends of 105.
  • the anode electrode 111 is formed in the first region.
  • the anode electrode 111 is made of Ni (Pd, Pt, or the like) serving as a Schottky electrode, and is formed so as to cover a part of the block layer 108 and the above-described recess region, for example, by vapor deposition.
  • the cathode electrode 110 is made of Ti / Al serving as an ohmic electrode, and is formed in a second region which is a region opposite to the first region where the anode electrode 111 is formed by, for example, vapor deposition. , So as to cover the recess region. Thereby, the diode 100 is completed.
  • FIG. 3 is a graph showing the relationship between the leakage current and the surface-side channel resistance of the diode.
  • FIG. 4 is a graph showing the effect of reducing leakage current.
  • the leakage current decreases as the sheet resistance of the diode increases.
  • the value of the leakage current is almost constant at 10 ⁇ 18 A / mm. Become. This is a result suggesting that in the diode 100, the leak current flowing from the channel layer 106 to the block layer 108 and the anode electrode 111 in the uppermost semiconductor layer 105a is dominant. That is, the reverse leakage current can be reduced by reducing the carrier concentration of the channel layer 106 on the uppermost semiconductor layer 105a side.
  • the Al composition of the uppermost undoped AlGaN layer 104a is set to 20%, and the Al composition of other undoped AlGaN layers 104 is set to 26%. do it.
  • the leakage current has the characteristics shown in FIG.
  • the on-resistance can be reduced and the forward current can be increased. it can.
  • a structure in which the carrier concentration increases as it goes to the lower channel layer 106 is also effective.
  • the channel layer 106 is formed at each interface of the plurality of semiconductor layer stacks stacked on the substrate, and the channel carrier concentration of the uppermost semiconductor layer 105a is reduced. Since it is lower than the carrier concentration of other channels, the leakage current of the diode 100 can be reduced.
  • the diode that is the nitride semiconductor device according to this modification is different from the diode 100 according to the first embodiment in that the film thickness of the uppermost undoped AlGaN layer 104a is larger than the film thickness of other undoped AlGaN layers 104. It is a thick spot.
  • the same reference numerals as those in the first embodiment are used for the same components as those in the first embodiment.
  • 5 and 6 are cross-sectional views showing the configuration of the diode 150 according to this modification.
  • the uppermost undoped AlGaN layer 104b provided under the p-AlGaN layer to be the block layer 108 is formed thick.
  • the channel under the p-AlGaN layer has a lower carrier concentration and a higher resistance value in the uppermost undoped AlGaN layer 104b due to the band lifting effect of the p layer.
  • the carrier concentration of the channel layer 106 under the block layer 108 can be increased by increasing the film thickness of the uppermost undoped AlGaN layer 104b under the block layer 108. Thereby, the resistance of the uppermost undoped AlGaN layer 104b can be reduced, and the leakage current of the diode 150 can be reduced.
  • the block layer 108 is effective in reducing leakage in the diodes 100 and 150 described above, but the block layer 108 is not necessarily formed as in the diode 180 shown in FIG.
  • the material of the anode electrode 111 constituting the Schottky metal preferably includes at least one of Ni, Pd, Au, and Ti.
  • “undoped” means that no impurity is intentionally introduced.
  • the uppermost undoped AlGaN layer 104b may be composed of, for example, undoped Al 0.25 Ga 0.75 N.
  • a three-channel diode 150 that is, a diode in which three semiconductor layers 105 are stacked
  • the present embodiment also applies to a diode having more channels. The same effect as a diode can be obtained.
  • the reverse leakage current can be reduced without deteriorating the forward characteristics of the diode. Therefore, it is possible to provide an excellent nitride semiconductor diode with low on-resistance and little reverse leakage.
  • FIG. 7 is a cross-sectional view showing the configuration of the nitride semiconductor device according to the present embodiment.
  • an uppermost semiconductor layer 205a composed of an undoped GaN layer 203 having a thickness of 25 to 300 nm and an uppermost undoped AlGaN layer 204a having a thickness of 25 nm is stacked thereon.
  • the transistor 200 forms a plurality of two-dimensional electron gas layers (channels) 206 between the undoped GaN layer 203 and the undoped AlGaN layer 204.
  • the undoped AlGaN layer 204a formed in the uppermost layer is replaced with the uppermost semiconductor layer formed of the uppermost undoped AlGaN layer 204a, the uppermost undoped AlGaN layer 204a, and the lower undoped GaN layer 203. Also referred to as 205a.
  • the undoped GaN layer 203 and the undoped AlGaN layer 204 correspond to the first nitride semiconductor and the second nitride semiconductor in the present invention, respectively.
  • a source electrode 210, a drain electrode 211, and a gate electrode 213 are formed on the uppermost semiconductor layer 205a.
  • the source electrode 210 and the drain electrode 211 (ohmic contact with the two-dimensional electron gas layer) composed of Ti / Al are etched so as to penetrate the semiconductor layer 205 composed of the undoped AlGaN layer 204 and the undoped GaN layer 203. It is formed so as to cover the recessed region.
  • the source electrode 210 and the drain electrode 211 are in contact with the two-dimensional electron gas layer (channel) 206. Note that as the first region and the third region for forming the source electrode 210 and the drain electrode 211, recess regions are formed so as to penetrate the semiconductor layer 205, whereby the source electrode 210, the drain electrode 211, and the semiconductor layer are formed. Although it is possible to reduce the contact resistance with 205, a recess region is not necessarily provided.
  • a block layer 212 made of p-AlGaN with a film thickness of 200 nm (for example, carrier concentration: 1E + 18 cm ⁇ 3, that is, 10 18 cm ⁇ 3 ) is formed by dry etching or the like.
  • a gate electrode 213 is formed on the block layer 212 by a lift-off method. Since this p-AlGaN has an effect of suppressing leakage at the interface between the protective film formed on the device surface and the uppermost undoped AlGaN layer 204a, leakage current in the transistor 200 can be reduced.
  • the block layer 212 is effective for reducing leakage, but it is not always necessary to form it. That is, as in the transistor 250 shown in FIG. 8, the gate electrode 253 may be formed directly on the uppermost undoped AlGaN 204a without forming the block layer.
  • the channel layer 206 is formed at each interface of the plurality of semiconductor layer stacks stacked on the substrate, and the carrier concentration of the channel layer of the uppermost semiconductor layer 205a. Is lower than the carrier concentration of other channel layers, the leakage current of the transistor 200 can be reduced.
  • the transistor that is the nitride semiconductor device according to this modification differs from the transistor 200 according to the second embodiment in that a gate recess is provided below the gate electrode.
  • FIG. 9 is a cross-sectional view showing a configuration of a transistor according to this modification.
  • the block layer 312 is formed so as to cover a recess region (gate recess) etched so as to penetrate the semiconductor layer 205 of the undoped AlGaN layer 204 and the undoped GaN layer 203. . This makes it easier to control the threshold value of the transistor 300 than when there is no gate recess.
  • the gate recess is formed until reaching the lowermost AlGaN barrier layer, that is, the undoped AlGaN layer 204 constituting the lowermost semiconductor layer 205.
  • the gate recess may be formed so as to penetrate the undoped AlGaN layer 204 constituting the lowermost semiconductor layer 205, and the undoped AlGaN layer 204 may be formed by a regrowth method.
  • the gate recess 310 is not always necessary.
  • FIGS. 10A to 10F are diagrams showing manufacturing steps of the transistor 300 according to this modification.
  • a buffer layer (buffer layer) 202 is formed on a substrate 201 made of Si, and an undoped GaN layer 203 and an undoped AlGaN layer 204 are formed on the buffer layer 202.
  • a plurality of semiconductor layers 205 are stacked.
  • a channel layer (two-dimensional electron gas layer) 206 is formed in the semiconductor layer 205 of each undoped GaN layer 203 and undoped AlGaN layer 204. Note that the manufacturing method of the transistor 300 in FIG. 10A is the same as the manufacturing method of the diode 100 described in the first embodiment, and thus detailed description thereof is omitted.
  • a gate recess (digging portion) 310 is formed by dry etching from the uppermost undoped AlGaN layer 204a to the undoped AlGaN layer 204 constituting the lowermost semiconductor layer 205.
  • a p-AlGaN layer constituting the block layer 312 is grown so as to cover the inside of the gate recess 310 and the upper surface of the uppermost undoped AlGaN layer 204a.
  • a part of the p-AlGaN layer is etched by dry etching.
  • the p-AlGaN layer is etched leaving the p-AlGaN layer so as to cover the gate recess 310 described above. Thereby, the block layer 312 is formed.
  • the first region and the third region which are the recess regions (digging portions), are formed on the source electrode side and the drain by dry etching so as to penetrate all the channel layers 206. It is formed on the electrode side.
  • the drain electrode 211 and the source electrode 210 are formed in the first region and the third region.
  • the drain electrode 211 and the source electrode 210 are made of Ti / Al serving as an ohmic electrode, and are formed so as to cover the gate recesses 310 in the first region and the third region, for example, by vapor deposition.
  • a Ni (Pd, Pt, or the like) layer that forms the gate electrode 313 is formed on the block layer 312 formed of the p-AlGaN layer, for example, by vapor deposition. Thereby, the transistor 300 is completed.
  • the inventors have analyzed the leakage current and found that the reverse leakage current is strongly correlated with the carrier concentration of the channel on the uppermost layer side of the transistor. This is a result suggesting that the leakage current flowing from the uppermost channel to the block layer and the gate metal is dominant. That is, it is possible to reduce the reverse leakage current by reducing the carrier concentration of the channel on the uppermost layer side. This is because when the carrier concentration of the channel layer 206 of the uppermost semiconductor layer 205a is lowered, the width of the depletion layer extending from the p-GaN layer constituting the block layer 312 to the channel layer 206 side is increased, and the electric field strength applied thereto This is because the leakage current can be reduced.
  • the Al composition of the uppermost undoped AlGaN layer 204a is set to 20%, and the Al composition of other undoped AlGaN layers 204 is set to 26%. do it.
  • the Al composition of the undoped AlGaN layer 204 other than the uppermost layer, which is not the uppermost layer that greatly contributes to the leakage current, is increased, the on-resistance can be reduced and the forward current can be increased.
  • a structure in which the carrier concentration increases as it goes to the lower channel layer 206 is also effective.
  • the thickness of the uppermost undoped AlGaN layer 204a under the p-AlGaN layer constituting the block layer 312 may be increased.
  • the channel under the p-AlGaN layer has a low carrier concentration and a high resistance due to the band lifting effect of the p layer.
  • the carrier concentration of the channel under the p-AlGaN layer can be increased.
  • the resistance of the transistor 300 can be reduced.
  • the off-leakage current can be reduced without deteriorating the on-characteristic. Therefore, it is possible to provide an excellent nitride semiconductor transistor that can reduce leakage current with low on-resistance.
  • FIG. 11 is a cross-sectional view illustrating a structure of a transistor according to this embodiment, and is a diagram illustrating a transistor that does not include a block layer.
  • a Ni (which may be Pd, Pt, or the like) layer constituting the gate electrode 352 may be formed by, for example, vapor deposition so as to cover the inside of the gate recess 310 and the gate recess 310. .
  • the nitride semiconductor device according to the present invention has been described based on the above-described embodiments and modifications. However, the present invention is not limited to these embodiments and modifications. Without departing from the gist of the present invention, various embodiments that can be conceived by those skilled in the art and various combinations of components in each embodiment and modification are realized without departing from the spirit of the present invention. Forms to be made are also included in the present invention.
  • the nitride semiconductor device according to the present invention is useful as a power device used in a power circuit of a consumer device such as a television.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　窒化物半導体デバイスは、基板と、基板の上に形成された緩衝層と、緩衝層の上に、第１の窒化物半導体層と第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層とを含む半導体層がこの順に２周期以上積層された積層体と、第１の電極と、第２の電極とを有し、半導体層において第１の窒化物半導体層と第２の窒化物半導体層との界面にはチャネル層が形成され、最上層の半導体層のチャネル層のキャリア濃度は、他の半導体層のチャネル層のキャリア濃度より低い。

Description

窒化物半導体デバイス
　本発明は、テレビや他の民生機器の電源回路等で用いられるパワーデバイスに適用できる窒化物半導体デバイスに関する。
　ＧａＮに代表される窒化物半導体はＧａＮ及びＡｌＮのバンドギャップがそれぞれ室温で３．４ｅＶ、６．２ｅＶと大きいワイドギャップ半導体であり、絶縁破壊電界が大きく、電子の飽和ドリフト速度がＧａＡｓなどの化合物半導体あるいはＳｉ半導体などに比べて大きいという特長を有している。またＡｌＧａＮ／ＧａＮへテロ構造においては（０００１）面上にて自発分極及びピエゾ分極によりヘテロ界面に電荷が生じ、アンドープ時においても１×１０１３ｃｍ－２以上のシートキャリア濃度が得られるため、ヘテロ界面での２次元電子ガス（２ＤＥＧ：２　Ｄｉｍｅｎｓｉｏｎａｌ　Ｅｌｅｃｔｒｏｎ　Ｇａｓ）を利用し、より電流密度の大きなダイオードやヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Ｈｅｔｅｒｏ－ｊｕｎｃｔｉｏｎ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）が実現できる。このため、高出力化・高耐圧化に有利な窒化物半導体を用いたパワーデバイスの研究開発が現在活発に行われている。
　ここで、上記ＡｌＧａＮとは、３元混晶ＡｌｘＧａ１－ｘＮ（ｘはある値、但し０≦ｘ≦１）のことを表す。以下、多元混晶はそれぞれの構成元素記号の配列、例えばＡｌＩｎＮ、ＧａＩｎＮ等でもって略記される。例えば、窒化物半導体ＡｌｘＧａ１－ｘ－ｙＩｎｙＮ（ｘ、ｙはある値、但し０≦ｘ≦１、０≦ｙ≦１）はＡｌＧａＩｎＮと略記される。
　ＧａＮパワーデバイスの主要デバイスの１つに、ショットキーダイオードがある。このダイオードは、積層されたアンドープＡｌＧａＮ層とアンドープＧａＮの界面に発生する２次元電子ガスをチャネルとして用いるため、大電流、低抵抗な動作が可能である。
　一般的に、ショットキーダイオードはスイッチング特性に優れ、順方向の立上り電圧が低いといった長所があるが、逆方向リーク電流が大きいという短所がある。この短所を克服するためには、例えば、アンドープＡｌＧａＮ層上に形成されたアノード電極にｐ－ＧａＮ層を挿入することで、界面リーク電流を抑制するという方法が提案されている。これにより、低動作電圧ではリーク電流を低減するダイオードを実現できる。
特開２０１１－５４８４５号公報
　しかしながら、上記の方法によって、動作電圧が低い場合のリーク電流を低減するという効果は実現できるが、動作電圧が高い場合のリーク電流に対しては、その効果が十分でないという課題があった。
　本発明は、上記の課題に鑑み、高電圧領域であってもリーク電流の低減を実現することができる窒化物半導体デバイスを提供することを目的とする。
　上記目的を実現するために、本発明の一態様に係る窒化物半導体デバイスは、基板と、基板の上に形成された緩衝層と、緩衝層の上に、第１の窒化物半導体層と該第１の窒化物半導体層に比べてバンドギャップが大きい第２の窒化物半導体層とを含む半導体層がこの順に２周期以上積層された積層体と、積層体の側面から上面に連続した第１の領域に形成された第１の電極と、積層体の側面から上面に連続した領域のうち第１の領域以外の一部の領域である第２の領域に形成された第２の電極とを有し、半導体層において第１の窒化物半導体層と第２の窒化物半導体層との界面にはチャネル層が形成され、最上層の半導体層のチャネル層のキャリア濃度は、他の半導体層のチャネル層のキャリア濃度より低い。
　この構成によれば、ＡｌＧａＮ／ＧａＮの複数積層体とすることで複数のチャネルを形成することができオン抵抗を低減することができる。これにより、各チャネルのキャリア濃度を変えることにより、逆方向リーク電流を制御することが可能になる。したがって、窒化物半導体デバイスにおいて、オン抵抗を低減し、かつ、逆方向のリーク電流を低減することが可能になる。
　また、第１の電極に電気的に接続され、第１の電極と積層体の上面との間に形成されたブロック層をさらに有する。
　この構成によれば、電極にブロック層となる半導体層を挿入することにより逆方向のリーク電流をさらに低減することが可能になる。したがって、窒化物半導体デバイスにおいて、よりオン抵抗を低減し、かつ、逆方向のリーク電流を低減することが可能になる。
　また、ブロック層は、ｐ－ＡｌＧａＮで構成される。
　この構成によれば、電極にｐ－ＡｌＧａＮを挿入することにより逆方向リーク電流をさらに低減することが可能になる。したがって、窒化物半導体デバイスにおいて、オン抵抗を低減し、かつ、逆方向のリーク電流を低減することが可能になる。
　また、第１の窒化物半導体層は、ＧａＮで構成され、第２の窒化物半導体層は、ＡｌＧａＮで構成され、最上層の第２の窒化物半導体層を構成するＡｌＧａＮのＡｌ組成比は、他の第２の窒化物半導体層を構成するＡｌＧａＮのＡｌ組成比より低い。
　この構成によれば、最上層側のチャネルのキャリア濃度を低減することができ、最上層ＡｌＧａＮを介した逆方向リーク電流を低減することができる。したがって、窒化物半導体デバイスにおいて、オン抵抗を低減し、かつ、逆方向のリーク電流を低減することが可能になる。また、最上層のアンドープＡｌＧａＮ層のＡｌ組成を下げることでチャネルのキャリア濃度を低減することができる。さらに、最上層のアンドープＡｌＧａＮ層を介した逆方向リーク電流を低減することができる。したがって、窒化物半導体デバイスにおいて、オン抵抗を低減し、かつ、逆方向のリーク電流を低減することが可能になる。
　また、最上層の第２の窒化物半導体層の膜厚は、他の第２の窒化物半導体層の膜厚より厚い。
　この構成によれば、最上層側のＡｌＧａＮバリア層の膜厚を厚くすることで最上層ＡｌＧａＮを介した逆方向リーク電流を低減することができる。したがって、オン抵抗の低減かつ逆方向リーク電流低減が可能になる。
　また、上記した窒化物半導体デバイスは、窒化物半導体ダイオードであり、本発明の一態様に係る窒化物半導体ダイオードは、第１の電極は、アノード電極であり、第２の電極は、カソード電極である。
　この構成によれば、上記した特徴を有する窒化物半導体ダイオードを提供することができる。つまり、オン抵抗を低減し、かつ、逆方向のリーク電流を低減することができる窒化物半導体ダイオードを提供することができる。
　また、上記した窒化物半導体デバイスは、窒化物半導体トランジスタであり、本発明の一態様に係る窒化物半導体トランジスタは、第１の電極は、ドレイン電極であり、窒化物半導体トランジスタは、さらに、積層体の最上層の上面に第３の電極を有し、第３の電極は、ソース電極である。
　この構成によれば、上記した特徴を有する窒化物半導体トランジスタを提供することができる。つまり、オン抵抗を低減し、かつ、逆方向のリーク電流を低減することができる窒化物半導体トランジスタを提供することができる。
　本窒化物半導体デバイスによれば、高電圧領域であってもリーク電流の低減を実現することができる窒化物半導体デバイスを提供することが可能となる。
図１は、第１の実施の形態に係る窒化物半導体デバイスの構成を示す断面図である。 図２の（ａ）～（ｄ）は、第１の実施の形態に係る窒化物半導体デバイスの製造工程を示す図である。 図３は、リーク電流と表面側チャネル抵抗の関係を示すグラフである。 図４は、リーク電流低減効果を示すグラフである。 図５は、第１の実施の形態の変形例に係る窒化物半導体デバイスの構成を示す断面図である。 図６は、第１の実施の形態の変形例に係る窒化物半導体デバイスの構成を示す断面図である。 図７は、第２の実施の形態に係る窒化物半導体デバイスの構成を示す断面図である。 図８は、第２の実施の形態に係る窒化物半導体デバイスの構成を示す断面図である。 図９は、第２の実施の形態の変形例に係る窒化物半導体デバイスの構成を示す断面図である。 図１０の（ａ）～（ｆ）は、第２の実施の形態の変形例に係る窒化物半導体デバイスの製造工程を示す図である。 図１１は、第２の実施の形態の変形例に係る窒化物半導体デバイスの構成を示す断面図である。 図１２は、本発明の基礎となった技術に係る窒化物半導体デバイスの構成を示す断面図である。
　（本発明の基礎となった知見）
　本発明の実施の形態について説明する前に、本発明の基礎となった技術について説明する。
　上記したように、ＧａＮパワーデバイスの主要デバイスの１つに、ショットキーダイオードがある。ショットキーダイオードは、例えば、Ｓｉ基板上に膜厚２μｍの緩衝層と、膜厚３μｍのアンドープＧａＮ層と、膜厚２５ｎｍのアンドープＡｌＧａＮ層とをこの順に積層した構成をしている。Ｎｉアノード電極は、アンドープＡｌＧａＮ層上に形成されている。Ｔｉ／Ａｌカソード電極は、アンドープＡｌＧａＮ層とアンドープＧａＮ層とを突き抜けるようにエッチングされた領域を覆うように、形成されている。このショットキーダイオードは、アンドープＡｌＧａＮ層とアンドープＧａＮ層の界面に発生する２次元電子ガスをチャネルとして用いるため、大電流、低抵抗な動作が可能である。
　一般的に、ショットキーダイオードは、スイッチング特性に優れ順方向の立上り電圧が低いといった長所があるが、逆方向リーク電流が大きいという短所がある。この短所を克服するためには、例えば、以下のような方法が提案されている。
　図１２は、ＡｌＧａＮ／ＧａＮへテロ構造を用いたショットキーダイオードの断面図である。図１２に示すように、アンドープＡｌＧａＮ層４０４とアノード電極４１１との間に、ブロック層としてｐ－ＧａＮ層４０８を挿入することで、ショットキーダイオード４００の界面リーク電流を抑制できる。これにより、逆方向特性を向上することができる。また、順方向特性については、図１２に示すショットキーダイオード４００では電流はショットキー接合部分を流れるため、立上り電圧もショットキーダイオードと同等である。これにより、動作電圧が低い場合にはリーク電流を低減することが可能である。
　しかしながら、上記の方法では、動作電圧が低い場合のリーク電流を低減するという効果は実現できるが、動作電圧が高い場合のリーク電流に対しては、その効果が十分でないという課題があった。
　このような課題に鑑み、以下に、高電圧領域であってもリーク電流の低減を実現することができる窒化物半導体デバイスについて説明する。
　以下、実施の形態について、図面を参照しながら説明する。
　（第１の実施の形態）
　図１は、第１の実施の形態に係る窒化物半導体デバイスの構成を示す断面図である。本実施の形態では、窒化物半導体デバイスとして、ダイオードを例として説明する。
　本実施の形態に係るダイオード１００は、基板１０１と、緩衝層１０２と、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４とで構成された半導体層１０５と、半導体層１０５を３層積層した最上層のアンドープＡｌＧａＮ層１０４ａ上に形成されたブロック層１０８と、カソード電極１１０と、アノード電極１１１とを備えている。
　具体的には、図１に示すように、ダイオード１００では、Ｓｉやサファイア、ＳｉＣ、ＧａＮなどで構成される基板１０１の上に、膜厚２μｍの緩衝層１０２と、膜厚３μｍのアンドープＧａＮ層１０３と、膜厚２５ｎｍのアンドープＡｌＧａＮ層１０４とがこの順に形成されている。さらに、その上に膜厚２５～３００ｎｍのアンドープＧａＮ層１０３と膜厚２５ｎｍのアンドープＡｌＧａＮ層１０４とで構成された半導体層１０５が積層されている。さらに、その上に膜厚２５～３００ｎｍのアンドープＧａＮ層１０３と膜厚２５ｎｍの最上層のアンドープＡｌＧａＮ層１０４ａとで構成された最上層の半導体層１０５ａが積層されている。これにより、ダイオード１００は、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４との間に、複数の２次元電子ガス層（チャネル）１０６を形成している。
　なお、最上層に形成されたアンドープＡｌＧａＮ層１０４を、最上層のアンドープＡｌＧａＮ層１０４ａ、最上層のアンドープＡｌＧａＮ層１０４ａとその下のアンドープＧａＮ層１０３とで構成された積層体を最上層の半導体層１０５ａとも呼ぶ。
　ブロック層１０８は、膜厚２００ｎｍのｐ－ＡｌＧａＮ（例えば、キャリア濃度：１Ｅ＋１８ｃｍ－３すなわち１０１８ｃｍ－３）で構成され、最上層のアンドープＡｌＧａＮ層１０４ａ上にドライエッチング等により形成されている。ｐ－ＡｌＧａＮは、デバイス表面に形成する保護膜と最上層のアンドープＡｌＧａＮ層１０４ａとの界面リークを抑制する効果があるため、ブロック層１０８を形成することにより、ダイオード１００においてリーク電流を低減できる。
　なお、アンドープＧａＮ層１０３およびアンドープＡｌＧａＮ層１０４は、それぞれ本発明における第１の窒化物半導体および第２の窒化物半導体に相当する。
　Ｔｉ／Ａｌで構成されるカソード電極（２次元電子ガス層に対してオーミック接触）１１０は、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とで構成される半導体層１０５を複数層突き抜けるようにエッチングされたリセス領域を覆うように形成されている。カソード電極１１０およびアノード電極１１１は、２次元電子ガス層（チャネル）１０６と接触している。なお、カソード電極１１０を形成するためのカソード部として半導体層１０５を突き抜けるようにリセス領域を形成することで、カソード電極１１０と半導体層１０５とのコンタクト抵抗を低減することが可能であるが、必ずしもリセス領域を設けなくてもかまわない。またアノード電極１１１は、最上層のアンドープＡｌＧａＮ層１０４ａとｐ－ＡｌＧａＮで構成されたブロック層１０８の両者に接するように、リフトオフ法により形成されている。
　ここでは、ブロック層１０８としてｐ－ＡｌＧａＮを例に挙げたが、ｉ－ＡｌＧａＮやＳｉＮ、ＳｉＯ２などの半導体を用いても同様の効果が得られる。アノード電極１１１およびカソード電極１１０は、それぞれ本発明における第１の電極および第２の電極に相当する。
　なお、上記ブロック層１０８はダイオードにおいてリークの低減に対して効果的であるが、後述する図６に示すように、必ずしも形成する必要はない。
　なお、さらに好ましくは、アノード電極１１１となるショットキーメタルは、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とで構成される半導体層１０５を複数層突き抜けるようにエッチングされた領域（リセス領域）を覆うように形成されて、２次元電子ガス層（チャネル）１０６とブロック層１０８を構成するｐ－ＡｌＧａＮの両者と接触している方がよい。これにより、リセス領域がない場合に比べてショットキーメタルが直接２次元電子ガス層（チャネル）１０６と接触するので、順方向特性が良化する。但し、上記アノード電極１１１を形成するためのリセス領域は必ずしも必要ではない。
　以下、ダイオード１００の製造方法について説明する。図２の（ａ）～（ｄ）は、本実施の形態に係るダイオード１００の製造工程を示す図である。
　図２の（ａ）に示すように、はじめに基板１０１を用意する。基板１０１は、例えば、Ｓｉ、サファイア、ＳｉＣ、ＧａＮなどで構成される。基板１０１上には、膜厚２μｍの緩衝層（バッファ層）１０２がスパッタリングにより形成される。
　緩衝層１０２の上には、膜厚３μｍのアンドープＧａＮ層１０３がスパッタリングにより形成される。続けて、アンドープＧａＮ層１０３の上には、膜厚２５ｎｍのアンドープＡｌＧａＮ層１０４がスパッタリングにより形成される。さらに、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４とで構成される半導体層１０５が、順に複数層積層される。さらに、最上層の半導体層１０５ａを構成する最上層のアンドープＡｌＧａＮ層１０４ａの上には、ブロック層１０８として、例えば、ｐ－ＡｌＧａＮ層がスパッタリングにより形成される。また、各半導体層１０５において、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４との境界付近には、チャネル層（２次元電子ガス層）１０６が形成される。
　その後、図２の（ｂ）に示すように、ドライエッチングによってブロック層１０８を構成するｐ－ＡｌＧａＮ層の一部がエッチングされて、後にアノード電極１１１が形成される第１の領域のみｐ－ＡｌＧａＮ層が残される。さらに、図２の（ｃ）に示すように、アノード電極１１１が形成される第１の領域およびカソード電極１１０が形成される第２の領域の一部（図２の（ｃ）に示す半導体層１０５の両端の一部）において、すべてのチャネル（２次元電子ガス）１０６を突き抜けるように、ドライエッチングによりリセス領域（掘り込み部）が形成される。すなわち、ドライエッチングにより、積層体の側面から上面に連続した第１の領域と、積層体の側面から上面に連続した領域のうち第１の領域以外の一部の領域である第２の領域が形成される。
　続けて、図２の（ｄ）に示すように、第１の領域にアノード電極１１１が形成される。アノード電極１１１は、ショットキー電極となるＮｉ（Ｐｄ、Ｐｔ、などでもよい）で構成され、例えば蒸着法によってブロック層１０８の一部および上記したリセス領域の上を覆うように形成される。また、カソード電極１１０は、オーミック電極となるＴｉ／Ａｌで構成され、例えば蒸着法によって上記したアノード電極１１１が形成された第１の領域の側と異なる反対側の領域である第２の領域において、リセス領域の上を覆うように形成される。これにより、ダイオード１００が完成する。
　上記のようなマルチチャネルダイオードの構成において、発明者らはリーク電流の解析を行い、逆方向リーク電流がダイオードの最上層側のチャネルのキャリア濃度と強く相関があることを見出した。図３は、リーク電流とダイオードの表面側チャネル抵抗との関係を示すグラフである。また、図４は、リーク電流低減効果を示すグラフである。
　図３に示すように、リーク電流は、ダイオードのシート抵抗が大きくなるについて減少するが、シート抵抗が７００Ω／ｓｑ程度より大きくなると、リーク電流の値は１０－１８Ａ／ｍｍとほぼ一定値となる。これは、ダイオード１００において、最上層の半導体層１０５ａにおけるチャネル層１０６からブロック層１０８およびアノード電極１１１に抜けるリーク電流が支配的であることを示唆する結果である。つまり、最上層の半導体層１０５ａ側のチャネル層１０６のキャリア濃度を低減することで、逆方向リーク電流を低減することが可能である。
　これは、最上層の半導体層１０５ａのチャネル層１０６のキャリア濃度が低くなると、ブロック層１０８を構成するｐ－ＧａＮ層からチャネル層１０６側に伸びる空乏層の幅が大きくなり、そこにかかる電界強度は弱まるため、リーク電流を低減することができるからである。
　最上層の半導体層１０５ａのチャネル層１０６のキャリア濃度を低くするには、例えば、最上層のアンドープＡｌＧａＮ層１０４ａのＡｌ組成を２０％とし、それ以外のアンドープＡｌＧａＮ層１０４のＡｌ組成を２６％にすればよい。その場合のリーク電流は、図４に示す特性になる。
　図４に示すように、リーク電流への寄与度が大きい最上層ではなく、最上層以外のアンドープＡｌＧａＮ層１０４のＡｌ組成を大きくすれば、オン抵抗を低減でき、順方向電流を増大させることができる。低オン抵抗かつ低リーク電流を実現するために、最上層チャネルのキャリア濃度をそれ以外のチャネルのキャリア濃度よりも低くすることが好ましい。
　なお、下層のチャネル層１０６にいくにつれてキャリア濃度が増加する構造も有効である。
　以上、本実施の形態に係るダイオード１００によると、基板上に積層された複数の半導体層積層体の各界面にはそれぞれチャネル層１０６が形成され、最上層の半導体層１０５ａのチャネルのキャリア濃度がその他のチャネルのキャリア濃度に比べて低いことにより、ダイオード１００のリーク電流を低減することができる。
　（第１の実施の形態の変形例）
　次に、第１の実施の形態の変形例について説明する。本変形例に係る窒化物半導体デバイスであるダイオードが第１の実施の形態に係るダイオード１００と異なる点は、最上層のアンドープＡｌＧａＮ層１０４ａの膜厚が他のアンドープＡｌＧａＮ層１０４の膜厚よりも厚い点である。なお、本変形例において第１の実施の形態と同一の構成要素には、第１の実施の形態における符号と同一の符号を用いている。
　図５および図６は、本変形例に係るダイオード１５０の構成を示す断面図である。
　図５に示すように、ブロック層１０８となるｐ－ＡｌＧａＮ層の下に設けられた最上層のアンドープＡｌＧａＮ層１０４ｂは、その膜厚が厚く形成されている。これにより、順バイアス時にはｐ－ＡｌＧａＮ層の下のチャネルは、ｐ層によるバンド持上げ効果によって最上層のアンドープＡｌＧａＮ層１０４ｂのキャリア濃度が低くなり抵抗値が高くなる。
　このように、ブロック層１０８の下の最上層のアンドープＡｌＧａＮ層１０４ｂの膜厚を厚くすることでブロック層１０８の下のチャネル層１０６のキャリア濃度を高くすることが可能である。これにより、最上層のアンドープＡｌＧａＮ層１０４ｂの低抵抗化が可能になり、ダイオード１５０のリーク電流を低減することができる。
　なお、上記ブロック層１０８は、上記したダイオード１００および１５０においてリークの低減に対して効果的であるが、図６に示すダイオード１８０のように、ブロック層１０８を必ずしも形成する必要はない。
　なお、ショットキーメタルを構成するアノード電極１１１の材料は、Ｎｉ、Ｐｄ、Ａｕ、Ｔｉのうち少なくとも１つを含むことが好ましい。また、ここで「アンドープ」とは、不純物が意図的に導入されていないことを意味するものとする。また、本変形例に係る窒化物半導体デバイスであるダイオード１５０では、最上層のアンドープＡｌＧａＮ層１０４ｂは、例えば、アンドープのＡｌ０．２５Ｇａ０．７５Ｎで構成されていてもよい。
　なお、本実施の形態では３チャネルのダイオード１５０、すなわち、半導体層１０５が３層積層されているダイオードの例を示したが、さらに多くのチャネルを有するダイオードの場合でも、本実施の形態に係るダイオードと同様の効果が得られる。
　本構造にかかるダイオードでは、ダイオードの順方向特性を悪化させることなく、逆方向のリーク電流を低減することができる。従って、低オン抵抗で逆方向リークの少ない優れた窒化物半導体ダイオードを提供することが可能となる。
　（第２の実施の形態）
　次に、第２の実施の形態について説明する。本実施の形態では窒化物半導体デバイスとしてトランジスタを例として説明する。
　図７は、本実施の形態に係る窒化物半導体デバイスの構成を示す断面図である。
　図７に示すように、本実施の形態に係るトランジスタ２００では、Ｓｉやサファイア、ＳｉＣ、ＧａＮなどの基板２０１の上に、膜厚２μｍの緩衝層２０２と、膜厚３μｍのアンドープＧａＮ層と、膜厚２５ｎｍのアンドープＡｌＧａＮ層とがこの順に形成されている。さらに、その上に膜厚２５～３００ｎｍのアンドープＧａＮ層２０３と膜厚２５ｎｍのアンドープＡｌＧａＮ層２０４との積層体が積層されている。さらに、その上に膜厚２５～３００ｎｍのアンドープＧａＮ層２０３と膜厚２５ｎｍの最上層のアンドープＡｌＧａＮ層２０４ａとで構成された最上層の半導体層２０５ａが積層されている。これにより、トランジスタ２００は、アンドープＧａＮ層２０３とアンドープＡｌＧａＮ層２０４との間に、複数の２次元電子ガス層（チャネル）２０６を形成している。
　なお、最上層に形成されたアンドープＡｌＧａＮ層２０４ａを、最上層のアンドープＡｌＧａＮ層２０４ａ、最上層のアンドープＡｌＧａＮ層２０４ａとその下のアンドープＧａＮ層２０３とで構成された積層体を最上層の半導体層２０５ａとも呼ぶ。
　また、アンドープＧａＮ層２０３およびアンドープＡｌＧａＮ層２０４は、それぞれ本発明における第１の窒化物半導体および第２の窒化物半導体に相当する。
　また、最上層の半導体層２０５ａの上には、ソース電極２１０と、ドレイン電極２１１と、ゲート電極２１３とが形成されている。
　Ｔｉ／Ａｌで構成されるソース電極２１０およびドレイン電極２１１（２次元電子ガス層に対してオーミック接触）は、アンドープＡｌＧａＮ層２０４とアンドープＧａＮ層２０３とで構成される半導体層２０５を突き抜けるようにエッチングされたリセス領域を覆うように形成されている。また、ソース電極２１０およびドレイン電極２１１は、２次元電子ガス層（チャネル）２０６と接触している。なお、ソース電極２１０およびドレイン電極２１１を形成するための第１の領域および第３の領域として、半導体層２０５を突き抜けるようにリセス領域を形成することで、ソース電極２１０およびドレイン電極２１１と半導体層２０５とのコンタクト抵抗を低減することが可能であるが、必ずしもリセス領域を設けなくてもかまわない。
　最上層のアンドープＡｌＧａＮ層２０４ａの上には、ドライエッチング等によって膜厚２００ｎｍのｐ－ＡｌＧａＮ（例えばキャリア濃度：１Ｅ＋１８ｃｍ－３すなわち１０１８ｃｍ－３）で構成されるブロック層２１２が形成されている。また、ブロック層２１２の上には、リフトオフ法によってゲート電極２１３が形成されている。このｐ－ＡｌＧａＮは、デバイス表面に形成する保護膜と最上層のアンドープＡｌＧａＮ層２０４ａとの界面におけるリークを抑制する効果があるため、トランジスタ２００におけるリーク電流を低減できる。
　なお、ここではブロック層２１２を構成する材料としてｐ－ＡｌＧａＮを例に挙げたが、ｉ－ＡｌＧａＮやＳｉＮ、ＳｉＯ２などの半導体を用いても同様の効果が得られる。また、上記ブロック層２１２はリーク低減に対して効果的であるが、必ずしも形成する必要はない。すなわち、図８に示すトランジスタ２５０のように、ブロック層を形成せずに、最上層アンドープＡｌＧａＮ２０４ａの上に直接ゲート電極２５３を形成した構成であってもよい。
　以上、本実施の形態に係るトランジスタ２００によると、基板上に積層された複数の半導体層積層体の各界面にはそれぞれチャネル層２０６が形成され、最上層の半導体層２０５ａのチャネル層のキャリア濃度がその他のチャネル層のキャリア濃度に比べて低いことにより、トランジスタ２００のリーク電流を低減することができる。
　（第２の実施の形態の変形例）
　次に、第２の実施の形態の変形例について説明する。本変形例に係る窒化物半導体デバイスであるトランジスタが第２の実施の形態に係るトランジスタ２００と異なる点は、ゲート電極の下方にゲートリセスを備える点である。
　図９は、本変形例に係るトランジスタの構成を示す断面図である。
　図９に示すように、トランジスタ３００において、ブロック層３１２は、アンドープＡｌＧａＮ層２０４とアンドープＧａＮ層２０３との半導体層２０５を突き抜けるようにエッチングされたリセス領域（ゲートリセス）を覆うように形成されている。これにより、ゲートリセスがない場合に比べてトランジスタ３００の閾値を制御しやすくすることができる。
　具体的には、例えば、本トランジスタ３００をノーマリオフ動作させたい場合には、ゲートリセスを最下層のＡｌＧａＮバリア層、すなわち、最下層の半導体層２０５を構成するアンドープＡｌＧａＮ層２０４に到達するまで形成すればよい。もしくは、ゲートリセスを最下層の半導体層２０５を構成するアンドープＡｌＧａＮ層２０４を突き抜けるように形成し、再成長法によってアンドープＡｌＧａＮ層２０４を形成してもよい。なお、上記ゲートリセス３１０は必ずしも必要ではない。
　以下、トランジスタ３００の製造方法について説明する。図１０の（ａ）～（ｆ）は、本変形例に係るトランジスタ３００の製造工程を示す図である。
　図１０の（ａ）に示すように、Ｓｉで構成される基板２０１上に、緩衝層（バッファ層）２０２が形成され、緩衝層２０２の上にはアンドープＧａＮ層２０３とアンドープＡｌＧａＮ層２０４との半導体層２０５が複数層積層されている。また、各アンドープＧａＮ層２０３及びアンドープＡｌＧａＮ層２０４との半導体層２０５には、チャネル層（２次元電子ガス層）２０６が形成される。なお、図１０の（ａ）におけるトランジスタ３００の製造方法は、第１の実施の形態で示したダイオード１００の製造方法と同様であるため、詳細な説明は省略する。
　次に、図１０の（ｂ）に示すように、最上層のアンドープＡｌＧａＮ層２０４ａから最下層の半導体層２０５を構成するアンドープＡｌＧａＮ層２０４まで、ドライエッチングによってゲートリセス（掘り込み部）３１０が形成される。その後、図１０の（ｃ）に示すように、ゲートリセス３１０の内部および最上層のアンドープＡｌＧａＮ層２０４ａの上面を覆うように、ブロック層３１２を構成するｐ－ＡｌＧａＮ層が成長される。
　さらに、図１０の（ｄ）に示すように、ドライエッチングによってｐ－ＡｌＧａＮ層の一部がエッチングされる。ｐ－ＡｌＧａＮ層は、上記したゲートリセス３１０を覆うようにｐ－ＡｌＧａＮ層を残してエッチングされる。これにより、ブロック層３１２が形成される。
　さらに、図１０の（ｅ）に示すように、すべてのチャネル層２０６を突き抜けるように、ドライエッチングにより第１の領域および第３の領域であるリセス領域（掘り込み部）がソース電極側とドレイン電極側に形成される。
　さらに、図１０の（ｆ）に示すように、第１の領域および第３の領域には、ドレイン電極２１１およびソース電極２１０が形成される。ドレイン電極２１１およびソース電極２１０は、オーミック電極となるＴｉ／Ａｌで構成され、例えば蒸着法によって上記した第１の領域および第３の領域のゲートリセス３１０の上を覆うように形成される。また、ｐ－ＡｌＧａＮ層で構成されるブロック層３１２の上には、例えば蒸着法によってゲート電極３１３を構成するＮｉ（Ｐｄ、Ｐｔ、などでもよい）層が形成されている。これにより、トランジスタ３００が完成する。
　上記のようなマルチチャネルトランジスタの構成において、発明者らはリーク電流の解析を行い、逆方向リーク電流がトランジスタの最上層側のチャネルのキャリア濃度と強く相関があることを見出した。これは最上層のチャネルからブロック層やゲートメタルに抜けるリーク電流が支配的であることを示唆する結果である。つまり、最上層側のチャネルのキャリア濃度を低減することで逆方向リーク電流を低減することが可能である。これは、最上層の半導体層２０５ａのチャネル層２０６のキャリア濃度が低くなると、ブロック層３１２を構成するｐ－ＧａＮ層からチャネル層２０６側に伸びる空乏層の幅が大きくなり、そこにかかる電界強度は弱まるため、リーク電流を低減することができるからである。
　最上層の半導体層２０５ａのチャネル層２０６のキャリア濃度を低くするには、例えば、最上層のアンドープＡｌＧａＮ層２０４ａのＡｌ組成を２０％とし、それ以外のアンドープＡｌＧａＮ層２０４のＡｌ組成を２６％にすればよい。
　リーク電流への寄与度が大きい最上層ではなく、最上層以外のアンドープＡｌＧａＮ層２０４のＡｌ組成を大きくすれば、オン抵抗を低減でき、順方向電流を増大させることができる。低オン抵抗かつ低リーク電流を実現するために、最上層チャネルのキャリア濃度をそれ以外のチャネルのキャリア濃度よりも低くすることが好ましい。
　なお、下層のチャネル層２０６にいくにつれてキャリア濃度が増加する構造も有効である。
　また、ブロック層３１２を構成するｐ－ＡｌＧａＮ層の下の最上層のアンドープＡｌＧａＮ層２０４ａの膜厚を厚くするのもよい。オン時にはｐ－ＡｌＧａＮ層の下のチャネルはｐ層によるバンド持上げ効果によってキャリア濃度が低くなり抵抗が高くなっている。ｐ－ＡｌＧａＮ層の下の最上層のアンドープＡｌＧａＮ層２０４ａの膜厚を厚くすることで、ｐ－ＡｌＧａＮ層の下のチャネルのキャリア濃度を高くすることが可能である。これにより、トランジスタ３００の低抵抗化が可能になる。
　以上、本実施の形態の変形例に係るトランジスタ３００によると、オン特性を悪化させることなく、オフリーク電流を低減することができる。従って、低オン抵抗でリーク電流を低減することができる優れた窒化物半導体トランジスタを提供することが可能となる。
　なお、上記したトランジスタは、ゲートリセス３１０とゲート電極３１３との間にブロック層３１２を備えない構成であってもよい。図１１は、本実施の形態に係るトランジスタの構成を示す断面図であり、ブロック層を備えないトランジスタを示す図である。図１１に示すように、トランジスタ３５０は、ゲートリセス３１０の内部およびゲートリセス３１０を覆うように、例えば蒸着法によってゲート電極３５２を構成するＮｉ（Ｐｄ、Ｐｔ、などでもよい）層が形成されてもよい。
　以上、本発明に係る窒化物半導体デバイスについて、上記した実施の形態および変形例に基づいて説明したが、本発明はこれらの実施の形態および変形例に限定されるものではない。本発明の主旨を逸脱しない範囲で、各実施の形態および変形例に対して当業者が思いつく各種変形を施して得られる形態や、各実施の形態および変形例における構成要素を任意に組み合わせて実現される形態も、本発明に含まれる。
　本発明に係る窒化物半導体デバイスは、テレビ他の民生機器の電源回路等で用いられるパワーデバイスとして有用である。
　１００，１５０，１８０　ダイオード（窒化物半導体デバイス）
　１０１，２０１　基板
　１０２，２０２　緩衝層
　１０３，２０３　アンドープＧａＮ層（第１の窒化物半導体層）
　１０４，２０４　アンドープＡｌＧａＮ層（第２の窒化物半導体層）
　１０４ａ，１０４ｂ，２０４ａ　最上層のアンドープＡｌＧａＮ層（第２の窒化物半導体層）
　１０５，２０５　半導体層
　１０５ａ，２０５ａ　最上層の半導体層
　１０６，２０６　２次元電子ガス層（チャネル層）
　１０８，２１２，３１２　ブロック層
　１１０　カソード電極（第２の電極）
　１１１　アノード電極（第１の電極）
　２００，２５０，３００，３５０　トランジスタ（窒化物半導体デバイス）
　２１０　ソース電極（第３の電極）
　２１１　ドレイン電極（第１の電極）
　２１３，２５３，３１３，３５２　ゲート電極（第２の電極）

Claims (7)

  1. 　基板と、
    　前記基板の上に形成された緩衝層と、
    　前記緩衝層の上に、第１の窒化物半導体層と該第１の窒化物半導体層に比べてバンドギャップが大きい第２の窒化物半導体層とを含む半導体層がこの順に２周期以上積層された積層体と、
    　前記積層体の側面から上面に連続した第１の領域に形成された第１の電極と、
    　前記積層体の側面から上面に連続した領域のうち前記第１の領域以外の一部の領域である第２の領域に形成された第２の電極とを有し、
    　前記半導体層において前記第１の窒化物半導体層と前記第２の窒化物半導体層との界面にはチャネル層が形成され、
    　最上層の前記半導体層の前記チャネル層のキャリア濃度は、他の前記半導体層の前記チャネル層のキャリア濃度より低い
    窒化物半導体デバイス。
  2. 　前記第１の電極に電気的に接続され、前記第１の電極と前記積層体の上面との間に形成されたブロック層をさらに有する
    請求項１記載の窒化物半導体デバイス。
  3. 　前記ブロック層は、ｐ－ＡｌＧａＮで構成される
    請求項２記載の窒化物半導体デバイス。
  4. 　前記第１の窒化物半導体層は、ＧａＮで構成され、
    　前記第２の窒化物半導体層は、ＡｌＧａＮで構成され、
    　最上層の前記第２の窒化物半導体層を構成するＡｌＧａＮのＡｌ組成比は、他の前記第２の窒化物半導体層を構成するＡｌＧａＮのＡｌ組成比より低い
    請求項１～３のいずれか１項に記載の窒化物半導体デバイス。
  5. 　前記最上層の第２の窒化物半導体層の膜厚は、他の前記第２の窒化物半導体層の膜厚より厚い
    請求項４記載の窒化物半導体デバイス。
  6. 　請求項１～５のいずれか１項に記載の窒化物半導体デバイスは、窒化物半導体ダイオードであり、
    　前記第１の電極は、アノード電極であり、
    　前記第２の電極は、カソード電極である
    窒化物半導体ダイオード。
  7. 　請求項１～５のいずれか１項に記載の窒化物半導体デバイスは、窒化物半導体トランジスタであり、
    　前記第１の電極は、ドレイン電極であり、
    　前記窒化物半導体トランジスタは、さらに、前記積層体の最上層の上面に第３の電極を有し、前記第３の電極は、ソース電極である
    窒化物半導体トランジスタ。
PCT/JP2013/006370 2013-01-08 2013-10-29 窒化物半導体デバイス WO2014108945A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014556209A JP6244557B2 (ja) 2013-01-08 2013-10-29 窒化物半導体デバイス
US14/788,791 US9680001B2 (en) 2013-01-08 2015-07-01 Nitride semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013001310 2013-01-08
JP2013-001310 2013-01-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/788,791 Continuation US9680001B2 (en) 2013-01-08 2015-07-01 Nitride semiconductor device

Publications (1)

Publication Number Publication Date
WO2014108945A1 true WO2014108945A1 (ja) 2014-07-17

Family

ID=51166625

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/006370 WO2014108945A1 (ja) 2013-01-08 2013-10-29 窒化物半導体デバイス

Country Status (3)

Country Link
US (1) US9680001B2 (ja)
JP (1) JP6244557B2 (ja)
WO (1) WO2014108945A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157753A (ja) * 2016-03-03 2017-09-07 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を利用するダイオード

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102182016B1 (ko) * 2013-12-02 2020-11-23 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 회로
WO2017111810A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Low schottky barrier contact structure for ge nmos
US9673311B1 (en) 2016-06-14 2017-06-06 Semiconductor Components Industries, Llc Electronic device including a multiple channel HEMT
CN110034186B (zh) * 2018-01-12 2021-03-16 中国科学院苏州纳米技术与纳米仿生研究所 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
US10658501B2 (en) * 2018-02-21 2020-05-19 Mitsubishi Electric Research Laboratories, Inc. Vertically stacked multichannel pyramid transistor
US11881511B2 (en) * 2018-12-19 2024-01-23 Intel Corporation Superlattice FINFET with tunable drive current capability
KR102718846B1 (ko) * 2021-09-27 2024-10-18 한양대학교 에리카산학협력단 전자 소자
US20230143171A1 (en) * 2021-11-05 2023-05-11 Virginia Tech Intellectual Properties, Inc. Charge balanced power schottky barrier diodes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134607A (ja) * 2005-11-11 2007-05-31 National Institute Of Advanced Industrial & Technology 半導体素子
JP2009117485A (ja) * 2007-11-02 2009-05-28 Panasonic Corp 窒化物半導体装置
WO2011010419A1 (ja) * 2009-07-23 2011-01-27 パナソニック株式会社 窒化物半導体装置
JP2011054845A (ja) * 2009-09-03 2011-03-17 Panasonic Corp 窒化物半導体装置
JP2012186331A (ja) * 2011-03-07 2012-09-27 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135640A (ja) * 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ
JP5468768B2 (ja) * 2008-12-05 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134607A (ja) * 2005-11-11 2007-05-31 National Institute Of Advanced Industrial & Technology 半導体素子
JP2009117485A (ja) * 2007-11-02 2009-05-28 Panasonic Corp 窒化物半導体装置
WO2011010419A1 (ja) * 2009-07-23 2011-01-27 パナソニック株式会社 窒化物半導体装置
JP2011054845A (ja) * 2009-09-03 2011-03-17 Panasonic Corp 窒化物半導体装置
JP2012186331A (ja) * 2011-03-07 2012-09-27 Hitachi Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157753A (ja) * 2016-03-03 2017-09-07 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を利用するダイオード

Also Published As

Publication number Publication date
US9680001B2 (en) 2017-06-13
JP6244557B2 (ja) 2017-12-13
US20150303292A1 (en) 2015-10-22
JPWO2014108945A1 (ja) 2017-01-19

Similar Documents

Publication Publication Date Title
JP6244557B2 (ja) 窒化物半導体デバイス
JP5589329B2 (ja) Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
JP4761319B2 (ja) 窒化物半導体装置とそれを含む電力変換装置
US8748941B2 (en) Nitride semiconductor device having reduced interface leakage currents
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
JP4478175B2 (ja) 半導体装置
US8853742B2 (en) Semiconductor device having nitride layers
WO2013005372A1 (ja) 半導体装置
JP5645304B2 (ja) ダイオード
WO2017138505A1 (ja) 半導体装置
JP2011071206A5 (ja)
US20150263154A1 (en) Semiconductor device
JP2010135640A (ja) 電界効果トランジスタ
JP7513595B2 (ja) 窒化物半導体装置およびその製造方法
WO2012160757A1 (ja) ショットキーダイオード
JP5691138B2 (ja) 電界効果トランジスタ及びその製造方法
JP2011029507A (ja) 半導体装置
WO2013161478A1 (ja) 窒化物系半導体素子
JP2008166639A (ja) 整流素子およびそれを用いた電力変換装置
JP5415668B2 (ja) 半導体素子
JP2011108712A (ja) 窒化物半導体装置
JP2013239735A (ja) 電界効果トランジスタ
JP7545044B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP5721782B2 (ja) 半導体装置
JP2016018939A (ja) 窒化物半導体基板に形成したショットキーバリアダイオード

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13870420

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014556209

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13870420

Country of ref document: EP

Kind code of ref document: A1