Nothing Special   »   [go: up one dir, main page]

WO2014147992A1 - 薄膜トランジスタアレイ - Google Patents

薄膜トランジスタアレイ Download PDF

Info

Publication number
WO2014147992A1
WO2014147992A1 PCT/JP2014/001336 JP2014001336W WO2014147992A1 WO 2014147992 A1 WO2014147992 A1 WO 2014147992A1 JP 2014001336 W JP2014001336 W JP 2014001336W WO 2014147992 A1 WO2014147992 A1 WO 2014147992A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
thin film
film transistor
transistor array
layer
Prior art date
Application number
PCT/JP2014/001336
Other languages
English (en)
French (fr)
Inventor
妃奈 中條
広大 村田
Original Assignee
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社 filed Critical 凸版印刷株式会社
Publication of WO2014147992A1 publication Critical patent/WO2014147992A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers

Definitions

  • the present invention relates to a thin film transistor array, a method for manufacturing the same, and an image display device.
  • a semiconductor layer pattern is formed on the electrode, and a protective layer pattern is formed on the semiconductor layer.
  • Pattern formation of the semiconductor layer and the protective layer is performed by a pattern formation method such as a photolithography method or ink jet printing. In any of pattern formation methods such as photolithography and ink jet printing, an alignment step is required each time. The layer formed in the previous step, that is, the semiconductor layer is formed in alignment with the electrode, and the protective layer is formed in alignment with the semiconductor layer.
  • the semiconductor layer In manufacturing a thin film transistor, the semiconductor layer must be aligned with the electrode, and the protective layer must be aligned with the semiconductor layer. For this reason, if a deviation occurs in any of the processes, there is a problem that the alignment of the subsequent process is displaced or the semiconductor layer is not protected.
  • An object of the present invention is to provide a thin film transistor array capable of shortening an alignment process when forming a semiconductor layer and accurately aligning a semiconductor layer and a protective layer, a manufacturing method thereof, and an image display device.
  • One aspect of the present invention for achieving the above object is to form a substrate, a gate electrode formed on the substrate, a gate insulator layer formed on the substrate and the gate electrode, and a gate insulator layer.
  • the semiconductor layer and the protective layer have a stripe shape in which both ends on the long side of the stripe coincide with each other so that each stripe extends over a plurality of transistors.
  • the stripe in the semiconductor layer and the protective layer The extending direction of the thin film transistor array is a direction perpendicular to the direction of the current flowing through the channel portion.
  • a thin film transistor array in which the semiconductor layer is made of a material containing an organic material may be used.
  • a thin film transistor array in which the protective layer is made of a material containing an inorganic compound may be used.
  • a thin film transistor array in which the protective layer is made of a material containing an organic substance may be used.
  • a thin film transistor array in which the protective layer is made of a material containing a mixture of an inorganic compound and an organic material may be used.
  • Another aspect of the present invention is a method of manufacturing a thin film transistor array, the step of forming a gate electrode on a substrate, the step of forming a gate insulator layer on the substrate and the gate electrode, and gate insulation Forming a source electrode and a drain electrode on the body layer, forming a semiconductor layer on the gate insulator layer, the source electrode and the drain electrode, forming a protective layer on the semiconductor layer, and a semiconductor
  • a step of removing a portion of the layer not covered with the protective layer, and in the step of forming the protective layer, the protective layer is formed in a horizontal direction immediately above the gate electrode with each stripe extending over a plurality of transistors.
  • this is a method of manufacturing a thin film transistor array, which is formed in a stripe shape so as to extend in a direction orthogonal to the direction of the current flowing through the channel portion.
  • a thin film transistor array manufacturing method in which a semiconductor layer is formed by a coating method may be used.
  • a method of manufacturing a thin film transistor array in which the protective layer is formed by a coating method may be used.
  • the method for removing the semiconductor layer may be a method for manufacturing a thin film transistor array, in which the semiconductor layer is washed away using any one of an organic solvent, an inorganic solvent, and a mixed solution thereof.
  • the method for removing a semiconductor layer may be a method for manufacturing a thin film transistor array, which is a method for removing a semiconductor layer by exposing it to vapor of any one of an organic solvent, an inorganic solvent, and a mixed solution thereof.
  • the coating method is a relief printing, intaglio printing, lithographic printing, screen printing, ink jet, thermal transfer printing, dispenser, spin coating, die coating, micro gravure coating, or dip coating. It may be a manufacturing method.
  • Another aspect of the present invention provides a thin film transistor array according to the present invention, an interlayer insulating film formed on the source electrode and the drain electrode, and an image display medium including a common electrode formed on the interlayer insulating film.
  • An image display device is also provided.
  • the image display medium is at least one of an electrophoretic reflective display device, a transmissive liquid crystal display device, a reflective liquid crystal display device, a transflective liquid crystal display device, an organic EL display device, and an inorganic EL display device.
  • An image display device may be used.
  • the protective layer is formed in a stripe shape in a direction orthogonal to the direction of the current flowing through the channel portion by the coating method, and is not covered with the protective layer.
  • FIG. 1 is a diagram for explaining a method of manufacturing a thin film transistor array according to the present invention.
  • FIG. 1A schematically shows a substrate on which a gate electrode, a gate insulator layer, a source electrode and a drain electrode according to the present invention are formed.
  • FIG. 1 is a cross-sectional view schematically showing a substrate in which a semiconductor layer is formed on the entire surface of a substrate on which a gate electrode, a gate insulator layer, a source electrode and a drain electrode are formed
  • FIG. 2 is a plan view schematically showing a substrate in which a semiconductor layer is formed on the entire surface of the substrate on which the gate electrode, the gate insulator layer, the source electrode and the drain electrode of the present invention are formed.
  • FIG. 3 is a plan view schematically showing a substrate in which a protective layer is formed in a stripe shape on a substrate on which a gate electrode, a gate insulator layer, a source electrode, a drain electrode, and a semiconductor layer of the present invention are formed.
  • FIG. 4 schematically shows a substrate from which a portion of the substrate on which the gate electrode, the gate insulator layer, the source electrode, the drain electrode, the semiconductor layer, and the protective layer of the present invention are not covered with the protective layer is removed. It is the shown top view.
  • FIG. 1 shows a thin film transistor according to the present invention, in which a protective layer is formed in a stripe shape on a semiconductor layer formed on the entire surface, and a portion of the semiconductor layer not covered with the protective layer is removed to form a stripe pattern of the semiconductor layer.
  • a protective layer is formed in a stripe shape on a semiconductor layer formed on the entire surface, and a portion of the semiconductor layer not covered with the protective layer is removed to form a stripe pattern of the semiconductor layer.
  • a pattern of the gate electrode 2 is formed on the substrate 1.
  • a gate insulator layer 3 is formed over the entire surface of the substrate 1 and the gate electrode 2.
  • a pattern of the source electrode 4 and the drain electrode 5 is formed on the gate insulator layer 3.
  • a semiconductor layer 6 is formed.
  • a protective layer 7 is formed on the semiconductor layer 6 of the substrate 1 on which the gate electrode 2, the gate insulator layer 3, the source electrode 4, the drain electrode 5, and the semiconductor layer 6 are formed.
  • the stripes are formed in stripes so that each stripe extends in a direction immediately above 2, in a horizontal direction, and in a direction perpendicular to the direction of the current flowing through the channel portion.
  • the direction of the current flowing through the channel portion is the direction of the arrow indicated by reference numeral 10 in the plan view of FIG.
  • the semiconductor layer 6 not covered with the protective layer 7 is washed away using any one of an organic solvent, an inorganic solvent, and a mixed solution thereof, so that the same as the protective layer 7 is performed.
  • the semiconductor layer 6 is patterned in a stripe shape.
  • the semiconductor layer 6 and the protective layer 7 have a stripe shape in which both ends on the long side of the stripe coincide with each other so that each stripe extends over a plurality of transistors.
  • each of the stacked bodies 9 of the semiconductor layer 6 and the protective layer 7 forms one stripe, and each stripe extends over a plurality of transistors and directly above the gate electrode 2 in the horizontal direction.
  • a method for removing the semiconductor layer a method of removing the semiconductor layer by exposing it to vapor of any one of an organic solvent, an inorganic solvent, and a mixed solution thereof may be used.
  • the material used for the substrate 1 is not particularly limited.
  • Examples of commonly used materials include polyethylene terephthalate (PET), polyimide, polyethersulfone (PES), polyethylene naphthalate (PEN), and polycarbonate.
  • PET polyethylene terephthalate
  • PET polyimide
  • PET polyethersulfone
  • PEN polyethylene naphthalate
  • polycarbonate There are flexible plastic materials, glass substrates such as quartz, and silicon wafers. However, considering flexibility and each process temperature, it is desirable to use PEN, polyimide, or the like as the substrate.
  • the material used as the electrode material of the gate electrode 2 is not particularly limited, but generally used materials include metals such as gold, platinum, nickel, and indium tin oxide, or oxide thin films or A conductive polymer such as poly (ethylenedioxythiophene) / polystyrene sulfonate (PEDOT / PSS) or polyaniline, a solution in which metal colloidal particles such as gold, silver or nickel are dispersed, or metal particles such as silver are used as a conductive material. There is a thick film paste. Examples of the method for forming the gate electrode 2 include an ink jet method, flexographic printing, screen printing, and a dispenser.
  • the material used as the gate insulator layer 3 is not particularly limited, but generally used materials include polymer solutions such as polyvinylphenol, polymethyl methacrylate, polyimide, polyvinyl alcohol, alumina, There is a solution in which particles such as silica gel are dispersed.
  • the material used as the semiconductor material of the semiconductor layer 6 is not particularly limited, but generally used materials such as polythiophene, polyallylamine, fluorenebithiophene copolymer, and derivatives thereof.
  • High molecular organic semiconductor materials and low molecular organic semiconductor materials such as pentacene, tetracene, copper phthalocyanine, perylene, and derivatives thereof can be used, but printing methods are considered in consideration of cost reduction, flexibility, and large area It is desirable to use an organic semiconductor to which can be applied.
  • the material used as the sealing material for the protective layer 7 is not particularly limited, but generally used materials include fluorine-based resin and polyvinyl alcohol, but are not limited thereto. It is not a thing. That is, the protective layer 7 may be made of a material containing an inorganic compound, a material containing an organic substance, or a material containing a mixture thereof. Further, the protective layer 7 can be provided with a light shielding property as required. Furthermore, a coating method can be used to form the semiconductor layer 6 and the protective layer 7. For this coating method, letterpress printing, intaglio printing, planographic printing, screen printing, ink jet, thermal transfer printing, dispenser, spin coating, die coating, micro gravure coating, dip coating, or the like can be used.
  • the inventor forms the semiconductor layer 6 on the entire surface by a coating method as shown in FIG. 2, and the stacked body 8 of the gate insulator layer 3 and the semiconductor layer 6 over the entire surface as shown in the plan view of FIG.
  • the protective layer 7 is formed in a stripe shape so that each stripe extends directly above the gate electrode 2 across a plurality of transistors in the horizontal direction and in the direction perpendicular to the direction of the current flowing through the channel portion. did.
  • a first thin film transistor array was manufactured in which element isolation was performed by removing the semiconductor layer 6 in a portion not covered with the protective layer 7.
  • the semiconductor layer 6 is formed on the entire surface by a coating method, and each stripe extends in the horizontal direction and in the direction perpendicular to the direction of the current flowing through the channel portion over a plurality of transistors.
  • the protective layer 7 is formed in a stripe shape, the semiconductor layer 6 in a portion not covered with the protective layer 7 is not removed but remains in the stripe shape, and the element isolation is not performed.
  • a thin film transistor array was fabricated.
  • Example 1 As shown in FIG. 1D, a method for manufacturing a bottom-gate / bottom-contact thin film transistor will be described. First, as a material of the substrate 1, polyethylene naphthalate (PEN) and a thickness of 125 ⁇ m were used.
  • PEN polyethylene naphthalate
  • nanosilver ink having a weight ratio of nanosilver to polyethylene glycol of 8: 1 was used. Nano silver ink was printed on the PEN substrate 1 by a transfer printing method, and baked at 180 ° C. for 1 hour to form the gate electrode 2.
  • a solution obtained by dissolving 10% by weight of polyvinylphenol in cyclohexanone was used as a material for the gate insulator layer 3.
  • the solution of the gate insulator layer 3 was applied by a die coater method and dried at 180 ° C. for 1 hour to form.
  • nano silver ink having a weight ratio of nano silver to polyethylene glycol of 8: 1 was used as a material for the source electrode 4 and the drain electrode 5. Nano silver ink was printed by a transfer printing method and dried at 180 ° C. for 1 hour to form the source electrode 4 and the drain electrode 5.
  • a solution in which fluorene-bithiophene copolymer (F8T2) was dissolved in tetralin to 1.0% by weight was used.
  • the semiconductor layer 6 was formed by coating on the entire surface using a coating method and drying at 100 ° C. for 60 minutes.
  • the semiconductor layer portion of the semiconductor layer 6 not covered with the protective layer 7 was washed away with toluene to separate the elements, and a first thin film transistor array was produced.
  • the current (leakage current) value in the off state of the thin film transistor could be reduced.
  • Example 2 The first thin film transistor array was manufactured in the same manner as in Example 1 in the process of forming up to the protective layer 7.
  • the semiconductor layer portion of the semiconductor layer 6 that was not covered with the protective layer 7 was removed by exposure to toluene vapor to separate the elements.
  • the current (leakage current) value in the off state of the thin film transistor could be reduced.
  • the element was not separated without removing the semiconductor layer portion of the semiconductor layer 6 not covered with the protective layer 7. As a result, the current (leakage current) value in the OFF state of the thin film transistor is increased.
  • the protective layer 7 is formed by a coating method in a direction directly above the gate electrode, in a horizontal direction, and in a direction perpendicular to the direction of the current flowing through the channel portion over a plurality of transistors Then, the semiconductor layer 6 and the protective layer 7 are formed with good alignment accuracy by removing the semiconductor layer 6 in a portion not covered with the protective layer 7 with any of organic solvents, inorganic solvents, and mixed solutions thereof. In addition, it was possible to produce a thin film transistor exhibiting good element characteristics by separating transistor elements by a simple method.
  • an interlayer insulating film (not shown) is formed on the source electrode 4 and the drain electrode 5 on the substrate 1 including the first thin film transistor array manufactured as described above, and formed on the interlayer insulating film.
  • An image display device can be configured by combining an image display medium including the common electrode.
  • an image display medium for example, one or more displays of an electrophoretic reflective display device, a transmissive liquid crystal display device, a reflective liquid crystal display device, a transflective liquid crystal display device, an organic EL display device, and an inorganic EL display device Media can be used.
  • the present invention is applicable to active matrix type display devices such as thin display devices such as electronic paper, liquid crystal display, and EL display.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

　半導体層形成時のアライメント合わせ工程の短縮が可能で、半導体層と保護層のアライメントを正確に合わせることのできる薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置を提供する。基板と、基板上に形成されたゲート電極と、基板およびゲート電極の上に形成されたゲート絶縁体層と、ゲート絶縁体層上に形成されたソース電極およびドレイン電極と、ゲート絶縁体層とソース電極およびドレイン電極との上に形成された半導体層と、ゲート絶縁体層とソース電極およびドレイン電極と半導体層との上に形成された保護層とを有する薄膜トランジスタアレイであって、半導体層と保護層とは、各ストライプが複数のトランジスタに亘るように、ストライプの長辺側の両端が互いに一致したストライプ形状をなし、半導体層と保護層とにおけるストライプの延伸方向は、チャネル部を流れる電流の方向と直交する方向である。

Description

[規則37.2に基づきISAが決定した発明の名称]　薄膜トランジスタアレイ
　本発明は薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置に関する。
　薄膜トランジスタでは電極上に半導体層のパターンを、半導体層上に保護層のパターンをそれぞれ形成する。半導体層および保護層のパターン形成は、フォトリソグラフィー法などのパターン形成法やインクジェット印刷によって行われている。フォトリソグラフィー法などのパターン形成法やインクジェット印刷のいずれにおいてもアライメント合わせの工程がその都度必要となる。前工程で形成した層、つまり半導体層は電極に、保護層は半導体層にアライメントを合わせて形成する。
特開２００７－２０１０５６号公報 特開２００８－２７０４９４号公報
　薄膜トランジスタの製造では、電極に半導体層のアライメントを、半導体層に保護層のアライメントを合わせなければならない。そのため、いずれかの工程でずれが生じると後工程のアライメントがずれてしまう、もしくは半導体層が保護されない構造となってしまう問題がある。
　本発明は、半導体層形成時のアライメント合わせ工程の短縮が可能で、半導体層と保護層のアライメントを正確に合わせることのできる薄膜トランジスタアレイ、およびその製造方法、ならびに画像表示装置を提供することを目的とする。
　上記課題を達成するための本発明の一局面は、基板と、基板上に形成されたゲート電極と、基板およびゲート電極の上に形成されたゲート絶縁体層と、ゲート絶縁体層上に形成されたソース電極およびドレイン電極と、ゲート絶縁体層とソース電極およびドレイン電極との上に形成された半導体層と、ゲート絶縁体層とソース電極およびドレイン電極と半導体層との上に形成された保護層とを有し、半導体層と保護層とは、各ストライプが複数のトランジスタに亘るように、ストライプの長辺側の両端が互いに一致したストライプ形状をなし、半導体層と保護層とにおけるストライプの延伸方向は、チャネル部を流れる電流の方向と直交する方向である、薄膜トランジスタアレイである。
　また、半導体層が有機物を含む材料からなる、薄膜トランジスタアレイであってもよい。
　また、保護層が無機化合物を含む材料からなる、薄膜トランジスタアレイであってもよい。
　また、保護層が有機物を含む材料からなる、薄膜トランジスタアレイであってもよい。
　また、保護層が無機化合物と有機物の混合物を含む材料からなる、薄膜トランジスタアレイであってもよい。
　また、本発明の他の局面は、薄膜トランジスタアレイの製造方法であって、基板上にゲート電極を形成する工程と、基板とゲート電極との上にゲート絶縁体層を形成する工程と、ゲート絶縁体層上にソース電極およびドレイン電極を形成する工程と、ゲート絶縁体層とソース電極およびドレイン電極との上に半導体層を形成する工程と、半導体層上に保護層を形成する工程と、半導体層の保護層で被覆されていない箇所を除去する工程とを有し、保護層を形成する工程では、保護層を、各ストライプが複数のトランジスタに亘ってゲート電極の直上を、水平方向に、かつ、チャネル部を流れる電流の方向と直交する方向に延伸するように、ストライプ形状に形成する、薄膜トランジスタアレイの製造方法である。
　また、半導体層が塗布法にて形成される、薄膜トランジスタアレイの製造方法であってもよい。
　また、保護層が塗布法にて形成される、薄膜トランジスタアレイの製造方法であってもよい。
　また、半導体層の除去方法が有機系溶剤、無機系溶剤、およびこれらの混合溶液のいずれかを用いて半導体層を洗い流す方法である、薄膜トランジスタアレイの製造方法であってもよい。
　また、半導体層の除去方法が有機系溶剤、無機系溶剤、およびこれらの混合溶液のいずれかの蒸気にさらすことで半導体層を除去する方法である、薄膜トランジスタアレイの製造方法であってもよい。
　また、塗布方法は、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコートまたはディップコートのいずれか１つ以上の塗布方法である、薄膜トランジスタアレイの製造方法であってもよい。
　また、本発明の他の局面は、本発明に係る薄膜トランジスタアレイと、ソース電極およびドレイン電極上に形成された層間絶縁膜と、層間絶縁膜上に形成された共通電極を含む画像表示媒体とを有する、画像表示装置である。
　また、画像表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置および無機ＥＬ表示装置のいずれか１つ以上である、画像表示装置であってもよい。
　本発明によれば、塗布法にて半導体層を全面に形成後、塗布法にて保護層をチャネル部を流れる電流の方向と直交する方向にストライプ状に形成し、保護層で被覆されていない箇所の半導体層を除去することで、アライメント精度良く半導体層と保護層を形成し、かつ簡便な方法でトランジスタ素子の分離を行うことが可能である。
図１は、本発明の薄膜トランジスタアレイの製造方法を説明する図であって、（ａ）は、本発明のゲート電極とゲート絶縁体層とソース電極およびドレイン電極を形成した基板を模式的に示した断面図であり、（ｂ）は、ゲート電極とゲート絶縁体層とソース電極およびドレイン電極を形成した基板に半導体層を全面に形成した基板を模式的に示した断面図であり、（ｃ）は、ゲート電極とゲート絶縁体層とソース電極およびドレイン電極と半導体層を形成した基板に保護層をストライプ状に形成した基板を模式的に示した断面図であり、（ｄ）は、ゲート電極とゲート絶縁体層とソース電極およびドレイン電極と半導体層と保護層を形成した基板の半導体層の保護層で被覆されていない部分を除去した基板を模式的に示した断面図である。 図２は、本発明のゲート電極とゲート絶縁体層とソース電極およびドレイン電極を形成した基板に半導体層を全面に形成した基板を模式的に示した平面図である。 図３は、本発明のゲート電極とゲート絶縁体層とソース電極およびドレイン電極と半導体層を形成した基板に保護層をストライプ状に形成した基板を模式的に示した平面図である。 図４は、本発明のゲート電極とゲート絶縁体層とソース電極およびドレイン電極と半導体層と保護層を形成した基板の半導体層の保護層で被覆されていない部分を除去した基板を模式的に示した平面図である。
　本発明の薄膜トランジスタアレイおよびその製造方法の一実施形態を以下に説明する。
　図１の（ａ）～（ｄ）は、本発明に係る薄膜トランジスタアレイの製造方法の一実施形態を説明するための製造工程における薄膜トランジスタアレイの断面図である。図１は、全面に形成した半導体層に保護層をストライプ状に形成し、保護層に被覆されていない部分の半導体層を除去することで、半導体層のストライプパターンを形成する本発明に係る薄膜トランジスタアレイ製造工程の一例を示す工程図である。
　図１の（ａ）では、基板１にゲート電極２のパターンを形成する。基板１およびゲート電極２の全面にわたってゲート絶縁体層３を形成する。ゲート絶縁体層３の上にソース電極４およびドレイン電極５のパターンを形成する。
　次いで、図１の（ｂ）では、ゲート電極２とゲート絶縁体層３とソース電極４およびドレイン電極５を形成した基板１のゲート絶縁体層３とソース電極４およびドレイン電極５の全面にわたって、半導体層６を形成する。
　次いで、図１の（ｃ）では、ゲート電極２とゲート絶縁体層３とソース電極４およびドレイン電極５と半導体層６を形成した基板１の半導体層６の上に、保護層７をゲート電極２の直上、かつ水平方向、かつチャネル部を流れる電流の方向と直交する方向に各ストライプが延伸するようストライプ状に形成する。なお、チャネル部を流れる電流の方向とは図２の平面図において符号１０で示す矢印の方向である。
　次いで、図１の（ｄ）では、有機系溶剤、無機系溶剤、およびこれらの混合溶液のいずれかを用いて保護層７に被覆されていない半導体層６を洗い流すことで、保護層７と同様のストライプ状に半導体層６をパターニングする。これにより、半導体層６と保護層７とは、各ストライプが複数のトランジスタに亘るように、ストライプの長辺側の両端が互いに一致したストライプ形状をなす。図４の平面図に示すように、半導体層６および保護層７の積層体９のそれぞれは１つのストライプをなし、各ストライプが複数のトランジスタに亘ってゲート電極２の直上を、水平方向に、かつ、チャネル部を流れる電流の方向と直交する方向に延伸している。隣接するストライプどうしの間の分離は隣接するトランジスタ間での素子分離を兼ねている。また、半導体層の除去方法には、有機系溶剤、無機系溶剤、およびこれらの混合溶液のいずれかの蒸気にさらすことで除去する方法を用いても良い。
　本実施形態において、基板１に用いる材料は特に限定されるものではなく、一般に用いられる材料として、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどがある。しかしながら、フレキシブル化や各プロセス温度などを考慮すると、基板としてＰＥＮやポリイミドなどを用いることが望ましい。
　本実施形態において、ゲート電極２の電極材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料には金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀など金属粒子を導電材料として用いた厚膜ペーストなどがある。ゲート電極２を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサなどがある。
　本実施形態において、ゲート絶縁体層３として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがある。
　本実施形態において、半導体層６の半導体材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができるが、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体を用いることが望ましい。
　本実施形態において、保護層７の封止材料として用いる材料は特に限定されるものではないが、一般的に用いられる材料としてはフッ素系樹脂やポリビニルアルコールなどが挙げられるが、これらに限定されるものではない。すなわち、保護層７には、無機化合物を含む材料を用いても良いし、有機物を含む材料を用いても良いし、またそれらの混合物を含む材料を用いても良い。また、保護層７には必要に応じて遮光性を付与することも出来る。さらに、半導体層６、保護層７の形成には、塗布法を用いることができる。この塗布法には、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコートまたはディップコート等を用いることができる。
　本発明者は、図２に示した通り塗布法にて半導体層６を全面に形成し、図３の平面図に示した通り、全面に亘るゲート絶縁体層３および半導体層６の積層体８上に、各ストライプが複数のトランジスタに亘ってゲート電極２の直上を、水平方向に、かつ、チャネル部を流れる電流の方向と直交する方向に延伸するように、ストライプ形状に保護層７を形成した。そして、保護層７の形成後に、保護層７で被覆されていない箇所の半導体層６を除去することで素子分離を行った第１の薄膜トランジスタアレイを作製した。
　更に、塗布法にて半導体層６を全面に形成し、各ストライプが複数のトランジスタに亘ってゲート電極２の直上を、水平方向に、かつ、チャネル部を流れる電流の方向と直交する方向に延伸するように、ストライプ形状に保護層７を形成した後、保護層７で被覆されていない箇所の半導体層６を除去せずにストライプ形状のまま残っている、素子分離を行っていない第２の薄膜トランジスタアレイを作製した。
　上記２種類の薄膜トランジスタアレイの素子特性の関係について検討した。
［実施例１］
　図１の（ｄ）に示すように、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法について説明する。まず、基板１の材料として、ポリエチレンナフタレート（ＰＥＮ）、厚さ１２５μｍを用いた。
　次に、ゲート電極２の材料として、ナノ銀と、ポリエチレングリコールとの重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを転写印刷法によりＰＥＮ基板１上に印刷し、１８０℃で１時間ベークしてゲート電極２を形成した。
　次に、ゲート絶縁体層３の材料として、ポリビニルフェノールをシクロヘキサノンに１０重量％溶解させた溶液を用いた。ゲート絶縁体層３の溶液をダイコータ法により塗布し、１８０℃で１時間乾燥させて形成した。
　次に、ソース電極４およびドレイン電極５の材料として、ナノ銀と、ポリエチレングリコールとの重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを転写印刷法により印刷し、１８０℃で１時間乾燥させてソース電極４及びドレイン電極５を形成した。
　次に、半導体層６の材料として、フルオレン－ビチオフェンコポリマー（Ｆ８Ｔ２）をテトラリンで１．０重量％になるように溶解した溶液を用いた。半導体層６は、塗布法を用いて全面に塗布し、１００℃で６０分乾燥させて形成した。
　次に、封止材料としてポリビニルアルコールを純水に５重量％で溶解させたインキを用い、複数のトランジスタにわたってゲート電極の直上、かつ水平方向、かつチャネル部を流れる電流の方向と直交する方向に保護層７を形成した。
　次に、半導体層６の保護層７で被覆されていない半導体層箇所をトルエンで洗い流すことで素子の分離を行い、第１の薄膜トランジスタアレイを作製した。この結果、薄膜トランジスタのオフ状態での電流（リーク電流）値を小さくすることができた。
［実施例２］
　保護層７まで形成する工程は実施例１と全く同様な方法で第１の薄膜トランジスタアレイを作製した。
　当該作製においては、保護層７を形成する工程の次に、半導体層６の保護層７で被覆されていない半導体層箇所をトルエンの蒸気にさらすことで除去して素子の分離を行った。この結果、薄膜トランジスタのオフ状態での電流（リーク電流）値を小さくすることができた。
［比較例１］
　保護層７まで形成する工程は実施例１と全く同様な方法で第２の薄膜トランジスタアレイを作製した。
　当該作製においては、保護層７を形成する工程の次に、半導体層６の保護層７で被覆されていない半導体層箇所を除去せずに素子の分離を行わなかった。この結果、薄膜トランジスタのオフ状態での電流（リーク電流）値が高くなってしまった。
　塗布法にて半導体層６を全面に形成して、複数のトランジスタにわたってゲート電極の直上、かつ水平方向、かつチャネル部を流れる電流の方向と直交する方向に塗布法にて保護層７を形成後、有機系溶剤、無機系溶剤、およびそれらの混合溶液のいずれかで保護層７で被覆されていない箇所の半導体層６を除去することで、アライメント精度良く半導体層６と保護層７を形成し、かつ簡便な方法でトランジスタ素子の分離を実現し良好な素子特性を示す薄膜トランジスタを作製することができた。
　上述のようにして作製された第１の薄膜トランジスタアレイを含む基板１に対し、例えば、ソース電極４およびドレイン電極５の上に層間絶縁膜（図示せず）を形成し、層間絶縁膜上に形成された共通電極を含む画像表示媒体を組み合わせることで、画像表示装置を構成することができる。画像表示媒体として、例えば、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置および無機ＥＬ表示装置のいずれか１つ以上の表示媒体を用いることができる。
　本発明は、例えば、電子ペーパー、液晶ディスプレイ、ＥＬディスプレイ等の薄型表示装置を始めとするアクティブマトリク型の表示装置に適用可能である。
　１　　基板
　２　　ゲート電極
　３　　ゲート絶縁体層
　４　　ソース電極
　５　　ドレイン電極
　６　　半導体層
　７　　保護層
　８　　ゲート絶縁体および半導体層の積層体
　９　　半導体層および保護層の積層体
　１０　チャネル部を流れる電流の向き

Claims (13)

  1. 　基板と、前記基板上に形成されたゲート電極と、前記基板および前記ゲート電極の上に形成されたゲート絶縁体層と、前記ゲート絶縁体層上に形成されたソース電極およびドレイン電極と、前記ゲート絶縁体層とソース電極およびドレイン電極との上に形成された半導体層と、前記ゲート絶縁体層と前記ソース電極および前記ドレイン電極と前記半導体層との上に形成された保護層とを有し、
    　前記半導体層と前記保護層とは、各ストライプが複数のトランジスタに亘るように、前記ストライプの長辺側の両端が互いに一致したストライプ形状をなし、前記半導体層と前記保護層とにおける前記ストライプの延伸方向は、チャネル部を流れる電流の方向と直交する方向である、薄膜トランジスタアレイ。
  2. 　前記半導体層が有機物を含む材料からなる、請求項１に記載の薄膜トランジスタアレイ。
  3. 　前記保護層が無機化合物を含む材料からなる、請求項１又は２に記載の薄膜トランジスタアレイ。
  4. 　前記保護層が有機物を含む材料からなる、請求項１乃至３のいずれかに記載の薄膜トランジスタアレイ。
  5. 　前記保護層が無機化合物と有機物との混合物を含む材料からなる、請求項１乃至４のいずれかに記載の薄膜トランジスタアレイ。
  6. 　薄膜トランジスタアレイの製造方法であって、
    　基板上にゲート電極を形成する工程と、
    　前記基板と前記ゲート電極との上にゲート絶縁体層を形成する工程と、
    　前記ゲート絶縁体層上にソース電極およびドレイン電極を形成する工程と、
    　前記ゲート絶縁体層と前記ソース電極および前記ドレイン電極との上に半導体層を形成する工程と、
    　前記半導体層上に保護層を形成する工程と、
    　前記半導体層の前記保護層で被覆されていない箇所を除去する工程とを有し、
    　前記保護層を形成する工程では、前記保護層を、各ストライプが複数のトランジスタに亘って前記ゲート電極の直上を、水平方向に、かつ、前記チャネル部を流れる電流の方向と直交する方向に延伸するように、ストライプ形状に形成する、薄膜トランジスタアレイの製造方法。
  7. 　前記半導体層が塗布法にて形成される、請求項６に記載の薄膜トランジスタアレイの製造方法。
  8. 　前記保護層が塗布法にて形成される、請求項６又は７に記載の薄膜トランジスタアレイの製造方法。
  9. 　前記半導体層の除去方法が有機系溶剤、無機系溶剤、およびこれらの混合溶液のいずれかを用いて前記半導体層を洗い流す方法である、請求項６乃至８のいずれかに記載の薄膜トランジスタアレイの製造方法。
  10. 　前記半導体層の除去方法が有機系溶剤、無機系溶剤、およびこれらの混合溶液のいずれかの蒸気にさらすことで前記半導体層を除去する方法である、請求項６乃至９のいずれかに記載の薄膜トランジスタアレイの製造方法。
  11. 　前記塗布方法は、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコートまたはディップコートのいずれか１つ以上の塗布方法である、請求項６乃至１０のいずれかに記載の薄膜トランジスタアレイの製造方法。
  12. 　請求項１乃至５のいずれかに記載の薄膜トランジスタアレイまたは請求項６乃至１１のいずれかに記載の薄膜トランジスタアレイの製造方法により製造された薄膜トランジスタアレイと、前記ソース電極および前記ドレイン電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された共通電極を含む画像表示媒体とを有する、画像表示装置。
  13. 　前記画像表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置および無機ＥＬ表示装置のいずれか１つ以上である、請求項１２に記載の画像表示装置。
PCT/JP2014/001336 2013-03-21 2014-03-10 薄膜トランジスタアレイ WO2014147992A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013058025A JP2014183265A (ja) 2013-03-21 2013-03-21 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置
JP2013-058025 2013-03-21

Publications (1)

Publication Number Publication Date
WO2014147992A1 true WO2014147992A1 (ja) 2014-09-25

Family

ID=51579692

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/001336 WO2014147992A1 (ja) 2013-03-21 2014-03-10 薄膜トランジスタアレイ

Country Status (3)

Country Link
JP (1) JP2014183265A (ja)
TW (1) TWI646668B (ja)
WO (1) WO2014147992A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108280475A (zh) * 2018-01-22 2018-07-13 京东方科技集团股份有限公司 一种制作显示设备的方法及装置、显示设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235861A (ja) * 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP2011165947A (ja) * 2010-02-10 2011-08-25 Sony Corp 薄膜トランジスタおよび電子機器
WO2011122205A1 (ja) * 2010-03-30 2011-10-06 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP2013021305A (ja) * 2011-06-17 2013-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5630036B2 (ja) * 2009-05-07 2014-11-26 セイコーエプソン株式会社 有機トランジスター、有機トランジスターの製造方法、電気光学装置および電子機器
JP5424724B2 (ja) * 2009-06-04 2014-02-26 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235861A (ja) * 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP2011165947A (ja) * 2010-02-10 2011-08-25 Sony Corp 薄膜トランジスタおよび電子機器
WO2011122205A1 (ja) * 2010-03-30 2011-10-06 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP2013021305A (ja) * 2011-06-17 2013-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108280475A (zh) * 2018-01-22 2018-07-13 京东方科技集团股份有限公司 一种制作显示设备的方法及装置、显示设备
CN108280475B (zh) * 2018-01-22 2020-06-09 京东方科技集团股份有限公司 一种制作显示设备的方法及装置、显示设备
US10930534B2 (en) 2018-01-22 2021-02-23 Boe Technology Group Co., Ltd. Method and device for manufacturing a display apparatus, and computer-readable storage medium

Also Published As

Publication number Publication date
JP2014183265A (ja) 2014-09-29
TW201444066A (zh) 2014-11-16
TWI646668B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
US8350255B2 (en) Thin film transistor and method for manufacturing thin film transistor
JP2009200315A (ja) 半導体装置の製造方法
US20070058101A1 (en) Liquid crystal display device
TWI646669B (zh) Thin film transistor array and manufacturing method thereof
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
US8785264B2 (en) Organic TFT array substrate and manufacture method thereof
JP2007335560A (ja) 有機薄膜トランジスタ、表示装置、有機薄膜トランジスタの製造方法
TWI610423B (zh) 薄膜電晶體陣列及其製造方法
WO2014147992A1 (ja) 薄膜トランジスタアレイ
US10629654B2 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP5685932B2 (ja) 薄膜トランジスタ
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP2020088117A (ja) 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法
JP2009302169A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置
JP2015195280A (ja) 薄膜トランジスタアレイ、その製造方法および画像表示装置
JP6428126B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置
WO2014155998A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6627213B2 (ja) ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置
JP6197306B2 (ja) 薄膜トランジスタの製造方法
JP6627437B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP2017059702A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14771103

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14771103

Country of ref document: EP

Kind code of ref document: A1