Nothing Special   »   [go: up one dir, main page]

WO2012070368A1 - 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置 - Google Patents

炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置 Download PDF

Info

Publication number
WO2012070368A1
WO2012070368A1 PCT/JP2011/075395 JP2011075395W WO2012070368A1 WO 2012070368 A1 WO2012070368 A1 WO 2012070368A1 JP 2011075395 W JP2011075395 W JP 2011075395W WO 2012070368 A1 WO2012070368 A1 WO 2012070368A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide film
semiconductor device
silicon carbide
carbide semiconductor
manufacturing
Prior art date
Application number
PCT/JP2011/075395
Other languages
English (en)
French (fr)
Other versions
WO2012070368A9 (ja
Inventor
宮崎　富仁
弘 塩見
秀人 玉祖
増田　健良
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to KR1020127029324A priority Critical patent/KR20130116161A/ko
Priority to CN201180029016XA priority patent/CN102959690A/zh
Priority to US13/695,775 priority patent/US20130045592A1/en
Publication of WO2012070368A1 publication Critical patent/WO2012070368A1/ja
Publication of WO2012070368A9 publication Critical patent/WO2012070368A9/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a silicon carbide (SiC) semiconductor manufacturing method and a SiC semiconductor manufacturing apparatus.
  • SiC has a large band gap, and a maximum dielectric breakdown electric field and thermal conductivity are larger than those of silicon (Si), while carrier mobility is as large as that of silicon, and an electron saturation drift velocity and breakdown voltage are also large. . Therefore, application to a semiconductor device that is required to have high efficiency, high breakdown voltage, and large capacity is expected.
  • Patent Document 1 discloses that after annealing for activating impurities implanted into the SiC substrate, RCA cleaning is performed as a pretreatment method for surface cleaning, and then surface etching using plasma is performed. . Patent Document 1 discloses that RCA cleaning was performed according to the following procedure.
  • an object of the present invention is to provide a method of manufacturing an SiC semiconductor device and an apparatus for manufacturing an SiC semiconductor device that reduce problems related to chemicals and increase the cleaning effect.
  • the manufacturing method of the SiC semiconductor device of the present invention includes a step of forming an oxide film on the surface of SiC and a step of removing the oxide film, and ozone (O 3 ) gas is used in the step of forming the oxide film.
  • the oxide film is formed using ozone gas. Since ozone gas has high energy (activity) to be oxidized, an oxide film can be easily formed on the surface of a SiC semiconductor which is a stable compound. Thereby, it is possible to easily form an oxide film by taking in impurities, particles, and the like adhering to the surface. By removing this oxide film, the incorporated impurities, particles, and the like can be removed. For this reason, the cleaning effect can be enhanced as compared with the RCA cleaning.
  • halogen plasma or hydrogen (H) plasma is used in the step of removing the oxide film.
  • the oxide film is removed by halogen plasma or H plasma, the influence of anisotropy due to the plane orientation of SiC can be reduced. For this reason, the oxide film formed on the surface of the SiC semiconductor can be removed while reducing in-plane variation. Further, since the SiC semiconductor is a stable compound, even if halogen plasma is used, the damage to the SiC semiconductor is small. Therefore, it is possible to clean the surface of the SiC semiconductor while maintaining good surface characteristics of the SiC semiconductor.
  • fluorine (F) plasma is used as the halogen plasma in the step of removing the oxide film.
  • F plasma has high etching efficiency and low possibility of metal contamination. For this reason, the surface of the SiC semiconductor can be cleaned so that the surface characteristics become better.
  • the step of removing the oxide film is performed at a temperature of 20 ° C. or higher and 400 ° C. or lower. Thereby, damage to the SiC semiconductor can be reduced.
  • the step of removing the oxide film is performed at a pressure of 0.1 Pa to 20 Pa.
  • the reactivity between the halogen plasma or H plasma and the oxide film can be increased, so that the oxide film can be easily removed.
  • HF hydrogen fluoride
  • the method for manufacturing an SiC semiconductor device further includes a step of heat-treating the SiC semiconductor in an atmosphere containing an inert gas between the step of forming the oxide film and the step of removing the oxide film.
  • carbon (C) may be deposited on the surface.
  • C carbon
  • the carbon existing on the surface can be dispersed inside the SiC semiconductor. For this reason, a surface close to the stoichiometric composition can be formed.
  • the SiC semiconductor manufacturing method further includes a step of implanting at least one kind of inert gas ions and hydrogen ions into the surface of the SiC semiconductor prior to the step of forming the oxide film.
  • crystal defects can be introduced in the vicinity of the surface by implantation of at least one kind of inert gas ions and hydrogen ions.
  • active oxygen by ozone gas is supplied through this crystal defect. For this reason, an oxide film can be easily formed in a range where crystal defects are introduced. Therefore, the cleaning effect can be further enhanced.
  • the SiC semiconductor in the method of manufacturing the SiC semiconductor device, in the step of forming the oxide film, is heated to 20 ° C. or higher and 600 ° C. or lower.
  • the oxidation reaction rate between the surface 1a and the ozone gas can be increased by setting the temperature to 20 ° C. or higher, an oxide film can be formed more easily.
  • the temperature 600 ° C. or lower decomposition of ozone gas can be suppressed, so that an oxide film can be formed more easily.
  • the step of forming the oxide film is performed at a pressure of 0.1 Pa to 50 Pa. Thereby, an oxide film can be formed more easily.
  • the step of forming the oxide film is performed in an atmosphere containing at least one selected from the group consisting of nitrogen, argon, helium, carbon dioxide, and carbon monoxide.
  • the decomposition of the ozone gas can be effectively suppressed, so that the oxide film can be formed more easily.
  • An apparatus for manufacturing an iC semiconductor device includes a forming unit, a removing unit, and a connecting unit.
  • the forming unit forms an oxide film on the surface of the SiC semiconductor.
  • the removal unit removes the oxide film using ozone gas.
  • the connecting part connects the forming part and the removing part so that the SiC semiconductor can be transported. The region where the SiC semiconductor is transported in the connection portion can be shut off from the atmosphere.
  • An apparatus for manufacturing a SiC semiconductor device includes a forming unit for forming an oxide film on the surface of the SiC semiconductor using ozone gas, and a removing unit for removing the oxide film. And the removal unit are the same.
  • the SiC semiconductor is exposed to the atmosphere while the oxide film is formed on the surface of the SiC semiconductor in the forming unit and then the oxide film is removed in the removing unit. Can be suppressed. Thereby, it can suppress that the impurity in air
  • the oxide film is formed using ozone gas having high activity, the oxide film can be easily formed. Thereby, the cleaning effect can be enhanced as compared with RCA cleaning.
  • an oxide film can be formed without using a chemical solution. For this reason, the problem regarding the chemical
  • FIG. 1 is a schematic diagram of a SiC semiconductor device manufacturing apparatus 10 according to Embodiment 1 of the present invention. Referring to FIG. 1, a SiC semiconductor device manufacturing apparatus 10 according to an embodiment of the present invention will be described.
  • the SiC semiconductor manufacturing apparatus 10 includes a formation unit 11, a removal unit 12, a heat treatment unit 13, and a connection unit 14.
  • the forming unit 11, the removing unit 12, and the heat treatment unit 13 are connected to each other by a connection unit 14.
  • the inside of the formation part 11, the removal part 12, the heat processing part 13, and the connection part 14 is interrupted
  • the forming unit 11 forms an oxide film on the surface of the SiC semiconductor using ozone gas.
  • an apparatus for forming an oxide film using an ozone gas generator is used as the forming unit 11.
  • the removal unit 12 removes the oxide film formed by the formation unit 11.
  • a plasma generator a device that removes the oxide film using a solution capable of reducing the oxide film, such as HF, a thermal decomposition device, or the like is used as the removing unit 12.
  • the removal unit 12 preferably removes the oxide film using halogen plasma or H plasma.
  • the halogen plasma it is more preferable to remove the oxide film using fluorine plasma.
  • the removing unit 12 is a plasma generator, for example, a parallel plate RIE (Reactive Ion Etching) apparatus, an ICP (Inductive Coupled Plasma) RIE apparatus, or an ECR (Electron Cyclotron Resonance) is used.
  • RIE Reactive Ion Etching
  • ICP Inductive Coupled Plasma
  • ECR Electron Cyclotron Resonance
  • Electron cyclotron resonance type RIE apparatus, SWP (Surface Wave Plasma) type RIE apparatus, CVD (Chemical Vapor Deposition) apparatus, etc. are used.
  • the heat treatment part 13 is disposed between the formation part 11 and the removal part 12, and heats the SiC semiconductor in an atmosphere containing an inert gas.
  • the connecting unit 14 connects the forming unit 11 and the removing unit 12 so that the SiC semiconductor can be transported. In the present embodiment, they are arranged between the formation part 11 and the heat treatment part 13 and between the heat treatment part 13 and the removal part 12. The region (internal space) where the SiC semiconductor is transported in the connecting portion 14 can be blocked from the atmosphere.
  • the interruption of the atmosphere means an atmosphere in which no atmosphere is mixed, for example, in a vacuum or an atmosphere made of inert gas or nitrogen gas.
  • the atmosphere in which the air is shut off is, for example, in a vacuum, or nitrogen (N), helium (He), neon (Ne), argon (Ar), krypton (Kr), xenon (Xe), radon ( Rn) or an atmosphere filled with a gas composed of a combination thereof.
  • connection part 14 connects the inside of the formation part 11 and the inside of the heat treatment part 13, and also connects the inside of the heat treatment part 13 and the inside of the removal part 12.
  • connection part 14 of this invention should just connect the inside of the formation part 11 and the inside of the removal part 12. FIG. That is, the connection part 14 should just have the space for conveying the SiC semiconductor carried out from the formation part 11 to the removal part 12 inside.
  • the connection unit 14 is installed to transport the SiC semiconductor from the formation unit 11 to the removal unit 12 so as not to open the SiC semiconductor to the atmosphere.
  • the connecting portion 14 has such a size that the SiC semiconductor can be transported inside. Moreover, the connection part 14 may have a magnitude
  • the connection portion 14 is, for example, a load lock chamber that connects the outlet of the forming portion 11 and the inlet of the heat treatment portion 13, or a load lock chamber that connects the outlet of the heat treatment portion 13 and the inlet of the removal portion 12.
  • the manufacturing apparatus 10 may further include a first transport unit that is disposed inside the connection unit 14 and transports the SiC semiconductor from the formation unit 11 to the removal unit 12.
  • the manufacturing apparatus 10 takes out the SiC semiconductor from which the oxide film has been removed by the removing unit 12 to the outside of the manufacturing apparatus 10, or in an atmosphere in which the atmosphere is shut off to the oxide film forming unit that forms the oxide film constituting the SiC semiconductor device. You may further provide the 2nd conveyance part for conveying.
  • the first transport unit and the second transport unit may be the same or different.
  • the manufacturing apparatus 10 may further include a vacuum pump for discharging the internal atmospheric gas and a replacement gas cylinder for replacing the internal atmospheric gas.
  • the vacuum pump and the replacement gas cylinder may be connected to each of the forming unit 11, the removing unit 12, and the connecting unit 14, or may be connected to at least one of them.
  • the manufacturing apparatus 10 may include various elements other than the above, illustration and description of these elements are omitted for convenience of explanation.
  • connection unit 14 the shape of connecting the forming portion 11 and the removing portion 12 as the connecting portion 14 is shown, but the shape is not particularly limited thereto.
  • a chamber in which the atmosphere is shut off may be used as the connection unit 14, and the formation unit 11 and the removal unit 12 may be disposed in the chamber.
  • FIG. 2 is a flowchart showing a method of manufacturing the SiC semiconductor device according to the present embodiment.
  • 3 to 15 are cross-sectional views schematically showing each manufacturing process of the SiC semiconductor device according to the present embodiment.
  • a method of manufacturing an SiC semiconductor device according to an embodiment of the present invention will be described.
  • a method for manufacturing a vertical MOSFET as a SiC semiconductor device will be described.
  • SiC semiconductor manufacturing apparatus 10 shown in FIG. 1 is used.
  • SiC substrate 1 having a surface 1a is prepared (step S1).
  • SiC substrate 1 is not particularly limited, but can be prepared, for example, by the following method.
  • HVPE Hydride Vapor Phase Epitaxy
  • MBE Molecular Beam Epitaxy
  • OMVPE Organic Vapor Phase Epitaxy
  • sublimation method A SiC ingot grown by a vapor phase growth method such as a CVD method, a liquid phase growth method such as a flux method or a high nitrogen pressure solution method is prepared. Thereafter, a SiC substrate having a surface is cut out from the SiC ingot.
  • the cutting method is not particularly limited, and the SiC substrate is cut from the SiC ingot by slicing or the like. Next, the cut surface of the SiC substrate is polished.
  • the surface to be polished may be only the front surface, or the back surface opposite to the front surface may be further polished.
  • the method of polishing is not particularly limited, but, for example, CMP (Chemical Mechanical Polishing) is employed in order to flatten the surface and reduce damage such as scratches.
  • CMP Chemical Mechanical Polishing
  • colloidal silica is used as an abrasive, diamond
  • chromium oxide is used as abrasive grains
  • an adhesive, wax, or the like is used as a fixing agent.
  • other polishing such as an electric field polishing method, a chemical polishing method, and a mechanical polishing method may be further performed. Polishing may be omitted.
  • SiC substrate 1 having surface 1a shown in FIG. 3 can be prepared.
  • SiC substrate 1 for example, a substrate having an n-type conductivity and a resistance of 0.02 ⁇ cm is used.
  • the surface 1a of the SiC substrate 1 is cleaned (steps S2 to S5, S10).
  • the cleaning method is performed as follows, for example.
  • inert gas ions and hydrogen ions include helium ion (He + ), neon ion (Ne + ), argon ion (Ar + ), krypton ion (Kr + ), xenon ion (Xe + ), radon ion (Rn + ), or these Is a combination of ions.
  • step S2 ions are implanted into a region where an oxide film is formed in step S3 described later.
  • ions are implanted into the entire surface 1 a of SiC substrate 1.
  • step S3 an oxide film 3 is formed on the surface 1a of the SiC substrate 1 using ozone gas (step S3).
  • the oxide film 3 is formed by the forming unit 11 of the manufacturing apparatus 10 shown in FIG.
  • this step S3 it is preferable to heat the SiC semiconductor to 20 ° C. or more and 600 ° C. or less. By making it 20 degreeC or more, the oxidation reaction rate of the surface 1a and ozone gas can be raised. By making the temperature 600 ° C. or lower, decomposition of ozone gas can be suppressed.
  • step S3 it is preferable to supply ozone gas at a pressure of 0.1 Pa to 50 Pa.
  • the pressure 0.1 Pa or more decomposition of ozone gas can be suppressed.
  • the oxidation reaction rate between the surface 1a and the ozone gas can be increased.
  • this step S3 is preferably performed in an atmosphere containing at least one selected from the group consisting of nitrogen, argon, helium, carbon dioxide, and carbon monoxide. Thereby, decomposition
  • the partial pressure (concentration) of ozone gas is preferably 2% or more and 90% or less. By setting it to 2% or more, the oxidation reaction rate between the surface 1a and ozone gas can be increased. By making it 90% or less, decomposition of ozone gas can be suppressed.
  • the oxide film 3 having a thickness of 1 molecular layer or more and 30 nm or less is formed.
  • impurities, particles and the like on the surface 1a can be taken into the oxide film.
  • the oxide film 3 of 30 nm or less the oxide film 3 is easily removed in step S5 described later.
  • the oxide film 3 is, for example, silicon oxide.
  • SiC substrate 1 on which oxide film 3 is formed in formation unit 11 is transferred to heat treatment unit 13 through connection unit 14. At this time, the SiC substrate 1 is transported in the connection portion 14 that is an atmosphere in which air is blocked. In other words, between step S2 for forming oxide film 3 and step S4 for performing inert gas annealing, which will be described later, SiC substrate 1 is placed in an atmosphere in which air is blocked. Thereby, after oxide film 3 is formed, it can control that impurities contained in the atmosphere adhere to SiC substrate 1.
  • the SiC substrate 1 is heat-treated in an atmosphere containing an inert gas (step S4).
  • the heat treatment is preferably performed in an atmosphere containing argon. Moreover, it is preferable to heat-process at 1300 degreeC or more and 1500 degrees C or less.
  • step S4 carbon may be deposited on the surface 1a during the step S3 in which the oxide film 3 is formed, resulting in point defects.
  • step S4 carbon existing on the surface 1a can be dispersed inside the SiC substrate 1. For this reason, when step S5 for removing the oxide film 3 described later is performed, a surface close to the stoichiometric composition can be formed.
  • SiC substrate 1 on which oxide film 3 is formed in formation unit 11 is transferred to removal unit 12 via connection unit 14.
  • the SiC substrate 1 is transported in the connection portion 14 that is an atmosphere in which air is blocked.
  • SiC substrate 1 is placed in an atmosphere in which air is blocked. That is, between step S2 for forming oxide film 3 and step S3 for removing oxide film 3, SiC substrate 1 is placed in an atmosphere in which air is blocked. Thereby, after oxide film 3 is formed, it can control that impurities contained in the atmosphere adhere to SiC substrate 1.
  • step S5 of the present embodiment the oxide film 3 is removed by the removing unit 12 of the manufacturing apparatus 10 shown in FIG.
  • the method for removing the oxide film 3 is not particularly limited, and for example, halogen plasma, H plasma, thermal decomposition, dry etching, wet etching, or the like can be used.
  • Halogen plasma means plasma generated from a gas containing a halogen element.
  • the halogen element is fluorine (F), chlorine (Cl), bromine (Br), and iodine (I).
  • Removing the oxide film 3 with halogen plasma means that the oxide film 3 is etched with plasma using a gas containing a halogen element. In other words, it means that the oxide film 3 is removed by processing with plasma generated from a gas containing a halogen element.
  • F plasma means plasma generated from a gas containing F element.
  • F element For example, carbon tetrafluoride (CF 4 ), trifluoromethane (CHF 3 ), chlorofluorocarbon (C 2 F 6 ), sulfur hexafluoride.
  • Supply single or mixed gas of (SF 6 ), nitrogen trifluoride (NF 3 ), xenon difluoride (XeF 2 ), fluorine (F 2 ), and chlorine trifluoride (ClF 3 ) to the plasma generator Can be generated.
  • “Removing oxide film 3 by F plasma” means removing oxide film 3 by plasma using a gas containing F element. In other words, it means that the oxide film 3 is removed by processing with plasma generated from a gas containing F element.
  • H plasma means plasma generated from a gas containing H element, and can be generated, for example, by supplying H 2 gas to a plasma generator. “Removing the oxide film 3 with H plasma” means that the oxide film 3 is etched with plasma using a gas containing H element. In other words, it means that the oxide film 3 is removed by processing with plasma generated from a gas containing H element.
  • the oxide film 3 When using halogen plasma or H plasma in this step S5, it is preferable to remove the oxide film 3 at a temperature of 20 ° C. or higher and 400 ° C. or lower. In this case, damage to the SiC substrate 1 can be reduced.
  • step S5 when halogen plasma or H plasma is used in step S5, it is preferable to remove the oxide film 3 at a pressure of 0.1 Pa or more and 20 Pa or less. In this case, the reactivity between the halogen plasma or H plasma and the oxide film 3 can be increased, so that the oxide film 3 can be easily removed.
  • the thermal decomposition is preferably performed by thermally decomposing the oxide film 3 in an atmosphere not containing O and at a temperature of 1200 ° C. or higher and lower than the sublimation temperature of SiC.
  • the oxide film 3 When the oxide film 3 is heated in an atmosphere not containing O at 1200 ° C. or higher, the oxide film 3 can be easily thermally decomposed. Deterioration of the SiC substrate 1 can be suppressed by setting the temperature to a sublimation temperature of SiC or lower.
  • the oxide film 3 is removed using at least one of hydrogen (H 2 ) gas and hydrogen chloride (HCl) gas at a temperature of 1000 ° C. or higher and lower than the sublimation temperature of SiC.
  • Hydrogen gas and hydrogen chloride gas at 1000 ° C. or higher have a high effect of reducing the oxide film 3.
  • the oxide film is SiO x
  • hydrogen gas decomposes SiO x into H 2 O and SiH y
  • hydrogen chloride gas decomposes SiO x into H 2 O and SiCl z .
  • Degradation of the epitaxial wafer 100 can be suppressed by setting the temperature to a sublimation temperature of SiC or lower.
  • dry etching is preferably performed under reduced pressure from the viewpoint of promoting the reaction.
  • the oxide film 3 is removed using a solution such as HF or NH 4 F (ammonium fluoride).
  • a solution such as HF or NH 4 F (ammonium fluoride).
  • HF is preferably used, and dilute HF (DHF) of 1% to 10% is more preferable.
  • DHF dilute HF
  • the oxide film 3 can be removed by storing HF in a reaction vessel and immersing the SiC substrate 1 in HF, for example.
  • the surface 1a of the SiC substrate 1 may be cleaned with pure water after the wet cleaning.
  • the pure water is preferably ultrapure water. You may wash by applying an ultrasonic wave to pure water. Note that this step may be omitted.
  • the surface 1a of the SiC substrate 1 may be dried (drying step).
  • drying step the method of drying is not specifically limited, For example, it dries with a spin dryer etc. This drying step may be omitted.
  • step S5 When step S5 is performed, the oxide film 3 that has taken in impurities, particles, and the like in step S2 can be removed, so that impurities, particles, and the like that have adhered to the surface 1a of the SiC substrate 1 prepared in step S1 can be removed. it can.
  • SiC substrate 2 having surface 2a close to the stoichiometric composition can be formed.
  • the surface 2a of the SiC substrate 2 can be cleaned by performing the above steps (steps S2 to S5, S10). Steps S2 and S4 may be omitted. By cleaning in this way, for example, as shown in FIG. 5, SiC substrate 2 having surface 2a with reduced impurities and particles can be realized.
  • steps S2 to S5 may be repeated. However, RCA cleaning is not performed between steps S2 to S5. Moreover, you may further provide the process of etching the surface 2a with the gas containing a fluorine atom alone or the mixed gas containing a fluorine atom.
  • an epitaxial layer 120 is formed on the surface 2a of the SiC substrate 2 by vapor phase growth, liquid phase growth, or the like (step S6).
  • epitaxial layer 120 is formed as follows, for example.
  • buffer layer 121 is formed on surface 2 a of SiC substrate 2.
  • Buffer layer 121 is an epitaxial layer made of, for example, n-type SiC and having a thickness of 0.5 ⁇ m, for example.
  • the concentration of conductive impurities in the buffer layer 121 is, for example, 5 ⁇ 10 17 cm ⁇ 3 .
  • a breakdown voltage holding layer 122 is formed on the buffer layer 121.
  • a layer made of SiC of n-type conductivity is formed by a vapor phase growth method, a liquid phase growth method, or the like.
  • the thickness of the breakdown voltage holding layer 122 is, for example, 15 ⁇ m.
  • the concentration of the n-type conductive impurity in the breakdown voltage holding layer 122 is, for example, 5 ⁇ 10 15 cm ⁇ 3 .
  • ions are implanted into the epitaxial layer 120 (step S7).
  • a p-type well region 123, an n + source region 124, and a p + contact region 125 are formed as follows.
  • a well region 123 is formed by selectively injecting p-type impurities into a part of the breakdown voltage holding layer 122.
  • a source region 124 is formed by selectively injecting an n-type conductive impurity into a predetermined region, and a contact is formed by selectively injecting a p-type conductive impurity into the predetermined region.
  • Region 125 is formed.
  • the impurity is selectively implanted using a mask made of an oxide film, for example. This mask is removed after the implantation of impurities.
  • Activating annealing treatment may be performed after such an implantation step.
  • annealing is performed in an argon atmosphere at a heating temperature of 1700 ° C. for 30 minutes.
  • an epitaxial wafer 100 including SiC substrate 2 and epitaxial layer 120 formed on SiC substrate 2 can be prepared.
  • step S10 the surface 100a of the epitaxial wafer 100 is cleaned (steps S2 to S5, S10).
  • the process of cleaning the surface 100a of the epitaxial wafer 100 is basically the same as the process of cleaning the surface 1a of the SiC substrate 1.
  • the connection part 14 is a shape which can convey the epitaxial wafer 100 or the susceptor in which the epitaxial wafer 100 was mounted.
  • step S2 At least one kind of inert gas ion and hydrogen ion is implanted into the surface 100a of the epitaxial wafer 100 (step S2).
  • an oxide film 3 is formed on the surface 100a of the epitaxial wafer 100 (step S3).
  • This step S3 is the same as step S3 in which oxide film 3 is formed on surface 1a of SiC substrate 1.
  • the damaged layer may be oxidized for the purpose of removing the damaged layer.
  • the surface is oxidized from the surface 100a toward the SiC substrate 2, for example, exceeding 10 nm to 100 nm or less.
  • step S4 the epitaxial wafer 100 is heat-treated in an atmosphere containing an inert gas (step S4).
  • step S4 in addition to the step of forming the oxide film 3 (step S3), also in the step of ion implantation (step S7), carbon may be deposited on the surface 1a and become point defects.
  • the carbon existing on the surface 100a can be dispersed inside the epitaxial wafer 100 by heat-treating the surface 100a of the epitaxial wafer 100 in step S4. For this reason, when the oxide film 3 is removed, a surface close to the stoichiometric composition can be formed.
  • step S5 the oxide film 3 formed on the surface 100a of the epitaxial wafer 100 is removed.
  • step S2 to S5, S10 impurities, particles, and the like attached to the surface 100a of the epitaxial wafer 100 can be removed, and a surface close to the stoichiometric composition is formed.
  • a surface close to the stoichiometric composition is formed.
  • an epitaxial wafer 101 having a surface 101a in which impurities and particles are reduced and which is close to the stoichiometric composition can be realized.
  • a gate oxide film 126 which is an oxide film constituting the SiC semiconductor device is formed on the cleaned surface 101a of the epitaxial wafer 101 (step S8). Specifically, as shown in FIG. 10, a gate oxide film 126 is formed on the surface 101a so as to cover the breakdown voltage holding layer 122, the well region 123, the source region 124, and the contact region 125. .
  • This formation can be performed, for example, by thermal oxidation (dry oxidation). In the thermal oxidation, for example, heating is performed at a high temperature in an atmosphere containing an oxygen element such as O 2 , O 3 , and N 2 O.
  • the thermal oxidation conditions are, for example, a heating temperature of 1200 ° C. and a heating time of 30 minutes.
  • gate oxide film 126 is not limited to thermal oxidation, and may be formed by, for example, a CVD method or a sputtering method.
  • Gate oxide film 126 is made of a silicon oxide film having a thickness of 50 nm, for example.
  • the SiC semiconductor device When the SiC semiconductor device is manufactured by forming the gate oxide film 126 constituting the SiC semiconductor device on the surface 101a in which impurities, particles, and the like are reduced as described above, the characteristics of the gate oxide film 126 can be improved and the surface 101a and the gate can be improved. Impurities, particles, etc. existing in the interface with the oxide film 126 and in the gate oxide film 126 can be reduced. Therefore, the breakdown voltage when a reverse voltage is applied to the SiC semiconductor device can be improved, and the stability and long-term reliability of the operation when a forward voltage is applied can be improved.
  • the epitaxial wafer 101 is in the atmosphere from which air
  • nitrogen annealing is performed (step S9). Specifically, an annealing process is performed in a nitrogen monoxide (NO) atmosphere.
  • the heating temperature is 1100 ° C. and the heating time is 120 minutes.
  • nitrogen atoms can be introduced in the vicinity of the interface between each of the breakdown voltage holding layer 122, the well region 123, the source region 124, and the contact region 125 and the gate oxide film 126.
  • an annealing process using argon gas which is an inert gas may be further performed (step S11).
  • the conditions for this treatment are, for example, a heating temperature of 1100 ° C. and a heating time of 60 minutes.
  • step S9 surface cleaning such as organic cleaning, acid cleaning, and RCA cleaning may be further performed.
  • source electrodes 111 and 127 are formed (step S12). Specifically, a resist film having a pattern is formed on the gate oxide film 126 by using a photolithography method. Using this resist film as a mask, portions of gate oxide film 126 located on source region 124 and contact region 125 are removed by etching. As a result, an opening 126 a is formed in the gate oxide film 126.
  • a conductor film is formed by vapor deposition so as to be in contact with each of the source region 124 and the contact region 125 in the opening 126a.
  • the conductor film may be a metal film, and is made of nickel (Ni), for example. As a result of this lift-off, the source electrode 111 is formed.
  • heat treatment for alloying is preferably performed.
  • heat treatment is performed for 2 minutes at a heating temperature of 950 ° C. in an atmosphere of argon (Ar) gas that is an inert gas.
  • Ar argon
  • an upper source electrode 127 is formed on the source electrode 111 by, for example, vapor deposition.
  • the back surface 2b of the SiC substrate 2 is back-ground (BG), and the back surface 2b is smoothed.
  • the back surface 2b of the SiC substrate 2 is cleaned (steps S2 to S5, S10).
  • the process of cleaning the back surface 2b of the SiC substrate 2 (step S10) is basically the same as the process of cleaning the front surface 1a of the SiC substrate 1.
  • the manufacturing apparatus 10 shown in FIG. 1 is used when cleaning the back surface 2b of the SiC substrate 2
  • the epitaxial wafer 101 on which the source electrodes 111 and 127 are formed is transferred to the connection portion 14 of the manufacturing apparatus 10. Is done.
  • the connecting portion 14 has a shape capable of transporting the epitaxial wafer 100 on which the source electrodes 111 and 127 are formed or the susceptor on which the epitaxial wafer 100 is placed.
  • step S2 at least one kind of inert gas ion and hydrogen ion is implanted into the back surface 2b of the SiC substrate 2 (step S2).
  • step S3 oxide film 3 is formed on back surface 2b of SiC substrate 2 (step S3).
  • step S4 the back surface 2b of the SiC substrate 2 is heat-treated in an atmosphere containing an inert gas (step S4).
  • step S5 oxide film 3 formed on back surface 2b of SiC substrate 2 is removed (step S5).
  • step S2 to S5, S10 impurities, particles, etc. attached to the back surface 2b of the SiC substrate 2 can be removed.
  • the damaged layer due to the back grind can be oxidized in step S3 for forming the oxide film 3, the damaged layer can also be removed by the back grind.
  • the surface can be made close to the stoichiometric composition.
  • the drain electrode 112 is formed on the back surface of the SiC substrate 2 (step S13).
  • the method for forming the drain electrode 112 is not particularly limited, but can be formed by, for example, vapor deposition.
  • a gate electrode 110 is formed (step S14).
  • the formation method of the gate electrode 110 is not specifically limited, For example, it forms as follows. A resist film having an opening pattern located in a region on the gate oxide film 126 is formed in advance, and a conductor film constituting a gate electrode is formed so as to cover the entire surface of the resist film. Then, by removing the resist film, the conductor film other than the portion of the conductor film to be the gate electrode is removed (lifted off). As a result, the gate electrode 110 can be formed on the gate oxide film 126 as shown in FIG.
  • MOSFET 102 as the SiC semiconductor device shown in FIG. 15 can be manufactured.
  • the surface 1a of the SiC substrate 1 before the epitaxial layer 120 is formed, the ions in the epitaxial wafer 100, as the surface of the SiC semiconductor to be cleaned (steps S2 to S5, S10).
  • the implanted surface 100a and the back surface 2b opposite to the surface on which the epitaxial layer of the SiC substrate 2 is formed in the epitaxial wafer 100 have been described as examples.
  • the surface of the SiC semiconductor to be cleaned is not limited to the above.
  • the surface 100a of the epitaxial wafer 100 before ion implantation shown in FIG. 7 may be cleaned. Further, only one of the above surfaces may be cleaned.
  • a configuration in which the conductivity types in the present embodiment are switched that is, a configuration in which the p-type and the n-type are switched can be used.
  • the SiC substrate 2 is used to manufacture the MOSFET 102, the material of the substrate is not limited to SiC, and may be manufactured using crystals of other materials. Further, the SiC substrate 2 may be omitted.
  • the method for manufacturing MOSFET 102 as an example of the SiC semiconductor device in the present embodiment includes the step of forming an oxide film on the surface of the SiC semiconductor (step S3) and the step of removing the oxide film (step S5).
  • step S3 ozone gas is used.
  • the oxide film 3 is formed using ozone gas. Since ozone gas has high energy (activity) to be oxidized, the oxide film 3 can be easily formed on the surface of the SiC semiconductor which is a highly stable compound. Thereby, it is possible to easily form the oxide film 3 by taking in impurities, particles and the like adhering to the surface. By removing the oxide film 3, the incorporated impurities, particles, and the like can be removed. For this reason, the cleaning effect can be enhanced compared to RCA cleaning with low activity.
  • step S3 the oxide film 3 is formed in a dry atmosphere, so there is no need to use a chemical solution. For this reason, the problem regarding the chemical
  • the dry atmosphere means that the oxide film 3 is formed in the gas phase, and may include an unintended liquid phase component.
  • step S3 by performing the step of forming an oxide film (step S3) and the step of removing the oxide film (step S5) in the present embodiment, C can be removed as CO or CO 2 on a carbon-rich surface.
  • Si and C can form a surface close to the stoichiometric composition. For this reason, since the characteristics of the surface to be cleaned can be improved, the characteristics of the SiC semiconductor device having this surface can also be improved.
  • the SiC semiconductor manufacturing apparatus 10 includes a forming unit 11 for forming the oxide film 3 on the surface of the SiC semiconductor, a removing unit 12 for removing the oxide film 3 using ozone gas,
  • the connection part 14 which connects the formation part 11 and the removal part 12 so that a SiC semiconductor can be conveyed is provided, and the area
  • the SiC semiconductor device manufacturing apparatus 10 in the present embodiment after forming oxide film 3 on the SiC semiconductor in forming unit 11, the SiC semiconductor is exposed to the atmosphere while removing oxide film 3 in removing unit 12. It is the can be suppressed. Thereby, it can suppress that the impurity in air
  • the oxide film is formed using ozone gas having high activity, the oxide film can be easily formed. Therefore, the cleaning effect can be enhanced as compared with RCA cleaning with low activity.
  • the oxide film 3 can be formed without using a chemical solution. For this reason, the problem regarding the chemical
  • the vertical MOSFET manufacturing method has been described as an example of the SiC semiconductor device.
  • the semiconductor device is not particularly limited.
  • a lateral MOSFET or IGBT Insulated Gate Bipolar Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • the present invention can be applied to semiconductor devices having an insulated gate field effect section such as a bipolar transistor) and SiC semiconductor devices such as a JFET (Junction Field-Effect Transistor).
  • FIG. 16 is a schematic diagram of a SiC semiconductor device manufacturing apparatus according to the second embodiment of the present invention. With reference to FIG. 16, the manufacturing apparatus of the SiC semiconductor device of this Embodiment is demonstrated.
  • the manufacturing apparatus 20 of the present embodiment includes a chamber 21, a first gas supply unit 22, a second gas supply unit 23, and a vacuum pump 24.
  • the first gas supply unit 22, the second gas supply unit 23, and the vacuum pump 24 are connected to the chamber 21.
  • the chamber 21 accommodates a SiC semiconductor inside.
  • the first gas supply unit 22 supplies a gas for forming an oxide film on the surface of the SiC semiconductor to the chamber 21.
  • the first gas supply unit 22 supplies a gas containing ozone gas.
  • the second gas supply unit 23 supplies a gas for removing the oxide film 3 formed on the SiC semiconductor.
  • the second gas supply unit 23 supplies a gas containing, for example, halogen or H. Therefore, the second gas supply unit 23 can generate halogen plasma or H plasma in the chamber 21, thereby removing the oxide film 3 formed on the surface of the SiC semiconductor.
  • the vacuum pump 24 evacuates the inside of the chamber 21. For this reason, after forming oxide film 3 on the surface of the SiC semiconductor with ozone gas, the inside of chamber 21 can be evacuated and oxide film 3 can be removed.
  • the vacuum pump 24 may be omitted.
  • the manufacturing apparatus 20 may include a third gas supply unit (not shown).
  • the third gas supply unit supplies an inert gas and makes it possible to heat-treat the SiC semiconductor in the chamber 21.
  • manufacturing apparatus 20 shown in FIG. 16 may include various elements other than the above, illustration and description of these elements are omitted for convenience of explanation.
  • the manufacturing method of the SiC semiconductor device according to the present embodiment basically has the same configuration as that of the first embodiment, but differs in that the manufacturing apparatus 20 according to the present embodiment is used.
  • the step of removing oxide film 3 (step S5) is performed in a dry atmosphere.
  • SiC semiconductor device manufacturing apparatus 20 includes a formation part for forming oxide film 3 on the surface of the SiC semiconductor using ozone gas and a removal part for removing oxide film 3.
  • the forming part and the removing part are the same (chamber 21).
  • the SiC semiconductor device manufacturing apparatus 20 in the present embodiment after forming oxide film 3 on the SiC semiconductor in the forming portion, it is not necessary to transport the SiC semiconductor while removing oxide film 3 in the removing portion. Therefore, the SiC semiconductor is not exposed to the atmosphere.
  • the SiC semiconductor is disposed in an atmosphere in which air is blocked. Thereby, it is possible to prevent impurities in the atmosphere from reattaching to the surface of the SiC semiconductor during the cleaning of the SiC semiconductor.
  • the oxide film 3 is formed by ozone gas having high activity, the oxide film 3 can be easily formed on the surface of the SiC semiconductor which is a stable compound. Therefore, the cleaning effect can be enhanced as compared with RCA cleaning with low activity.
  • the oxide film 3 can be formed and the oxide film 3 can be removed in a dry atmosphere without using a chemical solution. For this reason, the problem regarding the chemical
  • FIG. 17 is a cross-sectional view schematically showing the epitaxial wafer 130 to be cleaned in this embodiment.
  • a p-type SiC layer 131 having a thickness of 10 ⁇ m and an impurity concentration of 1 ⁇ 10 16 cm ⁇ 3 was grown by the CVD method (step S6).
  • a source region 124 and a drain region 129 having an impurity concentration of 1 ⁇ 10 19 cm ⁇ 3 were formed using phosphorus (P) as an n-type impurity. Further, a contact region 125 having an impurity concentration of 1 ⁇ 10 19 cm ⁇ 3 is formed using aluminum (Al) as a p-type impurity (step S7). Note that the mask was removed after each ion implantation.
  • activation annealing treatment was performed.
  • Ar gas was used as the atmosphere gas, and the heating temperature was 1700 to 1800 ° C. and the heating time was 30 minutes.
  • step S10 an epitaxial wafer 130 having a surface 130a was prepared. Subsequently, the surface 130a of the epitaxial wafer 130 was cleaned using the manufacturing apparatus 10 shown in FIG. 1 (step S10).
  • step S3 an oxide film was formed using ozone gas.
  • the epitaxial wafer 130 was heated to 400 ° C. in an atmosphere containing argon at 5 Pa. This confirmed that an oxide film having a thickness of 1 nm could be formed on the surface 130a of the epitaxial wafer 130.
  • the epitaxial wafer 130 was heat-treated in an atmosphere containing an inert gas in the heat treatment part 13 through the connection part 14 (step S4).
  • argon was used as an inert gas, and the epitaxial wafer 130 was heated at 1300 ° C. or higher.
  • step S5 the oxide film formed on the surface 130a of the epitaxial wafer 130 was removed by the removal unit 12 through the connection unit 14 (step S5).
  • step S5 it was removed with 10% concentration of hydrofluoric acid. Thereby, it was confirmed that the oxide film formed in step S3 could be removed.
  • the surface 130a of the epitaxial wafer 130 was cleaned by the above processes (Steps S3 to S5, S10).
  • the surface of the epitaxial wafer 130 after the cleaning of Example 1 of the present invention had less impurities and particles than the surface 130a before the cleaning.
  • the surface of the epitaxial wafer 130 after cleaning in Example 1 of the present invention was a SiC surface close to the stoichiometric composition.
  • step S3 the back surface 2b of the SiC substrate 2 was back-ground.
  • step S3 an oxide film was formed on the back surface 2b (step S3).
  • step S4 heat treatment was performed (step S4).
  • step S5 the oxide film was removed (step S5).
  • the conditions of steps S3 to S5 were the same as those of Example 1 of the present invention.
  • step S3 to S5 the back surface 2b of the SiC substrate 2 of the epitaxial wafer 130 was cleaned. Impurities and particles were reduced on the back surface of the SiC substrate 2 after cleaning in Example 2 of the invention compared to the back surface 2b before cleaning. Further, the back surface of the SiC substrate 2 after the cleaning in Example 2 of the present invention was a SiC surface close to the stoichiometric composition.
  • Inventive Example 3 was basically performed in the same manner as Inventive Example 1, but prior to the step of forming an oxide film (step S3), inert gas ions and hydrogen ions were formed on the surface 130a of the epitaxial wafer 130. The difference was that it further had a step of implanting at least one kind of ions (step S2). Specifically, hydrogen ions were used as inert gas ions, and hydrogen ions were implanted into the entire surface 130a. By injecting the inert gas ions, it was confirmed that the oxide film could be formed more easily when the surface 130a was oxidized using ozone gas in step S3.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

　ＳｉＣ半導体装置の製造方法は、ＳｉＣ基板（１）の表面に酸化膜（３）を形成する工程（ステップＳ３）と、酸化膜（３）を除去する工程（ステップＳ５）とを備え、酸化膜（３）を形成する工程（ステップＳ３）では、オゾンガスを用いる。酸化膜（３）を除去する工程（ステップＳ５）では、ハロゲンプラズマまたは水素プラズマを用いることが好ましい。これにより、薬液に関する問題を低減するとともに、洗浄効果を高めるＳｉＣ半導体装置の製造方法およびＳｉＣ半導体装置の製造装置が得られる。

Description

炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
　本発明は、炭化珪素（ＳｉＣ）半導体の製造方法およびＳｉＣ半導体の製造装置に関する。
　ＳｉＣは、バンドギャップが大きく、また最大絶縁破壊電界および熱伝導率はシリコン（Ｓｉ）と比較して大きい一方、キャリアの移動度はシリコンと同程度に大きく、電子の飽和ドリフト速度および耐圧も大きい。そのため、高効率化、高耐圧化、および大容量化を要求される半導体装置への適用が期待される。
　このようなＳｉＣ半導体装置の製造方法においては、ＳｉＣ半導体の表面に付着している付着物を除去するために洗浄を行なう。この洗浄の方法として、たとえば特開２００１－３５８３８号公報（特許文献１）に開示の技術が挙げられる。この特許文献１には、ＳｉＣ基板にイオン注入された不純物を活性化するためのアニール後、表面清浄化の前処理法としてＲＣＡ洗浄を行なってからプラズマによる表面エッチングを行なうことが開示されている。また特許文献１には、ＲＣＡ洗浄を以下の手順で行なったことが開示されている。有機物、貴金属の除去のために硫酸過水（Ｈ2ＳＯ4：Ｈ2Ｏ2＝４：１）により処理した後、自然酸化膜の除去のために希ＨＦ処理を行なう。その後、自然酸化酸化膜中に存在していた金属を除去するために塩酸過水（ＨＣｌ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：６）処理を行なう。最後に、これらのプロセス中で新たに生じた自然酸化膜を除去するために再度希ＨＦ処理を行なう。
特開２００１－３５８３８号公報
　しかしながら、上記特許文献１のＲＣＡ洗浄で用いる過酸化水素（Ｈ2Ｏ2、以下過水とも言う）は不安定な材料であり、分解しやすい。このため、過水を用いたＲＣＡ洗浄では、十分に表面の清浄化ができない。
　またＲＣＡ洗浄を行なうと、薬液の使用量が増加し、薬液の濃度管理や廃液処理などの問題もある。このように、ＲＣＡ洗浄に伴う薬液に関する問題がある。
　したがって、本発明の目的は、薬液に関する問題を低減するとともに、洗浄効果を高めるＳｉＣ半導体装置の製造方法およびＳｉＣ半導体装置の製造装置を提供することである。
　本発明のＳｉＣ半導体装置の製造方法は、ＳｉＣの表面に酸化膜を形成する工程と、酸化膜を除去する工程とを備え、酸化膜を形成する工程では、オゾン（Ｏ3）ガスを用いる。
　本発明のＳｉＣ半導体装置の製造方法によれば、オゾンガスを用いて酸化膜を形成している。オゾンガスは、酸化させるエネルギー（活性度）が高いため、安定な化合物であるＳｉＣの半導体の表面に酸化膜を容易に形成することができる。これにより、表面に付着していた不純物、パーティクルなどを取り込んで酸化膜を容易に形成することができる。この酸化膜を除去することにより、取り込んだ不純物、パーティクルなどを除去することができる。このため、ＲＣＡ洗浄に比べて洗浄効果を高めることができる。
　また、酸化膜を形成する工程では、薬液を用いる必要がない。このため、洗浄に伴う薬液に関する問題を低減することができる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、酸化膜を除去する工程では、ハロゲンプラズマまたは水素（Ｈ）プラズマを用いる。
　この場合、酸化膜を除去する工程においても薬液を用いる必要がない。このため、洗浄に伴う薬液に関する問題を低減することができる。
　また、ハロゲンプラズマまたはＨプラズマにより酸化膜を除去すると、ＳｉＣの面方位による異方性の影響を低減できる。このため、ＳｉＣ半導体の表面に形成した酸化膜を面内バラツキを低減して除去することができる。さらに、ＳｉＣ半導体は、安定な化合物であるので、ハロゲンプラズマを用いても、ＳｉＣ半導体へのダメージが少ない。このため、ＳｉＣ半導体の表面特性を良好に維持して、ＳｉＣ半導体の表面を洗浄することができる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、酸化膜を除去する工程では、ハロゲンプラズマとしてフッ素（Ｆ）プラズマを用いる。
　Ｆプラズマは、エッチング効率が高く、金属汚染の可能性が低い。このため、表面特性がより良好になるように、ＳｉＣ半導体の表面を洗浄することができる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、酸化膜を除去する工程では、２０℃以上４００℃以下の温度で行なう。これにより、ＳｉＣ半導体へのダメージを低減できる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、酸化膜を除去する工程では、０．１Ｐａ以上２０Ｐａ以下の圧力で行なう。
　これにより、ハロゲンプラズマまたはＨプラズマと、酸化膜との反応性を高めることができるので、酸化膜を容易に除去することができる。
　上記ＳｉＣ半導体装置の製造方法において、酸化膜を除去する工程では、フッ化水素（ＨＦ）を用いてもよい。ＨＦを用いても、酸化膜を容易に除去することができる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、酸化膜を形成する工程と酸化膜を除去する工程との間に、不活性ガスを含む雰囲気でＳｉＣ半導体を熱処理する工程をさらに備えている。
　酸化膜を形成する工程を実施する際に、表面に炭素（Ｃ）が析出する場合がある。しかし、酸化膜を形成後に熱処理をすることにより、表面に存在する炭素をＳｉＣ半導体の内部に分散することができる。このため、化学量論組成に近い表面を形成することができる。
　上記ＳｉＣ半導体の製造方法において好ましくは、酸化膜を形成する工程に先立って、ＳｉＣ半導体の表面に不活性ガスイオンおよび水素イオンの少なくとも１種のイオンを注入する工程をさらに備えている。
　これにより、不活性ガスイオンおよび水素イオンの少なくとも１種のイオンの注入により表面近傍に結晶欠陥を導入することができる。酸化膜を形成する工程において、オゾンガスによる活性酸素がこの結晶欠陥を通じて供給される。このため、結晶欠陥が導入された範囲に酸化膜を容易に形成することができる。したがって、洗浄効果をより高めることができる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、酸化膜を形成する工程では、ＳｉＣ半導体を２０℃以上６００℃以下に加熱する。
　２０℃以上にすることにより、表面１ａとオゾンガスとの酸化反応速度を高めることができるので、酸化膜をより容易に形成することができる。６００℃以下にすることにより、オゾンガスの分解を抑制できるので、酸化膜をより容易に形成することができる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、酸化膜を形成する工程では、０．１Ｐａ以上５０Ｐａ以下の圧力で行なう。これにより、酸化膜をより容易に形成することができる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、酸化膜を形成する工程では、窒素、アルゴン、ヘリウム、二酸化炭素、および一酸化炭素からなる群より選ばれた少なくとも一種を含む雰囲気で行なう。
　これにより、オゾンガスの分解を効果的に抑制できるので、酸化膜をより容易に形成することができる。
　本発明の一の局面におけるｉＣ半導体装置の製造装置は、形成部と、除去部と、接続部とを備えている。形成部は、ＳｉＣ半導体の表面に酸化膜を形成する。除去部は、オゾンガスを用いて酸化膜を除去する。接続部は、ＳｉＣ半導体を搬送可能に形成部と除去部とを接続する。接続部におけるＳｉＣ半導体を搬送させる領域は、大気の遮断が可能である。
　本発明の他の局面におけるＳｉＣ半導体装置の製造装置は、オゾンガスを用いてＳｉＣ半導体の表面に酸化膜を形成するための形成部と、酸化膜を除去するための除去部とを備え、形成部と除去部とは同一である。
　本発明の一および他の局面におけるＳｉＣ半導体の製造装置によれば、形成部においてＳｉＣ半導体の表面に酸化膜を形成した後、除去部において酸化膜を除去する間に、ＳｉＣ半導体が大気に曝されることを抑制できる。これにより、大気中の不純物がＳｉＣ半導体の表面に再付着することを抑制できる。また活性度の高いオゾンガスを用いて酸化膜を形成しているので、酸化膜を容易に形成することができる。これにより、ＲＣＡ洗浄に比べて洗浄効果を高めることができる。
　また、形成部では、薬液を用いずに、酸化膜を形成することができる。このため、洗浄に伴う薬液に関する問題を低減することができる。
　以上説明したように、本発明のＳｉＣ半導体装置の製造方法および製造装置によれば、薬液に関する問題を低減できるとともに、洗浄効果を高めることができる。
本発明の実施の形態１におけるＳｉＣ半導体装置の製造装置の模式図である。 本発明の実施の形態１におけるＳｉＣ半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態１において準備するＳｉＣ半導体としてのＳｉＣ基板を概略的に示す断面図である。 本発明の実施の形態１においてＳｉＣ基板に酸化膜を形成した状態を概略的に示す断面図である。 本発明の実施の形態１において酸化膜を除去した状態を概略的に示す断面図である。 本発明の実施の形態１におけるＳｉＣ基板上にエピタキシャル層を形成した状態を概略的に示す断面図である。 本発明の実施の形態１における洗浄するＳｉＣ半導体としてのエピタキシャルウエハを概略的に示す断面図である。 本発明の実施の形態１においてエピタキシャルウエハに酸化膜を形成した状態を概略的に示す断面図である。 本発明の実施の形態１において酸化膜を除去した状態を概略的に示す断面図である。 本発明の実施の形態１においてエピタキシャルウエハにＳｉＣ半導体装置を構成する絶縁膜を形成した状態を概略的に示す断面図である。 本発明の実施の形態１においてソース電極を形成した状態を概略的に示す断面図である。 本発明の実施の形態１においてソース電極を形成した状態を概略的に示す断面図である。 本発明の実施の形態１においてＳｉＣ基板の裏面に酸化膜を形成した状態を概略的に示す断面図である。 本発明の実施の形態１において酸化膜を除去して、電極を形成した状態を概略的に示す断面図である。 本発明の実施の形態１においてゲート電極を形成した状態を概略的に示す断面図である。 本発明の実施の形態２におけるＳｉＣ半導体装置の製造装置の模式図である。 実施例で洗浄するエピタキシャルウエハを概略的に示す断面図である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
　（実施の形態１）
　図１は、本発明の実施の形態１におけるＳｉＣ半導体装置の製造装置１０の模式図である。図１を参照して、本発明の一実施の形態におけるＳｉＣ半導体装置の製造装置１０を説明する。
　図１に示すように、ＳｉＣ半導体の製造装置１０は、形成部１１と、除去部１２と、熱処理部１３と、接続部１４とを備えている。形成部１１、除去部１２および熱処理部１３とは、接続部１４により互いに接続されている。形成部１１、除去部１２、熱処理部１３および接続部１４の内部は大気から遮断されており、内部は互いに連通可能である。
　形成部１１は、オゾンガスを用いて、ＳｉＣ半導体の表面に酸化膜を形成する。形成部１１は、たとえばオゾンガス発生装置を用いて酸化膜を形成する装置などが用いられる。
　除去部１２は、形成部１１で形成した酸化膜を除去する。除去部１２は、たとえばプラズマ発生装置、ＨＦなどの酸化膜を還元可能な溶液を用いて酸化膜を除去する装置、熱分解装置などが用いられる。除去部１２は、ハロゲンプラズマまたはＨプラズマを用いて酸化膜を除去することが好ましい。ハロゲンプラズマとしてはフッ素プラズマを用いて酸化膜を除去することがより好ましい。
　なお、除去部１２がプラズマ発生装置の場合には、たとえば平行平板型ＲＩＥ（Reactive　Ion　Etching：反応性イオンエッチング）装置、ＩＣＰ（Inductive　Coupled　Plasma：誘導結合プラズマ）型ＲＩＥ装置、ＥＣＲ（Electron　Cyclotron　Resonance：電子サイクロトロン共鳴）型ＲＩＥ装置、ＳＷＰ（Surface　Wave　Plasma：表面波プラズマ）型ＲＩＥ装置、ＣＶＤ（Chemical　Vapor　Deposition：化学蒸着）装置などが用いられる。
　熱処理部１３は、形成部１１と除去部１２との間に配置され、不活性ガスを含む雰囲気でＳｉＣ半導体を熱処理する。
　接続部１４は、ＳｉＣ半導体を搬送可能に形成部１１と除去部１２とを接続する。本実施の形態では、形成部１１と熱処理部１３との間、および、熱処理部１３と除去部１２との間に配置されている。接続部１４においてＳｉＣ半導体を搬送させる領域（内部空間）は、大気の遮断が可能である。
　ここで、大気の遮断（大気を遮断した雰囲気）とは、大気が混入しない雰囲気を意味し、たとえば真空中、または、不活性ガスや窒素ガスよりなる雰囲気である。具体的には、大気を遮断した雰囲気は、たとえば真空中、または、窒素（Ｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ラドン（Ｒｎ）、またはこれらの組み合わせからなるガスが充填された雰囲気である。
　本実施の形態では、接続部１４は、形成部１１の内部と熱処理部１３の内部とを連結するとともに、熱処理部１３の内部と除去部１２の内部とを連結している。なお、本発明の接続部１４は、形成部１１の内部と除去部１２の内部とを連結していればよい。つまり、接続部１４は、形成部１１から搬出されるＳｉＣ半導体を除去部１２へ搬送するための空間を内部に有していればよい。接続部１４は、ＳｉＣ半導体を大気に開放しないように、形成部１１から除去部１２へ搬送するために設置されている。
　接続部１４は、内部でＳｉＣ半導体が搬送可能であるような大きさを有する。また接続部１４は、ＳｉＣ半導体をサセプタに載置した状態で搬送可能である大きさを有していてもよい。接続部１４は、たとえば形成部１１の出口と熱処理部１３の入口とを連結するロードロック室や、熱処理部１３の出口と除去部１２の入口とを連結するロードロック室である。
　また、製造装置１０は、接続部１４の内部に配置されるとともに、ＳｉＣ半導体を形成部１１から除去部１２へ搬送するための第１の搬送部をさらに備えていてもよい。製造装置１０は、除去部１２で酸化膜を除去したＳｉＣ半導体を、製造装置１０の外部へ取り出す、あるいは、ＳｉＣ半導体装置を構成する酸化膜を形成する酸化膜形成部へ大気を遮断した雰囲気で搬送するための第２の搬送部をさらに備えていてもよい。第１の搬送部と第２の搬送部とは、同一であっても異なっていてもよい。
　また、製造装置１０は、内部の雰囲気ガスを排出するための真空ポンプや、内部の雰囲気ガスを置換するための置換ガスボンベをさらに備えていてもよい。真空ポンプや置換ガスボンベは、形成部１１、除去部１２および接続部１４のそれぞれに接続されていてもよく、少なくともいずれか１つに接続されていてもよい。
　なお、製造装置１０は、上記以外の様々な要素を含んでいてもよいが、説明の便宜上、これらの要素の図示および説明は省略する。
　また、図１では、接続部１４として形成部１１と除去部１２との間を連結する形状を示したが、特にこれに限定されない。接続部１４として、たとえば大気を遮断したチャンバを用い、このチャンバ内に形成部１１および除去部１２が配置されていてもよい。
　図２は、本実施の形態におけるＳｉＣ半導体装置の製造方法を示すフローチャートである。図３～図１５は、本実施の形態におけるＳｉＣ半導体装置の各製造工程を概略的に示す断面図である。続いて、図１～図１５を参照して、本発明の一実施の形態のＳｉＣ半導体装置の製造方法を説明する。本実施の形態では、ＳｉＣ半導体装置として、縦型ＭＯＳＦＥＴを製造する方法を説明する。また本実施の形態では、図１に示すＳｉＣ半導体の製造装置１０を用いる。
　図２および図３に示すように、まず、表面１ａを有するＳｉＣ基板１を準備する（ステップＳ１）。ＳｉＣ基板１は、特に限定されないが、たとえば以下の方法により準備することができる。
　具体的には、たとえば、ＨＶＰＥ（Hydride　Vapor　Phase　Epitaxy：ハイドライド気相成長）法、ＭＢＥ（Molecular　Beam　Epitaxy：分子線エピタキシ）法、ＯＭＶＰＥ（OrganoMetallic　Vapor　Phase　Epitaxy：有機金属気相成長）法、昇華法、ＣＶＤ法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などにより成長されたＳｉＣインゴットを準備する。その後、ＳｉＣインゴットから表面を有するＳｉＣ基板を切り出す。切り出す方法は特に限定されず、ＳｉＣインゴットからスライスなどによりＳｉＣ基板を切り出す。次いで、切り出したＳｉＣ基板の表面を研磨する。研磨する面は、表面のみでもよく、表面と反対側の裏面をさらに研磨してもよい。研磨する方法は特に限定されないが、表面を平坦にするとともに、傷などのダメージを低減するために、たとえばＣＭＰ（Chemical　Mechanical　Polishing：化学機械研磨）を採用する。ＣＭＰでは、研磨剤としてコロイダルシリカ、砥粒としてダイヤモンド、酸化クロム、固定剤として接着剤、ワックスなどを用いる。なお、ＣＭＰと併せて、あるいは代わりに、電界研磨法、化学研磨法、機械研磨法などの他の研磨をさらに行なってもよい。また研磨を省略してもよい。これにより、図３に示す表面１ａを有するＳｉＣ基板１を準備することができる。このようなＳｉＣ基板１として、たとえば導電型がｎ型であり、抵抗が０．０２Ωｃｍの基板を用いる。
　次に、図２に示すように、ＳｉＣ基板１の表面１ａを洗浄する（ステップＳ２～Ｓ５、Ｓ１０）。洗浄方法は、たとえば以下のように行なう。
　具体的には、図２に示すように、ＳｉＣ基板１の表面１ａに不活性ガスイオンおよび水素イオン（Ｈ+）の少なくとも１種のイオンを注入する（ステップＳ２）。不活性ガスイオンは、ヘリウムイオン（Ｈｅ+）、ネオンイオン（Ｎｅ+）、アルゴンイオン（Ａｒ+）、クリプトンイオン（Ｋｒ+）、キセノンイオン（Ｘｅ+）、ラドンイオン（Ｒｎ+）、またはこれらの組み合わせのイオンである。
　このステップＳ２では、後述するステップＳ３において酸化膜を形成する領域にイオン注入する。本実施の形態では、ＳｉＣ基板１の表面１ａ全体にイオンを注入する。
　次に、図２および図４に示すように、オゾンガスを用いてＳｉＣ基板１の表面１ａに酸化膜３を形成する（ステップＳ３）。本実施の形態のステップＳ２では、図１に示す製造装置１０の形成部１１で酸化膜３を形成する。
　このステップＳ３では、ＳｉＣ半導体を２０℃以上６００℃以下に加熱することが好ましい。２０℃以上にすることにより、表面１ａとオゾンガスとの酸化反応速度を高めることができる。６００℃以下にすることにより、オゾンガスの分解を抑制できる。
　また、このステップＳ３では、０．１Ｐａ以上５０Ｐａ以下の圧力でオゾンガスを供給することが好ましい。０．１Ｐａ以上にすることにより、オゾンガスの分解を抑制できる。５０Ｐａ以下にすることにより、表面１ａとオゾンガスとの酸化反応速度を高めることができる。
　また、このステップＳ３では、窒素、アルゴン、ヘリウム、二酸化炭素、および一酸化炭素からなる群より選ばれた少なくとも一種を含む雰囲気で行なうことが好ましい。これにより、オゾンガスの分解を抑制できる。
　また、このステップＳ３では、オゾンガスの分圧（濃度）は２％以上９０％以下であることが好ましい。２％以上にすることにより、表面１ａとオゾンガスとの酸化反応速度を高めることができる。９０％以下にすることにより、オゾンガスの分解を抑制できる。
　このステップＳ３では、たとえば１分子層以上３０ｎｍ以下の厚みの酸化膜３を形成する。１分子層以上の厚みを有する酸化膜３を形成することで、表面１ａの不純物、パーティクルなどを酸化膜に取り込むことができる。３０ｎｍ以下の酸化膜３を形成することで、後述するステップＳ５で酸化膜３は除去されやすくなる。
　このステップＳ３を実施すると、ＳｉＣ基板１の表面１ａに付着しているパーティクル、金属不純物などを酸化膜３の表面や内部に取り込むことができる。なお、酸化膜３は、たとえば酸化シリコンである。
　次に、図１を参照して、形成部１１で酸化膜３を形成したＳｉＣ基板１を、接続部１４を介して、熱処理部１３へ搬送する。このとき、ＳｉＣ基板１は大気が遮断された雰囲気である接続部１４内で搬送される。言い換えると、酸化膜３を形成するステップＳ２と後述する不活性ガスアニールを行なうステップＳ４との間では、ＳｉＣ基板１は大気が遮断された雰囲気内に配置される。これにより、酸化膜３が形成された後に、ＳｉＣ基板１に大気に含まれる不純物が付着することを抑制できる。
　次に、不活性ガスを含む雰囲気でＳｉＣ基板１を熱処理する（ステップＳ４）。熱処理はアルゴンを含む雰囲気で行なわれることが好ましい。また、１３００℃以上１５００℃以下で熱処理することが好ましい。
　このステップＳ４を実施することにより、酸化膜３を形成するステップＳ３時に、表面１ａに炭素が析出して点欠陥となる場合がある。しかし、このステップＳ４でＳｉＣ基板１の表面１ａを熱処理することにより、表面１ａに存在する炭素をＳｉＣ基板１の内部に分散することができる。このため、後述する酸化膜３を除去するステップＳ５を実施すると、化学量論組成に近い表面を形成することができる。
　次に、図１を参照して、形成部１１で酸化膜３を形成したＳｉＣ基板１を、接続部１４を介して、除去部１２へ搬送する。このとき、ＳｉＣ基板１は大気が遮断された雰囲気である接続部１４内で搬送される。言い換えると、不活性ガスアニールを行なうステップＳ４と酸化膜３を除去するステップＳ５との間では、ＳｉＣ基板１は大気が遮断された雰囲気内に配置される。つまり、酸化膜３を形成するステップＳ２と酸化膜３を除去するステップＳ３との間では、ＳｉＣ基板１は大気が遮断された雰囲気内に配置される。これにより、酸化膜３が形成された後に、ＳｉＣ基板１に大気に含まれる不純物が付着することを抑制できる。
　次に、図３および図５に示すように、酸化膜３を除去する（ステップＳ５）。本実施の形態のステップＳ５では、図１に示す製造装置１０の除去部１２で酸化膜３を除去する。
　酸化膜３の除去方法は、特に限定されず、たとえばハロゲンプラズマ、Ｈプラズマ、熱分解、ドライエッチング、ウエットエッチングなどを用いることができる。
　ハロゲンプラズマとは、ハロゲン元素を含むガスから生成されるプラズマを意味する。ハロゲン元素とは、フッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）およびヨウ素（Ｉ）である。「ハロゲンプラズマにより酸化膜３を除去する」とは、ハロゲン元素を含むガスを用いたプラズマにより酸化膜３をエッチングすることを意味する。言い換えると、ハロゲン元素を含むガスから生成されるプラズマによって処理されることにより、酸化膜３を除去することを意味する。
　ハロゲンプラズマとしては、Ｆプラズマを用いることが好ましい。Ｆプラズマとは、Ｆ元素を含むガスから生成されるプラズマを意味し、たとえば四フッ化炭素（ＣＦ4）、三フッ化メタン（ＣＨＦ3）、フロン（Ｃ2Ｆ6）、六フッ化硫黄(ＳＦ6)、三フッ化窒素(ＮＦ3)、二フッ化キセノン(ＸｅＦ2)、フッ素(Ｆ2)、および三フッ化塩素(ＣｌＦ3)の単独ガスあるいは混合ガスをプラズマ発生装置に供給することにより発生させることができる。「Ｆプラズマにより酸化膜３を除去する」とは、Ｆ元素を含むガスを用いたプラズマにより酸化膜３を除去することを意味する。言い換えると、Ｆ元素を含むガスから生成されるプラズマによって処理されることにより、酸化膜３を除去することを意味する。
　Ｈプラズマとは、Ｈ元素を含むガスから生成されるプラズマを意味し、たとえばＨ2ガスをプラズマ発生装置に供給することにより発生させることができる。「Ｈプラズマにより酸化膜３を除去する」とは、Ｈ元素を含むガスを用いたプラズマにより酸化膜３をエッチングすることを意味する。言い換えると、Ｈ元素を含むガスから生成されるプラズマによって処理されることにより、酸化膜３を除去することを意味する。
　このステップＳ５でハロゲンプラズマまたはＨプラズマを用いる場合には、２０℃以上４００℃以下の温度で酸化膜３を除去することが好ましい。この場合、ＳｉＣ基板１へのダメージが低減できる。
　また、このステップＳ５でハロゲンプラズマまたはＨプラズマを用いる場合には、０．１Ｐａ以上２０Ｐａ以下の圧力で酸化膜３を除去することが好ましい。この場合、ハロゲンプラズマまたはＨプラズマと、酸化膜３との反応性を高めることができるので、酸化膜３を容易に除去することができる。
　熱分解は、Ｏを含まない雰囲気で、１２００℃以上ＳｉＣの昇華温度以下で、酸化膜３を熱分解することが好ましい。１２００℃以上のＯを含まない雰囲気で酸化膜３を加熱すると、酸化膜３を容易に熱分解することができる。ＳｉＣの昇華温度以下にすることで、ＳｉＣ基板１の劣化を抑制できる。また、熱分解は、反応を促進できる観点から、減圧下で行なうことが好ましい。
　ドライエッチングは、たとえば１０００℃以上ＳｉＣの昇華温度以下で、水素（Ｈ2）ガスおよび塩化水素（ＨＣｌ）ガスの少なくとも一方のガスを用いて、酸化膜３を除去する。１０００℃以上の水素ガスおよび塩化水素ガスは、酸化膜３を還元する効果が高い。酸化膜がＳｉＯxの場合、水素ガスはＳｉＯxをＨ2ＯとＳｉＨyとに分解し、塩化水素ガスはＳｉＯxをＨ2ＯとＳｉＣｌzとに分解する。ＳｉＣの昇華温度以下にすることで、エピタキシャルウエハ１００の劣化を抑制できる。また、ドライエッチングは、反応を促進できる観点から、減圧下で行なうことが好ましい。
　ウエットエッチングは、たとえばＨＦ、ＮＨ4Ｆ（フッ化アンモニウム）などの溶液を用いて酸化膜３を除去する。ウエットエッチングは、ＨＦを用いることが好ましく、１％以上１０％以下の希ＨＦ（ＤＨＦ）を用いることがより好ましい。ＨＦを用いて除去する場合には、たとえば反応容器にＨＦを貯留させて、ＳｉＣ基板１をＨＦに浸漬させることで酸化膜３を除去することができる。
　ウエットエッチングなどの液相を用いたウエット洗浄をする場合には、ウエット洗浄後に、ＳｉＣ基板１の表面１ａを純水で洗浄してもよい。純水は超純水であることが好ましい。純水に超音波を印加して洗浄してもよい。なお、この工程は省略されてもよい。
　また、ウエット洗浄をする場合には、ＳｉＣ基板１の表面１ａを乾燥してもよい（乾燥工程）。乾燥する方法は特に限定されないが、たとえばスピンドライヤー等により乾燥する。なお、この乾燥工程は省略されてもよい。
　このステップＳ５を実施すると、ステップＳ２で不純物、パーティクルなどを取り込んだ酸化膜３を除去できるので、ステップＳ１で準備したＳｉＣ基板１の表面１ａに付着していた不純物、パーティクルなどを除去することができる。また、化学量論組成に近い表面２ａを有するＳｉＣ基板２を形成することができる。
　上記工程（ステップＳ２～Ｓ５、Ｓ１０）を実施することにより、ＳｉＣ基板２の表面２ａを洗浄することができる。なお、ステップＳ２およびＳ４は省略されてもよい。このように洗浄することにより、たとえば図５に示すように、不純物およびパーティクルが低減された表面２ａを有するＳｉＣ基板２を実現することができる。
　なお、上記ステップＳ２～Ｓ５の全てまたは一部を繰り返してもよい。ただし、ステップＳ２～Ｓ５の間に、ＲＣＡ洗浄は行なわない。また、フッ素原子を含むガス単独またはフッ素原子を含む混合ガスにより、表面２ａをエッチングする工程をさらに備えていてもよい。
　次に、図２、図６および図７に示すように、ＳｉＣ基板２の表面２ａ上に、気相成長法、液相成長法などにより、エピタキシャル層１２０を形成する（ステップＳ６）。本実施の形態では、たとえば以下のようにエピタキシャル層１２０を形成する。
　具体的には、図６に示すように、ＳｉＣ基板２の表面２ａ上に、バッファ層１２１を形成する。バッファ層１２１は、たとえば導電型がｎ型のＳｉＣからなり、たとえば厚さが０．５μｍのエピタキシャル層である。またバッファ層１２１における導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
　その後、図６に示すように、バッファ層１２１上に耐圧保持層１２２を形成する。耐圧保持層１２２として、気相成長法、液相成長法などにより、導電型がｎ型のＳｉＣからなる層を形成する。耐圧保持層１２２の厚さは、たとえば１５μｍである。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
　次に、図７に示すように、エピタキシャル層１２０にイオン注入する（ステップＳ７）。本実施の形態では、図７に示すように、ｐ型ウエル領域１２３と、ｎ+ソース領域１２４と、ｐ+コンタクト領域１２５とを、以下のように形成する。まず導電型がｐ型の不純物を耐圧保持層１２２の一部に選択的に注入することで、ウエル領域１２３を形成する。その後、ｎ型の導電性不純物を所定の領域に選択的に注入することによってソース領域１２４を形成し、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってコンタクト領域１２５を形成する。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。このマスクは、不純物の注入後にそれぞれ除去される。
　このような注入工程の後、活性化アニール処理が行われてもよい。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
　これらの工程により、図７に示すように、ＳｉＣ基板２と、ＳｉＣ基板２上に形成されたエピタキシャル層１２０とを備えたエピタキシャルウエハ１００を準備することができる。
　次に、エピタキシャルウエハ１００の表面１００ａを洗浄する（ステップＳ２～Ｓ５、Ｓ１０）。エピタキシャルウエハ１００の表面１００ａを洗浄する工程（ステップＳ１０）は、ＳｉＣ基板１の表面１ａを洗浄する工程と基本的には同様である。なお、エピタキシャルウエハ１００を洗浄する際に、図１に示す製造装置１０を用いる場合には、製造装置１０の接続部１４は、エピタキシャルウエハ１００が搬送される。このため、接続部１４は、エピタキシャルウエハ１００またはエピタキシャルウエハ１００が載置されたサセプタが搬送可能な形状である。
　具体的には、図２に示すように、エピタキシャルウエハ１００の表面１００ａに不活性ガスイオンおよび水素イオンの少なくとも１種のイオンを注入する（ステップＳ２）。
　次に、図２および図８に示すように、エピタキシャルウエハ１００の表面１００ａに、酸化膜３を形成する（ステップＳ３）。このステップＳ３は、ＳｉＣ基板１の表面１ａ上に酸化膜３を形成するステップＳ３と同様である。ただし、ステップＳ７でエピタキシャルウエハにイオン注入することにより表面１００ａがダメージを受けた場合、このダメージ層を除去する目的で、ダメージ層を酸化してもよい。この場合、表面１００ａからＳｉＣ基板２に向けてたとえば１０ｎｍ超えて１００ｎｍ以下酸化する。
　次に、不活性ガスを含む雰囲気でエピタキシャルウエハ１００を熱処理する（ステップＳ４）。このステップＳ４では、酸化膜３を形成する工程（ステップＳ３）以外に、イオン注入する工程（ステップＳ７）においても、表面１ａに炭素が析出して点欠陥となる場合がある。しかし、このステップＳ４でエピタキシャルウエハ１００の表面１００ａを熱処理することにより、表面１００ａに存在する炭素をエピタキシャルウエハ１００の内部に分散することができる。このため、酸化膜３を除去すると、化学量論組成に近い表面を形成することができる。
　次に、図２および図９に示すように、エピタキシャルウエハ１００の表面１００ａ上に形成された酸化膜３を除去する（ステップＳ５）。
　上記工程（ステップＳ２～Ｓ５、Ｓ１０）を実施することにより、エピタキシャルウエハ１００の表面１００ａに付着していた不純物、パーティクルなどを除去することができるとともに、化学量論組成に近い表面を形成することができる。これにより、たとえば図９に示すように、不純物およびパーティクルが低減され、かつ化学量論組成に近い表面１０１ａを有するエピタキシャルウエハ１０１を実現することができる。
　次に、エピタキシャルウエハ１０１において洗浄された表面１０１ａに、ＳｉＣ半導体装置を構成する酸化膜であるゲート酸化膜１２６を形成する（ステップＳ８）。具体的には、図１０に示すように、表面１０１ａにおいて、耐圧保持層１２２と、ウエル領域１２３と、ソース領域１２４と、コンタクト領域１２５との上を覆うように、ゲート酸化膜１２６を形成する。この形成はたとえば熱酸化（ドライ酸化）により行なうことができる。熱酸化は、たとえばＯ2、Ｏ3、Ｎ2Ｏなどの酸素元素を含む雰囲気中で高温に加熱する。熱酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。なお、ゲート酸化膜１２６の形成は、熱酸化に限定されず、たとえばＣＶＤ法、スパッタリング法などにより形成してもよい。ゲート酸化膜１２６は、たとえば５０ｎｍの厚みを有するシリコン酸化膜からなる。
　このように不純物、パーティクルなどを低減した表面１０１ａ上にＳｉＣ半導体装置を構成するゲート酸化膜１２６を形成してＳｉＣ半導体装置を作製すると、ゲート酸化膜１２６の特性を向上できるとともに、表面１０１ａとゲート酸化膜１２６との界面、およびゲート酸化膜１２６中に存在する不純物、パーティクルなどを低減することができる。したがって、ＳｉＣ半導体装置の逆方向電圧印加時の耐圧を向上できるとともに、順方向電圧印加時の動作の安定性および長期信頼性を向上することができる。
　なお、エピタキシャルウエハ１０１の表面１０１ａを洗浄する工程（ステップＳ５）と、ＳｉＣ半導体装置を構成する酸化膜を形成する工程（ステップＳ８）との間では、エピタキシャルウエハ１０１は大気が遮断された雰囲気内に配置されることが好ましい。つまり、図１に示す製造装置は、除去部１２とＳｉＣ半導体装置を構成する酸化膜を形成する第２の形成部との間に、大気の遮断が可能な第２の接続部を備えていることが好ましい。この場合、洗浄された表面１００ａを有するエピタキシャルウエハ１００は、大気が遮断された第２の接続部内で搬送される。これにより、酸化膜３が除去された後に、エピタキシャルウエハ１０１の表面１０１ａに大気中に含まれる不純物が付着することを抑制できる。
　その後、窒素アニールを行なう（ステップＳ９）。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ウエル領域１２３、ソース領域１２４、およびコンタクト領域１２５の各々と、ゲート酸化膜１２６との界面近傍に、窒素原子を導入することができる。
　なお、この一酸化窒素を用いた窒素アニール工程（ステップＳ９）の後、さらに不活性ガスであるアルゴンガスを用いたアニール処理を行ってもよい（ステップＳ１１）。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
　また窒素アニール工程（ステップＳ９）の後、さらに、有機洗浄、酸洗浄、ＲＣＡ洗浄などの表面洗浄を行ってもよい。
　次に、図２、図１１および図１２に示すように、ソース電極１１１、１２７を形成する（ステップＳ１２）。具体的には、ゲート酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜を形成する。このレジスト膜をマスクとして用いて、ゲート酸化膜１２６のうちソース領域１２４およびコンタクト領域１２５上に位置する部分をエッチングにより除去する。これによりゲート酸化膜１２６に開口部１２６ａを形成する。たとえば蒸着法により、この開口部１２６ａにおいてソース領域１２４およびコンタクト領域１２５の各々と接触するように導電体膜を形成する。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
　ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
　その後、図１２に示すように、たとえば蒸着法により、ソース電極１１１上に上部ソース電極１２７を形成する。
　次に、ＳｉＣ基板２の裏面２ｂをバックグラインド（ＢＧ）して、裏面２ｂの平滑化を図る。このＳｉＣ基板２の裏面２ｂを洗浄する（ステップＳ２～Ｓ５、Ｓ１０）。ＳｉＣ基板２の裏面２ｂを洗浄する工程（ステップＳ１０）は、ＳｉＣ基板１の表面１ａを洗浄する工程と基本的には同様である。なお、ＳｉＣ基板２の裏面２ｂを洗浄する際に、図１に示す製造装置１０を用いる場合には、製造装置１０の接続部１４は、ソース電極１１１、１２７が形成されたエピタキシャルウエハ１０１が搬送される。このため、接続部１４は、ソース電極１１１、１２７が形成されたエピタキシャルウエハ１００またはこのエピタキシャルウエハ１００が載置されたサセプタが搬送可能な形状である。
　具体的には、図２に示すように、ＳｉＣ基板２の裏面２ｂに不活性ガスイオンおよび水素イオンの少なくとも１種のイオンを注入する（ステップＳ２）。次いで、図２および図１３に示すように、ＳｉＣ基板２の裏面２ｂに、酸化膜３を形成する（ステップＳ３）。次に、図２に示すように、不活性ガスを含む雰囲気でＳｉＣ基板２の裏面２ｂを熱処理する（ステップＳ４）。その後、図２に示すように、ＳｉＣ基板２の裏面２ｂ上に形成された酸化膜３を除去する（ステップＳ５）。
　上記工程（ステップＳ２～Ｓ５、Ｓ１０）を実施することにより、ＳｉＣ基板２の裏面２ｂに付着していた不純物、パーティクルなどを除去することができる。また酸化膜３を形成するステップＳ３においてバックグラインドによるダメージ層も酸化できるので、バックグラインドによりダメージ層を除去することもできる。さらに、化学量論組成に近い面にすることもできる。
　次に、図２および図１４に示すように、ＳｉＣ基板２の裏面上にドレイン電極１１２を形成する（ステップＳ１３）。ドレイン電極１１２を形成する方法は特に限定されないが、たとえば蒸着法により形成することができる。
　次に、図２および図１５に示すように、ゲート電極１１０を形成する（ステップＳ１４）。ゲート電極１１０の形成方法は特に限定されないが、たとえば以下のように形成する。予めゲート酸化膜１２６上の領域に位置する開口パターンを有するレジスト膜を形成し、当該レジスト膜の全面を覆うようにゲート電極を構成する導電体膜を形成する。そして、レジスト膜を除去することによって、ゲート電極となるべき導電体膜の部分以外の導電体膜を除去（リフトオフ）する。この結果、図１５に示すように、ゲート酸化膜１２６上にゲート電極１１０を形成することができる。
　以上の工程（ステップＳ１～Ｓ１４）を実施することにより、図１５に示すＳｉＣ半導体装置としてのＭＯＳＦＥＴ１０２を製造することができる。
　ここで、本実施の形態では、洗浄する工程（ステップＳ２～Ｓ５、Ｓ１０）の対象となるＳｉＣ半導体の表面として、エピタキシャル層１２０を形成する前のＳｉＣ基板１の表面１ａ、エピタキシャルウエハ１００におけるイオン注入された表面１００ａ、およびエピタキシャルウエハ１００においてＳｉＣ基板２のエピタキシャル層が形成された面と反対側の裏面２ｂを例に挙げて説明した。しかし、洗浄する工程の対象となるＳｉＣ半導体の表面は上記に限定されず、たとえば図７に示すイオン注入される前のエピタキシャルウエハ１００の表面１００ａを洗浄してもよい。また、上記のいずれかの面のみを洗浄してもよい。
　また、本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。
　また、ＭＯＳＦＥＴ１０２を作製するためにＳｉＣ基板２を用いているが、基板の材料はＳｉＣに限定されず、他の材料の結晶を用いて作製されてもよい。また、ＳｉＣ基板２が省略されてもよい。
　以上説明したように、本実施の形態におけるＳｉＣ半導体装置の一例としてのＭＯＳＦＥＴ１０２の製造方法は、ＳｉＣ半導体の表面に酸化膜を形成する工程（ステップＳ３）と、酸化膜を除去する工程（ステップＳ５）とを備え、酸化膜を形成する工程（ステップＳ３）では、オゾンガスを用いる。
　本実施の形態におけるＳｉＣ半導体装置の製造方法によれば、オゾンガスを用いて酸化膜３を形成している。オゾンガスは、酸化させるエネルギー（活性度）が高いため、安定性の高い化合物であるＳｉＣ半導体の表面に酸化膜３を容易に形成することができる。これにより、表面に付着していた不純物、パーティクルなどを取り込んで酸化膜３を容易に形成することができる。この酸化膜３を除去することにより、取り込んだ不純物、パーティクルなどを除去することができる。このため、活性度が低いＲＣＡ洗浄に比べて洗浄効果を高めることができる。
　ＲＣＡ洗浄を行なうと、バッチ処理においては薬液の使用量が膨大になり、スピン洗浄でも廃液処理の問題が発生する。しかし、本実施の形態の酸化膜を形成する工程（ステップＳ３）では、ドライ雰囲気で酸化膜３を形成するので、薬液を用いる必要がない。このため、洗浄に伴う薬液に関する問題を低減することができる。なお、ドライ雰囲気とは、気相中で酸化膜３を形成することを意味し、意図しない液相成分を含んでいてもよい。
　さらに、本実施の形態における酸化膜を形成する工程（ステップＳ３）および酸化膜を除去する工程（ステップＳ５）を実施することにより、炭素リッチな面においてはＣＯやＣＯ2としてＣを除去できるので、ＳｉおよびＣが化学量論組成に近い表面を形成できる。このため、洗浄する表面の特性を向上することができるので、この表面を有するＳｉＣ半導体装置の特性も向上することができる。
　本発明の実施の形態におけるＳｉＣ半導体の製造装置１０は、ＳｉＣ半導体の表面に酸化膜３を形成するための形成部１１と、オゾンガスを用いて酸化膜３を除去するための除去部１２と、ＳｉＣ半導体を搬送可能に形成部１１と除去部１２とを接続する接続部１４とを備え、接続部１４におけるＳｉＣ半導体を搬送させる領域は、大気の遮断が可能である。
　本実施の形態におけるＳｉＣ半導体装置の製造装置１０によれば、形成部１１においてＳｉＣ半導体に酸化膜３を形成した後、除去部１２において酸化膜３を除去する間に、ＳｉＣ半導体が大気に曝されることを抑制できる。これにより、大気中の不純物がＳｉＣ半導体の表面に再付着することを抑制できる。また活性度の高いオゾンガスを用いて酸化膜を形成しているので、酸化膜を容易に形成することができる。したがって、活性度が低いＲＣＡ洗浄に比べて洗浄効果を高めることができる。
　また、形成部１１では、薬液を用いずに、酸化膜３を形成することができる。このため、洗浄に伴う薬液に関する問題を低減することができる。
　なお、本実施の形態では、ＳｉＣ半導体装置として縦型のＭＯＳＦＥＴの製造方法を例に挙げて説明したが、半導体装置は特に限定されず、たとえば横型のＭＯＳＦＥＴやＩＧＢＴ（Insulated　Gate　Bipolar　Transistor：絶縁ゲートバイポーラトランジスタ）などの絶縁ゲート型電界効果部を有する半導体装置や、ＪＦＥＴ（Junction　Field-Effect　Transistor：接合電界効果トランジスタ）などのＳｉＣ半導体装置全般に適用できる。
　（実施の形態２）
　図１６は、本発明の実施の形態２のＳｉＣ半導体装置の製造装置の模式図である。図１６を参照して、本実施の形態のＳｉＣ半導体装置の製造装置を説明する。
　図１６に示すように、本実施の形態の製造装置２０は、チャンバ２１と、第１のガス供給部２２と、第２のガス供給部２３と、真空ポンプ２４とを備えている。第１のガス供給部２２、第２のガス供給部２３および真空ポンプ２４は、チャンバ２１と接続されている。
　チャンバ２１は、内部にＳｉＣ半導体を収容する。第１のガス供給部２２は、ＳｉＣ半導体の表面に酸化膜を形成するためのガスをチャンバ２１に供給する。第１のガス供給部２２は、オゾンガスを含むガスを供給する。第２のガス供給部２３は、ＳｉＣ半導体に形成された酸化膜３を除去するためのガスを供給する。第２のガス供給部２３は、たとえばハロゲンまたはＨを含むガスを供給する。このため、第２のガス供給部２３は、チャンバ２１内でハロゲンプラズマまたはＨプラズマを発生することが可能であり、これによりＳｉＣ半導体の表面に形成された酸化膜３を除去することができる。
　真空ポンプ２４は、チャンバ２１の内部を真空にする。このため、オゾンガスによりＳｉＣ半導体の表面に酸化膜３を形成した後に、チャンバ２１の内部を真空にして、酸化膜３を除去することができる。なお、真空ポンプ２４は省略されてもよい。
　また、製造装置２０は、第３のガス供給部（図示せず）を備えていてもよい。第３のガス供給部は、不活性ガスを供給し、チャンバ２１内でＳｉＣ半導体を熱処理することを可能とする。
　なお、図１６に示す製造装置２０は、上記以外の様々な要素を含んでいてもよいが、説明の便宜上、これらの要素の図示および説明は省略する。
　本実施の形態におけるＳｉＣ半導体装置の製造方法は、基本的には実施の形態１と同様の構成を備えているが、本実施の形態における製造装置２０を用いる点において異なる。なお、本実施の形態では、酸化膜３を除去する工程（ステップＳ５）では、ドライ雰囲気で行なう。
　以上より、本実施の形態におけるＳｉＣ半導体装置の製造装置２０は、オゾンガスを用いてＳｉＣ半導体の表面に酸化膜３を形成するための形成部と、酸化膜３を除去するための除去部とを備え、形成部と除去部とが同一（チャンバ２１）である。
　本実施の形態におけるＳｉＣ半導体装置の製造装置２０によれば、形成部においてＳｉＣ半導体に酸化膜３を形成した後、除去部において酸化膜３を除去する間に、ＳｉＣ半導体を搬送する必要がないので、ＳｉＣ半導体は大気に曝されない。言い換えると、酸化膜３を形成するステップＳ３と酸化膜３を除去するステップＳ５との間では、ＳｉＣ半導体は大気が遮断された雰囲気内に配置される。これにより、ＳｉＣ半導体の洗浄中に大気中の不純物がＳｉＣ半導体の表面に再付着することを抑制できる。また活性度の高いオゾンガスによって酸化膜３を形成しているので、安定した化合物であるＳｉＣ半導体の表面に酸化膜３を容易に形成することができる。したがって、活性度が低いＲＣＡ洗浄に比べて洗浄効果を高めることができる。
　また、薬液を用いずに、ドライ雰囲気で、酸化膜３の形成および酸化膜３の除去を行なうことができる。このため、洗浄に伴う薬液に関する問題をさらに低減することができる。
　本実施例では、ＳｉＣ半導体として、図１７に示すエピタキシャルウエハ１３０の洗浄において、オゾンガスを用いて酸化膜を形成することの効果について調べた。なお、図１７は、本実施例で洗浄するエピタキシャルウエハ１３０を概略的に示す断面図である。
　（本発明例１）
　まず、ＳｉＣ基板２として、表面２ａを有する４Ｈ－ＳｉＣ基板を準備した（ステップＳ１）。
　次に、エピタキシャル層１２０を構成する層として、１０μｍの厚みを有し、１×１０16ｃｍ-3の不純物濃度を有するｐ型ＳｉＣ層１３１をＣＶＤ法により成長した（ステップＳ６）。
　次に、ＳｉＯ2をマスクとして用いて、リン（Ｐ）をｎ型不純物として１×１０19ｃｍ-3の不純物濃度を有するソース領域１２４およびドレイン領域１２９を形成した。また、アルミニウム（Ａｌ）をｐ型不純物として１×１０19ｃｍ-3の不純物濃度を有するコンタクト領域１２５を形成した（ステップＳ７）。なお、各々のイオン注入をした後には、マスクを除去した。
　次に、活性化アニール処理を行なった。この活性化アニール処理としては、Ａｒガスを雰囲気ガスとして用いて、加熱温度１７００～１８００℃、加熱時間３０分と条件とした。
　これにより、表面１３０ａを有するエピタキシャルウエハ１３０を準備した。続いて、図１に示す製造装置１０を用いて、エピタキシャルウエハ１３０の表面１３０ａを洗浄した（ステップＳ１０）。
　具体的には、オゾンガスを用いて、酸化膜を形成した（ステップＳ３）。このステップＳ３では、５Ｐａでアルゴンを含む雰囲気でエピタキシャルウエハ１３０を４００℃に加熱した。これにより、エピタキシャルウエハ１３０の表面１３０ａに１ｎｍの厚みの酸化膜を形成できたことを確認した。
　次に、接続部１４を介して熱処理部１３で、不活性ガスを含む雰囲気でエピタキシャルウエハ１３０を熱処理した（ステップＳ４）。熱処理の条件は、不活性ガスとしてアルゴンを用い、１３００℃以上でエピタキシャルウエハ１３０を加熱した。
　次に、接続部１４を通して除去部１２で、エピタキシャルウエハ１３０の表面１３０ａに形成された酸化膜を除去した（ステップＳ５）。このステップＳ５では、１０％の濃度のフッ酸により除去した。これにより、ステップＳ３で形成した酸化膜を除去できたことを確認した。
　以上の工程（ステップＳ３～Ｓ５、Ｓ１０）により、エピタキシャルウエハ１３０の表面１３０ａを洗浄した。本発明例１の洗浄後のエピタキシャルウエハ１３０の表面は、洗浄前の表面１３０ａよりも不純物およびパーティクルが低減されていた。また、本発明例１の洗浄後のエピタキシャルウエハ１３０の表面は、化学量論組成に近いＳｉＣ表面であった。
　（本発明例２）
　本発明例２では、まず、本発明例１と同様の図１７に示すエピタキシャルウエハ１３０を準備した（ステップＳ１、Ｓ６、Ｓ７）。
　次に、ＳｉＣ基板２の裏面２ｂをバックグラインドした。次いで、この裏面２ｂに酸化膜を形成した（ステップＳ３）。その後、熱処理をした（ステップＳ４）。次に、酸化膜を除去した（ステップＳ５）。ステップＳ３～Ｓ５の条件は、本発明例１と同様とした。
　以上の工程（ステップＳ３～Ｓ５）により、エピタキシャルウエハ１３０のＳｉＣ基板２の裏面２ｂを洗浄した。本発明例２の洗浄後のＳｉＣ基板２の裏面は、洗浄前の裏面２ｂよりも不純物およびパーティクルが低減されていた。また、本発明例２の洗浄後のＳｉＣ基板２の裏面は、化学量論組成に近いＳｉＣ表面であった。
　（本発明例３）
　本発明例３は、基本的には本発明例１と同様に行なったが、酸化膜を形成する工程（ステップＳ３）に先立って、エピタキシャルウエハ１３０の表面１３０ａに不活性ガスイオンおよび水素イオンの少なくとも１種のイオンを注入する工程（ステップＳ２）をさらに備えていた点において異なっていた。具体的には、不活性ガスイオンとして水素イオンを用い、表面１３０ａ全体に水素イオンを注入した。不活性ガスイオンを注入することで、ステップＳ３でオゾンガスを用いて表面１３０ａを酸化させたときに、酸化膜をより容易に形成できたことを確認できた。
　以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１，２　ＳｉＣ基板、１ａ，２ａ，１００ａ，１０１ａ，１３０ａ　表面、２ｂ　裏面、３　酸化膜、１０，２０　製造装置、１１　形成部、１２　除去部、１３　熱処理部、１４　接続部、２１　チャンバ、２２　第１のガス供給部、２３　第２のガス供給部、２４　真空ポンプ、１００，１０１，１３０　エピタキシャルウエハ、１１０　ゲート電極、１１１，１２７　ソース電極、１１２　ドレイン電極、１２０　エピタキシャル層、１２１　バッファ層、１２２　耐圧保持層、１２３　ウエル領域、１２４　ソース領域、１２５　コンタクト領域、１２９　ドレイン領域、１３１　ｐ型ＳｉＣ層。

Claims (13)

  1. 　炭化珪素半導体（１）の表面に酸化膜（３）を形成する工程と、
    　前記酸化膜（３）を除去する工程とを備え、
    　前記酸化膜（３）を形成する工程では、オゾンガスを用いる、炭化珪素半導体装置の製造方法。
  2. 　前記酸化膜（３）を除去する工程では、ハロゲンプラズマまたは水素プラズマを用いる、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 　前記酸化膜（３）を除去する工程では、前記ハロゲンプラズマとしてフッ素プラズマを用いる、請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 　前記酸化膜（３）を除去する工程では、２０℃以上４００℃以下の温度で行なう、請求項２に記載の炭化珪素半導体装置の製造方法。
  5. 　前記酸化膜（３）を除去する工程では、０．１Ｐａ以上２０Ｐａ以下の圧力で行なう、請求項２に記載の炭化珪素半導体装置の製造方法。
  6. 　前記酸化膜（３）を除去する工程では、フッ化水素を用いる、請求項１に記載の炭化珪素半導体装置の製造方法。
  7. 　前記酸化膜（３）を形成する工程と前記酸化膜（３）を除去する工程との間に、不活性ガスを含む雰囲気で前記炭化珪素半導体（１）を熱処理する工程をさらに備える、請求項１に記載の炭化珪素半導体装置の製造方法。
  8. 　前記酸化膜（３）を形成する工程に先立って、前記炭化珪素半導体（１）の前記表面に不活性ガスイオンおよび水素イオンの少なくとも１種のイオンを注入する工程をさらに備える、請求項１に記載の炭化珪素半導体装置の製造方法。
  9. 　前記酸化膜（３）を形成する工程では、前記炭化珪素半導体（１）を２０℃以上６００℃以下に加熱する、請求項１に記載の炭化珪素半導体装置の製造方法。
  10. 　前記酸化膜（３）を形成する工程では、０．１Ｐａ以上５０Ｐａ以下の圧力で行なう、請求項１に記載の炭化珪素半導体装置の製造方法。
  11. 　前記酸化膜（３）を形成する工程では、窒素、アルゴン、ヘリウム、二酸化炭素、および一酸化炭素からなる群より選ばれた少なくとも一種を含む雰囲気で行なう、請求項１に記載の炭化珪素半導体装置の製造方法。
  12. 　炭化珪素半導体（１）の表面に酸化膜（３）を形成するための形成部（１１）と、
    　オゾンガスを用いて前記酸化膜（３）を除去するための除去部（１２）と、
    　前記炭化珪素半導体（１）を搬送可能に前記形成部（１１）と前記除去部（１２）とを接続する接続部（１４）とを備え、
    　前記接続部（１４）における前記炭化珪素半導体（１）を搬送させる領域は、大気の遮断が可能である、炭化珪素半導体装置の製造装置。
  13. 　オゾンガスを用いて炭化珪素半導体（１）の表面に酸化膜（３）を形成するための形成部（１１，２１）と、
    　前記酸化膜（３）を除去するための除去部（１２，２１）とを備え、
    　前記形成部（１１，２１）と前記除去部（１２，２１）とは同一である、炭化珪素半導体装置の製造装置。
PCT/JP2011/075395 2010-11-24 2011-11-04 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置 WO2012070368A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020127029324A KR20130116161A (ko) 2010-11-24 2011-11-04 탄화규소 반도체 장치의 제조 방법 및 탄화규소 반도체 장치의 제조 장치
CN201180029016XA CN102959690A (zh) 2010-11-24 2011-11-04 制造碳化硅半导体器件的方法和制造碳化硅半导体器件的装置
US13/695,775 US20130045592A1 (en) 2010-11-24 2011-11-04 Method for manufacturing silicon carbide semiconductor device and device for manufacturing silicon carbide semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010261323A JP2012114210A (ja) 2010-11-24 2010-11-24 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP2010-261323 2010-11-24

Publications (2)

Publication Number Publication Date
WO2012070368A1 true WO2012070368A1 (ja) 2012-05-31
WO2012070368A9 WO2012070368A9 (ja) 2012-11-08

Family

ID=46145718

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/075395 WO2012070368A1 (ja) 2010-11-24 2011-11-04 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置

Country Status (6)

Country Link
US (1) US20130045592A1 (ja)
JP (1) JP2012114210A (ja)
KR (1) KR20130116161A (ja)
CN (1) CN102959690A (ja)
TW (1) TW201230178A (ja)
WO (1) WO2012070368A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014229842A (ja) * 2013-05-24 2014-12-08 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US20220157945A1 (en) * 2014-06-06 2022-05-19 Rohm Co., Ltd. Sic epitaxial wafer, manufacturing apparatus of a sic epitaxial wafer, fabrication method of a sic epitaxial wafer, and semiconductor device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5870478B2 (ja) * 2010-09-30 2016-03-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP5971718B2 (ja) * 2012-10-29 2016-08-17 株式会社明電舎 半導体装置製造方法
JP5988299B2 (ja) * 2012-10-29 2016-09-07 株式会社明電舎 半導体装置製造方法
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP2016111050A (ja) * 2014-12-02 2016-06-20 フェニテックセミコンダクター株式会社 炭化珪素半導体装置の製造方法、炭化珪素半導体装置及び酸化拡散装置
JP6661283B2 (ja) * 2015-05-14 2020-03-11 東京エレクトロン株式会社 クリーニング方法及びプラズマ処理方法
KR20180100044A (ko) * 2015-08-17 2018-09-06 온토스 이큅먼트 시스템즈 상압 플라즈마 처리 단계들을 이용한 에피택셜 성장
JP6441190B2 (ja) * 2015-09-11 2018-12-19 株式会社東芝 半導体装置の製造方法
WO2017094389A1 (ja) * 2015-11-30 2017-06-08 東京エレクトロン株式会社 基板洗浄方法
JP6696247B2 (ja) * 2016-03-16 2020-05-20 富士電機株式会社 半導体装置の製造方法
CN106024586B (zh) * 2016-06-23 2018-07-06 扬州扬杰电子科技股份有限公司 一种碳化硅表面清洁方法
JP6988140B2 (ja) * 2017-04-12 2022-01-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN109003895B (zh) * 2018-07-19 2021-06-08 大连理工大学 一种提高SiC MOSFET器件性能稳定性的制作方法
CN109103078A (zh) * 2018-10-03 2018-12-28 大连理工大学 一种提高SiC MOSFET器件高、低温稳定性的钝化方法
JP7242488B2 (ja) * 2019-09-17 2023-03-20 株式会社東芝 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09183700A (ja) * 1995-12-28 1997-07-15 Nippon Steel Corp ＳｉＣ単結晶基板の製造方法
JP2001035838A (ja) 1999-07-22 2001-02-09 Fuji Electric Co Ltd 炭化珪素半導体素子の製造方法
JP2005064392A (ja) * 2003-08-19 2005-03-10 Neomax Co Ltd ＳｉＣ単結晶基板の製造方法
WO2010090024A1 (ja) * 2009-02-04 2010-08-12 日立金属株式会社 炭化珪素単結晶基板およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135552A (ja) * 2008-12-04 2010-06-17 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09183700A (ja) * 1995-12-28 1997-07-15 Nippon Steel Corp ＳｉＣ単結晶基板の製造方法
JP2001035838A (ja) 1999-07-22 2001-02-09 Fuji Electric Co Ltd 炭化珪素半導体素子の製造方法
JP2005064392A (ja) * 2003-08-19 2005-03-10 Neomax Co Ltd ＳｉＣ単結晶基板の製造方法
WO2010090024A1 (ja) * 2009-02-04 2010-08-12 日立金属株式会社 炭化珪素単結晶基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014229842A (ja) * 2013-05-24 2014-12-08 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US20220157945A1 (en) * 2014-06-06 2022-05-19 Rohm Co., Ltd. Sic epitaxial wafer, manufacturing apparatus of a sic epitaxial wafer, fabrication method of a sic epitaxial wafer, and semiconductor device

Also Published As

Publication number Publication date
WO2012070368A9 (ja) 2012-11-08
JP2012114210A (ja) 2012-06-14
CN102959690A (zh) 2013-03-06
US20130045592A1 (en) 2013-02-21
KR20130116161A (ko) 2013-10-23
TW201230178A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
WO2012070368A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
WO2011158557A1 (ja) 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置
JP5605005B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
WO2011158528A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
WO2011158534A1 (ja) 炭化珪素半導体装置の製造方法
US8785301B2 (en) Method of cleaning silicon carbide semiconductor
US20110309376A1 (en) Method of cleaning silicon carbide semiconductor, silicon carbide semiconductor, and silicon carbide semiconductor device
WO2011158558A1 (ja) 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180029016.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11842843

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13695775

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2011842843

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20127029324

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE