Nothing Special   »   [go: up one dir, main page]

WO2011040426A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2011040426A1
WO2011040426A1 PCT/JP2010/066886 JP2010066886W WO2011040426A1 WO 2011040426 A1 WO2011040426 A1 WO 2011040426A1 JP 2010066886 W JP2010066886 W JP 2010066886W WO 2011040426 A1 WO2011040426 A1 WO 2011040426A1
Authority
WO
WIPO (PCT)
Prior art keywords
plasma
semiconductor device
film
manufacturing
oxide film
Prior art date
Application number
PCT/JP2010/066886
Other languages
English (en)
French (fr)
Inventor
吉宏 佐藤
俊彦 塩澤
辰夫 西田
良浩 廣田
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to KR1020127011218A priority Critical patent/KR101380094B1/ko
Priority to US13/498,259 priority patent/US20120184107A1/en
Publication of WO2011040426A1 publication Critical patent/WO2011040426A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device applicable to the manufacture of, for example, a transistor.
  • a LOCOS (Local Oxidation of Silicon) method for forming an element isolation film by a thermal oxidation method has been used as a method for separating semiconductor elements.
  • the LOCOS method has a limit in miniaturization of elements because the element isolation region occupies a large area. Therefore, the STI (Shallow Trench Isolation) method has been developed as a technique to replace the LOCOS method.
  • the STI method since a trench is formed in a silicon wafer and an element isolation film is embedded, the area occupied by the element isolation region is small, and miniaturization is possible.
  • etching is performed using this silicon nitride film as a mask to form a trench.
  • the inside of the trench is oxidized to form a thin oxide film.
  • a thick silicon dioxide film is formed on the entire surface of the semiconductor substrate so as to fill the trench in which the thin oxide film is formed, and planarized by chemical mechanical polishing using the silicon nitride film as a stopper. By doing so, an element isolation film is formed.
  • a plurality of silicon dioxide films having different thicknesses are formed as gate oxide films of transistors constituting these devices.
  • a relatively thick gate oxide film is used in an I / O portion or a cell, and a relatively thin gate oxide film is used in a core CMOS or the like.
  • a thin gate oxide film is used for the transistor of the surrounding logic device in order to improve the driving speed performance of the whole device, and the transistor of the DRAM cell
  • a design using a thick gate oxide film having excellent withstand voltage has been performed.
  • gate oxide films having different thicknesses are required depending on the power supply voltage.
  • the element isolation film embedded in the trench by the STI method is a silicon oxide film formed by a coating method such as a plasma CVD method or SOD / SOG, the film quality is dense or has many defects. Therefore, the etching resistance is lower than that of the thermal oxide film, and the element isolation film is greatly reduced while the wet etching is repeated in the device manufacturing process.
  • the reduction in the element isolation film is increased, a depression is generated around the active region, and the element isolation function becomes insufficient, which causes a reduction in device reliability and yield.
  • an object of the present invention is to provide a semiconductor device manufacturing method capable of manufacturing a semiconductor device while suppressing as much as possible the element isolation film formed using STI from being lost by the wet etching process. is there.
  • a silicon substrate a trench formed in the silicon substrate at a predetermined interval, an element isolation oxide film embedded in the trench, and the element isolation oxide film
  • a silicon surface exposed to the substrate, a sacrificial oxide film is formed by plasma oxidation of the silicon surface, and the silicon surface is removed by wet etching. And exposing the exposed silicon surface to an oxidation treatment to form a silicon dioxide film.
  • the plasma oxidation treatment of the silicon surface is a treatment containing oxygen in a treatment vessel of a plasma treatment apparatus.
  • O ( 1 D 2 ) radicals generated using a gas are performed using dominant plasma.
  • a silicon substrate, a trench formed in the silicon substrate at a predetermined interval, an element isolation oxide film embedded in the trench, and the element isolation oxide film An object to be processed having an exposed silicon surface, oxidizing the silicon surface to form a sacrificial oxide film, peeling the sacrificial oxide film by wet etching, Exposing the exposed silicon surface to a plasma oxidation process to form a silicon dioxide film; removing at least a portion of the silicon dioxide film by wet etching; and removing the silicon dioxide film to expose the silicon dioxide film. Forming a silicon dioxide film having a thickness smaller than that of the silicon dioxide film by oxidizing the silicon surface of the exposed portion. Plasma oxidation treatment of the silicon surface, in the processing vessel of the plasma processing apparatus, O (1 D 2) radicals were produced using a process gas containing oxygen is carried out by plasma predominated, the manufacturing method of a semiconductor device Provided.
  • the exposed silicon surface may be subjected to plasma oxidation to form a silicon dioxide film, and at least a part of the silicon dioxide film may be removed by wet etching.
  • the oxidation treatment in the first aspect, the oxidation treatment of the silicon surface in the second aspect and / or the oxidation treatment of the silicon surface exposed by removing the silicon dioxide are performed in a processing vessel of a plasma processing apparatus.
  • O ( 1 D 2 ) radicals generated using a processing gas containing oxygen be performed by a dominant plasma.
  • the density of O ( 1 D 2 ) radicals in the plasma is 1 ⁇ 10 12 [cm ⁇ 3 ] or more.
  • the pressure in the processing vessel is within a range of 1.33 to 333 Pa. Further, it is preferable that the ratio of oxygen in the processing gas is in the range of 0.2 to 1%. Further, the processing gas preferably contains hydrogen at a ratio of 1% or less.
  • the plasma is formed by the processing gas and a microwave introduced into the processing chamber by a planar antenna having a plurality of slots. Microwave excitation plasma is preferred.
  • high-frequency power is preferably supplied to a mounting table on which a target object is mounted during the plasma oxidation process.
  • the plasma oxidation treatment is performed by modifying the oxide film for element isolation simultaneously with the oxidation treatment of the silicon surface. Is preferable.
  • FIG. 6 is a view showing a state after a CMP process in forming a gate oxide film according to the method of the present invention
  • FIG. 2 is a process diagram subsequent to FIG. 1, illustrating a state after the silicon nitride film is peeled off.
  • FIG. 3 is a process diagram subsequent to FIG. 2, illustrating a state after the pad oxide film 107 is removed.
  • FIG. 4 is a process diagram subsequent to FIG. 3, showing a state in which a sacrificial oxide film is formed by plasma oxidation treatment.
  • FIG. 5 is a process diagram subsequent to FIG. 4, illustrating a state where a sacrificial oxide film is peeled off.
  • FIG. 6 is a process diagram subsequent to FIG.
  • FIG. 5 showing a state in which a thick gate oxide film is formed by plasma oxidation treatment. It is process drawing following FIG. 6, and is drawing which shows the state which peeled the mask after wet etching.
  • FIG. 8 is a process diagram subsequent to FIG. 7, illustrating a state in which a thin gate oxide film is formed by plasma oxidation treatment. In the comparative method, it is drawing which shows the state in which the sacrificial oxide film was formed by thermal oxidation treatment.
  • FIG. 10 is a process diagram subsequent to FIG. 9, illustrating a state after the sacrificial oxide film is peeled off.
  • FIG. 11 is a process diagram subsequent to FIG. 10, illustrating a state after a thick gate oxide film is formed by a thermal oxidation method.
  • FIG. 12 is a process diagram subsequent to FIG. 11, showing a state after the gate oxide film is partially peeled off.
  • FIG. 13 is a process diagram subsequent to FIG. 12, illustrating a state after a thin gate oxide film is formed by a thermal oxidation method.
  • It is a schematic sectional drawing which shows an example of the plasma processing apparatus suitable for implementation of the method of this invention. It is a schematic sectional drawing which shows another example of the plasma processing apparatus suitable for implementation of the method of this invention. It is drawing which shows the structure of a planar antenna. It is explanatory drawing which shows the structural example of a control part.
  • O (1 D 2) is a view for explaining the mechanism of action of plasma oxidation by radicals.
  • FIG. 4 is a graph showing the relationship between the oxide film depth and the wet etching rate in Experiment 1.
  • FIG. It is a graph which extracts and shows some conditions of the graph of FIG. 18A.
  • 10 is a graph showing the RMS roughness of the surface of the SiO 2 film in Experiment 2.
  • 6 is a graph showing the RMS roughness of the Si / SiO 2 interface in Experiment 2.
  • 6 is a graph showing measurement results of boron concentration distribution in silicon by SIMS (secondary ion mass spectrometer) in Experiment 3.
  • FIG. 6 is a graph showing the relationship between the depth of an oxide film and the wet etching rate in Experiment 4.
  • FIG. 1 shows a state in which a plurality of trenches 103 are formed in a silicon substrate 101 and a silicon dioxide film 105 as an element isolation film is embedded in each trench 103. Between the silicon dioxide film 105 and the silicon dioxide film 105 is an active region for forming a transistor.
  • FIG. 1 shows a state in which a plurality of trenches 103 are formed in a silicon substrate 101 and a silicon dioxide film 105 as an element isolation film is embedded in each trench 103. Between the silicon dioxide film 105 and the silicon dioxide film 105 is an active region for forming a transistor.
  • the left side toward the paper surface is a region 201 for forming a transistor used for, for example, I / O, a cell, and the right side is, for example, This is a transistor formation region 203 used for a core CMOS or the like.
  • the region 201 is for forming a high voltage transistor
  • the region 203 is for forming a low voltage transistor (note that the expressions “high voltage” and “low voltage” are relative only).
  • a pad oxide film 107 is formed on the silicon substrate 101, and a silicon nitride film 109 is formed thereon.
  • the pad oxide film 107 is a SiO 2 film formed by thermal oxidation with a thickness of about 0.02 to 0.05 ⁇ m formed for the purpose of protecting the silicon surface.
  • the silicon nitride film 109 is a mask when the trench 103 is formed in the silicon substrate 101 and a stopper when the silicon dioxide film 105 is planarized by CMP.
  • FIG. 1 shows a state after the CMP process.
  • the pad oxide film 107 is formed by thermally oxidizing the silicon surface of the silicon substrate 101.
  • a silicon nitride film 109 is formed on the pad oxide film 107 by, for example, a CVD method.
  • a photoresist film (not shown) is patterned on the silicon nitride film 109. Using this patterned photoresist film as a mask, silicon nitride film 109, pad oxide film 107 and silicon substrate 101 are etched to form trench 103 in silicon substrate 101.
  • a silicon dioxide film to be an element isolation film (silicon dioxide film 105) later is formed in the trench 103 and on the silicon nitride film 109.
  • the trench 103 is embedded by SOD, SOG, CVD, or plasma CVD in order to cope with miniaturization.
  • a step of forming a Si—O bond by performing thermal oxidation treatment or thermal annealing treatment can be included.
  • chemical mechanical polishing (CMP) is performed by using the silicon nitride film 109 as a stopper to remove the silicon dioxide film existing on the silicon nitride film 109 and leave the silicon dioxide film 105 in the trench 103, whereby the silicon dioxide film 105 of FIG. A structure can be made.
  • the silicon dioxide film 105 as an element isolation film is a film formed by SOD film, SOG film, CVD or plasma CVD.
  • the SOD film / SOG film can be formed from, for example, polysilazane or an inorganic material obtained by a sol-gel method. More specifically, for example, Spinfil (registered trademark) series 400 and 600 (manufactured by AZ Electronic Materials) can be used. Both the SOD material and the SOG material can be made SiO 2 by forming Si—O bonds by, for example, thermal oxidation in a water vapor atmosphere after being buried in the trench. When SiO 2 is buried in the trench by CVD or plasma CVD, the silicon dioxide film 105 can be formed by performing thermal annealing.
  • FIG. 2 shows a state after the silicon nitride film 109 is peeled from the state of FIG.
  • the silicon nitride film 109 can be peeled off by wet etching using, for example, hot phosphoric acid (warmed phosphoric acid aqueous solution).
  • FIG. 3 shows a state after the pad oxide film 107 is peeled off.
  • the pad oxide film 107 is a thermal oxide film and the silicon dioxide film 105 is an SOD film, an SOG film, or a CVD film, and thus the silicon dioxide film 105 is more easily etched than the pad oxide film 107.
  • the sacrificial oxide film 111 is formed by oxidizing the silicon surfaces S1 and S2.
  • the sacrificial oxide film 111 is preferably formed by performing plasma oxidation using plasma in which O ( 1 D 2 ) radicals are dominant, as will be described later. More preferably, the plasma oxidation process is performed while applying a bias voltage to the substrate 101.
  • FIG. 4 shows a state where the sacrificial oxide film 111 is formed by the plasma oxidation process.
  • the sacrificial oxide film 111 is formed with a thickness of 1 to 6 nm, for example, and the silicon dioxide film 105 is also modified and densified with a thickness of 3 to 200 nm from the surface, for example.
  • a densified modified layer near the surface of the silicon dioxide film 105 is indicated by reference numeral 105a.
  • FIG. 5 shows a state where the sacrificial oxide film 111 is peeled and the silicon surfaces S1 and S2 are exposed. Since the silicon dioxide film 105 is densified at the same time as the plasma oxidation process and the modified layer 105a is formed, the etching resistance is increased. Therefore, even after the sacrificial oxide film 111 is peeled off, the reduction of the silicon dioxide film 105 is suppressed. Note that the film thickness of the modified layer 105a is slightly reduced by wet etching.
  • the surface of the silicon dioxide film 105 is modified by performing the plasma oxidation process using the plasma in which the O ( 1 D 2 ) radical is dominant in some oxidation steps in the process.
  • the film becomes dense and the film loss during wet etching can be suppressed.
  • FIG. 6 shows a state in which a thick gate oxide film 113 is formed by plasma oxidation.
  • the gate oxide film 113 having a thickness of 2 to 6 nm is formed, and at the same time, the modified layer 105a on the surface of the silicon dioxide film 105 is increased.
  • the silicon dioxide film 105 is further modified. More preferable.
  • the gate oxide film 113 in the region 203 is removed while leaving the gate oxide film 113 in the region 201.
  • the gate oxide film 113 in the region 203 is removed by wet etching.
  • FIG. 7 shows a state after wet etching (after the mask is also peeled off).
  • the gate oxide film 113 is removed and the silicon surface S2 is exposed.
  • the modified layer 105a of the silicon dioxide film 105 is slightly etched and reduced. As a result, as schematically shown in FIG.
  • FIG. 8 shows a state after the plasma oxidation treatment.
  • the silicon surface S2 in the region 203 is oxidized, and a thin gate oxide film 115 having a thickness of 1 to 4 nm, for example, is formed.
  • the reduced of the element isolation film the silicon dioxide film 105 including the modified layer 105a
  • a step or gap between the gate oxide film 115 and the adjacent silicon dioxide film 105 in the region 203 is suppressed. There is no dent.
  • the modified layer 105a on the surface of the silicon dioxide film 105 is increased by the plasma oxidation treatment.
  • FIGS. 9 to 13 show a case where thermal oxidation is performed in the same process as FIGS. 1 to 8 instead of plasma oxidation using plasma in which O ( 1 D 2 ) radicals are dominant. Yes. Note that the same components as those in FIGS. 1 to 8 are denoted by the same reference numerals and description thereof is omitted.
  • FIG. 9 corresponds to FIG. 4 and shows a state after the sacrificial oxide film 111 is formed.
  • the silicon dioxide film 105 is also heat-treated at the same time, but the surface of the silicon dioxide film 105 is not densified (the modified layer is formed). It has not been). This is presumably because the thermal oxidation treatment does not supply sufficient energy to break intermolecular bonds or interatomic bonds.
  • the sacrificial oxide film 111 is peeled off by wet etching using dilute hydrofluoric acid.
  • FIG. 10 corresponds to FIG.
  • FIG. 5 shows a state after the sacrificial oxide film 111 is peeled off.
  • the thickness of the silicon dioxide film 105 is greatly reduced compared to FIG. This is because the SOD / SOG film having a lower etching resistance than the thermal oxide film and the silicon dioxide film 105, which is a CVD film, are largely etched away by wet etching.
  • FIG. 11 corresponds to FIG. 6 and shows a state after the thick gate oxide film 113 is formed by the thermal oxidation method. Even in this step, since the gate oxide film 113 is formed by the thermal oxidation method in the comparative method, the surface of the silicon dioxide film 105 is not densified. Then, from the state of FIG. 11, the thick gate oxide film 113 is partially removed (only on the region 203 side) by wet etching. That is, a mask (not shown) is formed on the region 201 side, and only the region 203 side is etched with dilute hydrofluoric acid.
  • FIG. 12 corresponds to FIG. 7 and shows a state after the gate oxide film 113 is partially removed (only on the region 203 side). In comparison between FIG. 12 and FIG.
  • the silicon dioxide film 105 closer to the region 203 than in FIG. 7 is greatly reduced from the surface, and a depression D lower than the silicon surface S ⁇ b> 2 is generated.
  • This dent D is a result of the silicon dioxide film 105 having a lower etching resistance than the thermal oxide film being scraped each time the wet etching is repeated.
  • Such a recess D makes the subsequent process difficult and lowers the function of separating adjacent elements, which causes a reduction in device reliability and yield.
  • FIG. 13 corresponds to FIG. 8 and shows a state after a thin gate oxide film 115 is formed by a thermal oxidation method.
  • the surface of the silicon dioxide film 105 is greatly diminished on the region 203 side and lower than the silicon surface, and is covered with the gate oxide film 115 in FIG. Nevertheless, the shape of the corner portion C of silicon is exposed as the surface step shape between the gate oxide film 115 and the silicon dioxide film 105 as it is.
  • Such a shape is a result of the silicon dioxide film 105 having lower etching resistance than the thermal oxide film being scraped each time the wet etching is repeated.
  • Such a shape of the corner portion C of silicon is likely to be a starting point of leakage current generation, and causes a reduction in device reliability and yield.
  • the formation of the depression D can be suppressed by forming a protective mask on the silicon dioxide film 105 or separately providing a process for modifying the silicon dioxide film 105 to lower the wet etching rate.
  • the number of processes increases unnecessarily.
  • plasma oxidation treatment is performed using plasma in which O ( 1 D 2 ) radicals are dominant to oxidize the silicon surfaces S 1 and S 2 and the SiO 2 surface of the silicon dioxide film 105. Since the modification (densification) can be performed simultaneously, the formation of the recess D can be suppressed without providing a separate modification step, and the process efficiency is excellent.
  • plasma oxidation treatment is performed while applying a bias voltage to the object to be processed, so that the silicon dioxide film 105 can be modified to a deeper position to form a denser film. This is presumably because radicals can break bonds between molecules or atoms by supplying energy larger than the bond energy between molecules or atoms by diffusing into the film.
  • the oxidation process for forming the sacrificial oxide film and the gate oxide film is performed using plasma in which the O ( 1 D 2 ) radical is dominant, so that a process at a low temperature is possible.
  • the surface of the element isolation film can be modified and densified. Therefore, loss of the surface of the element isolation film due to wet etching can be suppressed without providing an additional modification step.
  • by applying such a plasma oxidation treatment with plasma in which O ( 1 D 2 ) radicals are dominant in a process in which the wet etching process is repeated it is possible to effectively suppress the loss of the element isolation film. Therefore, it is possible to prevent a decrease in the reliability of the semiconductor device due to the decrease in the element isolation film, and it is possible to manufacture the semiconductor device without reducing the process efficiency.
  • the gate oxide film to be finally formed can be formed by other methods such as thermal oxidation treatment instead of plasma oxidation treatment using plasma in which O ( 1 D 2 ) radicals are dominant.
  • thermal oxidation treatment instead of plasma oxidation treatment using plasma in which O ( 1 D 2 ) radicals are dominant.
  • the method of the present invention is a process in which the sacrificial oxide film 111 is formed after the silicon dioxide film 105 as the element isolation film is formed and the sacrificial oxide film 111 is peeled off by wet etching at least once. Widely applicable.
  • the sacrificial oxide film 111 is formed by performing plasma oxidation processing using plasma in which O ( 1 D 2 ) radicals are dominant, thereby reducing the loss of the silicon dioxide film 105. (See FIGS. 4 and 5).
  • the modified layer 105a is formed on the surface of the silicon dioxide film 105 as the element isolation film by using the plasma in which the O ( 1 D 2 ) radical is dominant in the formation process of the sacrificial oxide film 111, wet etching is performed. Resistance is improved. Therefore, the subsequent oxidation step, for example, formation of the gate oxide film 113 and the like may be performed by, for example, a thermal oxidation method. Plasma oxidation treatment In the case of processing, it is more preferable that the bias voltage is applied to the silicon substrate 101 that is the object to be processed.
  • the method of the present invention is a process having at least one step of forming a gate oxide film 113 after forming a silicon dioxide film 105 as an element isolation film and peeling at least a part of the gate oxide film 113 by wet etching. If so, it is widely applicable.
  • an effect of suppressing the reduction of the silicon dioxide film 105 is obtained by performing plasma oxidation treatment using plasma in which the O ( 1 D 2 ) radical is dominant in forming the gate oxide film 113. (See FIGS. 6 and 7).
  • the sacrificial oxide film 111 may be formed by, for example, a thermal oxidation method.
  • the plasma oxidation treatment is more preferably performed while applying a bias voltage to the silicon substrate 101 that is the object to be processed.
  • the method of the present invention forms a sacrificial oxide film 111 after forming a silicon dioxide film 105 as an element isolation film, and then forms a gate oxide film 113 by stripping the sacrificial oxide film 111 by wet etching.
  • the present invention can be widely applied to processes having a combination with a step of removing at least part of the gate oxide film 113 by wet etching.
  • the formation of the sacrificial oxide film 111 and the gate oxide film 113 are each performed by plasma oxidation using plasma in which O ( 1 D 2 ) radicals are dominant, thereby suppressing loss of the element isolation film. (See FIGS. 4 to 7).
  • partial or total oxidation for example, a sacrificial oxidation process, A particularly significant effect can be obtained in a process having a gate oxidation step) and a step of removing at least a part of a gate oxide film (for example, gate oxide film 113) by wet etching twice or more (see FIGS. 4 to 8).
  • the plasma oxidation treatment is more preferably performed while applying a bias voltage to the silicon substrate 101 that is the object to be processed.
  • the gate oxide film can be formed while suppressing the loss of the element isolation film.
  • the gate oxide film thus obtained can be used as a gate oxide film of a transistor. That is, the method for manufacturing a semiconductor device according to the present invention is preferably applicable to the case where a gate insulating film is formed in the process of manufacturing a transistor. In the above description, only characteristic steps of the method of the present invention are shown, and descriptions of other steps are omitted.
  • FIG. 14A and 14B are cross-sectional views schematically showing the schematic configuration of the plasma processing apparatuses 100A and 100B.
  • FIG. 15 is a plan view showing a planar antenna that can be used in the plasma processing apparatuses 100A and 100B of FIGS. 14A and 14B.
  • the difference between the plasma processing apparatus 100A shown in FIG. 14A and the plasma processing apparatus 100B shown in FIG. 14B is whether or not a bias applying means for applying a bias voltage to the object to be processed is provided. Therefore, a configuration common to the plasma processing apparatuses 100A and 100B will be described first, and then a bias applying unit of the plasma processing apparatus 100B, which is a difference between the two, will be described.
  • the plasma processing apparatuses 100A and 100B have a high density and low density by introducing microwaves into a processing container using a planar antenna having a plurality of slot-shaped holes, in particular, RLSA (Radial Line Slot Antenna). It is configured as an RLSA microwave plasma processing apparatus that can generate microwave-excited plasma having an electron temperature.
  • RLSA Random Line Slot Antenna
  • the plasma processing apparatuses 100A and 100B can be suitably used as plasma oxidation processing apparatuses that form silicon oxide films (SiO 2 films) by oxidizing silicon during the manufacturing process of various semiconductor devices.
  • the plasma processing apparatuses 100 ⁇ / b> A and 100 ⁇ / b> B mainly include a processing container 1, a gas supply device 18 that supplies gas into the processing container 1, a gas introduction unit 15 that is connected to the gas supply apparatus 18, and the processing container 1.
  • An exhaust device provided with a vacuum pump 24 for evacuating the inside, a microwave introducing device 27 as a plasma generating means for generating plasma in the processing vessel 1, and each component of these plasma processing devices 100A and 100B
  • a control unit 50 for controlling.
  • the processing container 1 is formed of a grounded substantially cylindrical container. Note that the processing container 1 may be formed of a rectangular tube-shaped container.
  • the processing container 1 has a bottom wall 1a and a side wall 1b made of a metal such as aluminum or an alloy thereof.
  • a mounting table 2 is provided for horizontally supporting a semiconductor wafer (hereinafter referred to as “wafer”) W that is an object to be processed.
  • the mounting table 2 is made of a material having high thermal conductivity, such as ceramics such as AlN.
  • the mounting table 2 is supported by a cylindrical support member 3 extending upward from the center of the bottom of the exhaust chamber 11.
  • the support member 3 is made of ceramics such as AlN, for example.
  • the mounting table 2 is provided with a cover ring 4 for covering the outer edge portion thereof and guiding the wafer W.
  • the cover ring 4 is an annular member made of a material such as quartz, AlN, Al2O3, or SiN.
  • a resistance heating type heater 5 as a temperature adjusting mechanism is embedded in the mounting table 2.
  • the heater 5 is heated by the heater power supply 5a to heat the mounting table 2 and uniformly heats the wafer W, which is a substrate to be processed, with the heat.
  • the mounting table 2 is provided with a thermocouple (TC) 6.
  • TC thermocouple
  • the heating temperature of the wafer W can be controlled in a range from room temperature to 900 ° C., for example.
  • the mounting table 2 is provided with wafer support pins (not shown) for supporting the wafer W and raising and lowering it.
  • Each wafer support pin is provided so as to protrude and retract with respect to the surface of the mounting table 2.
  • a cylindrical liner 7 made of quartz is provided on the inner periphery of the processing vessel 1.
  • a quartz baffle plate 8 having a large number of exhaust holes 8 a is annularly provided on the outer peripheral side of the mounting table 2 in order to uniformly exhaust the inside of the processing container 1.
  • the baffle plate 8 is supported by a plurality of support columns 9.
  • a circular opening 10 is formed at a substantially central portion of the bottom wall 1a of the processing container 1.
  • An exhaust chamber 11 that communicates with the opening 10 and protrudes downward is provided on the bottom wall 1a.
  • An exhaust pipe 12 is connected to the exhaust chamber 11 and is connected to a vacuum pump 24 through the exhaust pipe 12.
  • a plate 13 having a circular opening at the center is joined to the upper portion of the processing container 1.
  • the inner periphery of the opening protrudes toward the inside (inside the processing container space) and forms an annular support portion 13a.
  • the plate 13 has a function as a lid that is disposed on the processing container 1 and opens and closes.
  • the plate 13 and the processing container 1 are hermetically sealed via a seal member 14.
  • An annular gas introduction portion 15 is provided on the side wall 1b of the processing vessel 1.
  • the gas introduction unit 15 is connected to a gas supply device 18 that supplies an oxygen-containing gas and a plasma excitation gas via a gas line 20d.
  • the gas introduction unit 15 may be connected to a plurality of gas lines (piping). Further, the gas introduction part 15 may be provided in a nozzle shape or a shower shape.
  • a loading / unloading port 16 for loading / unloading the wafer W between the plasma processing apparatuses 100A and 100B and a transfer chamber (not shown) adjacent thereto is provided on the side wall 1b of the processing container 1.
  • a gate valve G1 that opens and closes the loading / unloading port 16 is provided on the side wall 1b of the processing container 1.
  • the gas supply device 18 includes a gas supply source (for example, an inert gas supply source 19a, an oxygen-containing gas supply source 19b, a hydrogen gas supply source 19c), a pipe (for example, gas lines 20a, 20b, 20c, and 20d), It has a flow control device (for example, mass flow controllers 21a, 21b, and 21c) and valves (for example, on-off valves 22a, 22b, and 22c).
  • the gas supply device 18 may have a purge gas supply source or the like used when replacing the atmosphere inside the processing container 1 as a gas supply source (not shown) other than the above.
  • the inert gas for example, a rare gas can be used.
  • the rare gas for example, Ar gas, Kr gas, Xe gas, He gas, or the like can be used.
  • Ar gas for example, Ar gas, Kr gas, Xe gas, He gas, or the like can be used.
  • Ar gas it is particularly preferable to use Ar gas because it is economical.
  • oxygen-containing gas for example, oxygen gas (O 2 ), water vapor (H 2 O), ozone (O 3 ), or the like can be used.
  • the inert gas, oxygen-containing gas, and hydrogen gas (when added) supplied from the inert gas supply source 19a, oxygen-containing gas supply source 19b, and hydrogen gas supply source 19c of the gas supply device 18 are respectively connected to the gas lines 20a,
  • the gas line 20d is joined via 20b, 20c, reaches the gas introduction part 15 via the gas line 20d, and is introduced into the processing container 1 from the gas introduction part 15.
  • Each gas line 20a, 20b, 20c connected to each gas supply source is provided with mass flow controllers 21a, 21b, 21c and a pair of opening / closing valves 22a, 22b, 22c before and after. With such a configuration of the gas supply device 18, the supplied gas can be switched and the flow rate can be controlled.
  • the exhaust device is provided with a vacuum pump 24.
  • a vacuum pump 24 for example, a high-speed vacuum pump such as a turbo molecular pump can be used.
  • the vacuum pump 24 is connected to the exhaust chamber 11 of the processing container 1 through the exhaust pipe 12.
  • the gas in the processing container 1 uniformly flows into the space 11a of the exhaust chamber 11, and is further exhausted to the outside through the exhaust pipe 12 by operating the vacuum pump 24 from the space 11a.
  • the inside of the processing container 1 can be depressurized at a high speed to a predetermined degree of vacuum, for example, 0.133 Pa.
  • the microwave introduction device 27 includes a transmission plate 28, a planar antenna 31, a slow wave material 33, a cover member 34, a waveguide 37, a matching circuit 38, and a microwave generation device 39 as main components.
  • the microwave introduction device 27 is a plasma generation unit that introduces electromagnetic waves (microwaves) into the processing container 1 to generate plasma.
  • the transmission plate 28 that transmits microwaves is supported on a support portion 13 a that protrudes toward the inner periphery of the plate 13.
  • the transmission plate 28 is made of a dielectric material, for example, ceramics such as quartz, Al2O3, and AlN.
  • a gap between the transmission plate 28 and the support portion 13a is hermetically sealed through a seal member 29. Therefore, the inside of the processing container 1 is kept airtight.
  • the planar antenna 31 is provided above the transmission plate 28 so as to face the mounting table 2.
  • the planar antenna 31 has a disk shape.
  • the shape of the planar antenna 31 is not limited to a disk shape, and may be a square plate shape, for example.
  • the planar antenna 31 is locked to the upper end of the plate 13.
  • the planar antenna 31 is made of, for example, a copper plate or an aluminum plate having a surface plated with gold or silver.
  • the planar antenna 31 has a number of slot-shaped microwave radiation holes 32 that radiate microwaves.
  • the microwave radiation holes 32 are formed through the planar antenna 31 in a predetermined pattern.
  • the individual microwave radiation holes 32 have an elongated rectangular shape (slot shape), for example, as shown in FIG. And typically, the adjacent microwave radiation holes 32 are arranged in a “T” shape. Further, the microwave radiation holes 32 arranged in combination in a predetermined shape (for example, T shape) are further arranged concentrically as a whole.
  • the length and arrangement interval of the microwave radiation holes 32 are determined according to the wavelength ( ⁇ g) of the microwave.
  • the interval between the microwave radiation holes 32 is arranged to be ⁇ g / 4 to ⁇ g.
  • the interval between adjacent microwave radiation holes 32 formed concentrically is indicated by ⁇ r.
  • the microwave radiation hole 32 may have another shape such as a circular shape or an arc shape.
  • the arrangement form of the microwave radiation holes 32 is not particularly limited, and may be arranged in a spiral shape, a radial shape, or the like in addition to the concentric shape.
  • a slow wave material 33 having a dielectric constant larger than that of a vacuum is provided on the upper surface of the planar antenna 31.
  • the slow wave material 33 has a function of adjusting the plasma by shortening the wavelength of the microwave because the wavelength of the microwave becomes longer in vacuum.
  • the material of the slow wave material 33 for example, quartz, polytetrafluoroethylene resin, polyimide resin or the like can be used.
  • planar antenna 31 and the transmission plate 28 and the slow wave member 33 and the planar antenna 31 may be brought into contact with or separated from each other, but are preferably brought into contact with each other.
  • a cover member 34 is provided on the upper portion of the processing container 1 so as to cover the planar antenna 31 and the slow wave material 33.
  • the cover member 34 is made of a metal material such as aluminum or stainless steel.
  • the cover member 34 and the planar antenna 31 form a flat waveguide.
  • the upper end of the plate 13 and the cover member 34 are sealed by a seal member 35.
  • a cooling water channel 34 a is formed inside the cover member 34.
  • An opening 36 is formed at the center of the upper wall (ceiling part) of the cover member 34, and a waveguide 37 is connected to the opening 36.
  • a microwave generator 39 that generates microwaves is connected to the other end of the waveguide 37 via a matching circuit 38.
  • the waveguide 37 is connected to a coaxial waveguide 37a having a circular cross section extending upward from the opening 36 of the cover member 34, and an upper end portion of the coaxial waveguide 37a via a mode converter 40. And a rectangular waveguide 37b extending in the horizontal direction.
  • the mode converter 40 has a function of converting the microwave propagating in the TE mode in the rectangular waveguide 37b into the TEM mode.
  • An inner conductor 41 extends in the center of the coaxial waveguide 37a.
  • the inner conductor 41 is connected and fixed to the center of the planar antenna 31 at its lower end. With such a structure, the microwave is efficiently and uniformly propagated radially and uniformly to the flat waveguide formed by the cover member 34 and the planar antenna 31 via the inner conductor 41 of the coaxial waveguide 37a.
  • the microwave generated by the microwave generation device 39 is propagated to the planar antenna 31 through the waveguide 37, and the microwave radiation hole (slot) 32 of the planar antenna 31 is transmitted. Further, it is introduced into the processing container 1 through the transmission plate 28.
  • 2.45 GHz is preferably used as the frequency of the microwave, and 8.35 GHz, 1.98 GHz, or the like can also be used.
  • the control unit 50 includes a process controller 51 including a CPU, a user interface 52 connected to the process controller 51, and a storage unit 53.
  • the process controller 51 includes each component in the plasma processing apparatuses 100A and 100B, for example, a heater power supply 5a related to process conditions such as temperature, pressure, gas flow rate, and microwave output, a gas supply device 18, a vacuum pump 24, and microwave generation. This is control means for controlling the device 39 and the like in an integrated manner.
  • the user interface 52 includes a keyboard that allows a process manager to input commands to manage the plasma processing apparatuses 100A and 100B, a display that visualizes and displays the operating status of the plasma processing apparatuses 100A and 100B, and the like. ing.
  • the storage unit 53 stores a recipe in which a control program (software) and processing condition data for realizing various processes executed by the plasma processing apparatuses 100A and 100B are controlled by the process controller 51. Has been.
  • recipes such as the control program and processing condition data may be stored in a computer-readable storage medium such as a CD-ROM, hard disk, flexible disk, flash memory, DVD, or Blu-ray disk. Alternatively, it may be transmitted from other devices as needed via, for example, a dedicated line and used online.
  • a bias applying unit that applies a bias to the mounting table 2, which is a characteristic configuration of the plasma processing apparatus 100B.
  • An electrode 42 is embedded on the surface side of the mounting table 2 of the plasma processing apparatus 100B.
  • a high-frequency power supply 44 for applying a bias is connected to the electrode 42 via a matching box (MB) 43 through a feeder line 42a.
  • MB matching box
  • the electrode 42, the power supply line 42a, the matching box (MB) 43, and the high frequency power supply 44 constitute a bias applying unit in the plasma processing apparatus 100B.
  • the electrode 42 As a material of the electrode 42, for example, a conductive material such as molybdenum or tungsten can be used.
  • the electrode 42 is formed in, for example, a mesh shape, a lattice shape, a spiral shape, or the like.
  • the plasma processing apparatuses 100A and 100B configured as described above, it is possible to perform damage-free plasma processing on the underlayer or the like at a low temperature of 600 ° C. or lower. Further, since the plasma processing apparatuses 100A and 100B are excellent in plasma uniformity, processing uniformity can be realized in the plane of the wafer W even for a large wafer W having a diameter of 300 mm or more, for example. .
  • the gate valve G1 is opened, and the wafer W is loaded into the processing container 1 from the loading / unloading port 16 and mounted on the mounting table 2. Then, for example, Ar gas and O 2 gas are introduced from the inert gas supply source 19a and the oxygen-containing gas supply source 19b of the gas supply device 18 into the processing container 1 through the gas introduction unit 15 at a predetermined flow rate. The processing pressure is maintained.
  • the density of the O ( 1 D 2 ) radical is 1 ⁇ 10
  • the ratio (volume ratio) of O 2 gas in the processing gas is preferably 1% or less, and more preferably in the range of 0.2% to 1%.
  • the gas flow rate is selected, for example, from the range of Ar gas 100 to 10000 mL / min (sccm) and O 2 gas 1 to 100 mL / min (sccm) so that the ratio of oxygen to the total gas flow rate is the above value. Can do.
  • H 2 gas can also be introduced from the hydrogen gas supply source 19c at a predetermined ratio.
  • the ratio of H 2 gas is preferably, for example, 1% or less by volume with respect to the total amount of the processing gas, and more preferably 0.01 to 1%.
  • the upper limit of the treatment pressure is preferably 333 Pa or less, more preferably 267 Pa or less, in order to form a plasma having an O ( 1 D 2 ) radical density of 1 ⁇ 10 12 [cm ⁇ 3 ] or more. .3 Pa or less is desirable.
  • the lower limit of the treatment pressure is preferably 1.33 Pa.
  • the processing temperature (the temperature of the mounting table 2) can be selected from room temperature to 600 ° C., for example, preferably in the range of 300 to 500 ° C.
  • a microwave having a predetermined frequency, for example, 2.45 GHz, generated by the microwave generator 39 is guided to the waveguide 37 via the matching circuit 38.
  • the microwave guided to the waveguide 37 sequentially passes through the rectangular waveguide 37 b and the coaxial waveguide 37 a and is supplied to the planar antenna 31 through the inner conductor 41.
  • the microwave propagates in the TE mode in the rectangular waveguide 37b, and the TE mode microwave is converted into the TEM mode by the mode converter 40, and the cover member 34 is connected to the cover member 34 via the coaxial waveguide 37a. It propagates through a flat waveguide constituted by the planar antenna 31.
  • the microwave is radiated to the space above the wafer W in the processing chamber 1 through the transmission plate 28 from the slot-shaped microwave radiation hole 32 formed through the planar antenna 31.
  • the output density of the microwave is preferably 0.6 W or more, for example, 0.7 to 3 W, more preferably 0.7 to 2.4 W, per 1 cm 2 of the area of the transmission plate 28.
  • the microwave output can be selected from a range of 1000 W to 4000 W.
  • An electromagnetic field is formed in the processing container 1 by the microwave radiated from the planar antenna 31 through the transmission plate 28 to the processing container 1, and Ar gas and O 2 gas and, when added, H 2 gas is turned into plasma.
  • the plasma thus excited has a high density of about 1 ⁇ 10 10 to 5 ⁇ 10 12 / cm 3 and a low electron temperature of about 1.2 eV or less in the vicinity of the wafer W.
  • the plasma oxidation process is performed on the silicon surface of the wafer W by the action of active species in the plasma, mainly O ( 1 D 2 ) radicals. Specifically, taking the formation of a sacrificial oxide film as an example, as shown in FIGS.
  • the silicon surfaces S1 and S2 are oxidized at a low temperature by the action of O ( 1 D 2 ) radicals, thereby sacrificing oxidation.
  • the surface of the silicon dioxide film 105 which is an element isolation film is modified deeply by the action of O ( 1 D 2 ) radicals, and the SiO 2 is densified to form the modified layer 105a. It is formed. Taking the formation of the gate oxide film as an example, as shown in FIGS.
  • the silicon surfaces S1 and S2 are oxidized at a low temperature by the action of the O ( 1 D 2 ) radical, and the gate oxide film 113, At the same time as 115 is formed, the surface of the silicon dioxide film 105 which is an element isolation film is further modified deeply by the action of O ( 1 D 2 ) radicals, and the modified layer 105a is increased.
  • High-frequency bias voltage When the plasma processing apparatus 100B is used, high-frequency power having a predetermined frequency and power can be supplied from the high-frequency power supply 44 to the electrode 42 of the mounting table 2 during the plasma oxidation process.
  • a bias voltage is applied to the wafer W by the high-frequency power supplied from the high-frequency power supply 44, and the plasma oxidation process is promoted while maintaining a low electron temperature (0.7 to 2 eV) of the plasma. That is, by applying a bias voltage, it is possible to draw oxygen ions in the plasma into the wafer W while modifying with O ( 1 D 2 ) radicals. But it can be modified deeply.
  • the frequency of the high frequency power supplied from the high frequency power supply 44 is preferably in the range of 400 kHz to 60 MHz, for example, and more preferably in the range of 400 kHz to 13.5 MHz.
  • the high frequency power is preferably supplied within the range of, for example, 0.14 W / cm 2 or more and 1.4 W / cm 2 or less as the power density per area of the wafer W, and is 0.42 W / cm 2 or more and 1.4 W / cm. It is more preferable to supply within the range of 2 or less.
  • the power density is less than 0.07 W / cm 2 , the ion pulling force is weak, and a high oxidation rate and a high dose cannot be obtained.
  • the high frequency power is preferably 100 W or more, for example, more preferably in the range of 100 W to 900 W, and preferably in the range of 300 W to 900 W. What is necessary is just to set so that it may become the said power density from the range of such a high frequency electric power.
  • the high-frequency power supplied to the electrode 42 of the mounting table 2 has an action of drawing the ion species in the plasma into the wafer W while maintaining a low electron temperature of the plasma. Therefore, by supplying a high frequency power to the electrode 42 of the mounting table 2 and applying a bias voltage to the wafer W, oxygen ions are drawn simultaneously with the modification by the O ( 1 D 2 ) radical, and the plasma oxidation rate and the oxygen dose are increased. Since the amount increases, the film can be modified deeply even at a low temperature.
  • the O ( 1 D 2 ) radical generated under these conditions has an action of replacing impurities such as N and H contained in the SiO 2 film with oxygen atoms. Therefore, in the oxidation by plasma in which the O ( 1 D 2 ) radical is dominant, as shown in FIG. 17, the O 2 ( 1 D 2 ) radical replaces the impurity Imp contained in the film with an oxygen atom, thereby making SiO 2 It is thought that the film quality of the film is densified. In addition, such a modification effect of the SiO 2 film is further increased because oxygen ions are drawn by applying a bias voltage to the silicon substrate 101 that is the object to be processed.
  • plasma is generated by selecting conditions for generating O ( 1 D 2 ) radicals, and by treating the SiO 2 film simultaneously with the silicon surface, impurities in the film are removed. It can be modified into a dense SiO 2 film with few defects, which is removed to form regular Si—O bonds.
  • the SiO 2 film thus modified has higher wet etching resistance than the SOD film, SOG film, and plasma CVD film, so that even if the wet etching is repeated in the subsequent semiconductor process, the loss is reduced. Can be suppressed.
  • Experiment 1 A plasma processing apparatus 100A similar to that shown in FIG. 14A is used for a silicon dioxide film (film thickness: 450 nm) formed by applying an SOD method using polysilazane as a raw material and steam oxidation (WVG).
  • the plasma treatment is performed under the plasma treatment conditions 1 and 2 where the O ( 1 D 2 ) radical is dominant, and the case where the plasma treatment is not performed or the O ( 3 P 2 ) radical is dominant.
  • the wet etching rate was significantly reduced. Therefore, it was confirmed that the etching resistance can be improved by treating the SOD oxide film with plasma in which O ( 1 D 2 ) radicals are dominant.
  • Experiment 2 Using the same plasma processing apparatus 100A as shown in FIG. 14A, the silicon (100) surface and the (111) surface were subjected to plasma oxidation treatment under the above conditions 1 to 3.
  • FIG. 19 shows the roughness of the surface of the SiO 2 film
  • FIG. 20 shows the roughness of the Si / SiO 2 interface.
  • the SiO 2 film formed under conditions 1 and 2 that can generate plasma in which O ( 1 D 2 ) radicals are dominant has a surface and Si / SiO 2 interface compared to the thermal oxide film. It can be seen that the RMS roughness is low and flattened. Therefore, by using the SiO 2 film formed under conditions 1 and 2 as the gate oxide film of the transistor, it is possible to improve the mobility characteristics and reliability of the semiconductor device and to reduce flicker noise (1 / f noise). Predicted.
  • Experiment 3 After a screen oxide film having a thickness of 5 nm was formed on the silicon surface, 1 ⁇ 10 13 ions / cm 2 of 11B + ions were implanted at an energy of 5 eV. Thereafter, annealing was performed at 1000 ° C. for 10 seconds, the screen oxide film was removed by wet etching to expose the silicon surface, and an initial sample was obtained. A plasma processing apparatus 100A similar to that shown in FIG. 14A is used for this initial sample, and plasma oxidation is performed under the above condition 2 to form a 3 nm silicon dioxide film. The concentration distribution of boron in silicon was examined with an ion mass spectrometer. For comparison, the concentration distribution of boron was similarly examined after the initial sample was subjected to thermal oxidation treatment in an O 2 / H 2 atmosphere at 950 ° C. instead of plasma oxidation treatment. The results are shown in FIG.
  • the wet etching rate was lower than that in the case where the plasma process was not performed.
  • the O ( 3 P 2 ) radical is obtained by performing plasma treatment under the plasma treatment condition 5 in which the O ( 1 D 2 ) radical is dominant.
  • the wet etching rate is significantly reduced.
  • the surface of the SiO 2 film can be modified and densified by performing the plasma oxidation treatment with plasma in which O ( 1 D 2 ) radicals are dominant.
  • This effect is further increased by the drawing of oxygen ions by performing the plasma oxidation process while applying a bias voltage to the wafer W that is the object to be processed. Therefore, loss of the element isolation film surface due to wet etching can be suppressed without providing an additional modification step. Therefore, for example, in a semiconductor process such as transistor formation, it is possible to prevent a decrease in reliability of the semiconductor device due to the loss of the element isolation film, and the process efficiency is also excellent.
  • O ( 1 D 2 ) radicals oxidize silicon at the interface between the gate oxide film and silicon, thereby causing gate oxidation. Since the flatness of the film surface and the interface between the silicon and the gate oxide film can be improved, mobility characteristics and reliability can be improved, and flicker noise (1 / f noise) can be reduced.
  • the process using plasma in which the O ( 1 D 2 ) radical is dominant is capable of processing at a low temperature of 600 ° C. or lower, so that problems such as impurity diffusion are less likely to occur. In device design and channel engineering, Excellent convenience.
  • the present invention is not limited to the above embodiment, and various modifications can be made.
  • the RLSA type microwave plasma processing apparatus is used for the plasma oxidation process.
  • the present invention is applicable to all plasma processing apparatuses that generate O ( 1 D 2 ) radical-dominated plasma. Applicable. Therefore, other types of plasma processing apparatuses such as an ICP plasma system, an ECR plasma system, a surface reflection wave plasma system, and a magnetron plasma system can be used.
  • the method for manufacturing a semiconductor device of the present invention is not limited to a transistor manufacturing process, and can be widely applied to a process in which formation of a silicon oxide film and peeling by wet etching are repeatedly performed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

　犠牲酸化膜の形成とウエットエッチングによる剥離、および／または、二酸化珪素膜の形成とウエットエッチングによる剥離を行う半導体装置の製造プロセスにおいて、犠牲酸化膜および／または二酸化珪素膜の形成を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う。

Description

半導体装置の製造方法
　本発明は、例えばトランジスタなどの製造に適用可能な半導体装置の製造方法に関する。
　従来、半導体素子を分離する方法として、熱酸化法で素子分離膜を形成するＬＯＣＯＳ(Local　Oxidation　of　Silicon)法が使用されてきた。しかし、ＬＯＣＯＳ法は、素子分離領域が占める面積が大きいため、素子の微細化に限界があった。そこで、ＬＯＣＯＳ法に代わる技術としてＳＴＩ(Shallow　Trench　Isolation)法が開発された。ＳＴＩ法では、シリコンウェハにトレンチを形成して素子分離膜を埋め込むため、素子分離領域の占める面積が少なく、微細化への対応が可能である。
　ＳＴＩプロセスでは、半導体基板にパッド酸化膜およびフォトリソグラフィー技術により所定のパターンで窒化珪素膜を形成した後、この窒化珪素膜をマスクとしてエッチングを行ってトレンチを形成する。通常は、界面特性の向上を図り、アクティブ領域と素子分離領域のエッジをラウンディングさせるために、トレンチ内部を酸化して薄い酸化膜を形成する。次に、薄い酸化膜が形成されたトレンチを埋めるように半導体基板の全面に二酸化珪素膜を厚く形成し、前記窒化珪素膜をストッパーとして化学的機械研磨(Chemical　Mech　anical　Polishing)を行って平坦化することにより、素子分離膜を形成する。ＳＴＩ法におけるトレンチへの二酸化珪素膜の埋め込みは熱酸化法では困難であるため、ＴＥＯＳ（Tetra　Ethyl　Ortho　Silicate）を原料とするＣＶＤ（Chemical　Vapor　Deposition）法やプラズマＣＶＤ法で行っていた。しかし、最近では、微細化、低コスト化が求められるデバイスの形成では、ＣＶＤ法やプラズマＣＶＤ法から、より微細なトレンチへの埋め込みが可能なＳＯＤ（Spin　On　Dielectric）やＳＯＧ（Spin　On　Glass）などの塗布方式の手法に置き換わってきている。
　ところで、ロジックデバイスや、ＤＲＡＭ（Dynamic　Random　Access　Memory）などのメモリデバイスにおいては、これらを構成するトランジスタのゲート酸化膜として、それぞれ膜厚が異なる複数の二酸化珪素膜を形成することが行われている。例えば、Ｉ／Ｏ部やセルでは、相対的に厚いゲート酸化膜が使用され、コアＣＭＯＳなどでは相対的に薄いゲート酸化膜が使用される。また、電界効果型トランジスタを周囲のロジックデバイスと組み合わせた装置においては、周囲のロジックデバイスのトランジスタには、装置全体としての駆動速度性能を高めるために薄いゲート酸化膜を使用し、ＤＲＡＭセルのトランジスタには、高いゲート電圧を考慮して耐圧性に優れた厚いゲート酸化膜を使用する設計も行われている。さらに、異なる電源電圧で動作する複数のトランジスタを備えたＣＭＯＳ集積回路でも、電源電圧に応じて、異なる厚さのゲート酸化膜が必要になってくる。
　このように、複数の異なる膜厚でゲート酸化膜を形成するためには、酸化珪素膜の成膜工程とウエットエッチング工程を繰返す必要がある。しかし、ＳＴＩ法でトレンチに埋め込まれた素子分離膜は、プラズマＣＶＤ法やＳＯＤ・ＳＯＧなどの塗布方式で形成された酸化珪素膜であるため、膜質的に粗密であり、或いは欠陥が多い。そのため、エッチング耐性が熱酸化膜に比べて低く、デバイスの製造工程においてウエットエッチングを繰返す間に素子分離膜が大幅に目減りしてしまう。素子分離膜の目減りが大きくなると、アクティブ領域周辺で窪みが生じてしまい、素子分離機能が不十分となってデバイスの信頼性と歩留まりを低下させる原因となる。この素子分離膜の目減りの問題は、素子分離膜を熱酸化法で形成するＬＯＣＯＳ法では問題となっていなかったが、近年の微細化の進行に伴い、素子分離膜をＣＶＤ法やＳＯＤ／ＳＯＧ法で形成するようになり、顕在化してきた。
　半導体装置の製造過程で、ウエットエッチング工程を繰返すことによって生じる素子分離膜の目減りへの対策として、予め目減り分を予測して素子分離膜を厚く形成しておくことも可能であるが、この方法ではデバイス設計の精度の低下につながるおそれがあり、根本的な解決策ではない。また、プロセス途中で、素子分離膜上に保護膜（マスク）を形成することによって、目減りを防止または抑制することも可能である。しかし、マスクの形成のための工程が増加してしまうため、プロセス効率の観点、さらには歩留りの観点からも満足できるものではない。
　したがって、本発明の目的は、ＳＴＩを利用して形成した素子分離膜がウエットエッチング工程により目減りすることを出来るだけ抑制しながら半導体装置を製造することができる半導体装置の製造方法を提供することにある。
　本発明の第１の観点によれば、シリコン基板と、前記シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体を準備することと、前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成することと、前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させることと、露出した前記シリコン表面を酸化処理して二酸化珪素膜を形成することと、を有し、前記シリコン表面のプラズマ酸化処理は、プラズマ処理装置の処理容器内で酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行われる、半導体装置の製造方法が提供される。
　本発明の第２の観点によれば、シリコン基板と、前記シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体を準備することと、前記シリコン表面を酸化処理して犠牲酸化膜を形成することと、前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させることと、露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成することと、前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去することと、前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成することとを有し、前記露出したシリコン表面のプラズマ酸化処理は、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行われる、半導体装置の製造方法が提供される。
　上記第２の観点において、前記露出したシリコン表面をプラズマ酸化処理して二酸化珪素膜を形成すること、および前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去することは、繰り返し行ってもよい。
　また、上記第１の観点における酸化処理、上記第２の観点における前記シリコン表面の酸化処理および／または前記二酸化珪素が除去されて露出した部分のシリコン表面の酸化処理は、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行われることが好ましい。
　また、上記第１、第２の観点の半導体装置の製造方法において、前記プラズマのＯ（１Ｄ２）ラジカルの密度が１×１０１２［ｃｍ－３］以上であることが好ましい。
　この場合に、前記処理容器内の圧力が、１．３３～３３３Ｐａの範囲内であることが好ましい。また、前記処理ガス中の酸素の割合が０．２～１％の範囲内であることが好ましい。さらに、前記処理ガスは、水素を１％以下の割合で含むことが好ましい。
　また、上記第１、第２の観点の半導体装置の製造方法において、前記プラズマは、前記処理ガスと、複数のスロットを有する平面アンテナにより前記処理室内に導入されるマイクロ波と、によって形成されるマイクロ波励起プラズマであることが好ましい。
　また、上記第１、第２の観点の半導体装置の製造方法において、前記プラズマ酸化処理の間、被処理体を載置する載置台に、高周波電力を供給することが好ましい。
　さらに、上記第１、第２の観点の半導体装置の製造方法において、本発明の半導体装置の製造方法において、前記プラズマ酸化処理は、前記シリコン表面の酸化処理と同時に前記素子分離用酸化膜を改質することが好ましい。
本発明方法によるゲート酸化膜の形成において、ＣＭＰ工程後の状態を示す図面である。 図１に続く工程図であり、窒化珪素膜を剥離した後の状態を示す図である。 図２に続く工程図であり、パッド酸化膜１０７を剥離した後の状態を示す図面である。 図３に続く工程図であり、プラズマ酸化処理によって犠牲酸化膜を形成した状態を示す図面である。 図４に続く工程図であり、犠牲酸化膜を剥離した状態を示す図面である。 図５に続く工程図であり、プラズマ酸化処理によって厚膜のゲート酸化膜を形成した状態を示す図面である。 図６に続く工程図であり、ウエットエッチング後にマスクを剥離した状態を示す図面である。 図７に続く工程図であり、プラズマ酸化処理によって薄膜のゲート酸化膜を形成した状態を示す図面である。 比較方法において、熱酸化処理によって犠牲酸化膜を形成した状態を示す図面である。 図９に続く工程図であり、犠牲酸化膜を剥離した後の状態を示す図面である。 図１０に続く工程図であり、厚膜のゲート酸化膜を熱酸化法で形成した後の状態を示す図面である。 図１１に続く工程図であり、部分的にゲート酸化膜を剥離した後の状態を示す図面である。 図１２に続く工程図であり、薄膜のゲート酸化膜を熱酸化法で形成した後の状態を示す図面である。 本発明方法の実施に適したプラズマ処理装置の一例を示す概略断面図である。 本発明方法の実施に適したプラズマ処理装置の別の例を示す概略断面図である。 平面アンテナの構造を示す図面である。 制御部の構成例を示す説明図である。 Ｏ（１Ｄ２）ラジカルによるプラズマ酸化の作用機構を説明する図面である。 実験１における酸化膜の深さとウエットエッチングレートとの関係を示 　　すグラフである。 図１８Ａのグラフの一部の条件を抜き出して示すグラフである。 実験２におけるＳｉＯ２膜の表面のＲＭＳラフネスを示すグラフである。 実験２におけるＳｉ／ＳｉＯ２界面のＲＭＳラフネスを示すグラフである。 実験３におけるＳＩＭＳ（二次イオン質量分析計）によるシリコン中のホウ素の濃度分布の測定結果を示すグラフである。 実験４における酸化膜の深さとウエットエッチングレートとの関係を示すグラフである。
　以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
　図１～図８は、本発明の半導体装置の製造方法を、半導体装置としてのトランジスタの製造におけるゲート酸化膜の形成に適用した場合の手順を示す工程図である。まず、図１は、シリコン基板１０１に複数のトレンチ１０３が形成され、各トレンチ１０３内に素子分離膜としての二酸化珪素膜１０５が埋め込まれた状態を示している。二酸化珪素膜１０５と二酸化珪素膜１０５との間は、トランジスタを形成するアクティブ領域である。図１では、異なる二つのデバイス領域を例示しており、中央の点線を境に、紙面に向かって左側が例えばＩ／Ｏ、セルなどに用いられるトランジスタ形成用の領域２０１であり、右側が例えばコアＣＭＯＳなどに用いられるトランジスタ形成用の領域２０３である。領域２０１は、高電圧トランジスタ形成用であり、領域２０３は、低電圧トランジスタ形成用である（なお、「高電圧」、「低電圧」の表現はあくまでも相対的な意味である）。
　シリコン基板１０１上には、パッド酸化膜１０７が形成され、その上に窒化珪素膜１０９が形成されている。パッド酸化膜１０７は、シリコン表面を保護する目的で形成された厚みが０．０２～０．０５μｍ程度の熱酸化によるＳｉＯ２膜である。窒化珪素膜１０９は、シリコン基板１０１にトレンチ１０３を形成した際のマスクであるとともにＣＭＰにより二酸化珪素膜１０５を平坦化した際のストッパーである。
　図１は、ＣＭＰ工程後の状態を示している。ここで、図示は省略するが、ＣＭＰ工程以前の手順の概要は以下のとおりである。まず、シリコン基板１０１のシリコン表面を熱酸化処理してパッド酸化膜１０７を形成する。次に、パッド酸化膜１０７の上に積層して窒化珪素膜１０９を例えばＣＶＤ法で形成する。次に、窒化珪素膜１０９上にフォトレジスト膜（図示せず）をパターン形成する。このパターン形成されたフォトレジスト膜をマスクとして窒化珪素膜１０９、パッド酸化膜１０７およびシリコン基板１０１をエッチングしてシリコン基板１０１にトレンチ１０３を形成する。次に、トレンチ１０３の内部および窒化珪素膜１０９上に、後で素子分離膜（二酸化珪素膜１０５）となる二酸化珪素膜を形成する。この工程では、後述するように、微細化への対応からＳＯＤ、ＳＯＧ、ＣＶＤまたはプラズマＣＶＤによりトレンチ１０３を埋め込む。必要に応じて、熱酸化処理、熱アニール処理を行ってＳｉ－Ｏ結合を形成させる工程を含むことができる。次に、窒化珪素膜１０９をストッパーとして化学機械研磨（ＣＭＰ）を行い、窒化珪素膜１０９上に存在する二酸化珪素膜を除去するとともにトレンチ１０３内に二酸化珪素膜１０５を残すことにより、図１の構造を作製することができる。
　素子分離膜としての二酸化珪素膜１０５は、ＳＯＤ膜、ＳＯＧ膜、ＣＶＤまたはプラズマＣＶＤにより形成された膜である。ＳＯＤ膜・ＳＯＧ膜は例えばポリシラザンや、ゾルゲル法により得られる無機材料などから成膜できる。より具体的には、例えばSpinfil（登録商標）シリーズ４００、同６００（AZ　Electronic　Materials　社製）などを用いることができる。ＳＯＤ材料・ＳＯＧ材料は、いずれもトレンチ内に埋め込みを行った後、例えば水蒸気雰囲気で熱酸化を行うことによりＳｉ－Ｏ結合を形成してＳｉＯ２にすることができる。ＣＶＤまたはプラズマＣＶＤでトレンチへＳｉＯ２を埋め込んだ場合は、熱アニールを施すことにより二酸化珪素膜１０５を形成できる。
　図２は、図１の状態から、窒化珪素膜１０９を剥離した後の状態を示している。窒化珪素膜１０９は、例えばホットリン酸（加温したリン酸水溶液）を用いるウエットエッチングにより剥離できる。
　次に、例えば希フッ酸を用いるウエットエッチングでパッド酸化膜１０７を剥離する。図３は、パッド酸化膜１０７を剥離した後の状態を示している。この工程では、パッド酸化膜１０７が除去されてシリコン表面Ｓ１，Ｓ２が露出するだけでなく、素子分離膜としての二酸化珪素膜１０５の表面が削られ、膜厚が目減りする。パッド酸化膜１０７は熱酸化膜であり、二酸化珪素膜１０５はＳＯＤ膜、ＳＯＧ膜またはＣＶＤ膜であるため、二酸化珪素膜１０５の方がパッド酸化膜１０７よりもエッチングされやすいためである。
　次に、シリコン表面Ｓ１，Ｓ２を平滑化する目的で、シリコン表面Ｓ１，Ｓ２を酸化処理して犠牲酸化膜１１１を形成する。本発明では、後述するように、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行って犠牲酸化膜１１１を形成することが好ましく、さらに、被処理体であるシリコン基板１０１にバイアス電圧を印加しながらプラズマ酸化処理を行うことがより好ましい。図４は、プラズマ酸化処理によって犠牲酸化膜１１１が形成された状態を示している。ここでは、例えば１～６ｎｍの厚みで犠牲酸化膜１１１が形成されると同時に、二酸化珪素膜１０５も、例えば表面から深さ３～２００ｎｍの厚みで改質され緻密化される。二酸化珪素膜１０５の表面付近の緻密化された改質層を符号１０５ａで示している。
　次に、犠牲酸化膜１１１を、希フッ酸を使用してウエットエッチングによって除去し、シリコン表面Ｓ１，Ｓ２を再び露出させる。図５は、犠牲酸化膜１１１を剥離してシリコン表面Ｓ１，Ｓ２が露出した状態を示している。二酸化珪素膜１０５は、プラズマ酸化処理されると同時に緻密化されて改質層１０５ａが形成されているので、エッチング耐性が増している。そのため、犠牲酸化膜１１１を剥離した後でも二酸化珪素膜１０５の目減りが抑制されている。なお、ウエットエッチングによって、改質層１０５ａの膜厚はわずかに減少する。このように本発明方法では、プロセス中の一部の酸化工程でＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行うことによって、二酸化珪素膜１０５の表面が改質されて緻密になり、ウエットエッチングの際の膜減りを抑制できる。
　次に、ゲート酸化膜を形成するため、領域２０１，２０３において、露出したシリコン表面Ｓ１，Ｓ２に対し、再びＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行う。図６は、プラズマ酸化処理によって厚膜のゲート酸化膜１１３が形成された状態を示している。ここでは、例えば２～６ｎｍの厚みでゲート酸化膜１１３が形成されると同時に、二酸化珪素膜１０５の表面の改質層１０５ａが増膜する。この工程でも、被処理体であるシリコン基板１０１にバイアス電圧を印加しながらプラズマ酸化処理を行うことにより、低温での処理が可能であり、また、同時に二酸化珪素膜１０５が更に改質されるので、より好ましい。
　次に、領域２０１のゲート酸化膜１１３を残したまま、領域２０３のゲート酸化膜１１３を剥離する。ここでは、領域２０１のゲート酸化膜１１３上に図示しないマスクを形成した後、領域２０３のゲート酸化膜１１３をウエットエッチングして除去する。図７は、ウエットエッチング後（上記マスクも剥離した後）の状態を示しており、領域２０３はゲート酸化膜１１３が除去されてシリコン表面Ｓ２が露出している。また、領域２０３では、二酸化珪素膜１０５の改質層１０５ａもわずかにエッチングされて目減りする。その結果、図７で模式的に示すように、領域２０１側の二酸化珪素膜１０５と領域２０３側の二酸化珪素膜１０５では、後者（領域２０３側）の方の膜厚が減少し、二酸化珪素膜１０５の表面高さが下がっているが、プラズマ酸化処理と同時に形成された緻密な改質層１０５ａが存在するため、目減り幅が抑制されており、窪みは発生しない。
　次に、再びＯ（１Ｄ２）ラジカルが支配的なプラズマを利用して露出したシリコン表面Ｓ２に対してプラズマ酸化処理を行う。図８はプラズマ酸化処理後の状態を示している。このプラズマ酸化処理によって、領域２０３のシリコン表面Ｓ２が酸化され、例えば１～４ｎｍの厚みで薄膜のゲート酸化膜１１５が形成される。本実施形態では、素子分離膜（改質層１０５ａを含む二酸化珪素膜１０５）の目減りが抑制されていることにより、領域２０３においてゲート酸化膜１１５と隣接する二酸化珪素膜１０５との間に段差や窪みは生じていない。プラズマ酸化処理によって領域２０１では、二酸化珪素膜１０５の表面の改質層１０５ａが増膜する。
　ここで、本発明方法の優位性を示す目的で、比較方法として、犠牲酸化膜１１１の形成と、領域２０１のゲート酸化膜の形成を熱酸化法で行った場合について説明する。図９～図１３は、図１～図８と同様のプロセスで、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用するプラズマ酸化処理に替えて、熱酸化処理を行った場合を示している。なお、図１～８と同様の構成については同一の符号を付して説明を省略する。
　図９は、図４に対応するもので、犠牲酸化膜１１１を形成した後の状態を示している。ここでは、熱酸化法によって犠牲酸化膜１１１を形成しているため、同時に二酸化珪素膜１０５も熱処理されることになるが、二酸化珪素膜１０５の表面は緻密化されていない（改質層が形成されていない）。これは、熱酸化処理では、分子間結合または原子間結合を切断できるだけの十分なエネルギーが供給されないためであると考えられる。そして、図９の状態から、犠牲酸化膜１１１を、希フッ酸を用いウエットエッチングによって剥離する。図１０は、図５に対応するもので、犠牲酸化膜１１１を剥離した後の状態を示している。図１０と図５との比較では、図１０では、図５よりも二酸化珪素膜１０５の膜厚が大きく目減りしている。これは、熱酸化膜よりもエッチング耐性が低いＳＯＤ／ＳＯＧ膜やＣＶＤ膜である二酸化珪素膜１０５がウエットエッチングによって大きく削り取られたためである。
　図１１は、図６に対応するもので、厚膜のゲート酸化膜１１３を熱酸化法で形成した後の状態を示している。この工程でも、比較方法では熱酸化法によってゲート酸化膜１１３を形成しているため、二酸化珪素膜１０５の表面は緻密化されていない。そして、図１１の状態から、厚膜のゲート酸化膜１１３を部分的に（領域２０３側のみ）ウエットエッチングによって剥離する。すなわち、領域２０１側に図示しないマスクを形成し、領域２０３側のみを希フッ酸でエッチングする。図１２は、図７に対応するもので、ゲート酸化膜１１３を部分的に（領域２０３側のみ）剥離した後の状態を示している。図１２と図７との比較では、図１２では、図７よりも領域２０３側の二酸化珪素膜１０５が表面から大きく目減りし、シリコン表面Ｓ２よりも低い窪みＤが生じている。この窪みＤは、熱酸化膜よりもエッチング耐性が低い二酸化珪素膜１０５が、ウエットエッチングを繰返す度に削り取られた結果生じたものである。このような窪みＤは、後の工程を難しくするとともに、隣接する素子間を分離する機能を低下させるため、デバイスの信頼性と歩留まりを低下させる原因となる。
　さらに、図１３は、図８に対応するもので、薄膜のゲート酸化膜１１５を熱酸化法で形成した後の状態を示している。図１３と図８との比較から、図１３では図８よりも、領域２０３側で二酸化珪素膜１０５の表面が大きく目減りし、シリコン表面よりも低くなっており、ゲート酸化膜１１５で被覆されているにも係らず、シリコンのコーナー部Ｃの形状が、そのままゲート酸化膜１１５と二酸化珪素膜１０５との表面段差形状として表出している。このような形状は、熱酸化膜よりもエッチング耐性が低い二酸化珪素膜１０５が、ウエットエッチングを繰返す度に削り取られた結果生じたものである。このようなシリコンのコーナー部Ｃの形状は、リーク電流発生の起点になりやすく、デバイスの信頼性と歩留まりを低下させる原因となる。
　比較方法において、窪みＤの形成は、二酸化珪素膜１０５上に保護マスクを形成したり、二酸化珪素膜１０５を改質処理してウエットエッチングレートを下げたりする工程を別途設けることによって抑制できるが、いたずらに工程数が増加してしまう。本発明方法では、シリコンを酸化する工程で、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行い、シリコン表面Ｓ１，Ｓ２の酸化と二酸化珪素膜１０５のＳｉＯ２表面の改質（緻密化）を同時に行うことが出来るので、別個に改質工程を設けずに、窪みＤの形成を抑制可能であり、プロセス効率に優れている。さらに、必要に応じて被処理体にバイアス電圧を印加しながらプラズマ酸化処理を行うことにより、二酸化珪素膜１０５の深いところまで改質させて、より緻密な膜にすることができる。これは、ラジカルが、膜中に拡散して分子間または原子間の結合エネルギーより大きなエネルギーを供給することによって、分子間または原子間の結合を切断することができるからであると考えられる。
　このように、犠牲酸化膜やゲート酸化膜を形成するための酸化処理を、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用して行うことによって、低温での処理が可能であり、且つ同時に素子分離膜の表面を改質して緻密化することができる。そのため、付加的な改質工程を設けずに、ウエットエッチングによる素子分離膜表面の目減りを抑制することができる。特に、ウエットエッチング工程が繰返されるプロセスにこのようなＯ（１Ｄ２）ラジカルが支配的なプラズマによるプラズマ酸化処理を適用することによって、素子分離膜の目減りを効果的に抑制できる。このため、素子分離膜の目減りに起因する半導体装置の信頼性の低下を防止できるとともに、プロセス効率を低下させることなく半導体装置を製造できる。
　また、Ｏ（１Ｄ２）ラジカルが支配的なプラズマによりプラズマ酸化処理を行うことによって、ゲート酸化膜の表面およびシリコンとゲート酸化膜との界面の平坦性を高めることができるため、モビリティー特性や信頼性を向上させ、フリッカーノイズ（１／ｆノイズ）を低減できる。また、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを用いる本発明のプロセスは、６００℃以下の低温での処理が可能であることから、不純物の拡散などの問題が生じにくく、デバイス設計およびチャネルエンジニアリングが容易であるという効果も奏する。
　図１～図８では、膜厚が異なる２種類のゲート酸化膜１１３およびゲート酸化膜１１５を順次形成するプロセスを例示したが、膜厚が異なる３種類以上のゲート絶縁膜を形成するプロセスにも、同様に本発明方法を適用可能であり、同様の作用効果が得られる。いずれの場合も、最後に形成するゲート酸化膜は、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用するプラズマ酸化処理ではなく、熱酸化処理等の他の手法によって形成することも可能であるが、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを利用するプラズマ酸化処理によって行うことが好ましく、被処理体であるシリコン基板１０１にバイアス電圧を印加しながらプラズマ酸化処理を行うことがより好ましい。
　また、本発明方法は、素子分離膜としての二酸化珪素膜１０５を形成後に犠牲酸化膜１１１を形成し、かつ、この犠牲酸化膜１１１をウエットエッチングで剥離する工程を１回以上有するプロセスであれば、広く適用可能である。また、半導体装置の製造工程において、犠牲酸化膜１１１の形成にＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理することによって二酸化珪素膜１０５の目減りを抑制する効果が得られる（図４および図５参照）。犠牲酸化膜１１１の形成工程でＯ（１Ｄ２）ラジカルが支配的なプラズマを利用することにより、素子分離膜としての二酸化珪素膜１０５の表面に改質層１０５ａが形成されるので、ウエットエッチング耐性が向上する。従って、後の酸化工程、例えばゲート酸化膜１１３等の形成は、例えば熱酸化法で行ってもよい。プラズマ酸化処 
理する場合は、被処理体であるシリコン基板１０１にバイアス電圧を印加しながら行うことがより好ましい。
　また、本発明方法は、素子分離膜としての二酸化珪素膜１０５を形成した後にゲート酸化膜１１３を形成し、かつ、ゲート酸化膜１１３の少なくとも一部分をウエットエッチングで剥離する工程を１回以上有するプロセスであれば、広く適用可能である。また、半導体装置の製造工程において、ゲート酸化膜１１３の形成にＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理することによって二酸化珪素膜１０５の目減りを抑制する効果が得られる（図６および図７参照）。特に、本発明方法は、膜厚が異なる複数のゲート酸化膜を半導体基板上に形成する目的で、シリコン表面Ｓ１，Ｓ２の部分的もしくは全体的な酸化（ゲート酸化工程）と、ゲート酸化膜の少なくとも一部分をウエットエッチングで剥離する工程を２回以上有するプロセスにおいて大きな効果が得られる（図６～図８参照）。なお、この場合、犠牲酸化膜１１１の形成は、例えば熱酸化法で行ってもよい。また、プラズマ酸化処理は、被処理体であるシリコン基板１０１にバイアス電圧を印加しながら行うことがより好ましい。
　さらに、本発明方法は、素子分離膜としての二酸化珪素膜１０５を形成後に、犠牲酸化膜１１１を形成し、かつ、この犠牲酸化膜１１１をウエットエッチングで剥離する工程と、ゲート酸化膜１１３を形成し、かつゲート酸化膜１１３の少なくとも一部分をウエットエッチングで剥離する工程との組み合わせを有するプロセスに広く適用可能である。この場合、犠牲酸化膜１１１の形成とゲート酸化膜１１３の形成に、それぞれＯ（１Ｄ２）ラジカルが支配的なプラズマを利用してプラズマ酸化処理をすることによって、素子分離膜の目減りを抑制する効果が得られる（図４～図７参照）。この場合も、膜厚が異なる複数のゲート酸化膜（例えば、ゲート酸化膜１１３，１１５等）を半導体基板上に形成するため、シリコン表面の部分的もしくは全体的な酸化（例えば、犠牲酸化工程、ゲート酸化工程）と、ゲート酸化膜（例えばゲート酸化膜１１３）の少なくとも一部分をウエットエッチングで剥離する工程を２回以上有するプロセスにおいて特に大きな効果が得られる（図４～図８参照）。また、プラズマ酸化処理は、被処理体であるシリコン基板１０１にバイアス電圧を印加しながら行うことがより好ましい。
　以上のようにして、素子分離膜の目減りを抑制しながらゲート酸化膜を形成できる。このようにして得られるゲート酸化膜は、トランジスタのゲート酸化膜として利用できる。すなわち、本発明に係る半導体装置の製造方法は、トランジスタの製造過程で、ゲート絶縁膜を形成する場合に好ましく適用できる。上記説明では、本発明方法の特徴的な工程のみを示しており、それ以外の工程の説明を省略している。トランジスタの製造における他の工程、例えばトレンチ形成、素子分離膜の埋め込み、ＣＭＰによる平坦化、ウエル形成、イオン注入、ゲート電極の形成、保護膜の形成、配線形成、および、これらに付随するフォトリソグラフィー、エッチング、アニール、洗浄等の各工程については、本発明の効果を損なわないかぎり、どのような手法でも採用することが可能である。
　以上のように、酸化珪素膜の形成とウエットエッチングによる剥離を１回以上行うプロセスにおいて、剥離対象ではない素子分離膜が削られ、目減りすることを防止するため、プラズマ酸化処理と素子分離膜の改質を同時に行うことができる本発明方法を適用することは、窪み防止策として有効である。
　次に、本発明方法に使用可能なＯ（１Ｄ２）ラジカルが支配的なプラズマを生成できるプラズマ処理装置について説明する。
　図１４Ａおよび図１４Ｂは、プラズマ処理装置１００Ａおよび１００Ｂの概略構成を模式的に示す断面図である。また、図１５は、図１４Ａ，１４Ｂのプラズマ処理装置１００Ａ，１００Ｂに使用可能な平面アンテナを示す平面図である。ここで、図１４Ａに示すプラズマ処理装置１００Ａと、図１４Ｂに示すプラズマ処理装置１００Ｂとの違いは、被処理体にバイアス電圧を印加するバイアス印加手段を備えているかどうか、である。したがって、まずプラズマ処理装置１００Ａおよび１００Ｂに共通する構成について説明し、次に、両者の相違点であるプラズマ処理装置１００Ｂのバイアス印加手段について説明する。
　［プラズマ処理装置１００Ａ，１００Ｂに共通する構成］
　プラズマ処理装置１００Ａ，１００Ｂは、複数のスロット状の孔を有する平面アンテナ、特にＲＬＳＡ（Ｒａｄｉａｌ　Ｌｉｎｅ　Ｓｌｏｔ　Ａｎｔｅｎｎａ；ラジアルラインスロットアンテナ）にて処理容器内にマイクロ波を導入することにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されている。プラズマ処理装置１００Ａ，１００Ｂでは、１×１０１０～５×１０１２／ｃｍ３のプラズマ密度で、かつ０．７～２ｅＶの低電子温度を有するプラズマによる処理が可能である。プラズマ処理装置１００Ａ，１００Ｂは、各種半導体装置の製造過程において、シリコンを酸化して酸化珪素膜（ＳｉＯ２膜）を形成するプラズマ酸化処理装置として好適に利用できる。
　プラズマ処理装置１００Ａ，１００Ｂは、主要な構成として、処理容器１と、処理容器１内にガスを供給するガス供給装置１８と、このガス供給装置１８に接続するガス導入部１５と、処理容器１内を減圧排気するための、真空ポンプ２４を備えた排気装置と、処理容器１にプラズマを生成させるプラズマ生成手段としてのマイクロ波導入装置２７と、これらプラズマ処理装置１００Ａ，１００Ｂの各構成部を制御する制御部５０と、を備えている。なお、ガス供給装置１８をプラズマ処理装置１００Ａ，１００Ｂの構成部分には含めずに、外部のガス供給装置をガス導入部１５に接続して使用する構成としてもよい。
　処理容器１は、接地された略円筒状の容器により形成されている。なお、処理容器１は角筒形状の容器により形成してもよい。処理容器１は、アルミニウム等の金属またはその合金からなる底壁１ａと側壁１ｂとを有している。 
　処理容器１の内部には、被処理体である半導体ウエハ（以下、「ウエハ」と記す）Ｗを水平に支持するための載置台２が設けられている。載置台２は、熱伝導性の高い材質例えばＡｌＮ等のセラミックスにより構成されている。この載置台２は、排気室１１の底部中央から上方に延びる円筒状の支持部材３により支持されている。支持部材３は、例えばＡｌＮ等のセラミックスにより構成されている。
　また、載置台２には、その外縁部をカバーし、ウエハＷをガイドするためのカバーリング４が設けられている。このカバーリング４は、例えば石英、ＡｌＮ、Ａｌ２Ｏ３、ＳｉＮ等の材質で構成された環状部材である。
　また、載置台２には、温度調節機構としての抵抗加熱型のヒータ５が埋め込まれている。このヒータ５は、ヒータ電源５ａから給電されることにより載置台２を加熱して、その熱で被処理基板であるウエハＷを均一に加熱する。
　また、載置台２には、熱電対（ＴＣ）６が配備されている。この熱電対６によって載置台２の温度計測を行うことにより、ウエハＷの加熱温度を例えば室温から９００℃までの範囲で制御可能となっている。
　また、載置台２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）が設けられている。各ウエハ支持ピンは、載置台２の表面に対して突没可能に設けられている。
　処理容器１の内周には、石英からなる円筒状のライナー７が設けられている。また、載置台２の外周側には、処理容器１内を均一排気するため、多数の排気孔８ａを有する石英製のバッフルプレート８が環状に設けられている。このバッフルプレート８は、複数の支柱９により支持されている。
　処理容器１の底壁１ａの略中央部には、円形の開口部１０が形成されている。底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。この排気室１１には、排気管１２が接続されており、この排気管１２を介して真空ポンプ２４に接続されている。
　処理容器１の上部には、中央が円形に開口したプレート１３が接合されている。開口の内周は、内側（処理容器内空間）へ向けて突出し、環状の支持部１３ａを形成している。プレート１３は、処理容器１の上部に配置されて開閉する蓋体としての機能を有している。このプレート１３と処理容器１との間は、シール部材１４を介して気密にシールされている。
　処理容器１の側壁１ｂには、環状をなすガス導入部１５が設けられている。このガス導入部１５は、ガスライン２０ｄを介して酸素含有ガスやプラズマ励起用ガスを供給するガス供給装置１８に接続されている。なお、ガス導入部１５は複数のガスライン（配管）に接続していてもよい。また、ガス導入部１５はノズル状またはシャワー状に設けてもよい。
　また、処理容器１の側壁１ｂには、プラズマ処理装置１００Ａ，１００Ｂと、これに隣接する搬送室（図示せず）との間で、ウエハＷの搬入出を行うための搬入出口１６と、この搬入出口１６を開閉するゲートバルブＧ１とが設けられている。
　ガス供給装置１８は、ガス供給源（例えば、不活性ガス供給源１９ａ、酸素含有ガス供給源１９ｂ、水素ガス供給源１９ｃ）と、配管（例えば、ガスライン２０ａ、２０ｂ、２０ｃ、２０ｄ）と、流量制御装置（例えば、マスフローコントローラ２１ａ、２１ｂ、２１ｃ）と、バルブ（例えば、開閉バルブ２２ａ，２２ｂ、２２ｃ）とを有している。なお、ガス供給装置１８は、上記以外の図示しないガス供給源として、例えば処理容器１内雰囲気を置換する際に用いるパージガス供給源等を有していてもよい。
　不活性ガスとしては、例えば希ガスを用いることができる。希ガスとしては、例えばＡｒガス、Ｋｒガス、Ｘｅガス、Ｈｅガスなどを用いることができる。これらの中でも、経済性に優れている点でＡｒガスを用いることが特に好ましい。また、酸素含有ガスとしては、例えば酸素ガス（Ｏ２）、水蒸気（Ｈ２Ｏ）、オゾン（Ｏ３）などを用いることができる。
　ガス供給装置１８の不活性ガス供給源１９ａ、酸素含有ガス供給源１９ｂおよび水素ガス供給源１９ｃから供給された不活性ガス、酸素含有ガスおよび水素ガス（添加する場合）は、それぞれガスライン２０ａ，２０ｂ，２０ｃを介してガスライン２０ｄに合流し、このガスライン２０ｄを介してガス導入部１５に至り、ガス導入部１５から処理容器１内に導入される。各ガス供給源に接続する各々のガスライン２０ａ、２０ｂ、２０ｃには、マスフローコントローラ２１ａ、２１ｂ、２１ｃおよびその前後の１組の開閉バルブ２２ａ，２２ｂ、２２ｃが設けられている。このようなガス供給装置１８の構成により、供給されるガスの切替えや流量等の制御が出来るようになっている。
　排気装置は、真空ポンプ２４を備えている。真空ポンプ２４としては、例えばターボ分子ポンプなどの高速真空ポンプなどを用いることができる。前記のように、真空ポンプ２４は、排気管１２を介して処理容器１の排気室１１に接続されている。処理容器１内のガスは、排気室１１の空間１１ａ内へ均一に流れ、さらに空間１１ａから真空ポンプ２４を作動させることにより、排気管１２を介して外部へ排気される。これにより、処理容器１内を所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
　次に、マイクロ波導入装置２７の構成について説明する。マイクロ波導入装置２７は、主要な構成として、透過板２８、平面アンテナ３１、遅波材３３、カバー部材３４、導波管３７、マッチング回路３８およびマイクロ波発生装置３９を備えている。マイクロ波導入装置２７は、処理容器１内に電磁波（マイクロ波）を導入してプラズマを生成させるプラズマ生成手段である。
　マイクロ波を透過させる透過板２８は、プレート１３において内周側に張り出した支持部１３ａ上に支持されている。透過板２８は、誘電体、例えば石英やＡｌ２Ｏ３、ＡｌＮ等のセラミックスから構成されている。この透過板２８と支持部１３ａとの間は、シール部材２９を介して気密にシールされている。したがって、処理容器１内は気密に保持される。
　平面アンテナ３１は、透過板２８の上方において、載置台２と対向するように設けられている。平面アンテナ３１は、円板状をなしている。なお、平面アンテナ３１の形状は、円板状に限らず、例えば四角板状でもよい。この平面アンテナ３１は、プレート１３の上端に係止されている。
　平面アンテナ３１は、例えば表面が金または銀メッキされた銅板またはアルミニウム板から構成されている。平面アンテナ３１は、マイクロ波を放射する多数のスロット状のマイクロ波放射孔３２を有している。マイクロ波放射孔３２は、所定のパターンで平面アンテナ３１を貫通して形成されている。
　個々のマイクロ波放射孔３２は、例えば図１５に示すように、細長い長方形状（スロット状）をなしている。そして、典型的には隣接するマイクロ波放射孔３２が「Ｔ」字状に配置されている。また、このように所定の形状（例えばＴ字状）に組み合わせて配置されたマイクロ波放射孔３２は、さらに全体として同心円状に配置されている。
　マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λｇ）に応じて決定される。例えば、マイクロ波放射孔３２の間隔は、λｇ／４～λｇとなるように配置される。図１５においては、同心円状に形成された隣接するマイクロ波放射孔３２どうしの間隔をΔｒで示している。なお、マイクロ波放射孔３２の形状は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状等に配置することもできる。
　平面アンテナ３１の上面には、真空よりも大きい誘電率を有する遅波材３３が設けられている。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。遅波材３３の材質としては、例えば石英、ポリテトラフルオロエチレン樹脂、ポリイミド樹脂などを用いることができる。
　なお、平面アンテナ３１と透過板２８との間、また、遅波材３３と平面アンテナ３１との間は、それぞれ接触させても離間させてもよいが、接触させることが好ましい。
　処理容器１の上部には、これら平面アンテナ３１および遅波材３３を覆うように、カバー部材３４が設けられている。カバー部材３４は、例えばアルミニウムやステンレス鋼等の金属材料によって形成されている。このカバー部材３４と平面アンテナ３１とで偏平導波路が形成されている。プレート１３の上端とカバー部材３４とは、シール部材３５によりシールされている。また、カバー部材３４の内部には、冷却水流路３４ａが形成されている。この冷却水流路３４ａに冷却水を通流させることにより、カバー部材３４、遅波材３３、平面アンテナ３１および透過板２８を冷却できるようになっている。なお、平面アンテナ３１およびカバー部材３４は接地されている。
　カバー部材３４の上壁（天井部）の中央には、開口部３６が形成されており、この開口部３６には導波管３７が接続されている。導波管３７の他端側には、マッチング回路３８を介してマイクロ波を発生するマイクロ波発生装置３９が接続されている。
　導波管３７は、上記カバー部材３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部にモード変換器４０を介して接続された水平方向に延びる矩形導波管３７ｂとを有している。モード変換器４０は、矩形導波管３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。
　同軸導波管３７ａの中心には内導体４１が延在している。この内導体４１は、その下端部において平面アンテナ３１の中心に接続固定されている。このような構造により、マイクロ波は、同軸導波管３７ａの内導体４１を介してカバー部材３４と平面アンテナ３１とで形成される偏平導波路へ放射状に効率よく均一に伝播される。
　以上のような構成のマイクロ波導入装置２７により、マイクロ波発生装置３９で発生したマイクロ波が導波管３７を介して平面アンテナ３１へ伝搬され、平面アンテナ３１のマイクロ波放射孔（スロット）３２、さらに透過板２８を介して処理容器１内に導入されるようになっている。なお、マイクロ波の周波数としては、例えば２．４５ＧＨｚが好ましく用いられ、他に８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
　プラズマ処理装置１００Ａ，１００Ｂの各構成部は、制御部５０に接続されて制御される構成となっている。制御部５０は、コンピュータを有しており、例えば図１６に示したように、ＣＰＵを備えたプロセスコントローラ５１と、このプロセスコントローラ５１に接続されたユーザーインターフェース５２および記憶部５３を備えている。プロセスコントローラ５１は、プラズマ処理装置１００Ａ，１００Ｂにおける各構成部、例えば温度、圧力、ガス流量、マイクロ波出力などのプロセス条件に関係するヒータ電源５ａ、ガス供給装置１８、真空ポンプ２４、マイクロ波発生装置３９などを統括して制御する制御手段である。
　ユーザーインターフェース５２は、工程管理者がプラズマ処理装置１００Ａ，１００Ｂを管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００Ａ，１００Ｂの稼働状況を可視化して表示するディスプレイ等を有している。また、記憶部５３には、プラズマ処理装置１００Ａ，１００Ｂで実行される各種処理をプロセスコントローラ５１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記録されたレシピが保存されている。
　そして、必要に応じて、ユーザーインターフェース５２からの指示等にて任意のレシピを記憶部５３から呼び出してプロセスコントローラ５１に実行させることで、プロセスコントローラ５１の制御下、プラズマ処理装置１００Ａ，１００Ｂの処理容器１内で所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ－ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリ、ＤＶＤ、ブルーレイディスクなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
　［バイアス印加手段］
　次に、プラズマ処理装置１００Ｂに特徴的な構成である、載置台２にバイアスを印加するバイアス印加手段について説明する。プラズマ処理装置１００Ｂの載置台２の表面側には電極４２が埋設されている。この電極４２には、給電線４２ａによって、マッチングボックス（Ｍ．Ｂ．）４３を介してバイアス印加用の高周波電源４４が接続されている。つまり、電極４２に高周波電力を供給することによって、基板であるウエハＷにバイアスを印加できる構成となっている。電極４２、給電線４２ａ、マッチングボックス（Ｍ．Ｂ．）４３および高周波電源４４は、プラズマ処理装置１００Ｂにおいてバイアス印加手段を構成している。電極４２の材質としては、例えばモリブデン、タングステンなどの導電性材料を用いることができる。電極４２は、例えば網目状、格子状、渦巻き状等の形状に形成されている。
　このように構成されたプラズマ処理装置１００Ａ，１００Ｂでは、６００℃以下の低温で下地層等へのダメージフリーなプラズマ処理を行うことができる。また、プラズマ処理装置１００Ａ，１００Ｂは、プラズマの均一性に優れていることから、例えば３００ｍｍ径以上の大型のウエハＷに対してもウエハＷの面内で処理の均一性を実現することができる。
　次に、プラズマ処理装置１００Ａ，１００Ｂにおいて行われるプラズマ酸化処理の手順を説明する。まず、ゲートバルブＧ１を開にして搬入出口１６からウエハＷを処理容器１内に搬入し、載置台２上に載置する。そして、ガス供給装置１８の不活性ガス供給源１９ａおよび酸素含有ガス供給源１９ｂから、例えばＡｒガスおよびＯ２ガスを所定の流量でガス導入部１５を介して処理容器１内に導入し、所定の処理圧力に維持する。この際、Ｏ（１Ｄ２）ラジカルの密度が１×１０
１２［ｃｍ－３］以上のプラズマを形成する上で、処理ガス中のＯ２ガスの割合（体積比率）は、例えば１％以下が好ましく、０．２％から１％の範囲内がより好ましい。ガス流量は、例えばＡｒガスが１００～１００００ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ｏ２ガス：１～１００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲から、全ガス流量に対する酸素の割合が上記値となるように選択することができる。
　また、不活性ガス供給源１９ａおよび酸素含有ガス供給源１９ｂからのＡｒガスおよびＯ２ガスに加え、水素ガス供給源１９ｃからＨ２ガスを所定比率で導入することもできる。この場合、Ｈ２ガスの割合は、例えば処理ガス全体の量に対して体積比率で１％以下となるようにすることが好ましく、０．０１～１％がより好ましい。
　また、処理圧力の上限は、Ｏ（１Ｄ２）ラジカルの密度が１×１０１２［ｃｍ－３］以上のプラズマを形成する上で３３３Ｐａ以下とすることが好ましく、２６７Ｐａ以下がより好ましく、１３３．３Ｐａ以下が望ましい。処理圧力の下限は、１．３３Ｐａとすることが好ましい。
　また、処理温度（載置台２の温度）は、室温～６００℃から選択可能であり、例えば３００～５００℃の範囲内が好ましい。
　次に、マイクロ波発生装置３９で発生させた所定周波数例えば２．４５ＧＨｚのマイクロ波を、マッチング回路３８を介して導波管３７に導く。導波管３７に導かれたマイクロ波は、矩形導波管３７ｂおよび同軸導波管３７ａを順次通過し、内導体４１を介して平面アンテナ３１に供給される。つまり、マイクロ波は、矩形導波管３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードに変換されて、同軸導波管３７ａを介してカバー部材３４と平面アンテナ３１とにより構成される偏平導波路を伝搬していく。そして、マイクロ波は、平面アンテナ３１に貫通形成されたスロット状のマイクロ波放射孔３２から透過板２８を介して処理容器１内におけるウエハＷの上方空間に放射される。この際のマイクロ波の出力密度は、透過板２８の面積１ｃｍ２あたり０．６Ｗ以上例えば０．７～３Ｗとすることが好ましく、０．７～２．４Ｗがより好ましい。マイクロ波出力は、例えば２００ｍｍ径以上のウエハＷを処理する場合には、１０００Ｗ以上４０００Ｗ以下の範囲内から選択することができる。
　平面アンテナ３１から透過板２８を経て処理容器１に放射されたマイクロ波により、処理容器１内で電磁界が形成され、ＡｒガスおよびＯ２ガスおよび添加する場合はＨ２ガスがプラズマ化する。このように励起されたプラズマは、略１×１０１０～５×１０１２／ｃｍ３の高密度で、かつウエハＷ近傍では、略１．２ｅＶ以下の低電子温度を有する。そして、プラズマ中の活性種、主にＯ（１Ｄ２）ラジカルの作用によりウエハＷのシリコン表面にプラズマ酸化処理が行われる。具体的には、犠牲酸化膜の形成を例に挙げれば、図３および図４に示したように、Ｏ（１Ｄ２）ラジカルの作用によりシリコン表面Ｓ１，Ｓ２が低温で酸化されて犠牲酸化膜１１１が形成されると同時に、素子分離膜である二酸化珪素膜１０５の表面がＯ（１Ｄ２）ラジカルの作用により膜深く改質され、ＳｉＯ２が高密度化されて改質層１０５ａが形成される。また、ゲート酸化膜の形成を例に挙げれば、図５～図８に示したように、Ｏ（１Ｄ２）ラジカルの作用によりシリコン表面Ｓ１，Ｓ２が低温で酸化されてゲート酸化膜１１３，１１５が形成されると同時に、素子分離膜である二酸化珪素膜１０５の表面がＯ（１Ｄ２）ラジカルの作用によりさらに膜深く改質が進み、改質層１０５ａが増膜する。
　［高周波バイアス電圧］
　また、プラズマ処理装置１００Ｂを用いる場合には、プラズマ酸化処理を行なっている間、載置台２の電極４２に高周波電源４４から所定の周波数およびパワーの高周波電力を供給することができる。この高周波電源４４から供給される高周波電力によってウエハＷへバイアス電圧が印加され、プラズマの低い電子温度（０．７～２ｅＶ）を維持しつつ、プラズマ酸化処理が促進される。すなわち、バイアス電圧を印加することにより、Ｏ（１Ｄ２）ラジカルによる改質を行いつつ、プラズマ中の酸素イオンをウエハＷへ引き込むことが可能であるため、シリコンの酸化レートを増大させ、低温でも膜深く改質することができる。
　高周波電源４４から供給する高周波電力の周波数は、例えば４００ｋＨｚ以上６０ＭＨｚ以下の範囲内が好ましく、４００ｋＨｚ以上１３．５ＭＨｚ以下の範囲内がより好ましい。高周波電力は、ウエハＷの面積当たりのパワー密度として例えば０．１４Ｗ／ｃｍ２以上１．４Ｗ／ｃｍ２以下の範囲内で供給することが好ましく、０．４２Ｗ／ｃｍ２以上１．４Ｗ／ｃｍ２以下の範囲内で供給することがより好ましい。パワー密度が０．０７Ｗ／ｃｍ２未満では、イオンの引き込み力が弱く、高酸化レートおよび高ドーズ量が得られない。一方、パワー密度が１．４Ｗ／ｃｍ２超では、素子分離膜である二酸化珪素膜１０５にダメージが入ってしまい、膜質を悪化させてしまう。また、高周波電力は１００Ｗ以上が好ましく、例えば１００Ｗ以上９００Ｗ以下の範囲内がより好ましく、３００Ｗ以上９００Ｗ以下の範囲内が望ましい。このような高周波電力の範囲から、上記パワー密度になるように設定すればよい。
　このように、載置台２の電極４２に供給された高周波電力は、プラズマの低い電子温度を維持しつつ、プラズマ中のイオン種をウエハＷへ引き込む作用を有している。従って、載置台２の電極４２に高周波電力を供給してウエハＷにバイアス電圧を印加することにより、Ｏ（１Ｄ２）ラジカルによる改質と同時に酸素イオンが引き込まれてプラズマ酸化レートと酸素ドーズ量が大きくなるため、低温でも膜深くまで改質させることができる。
［作用］
　プラズマ処理装置１００Ａ，１００Ｂを用いて酸素を含む処理ガスのプラズマを生成する場合、処理圧力によってプラズマ中の活性種が変化する。すなわち、プラズマ処理において設定可能な圧力範囲の中で、比較的高い圧力条件（例えば、３３３Ｐａ超１３３３Ｐａ以下）では、プラズマ中の活性種としてＯ２ ＋イオンやＯ（１Ｄ２）ラジカルは減少し、替わりにＯ（３Ｐ２）ラジカルが主体となる。一方、比較的低い圧力条件（３３３Ｐａ以下）では、プラズマ中の活性種としてＯ２ ＋イオンやＯ（１Ｄ２）ラジカルが支配的となる。この条件で生成するＯ（１Ｄ２）ラジカルは、ＳｉＯ２膜中に含まれるＮやＨなどの不純物を酸素原子に置き換える作用を有している。従って、Ｏ（１Ｄ２）ラジカルが支配的なプラズマによる酸化では、図１７に示すように、Ｏ（１Ｄ２）ラジカルが膜中に含まれる不純物Ｉｍｐを酸素原子で置き換えることにより、ＳｉＯ２膜の膜質が緻密化されるものと考えられる。また、このようなＳｉＯ２膜の改質効果は、被処理体であるシリコン基板１０１にバイアス電圧を印加しながら行うことによって、酸素イオンが引き込まれるため、いっそう増大する。本発明方法では、シリコンを酸化する工程で、Ｏ（１Ｄ２）ラジカルが生成する条件を選択してプラズマを生成し、シリコン表面と同時にＳｉＯ２膜を処理することによって、膜中の不純物が除去されて規則的なＳｉ－Ｏ結合が形成された、欠陥の少ない緻密なＳｉＯ２膜に改質できる。そして、このように改質されたＳｉＯ２膜は、ＳＯＤ膜やＳＯＧ膜、プラズマＣＶＤ膜と比較して高いウエットエッチング耐性を有することにより、後の半導体プロセスでウエットエッチングが繰返されても目減りを抑制できる。
　次に、本発明の基礎となった実験結果について説明する。
実験１：
　ポリシラザンを原料としてＳＯＤ法により塗布成膜し、水蒸気酸化（ＷＶＧ）して形成した二酸化珪素膜（膜厚４５０ｎｍ）に対して、図１４Ａに示したものと同様のプラズマ処理装置１００Ａを用い、以下の条件でプラズマ処理を行った。処理後の二酸化珪素膜について、希フッ酸処理（５０％ＨＦ：Ｈ２Ｏ＝１：２００）を行い、ウエットエッチングレートを調べた。また、比較のため、プラズマ処理を行わない二酸化珪素膜および熱酸化膜についても、同じ条件でのウエットエッチングレートを調べた。その結果を図１８Ａおよび図１８Ｂに示した。なお、図１８Ｂは図１８Ａの一部の条件を抜き出して示したものである。
［プラズマ処理条件１］
　体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．５～３％
　体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．０５～０．３％
　処理圧力；６６．６～２６６Ｐａ（０．５～２Ｔｏｒｒ）
　マイクロ波パワー密度；１～３Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
　載置台２の温度；４００～５００℃
　処理時間；３６０秒
（より限定した条件）
　体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．８～１．５％
　体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．０８～０．１５％
　処理圧力；１０６．４～１９９．５Ｐａ（０．８～１．５Ｔｏｒｒ）
　マイクロ波パワー密度；１．２～２．４Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
　載置台２の温度；４００～５００℃
　処理時間；３６０秒
［プラズマ処理条件２］
　体積流量比［（Ｏ２／Ａｒ＋Ｏ２）×１００］；０．５～３％
　処理圧力；６６．６～２６６Ｐａ（０．５～２Ｔｏｒｒ）
　マイクロ波パワー密度；１～３Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
　載置台２の温度；４００～５００℃
　処理時間；３６０秒
（より限定した条件）
　体積流量比［（Ｏ２／Ａｒ＋Ｏ２）×１００］；０．８～１．５％
　処理圧力；１０６．４～１９９．５Ｐａ（０．８～１．５Ｔｏｒｒ）
　マイクロ波パワー密度；１．２～２．４Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
　載置台２の温度；４００～５００℃
　処理時間；３６０秒
［プラズマ処理条件３］
　体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；１５～３０％ 
　体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．０５～０．３％ 
　処理圧力；２３９．４Ｐａ以上（１．８Ｔｏｒｒ）
　マイクロ波パワー密度；１～３Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
　載置台２の温度；４００～５００℃
　処理時間；３６０秒
（より限定した条件）
　体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；２０～２３％
　体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．０５～０．３％
　処理圧力；２６６～９３１Ｐａ（２～７Ｔｏｒｒ）
　マイクロ波パワー密度；１．２～２．４Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
　載置台２の温度；４００～５００℃
　処理時間；３６０秒
［熱酸化膜形成条件］
　雰囲気；Ｈ２／Ｏ２＝４５０／９００ｍＬ／ｍｉｎ（ｓｃｃｍ）
　温度；９５０℃
　圧力；１５０００Ｐａ
　図１８Ａおよび図１８Ｂより、Ｏ（１Ｄ２）ラジカルが支配的となるプラズマ処理条件１、２でプラズマ処理を行うことにより、プラズマ処理を行わない場合や、Ｏ（３Ｐ２）ラジカルが支配的となるプラズマ処理条件３でプラズマ処理を行った場合に比較してウエットエッチングレートが大幅に低下した。従って、ＳＯＤ酸化膜をＯ（１Ｄ２）ラジカルが支配的となるプラズマで処理することによって、エッチング耐性を向上させ得ることが確認された。
実験２：
　図１４Ａに示したものと同様のプラズマ処理装置１００Ａを用い、上記条件１～３でシリコン（１００）面および（１１１）面をプラズマ酸化処理した。形成されたＳｉＯ２膜の表面と、Ｓｉ／ＳｉＯ２界面のＲＭＳ（平均二乗平方根）ラフネスを測定した。ＳｉＯ２膜の表面のラフネスを図１９、Ｓｉ／ＳｉＯ２界面のラフネスを図２０に示した。図１９および図２０より、Ｏ（１Ｄ２）ラジカルが支配的となるプラズマを生成できる条件１、２で形成したＳｉＯ２膜は、熱酸化膜と比較して表面およびＳｉ／ＳｉＯ２界面のＲＭＳラフネスが低く、より平坦化されていることがわかる。従って、条件１、２で形成したＳｉＯ２膜をトランジスタのゲート酸化膜として使用することにより、半導体装置のモビリティー特性と信頼性を改善させ、フリッカーノイズ（１／ｆノイズ）も低減できることが十分に予測された。
　実験３：
　シリコン表面に５ｎｍの厚みでスクリーン酸化膜を形成した後、１１Ｂ＋イオンを５ｅＶのエネルギーで１×１０１３個／ｃｍ２注入した。その後、１０００℃で１０秒間アニールを行い、スクリーン酸化膜をウエットエッチングで除去してシリコン表面を露出させ、初期サンプルとした。この初期サンプルに、図１４Ａに示したものと同様のプラズマ処理装置１００Ａを用い、上記条件２でプラズマ酸化処理を行って３ｎｍの二酸化珪素膜を形成した後、これを剥離し、ＳＩＭＳ（二次イオン質量分析計）でシリコン中のホウ素の濃度分布を調べた。比較のため、プラズマ酸化処理に替えて初期サンプルを９５０℃のＯ２／Ｈ２雰囲気で熱酸化処理した後に同様にホウ素の濃度分布を調べた。その結果を図２１に示した。
　プラズマ処理装置１００Ａを用い、初期サンプルに上記条件２でプラズマ酸化処理を行った場合、シリコン中のホウ素の濃度分布のプロファイルは、初期サンプルとほぼ同じであった。一方、初期サンプルを９５０℃のＯ２／Ｈ２雰囲気で熱酸化処理した場合は、ホウ素の拡散が生じてシリコン中の濃度プロファイルが変化していた。このことから、プラズマ処理装置１００Ａを用いて比較的低温（４００℃～５００℃）の条件２のプラズマ酸化処理を半導体装置の製造工程で行うことにより、デバイス設計およびチャネルエンジニアリングのしやすさの観点で高温での熱酸化を行う場合よりも優位性が大きいことが確認された。
　実験４：
　本実験では、図１４Ｂに示したものと同様のプラズマ処理装置１００Ｂを用い、ウエハＷを載置する載置台２に高周波電力を印加しながらプラズマ酸化処理を行い、バイアス印加の効果を検証した。ポリシラザンを原料としてＳＯＤ法により成膜し、水蒸気酸化して形成した二酸化珪素膜（膜厚４５０ｎｍ）に対して、以下の条件でプラズマ処理を行った。処理後の二酸化珪素膜について、希フッ酸処理（５０％ＨＦ：Ｈ２Ｏ＝１：２００）を行い、ウエットエッチングレートを調べた。また、比較のため、プラズマ処理を行わない二酸化珪素膜および熱酸化膜についても、同じ条件でのウエットエッチングレートを調べた。その結果を図２２に示した。
［プラズマ処理条件４］
　体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；２３％
　体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；１．９％
　処理圧力；６６６．７Ｐａ（５Ｔｏｒｒ）
　マイクロ波パワー密度；２．４Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
　載置台２の温度；５００℃
　高周波電力の周波数：１３．５６ＭＨｚ
　高周波電力のパワー：６００Ｗ（パワー密度０．８５Ｗ／ウエハ１ｃｍ２当り）、
　処理時間；３６０秒
［プラズマ処理条件５］
　体積流量比［（Ｏ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；２．４％
　体積流量比［（Ｈ２／Ａｒ＋Ｏ２＋Ｈ２）×１００］；０．６％
　処理圧力；４０Ｐａ（３００ｍＴｏｒｒ）
　マイクロ波パワー密度；０．７Ｗ／ｃｍ２（透過板の面積１ｃｍ２あたり）
　載置台２の温度；５００℃
　高周波電力の周波数：１３．５６ＭＨｚ
　高周波電力のパワー：６００Ｗ（パワー密度０．８５Ｗ／ウエハ１ｃｍ２当り）、
　処理時間；３６０秒
［熱酸化膜形成条件］
　雰囲気；Ｈ２／Ｏ２＝４５０／９００ｍＬ／ｍｉｎ（ｓｃｃｍ）
　温度；９５０℃
　圧力；１５０００Ｐａ
　図２２より、ウエハＷにバイアス電圧を印加してプラズマ酸化処理を行った条件４および条件５では、プラズマ処理を行わない場合に比較してウエットエッチングレートが低下した。また、ウエハＷにバイアス電圧を印加した条件４と条件５の比較では、Ｏ（１Ｄ２）ラジカルが支配的となるプラズマ処理条件５でプラズマ処理を行うことにより、Ｏ（３Ｐ２）ラジカルが支配的となるプラズマ処理条件４でプラズマ処理を行った場合に比べて、ウエットエッチングレートが大幅に低下した。従って、ウエハＷにバイアス電圧を印加しながら、ＳＯＤ酸化膜をＯ（１Ｄ２）ラジカルが支配的となるプラズマで処理することによって、酸素イオンの引き込みにより、低温でも、緻密に、且つ膜深くまで改質され、エッチング耐性を大幅に向上させ得ることが確認された。
　以上のように、プラズマ酸化処理をＯ（１Ｄ２）ラジカルが支配的なプラズマにより行うことによって、ＳｉＯ２膜の表面を改質して緻密化することができる。そして、この効果は、被処理体であるウエハＷにバイアス電圧を印加しながらプラズマ酸化処理を行うことによって、酸素イオンの引き込みにより、さらに増大する。そのため、付加的な改質工程を設けることなく、ウエットエッチングによる素子分離膜表面の目減りを抑制することができる。従って、例えばトランジスタ形成などの半導体プロセスにおいて、素子分離膜の目減りに起因する半導体装置の信頼性の低下を防止できるとともに、プロセス効率にも優れている。
　また、Ｏ（１Ｄ２）ラジカルが支配的なプラズマによりプラズマ酸化処理を行うことによって、Ｏ（１Ｄ２）ラジカルが、ゲート酸化膜とシリコンとの界面のシリコンを酸化することにより、ゲート酸化膜の表面およびシリコンとゲート酸化膜との界面の平坦性を高めることができるため、モビリティー特性や信頼性を向上させ、フリッカーノイズ（１／ｆノイズ）を低減できる。また、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを用いるプロセスは、６００℃以下の低温での処理が可能であることから、不純物の拡散などの問題が生じにくく、デバイス設計およびチャネルエンジニアリングにおいて利便性に優れている。
　以上、本発明の実施の形態を述べたが、本発明は上記実施の形態に制約されることはなく、種々の変形が可能である。例えば、上記実施の形態では、プラズマ酸化処理にＲＬＳＡ方式のマイクロ波プラズマ処理装置を用いたが、本発明は、Ｏ（１Ｄ２）ラジカルが支配的なプラズマを生成させるすべてのプラズマ処理装置に適用可能である。従って、例えばＩＣＰプラズマ方式、ＥＣＲプラズマ方式、表面反射波プラズマ方式、マグネトロンプラズマ方式等の他の方式のプラズマ処理装置を用いることもできる。
　また、本発明の半導体装置の製造方法は、トランジスタの製造過程に限らず、酸化珪素膜の形成とウエットエッチングによる剥離を繰り返して行うプロセスに広く適用可能である。

Claims (19)

  1. 　シリコン基板と、前記シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体を準備することと、
    　前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成することと、
    　前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させることと、
    　露出した前記シリコン表面を酸化処理して二酸化珪素膜を形成することと
    を有し、
    　前記プラズマ酸化処理は、プラズマ処理装置の処理容器内で酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行われる、半導体装置の製造方法。
  2. 　前記酸化処理は、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う請求項１に記載の半導体装置の製造方法。
  3. 　前記プラズマのＯ（１Ｄ２）ラジカルの密度が１×１０１２［ｃｍ－３］以上である請求項１に記載の半導体装置の製造方法。
  4. 　前記処理容器内の圧力が、１．３３～３３３Ｐａの範囲内である、請求項３に記載の半導体装置の製造方法。
  5. 　前記処理ガス中の酸素の割合が０．２～１％の範囲内である、請求項３に記載の半導体装置の製造方法。
  6. 　前記処理ガスは、水素を１％以下の割合で含む請求項３に記載の半導体装置の製造方法。
  7. 　前記プラズマは、前記処理ガスと、複数のスロットを有する平面アンテナにより前記処理室内に導入されるマイクロ波と、によって形成されるマイクロ波励起プラズマである請求項３に記載の半導体装置の製造方法。
  8. 　前記プラズマ酸化処理の間、被処理体を載置する載置台に、高周波電力を供給する請求項３に記載の半導体装置の製造方法。
  9. 　前記プラズマ酸化処理は、前記シリコン表面を酸化すると同時に前記素子分離用酸化膜を改質する請求項１に記載の半導体装置の製造方法。
  10. 　シリコン基板と、前記シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体を準備することと、
    　前記シリコン表面を酸化処理して犠牲酸化膜を形成することと、
    　前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させることと、
    　露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成することと、
    　前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去することと、
    　前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成することと、
    を有し、
    　前記プラズマ酸化処理は、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行われる、半導体装置の製造方法。
  11. 　前記露出したシリコン表面をプラズマ酸化処理して二酸化珪素膜を形成すること、および前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去することは、繰り返し行われる、請求項１０に記載の半導体装置に製造方法。
  12. 　前記シリコン表面の酸化処理および／または前記二酸化珪素膜が除去されて露出した部分のシリコン表面の酸化処理は、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたＯ（１Ｄ２）ラジカルが支配的なプラズマにより行う請求項１０に記載の半導体装置の製造方法。
  13. 　前記プラズマのＯ（１Ｄ２）ラジカルの密度が１×１０１２［ｃｍ－３］以上である請求項１０に記載の半導体装置の製造方法。
  14. 　前記処理容器内の圧力が、１．３３～３３３Ｐａの範囲内である、請求項１３に記載の半導体装置の製造方法。
  15. 　前記処理ガス中の酸素の割合が０．２～１％の範囲内である、請求項１３に記載の半導体装置の製造方法。
  16. 　前記処理ガスは、水素を１％以下の割合で含む請求項１３に記載の半導体装置の製造方法。
  17. 　前記プラズマは、前記処理ガスと、複数のスロットを有する平面アンテナにより前記処理室内に導入されるマイクロ波と、によって形成されるマイクロ波励起プラズマである請求項１３に記載の半導体装置の製造方法。
  18. 　前記プラズマ酸化処理の間、被処理体を載置する載置台に、高周波電力を供給する請求項１３に記載の半導体装置の製造方法。
  19. 　前記露出したシリコン表面のプラズマ酸化処理は、前記シリコン表面を酸化すると同時に前記素子分離用酸化膜を改質する請求項１０に記載の半導体装置の製造方法。
PCT/JP2010/066886 2009-09-30 2010-09-29 半導体装置の製造方法 WO2011040426A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020127011218A KR101380094B1 (ko) 2009-09-30 2010-09-29 반도체 장치의 제조 방법
US13/498,259 US20120184107A1 (en) 2009-09-30 2010-09-29 Semiconductor device manufacturing method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009-227638 2009-09-30
JP2009227638 2009-09-30
JP2010-207773 2010-09-16
JP2010207773A JP2011097029A (ja) 2009-09-30 2010-09-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2011040426A1 true WO2011040426A1 (ja) 2011-04-07

Family

ID=43826242

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/066886 WO2011040426A1 (ja) 2009-09-30 2010-09-29 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20120184107A1 (ja)
JP (1) JP2011097029A (ja)
KR (1) KR101380094B1 (ja)
TW (1) TW201125071A (ja)
WO (1) WO2011040426A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5981206B2 (ja) * 2012-04-20 2016-08-31 株式会社東芝 半導体装置の製造方法および半導体製造装置
CN103258732B (zh) * 2013-05-07 2016-08-24 上海华力微电子有限公司 防止硅衬底表面损伤的方法
US9379132B2 (en) * 2014-10-24 2016-06-28 Sandisk Technologies Inc. NAND memory strings and methods of fabrication thereof
US20160172190A1 (en) * 2014-12-15 2016-06-16 United Microelectronics Corp. Gate oxide formation process
JP2016134614A (ja) * 2015-01-22 2016-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2017171488A1 (ko) * 2016-03-31 2017-10-05 주식회사 엘지화학 배리어 필름의 제조 방법
EP3291008A1 (en) * 2016-09-06 2018-03-07 ASML Netherlands B.V. Method and apparatus to monitor a process apparatus
CN111627810B (zh) * 2020-06-05 2022-10-11 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法
WO2022006008A1 (en) 2020-06-29 2022-01-06 Applied Materials, Inc. Control of steam generation for chemical mechanical polishing
KR102497494B1 (ko) * 2021-06-03 2023-02-08 주식회사 기가레인 기판 배치 유닛
KR102461496B1 (ko) * 2021-06-03 2022-11-03 주식회사 기가레인 기판 배치 유닛
CN116759325B (zh) * 2023-08-23 2023-11-03 江苏卓胜微电子股份有限公司 用于监控离子注入剂量的阻值监控方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156059A (ja) * 1999-09-16 2001-06-08 Matsushita Electronics Industry Corp 絶縁膜の形成方法および半導体装置の製造方法
JP2005072358A (ja) * 2003-08-26 2005-03-17 Seiko Epson Corp 半導体装置の製造方法
JP2008053535A (ja) * 2006-08-25 2008-03-06 Toshiba Corp 半導体装置の製造方法及び不揮発性記憶装置の製造方法
WO2009093760A1 (ja) * 2008-01-24 2009-07-30 Tokyo Electron Limited シリコン酸化膜の形成方法、記憶媒体、および、プラズマ処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153037A (ja) * 2002-10-31 2004-05-27 Renesas Technology Corp 半導体装置の製造方法
JP4989076B2 (ja) * 2005-01-12 2012-08-01 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
TW200629421A (en) * 2005-01-12 2006-08-16 Sanyo Electric Co Method of producing semiconductor device
JP4509864B2 (ja) * 2005-05-30 2010-07-21 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US7799649B2 (en) * 2006-04-13 2010-09-21 Texas Instruments Incorporated Method for forming multi gate devices using a silicon oxide masking layer
KR101056199B1 (ko) * 2006-08-28 2011-08-11 도쿄엘렉트론가부시키가이샤 플라즈마 산화 처리 방법
JP5229711B2 (ja) * 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
JP5029089B2 (ja) * 2007-03-26 2012-09-19 東京エレクトロン株式会社 プラズマ処理装置用の載置台及びプラズマ処理装置
WO2009099252A1 (ja) * 2008-02-08 2009-08-13 Tokyo Electron Limited 絶縁膜のプラズマ改質処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156059A (ja) * 1999-09-16 2001-06-08 Matsushita Electronics Industry Corp 絶縁膜の形成方法および半導体装置の製造方法
JP2005072358A (ja) * 2003-08-26 2005-03-17 Seiko Epson Corp 半導体装置の製造方法
JP2008053535A (ja) * 2006-08-25 2008-03-06 Toshiba Corp 半導体装置の製造方法及び不揮発性記憶装置の製造方法
WO2009093760A1 (ja) * 2008-01-24 2009-07-30 Tokyo Electron Limited シリコン酸化膜の形成方法、記憶媒体、および、プラズマ処理装置

Also Published As

Publication number Publication date
JP2011097029A (ja) 2011-05-12
US20120184107A1 (en) 2012-07-19
TW201125071A (en) 2011-07-16
KR101380094B1 (ko) 2014-04-01
KR20120069754A (ko) 2012-06-28

Similar Documents

Publication Publication Date Title
WO2011040426A1 (ja) 半導体装置の製造方法
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
US8372761B2 (en) Plasma oxidation processing method, plasma processing apparatus and storage medium
JP5231233B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
TWI415187B (zh) Selective plasma treatment
KR101102690B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
US20110017586A1 (en) Method for forming silicon oxide film, storage medium, and plasma processing apparatus
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
WO2008038788A1 (fr) Procédé de formation d'un film d'oxyde de silicium, appareil de traitement au plasma et support de stockage
JP2012216632A (ja) プラズマ処理方法、及び素子分離方法
JP5271702B2 (ja) シリコン酸化膜の形成方法およびシリコン酸化膜の形成装置
WO2006025363A1 (ja) シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
WO2008041599A1 (fr) Procédé d'oxydation de plasma, support de stockage, et appareil de traitement par plasma

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10820541

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13498259

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20127011218

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 10820541

Country of ref document: EP

Kind code of ref document: A1