Nothing Special   »   [go: up one dir, main page]

WO2005020419A1 - 電力変換器の制御装置 - Google Patents

電力変換器の制御装置 Download PDF

Info

Publication number
WO2005020419A1
WO2005020419A1 PCT/JP2003/010711 JP0310711W WO2005020419A1 WO 2005020419 A1 WO2005020419 A1 WO 2005020419A1 JP 0310711 W JP0310711 W JP 0310711W WO 2005020419 A1 WO2005020419 A1 WO 2005020419A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage vector
voltage
zero
output
output time
Prior art date
Application number
PCT/JP2003/010711
Other languages
English (en)
French (fr)
Inventor
Masahiro Kimata
Toshiyuki Kaitani
Akira Imanaka
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to JP2005508195A priority Critical patent/JP4312760B2/ja
Priority to EP03818300.0A priority patent/EP1659680B1/en
Priority to PCT/JP2003/010711 priority patent/WO2005020419A1/ja
Priority to US10/530,720 priority patent/US7426122B2/en
Priority to CNB038253593A priority patent/CN100527586C/zh
Priority to TW92123535A priority patent/TWI230498B/zh
Publication of WO2005020419A1 publication Critical patent/WO2005020419A1/ja

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H02M7/53876Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output based on synthesising a desired voltage vector via the selection of appropriate fundamental voltage vectors, and corresponding dwelling times
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P21/00Arrangements or methods for the control of electric machines by vector control, e.g. by control of field orientation

Definitions

  • the present invention relates to a control device for a power converter driven by PWM (pulse width modulation) control, and particularly to an abnormally high voltage generated at a cable connection end of a load when a connection cable between the power converter and the load becomes long. It relates to a control device that suppresses voltage (hereinafter referred to as “surge voltage”).
  • surge voltage suppresses voltage
  • FIG. 1 is a diagram illustrating a connection cable between an inverter, which is a power converter driven by PWM control, and a motor.
  • a motor 2 is connected to an inverter 1 as a power converter via a connection cable 3.
  • the inverter 1 controls the switching operation of the constituent semiconductor switch elements (for example, IGBT elements) by PWM control by a control device (not shown), and generates a three-phase voltage (uvw) that changes stepwise from a DC power supply of a voltage Vdc. Generate and output to motor 2 via connection cable 3.
  • connection cable 3 when the connection cable 3 between the inverter 1 and the motor 2 becomes long, a surge voltage exceeding twice the DC bus voltage V dc may be generated at the cable connection end of the motor 2.
  • the connection cable 3 can be considered as a resonance circuit composed of the wiring inductance and the stray capacitance, but if the connection cape rail 3 becomes longer, both the wiring inductance and the stray capacitance increase, so that the resonance frequency of the resonance circuit increases. descend.
  • FIGS. 2 and 3 are diagrams showing line voltage waveforms at both ends of the connection cable 3 shown in FIG.
  • FIG. 2 (1) shows a case where the voltage VuV ⁇ inV between the impeller end lines changes stepwise from Vdc ⁇ 0 ⁇ Vdc. At this time, if the pulse width of the voltage change coincides with the resonance period of 1Z2, as shown in Fig. 2 (2), the motor end-to-end voltage VuV—m0tor is a DC The voltage becomes three times higher than the bus voltage Vdc.
  • FIG. 3 (1) shows a case where the inverter end-to-end line voltage VuV—inV force changes from 0 ⁇ Vdc ⁇ —Vdc ⁇ 0.
  • the motor end-to-end line voltage VuV-motor becomes a high voltage that is at most four times the DC bus voltage Vdc.
  • Patent Documents 1 and 2 In order to solve the problem of the surge voltage, for example, in Patent Documents 1 and 2, the firing pulse width of each IGBT element, which is the basis of the line voltage pulse width of the inverter, is monitored, and the maximum firing pulse width is monitored. A technique is disclosed in which the value is limited to a certain value or less, and the minimum value of the firing pulse width is limited to a certain value or more.
  • Patent Document 1 U.S. Pat. No. 5,716,130 publication
  • Patent Document 2 U.S. Pat. No. 5,990,658 publication.
  • Patent Documents 3 and 4 each phase voltage command value input to a PWM controller that generates a firing pulse for each IGBT element is monitored, and the maximum value of each phase voltage command value is kept constant.
  • a technique is disclosed in which the minimum value of each phase voltage command value is limited to a certain value or more by limiting the value to a value equal to or less than the value.
  • Patent Document 3 U.S. Pat. No. 5,912,813,
  • Patent Document 4 U.S. Pat. No. 6,144,977.
  • the present invention has been made in view of the above, and has an object to obtain a power converter control device capable of treating all phases collectively and optimally suppressing a surge voltage exceeding twice the DC bus voltage. With the goal. Disclosure of the invention
  • a voltage vector output by the power converter within one control cycle of the pulse width modulation control and the voltage vector Voltage vector control means for determining the output time of the voltage vector based on the voltage command value for the power conversion, and voltage vector adjustment means for adjusting the output time of the voltage vector input from the voltage vector control means
  • a voltage vector adjusting means for adjusting the zero voltage vector output time to be equal to or more than a predetermined value, and the voltage vector output time adjusted by the voltage vector adjusting means.
  • a firing pulse generating means for generating a signal for turning on and off the semiconductor switch element constituting the power converter.
  • the zero voltage vector output time is always constant ⁇ ! : Since the above is ensured, it is possible to attenuate the resonance phenomenon accompanying the switching of the semiconductor switch element during the output of the zero voltage vector, and to effectively suppress the surge voltage which is higher than twice the DC bus voltage. Can be.
  • the following invention relates to a control device for a power converter in which an output voltage is controlled by pulse width modulation control, wherein a voltage vector output by the power converter within one control cycle of the pulse width modulation control and a voltage vector thereof are provided.
  • Voltage vector control means for determining the time for outputting the vector based on the voltage command value for the power conversion, and voltage vector adjustment for adjusting the output time of the voltage vector input from the voltage vector control means.
  • Voltage vector adjusting means for setting the time to zero; and a semiconductor switch element constituting the power converter based on the output time of the voltage vector adjusted by the voltage vector adjusting means. Characterized in that a firing pulse generating means that generates a signal off. ⁇
  • a force for providing a zero-voltage vector output time equal to or more than a certain value is selected by rounding off whether the zero-voltage vector output time is zero. Can be suppressed.
  • the next invention is a control device for a power converter in which an output voltage is controlled by pulse width modulation control, wherein a voltage vector output by the power converter in two or more control cycles of the pulse width modulation control is provided.
  • Voltage vector control means for determining the voltage and the time for outputting the voltage vector based on the voltage command value for the power conversion, and the pulse width modulation control input from the voltage vector control means.
  • a voltage vector adjusting means for adjusting an output time of a voltage vector in the plurality of control cycles, wherein a total of output times of all zero voltage vectors in the two or more control cycles is a predetermined value. If it is shorter, the output voltage of the zero-voltage vector in the middle of two adjacent cycles is set to zero, and the voltage is adjusted so that the output time is distributed to the output time of the zero-voltage vector at both ends of the two cycles.
  • Bek Torque adjusting means, and ignition pulse generating means for generating a signal for turning on and off the semiconductor switch element constituting the power conversion based on the output time of the voltage vector adjusted by the voltage vector adjusting means. It is characterized by having.
  • the present invention when two or more control cycles of pulse width modulation control are set as a control target as one unit, the remaining zero voltage vector in the middle of two adjacent cycles is eliminated, and the remaining The output time of the zero voltage vector can be doubled.
  • the force for providing a zero-voltage vector output time that is equal to or more than a certain value ⁇ the zero-voltage vector output time is set to zero or a deviation, so the DC bus voltage is the same as in the above invention. It is possible to suppress surge voltage, which is a high voltage that is more than twice as large.
  • the next invention is a control device for a power converter in which an output voltage is controlled by pulse width modulation control, wherein a voltage vector output by the power converter in two or more control cycles of the pulse width modulation control is provided.
  • Voltage vector control means for determining the time and the time for outputting the voltage vector based on the voltage command value to the power converter; and the pulse width modulation control input from the voltage vector control means.
  • Voltage vector adjusting means for adjusting an output time of a voltage vector in a plurality of control cycles, wherein a total of output times of all zero voltage vectors in said two or more control cycles is greater than a predetermined value.
  • the voltage vector adjusting means for adjusting the output time of the same voltage vector in the two or more control cycles so as to be integrated into one, and the voltage vector adjusting means adjusts the output time.
  • Sa On the semiconductor Suitsuchi elements constituting the power variable i was based on the output time of the voltage base vector, and wherein the obtaining Bei a firing pulse generating means that generates a signal off.
  • the output time of the same voltage vector within the two or more control cycles is reduced by one.
  • the output time of each voltage vector including the zero voltage vector can be doubled.
  • a zero-voltage vector output time that is always equal to or greater than a certain value is always ensured, so that a surge voltage that is a high voltage exceeding twice the DC bus voltage can be suppressed as in the above invention.
  • the following invention relates to a control device for a power converter in which an output voltage is controlled by pulse width modulation control, wherein a voltage vector output by the power converter within one control cycle of the pulse width modulation control and a voltage vector thereof are provided.
  • Voltage vector control means for determining a time for outputting a vector based on a voltage command value to the power converter, and voltage vector adjustment for adjusting an output time of the voltage vector inputted from the voltage vector control means.
  • the vector output at the end of the previous cycle receives the voltage vector used in the adjustment one control cycle before, and the zero-vector Voltage vector adjustment means for adjusting one output time of both zero voltage vectors in the present cycle to zero according to whether the current time is equal to or not and distributing the output time to the other output time;
  • a delay unit that delays the voltage vector output by the voltage vector adjustment unit by the one control cycle and outputs the voltage vector to the voltage vector adjustment unit; and a delay unit that outputs the voltage vector adjusted by the voltage vector adjustment unit.
  • a firing pulse generating means for generating a signal for turning on and off the semiconductor switch element constituting the power converter based on the signal.
  • the output time of the zero voltage vector is doubled. be able to.
  • either the force for providing a zero-voltage vector output time equal to or more than a certain value or the zero-voltage vector output time is zero, so that the DC bus voltage It is possible to suppress a surge voltage which is a high voltage more than twice.
  • the next invention is a control device for a power converter in which an output voltage is controlled by pulse width modulation control, wherein the power converter outputs the power within one control cycle of the pulse width modulation control.
  • Voltage vector control means for determining a voltage vector to be changed and a time for outputting the voltage vector based on a voltage command value for the power conversion, and a voltage vector input from the voltage vector control means.
  • Voltage vector adjusting means for adjusting the output time
  • the output time of the zero voltage vector adjusted and output at the end of the previous cycle and the output time of the voltage vector control If the sum of the output time of the zero-voltage vector and the output time of the zero-voltage vector is shorter than the fixed value, the output time of the zero-voltage vector that is output first in this cycle is adjusted from the fixed value to Voltage vector adjustment means for adjusting the output time of the zero voltage vector obtained by subtracting the output time, and the voltage vector output by the voltage vector adjustment means and the adjusted output time are set to the one control cycle.
  • Delay means for delaying the output of the voltage vector to the voltage vector adjusting means; and a semiconductor switch constituting the power converter based on the output time of the voltage vector adjusted by the voltage vector adjusting means.
  • a semiconductor switch constituting the power converter based on the output time of the voltage vector adjusted by the voltage vector adjusting means.
  • On the switch elements characterized in that example Bei a firing pulse generating means that generates a signal off.
  • the following invention relates to a control device for a power converter in which an output voltage is controlled by pulse width modulation control, wherein a voltage vector output by the power converter within one control cycle of the pulse width modulation control and a voltage vector thereof are provided.
  • Voltage vector control means for determining a time for outputting a vector based on a voltage command value to the power converter, and voltage vector adjustment for adjusting an output time of the voltage vector inputted from the voltage vector control means.
  • a voltage vector adjusting means for reducing the zero voltage vector output time to zero, and an error caused by adjusting the output time of the voltage vector outputted by the voltage vector adjusting means, by delaying the control cycle by one control cycle, and A signal for turning on and off the semiconductor switch element constituting the power conversion based on a delay means for outputting to the vector adjusting means and an output time of the voltage vector adjusted by the voltage vector adjusting means.
  • a firing pulse generating means for reducing the zero voltage vector output time to zero, and an error caused by adjusting the output time of the voltage vector outputted by the voltage vector adjusting means, by delaying the control cycle by one control cycle, and A signal for turning on and off the semiconductor switch element constituting the power conversion based on a delay means for outputting to the vector adjusting means and an output time of the voltage vector adjusted by the voltage vector adjusting means.
  • a surge voltage which is a high voltage exceeding twice the DC bus voltage can be suppressed in the same manner as in the above invention, but this time, the adjustment error in the previous pulse width modulation control cycle is used.
  • the output time of the voltage vector that is output at the cycle of is corrected to eliminate the influence of the previous adjustment, so that the end point of the current flux vector locus can be made to coincide with the desired point, and the surge voltage can be suppressed.
  • the accompanying disturbance of the magnetic flux vector locus can be minimized.
  • the voltage vector adjusting means sets the output time of the zero voltage vector to a constant value without changing the relative ratio of the output time of the voltage vector other than the zero voltage vector. It is characterized in that it is adjusted so as to secure the above.
  • the disturbance of the magnetic flux vector locus due to the suppression of the surge voltage can be minimized by devising the voltage vector adjustment.
  • the voltage vector adjusting means when the voltage vector adjusting means adjusts the output time of the zero voltage vector to zero, the output time of the voltage vector other than the zero voltage vector is also equal to or more than a predetermined value. It is characterized in that it is adjusted to be zero.
  • a surge voltage may occur depending on the output time of the non-zero voltage vector other than the zero voltage vector. Since the voltage can be limited, surge voltage, which is higher than twice the DC bus voltage, can be reliably suppressed.
  • the voltage vector adjusting means adjusts the output time of the zero voltage vector to zero, and sets the voltage vector output at the end of the previous cycle to the first in the current cycle. If the voltage vector that is output is different from the voltage vector that is output first, the voltage vector that is output first in this cycle is changed to the voltage vector that was output last in the previous cycle.
  • a surge voltage may occur depending on the output time of the non-zero voltage vector other than the zero voltage vector. Since the voltage can be limited, surge voltage, which is higher than twice the DC bus voltage, can be reliably suppressed.
  • the adjustment of the voltage vector output time is performed for the output time of the voltage vector which is a parameter common to the three phases generated based on the three-phase voltage command.
  • FIG. 1 is a diagram explaining the connection cable between the inverter, which is a power converter driven by PWM control, and the motor.
  • Fig. 2 shows the line voltage waveform at both ends of the connection cable shown in Fig. 1.
  • FIG. 3 is a diagram (part 1)
  • FIG. 3 is a diagram (line 2) showing a line voltage waveform at both ends of the connection cable shown in FIG. 1
  • FIG. 4 is an embodiment of the present invention.
  • FIG. 5 is a block diagram showing a configuration of a control device of the power converter which is 1;
  • FIG. 5 is a basic diagram of a three-phase voltage inverter used in this embodiment as a power converter driven by PWM control;
  • FIG. 6 is a circuit diagram showing the configuration.
  • FIG. 6 is a diagram for explaining the relationship between the IGBT element that is turned on and the voltage vector in the eight control states of the inverter shown in FIG. 5, and FIG. FIG. 8 is a diagram for explaining a voltage vector, and FIG. 8 shows a relationship between a phase and a voltage vector.
  • FIG. 9 is a flowchart illustrating the operation of the voltage vector adjustment unit shown in FIG. 4, and FIG. 10 is a trajectory of the magnetic flux vector when the voltage vector is adjusted.
  • Fig. 11 Fig. 12 is a time chart for explaining the operation of the firing pulse generator shown in Fig. 4;
  • Fig. 12 is a diagram for explaining the relationship between the transition of the voltage vector and the line voltage; Fig. 13 Fig.
  • FIG. 14 shows the line voltage pattern extracted by focusing on the pulse polarity, zero-voltage vector output time, and vector output time other than zero voltage.
  • FIG. 14 shows the line voltage pattern shown in Fig. 13.
  • FIG. 15 is a flow chart for explaining an operation of a voltage vector adjusting unit provided in the control device for the power converter according to the second embodiment of the present invention.
  • FIG. 6 is a block diagram showing a configuration of a power converter control device according to Embodiment 3 of the present invention.
  • FIG. 17 is a flowchart for explaining the operation of the voltage vector adjusting unit shown in FIG.
  • FIG. 18 shows a power converter according to the fourth embodiment of the present invention.
  • FIG. 19 is a flowchart illustrating the operation of a voltage vector adjustment unit included in the control device of FIG. 19;
  • FIG. 19 is a flowchart illustrating the operation of a voltage vector adjustment unit included in the control device of FIG. 19; FIG.
  • FIG. 20 is a flowchart for explaining the operation of the voltage vector adjusting unit shown in FIG. 19, and FIG. 21 is a voltage vector included in the control device of the power converter according to the sixth embodiment of the present invention.
  • FIG. 22 is a flowchart for explaining the operation of the adjustment unit.
  • FIG. 22 is a block diagram showing the configuration of the control device of the power converter according to the seventh embodiment of the present invention.
  • FIG. 23 is a block diagram of FIG.
  • FIG. 24 is a flowchart for explaining the operation of the voltage vector adjustment unit shown in FIG. 24.
  • FIG. 24 is a diagram for explaining the operation of error calculation performed by the voltage vector adjustment unit shown in FIG. 22.
  • Embodiment 8 A power conversion control apparatus according to Embodiment 8 of the present invention A flow chart for explaining the operation of the voltage base vector adjustment part comprises, second 6 Figure the embodiment of the present invention
  • FIG. 9 is a flowchart illustrating the operation of a voltage vector adjuster included in the power converter control device of No. 9.
  • FIG. 4 is a block diagram showing a configuration of a control device for a power converter according to Embodiment 1 of the present invention.
  • the control device shown in FIG. 4 includes a voltage vector control unit 11, a voltage vector adjustment unit 12, and a firing pulse generation unit 13.
  • the voltage vector control unit 11 selects a voltage vector that the power converter outputs within one control cycle of the PWM control from the voltage command values Vu, Vv, Vw of each phase of the power converter (in the illustrated example, V0, VI, V2, V7) and their output times (t0, tl, t2, t7) are calculated.
  • the voltage vector adjustment unit 12 outputs the voltage vectors (V0, VI, V2, V7 in the illustrated example) input from the voltage vector control unit 11 as they are, and outputs the output time of the voltage vector (t 0, tl, t2, t7) are adjusted and output so that the zero-voltage vector output time is a fixed value or more (t0 ', tl', t2 ', t7').
  • the firing pulse generator 13 is configured to configure each power converter based on the voltage vector input from the voltage vector adjuster 12 and the output time of the voltage vector adjusted by the voltage vector adjuster 12. Generates ON / OFF signals “PQ1, PQ2, PQ3, PQ4, PQ5, PQ6, PQ7” of the semiconductor switch element.
  • FIG. 5 is a circuit diagram showing a basic configuration of a three-phase voltage-type inverter used in this embodiment as a power converter driven by PWM control.
  • FIG. 6 is a diagram for explaining the relationship between the IGBT element that is turned on and the voltage vector in the eight control states of the inverter shown in FIG.
  • FIG. 7 is a diagram illustrating a voltage vector.
  • FIG. 8 is a diagram for explaining a relationship between a phase and a voltage vector.
  • the three-phase voltage-source inverter has three sets of semiconductor switch elements (Qi, Q4) and (Q3, Q6) (Q5, Q2) connected in series connected to the DC power supply 15 in parallel. It is the structure connected to.
  • Each semiconductor switch element has a built-in or mounted flywheel diode.
  • Each semiconductor switch element is, for example, an IGBT element, and is hereinafter referred to as an IGBT element.
  • the IGBT elements (Q 1, Q4) is the u-phase
  • the IGBT elements (Q3, Q6) are the v-phase
  • the IGBT elements (Q5, Q2) are the W-phase.
  • the three-phase voltage UVW is extracted from each connection terminal.
  • the on / off control state of the IGBT element is determined in each phase by the force at which the upper arm IGBT element (Q1, Q3, Q5) connected to the positive side of the DC power supply 115 turns on, and the state connected to the negative side.
  • There are two states of whether the lower arm IGBT element (Q4, Q6, Q2) is turned on, and there are 2 X 2 X 2 8 states in three phases.
  • Fig. 6 shows the relationship between these eight states, the ON state of the IGBT element, and the voltage vector output by the three-phase voltage inverter.
  • the voltage vector V0 is the vector when the IGBT elements (Q4, Q6, Q2) are on.
  • the voltage vector V1 is a vector when the IGBT elements (Q1, Q6, Q2) are on.
  • the voltage vector V2 is the vector when the IGBT elements (Q1, Q3, Q2) are on.
  • Voltage vector V3 is the vector when the IGBT elements (Q4, Q3, Q2) are on.
  • Voltage vector V4 is a vector when the IGBT elements (Q4, Q3, Q5) are on.
  • the voltage vector V5 is the vector when the IGBT elements (Q4, Q6, Q5) are on.
  • the voltage vector V6 is the vector when the IGBT elements (Q1, Q6, Q5) are on.
  • the voltage vector V7 is the vector when the IGBT elements (Q1, Q3, Q5) are on.
  • voltage vectors V1 to V6 are vectors having a phase difference every ⁇ / 3 [rad] and having the same magnitude as voltage Vdc of DC power supply 15.
  • the voltage vectors V0 and V7 are zero-sized vectors, and are called zero-voltage vectors.
  • the phase of voltage vector VI matches the u phase
  • the phase of voltage vector V 3 matches the V phase
  • the phase of voltage vector V 5 matches the w phase.
  • the three-phase voltage type impeller can output a voltage of any size and phase on average by changing the combination type and output time of the voltage vectors V0 to V7 output during the PWM control cycle T. is there.
  • the voltage vector control unit 11 T each phase voltage command Vu for performing a combination selection of the type of vector V0 ⁇ V7 and the determination of the output time, Vv, Vw is to be given by equation (1) (
  • phase ⁇ ⁇ ⁇ ⁇ in this equation (1) increases with time, but can be considered constant during the short PWM control cycle ⁇ .
  • the range of phase 0 is 0 ⁇ ⁇ ⁇ ⁇ 3, ⁇ / 3 ⁇ ⁇ ⁇ 2 ⁇ / 3, 2 ⁇ / 3 ⁇ ⁇ ⁇ , ⁇ ⁇ ⁇ 4 ⁇ / 3, 4 ⁇ / 3 ⁇ ⁇ 5 ⁇ / 3 and 5 ⁇ / 3 ⁇ ⁇ 2 ⁇ .
  • the number of voltage vectors to select is four out of eight, but the combination is different for each range of phase ⁇ . However, zero voltage vector t0, t7 is included in all combinations.
  • the selected combination of voltage vectors is VI, V2, VO, and V7.
  • the times t1, t2, t0, and t7 for outputting the selected voltage vectors VI, V2, V0, and V7 are given by Equation (2), respectively.
  • the time to output the selected voltage vector is expressed by the remainder obtained by dividing 0 by ⁇ / 3 instead of ⁇ ⁇ ⁇ ⁇ in equation (2). Required by using.
  • FIG. 9 is a flowchart illustrating the operation of the voltage vector adjusting unit shown in FIG.
  • FIG. 10 is a diagram for explaining the trajectory of the magnetic flux vector when the voltage vector is adjusted.
  • step ST10 the voltage vector adjustment unit 12 will adjust the voltage vector output by the voltage vector control unit 11
  • the output times tl, t2, t0, and t7 are read (step ST10), and whether the total output time t0 + t7 of the zero-voltage vector is longer than the minimum zero-voltage vector output time Tz or not. Is determined (step ST11).
  • step ST11 Yes
  • the read output times tl, t The output times 1 ′, t 2 t 0 ′, and t 7 ′ are obtained by adjusting 2, t 0 and t 7 as they are (step ST 12).
  • step ST14 the output time t O ,, t 1 t 2 ', t 7' of the voltage vector VO, VI, V2, V7 adjusted in step ST12 or ST13 is output to the firing pulse generator 13. Yes (step ST14).
  • the voltage vectors V0, VI, V2, and V7 selected by the voltage vector control unit 11 are used as they are and output to the firing pulse generation unit 13.
  • FIG. 10 is obtained by drawing the vector trajectory of the magnetic flux obtained by integrating the voltage.
  • Figure 10 (1) shows the trajectory A of the magnetic flux vector for one PWM control cycle before the adjustment of the voltage vector.
  • Figure 10 (2) shows the track A 'of the magnetic flux vector after the adjustment of the voltage vector.
  • the trajectory A of the previous magnetic flux vector has become the trajectory A 'as a result of securing the minimum zero-voltage vector output time, and the trajectory has become shorter.
  • Fig. 10 (3) shows (1) and (2) in Fig. 10 in an overlapping manner.
  • the magnetic flux vectors ⁇ 0 and ⁇ 7 are the magnetic flux vectors corresponding to the zero-voltage vectors VO and V7, respectively. Since the zero-voltage vectors V0 and V7 have no magnitude, the magnetic flux vectors ⁇ 0 and ⁇ 7 remain at one point over time.
  • the magnetic flux vector ⁇ 1 is a magnetic flux vector corresponding to the voltage vector V 1.
  • the magnitude of the magnetic flux vector ⁇ 1 is the product of the magnitude of the voltage vector V 1 and the output time.
  • the magnetic flux vector ⁇ 2 is a magnetic flux vector corresponding to the voltage vector V2.
  • the magnitude of the magnetic flux vector ⁇ 2 is the product of the magnitude of the voltage vector V 2 and the output time.
  • the flux vectors ⁇ 1 and ⁇ 2 have a phase difference of ⁇ / 3 [rad], similar to the voltage vectors VI and V2.
  • the trajectories A, A, of the magnetic flux vector are in the order of ⁇ 0 ⁇ ⁇ 1 ⁇ ⁇ 2 ⁇ ⁇ 7.
  • the magnetic flux vector corresponds to the stator magnetic flux, so the locus ⁇ ⁇ of the magnetic flux vector before the voltage vector is adjusted by the voltage vector adjustment unit 12 changes smoothly along an arc.
  • the type and output time of the voltage vector are selected, and it is required that the trajectory A 'of the magnetic flux vector transition smoothly along the arc even after the voltage vector is adjusted by the voltage vector adjustment unit 12.
  • the locus A of the magnetic flux vector before adjustment (Fig. 10) (1)) changes to locus A '(Fig. 10 (2)) after the adjustment, but as shown in Fig. 5 (3), connects the start point and end point of the locus A' in the PWM control cycle T.
  • the triangle is similar to the triangle connecting the start and end points of trajectory A. Therefore, in a state where the period T is sufficiently short and the arc can be regarded as a straight line, the end point of the trajectory A 'also exists on the arc like the trajectory A. Therefore, if the voltage vector is adjusted so as not to change the relative ratio of the output times of the voltage vectors VI and V2, the trajectory A 'of the adjusted magnetic flux vector can also smoothly change along the arc. it can.
  • FIG. 11 is a time chart for explaining the operation of the firing pulse generator shown in FIG.
  • the firing pulse generator 13 includes voltage vectors VI, V2, VO, and V7 output from the voltage vector adjuster 12 and output times tl, t2 ', tO', of the adjusted voltage vector. Based on t 7 ′, the on / off signals PQ 1 to PQ 6 of each IGBT element are generated. That is, the relationship between the voltage vector and the IGBT element to be turned on is shown in FIG. As shown in Fig.
  • FIG. 12 is a diagram for explaining the relationship between the transition of the voltage vector and the line voltage.
  • FIG. 13 is a diagram showing a line voltage pattern extracted by focusing on the pulse polarity, the zero-voltage vector output time, and the vector output time other than the zero voltage.
  • Fig. 12 shows the transition of the four types of voltage vectors shown in (1) to (4) above together with the line voltage waveform. From FIG. 12, it can be understood that the pulse of the line voltage changes in the same polarity across the zero-voltage vector, and changes in the opposite polarity across the zero-voltage vector.
  • Fig. 13 shows the line voltage pattern extracted from Fig. 12 by focusing on the pulse polarity, the output time of the zero voltage vector, and the output time of the voltage vector other than the zero voltage vector. ing. Figure 13 shows that the combination of the length of the output time of the zero-voltage vector and the length of the output time of the voltage vectors other than the zero-voltage vector has the same polarity across the zero-voltage vector.
  • FIG. 14 shows the magnitude of the surge voltage generated in each of the line voltage changes shown in FIG.
  • FIG. 14 shows the magnitude of the surge voltage generated in each of the line voltage changes shown in FIG.
  • the two zero-voltage vector if the sum of the two zero-voltage vector output times is shorter than the minimum zero-voltage vector output time, the two zero-voltage vector The four voltage vector output times are adjusted so that the total of the two zero voltage vector output times is equal to the minimum zero voltage vector output time without changing the relative ratio of the output time. .
  • the first embodiment it is possible to always obtain a zero-voltage vector output time that is equal to or greater than a certain value, so that the resonance phenomenon accompanying the switching of the IGBT element can be attenuated during the zero-voltage vector output. It is possible to effectively suppress a surge voltage exceeding twice the DC bus voltage Vdc.
  • the adjustment of the output time of the voltage vector covers the output time of the voltage vector, which is a parameter common to the three phases, generated based on the three-phase voltage command.
  • the effect of suppressing the voltage can be obtained.
  • FIG. 15 is a flowchart illustrating an operation of a voltage vector adjusting unit included in the power converter control device according to Embodiment 2 of the present invention.
  • the voltage vector adjustment unit 12 according to Embodiment 2 adjusts the output time of the voltage vector output by the voltage vector control unit 11 according to the procedure shown in Fig. 15, and secures the zero voltage vector output time exceeding a certain value.
  • the adjustment operation is performed both when the adjustment is made and when it is set to zero.
  • the operation of the voltage vector adjustment unit 12 according to the second embodiment will be described with reference to FIG. Note that, in FIG. 15, the same reference numerals are given to the processing procedures that are the same as the processing procedures shown in FIG. Here, a description will be given focusing on a portion related to the second embodiment.
  • step ST11 if the total output time t0 + t7 of the zero-voltage vector is shorter than the minimum zero-voltage vector output time Tz (step ST11: No), this embodiment 2 Then, it is further determined whether or not the total output time t 0 + t 7 of the zero voltage vector is longer than 1/2 of the minimum zero voltage vector output time Tz (step ST 20).
  • step ST14 the output times t0 ', tl', t2 'of the voltage vectors V0, VI, V2, V7 adjusted in any of steps ST12, ST13, and step ST21. , t 7 ′ to the firing pulse generator 13.
  • the voltage vectors V 0, VI, V 2, and V 7 selected by the voltage vector control unit 11 are used as they are and output to the ignition pulse generation unit 13 as in the first embodiment.
  • the total value of the output time of the zero voltage vector is set to the minimum zero voltage vector output time Tz at / 2, or is set to zero. Therefore, in the second embodiment, the concept of rounding can be applied, and even if the voltage vector is adjusted, the average error of the zero-voltage vector output time can be reduced.
  • the power for providing the zero voltage vector output time that is equal to or greater than a certain value is selected by rounding off whether the zero voltage vector output time is set to zero. Surge voltage more than twice Vdc can be suppressed.
  • the voltage vector output time is adjusted for the output time of the voltage vector, which is a parameter common to three phases generated based on the three-phase voltage command, the surge voltage can be adjusted for all phases with one adjustment. Can be obtained.
  • the boundary between whether the total output time of the zero-voltage vector, t0 + t7, is the minimum zero-voltage vector output time, Tz, and the force, zero is Tz / 2.
  • Tz / 2 the boundary between whether the total output time of the zero-voltage vector, t0 + t7, is the minimum zero-voltage vector output time, Tz, and the force, zero, is Tz / 2.
  • the boundary is set to zero and the total value of the output time of the zero voltage vector is set to the minimum zero voltage. This can be considered as an example of rounding up to the vector output time Tz.
  • FIG. 16 is a block diagram showing a configuration of a power converter control device according to Embodiment 3 of the present invention.
  • the components are the same as those in the first embodiment, but an example of a configuration in which control is performed with one PWM control cycle, for example, two control cycles as one unit.
  • the concept of the control phase ⁇ ⁇ ⁇ ⁇ in each cycle is the same as in the first embodiment, and here, the range of 0 ⁇ 0 ⁇ 3 is considered.
  • the voltage vector control unit 21 uses the method described in the first embodiment to perform the PWM control based on the voltage command values Vu, Vv, and Vw of each phase of the power converter.
  • the voltage vector to be output in the control cycle is selected ((V0-1, Vl_l, V2_l, V7_l) (V0_2, V1-2, V2-2, V7_2) in the example shown), and the output time (t0 1, tl— 1, t 2_1, t 7_1) (t 0_2, t 1— 2, t 2_2, t 7-1 2)
  • the voltage vector adjustment unit 22 converts the voltage vector input from the voltage vector control unit 21 ((V0-1, VI-1, V2-1, V7-1) in the method described later (FIG. 17). ) (V0_2, VI—2, V2_2, V7_2)) and output time of the voltage vector (t 0—1, tl—1, t 2_1, t 7—l) (t O ⁇ 1, t 1 ⁇ 2, t 2_2, t 7_2) are adjusted and output so that the zero-voltage vector output time becomes a certain value or more (t 0 ⁇ 1 ′, tl ⁇ 1 ′, t 2_1 t 7 ⁇ 1,) ( tO-1 2 ', tl-2, t2_2', t7-2,).
  • the firing pulse generating unit 23 outputs the voltage vector input from the voltage vector adjusting unit 22 and the output of the voltage vector adjusted by the voltage vector adjusting unit 22 in the method described in the first embodiment. Based on time, on / off signals “PQ1, PQ2, PQ3, PQ4, PQ5, PQ6, PQ7” of each semiconductor switch element constituting the power converter are generated.
  • the voltage vector control unit 21 and the firing pulse generation unit 23 respectively correspond to the voltage vector control unit 11 and the firing pulse generation unit 13 in the first embodiment (FIG. 4) for two PWM control periods. Therefore, detailed description is omitted.
  • FIG. 17 is a flow chart for explaining the operation of the voltage vector adjustment unit 22 shown in FIG. In FIG.
  • the voltage vector adjuster 22 outputs the output time (t 0—1) of the voltage vector output from the voltage vector controller 21.
  • tl—1, t2_1, t7_1) (t0_2, t1-2, t2-1-2, t7-2) are read (step ST31), and the total output time of the zero-voltage vector in each cycle is read. It is determined whether one or both of (t 0—1 + t 7—1) and (t 0—2 + t 7—2) is longer than the minimum zero-voltage vector output time T z (step ST 32). .
  • the read output time t1—1, t2—1, t0—1, t7_1, t1_2, t2—2, tO—2, t7—2 are set as output times t 1—1 ′, t 2_1 t 0_1 t 7_1 ′, t 1_2 ′, t 2__ 2 ′, t 0—2 ′, and t 7 ⁇ 12 (step ST33).
  • one or both of the total output time of the zero-voltage vector in each cycle (t 0 — 1 + t 7 — 1) (t 0 — 2 + t 7 — 2) is the minimum zero-voltage vector output time T If it is shorter than z (Step ST32: No), the total output time of the zero-voltage vector over two cycles (t0—1 + t7—1 + t0—2 + t7—2) Is longer than the minimum zero voltage vector output time Tz (step ST34).
  • Step ST 34 Yes
  • tl— 1 ' (T -T z / 2) ⁇ t (t 1-l + t 2— 1) ⁇
  • t 2_1' (TT z / 2) ⁇ t 2_1 / (tl— l + t 2—1) ⁇
  • t 1—2 (TT z / 2) ⁇ tl-1 2 / (tl-1 2+ t 2—2) ⁇
  • t 2—2 ' (TT z / 2) ⁇ t 2_2 / (tl— 2+ t 2— 2) ⁇ .
  • the voltage vector for two cycles selected by the voltage vector control unit 21 V 0-1, VI-1, V2-1, V7-1, V0-2, VI-2, V2-2, V7- 2 is used as it is and output to the firing pulse generator 23.
  • the voltage vector is adjusted with two PWM control periods as one unit, so that the output time of the zero voltage vector at the end of each period is set to zero. By doing so, the output time of the remaining zero voltage vector can be doubled.
  • the output time of the zero-voltage vector is a force that is equal to or less than the force that is ensured to be equal to or more than a fixed value of the minimum zero-voltage vector output time. Surge voltage more than doubled can be suppressed.
  • the adjustment of the output time of the voltage vector covers the output time of the voltage vector which is a parameter common to the three phases generated based on the three-phase voltage command. Can be obtained.
  • the voltage vector it is possible to minimize the disturbance of the magnetic flux vector locus due to the suppression of the surge voltage.
  • the target period is particularly limited to two periods. It is needless to say that it is not limited, and can be freely set within a range of two or more cycles.
  • FIG. 18 is a flowchart illustrating an operation of a voltage vector adjustment unit provided in a power converter control device according to Embodiment 4 of the present invention.
  • the voltage vector adjustment unit 22 according to the fourth embodiment determines the output time of the voltage vector output by the voltage vector control unit 21 in two control cycles of PWM control according to the procedure shown in FIG. Adjustment is performed, and adjustment operations such as combining the output time of the same voltage vector within two cycles in a fixed case are performed.
  • FIG. 16 The operation of the voltage vector adjustment unit 22 according to the fourth embodiment will be described. Note that, in FIG.
  • Step ST34 the same reference numerals are given to processing procedures that are the same as the processing procedures shown in FIG. Here, a description will be given mainly of a portion related to the fourth embodiment.
  • the total of the output time of the zero-voltage vector over two cycles (t0-1 + t7-1 + t0_2 + t7-2) is the minimum zero-voltage value. If it is longer than the vector output time Tz (Step ST34: Yes), in Step ST41, the time during which the same voltage vector is output within two cycles is combined.
  • tl- 1 ' t l_l + tl- 2
  • t 2_1' t 2-l + t 2-2
  • the voltage vectors V0_1, V V2-1, V7_1, V0—2, VI—2, V2_2, and V7—2 for the two cycles selected by the voltage vector control unit 21 are used as they are. Output to arc pulse generator 23.
  • the fourth embodiment when adjusting the voltage vector with two PWM control periods as one unit, the time for outputting the same voltage vector in two periods is reduced to one.
  • the output time of each voltage vector including the zero voltage vector can be doubled.
  • the minimum zero voltage vector time is always maintained, surge voltage exceeding twice the DC bus voltage Vdc can be suppressed.
  • the surge voltage of all phases can be adjusted by one adjustment.
  • the suppression effect can be obtained.
  • the voltage vector it is possible to minimize the disturbance of the magnetic flux vector locus due to the suppression of the surge voltage.
  • the number of cycles is not particularly limited to two, and can be freely set within a range of two or more.
  • FIG. 19 is a block diagram showing a configuration of a power converter control device according to Embodiment 5 of the present invention. Note that in FIG. 19, the configuration shown in FIG. Equivalent components are denoted by the same reference numerals. Here, the part related to the fifth embodiment will be mainly described.
  • a voltage vector adjustment unit 31 is provided instead of voltage vector adjustment unit 12, and a delay unit 32 is added. ing.
  • the delay unit 32 delays each voltage vector that is adjusted and output by the voltage vector adjustment unit 31 and its output time by one cycle, and provides the output to the voltage vector adjustment unit 31.
  • the delay unit 32 includes a voltage vector V0__p, V1-P, V2_p, V7-p delayed by one cycle, and an output time t0-p, tl-p, t2-p, t delayed by one cycle. 7—p is supplied to the voltage vector adjustment unit 31.
  • voltage vector adjustment section 31 adjusts the output time of the voltage vector output from voltage vector control section 11 so that the zero-voltage vector output time becomes a certain value or more.
  • the output is adjusted and adjusted using the adjustment time one cycle before the PWM control cycle obtained via the delay unit 32 at that time.
  • FIG. 20 is a flowchart for explaining the operation of the voltage vector adjusting unit 31 shown in FIG.
  • the same reference numerals are given to processing procedures that are the same as or equivalent to the processing procedures shown in FIG.
  • the voltage vector adjustment unit 31 includes output time t 1, t 2, t 0, and t 7 of the voltage vector input / output from the voltage vector control unit 11 1, and PWM control input from the delay unit 32.
  • the voltage vector VI-p, V2_p, V0_p, V7-p, which is the adjustment output one cycle before the cycle, and its output time tl-p, t2_p, t0__p, t7-p are read (step ST 51) Since the output time of the zero-voltage vector may be zero, it is determined whether or not the last output vector (one cycle before the PWM control cycle) is the zero-voltage vector (step ST52).
  • step ST52 Yes
  • step ST11 If the total output time t0 + t7 of the zero-voltage vector is longer than the minimum zero-voltage vector output time Tz (step ST11: Yes), the current output times t1, t2 , t 0, and t 7 are output times t 1 ′, t 2 ′, t 0 ′, and t 7 ′ that are directly adjusted (step ST 12).
  • step ST11 if the total output time t0 + t7 of the zero-voltage vector is shorter than the minimum zero-voltage vector output time Tz (step ST11: Yes), the zero-voltage vector It is determined whether or not the total output time t 0 + t 7 of the vector is longer than 1Z2 of the minimum zero voltage vector output time T z (step ST53). As a result, if the total output time t0 + t7 of the zero-voltage vector is longer than the minimum zero-voltage vector output time Tz of 1Z2 (step ST53: Yes), the signal is output at the beginning of the cycle.
  • the output time t 0 ′ of the zero voltage vector V 0 is adjusted to the total output time t 0 + t 7 of the zero voltage vector (t O ′ two t 0 + t 7), and the zero output at the end of the cycle is adjusted.
  • the output times t1 and t2 of the non-zero voltage vector are output times t1 'and t2' adjusted as they are (step ST54).
  • the output times t 1 and t 2 of the non-zero voltage vectors V 1 and V 2 are adjusted according to Equation 3 so that the relative ratio of the output times of the voltage vectors VI and V 2 does not change.
  • step 52 If the last output vector is not a zero vector (step 52: No), the process branches to a sequence starting from a non-zero voltage vector this time. In step ST56, the output time of the zero voltage vector is determined.
  • the output times of the non-zero voltage vectors V1 and V2 are the output times tl, and t2 'obtained by directly adjusting the current output times t1 and t2 (step ST57).
  • step ST14 the output times t 0 ′, t 1 t 2 ′, t 7 of the voltage vectors V0, VI, V2, V7 adjusted in any of steps ST12, ST54, ST55, ST57, ST58. 'Is output to the firing pulse generator 13 (step ST14).
  • the voltage vectors V0, VI, V2, and V7 selected by the voltage vector control unit 11 are used as they are and output to the firing pulse generation unit 13.
  • the output time of the voltage vector is adjusted so that the zero voltage vector existing at the beginning and end of the PWM control cycle is combined into one.
  • the output time of the zero voltage vector can be doubled.
  • the output time of the zero-voltage vector is either a force that is secured to a certain value or more of the minimum zero-voltage vector time or zero, so that the DC bus voltage Vdc is 2 Surge voltage more than doubled can be suppressed.
  • the surge voltage of all phases can be adjusted by one adjustment.
  • the suppression effect can be obtained.
  • the voltage vector it is possible to minimize the disturbance of the magnetic flux vector locus due to the suppression of the surge voltage.
  • FIG. 21 is a flowchart illustrating an operation of a voltage vector adjustment unit provided in a control device for a power converter according to Embodiment 6 of the present invention.
  • the voltage vector adjustment unit 31 is slightly added to the function. . That is, the voltage vector adjustment unit 31 according to the sixth embodiment uses the output time of the zero voltage vector output at the end of the previous PWM control cycle to generate the zero output at the beginning of the current PWM control cycle. An adjustment operation for determining the output time of the voltage vector is performed.
  • FIG. 21 the same reference numerals are given to the same processing procedures as those shown in FIG. Here, a description will be given mainly of a portion relating to the sixth embodiment.
  • the voltage vector adjustment unit 31 includes an output time t 1, t 2, t 0, 1: 7 of the voltage vector input from the voltage vector control unit 11 1, and an input from the delay unit 32.
  • Voltage vector VI—p, V2—P, V0_p, V7—p which is the adjustment output one cycle before the PWM control cycle to be output, and its output time t1—p, t2—p, tO — P, t 7—
  • the last time (one cycle before the PWM control cycle) Determine whether the total time of the output time t0_p of the zero voltage vector output later and the output time t0 of the zero voltage vector output first this time is longer than the minimum zero voltage vector output time Tz (Step ST61).
  • step ST61: Yes the current output time tl, t The output times t1, t2 ', t0', and tT obtained by adjusting 2, t0 and t7 as they are (step ST12).
  • step ST61: No the zero-voltage vector output time It is determined whether or not the total t0_p + t0 + t7 is longer than the minimum zero voltage vector output time Tz (step ST62).
  • Step ST62 If the total output time of the zero-voltage vector, t0—p + t0 + t7, is longer than the minimum zero-voltage vector output time Tz (Step ST62: Yes), the signal is output at the beginning of the cycle.
  • the output times t 1 and t 2 of the non-zero voltage vector are the output times t l 'and t 2' adjusted as they are (step ST 63).
  • step ST62 No
  • Step ST14 the output times t 0 ′, t 1 t 2, and t 7 ′ of the voltage vectors V 0, VI, V 2, and V 7 adjusted in any one of steps ST 12, ST 63, and ST 64 are used as the ignition pulse generator 13.
  • the voltage vectors V 0, VI, V 2, and V 7 selected by the voltage vector control unit 11 are used as they are and output to the firing pulse generation unit 13.
  • the output time of the zero-voltage vector output at the end of the previous PWM control cycle is used to calculate the zero-voltage vector output at the beginning of the current PWM control cycle. Since the output time is determined, the minimum zero-voltage vector time can be ensured even when the zero-voltage vector straddles the PWM control cycle. Therefore, it is possible to reliably suppress a surge voltage exceeding twice the DC bus voltage Vdc.
  • the surge voltage of all phases can be adjusted by one adjustment.
  • the suppression effect can be obtained.
  • the voltage vector it is possible to minimize the disturbance of the magnetic flux vector locus due to the suppression of the surge voltage.
  • FIG. 22 is a block diagram showing a configuration of a power converter control device according to Embodiment 7 of the present invention.
  • components that are the same as or equivalent to the configuration shown in FIG. 4 are given the same reference numerals.
  • the part related to the seventh embodiment will be mainly described.
  • a voltage vector adjustment unit 41 is provided instead of voltage vector adjustment unit 12, and a delay unit 42 is added. ing.
  • voltage vector adjustment section 41 adjusts the output time of the voltage vector output from voltage vector control section 11 so that the zero-voltage vector output time becomes a certain value or more.
  • the output is adjusted, but in the seventh embodiment, the error It has a function of outputting the difference E rr, and uses the error E rr-1 p one cycle before the PWM control cycle input via the delay unit 42 for voltage vector adjustment one cycle after.
  • FIG. 23 is a flowchart illustrating the operation of voltage vector adjusting section 41 shown in FIG.
  • FIG. 24 is a diagram for explaining an error calculation operation performed by the voltage vector adjustment unit shown in FIG.
  • the voltage vector adjustment unit 41 together with the output times t1, t2, t0, and t7 of the voltage vector output by the voltage vector control unit 11
  • the calculated error E rr—p is read (one cycle before the control cycle) (step ST71), and the output time t1, t2, t0, Correct t7 (step ST72).
  • step ST72 the output time t1 is corrected to t1 (1 + Err-p). Correct the output time t 2 to t 2 (1 + E rr — p). Then, the output times t0 and t7 are corrected to (T_t1-t2) / 2 using the new output times tl and t2. Then, the minimum zero-voltage vector output time Tz is secured or the zero-voltage vector output time is deleted according to the procedure described in the second embodiment (FIG. 15) (steps ST11 to ST11). twenty one).
  • the output times t 1 ′, t 2 ′ of the obtained adjusted voltage vectors VI, V 2 and the output times tl, t 2 of the voltage vectors VI, V 2 corrected in the previous step ST 72 are obtained.
  • Calculate the error E rr of. That is, the calculation of Err (tl + t'2—tl'—t2) / (t1 + t2) is performed (step ST73).
  • the output times t 1 ′, t 2 ⁇ t 0 t 7 ′ of the obtained adjusted voltage vectors VI, V 2, V 0, V 7 and the error E rr are output (step ST 74).
  • FIG. Fig. 24 (1) shows the trajectories A and B of the magnetic flux vector for two PWM control cycles before the adjustment of the voltage vector.
  • the trajectory A is for the previous cycle
  • the trajectory B is for the current cycle.
  • Figure 24 (2) shows the trajectories A 'and B' of the magnetic flux vector after the adjustment of the voltage vector.
  • the trajectory A of the previous magnetic flux vector secured the minimum zero voltage vector output time, and as a result, the trajectory A 'becomes short, and the trajectory becomes short.
  • Fig. 24 (1) shows the trajectories A and B of the magnetic flux vector for two PWM control cycles before the adjustment of the voltage vector.
  • the trajectory A is for the previous cycle
  • the trajectory B is for the current cycle.
  • Figure 24 (2) shows the trajectories A 'and B' of the magnetic flux vector after the adjustment of the voltage vector.
  • the trajectory A of the previous magnetic flux vector secured the minimum zero voltage vector output time, and as a result, the trajectory A 'becomes
  • the arc can be regarded as a straight line. Therefore, the difference between the trajectories A and B and the trajectories A and B ' It can be considered that only the ratios are different. Since the division ratio between the trajectory A and the trajectory B before the adjustment is 1: 1, when adding the shorter part of the trajectory A 'to the trajectory B' to make the total value equal, the trajectory A and the trajectory A ' It is only necessary to know the ratio. Therefore, the error E rr obtained by any of the following equations (7) to (9) is used.
  • the adjustment of the voltage vector output time covers the output time of the voltage vector, which is a parameter common to the three phases generated based on the three-phase voltage command. The effect of suppressing the surge voltage can be obtained.
  • FIG. 25 is a flowchart illustrating an operation of a voltage vector adjustment unit included in the power converter control device according to Embodiment 8 of the present invention.
  • steps that are the same as or equivalent to the processing steps shown in FIG. 9 are given the same reference numerals.
  • the description will focus on the parts related to the eighth embodiment.
  • the output time of the zero voltage vector described in the second embodiment is set to zero. Examples of countermeasures for items (faults) that were not considered as exceptions when adjusting to (steps ST81 to ST84) are shown.
  • step ST81 if the adjusted output time t1 'of the voltage vector VI is longer than the minimum zero-voltage vector output time Tz of 1Z2 (step ST81: No), the adjusted output time t of the voltage vector V2 It is determined whether or not 2 ′ is shorter than 1 ⁇ 2 of the minimum zero voltage vector output time T Z (step ST83).
  • Step 83 If the adjusted output time t2 'of the voltage vector V2 is longer than 1/2 of the minimum zero-voltage vector output time Tz (Step 83: No), the adjustment is performed in Steps ST11 to ST21.
  • the read output times t l ', t 2', t ⁇ ', and t 7' are not readjusted (step ST85).
  • the surge voltage related to the voltage vector output time other than the zero voltage vector which may occur when the output time of the zero voltage vector is adjusted to zero, is limited.
  • a surge voltage exceeding twice the DC bus voltage Vdc can be reliably suppressed.
  • the suppression of the surge voltage can obtain the effect over all phases only by adjusting the voltage vector output time which is a parameter common to the three phases.
  • by adjusting the voltage vector it is possible to minimize the disturbance of the magnetic flux betattle locus due to the suppression of the surge voltage.
  • FIG. 26 is a flowchart illustrating an operation of a voltage vector adjustment unit provided in a power converter control device according to Embodiment 9 of the present invention.
  • the same reference numerals are given to the same or similar procedures as the processing procedures shown in FIG. 20 (Embodiment 5).
  • a description will be given focusing on a portion related to the ninth embodiment.
  • V0 ⁇ V1 ⁇ V2 ⁇ (V7) ⁇ V2 ⁇ V3 ⁇ V0
  • step 90 in step 90 instead of the first step ST51 shown in FIG. 20, the voltage vectors VI, V2, VO, V7 input from the voltage vector control unit 11 and the output thereof are output.
  • the time vectors t1, t2, t0, t7 and the voltage vector VI—p, V2.p which is the adjustment output one cycle before the PWM control cycle input from the delay unit 32, Read VO-p, V7-p, and their output times t1-p, t2_p, tO-p, t7_p. If the output time of the zero voltage vector is adjusted to zero in step ST57 or step ST58, it is determined whether the last output voltage vector is the same as the first output voltage vector this time.
  • Judge (Step ST9 1) 0
  • step ST91 if the last output voltage vector is the same as the first output voltage vector this time (step ST91: Yes), since it is the case of the above (3), no operation is performed and step ST91 is performed. Proceed to 93.
  • step ST91 if the last output voltage vector is different from the first output voltage vector this time (step ST91: No), since it is the case of (4) 'above, the first output voltage vector is Change to the last output voltage vector (step ST92) and proceed to step ST93.
  • step ST93 output times t1, t2 ', t0', t7 'of the adjusted voltage vector and voltage vectors Vl, V2', VO ', V7' are output.
  • step ST12, ST54, ST55 to step 93 the voltage vectors V 0, VI, V2, V 7 selected by the voltage vector control unit 11 are directly converted to the voltage vector V0.
  • the individual methods for suppressing the generation of the surge voltage exceeding twice the DC bus voltage V dc have been described, but the two methods of the first to ninth embodiments have been described. It is also possible to use a combination of the above.
  • the surge voltage can be adjusted for all phases by one adjustment. The effect of suppressing the above can be obtained.
  • by adjusting the voltage vector it is possible to minimize the disturbance of the magnetic flux vector path caused by surge voltage suppression.
  • the relative ratio of the output time of the voltage vectors other than the zero voltage vector should not be changed. Although adjustment is performed, the relative ratio may be changed if the only purpose is to suppress surge voltage. This is clear from the description of the first embodiment relating to the suppression of the surge voltage.
  • a surge voltage exceeding twice the DC bus voltage V dc can be suppressed by using a force that secures the output time of the zero-voltage vector to a certain value or more, or by using a cross section.
  • the adjustment of the voltage vector output time covers the output time of the voltage vector, which is a parameter common to the three phases generated based on the three-phase voltage command, the surge voltage can be adjusted for all phases by one adjustment. Can be obtained.
  • This invention is suitable as a control device of a power converter when the connection cable between a power converter and a load becomes long.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

この発明では、電力変換器がPWM制御の1制御周期内に出力する電圧ベクトルとその電圧ベクトルを出力する時間とを電力変換器への電圧指令値Vu,Vv,Vwに基づき決定する電圧ベクトル制御部(11)と、電圧ベクトル制御部(11)からから入力する電圧ベクトルの出力時間を調整する電圧ベクトル調整部(12)と、電圧ベクトル調整手段にて調整された電圧ベクトルの出力時間に基づいて前記電力変換器を構成する半導体スイッチ素子をオン、オフする信号を発生する点弧パルス発生部(13)とを備え、電圧ベクトル調整部(12)は、零電圧ベクトル以外の電圧ベクトルの出力時間の相対比率を変化させずに、零電圧ベクトル出力時間を一定値以上に確保するように調整する。これによって、直流母線電圧の2倍を超える高電圧が抑制される。三相一括で制御できる。

Description

明 細 書 電力変換器の制御装置 技術分野
この発明は、 PWM (パルス幅変調) 制御によって駆動される電力変換器の制 御装置に係り、 特に電力変 m¾と負荷との接続ケーブルが長くなる場合に負荷の ケーブル接続端に発生する異常高電圧 (以降 「サージ電圧」 という) を抑制する 制御装置に関するものである。 背景技術
第 1図は、 PWM制御によって駆動される電力変換器であるインバータとモー タとの接続ケーブルを説明する図である。 第 1図において、 電力変換器であるィ ンバータ 1には、 モータ 2が接続ケーブル 3を介して接続されている。 インバー タ 1は、 構成する半導体スィッチ素子 (例えば I G B T素子) のスイッチング動 作が図示しない制御装置による PWM制御によって制御され、 電圧 V d cの直流 電源からステップ状に変化する三相電圧 (u v w) を生成し、 接続ケーブル 3を 介してモータ 2に出力する。
ところで、 このインバータ 1とモータ 2との接続ケーブル 3が長くなると、 モ ータ 2のケーブル接続端に直流母線電圧 V d cの 2倍を超えるサージ電圧が発生 する場合がある。 すなわち、 接続ケーブル 3は、 配線インダクタンスと浮遊キヤ パシタンスとからなる共振回路と考えることができるが、 接続ケープノレ 3が長く なると、 配線インダクタンス、 浮遊キャパシタンスが共に大きくなるので、 当該 共振回路の共振周波数が低下する。 その結果、 インバータ 1が発生するステップ 状の電圧変化によつて共振回路に励起された共振が減衰しない間に次のステップ 状の電圧変化が印加されることが繰り返されるので、 共振が増大し、 モータ 1'の ケーブル接続端に通常以上の高電圧であるサージ電圧が発生する。 第 2図と第 3図を参照して、 モータ 2のケーブル接続端に発生するサージ電圧 の内容を説明する。 なお、 第 2図と第 3図は、 第 1図に示す接続ケーブル 3の両 端での線間電圧波形を示す図である。
第 2図 (1 ) では、 インパータ端線間電圧 V u V一 i n Vが、 V d c→0→V d cとステップ状に変ィ匕する場合が示されている。 このとき、 電圧変化のパルス 幅が共振周期の 1 Z 2と一致していると、 第 2図 (2 ) に示すように、 モータ端 線間電圧 V u V— m 0 t o rは、 最大で直流母線電圧 V d cの 3倍の高電圧にな る。
また、 第 3図 (1 ) では、 インバータ端線間電圧 V u V— i n V力 0→V d c→— V d c→0と変化する場合が示されている。 このときは、 第 3図 (2 ) に 示すように、 モータ端線間電圧 V u V— m o t o rは、 最大で直流母線電圧 V d cの 4倍の高電圧になる。
第 2図と第 3図による説明から、 電圧変化のパルス幅が充分に広ければ、 ステ ップ状の電圧変化で生じた共振が減衰してから次のステツプ状の電圧変化が印加 されるので、 直流母線電圧 V d cの 2倍を越えるサージ電圧は発生しないことが 分かる。
このサージ電圧の問題を解決するため、 例えば、 特許文献 1, 2では、 インバ 一タの線間電圧パルス幅の基となる各 I G B T素子の点弧パルス幅を監視し、 点 弧パルス幅の最大値を一定値以下に制限し、 点弧パルス幅の最小値を一定値以上 に制限する技術が開示されている。 特許文献 1 :米国特許第 5 6 7 1 1 3 0号公 報、 特許文献 2 :米国特許第 5 9 9 0 6 5 8号公報。
また、 例えば、 特許文献 3, 4では、 各 I G B T素子の点弧パルスを生成して いる P WM制御器に入力される各相電圧指令値を監視し、 各相電圧指令値の最大 値を一定値以下に制限し、 各相電圧指令値の最小値を一定値以上に制限する技術 が開示されている。特許文献 3:米国特許第 5 9 1 2 8 1 3号公報、特許文献 4 : 米国特許第 6 0 1 4 4 9 7号公報。
しかしながら、 点弧パルス幅あるいは電圧指令値は、 各相で異なるので、 点弧 パルス幅あるいは電圧指令値の制限は、 各相個別に行う必要がある。 つまり、 上 記の特許文献に開示された技術を適用し、 直流母線電圧 V d cの 2倍を越えるサ ージ電圧を抑制するために、 各 I G B T素子の点弧パルス幅あるいは各相電圧指 令値の最大値と最小値を制限しようとすると、 各相の最大値と最小値を個別に制 限する複数の制御手段が必要となる。
そして、 この構成では、 ある相の点弧パルス幅あるいは電圧指令値を制限する 場合に、 他相に及ぼされる影響が考慮できないという問題がある。 また、 この問 題に関連して、 全相を一括して扱い最適な制限を行うことができないという問題 もある。
この発明は、上記に鑑みてなされたもので、全相を一括して扱うことが可能で、 直流母線電圧の 2倍を越えるサージ電圧を最適に抑制できる電力変換器の制御装 置を得ることを目的とする。 発明の開示
この発明では、 パルス幅変調制御により出力電圧が制御される電力変換器の制 御装置において、 前記電力変換器が前記パルス幅変調制御の 1制御周期内に出力 する電圧べクトルとその電圧べクトルを出力する時間とを前記電力変 «への電 圧指令値に基づき決定する電圧べクトル制御手段と、 前記電圧べクトル制御手段 から入力する電圧べクトルの出力時間を調整する電圧べクトル調整手段であって、 零電圧べクトル出力時間を一定値以上に確保するように調整する電圧べクトル調 整手段と、 前記電圧べクトル調整手段にて調整された電圧べクトルの出力時間に 基づいて前記電力変換器を構成する半導体スィツチ素子をオン、 オフする信号を 発生する点弧パルス発生手段とを備えたことを特徴とする。
この発明によれば、 常に零電圧べクトル出力時間を一定^!:以上に確保するので 半導体スィッチ素子のスイッチングに伴う共振現象を零電圧べクトルの出力中に 減衰させることができ、 直流母線電圧の 2倍を超える高電圧であるサージ電圧を 有効に抑制することができる。 つぎの発明は、 パルス幅変調制御により出力電圧が制御される電力変換器の制 御装置において、 前記電力変換器が前記パルス幅変調制御の 1制御周期内に出力 する電圧べクトルとその電圧べク トルを出力する時間とを前記電力変 への電 圧指令値に基づき決定する電圧べクトル制御手段と、 前記電圧べクトル制御手段 から入力する電圧べクトルの出力時間を調整する電圧べクトル調整手段であって、 零電圧べクトルの出力時間が所定値よりも長い場合は、 零電圧べクトルの出力時 間を一定値以上に確保するように調整し、 短い場合は零電圧べクトルの出力時間 をゼロにする電圧べク トル調整手段と、 前記電圧べクトル調整手段にて調整され た電圧べクトルの出力時間に基づいて前記電力変換器を構成する半導体スィツチ 素子をオン、 オフする信号を発生する点弧パルス発生手段とを備えたことを特徴 とする。 ·
この発明によれば、 一定値以上の零電圧べク トル出力時間を設ける力 零電圧 ベタトル出力時間をゼロにするかを四捨五入の考え方で選択することによって直 流母線電圧の 2倍を超える高電圧であるサージ電圧を抑制することができる。 つぎの発明は、 パルス幅変調制御により出力電圧が制御される電力変換器の制 御装置において、 前記電力変換器が前記パルス幅変調制御の 2つ以上の複数制御 周期内に出力する電圧べクトルとその電圧べクトルを出力する時間とを前記電力 変^^への電圧指令値に基づき決定する電圧べクトル制御手段と、 前記電圧べク トル制御手段から入力する前記パルス幅変調制御の 2つ以上の複数制御周期内で の電圧ベク トルの出力時間を調整する電圧ベク トル調整手段であって、 前記 2つ 以上の複数制御周期内での全零電圧べクトルの出力時間の合計が所定値よりも短 い場合は、 隣接する 2周期の中間に存する零電圧べクトルの出力時間をゼロにし その分を前記 2周期の両端に存する零電圧べクトルの出力時間に配分するように 調整する電圧べクトル調整手段と、 前記電圧べク トル調整手段にて調整された電 圧べクトルの出力時間に基づいて前記電力変 を構成する半導体スィツチ素子 をオン、 オフする信号を発生する点弧パルス発生手段とを備えることを特徴とす る。 この発明によれば、 パルス幅変調制御の 2つ以上の複数制御周期を 1単位とし て制御対象とする場合に、 隣接する 2周期の中間に存する零電圧べクトルを無く すことによって、 残りの零電圧べクトルの出力時間を 2倍にすることができる。 その結果、 1制御周期で考えれば、 零電圧ベクトルの出力時間の合計が所定値を 下回るまでは、 零電圧べクトル以外の非零電圧べクトルの出力時間の合計を変え る必要が無いので、 誤差を小さくすることができる。 この方法によれば、 一定値 以上の零電圧べクトル出力時間を設ける力 \ 零電圧べクトル出力時間をゼロにす るかのレ、ずれかであるので、 上記の発明と同様に直流母線電圧の 2倍を超える高 電圧であるサージ電圧を抑制することができる。
つぎの発明は、 パルス幅変調制御により出力電圧が制御される電力変換器の制 御装置において、 前記電力変換器が前記パルス幅変調制御の 2つ以上の複数制御 周期内に出力する電圧べクトルとその電圧べクトルを出力する時間とを前記電力 変換器への電圧指令値に基づき決定する電圧べクトル制御手段と、 前記電圧べク トル制御手段から入力する前記パルス幅変調制御の 2つ以上の複数制御周期内で の電圧べクトルの出力時間を調整する電圧べクトル調整手段であって、 前記 2つ 以上の複数制御周期内での全零電圧べクトルの出力時間の合計が所定値よりも短 い場合は、 前記 2つ以上の複数制御周期内での同じ電圧べクトルの出力時間を一 つにまとめるように調整する電圧べクトル調整手段と、 前記電圧べクトル調整手 段にて調整された電圧べクトルの出力時間に基づいて前記電力変 iを構成する 半導体スィツチ素子をオン、 オフする信号を発生する点弧パルス発生手段とを備 えることを特徴とする。
この発明によれば、 パルス幅変調制御の 2つ以上の複数制御周期を 1単位とし て制御対象とする場合に、 2つ以上の複数制御周期内での同じ電圧べクトルの出 力時間を一つにまとめることで、 零電圧べクトルを含めて各電圧べクトルの出力 時間を 2倍にすることができる。 その結果、 1制御周期で考えれば、 零電圧べク トルの出力時間の合計が所定値を下回るまでは、 零電圧べクトル以外の非零電圧 ベタトルの出力時間の合計を変える必要が無いので、 誤差を小さくすることがで きる。 この方法によれば、 常に一定値以上の零電圧ベクトル出力時間が確保され ているので、 上記の発明と同様に直流母線電圧の 2倍を超える高電圧であるサー ジ電圧を抑制することができる。
つぎの発明は、 パルス幅変調制御により出力電圧が制御される電力変換器の制 御装置において、 前記電力変換器が前記パルス幅変調制御の 1制御周期内に出力 する電圧べクトルとその電圧べクトルを出力する時間とを前記電力変換器への電 圧指令値に基づき決定する電圧べクトル制御手段と、 前記電圧べクトル制御手段 から入力する電圧べクトルの出力時間を調整する電圧べクトル調整手段であって、 零電圧べクトルの出力時間が一定値よりも短い場合は、 1制御周期前の調整時に 用いた電圧べクトルを受けて、 前周期の最後に出力したベタトルが零電圧べクト ルであるか否かに応じて今回の周期における両零電圧べクトルの一方の出力時間 をゼロにしその分を他方の出力時間に配分するように調整する電圧べクトル調整 手段と、 前記電圧べクトル調整手段が出力する電圧べクトルを前記 1制御周期遅 延して前記電圧べクトル調整手段に出力する遅延手段と、 前記電圧べクトル調整 手段により調整された電圧べクトルの出力時間に基づいて前記電力変換器を構成 する半導体スィツチ素子をオン、 オフする信号を発生する点弧パルス発生手段と を備えたことを特徴とする。
この発明によれば、 パルス幅変調制御周期の最初と最後に存する零電圧べクト ルを一つに結合するように電圧べクトルを調整するので、 零電圧べクトルの出力 時間を 2倍にすることができる。 その結果、 零電圧ベクトルの出力時間の合計が 所定値を下回るまでは、 零電圧べクトル以外の非零電圧べクトルの出力時間の合 計を変える必要が無いので、誤差を小さくすることができる。この方法によれば、 一定値以上の零電圧べクトル出力時間を設ける力、 零電圧べクトル出力時間をゼ 口にするかのいずれかであるので、 上記の発明と同様に直流母線電圧の 2倍を超 える高電圧であるサージ電圧を抑制することができる。
つぎの発明は、 パルス幅変調制御により出力電圧が制御される電力変換器の制 御装置において、 前記電力変換器が前記パルス幅変調制御の 1制御周期内に出力 する電圧べクトルとその電圧べクトルを出力する時間とを前記電力変 »への電 圧指令値に基づき決定する電圧べク トル制御手段と、 前記電圧べクトル制御手段 から入力する電圧べクトルの出力時間を調整する電圧べクトル調整手段であって、
1制御周期前の調整時に用いた電圧べクトルおよびその出力時間を受けて、 前周 期の最後に調整出力した零電圧べクトルの出力時間と今回の周期にて前記電圧べ クトル制御手段から最初に入力した零電圧べクトルの出力時間との合計が一定値 よりも短い場合は、 今回の周期で最初に出力する零電圧べクトルの出力時間を前 記一定値から前周期の最後に調整出力した零電圧べクトルの出力時間を減算した 時間となるように調整する電圧べク トル調整手段と、 前記電圧べクトル調整手段 が出力する電圧べクトルおよびその調整済みの出力時間を前記 1制御周期遅延し て前記電圧べクトル調整手段に出力する遅延手段と、 前記電圧べクトル調整手段 により調整された電圧べクトルの出力時間に基づいて前記電力変換器を構成する 半導体スィツチ素子をオン、 オフする信号を発生する点弧パルス発生手段とを備 えたことを特徴とする。
この発明によれば、 前回のノ、"ルス幅変調制御周期の最後に出力した零電圧べク トルの調整済み出力時間を利用して今回の周期にて出力する零電圧べクトルの出 力時間を決定するので、 零電圧べクトルがパルス幅変調制御周期を跨いでいる場 合でも確実に、零電圧べクトルの出力時間を一定値以上に確保することができる。 したがって、 上記の発明と同様に直流母線電圧の 2倍を超える高電圧であるサー ジ電圧を抑制することができる。
つぎの発明は、 パルス幅変調制御により出力電圧が制御される電力変換器の制 御装置において、 前記電力変換器が前記パルス幅変調制御の 1制御周期内に出力 する電圧べクトルとその電圧べクトルを出力する時間とを前記電力変換器への電 圧指令値に基づき決定する電圧べクトル制御手段と、 前記電圧べクトル制御手段 から入力する電圧べクトルの出力時間を調整する電圧べクトル調整手段であって、 電圧べクトルの出力時間調整に伴う誤差を計算する機能を有し、 前記電圧べクト ル制御手段から入力する電圧べクトルの出力時間に前周期にて計算した誤差の補 正を行った電圧べクトルの出力時間について、 零電圧べクトルの出力時間が所定 値よりも長い場合は、 零電圧べクトルの出力時間を一定値以上に確保するように 調整し、 短い場合は、 零電圧べクトル出力時間をゼロにする電圧べクトル調整手 段と、 前記電圧べクトル調整手段が出力する前記電圧べクトルの出力時間調整に 伴う誤差を前記 1制御周期遅延して前記電圧べクトル調整手段に出力する遅延手 段と、 前記電圧べクトル調整手段により調整された電圧べクトルの出力時間に基 づいて前記電力変 »を構成する半導体スィツチ素子をオン、 オフする信号を発 生する点弧パルス発生手段とを備えたことを特徴とする。
この発明によれば、 上記の発明と同様に直流母線電圧の 2倍を超える高電圧で あるサージ電圧を抑制することができるが、 前回のパルス幅変調制御周期での調 整誤差を用いて今回の周期にて出力する電圧べクトルの出力時間を修正し前回調 整時の影響を排除するので、 今回の磁束べクトル軌跡の終点を所望の点に一致さ せることができ、 サージ電圧抑制に伴う磁束べクトル軌跡の乱れを最小限に留め ることができる。
つぎの発明は、 上記の発明において、 前記電圧べクトル調整手段は、 零電圧べ クトル以外の電圧べクトルの出力時間の相対比率を変化させずに、 零電圧べクト ルの出力時間を一定値以上に確保するように調整することを特徴とする。
この発明によれば、 電圧べクトル調整の工夫によってサージ電圧抑制に伴う磁 束べクトル軌跡の乱れを最小限に留めることができる。
つぎの発明は、 上記の発明において、 前記電圧べクトル調整手段は、 零電圧べ クトルの出力時間をゼロに調整した場合において、 零電圧べクトル以外の電圧べ クトルの出力時間も一定値以上もしくはゼロとなるように調整することを特徴と する。
この発明によれば、 零電圧べクトルの出力時間をゼロに調整した場合に、 零電 圧べクトル以外の非零電圧べクトルの出力時間によってはサージ電圧が生ずるこ とがあるが、 そのサージ電圧に制限を加えることができるので、 確実に、 直流母 線電圧の 2倍を超える高電圧であるサージ電圧を抑制することができる。 つぎの発明は、 上記の発明において、.前記電圧べクトル調整手段は、 零電圧べ クトルの出力時間をゼロに調整する場合において、 前周期の最後に出力した電圧 ベタトルと今回の周期にて最初に出力する電圧べクトルとが異なる場合は、 今回 の周期にて最初に出力する電圧べクトルを前周期の最後に出力した電圧べクトル に変更することを特徴とする。
この発明によれば、 零電圧べクトルの出力時間をゼロに調整した場合に、 零電 圧べクトル以外の非零電圧べクトルの出力時間によってはサージ電圧が生ずるこ とがあるが、 そのサージ電圧に制限を加えることができるので、 確実に、 直流母 線電圧の 2倍を超える高電圧であるサージ電圧を抑制することができる。
さらに、 上記の各発明によれば、 電圧べクトル出力時間の調整は、 三相電圧指 令に基づき生成した三相共通のパラメータである電圧べクトルの出力時間を対象 とするので、 一回の調整で全相に渡ってサージ電圧の抑制効果を得ることができ る。 図面の簡単な説明
第 1図は PWM制御によって駆動される電力変換器であるィンバータとモータ との接続ケーブルを説明する図であり、 第 2図は第 1図に示す接続ケーブルの両 端での線間電圧波形を示す図 (その 1 ) であり、 第 3図は第 1図に示す接続ケー ブルの両端での線間電圧波形を示す図 (その 2 ) であり、 第 4図はこの発明の実 施の形態 1である電力変換器の制御装置の構成を示すプロック図であり、 第 5図 は P WM制御によつて駆動される電力変換器としてこの実施の形態にて使用する 三相電圧型ィンバータの基本構成を示す回路図であり、 第 6図は第 5図に示すィ ンバータの 8通りの制御状態におけるオンしている I G B T素子と電圧べクトル との関係を説明する図であり、 第 7図は電圧ベクトルを説明する図であり、 第 8 図は位相と電圧ベクトルとの関係を説明する図であり、 第 9図は第 4図に示す電 圧べクトル調整部の動作を説明するフローチャートであり、 第 1 0図は電圧べク トルを調整した場合における磁束べクトルの軌跡を説明する図であり、 第 1 1図 は第 4図に示す点弧パルス発生部の動作を説明するタイムチヤ一トであり、 第 1 2図は電圧べクトルの推移と線間電圧との関係を説明する図であり、 第 1 3図は パルス極性、 零電圧べクトル出力時間、 零電圧以外のべクトル出力時間に着目し て抽出した線間電圧パターンを示す図であり、 第 1 4図は第 1 3図に示す線間電 圧によって発生するサージ電圧を説明する図であり、 第 1 5図はこの発明の実施 の形態 2である電力変換器の制御装置が備える電圧べクトル調整部の動作を説明 するフローチャートであり、 第 1 6図はこの発明の実施の形態 3である電力変換 器の制御装置の構成を示すプロック図であり、 第 1 7図は第 1 6図に示す電圧べ クトル調整部の動作を説明するフローチャートであり、 第 1 8図はこの発明の実 施の形態 4である電力変 の制御装置が備える電圧べクトル調整部の動作を説 明するフローチャートであり、 第 1 9図はこの発明の実施の形態 5である電力変 換器の制御装置の構成を示すプロック図であり、 第 2 0図は第 1 9図に示す電圧 べクトル調整部の動作を説明するフローチャートであり、 第 2 1図はこの発明の 実施の形態 6である電力変換器の制御装置が備える電圧べクトル調整部の動作を 説明するフローチャートであり、 第 2 2図はこの発明の実施の形態 7である電力 変換器の制御装置の構成を示すプロック図であり、 第 2 3図は第 2 2図に示す電 圧べクトル調整部の動作を説明するフローチャートであり、 第 2 4図は第 2 2図 に示す電圧べクトル調整部が行う誤差演算の動作を説明する図であり、 第 2 5図 はこの発明の実施の形態 8である電力変 «の制御装置が備える電圧べクトル調 整部の動作を説明するフローチャートであり、 第 2 6図はこの発明の実施の形態
9である電力変換器の制御装置が備える電圧べクトル調整部の動作を説明するフ ローチャートである。
発明を実施するための最良の形態
以下に添付図面を参照して、 この発明にかかる電力変換器の制御装置の好適な 実施の形態を詳細に説明する。
実施の形態 1 . 第 4図は、 この発明の実施の形態 1である電力変換器の制御装置の構成を示す ブロック図である。 第 4図に示す制御装置は、 電圧べクトル制御部 1 1と電圧べ ク トル調整部 12と点弧パルス発生部 13とを備えている。
電圧べクトル制御部 1 1は、 電力変換器の各相の電圧指令値 Vu、 Vv、 Vw から電力変換器が PWM制御の 1制御周期内に出力する電圧べクトルを選択し (図示例では、 V0, VI, V2, V7)、 その出力時間 (t 0, t l, t 2, t 7) を計算する。
電圧べクトル調整部 12は、 電圧べクトル制御部 1 1から入力する電圧べクト ル (図示例では、 V0, VI, V2, V7) をそのまま出力するとともに、 その 電圧ベク トルの出力時間 (t 0, t l, t 2, t 7) を零電圧ベク トル出力時間 が一定値以上となるように調整して出力する (t 0', t l ', t 2', t 7')。 点弧パルス発生部 13は、 電圧べク トル調整部 12から入力する電圧べクトル と電圧べクトル調整部 12にて調整された電圧べクトルの出力時間とに基づいて 電力変換器を構成する各半導体スィツチ素子のオン、オフ信号「P Q 1、 P Q 2、 PQ3、 PQ4、 PQ5、 PQ6、 PQ7」 を生成する。
以下、 各ブロックの具体的な動作について説明する。 まず、 第 5図〜第 8図を 参照して電圧ベクトル制御部 1 1の動作について説明する。 なお、 第 5図は、 P WM制御によつて駆動される電力変換器としてこの実施の形態にて使用する三相 電圧型インバータの基本構成を示す回路図である。 第 6図は、 第 5図に示すイン バータの 8通りの制御状態におけるオンしている I GBT素子と電圧べクトルと の関係を説明する図である。 第 7図は、 電圧ベクトルを説明する図である。 第 8 図は、 位相と電圧べクトルとの関係を説明する図である。
第 5図に示すように、 三相電圧形インバータは、 直列に接続した半導体スイツ チ素子 (Qi, Q4)、 (Q3, Q6) (Q 5, Q 2) の 3組を直流電源 15に並列 に接続した構成である。 各半導体スィッチ素子は、 フライホイールダイオードを 内蔵する、 ないしは取り付けられている。 各半導体スィッチ素子は、 例えば I G BT素子であり、以降、 I GBT素子という。図示例では、 I GBT素子(Q 1, Q4) が u相、 I GBT素子 (Q3, Q6) が v相、 I GBT素子 (Q 5 , Q2) が W相であり、 それぞれの接続端から三相電圧 U V Wが取り出される。
ここで、 I GBT素子のオン ·オフ制御状態は、 各相において、 直流電¾115 の正極側に接続された上アーム I GBT素子(Q 1、 Q3、 Q5)がオンする力、、 負極側に接続された下アーム I GBT素子 (Q4、 Q6、 Q 2) がオンするかの 2通りの状態があり、 三相で 2 X 2 X 2 = 8通りの状態が存在する。
第 6図は、 この 8通りの状態と I GBT素子のオン状態と三相電圧インバータ が出力する電圧べクトルとの関係を示している。 図 6において、 電圧べクトル V 0は I GBT素子 (Q4, Q 6, Q 2) がオンしているときのベクトルである。 電圧ベクトル V 1は I GBT素子 (Ql, Q6, Q 2) がオンしているときのべ タトルである。 電圧ベクトル V2は I GBT素子 (Ql, Q 3, Q 2) がオンし ているときのベクトルである。 電圧ベクトル V3は I GBT素子 (Q4, Q 3, Q 2) がオンしているときのベクトルである。 電圧ベクトル V4は I GBT素子 (Q4, Q 3, Q 5) がオンしているときのベクトルである。 電圧ベクトル V5 は I GBT素子 (Q4, Q6, Q 5) がオンしているときのベクトルである。 電' 圧ベクトル V6は I GBT素子 (Ql, Q 6, Q 5) がオンしているときのべク トルである。 電圧ベクトル V 7は I GBT素子 (Ql, Q 3, Q 5) がオンして いるときのべクトルである。
各相と電圧べクトル V0〜V7との関係は、 第 7図に示すようになつている。 第 7図において、 電圧ベクトル V1〜V6は、 π/3 [r a d] 毎の位相差を持 ち、 大きさが直流電源 15の電圧 Vd cと等しいべクトルである。 電圧べクトル V0, V7は、 大きさが 0のベクトルであり、 零電圧ベクトルと呼ばれる。 電圧 べクトル VIの位相は u相と一致し、 電圧べクトル V 3の位相は V相と一致し、 電圧べクトル V 5の位相は w相と一致している。
三相電圧形インパータでは、 PWM制御周期 Tの間に出力する電圧ベクトル V 0〜V 7の組み合わせ種類と出力時間とを変えることによって、 平均的に任意の 大きさ、 位相の電圧が出力可能である。 電圧べクトル制御部 1 1は、 この電圧べ クトル V0〜V7の組み合わせ種類の選択と出力時間の決定とを行う t 各相の電圧指令 Vu、 Vv、 Vwは、 式 (1) で与えられるとする (
Figure imgf000015_0001
この式 (1) における位相 Θは、 時間の経過に従って増加するが、 短い PWM制 御周期 Τの間では一定と考えることができる。
電圧べクトル V 0〜V 7の組み合わせ種類の選択は、 現在の P WM制御周期 T における位相 0の値に応じて第 8図に示すように行われる。 位相 0の範囲は、 第 8図に示すように、 0≤ θ < πΖ3、 π/3≤ θ < 2 π/3、 2 π/3≤ θ < π、 π≤ θ <4 π/3, 4 π/3≤ θ < 5 π/3, 5 π/3≤ θ < 2 πの 6つである。 選択する電圧べクトルの数は 8つの中の 4つであるが、 その組み合わせが位相 Θ の範囲毎に異なっている。 但し、 零電圧べクトノレ t 0, t 7は、 全ての組み合わ せに含まれている。
第 8図において、 現在の PWM制御周期 Tにおける位相 Θが、 例えば 0≤ 0 < π/ 3の範囲にあるとき、選択される電圧べクトルの組み合わせは、 V I, V2, VO, V7である。 この選択された電圧ベクトル VI, V2, V0, V7を出力 する時間 t 1, t 2, t 0, t 7は、 それぞれ、 式 (2) で与えられる。 (2)
Figure imgf000016_0001
つまり、 第 4図に示す電圧ベクトル制御部 1 1の出力状態は、 PWM制御周期 Τ における位相 Θが 0≤ 0 < π/3の範囲にあるときの出力状態を表している。 以 降、 これを用いて説明する。 PWM制御周期 Τにおける位相 Θが 0≤ 0 <πΖ3 以外の領域では、選択された電圧べクトルを出力する時間は、式(2)において、 Θの代わりに 0を π / 3で除した剰余を使うことで求められる。
次に、 第 9図、 第 1 0図を参照して電圧べクトル調整部 1 2の動作について説 明する。 なお、 第 9図は、 第 4図に示す電圧ベクトル調整部の動作を説明するフ ローチャートである。 第 1 0図は、 電圧べクトルを調整した場合における磁束べ クトルの軌跡を説明する図である。
第 9図において、上記のように位相 eが 0≤ 0 < π/3の範囲にあるとすれば、 電圧べクトル調整部 1 2は、 電圧べクトル制御部 1 1が出力する電圧べクトルの 出力時間 t l , t 2, t 0, t 7を読込み (ステップ S T 1 0)、零電圧ベク トル の出力時間の合計 t 0 + t 7が最小零電圧べクトル出力時間 T zよりも長いか否 かを判定する (ステップ ST 1 1)。
その結果、 零電圧べクトルの出力時間の合計 t 0 + t 7が最小零電圧べクトル 出力時間 T zよりも長い場合には(ステップ ST 1 1 : Y e s)、読み込んだ出力 時間 t l, t 2, t 0, t 7をそのまま調整した出力時間 1 ', t 2 t 0 ', t 7 ' とする (ステップ S T 1 2)。
一方、 零電圧べクトルの出力時間の合計 t 0 + t 7が最小零電圧べクトル出力 時間 T zよりも短い場合は (ステップ S T 1 1 : N o)、 t 0 ' + t 7, =T zと なるように電圧ベク トルの出力時間を調整する。 このとき、 調整した電圧べクト ルの出力時間 t l,, t 2', t 0', t 7' は、式(3)〜式(6) によって求め、 電圧ベクトル VI, V 2の出力時間の相対比を変えないようにする (ステップ S T 13)。
t l' = (T-Tz) X t l/ (t l + t 2) …… (3)
t 2' = (T-T z) X t 2/ (t 1 + t 2) …… (4)
t 0 ' =T z/2 …… (5)
t 7' =T z/2 …… (6)
そして、 ステップ ST 12またはステップ ST 13にて調整した電圧べクトル VO, VI, V2, V 7の出力時間 t O,, t 1 t 2', t 7' を点弧パルス発 生部 13に出力する (ステップ ST14)。 なお、電圧べクトル制御部 11が選択 した電圧ベクトル V0, VI, V2, V7は、 そのまま使用して点弧パルス発生 部 13に出力する。
以上のように、 電圧べクトルを調整した場合には、 電圧を積分して得られる磁 束のベタトル軌跡を描くと第 10図が得られる。 第 10図 (1) では、 電圧べク トルの調整前における PWM制御周期 1周期分の磁束べクトルの軌跡 Aが示され ている。 第 10図 (2) では、 電圧べクトルの調整後における磁束べクトルの軌 跡 A'、が示されている。前回の磁束べクトルの軌跡 Aが最小零電圧べクトル出力 時間を確保した結果、 軌跡 A' となって軌跡が短くなつている。 第 10図の (1) と (2) を重ねて描いたのが第 10図 (3) である。
第 10図 (1) (2) において、 磁束べクトル Φ0, Φ7は、 それぞれ零電圧べ クトル VO, V 7に対応する磁束べクトルである。零電圧べク トル V0, V7は、 大きさがないので、 磁束ベク トル Φ0, Φ7は、 時間が経過しても 1点に留まつ ている。磁束べクトル Φ 1は、電圧べクトル V 1に対応する磁束べクトルである。 磁束ベクトル Φ 1の大きさは、 電圧ベクトル V 1の大きさと出力時間との積にな る。 磁束べクトル Φ2は、 電圧べクトル V 2に対応する磁束べクトルである。 磁 束べクトル Φ 2の大きさは、電圧べクトル V 2の大きさと出力時間との積になる。 磁束べクトル Φ 1, Φ2は、 電圧べクトル VI, V 2と同様に、 π/3 [r a d] の位相差を持つ。
電圧べクトルを¥0→¥1→ 2→¥7の順に出カした場合、 磁束べクトルの 軌跡 A, A,は、 Φ 0→Φ 1→Φ 2→Φ 7の順になる。負荷が誘導モータの場合、 磁束べクトルは、 固定子磁束に相当するので、 電圧べクトル調整部 12で電圧べ クトルを調整する前の磁束べクトルの軌跡 Αは円弧に沿って滑らかに推移するよ うに電圧べクトルの種類と出力時間が選択されており、 電圧べクトル調整部 12 で電圧べクトルを調整した後も磁束べクトルの軌跡 A' が円弧に沿って滑らかに 推移することが求められる。
すなわち、 電圧ベクトル V 1, V 2の出力時間の相対比を変えないように零電 圧ベク トル VO, V 7の出力時間を増やした場合、 調整前の磁束ベク トルの軌跡 A (第 10図 (1)) は、 調整後は軌跡 A' (第 10図 (2)) に変わるが、 第 5図 (3) に示した通り、 軌跡 A' の PWM制御周期 Tにおける始点と終点を結んだ 三角形は、 軌跡 Aの始点と終点を結んだ三角形と相似である。 したがって、 周期 Tが充分に短く円弧が直線と見なせる状態においては、 軌跡 A' の終点も軌跡 A と同様に円弧上に存在することになる。 このため、 電圧ベクトル VI, V2の出 力時間の相対比を変えないように電圧べクトルの調整を行えば、 調整後の磁束べ クトルの軌跡 A' も円弧に沿って滑らかに推移させることができる。
次に、 第 6図と第 11図を参照して点弧パルス発生部 13の動作について説明 する。 なお、 第 1 1図は、 第 4図に示す点弧パルス発生部の動作を説明するタイ ムチャートである。 点弧パルス発生部 13は、 電圧べクトル調整部 12の出力で ある電圧ベクトル VI, V2, VO, V7と、 調整された電圧ベク トルの出力時 間 t l,, t 2', t O', t 7' とから、 各 I GBT素子のオン、 オフ信号 PQ 1 〜PQ6を生成する。 すなわち、 電圧ベクトルとオンする I GBT素子との関係 は、 第 6図に示されている。 第 1 1図に示すように、 タイマ等で電圧べクトル V 1, V 2, V 0, V 7の出力時間 t l', t 2', t Ο', t 7' を設定することで、 I 08丁素子(31〜<36のォン、 オフ信号 PQ 1〜PQ6を生成することができ る。
次に、 第 12図〜第 13図を参照して、 零電圧べクトルの出力時間を最小零電 圧べクトル出力時間 T z以上に保つことによるサージ電圧抑制効果について説明 する。 なお、 第 12図は、 電圧ベク トルの推移と線間電圧との関係を説明する図 である。 第 13図は、 パルス極性、 零電圧べクトル出力時間、 零電圧以外のべク トル出力時間に着目して抽出した線間電圧パターンを示す図である。
ここで、 PWM制御周期 Tの 2周期における電圧ベク トルの推移を考える。 ベ クトルの対称性から、 位相 øが o≤eく兀ノ3の範囲のみを考えると、 電圧べク トルの推移は、 次の (1) (2) に示す 2通りによって代表される。
(1) V 0→V 1→V 2→V 7→V 2→V 1→V0
(2) V 7→V 2→V 1→V0→V 1→V 2→V 7
そして、 位相 0が 0≤ 0 <π/3の範囲から、 く 2πΖ3の範囲に移 るときには、 前記の (1) (2) とは別の以下の (3) (4) に示す 2通りによつ て代表される電圧べクトルの推移が発生する。
(3) V0→V 1→V2→V 7→V 2→V 3→V0
(4) V7→V2→V1→V0→V3→V2→V7
第 12図は、 以上の (1) 〜 (4) に示す 4通りの電圧ベク トルの推移を線間 電圧波形と共に示したものである。 第 12図から、 線間電圧のパルスは、 零電圧 べクトルを挟んで同極性で変化する場合と、 零電圧べクトルを挟んで異極性で変 化する場合とがあることが理解できる。 第 13図は、 この第 12図から、 パルス の極性と零電圧べクトルの出力時間と零電圧べクトル以外の電圧べクトルの出力 時間とに着目して抽出される線間電圧のパターンを示している。 第 13図では、 零電圧べクトルの出力時間の長短と零電圧べクトル以外の電圧べクトルの出力時 間の長短との組み合わせに対して、 零電圧べクトルを挟んで同極性で変ィヒする線 間電圧パターン 1と、 零電圧べクトルを挟んで異極性で変化する線間電圧パター ン 2とが示されている。 第 12図に示した全ての線間電圧変化は、 第 13図に示 す 8通りに分類される。 そして、 第 14図は、 第 13図に示す線間電圧変化それぞれの場合において発 生するサージ電圧の大きさを示している。 第 14図から明らかなように、 零電圧 ベクトル出力時間が長い場合の (1— 3)、 (1-4), (2-3), (2-4) に関 しては、 直流母線電圧 Vd cの 2倍を超えるサージ電圧は発生しない。 これに対 して、零電圧べクトル出力時間が短い場合の(1— 1)、 (1— 2)、 (2-1), (2 —2) に関しては、 直流母線電圧 Vd cの 2倍を超えるサージ電圧が発生してい る。 したがって、 零電圧ベクトルの出力時間を適切に選べば、 直流母線電圧 Vd cの 2倍を超えるサージ電圧の発生を抑制できることが分かる。
上述したように、 この実施の形態 1では、 2つの零電圧べクトル出力時間の合 計が最小零電圧べクトル出力時間よりも短い場合は、 零電圧べクトル以外の 2つ の電圧べクトルの出力時間の相対比率を変化させずに、 2つの零電圧べクトル出 力時間の合計が最小零電圧べクトル出力時間と等しくなるように 4つの電圧べク トル出力時間を調整するようにしている。
したがって、 この実施の形態 1によれば、 常に一定値以上の零電圧ベクトル出 力時間を得ることができるので、 I GBT素子のスイッチングに伴う共振現象を 零電圧べクトル出力中に減衰させることができ、 直流母線電圧 Vd cの 2倍を越 えるサージ電圧を有効に抑制できる。
また、 電圧べクトル出力時間の調整は、 三相電圧指令に基づき生成した三相共 通のパラメータである電圧べクトルの出力時間を対象とするので、 一回の調整で 全相に渡ってサージ電圧の抑制効果を得ることができる。 さらに、 電圧ベクトル 調整の工夫により、 サージ電圧抑制に伴う磁束べクトル軌跡の乱れも最小限に留 めることが可能となる。
実施の形態 2.
第 15図は、 この発明の実施の形態 2である電力変換器の制御装置が備える電 圧ベクトル調整部の動作を説明するフローチャートである。 この実施の形態 2に よる電力変換器の制御装置では、実施の形態 1 (第 4図)に示した構成において、 電圧ベクトル調整部 12に若干の機能追加が行われている。 すなわち、 この実施 の形態 2による電圧べクトル調整部 12は、 電圧べクトル制御部 11が出力する 電圧べクトルの出力時間を第 15図に示す手順によって調整し、 一定値以上の零 電圧べクトル出力時間を確保する場合とゼロにする場合の双方の調整動作を行う ようになつている。 以下、 第 15図を参照してこの実施の形態 2による電圧べク トル調整部 12の動作について説明する。 なお、 第 15図では、 第 9図に示した 処理手順と同一となる処理手順には、 同一の符号が付されている。 ここでは、 こ の実施の形態 2に関わる部分を中心に説明する。
第 15図において、 零電圧べクトルの出力時間の合計 t 0+ t 7が最小零電 圧ベクトル出力時間 T zよりも短い場合には(ステップ ST 1 1 : No), この実 施の形態 2では、 さらに、 零電圧べクトルの出力時間の合計 t 0 + t 7が最小零 電圧べクトル出力時間 Tzの 1/2よりも長いか否かを判定する (ステップ ST 20)。
そして、 零電圧べクトルの出力時間の合計 t 0+ t 7が最小零電圧べクトル出 力時間 T zの 1/2よりも長い場合は (ステップ ST 20 : Ye s)、実施の形態 1と同様に、 ステップ ST13の処理を行う力 零電圧べクトルの出力時間の合 計 t 0 + t 7が最小零電圧べクトル時間 T zの 1 / 2よりも短い場合には (ステ ップ ST20 : No), t 0' = t 7' =0となるように電圧べクトルの出力時間 を調整する (ステップ ST21)。 このときも、 式 3に従い電圧ベクトル V 1, V 2の出力時間の相対比を変えないように調整する。
その結果、 ステップ ST 14では、 ステップ ST 12、 ステップ ST 13、 ス テツプ ST 21のいずれかにて調整した電圧ベクトル V0, VI, V2, V7の 出力時間 t 0', t l', t 2', t 7' を点弧パルス発生部 13に出力することに なる。なお、電圧べクトル制御部 11が選択した電圧べクトル V 0 , VI, V 2, V7は、 実施の形態 1と同様に、 そのまま使用して点弧パルス発生部 13に出力 する。
以上のように、 実施の形態 2よれば、 零電圧べクトルの出力時間の合計 t 0 + t 7が最小零電圧べクトル出力時間 T Zよりも短い場合には、 t 0 + t 7 =T z / 2を境に零電圧べクトルの出力時間の合計値を最小零電圧べクトル出力時間 T zに設定する、 または、 ゼロにするようにしている。 したがって、 実施の形態 2 では、 四捨五入の考えが適用でき、 電圧べクトルを調整しても零電圧べクトル出 力時間の平均的な誤差を小さくすることができる。
次に、 実施の形態 1に使用した第 13図と第 14図を参照して、 零電圧べクト ルの出力時間をゼロにすることによるサージ電圧抑制効果について説明する。 第 13図と第 14図における (1— 1)、 (1-2) においては、 短い零電圧べクト ルを出力すること自体が直流母線電圧 V d cの 2倍を超えるサージ電圧の原因と なっている。 第 14図の (1— 1)、 (1-2) において、 零電圧ベクトルが無く なった場合、 (1— 1)、 (1-2) は、 それぞれ、 短い 1パルスと長い 1パルスと なり、 (1— 3)、 (1— 4) の半周期における波形と等価である。
したがって、 適用可能なケースは限定されるが、 零電圧べクトルの出力時間を ゼロにすることで、 直流母線電圧 V d cの 2倍を超えるサージ電圧の発生を抑制 できることが分かる。
以上のように、 この実施の形態 2によれば、 一定値以上の零電圧ベクトル出力 時間を設ける力 零電圧べクトル出力時間をゼロにするかを四捨五入の考え方で 選択することにより、 直流母線電圧 V d cの 2倍を越えるサージ電圧が抑制でき る。 また、 電圧べクトル出力時間の調整は、 三相電圧指令に基づき生成した三相 共通のパラメータである電圧べクトルの出力時間を対象とするので、 一回の調整 で全相に渡ってサージ電圧の抑制効果を得ることができる。 さらに、 電圧べクト ル調整の工夫によって、 サージ電圧抑制に伴う磁束べクトル軌跡の乱れも最小限 に留めることが可能となる。
なお、 以上の説明では、 零電圧べクトルの出力時間の合計 t 0+ t 7を最小零 電圧べクトル出力時間 T zとする力 ゼロとするかの境界を T z/2としたが、 境界は特に T z/2に限定されるものではなく、 0〜T zの範囲で自由に設定で きることは言うまでもなレ、。 また、 この実施の形態 2での説明から、 実施の形態 1では、 境界をゼロに置いて零電圧べクトルの出力時間の合計値を最小零電圧べ クトル出力時間 T zに切上げた例と考えることができる。 反対に、 境界を最小零 電圧べクトル出力時間 T zに置いて零電圧べクトルの出力時間の合計値をゼロに 切下げることも可能である。
実施の形態 3.
第 16図は、 この発明の実施の形態 3である電力変換器の制御装置の構成を示 すブロック図である。 この実施の形態 3では、 構成要素は、 実施の形態 1と同様 であるが、 PWM制御周期の例えば 2制御周期を 1単位として制御する場合の構 成例が示されている。 なお、 各周期における制御位相 Θの考え方は、 実施の形態 1と同様であり、 ここでは、 0≤ 0 <πΖ3の範囲を考える。
第 16図において、 電圧べクトル制御部 21は、 実施の形態 1にて説明した方 法で、 電力変換器の各相の電圧指令値 V u、 Vv、 Vwから電力変換器が PWM 制御の 2制御周期において出力する電圧ベクトルを選択し (図示例では (V0— 1, Vl_l, V2_l, V7_l) (V0_2, V 1— 2, V 2— 2, V 7_2))、 その出力時間(t 0— 1, t l— 1, t 2_1 , t 7_1) ( t 0_2, t 1— 2, t 2_2, t 7一 2) を計算する。
電圧べクトル調整部 22は、 後述の方法 (第 17図) で、 電圧べクトル制御部 21から入力する電圧ベクトル (図示例では (V0— 1, VI— 1, V2— 1, V 7一 1) (V0_2, VI— 2, V2_2, V7_2)) をそのまま出力すると ともに、 その電圧ベクトルの出力時間 (t 0—1, t l— 1, t 2_1, t 7— l) (t O一 2, t 1— 2, t 2_2, t 7_2) を零電圧ベクトル出力時間が一 定値以上となるように調整して出力する ( t 0—1 ', t l— 1', t 2_1 t 7—1,) (t O一 2', t l— 2,, t 2_2', t 7— 2,)。
点弧パルス発生部 23は、 実施の形態 1にて説明した方法で、 電圧べクトル調 整部 22から入力する電圧べクトルと電圧べクトル調整部 22にて調整された電 圧べクトルの出力時間とに基づいて電力変換器を構成する各半導体スィッチ素子 のオン、 オフ信号「PQ1、 PQ2、 PQ3、 PQ4、 PQ5、 PQ6、 PQ7」 を生成する。 電圧べクトル制御部 21、 点弧パルス発生部 23は、 それぞれ、 実施の形態 1 (第 4図) における電圧べクトル制御部 1 1、 点弧パルス発生部 13を PWM制 御周期の 2周期分に拡張したのみであるので、詳細な説明は省略する。ここでは、 以下、 第 1 7図を参照して、 電圧べクトル調整部 22の動作について説明する。 なお、 第 1 7図は、 第 16図に示す電圧べクトル調整部 22の動作を説明するフ ローチャートである。 第 1 7図において、 制御位相 Θ力 0≤ θ <πΖ3の範囲にあるとすれば、 電圧 ベタトル調整部 22は、 電圧べクトル制御部 21が出力する電圧べクトルの出力 時間 (t 0— 1, t l— 1, t 2_1, t 7_1) ( t 0_2, t 1— 2, t 2一 2, t 7— 2) を読込み(ステップ ST 31)、各周期における零電圧べクトルの 出力時間の合計(t 0—1 + t 7— 1) ( t 0— 2+ t 7— 2) の一方または双方 が最小零電圧べクトル出力時間 T zよりも長いか否かを判定する (ステップ S T 32)。
その結果、 各周期における零電圧べクトルの出力時間の合計 (t 0—1 + t 7 _1) (t 0— 2+ t 7— 2)が共に最小零電圧ベクトル出力時間 T zよりも長い 場合には(ステップ ST 32: Ye s)、読み込んだ出力時間 t 1— 1, t 2— 1, t 0— 1, t 7_1 , t 1_2, t 2— 2, t O— 2, t 7— 2をそのまま調整 した出力時間 t 1— 1', t 2_1 t 0_1 t 7_1', t 1_2', t 2__ 2 ', t 0— 2', t 7一 2, とする (ステップ ST 33)。
—方、各周期における零電圧べクトルの出力時間の合計(t 0— 1 + t 7— 1) ( t 0— 2 + t 7— 2) の一方または双方が最小零電圧べクトル出力時間 T zよ りも短い場合には(ステップ ST32 : No), 2周期に渡る零電圧べクトルの出 力時間の合計 (t 0— 1 + t 7— 1 + t 0— 2+ t 7— 2) が最小零電圧べクト ル出力時間 Tzよりも長いか否かを判定する (ステップ ST 34)。
その結果、 2周期に渡る零電圧べクトルの出力時間の合計 ( t 0— 1 + t 7— 1 + t 0_2+ t 7— 2) が最小零電圧べクトル出力時間 T zよりも長い場合に は (ステップ ST 34 : Ye s), ステップ ST 35にて、 2周期の中間に存する 零電圧ベクトルの出力時間をゼロにし (t 7— 1 ' = t 7__2' =0)、 その分を 2周期の両端に存する零電圧べクトルの出力時間に分配する ( t 0— 1 ' = t 0 — 2, = ( t 0一 l + t 7— 1 + t O— 2+ t 7— 2) /2)。 なお、 零電圧べク トル以外の非零電圧べクトルの出力時間は、 そのまま調整した非零電圧べクトル の出力時間とする (t l— 1 ' = t l— 1、 t 2_1 ' = t 2— 1、 t 1_2' = t l— 2、 t 2_2' = t 2_2)o
一方、 2周期に渡る零電圧べクトルの出力時間の合計 (t 0_1 + t 7— 1 + t 0— 2+ t 7— 2)が最小零電圧べクトル出力時間 T zよりも短い場合には(ス テツプ ST 34: No),ステップ ST 36にて、 2周期の中間に存する零電圧べ クトルの出力時間をゼロにし (t 7— 1 ' = t 7_2' =0)、 2周期の両端に存 する零電圧べクトルの出力時間 t 0—1 ', t 0_2 'が最小零電圧べクトル出力 時間 T zの半分 (t 0— 1 ' = t 0_2' =T z/2) となるように電圧べクト ルの出力時間を調整する。
このとき、 式 3に従って電圧べクトル V 1— 1、 V2— 1、 VI— 2、 V2_ 2の出力時間の相対比は変えないように調整する。 すなわち、 t l— 1 ' = (T -T z/2) { t ( t 1一 l + t 2— 1)}、 t 2_1 ' = (T-T z/2) { t 2_1/ ( t l— l + t 2— 1)}、 t 1— 2, = (T-T z/2) { t l一 2 / (t l一 2+ t 2— 2)}、 t 2— 2' = (T-T z/2) { t 2_2/ (t l— 2+ t 2— 2)} と調整する。
そして、 ステップ ST 3 3、 ステップ ST 3 5、 ステップ ST 36のいずれか にて調整した 2周期分の電圧べクトル V 0— 1, V I— 1, V2— 1, V7— 1, V0_2, V I— 2, V2一 2, V7— 2の出力時間 t 0— 1,, t l— 1,, t 2— 1,, t 7— 1 ', t 0— 2', t 1— 2,, t 2_2', t 7— 2 ' を点弧ノ ル ス発生部 23に出力する (ステップ ST3 7)。 なお、電圧べクトル制御部 2 1が 選択した 2周期分の電圧ベクトル V 0—1 , V I— 1, V2— 1, V7— 1, V 0— 2, V I— 2, V2— 2, V7— 2は、 そのまま使用して点弧パルス発生部 23に出力する。 以上のように、 この実施の形態 3によれば、 P WM制御周期の 2周期を 1単位 として電圧べクトルを調整するので、 各周期の終端に存する零電圧べクトルの出 力時間をゼロにすることで、 残りの零電圧べクトルの出力時間を 2倍にすること ができる。 その結果、 PWM制御周期の 1周期で見れば、 零電圧ベクトルの出力 時間の合計が最小零電圧ベクトル出力時間 T zの 1 / 2を下回るまでは、 非零電 圧べクトルの出力時間の合計を変える必要がないので、 誤差を小さくすることが できる。 この方法によれば、 零電圧ベクトルの出力時間が最小零電圧ベクトル出 力時間の一定値以上に確保されている力 ゼロであるかのレ、ずれかであるので、 直流母線電圧 V d cの 2倍を越えるサージ電圧の抑制が行える。
そして、 電圧べクトル出力時間の調整は、 三相電圧指令に基づき生成した三相 共通のパラメータである電圧べクトルの出力時間を対象とするので、 一回の調整 で全相に渡ってサージ電圧の抑制効果を得ることができる。 また、 電圧ベクトル 調整の工夫により、 サージ電圧抑制に伴う磁束べクトル軌跡の乱れも最小限に留 めることが可能となる。
なお、 実施の形態 3では、 理解を容易にするために PWM制御周期の 2周期を 対象にして電圧べクトルの出力時間を調整する場合を説明したが、 対象とする周 期は特に 2周期に限定されるものではなく、 2周期以上の範囲で自由に設定でき ることは言うまでもない。
実施の形態 4 .
第 1 8図は、 この発明の実施の形態 4である電力変換器の制御装置が備える電 圧べクトル調整部の動作を説明するフローチャートである。 この実施の形態 4に よる電力変換器の制御装置では、 実施の形態 3 (第 1 6図) に示した構成におい て、 電圧ベクトル調整部 2 2に若干の機能追加が行われている。 すなわち、 この 実施の形態 4による電圧べクトル調整部 2 2は、 電圧べクトル制御部 2 1が PW M制御の 2制御周期において出力する電圧べクトルの出力時間を第 1 8図に示す 手順によって調整し、 一定の場合に 2周期内で同じ電圧べクトルの出力時間をま とめるなどの調整動作を行うようになっている。 以下、 第 1 8図を参照してこの 実施の形態 4による電圧ベクトル調整部 22の動作について説明する。 なお、 第 18図では、 第 17図に示した処理手順と同一となる処理手順には同一の符号が 付されている。 ここでは、 この実施の形態 4に関わる部分を中心に説明する。 第 18図において、 ステップ ST 34における判断処理において、 2周期に渡 る零電圧べクトルの出力時間の合計(t 0—1 + t 7—1 + t 0_2+ t 7— 2) が最小零電圧べクトル出力時間 T zよりも長い場合には (ステップ S T 34 : Y e s)、ステップ ST 41にて、 2周期内で同じ電圧べクトルを出力する時間は一 つにまとめる。 すなわち、 t l— 1' = t l_l + t l— 2、 t 2_1 ' = t 2 — l + t 2— 2、 t O— 1' = t 7_1 ' = ( t 0— 1 + t 7— 1 + t 0— 2 + t 7_2) Z2と調整する。 また、 2周期目での各電圧ベクトルの出力時間をゼ 口にする。 すなわち、 t l— 2' = t 2_2' = t 0_2' = t 7_2' =0と 調整する。
一方、 2周期に渡る零電圧ベクトルの出力時間の合計 (t O— l + t 7一 1 + t 0_2+ t 7— 2)が最小零電圧べクトル出力時間 T zよりも短い場合には(ス テツプ ST 34: No)、ステップ ST 42にて、 2周期内で同じ電圧べクトルを 出力する時間は一つにまとめると共に、 まとめた後の零電圧べクトルの出力時間 t 0— 1,, t 7— 1 ' が最小零電圧べクトル出力時間 T zの半分(t 0— 1 ' = t 7_1 ' =T z/2) となるように電圧ベクトルの出力時間を調整する。
このとき、 式 3に従って電圧べクトノレ Vl_l、 V 2—1、 V 1— 2、 V 2— 2の出力時間の相対比は変えないようにする。 すなわち、 t l— 1' = (2T- Tz) {( t 1一 1+ t 1_2)/ (t 1— 1+ t 2— 1+ t 1_2+ t 2— 2)}、 t 2_1 ' = (2 T-T z) {( t 2_1 + t 2_2) / (t 1_1 + t 2_1 + t 1_2+ t 2— 2)} と調整する。 また、 2周期目での各電圧べクトルの出力時 間をゼロにする。 すなわち、 t l— 2' = t 2_2' = t 0一 2' = t 7_2' =0と調整する。
そして、 ステップ ST 33、 ステップ ST41、 ステップ ST 42のいずれか にて調整した 2周期分の電圧ベクトル V0 1, Vl_l, V2 1, V7 1, V0_2, VI— 2> V2— 2, V7— 2の出力時間 t 0— 1,, t 1_1 ', t 2— 1,, t 7_1 ', t O一 2,' t 1_2 t 2_2 t 7一 2 ' を点弧ノヽ0 /レ ス発生部 23に出力する (ステップ ST37)。 なお、電圧べク.トル制御部 21が 選択した 2周期分の電圧ベクトル V0_1, V V2— 1, V 7_1, V 0— 2, VI— 2, V2_2, V7— 2は、 そのまま使用して点弧パルス発生部 23に出力する。
以上のように、 この実施の形態 4によれば、 PWM制御周期の 2周期を 1単位 として電圧べクトルを調整する際に、 2周期内で同じ電圧べクトルを出力する時 間は一つにまとめることで、 零電圧べクトルを含めて各電圧べクトルの出力時間 を 2倍にすることができる。 その結果、 PWM制御周期の 1周期で見れば、 零電 圧べクトルの出力時間の合計が最小零電圧べクトル出力時間 T zの 1 Z2を下回 るまでは、 非零電圧べクトルの出力時間の合計を変える必要がないので、 誤差を 小さくすることができる。 この方法によれば、 常に最小零電圧ベクトル時間が確 保されているので、 直流母線電圧 V d cの 2倍を越えるサージ電圧の抑制が行え る。
そして、 電圧ベクトル出力時間の調整は、 三相電圧指令に基づき生成した三相 共通のパラメータである電圧べクトルの出力時間を対象とするので、 一回の調整 で全相に渡ってサージ電圧の抑制効果を得ることができる。 また、 電圧ベクトル 調整の工夫により、 サージ電圧抑制に伴う磁束べクトル軌跡の乱れも最小限に留 めることが可能となる。
なお、 実施の形態 4では、 理解を容易にするために PWM制御周期の 2周期を 対象にして電圧べクトルの出力時間を調整する場合を説明したが、 実施の形態 3 と同様に、 対象とする周期は特に 2周期に限定されるものではなく、 2周期以上 の範囲で自由に設定できることは言うまでもない。
実施の形態 5.
第 1 9図は、 この発明の実施の形態 5である電力変換器の制御装置の構成を示 すブロック図である。 なお、 第 19図では、 第 4図に示した構成と同一ないしは 同等である構成要素には、 同一の符号が付されている。 ここでは、 この実施の形 態 5に関わる部分を中心に説明する。
第 19図に示すように、この実施の形態 5では、第 4図に示した構成において、 電圧べクトル調整部 12に代えて電圧べクトル調整部 31が設けられ、 遅延部 3 2が追加されている。
遅延部 32は、 電圧べクトル調整部 31が調整して出力する各電圧べクトルお よびその出力時間を一周期遅延して電圧べクトル調整部 31に与えるようになつ ている。 図示例では、 遅延部 32は、 一周期遅延した電圧ベクトル V0__p, V 1— P, V2_p, V7— pと、 一周期遅延した出力時間 t 0— p, t l— p, t 2— p, t 7— pとを電圧べクトル調整部 31に与える。
電圧べクトル調整部 31は、 実施の形態 1にて説明したように、 電圧べクトル 制御部 1 1が出力する電圧べクトルの出力時間を零電圧べクトル出力時間が一定 値以上となるように調整して出力するが、 その際に、 遅延部 32を介して得られ た P WM制御周期の 1周期前の調整時間も使用して調整する。
次に、 第 20図を参照して、 この実施の形態 5である電力変換器の制御装置が 備える電圧ベクトル調整部 31の動作について説明する。 なお、 第 20図は、 第 19図に示す電圧べクトル調整部 31の動作を説明するフローチャートである。 第 20図では、第 9図に示した処理手順と同一ないしは同等である処理手順には、 同一の符号が付されている。
第 20図において、 電圧べクトル調整部 31は、 電圧べクトル制御部 1 1から 入出力する電圧ベクトルの出力時間 t 1, t 2, t 0, t 7と、 遅延部 32から 入力する PWM制御周期の 1周期前の調整出力である電圧べクトル VI— p, V 2_p, V0_p, V7— pと、 その出力時間 t l— p, t 2_p, t 0__p, t 7— pとを読込み(ステップ ST 51)、零電圧べクトルの出力時間がゼロであ る場合があるので、 前回 (PWM制御周期の 1周期前) 最後に出力したベクトル が零電圧べクトルであるか否かを判定する (ステップ ST52)。
その結果、 前回最後に出力したベクトルが零電圧ベクトルであれば (ステップ ST52 : Ye s),今回は零電圧べクトルから開始するシーケンスに分岐し、零 電圧べクトルの出力時間の合計 t 0+ t 7が最小零電圧べクトル出力時間 T zよ りも長いか否かの判定を行う (ステップ ST1 1)。
そして、 零電圧べクトルの出力時間の合計 t 0+ t 7が最小零電圧べクトル出 力時間 Tzよりも長い場合には(ステップ ST 11 : Ye s)、今回の出力時間 t 1, t 2, t 0, t 7をそのまま調整した出力時間 t 1 ', t 2', t 0', t 7 ' とする (ステップ ST 12)。
一方、 ステップ ST1 1において、 零電圧べクトルの出力時間の合計 t 0+ t 7が最小零電圧べクトル出力時間 T zよりも短い場合には (ステップ ST 1 1 : Ye s )、零電圧べクトルの出力時間の合計 t 0 + t 7が最小零電圧べクトル出力 時間 T zの 1Z2よりも長いか否かを判定する (ステップ ST 53)。 その結果、 零電圧べクトルの出力時間の合計 t 0 + t 7が最小零電圧べクトル出力時間 T z の 1Z2よりも長い場合には(ステップ ST53 : Ye s)、周期の最初に出力さ れる零電圧べクトル V 0の出力時間 t 0 ' を零電圧べクトルの出力時間の合計 t 0 + t 7に調整し(t O' 二 t 0 + t 7)、周期の最後に出力される零電圧べクト ル V 7の出力時間をゼロにする (t 7' =0)。 また、非零電圧べクトルの出力時 間 t l, t 2は、 そのまま調整した出力時間 t 1', t 2' とする (ステップ ST 54)。
また、 ステップ ST53において、 零電圧べクトルの出力時間の合計 t 0+ t 7が最小零電圧べクトル出力時間 T zの 1 / 2よりも短!/、場合は (ステップ ST 53 : No),ステップ ST 55において、周期の最初に出力される零電圧べクト ル V0の出力時間を最小零電圧べクトル出力時間 T Zの 1Z2に調整し、 周期の 最後に出力される零電圧べクトル V 7の出力時間をゼロにする (t 7' = 0)。 ま た、 非零電圧べクトル V 1, V 2の出力時間 t 1, t 2は、 式 3に従って電圧べ クトル VI, V 2の出力時間の相対比を変えないように調整する。 すなわち、 t 1, = (T-T z/2) { t 1/ ( t 1 + t 2)}、 t 2, = (T一 T z/2) { t 2/ (t 1+ t 2)} と調整する。 また、 前回最後に出力したべクトルが零べクトルでなければ (ステップ 52 : No)、今回は非零電圧べクトルから開始するシーケンスに分岐し、ステップ ST 56において、 零電圧べクトルの出力時間の合計 t 0+ t 7が最小零電圧べクト ル出力時間 Tzの 1/2よりも長い場合は(ステップ ST56: Ye s)、周期の 最初に出力される零電圧べクトル V0の出力時間をゼロにし(t 0' = 0)、周期 の最後に出力される零電圧べクトル V 7の出力時間を零電圧べクトルの出力時間 の合計 t 0 + t 7に調整する ( t 7, = t 0 + t 7)。 また、非零電圧べクトル V 1, V2の出力時間は、 今回の出力時間 t 1, t 2, をそのまま調整した出力時 間 t l,, t 2' とする (ステップ ST 57)。
そして、 ステップ ST 56において、 零電圧ベクトルの出力時間の合計 t 0 + t 7が最小零電圧べクトル出力時間 T zの 1/2よりも短い場合は (ステップ S T 56: No),ステップ ST 58において、周期の最初に出力される零電圧べク トル V0の出力時間をゼロにし(t o' =0)、周期の最後に出力される零電圧べ クトル V 7の出力時間を最小零電圧べクトル出力時間 T zの 1/2に調整する (t 7' =Tz/2)。 このとき、 非零電圧ベクトル VI, V 2の出力時間は、 式 3に従って電圧べクトル VI、 V 2の出力時間の相対比を変えないように調整す る。 すなわち、 t 1 ' = (T-T z/2) { t 1/ (t l + t 2)}、 t 2' = (T 一 Tz/2) { t 2/ (t 1 + t 2)} と調整する。
そして、 ステップ ST 12、 ステップ ST 54、 ステップ ST 55、 ステップ ST57、 ステップ ST58のいずれかにて調整した電圧ベクトル V0, VI, V2, V7の出力時間 t 0', t 1 t 2', t 7' を点弧パルス発生部 1 3に出 力する (ステップ ST14)。 なお、電圧べクトル制御部 11が選択した電圧べク トル V0, VI, V2, V7は、 そのまま使用して点弧パルス発生部 13に出力 する。
以上のように、 この実施の形態 5によれば、 PWM制御周期の最初と最後に存 在している零電圧べクトルを一つに結合するように電圧べクトルの出力時間を調 整することで、零電圧べクトルの出力時間を 2倍にすることができる。その結果、 零電圧べクトルの出力時間の合計が最小零電圧べクトル出力時間 T zの 1 / 2を 下回るまでは、 非零電圧べクトルの出力時間の合計を変える必要がないので、 誤 差を小さくすることができる。 この方法によれば、 零電圧ベクトルの出力時間が 最小零電圧べクトル時間の一定値以上に確保されている力、 ゼロであるかのいず れかであるため、直流母線電圧 V d cの 2倍を越えるサージ電圧の抑制が行える。 そして、 電圧ベクトル出力時間の調整は、 三相電圧指令に基づき生成した三相 共通のパラメータである電圧べクトルの出力時間を対象とするので、 一回の調整 で全相に渡ってサージ電圧の抑制効果を得ることができる。 また、 電圧ベクトル 調整の工夫により、 サージ電圧抑制に伴う磁束べクトル軌跡の乱れも最小限に留 めることが可能となる。
実施の形態 6 .
第 2 1図は、 この発明の実施の形態 6である電力変換器の制御装置が備える電 圧べクトル調整部の動作を説明するフローチャートである。 この実施の形態 6に よる電力変換器の制御装置では、 実施の形態 5 (第 1 9図) に示した構成におい て、 電圧ベクトル調整部 3 1に若干の機能追カ卩が行われている。 すなわち、 この 実施の形態 6による電圧べクトル調整部 3 1は、 前回の PWM制御周期の最後に 出力した零電圧べクトルの出力時間を利用して今回の PWM制御周期の最初に出 力する零電圧べクトルの出力時間を決定する調整動作を行うようになっている。 以下、 第 2 0図を参照してこの実施の形態 6による電圧べクトル調整部 3 1の動 作について説明する。 なお、 第 2 1図では、 第 2 0図に示した処理手順と同一と なる処理手順には同一の符号が付されている。 ここでは、 この実施の形態 6に関 わる部分を中心に説明する。
第 2 1図において、 電圧べクトル調整部 3 1は、 電圧べクトル制御部 1 1から 入力する電圧ベクトルの出力時間 t 1 , t 2 , t 0 , 1: 7と、 遅延部 3 2から入 力する PWM制御周期の 1周期前の調整出力である電圧ベクトル V I— p , V 2 — P, V 0 _p , V 7— pと、 その出力時間 t 1— p , t 2— p, t O— p, t 7— pとを読込むと (ステップ S T 5 1 )、前回 (PWM制御周期の 1周期前)最 後に出力した零電圧べクトルの出力時間 t 0_pと今回最初に出力する零電圧べ クトルの出力時間 t 0との合計時間が最小零電圧べクトル出力時間 T zよりも長 いか否かを判定する (ステップ ST61)。
その結果、 零電圧べクトルの出力時間の合計 t 0— p + t 0が最小零電圧べク トル出力時間 Tzよりも長い場合は(ステップ ST61 : Ye s)、今回の出力時 間 t l, t 2, t 0, t 7をそのまま調整した出力時間 t 1,, t 2', t 0', t T とする (ステップ ST 12)。一方、零電圧べクトルの出力時間の合計 t 0— p+ t 0が最小零電圧べクトル出力時間 T zよりも短い場合は (ステップ S T 6 1: No), さらに零電圧べクトルの出力時間の合計 t 0_p+ t 0+ t 7が最小 零電圧ベクトル出力時間 Tzよりも長いか否かを判定する (ステップ ST62)。 そして、 零電圧べクトルの出力時間の合計 t 0— p + t 0+ t 7が最小零電圧 べクトル出力時間 Tzよりも長い場合は(ステップ ST62: Ye s)、周期の最 初に出力される零電圧べクトル V 0の出力時間 t 0 ' を零電圧べクトルの出力時 間の合計 t 0— p + t 0が最小零電圧べクトル出力時間 T zと等しくなるように 調整し(t O' =T Z - t 0— p)、周期の最後に出力される零電圧べクトル V7 の出力時間 t 7 ' を残りの時間 t 0 + t 7— t 0 ' と調整する ( t 7 ' = t 0 + t 7— t 0')。 また、 非零電圧べクトルの出力時間 t 1, t 2は、 そのまま調整' した出力時間 t l ', t 2' とする (ステップ ST 63)。
一方、 零電圧べクトルの出力時間の合計 t 0— p + t 0 + t 7が最小零電圧べ クトル出力時間 T zよりも短い場合は(ステップ ST62: No),周期の最初に 出力される零電圧べクトル V0の出力時間 t 0' を零電圧べクトルの出力時間の 合計 t 0— p + t 0が最小零電圧べクトル出力時間 Tzと等しくなるように調整 し (t 0' =T z— t 0_p),周期の最後に出力される零電圧べクトル V 7の出 力時間をゼロにする (t 7' =0)。 また、 非零電圧べクトルの出力時間 t 1, t 2は、 式 3に従って電圧ベクトル VI, V 2の出力時間の相対比を変えないよう に調整する。すなわち、 t 1 ' = (T-T z + t 0— p) { t 1/ (t 1 + t 2)}、 t 2' = (T-T z + t 0— p) { t 2/ (t 1 + t 2)} と調整する (ステップ S T 64)。
そして、 ステップ ST12、 ステップ ST63、 ステップ ST64のいずれか にて調整した電圧ベクトル V0, VI, V2, V 7の出力時間 t 0', t 1 t 2,, t 7' を点弧パルス発生部 13に出力する (ステップ ST 14)。 なお、 電 圧べクトル制御部 1 1が選択した電圧べクトル V 0, VI, V 2, V 7は、 その まま使用して点弧パルス発生部 13に出力する。
以上のように、 実施の形態 6によれば、 前回の PWM制御周期の最後に出力し た零電圧べクトルの出力時間を利用して今回の PWM制御周期の最初に出力する 零電圧べクトルの出力時間を決定するので、 零電圧べクトルが PWM制御周期を 跨いでいる場合でも、 確実に最小零電圧ベクトル時間が確保できる。 このため、 直流母線電圧 V d cの 2倍を越えるサージ電圧の抑制が確実に行える。
そして、 電圧ベクトル出力時間の調整は、 三相電圧指令に基づき生成した三相 共通のパラメータである電圧べクトルの出力時間を対象とするので、 一回の調整 で全相に渡ってサージ電圧の抑制効果を得ることができる。 また、 電圧ベクトル 調整の工夫により、 サージ電圧抑制に伴う磁束べクトル軌跡の乱れも最小限に留 めることが可能となる。
実施の形態 7.
第 22図は、 この発明の実施の形態 7である電力変換器の制御装置の構成を示 すブロック図である。 なお、 第 22図では、 第 4図に示した構成と同一ないしは 同等である構成要素には、 同一の符号が付されている。 ここでは、 この実施の形 態 7に関わる部分を中心に説明する。
第 22図に示すように、この実施の形態 7では、第 4図に示した構成において、 電圧べクトル調整部 12に代えて電圧べクトル調整部 41が設けられ、 遅延部 4 2が追加されている。
電圧べクトル調整部 41は、 実施の形態 1にて説明したように、 電圧べクトル 制御部 1 1が出力する電圧べクトルの出力時間を零電圧べクトル出力時間が一定 値以上となるように調整して出力するが、 この実施の形態 7では、 調整に伴う誤 差 E r rを出力する機能を有し、 遅延部 42を介して入力する PWM制御周期の 1周期前の誤差 E r r一 pを 1周期後の電圧べクトル調整に使用するようになつ ている。
次に、 第 2 2図〜第 24図を参照して、 この実施の形態 7による電力変換器の 制御装置における電圧ベク トル調整部 4 1の動作について説明する。 なお、 第 2 3図は、 第 22図に示す電圧べクトル調整部 4 1の動作を説明するフローチヤ一 トである。 第 24図は第 2 2図に示す電圧べクトル調整部が行う誤差演算の動作 を説明する図である。
まず、 第 2 3図において、 電圧べクトル調整部 4 1は、 電圧べクトル制御部 1 1が出力する電圧ベク トルの出力時間 t 1, t 2, t 0, t 7と共に、 前回 (P WM制御周期の 1周期前)計算した誤差 E r r—pを読込み(ステップ S T 7 1)、 前回の誤差 E r r— pを補正するように電圧べクトルの出力時間 t 1, t 2, t 0, t 7を修正する (ステップ S T 7 2)。
すなわち、 ステップ ST 7 2では、 出力時間 t lを t l (1 +E r r— p) と 修正する。 出力時間 t 2を t 2 (1 +E r r— p) と修正する。 その後で新たな 出力時間 t l, t 2を用いて、 出力時間 t 0, t 7を (T_ t 1— t 2) /2と 修正する。 次いで、 実施の形態 2 (第 1 5図) にて説明した手順で、 最小零電圧 ベタトル出力時間 T zの確保、または、零電圧べクトル出力時間の削除を行う (ス テツプ S T 1 1〜ST 2 1)。
次いで、得られた調整後の電圧べク トル V I , V2の出力時間 t 1 ', t 2 ' と 先のステップ ST 7 2にて修正した電圧ベクトル V I, V 2の出力時間 t l, t 2との誤差 E r rを計算する。すなわち、 E r r = ( t l + t '2— t l ' — t 2,) / ( t 1 + t 2) の演算を行う (ステップ ST 7 3)。 そして、得られた調整後の 電圧べク トル V I , V2, V 0, V 7の出力時間 t 1 ', t 2 \ t 0 t 7 ' と 誤差 E r rとを出力する (ステップ ST 74)。 なお、電圧べクトル制御部 1 1が 選択した電圧ベクトル VO, V I , V 2, V 7は、 そのまま使用して点弧パルス 発生部 1 3に出力する点は同様である。 次に、 第 24図を参照して、 誤差 E r rの計算方法について説明する。 第 24 図 (1) では、 電圧べクトルの調整前における PWM制御周期 2周期分の磁束べ クトルの軌跡 A、 Bが示されている。 軌跡 Aは、 前回周期のものであり、 軌跡 B は今回周期のものである。 第 24図 (2) では、 電圧ベクトルの調整後における 磁束べクトルの軌跡 A'、 B'が示されている。前回の磁束べクトルの軌跡 Aが最 小零電圧ベクトル出力時間を確保した結果、 軌跡 A' となって軌跡が短くなつて レ、る。 第 24図の (1) と (2) を重ねて描いたのが第 24図 (3) である。 ここで、 今回の PWM制御周期において、 軌跡 B' で示したような軌跡を描く ことで、 調整前と調整後の磁束べクトル軌跡の終点を一致させることを考える。 実施の形態 1 (第 10図) にて説明した通り、 電圧ベクトルの調整を零電圧べク トル以外の電圧べクトルの出力時間の相対比を変えないように式 3に従って実施 した場合は、 軌跡 Aの三角形と軌跡 A' の三角形は相似形である。 同様に、 軌跡 Bの三角形と軌跡 B' の三角形も相似形である。
角度 Δ 0 aおよび角度 Δ 0 bが充分に小さい場合には、 円弧は直線と見なせる ので、軌跡 A、 Bと軌跡 A,、 B' の違いは、 円弧である直線を 2分割する際の分 割比が異なるのみと考えることができる。 調整前の軌跡 Aと軌跡 Bとの分割比は 1 : 1であるので、 軌跡 A' で短くなつた部分を軌跡 B' に足して合計の値を等 しくする場合、軌跡 Aと軌跡 A'との比が分かれば良いことになる。したがって、 以下の式 (7) 〜式 (9) いずれかによつて得られる誤差 E r rを用いる。
Er r = (t 1 - t 1 ') / t 1 …… (7)
E r r = (t 2- t 2') /t 2 …… (8)
Er r= {t l + t 2- ( t 1 ' + t 2')} / (t 1 + t 2) …… (9) この誤差 E r rを導入すれば、 前回の誤差 E r r_pを用いて、 電圧べクトル の出力時間 t l、 t 2を (1+E r r— p) 倍することで、 前回の調整の影響を 排除して今回の磁束べクトル軌跡の終点を所望の点に一致させることができる。 このように、 この実施の形態 7によれば、 一定値以上の零電圧ベクトル出力時 間を設ける、 あるいは零電圧べクトル出力時間をゼロにする調整を行う場合に、 調整誤差が修正できるので、 直流母線電圧 V d cの 2倍を越えるサージ電圧を確 実に抑制でき、 サージ電圧抑制に伴う磁束べクトル軌跡の乱れも最小限に留める ことが可能となる。 また、 電圧ベクトル出力時間の調整は、 三相電圧指令に基づ き生成した三相共通のパラメータである電圧べクトルの出力時間を対象とするの で、 一回の調整で全相に渡ってサージ電圧の抑制効果を得ることができる。
実施の形態 8 .
第 2 5図は、 この発明の実施の形態 8である電力変換器の制御装置が備える電 圧べクトル調整部の動作を説明するフローチャートである。なお、第 2 5図では、 第 9図 (実施の形態 1 ) に示した処理手順と同一ないしは同等である手順には、 同一の符号が付されている。 ここでは、 この実施の形態 8に関わる部分を中心に 説明する。
この実施の形態 8では、 実施の形態 1 (第 4図) に示した電力変換器の制御装 置において、 実施の形態 2 (第 1 5図) にて説明した零電圧ベクトルの出力時間 をゼロに調整する場合に例外として考慮しなかった事項 (不具合点) についての 対策例が示されている (ステップ S T 8 1〜S T 8 4 )。
すなわち、第 1 2図(1 )に注目すると、零電圧べクトル V 7を除去した場合、 線間電圧 V v w、 Vw uに関しては問題ないが、 線間電圧 V u Vは電圧ベクトル V 2を挟んで電圧べクトル V 1のパルスが 2つ存在する形となっている。これは、 電圧ベクトル V 2を零電圧ベクトルと置き換えれば、 第 1 4図の (1— 2 ) のケ —スとなる。 つまり、 零電圧べクトルの出力時間をゼロに調整する場合に、 非零 電圧ベクトルの出力時間によっては、 サージ電圧の発生が有りうる。 この実施の 形態 8では、 そのような場合に、 最小零電圧ベクトル出力時間確保の考えを適用 するようにしている。 以下、 第 2 5図に沿って説明する。
第 2 5図において、 零電圧ベクトルの出力時間をゼロに調整した場合は (ステ ップ S T 2 1 )、電圧べクトル V 1の調整した出力時間 t 1 'が最小零電圧べクト ル出力時間 T zの 1 Z 2よりも短レ、か否かを判定する (ステップ S T 8 1 )。その 結果、 電圧べクトル V 1の調整した出力時間 t 1 ' が最小零電圧べクトル出力時 間 Tzの 1Z2よりも短い場合は (ステップ ST81: Ye s)、 出力時間 t 1' は t l, =Tz/2となるように再調整する。 また、 電圧べクトル V 2の調整し た出力時間 t 2' は t 2, =T_T z/2と再調整する (ステップ ST 82)。 一方、 電圧べクトル VIの調整した出力時間 t 1' が最小零電圧べクトル出力 時間 T zの 1Z2よりも長い場合は(ステップ ST 81 : No),電圧べクトル V 2の調整した出力時間 t 2' が最小零電圧べクトル出力時間 TZの 1ノ2よりも 短いか否かを判定する (ステップ ST83)。
その結果、 電圧べクトル V 2の調整した出力時間の t 2' が最小零電圧べクト ル出力時間 Tzの 1ノ2よりも短い場合は(ステップ 83: Ye s),調整した出 力時間の t 2' は、 t 2, =T z/2になるように再調整する。 このときは、 電圧ベクトル VIの調整した出力時間 t 1' を t l, =T一 Tz/2と再調整す る (ステップ ST84)。
そして、 電圧ベクトル V 2の調整した出力時間 t 2' が最小零電圧べクトル出 力時間 Tzの 1/2よりも長い場合は (ステップ 83: No), ステップ ST 1 1 〜 S T 21にて調整した出力時間 t l', t 2', t Ο', t 7' の再調整は行わな レヽ (ステップ S T 85)。
なお、 以上の説明では、 零電圧べクトル以外の電圧べクトルの出力時間が最小 零電圧べクトル出力時間 T zの 1/2を下回る場合には、 Tz/2に切上げてい るが、 実施の形態 2にて説明した通り、 四捨五入しても、 切下げても良い。
このように、 実施の形態 8によれば、 零電圧ベクトルの出力時間をゼロに調整 した場合に起こり得る零電圧べクトル以外の電圧べクトル出力時間に関するサー ジ電圧に対しても制限を加えることができ、 確実に直流母線電圧 Vd cの 2倍を 越えるサージ電圧を抑制できる。 また、 サージ電圧の抑制は三相共通のパラメ一 タである電圧べクトル出力時間を調整するだけで全相に渡って効果を得ることが できる。 さらには、 電圧ベクトル調整の工夫により、 サージ電圧抑制に伴う磁束 ベタトル軌跡の乱れも最小限に留めることが可能となる。
実施の形態 9. 第 26図は、 この発明の実施の形態 9である電力変換器の制御装置が備える電 圧べクトル調整部の動作を説明するフローチャートである。なお、第 25図では、 第 20図(実施の形態 5 )に示した処理手順と同一ないしは同等である手順には、 同一の符号が付されている。 ここでは、 この実施の形態 9に関わる部分を中心に 説明する。
この実施の形態 9では、 実施の形態 5 (第 19図) に示した電力変換器の制御 装置において、 第 20図にて説明した零電圧べクトルの出力時間をゼロに調整す る場合に例外として考慮しなかった事項 (不具合点) についての対策例が示され ている (ステップ ST 90〜ST 93)。
すなわち、 サージ電圧の発生パターンが第 14図の (2— 1)、 (2-2) とな る場合には、 零電圧べクトルを除去しても、 モータ端線間電圧のサージ電圧は抑 制されないことが起こる。 そこで、 第 12図の (3)、 (4) に着目すると、 第 1 2図の (4) では第 14図の (2—1)、 (2-2) の現象が発生するが、 第 12 図の (3) では発生しないことが分かる。 位相 0が 0≤ θ <πΖ3の範囲から π /3≤ θ<2 π/ 3の範囲に移るときの電圧べクトルの推移を以下に再記する。
(3) V0→V 1→V 2→V 7→V 2→V 3→V0
(4) V7→V2→V1→V0→V3→V2→V7
ここで、 零電圧べクトルが除去された場合には、 以下となる。
(3), V0→V 1→V2→ (V 7) → V2→V3→V0
(4)' V7→V2→V1→ (VO) →V3→V2→V7
(3)' と (4)' との比較から、 零電圧ベクトルを除去する前後の電圧ベクトル を同じにすれば、 第 14図の (2— 1)、 (2-2) の現象が無くなり、 サージ電 圧を抑制できることが分かる。
さて、 第 26図において、 第 20図に示す最初のステップ ST 51に代えたス テツプ 90では、電圧べクトル制御部 1 1から入力する電圧べクトル VI, V 2, VO, V7と、 その出力時間 t 1, t 2, t 0, t 7と、 遅延部 32から入力す る PWM制御周期の 1周期前の調整出力である電圧べクトル VI— p,V2 .p, VO一 p, V7一 pと、 その出力時間 t 1一 p, t 2_p, t O— p, t 7_p とを読込む。 そして、 ステップ ST 57またはステップ ST 58において零電圧 べクトルの出力時間をゼロに調整した場合には、 前回最後に出力した電圧べクト ルが今回最初に出力する電圧べクトルと同じか否かを判定する (ステップ ST9 1)0
その結果、 前回最後に出力した電圧べクトルが今回最初に出力する電圧べクト ルと同じ場合は (ステップ ST 91 : Ye s)、 前記 (3), のケースであるので 何もせずにステップ ST 93に進む。 一方、 前回最後に出力した電圧ベクトルが 今回最初に出力する電圧べクトルと異なる場合は(ステップ ST91: No)、前 記(4)' のケースであるので、今回最初に出力する電圧べクトルを前回最後に出 力した電圧ベクトルに変更 (ステップ ST92) してステップ ST 93に進む。 ステップ ST 93では、 調整した電圧ベクトルの出力時間 t 1,, t 2', t 0', t 7' と、 電圧べクトル Vl,, V2', VO', V7' とを出力する。 なお、 ステ ップ ST 12, ST54, ST 55からステップ 93に進んだ場合には、 電圧べ クトル制御部 1 1が選択した電圧べクトル V 0 , VI, V2, V 7は、 そのまま 電圧ベクトル V0', VI', V2,, V7' として点弧パルス発生部 13に出力す る。
このように、 実施の形態 9によれば、 零電圧ベクトルの出力時間をゼロに調整 した場合に生じる第 14図の (2— 1)、 (2-2) のケースを回避することがで き、 確実に直流母線電圧 Vd cの 2倍を越えるサージ電圧が抑制できる。 また、 サージ電圧の抑制では、 三相共通のパラメータである電圧べクトルの出力時間を 調整するだけで、 全相に渡ってサージ電圧の抑制効果を得ることができる。
ここで、 実施の形態 1〜 9の説明では、 直流母線電圧 V d cの 2倍を越えるサ ージ電圧の発生を抑制する個別の方法について述べてきたが、 実施の形態 1〜 9 の 2つ以上を組合せて使うことも可能である。 その場合の構成についての説明は 省略するが、 a合せた場合においても、 少なくとも零電圧べクトルの出力時間を 一定値以上確保するか、 または、 ゼ口にすることによって、 直流母線電圧 V d c の 2倍を越えるサージ電圧を抑制できる。また、電圧べクトル出力時間の調整は、 三相電圧指令に基づき生成した三相共通のパラメータである電圧べクトルの出力 時間を対象とするので、 一回の調整で全相に渡つてサージ電圧の抑制効果を得る ことができる。 さらに、 電圧べクトル調整の工夫により、 サージ電圧抑制に伴う 磁束べクトノレ軌跡の乱れも最小限に留めることが可能となる。
また、 実施の形態 1〜 9の説明では、 サージ電圧抑制に伴う磁束べクトル軌跡 の乱れを最小限に留めるため、 零電圧べクトル以外の電圧べクトルの出力時間の 相対比率を変化させないように調整を行っているが、 サージ電圧の抑制のみが目 的であれば、 相対比率を変化させてもよい。 これは、 サージ電圧の抑制に関する 実施の形態 1の説明から明らかである。
この場合も、 零電圧べクトルの出力時間を一定値以上確保する力、 または、 ゼ 口にすることによって、 直流母線電圧 V d cの 2倍を越えるサージ電圧を抑制で きる。 また、 電圧ベクトル出力時間の調整は、 三相電圧指令に基づき生成した三 相共通のパラメータである電圧べクトルの出力時間を対象とするので、 一回の調 整で全相に渡ってサージ電圧の抑制効果を得ることができる。 産業上の利用可能性
この発明は、 電力変換器と負荷との接続ケーブルが長くなる場合における電力 変換器の制御装置として好適である。

Claims

請 求 の 範 囲
1 . パルス幅変調制御により出力電圧が制御される電力変換器の制御装置におい て、
前記電力変換器が前記パルス幅変調制御の 1制御周期内に出力する電圧べクト ルとその電圧べクトルを出力する時間とを前記電力変換器への電圧指令値に基づ き決定する電圧べクトル制御手段と、
前記電圧べクトル制御手段から入力する電圧べクトルの出力時間を調整する電 圧べクトル調整手段であって、 零電圧べクトルの出力時間を一定値以上に確保す るように調整する電圧べクトル調整手段と、
前記電圧べクトル調整手段にて調整された電圧べクトルの出力時間に基づいて 前記電力変換器を構成する半導体スィツチ素子をオン、 オフする信号を発生する 点弧パルス発生手段と、
を備えたことを特徴とする電力変 の制御装置。
2 . パルス幅変調制御により出力電圧が制御される電力変換器の制御装置におい て、
前記電力変換器が前記パルス幅変調制御の 1制御周期内に出力する電圧べクト ルとその電圧べクトルを出力する時間とを前記電力変換器への電圧指令値に基づ き決定する電圧べクトル制御手段と、
前記電圧べクトル制御手段から入力する電圧べクトルの出力時間を調整する電 圧べクトル調整手段であって、 零電圧べクトルの出力時間が所定値よりも長い場 合は、 零電圧べクトル出力時間を一定値以上に確保するように調整し、 短い場合 は、 零電圧べクトル出力時間をゼロにする電圧べクトル調整手段と、
前記電圧べクトル調整手段にて調整された電圧べクトルの出力時間に基づいて 前記電力変換器を構成する半導体スィツチ素子をオン、 オフする信号を発生する 点弧パルス発生手段と、 を備えたことを特徴とする電力変 の制御装置。
3 . パルス幅変調制御により出力電圧が制御される電力変換器の制御装置におい て、
前記電力変換器が前記パルス幅変調制御の 2つ以上の複数制御周期内に出力す る電圧べクトルとその電圧べクトルを出力する時間とを前記電力変換器への電圧 指令値に基づき決定する電圧べクトル制御手段と、
前記電圧べクトル制御手段から入力する前記パルス幅変調制御の 2つ以上の複 数制御周期内での電圧べクトルの出力時間を調整する電圧べクトル調整手段であ つて、 前記 2つ以上の複数制御周期内での全零電圧べクトルの出力時間の合計が 一定値よりも短い場合は、 隣接する 2周期の中間に存する零電圧べクトルの出力 時間をゼロにしその分を前記 2周期の両端に存する零電圧べクトルの出力時間に 配分するように調整する電圧べクトル調整手段と、
前記電圧べクトル調整手段にて調整された電圧べクトルの出力時間に基づいて 前記電力変換器を構成する半導体スィッチ素子をオン、 オフする信号を発生する 点弧パ^/ス発生手段と、
を備えることを特徴とする電力変 の制御装置。
4 . パルス幅変調制御により出力電圧が制御される電力変換器の制御装置におい て、
前記電力変換器が前記パルス幅変調制御の 2つ以上の複数制御周期内に出力す る電圧べクトルとその電圧べクトルを出力する時間とを前記電力変 «への電圧 指令値に基づき決定する電圧べクトル制御手段と、
前記電圧べクトル制御手段から入力する前記パルス幅変調制御の 2つ以上の複 数制御周期内での電圧べクトルの出力時間を調整する電圧べクトル調整手段であ つて、 前記 2つ以上の複数制御周期内での全零電圧べクトルの出力時間の合計が 一定値よりも短い場合は、 前記 2つ以上の複数制御周期内での同じ電圧べクトル の出力時間を一つにまとめるように調整する電圧べクトル調整手段と、 前記電圧べクトル調整手段にて調整された電圧べクトルの出力時間に基づいて 前記電力変換器を構成する半導体スィツチ素子をオン、 オフする信号を発生する 点弧パルス発生手段と、
を備えることを特徴とする電力変換器の制御装置。
5 . パルス幅変調制御により出力電圧が制御される電力変換器の制御装置におい て、
前記電力変換器が前記パルス幅変調制御の 1制御周期内に出力する電圧べクト ルとその電圧べクトルを出力する時間とを前記電力変換器への電圧指令値に基づ きから決定する電圧べクトル制御手段と、
前記電圧べクトル制御手段から入力する電圧べクトルの出力時間を調整する電 圧べクトル調整手段であって、 零電圧べクトルの出力時間が一定値よりも短い場 合は、 1制御周期前の調整時に用いた電圧ベクトルを受けて、 前周期の最後に出 力したべクトルが零電圧べクトルであるか否かに応じて今回の周期における両零 電圧べクトルの一方の出力時間をゼロにしその分を他方の出力時間に配分するよ うに調整する電圧べクトル調整手段と、
前記電圧べクトル調整手段が出力する電圧べクトルを前記 1制御周期遅延して 前記電圧べクトル調整手段に出力する遅延手段と、
前記電圧べクトル調整手段により調整された電圧べクトルの出力時間に基づい て前記電力変換器を構成する半導体スィツチ素子をオン、 オフする信号を発生す る点弧パルス発生手段と、
を備えたことを特徴とする電力変 の制御装置。
6 . パルス幅変調制御により出力電圧が制御される電力変 の制御装置におい て、
前記電力変換器が前記パルス幅変調制御の 1制御周期内に出力する電圧べクト ルとその電圧べクトルを出力する時間とを前記電力変換器への電圧指令値に基づ き決定する電圧べクトル制御手段と、
前記電圧べクトル制御手段から入力する電圧べクトルの出力時間を調整する電 圧べクトル調整手段であって、 1制御周期前の調整時に用いた電圧べクトルおよ びその出力時間を受けて、 前周期の最後に調整出力した零電圧ベク トルの出力時 間と今回の周期にて前記電圧べクトル制御手段から最初に入力した零電圧べクト ルの出力時間との合計が一定値よりも短い場合は、 今回の周期で最初に出力する 零電圧べクトルの出力時間を前記一定値から前周期の最後に調整出力した零電圧 ベタ トルの出力時間を減算した時間となるように調整する電圧べクトル調整手段 と、
前記電圧べクトル調整手段が出力する電圧べクトルおよびその調整済みの出力 時間を前記 1制御周期遅延して前記電圧べク トル調整手段に出力する遅延手段と、 前記電圧べクトル調整手段により調整された電圧べクトルの出力時間に基づい て前記電力変換器を構成する半導体スィツチ素子をオン、 オフする信号を発生す る点弧パルス発生手段と、
を備えたことを特徴とする電力変 «の制御装置。
7 . パルス幅変調制御により出力電圧が制御される電力変 の制御装置におい て、
前記電力変換器が前記パルス幅変調制御の 1制御周期内に出力する電圧べクト ルとその電圧べクトルを出力する時間とを前記電力変換器への電圧指令値に基づ き決定する電圧べクトル制御手段と、
前記電圧べクトル制御手段から入力する電圧べクトルの出力時間を調整する電 圧べクトル調整手段であって、 電圧べクトルの出力時間調整に伴う誤差を計算す る機能を有し、 前記電圧べクトル制御手段から入力する電圧べクトルの出力時間 に前周期にて計算した誤差の補正を行った電圧べクトルの出力時間について、 零 電圧べク トルの出力時間が所定値よりも長い場合は、 零電圧べクトルの出力時間 を一定値以上に確保するように調整し、 短い場合は、 零電圧ベク トル出力時間を ゼロにする電圧べクトル調整手段と、
前記電圧べクトル調整手段が出力する前記電圧べクトルの出力時間調整に伴う 誤差を前記 1制御周期遅延して前記電圧べクトル調整手段に出力する遅延手段と、 前記電圧べクトル調整手段により調整された電圧べクトルの出力時間に基づい て前記電力変換器を構成する半導体スィツチ素子をオン、 オフする信号を発生す る点弧パルス発生手段と、
を備えたことを特徴とする電力変^^の制御装置。
8 . 前記電圧べクトル調整手段は、 零電圧べクトル以外の電圧べクトルの出力時 間の相対比率を変化させずに、 零電圧べクトルの出力時間を一定値以上に確保す るように調整することを特徴とする請求の範囲第 1項に記載の電力変 の制御
9 . 前記電圧べクトル調整手段は、 零電圧べクトル以外の電圧べクトルの出力時 間の相対比率を変化させずに、 零電圧べクトルの出力時間を一定値以上に確保す るように調整する ことを特徴とする請求の範囲第 2項に記載の電力変換器の制
1 0 . 前記電圧べクトル調整手段は、 零電圧べクトル以外の電圧べクトルの出力 時間の相対比率を変化させずに、 零電圧べクトルの出力時間を一定値以上に確保 するように調整することを特徴とする請求の範囲第 7項に記載の電力変換器の制
1 1 . 前記電圧べクトル調整手段は、 零電圧べクトルの出力時間をゼロに調整し た場合において、 零電圧べクトル以外の電圧べクトルの出力時間も一定値以上も しくはゼロとなるように調整することを特徴とする請求の範囲第 2項に記載の電 力変換器の制御装置。
1 2 . 前記電圧べクトル調整手段は、 零電圧べクトルの出力時間をゼロに調整し た場合において、 零電圧べクトル以外の電圧べクトルの出力時間も一定値以上も しくはゼロとなるように調整することを特徴とする請求の範囲第 3項に記載の電 力変換器の制御装置。
1 3 . 前記電圧べクトル調整手段は、 零電圧べクトルの出力時間をゼロに調整し た場合において、 零電圧べクトル以外の電圧べクトルの出力時間も一定値以上も しくはゼロとなるように調整することを特徴とする請求の範囲第 5項に記載の電 力変換器の制御装置。
1 4 . 前記電圧べクトル調整手段は、 零電圧べクトルの出力時間をゼロに調整し た場合において、 零電圧べクトル以外の電圧べクトルの出力時間も一定値以上も しくはゼロとなるように調整することを特徴とする請求の範囲第 7項に記載の電 力変換器の制御装置。
1 5 . 前記電圧べクトル調整手段は、 零電圧べクトルの出力時間をゼロに調整す る場合において、 前周期の最後に出力した電圧べクトルと今回の周期にて最初に 出力する電圧べクトルとが異なる場合は、 今回の周期にて最初に出力する電圧べ クトルを前周期の最後に出力した電圧べクトルに変更することを特徴とする請求 の範囲第 2項に記載の電力変換器の制御装置。
1 6 . 前記電圧べクトル調整手段は、 零電圧べクトルの出力時間をゼロに調整す る場合において、 前周期の最後に出力した電圧ベクトルと今回の周期にて最初に 出力する電圧べクトルとが異なる場合は、 今回の周期にて最初に出力する電圧べ クトルを前周期の最後に出力した電圧べクトルに変更することを特徴とする請求 の範囲第 3項に記載の電力変換器の制御装置。
1 7 . 前記電圧べクトル調整手段は、 零電圧べクトルの出力時間をゼロに調整す る場合において、 前周期の最後に出力した電圧べクトルと今回の周期にて最初に 出力する電圧べクトルとが異なる場合は、 今回の周期にて最初に出力する電圧べ クトルを前周期の最後に出力した電圧べクトルに変更することを特徴とする請求 の範囲第 5項に記載の電力変換器の制御装置。
1 8 . 前記電圧べクトル調整手段は、 零電圧べクトルの出力時間をゼロに調整す る場合において、 前周期の最後に出力した電圧ベクトルと今回の周期にて最初に 出力する電圧べクトルとが異なる場合は、 今回の周期にて最初に出力する電圧べ クトルを前周期の最後に出力した電圧べクトルに変更することを特徴とする請求 の範囲第 7項に記載の電力変換器の制御装置。
PCT/JP2003/010711 2003-08-25 2003-08-25 電力変換器の制御装置 WO2005020419A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005508195A JP4312760B2 (ja) 2003-08-25 2003-08-25 電力変換装置の制御装置
EP03818300.0A EP1659680B1 (en) 2003-08-25 2003-08-25 Controller for power converter
PCT/JP2003/010711 WO2005020419A1 (ja) 2003-08-25 2003-08-25 電力変換器の制御装置
US10/530,720 US7426122B2 (en) 2003-08-25 2003-08-25 Power-converter control apparatus employing pulse width modulation and adjusting duration of a zero-voltage vector
CNB038253593A CN100527586C (zh) 2003-08-25 2003-08-25 电力变换器的控制装置
TW92123535A TWI230498B (en) 2003-08-25 2003-08-27 Controller for power inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/010711 WO2005020419A1 (ja) 2003-08-25 2003-08-25 電力変換器の制御装置

Publications (1)

Publication Number Publication Date
WO2005020419A1 true WO2005020419A1 (ja) 2005-03-03

Family

ID=34204216

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/010711 WO2005020419A1 (ja) 2003-08-25 2003-08-25 電力変換器の制御装置

Country Status (6)

Country Link
US (1) US7426122B2 (ja)
EP (1) EP1659680B1 (ja)
JP (1) JP4312760B2 (ja)
CN (1) CN100527586C (ja)
TW (1) TWI230498B (ja)
WO (1) WO2005020419A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006333671A (ja) * 2005-05-30 2006-12-07 Hitachi Industrial Equipment Systems Co Ltd 電力変換装置
JP2017032323A (ja) * 2015-07-29 2017-02-09 新電元工業株式会社 半導体試験装置及び半導体試験方法
WO2023136340A1 (ja) * 2022-01-17 2023-07-20 サンデン株式会社 電力変換装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100525050C (zh) * 2004-08-27 2009-08-05 三菱电机株式会社 3相pwm信号发生装置
US8648561B2 (en) * 2007-03-27 2014-02-11 Danfoss Drives A/S Method for driving a pulse width modulated controller
WO2011135696A1 (ja) * 2010-04-28 2011-11-03 株式会社 日立製作所 電力変換装置
FR2975843B1 (fr) * 2011-05-23 2013-05-17 Renault Sa Procede de commande des interrupteurs d'un redresseur de courant connecte a un chargeur embarque.
JP2015033204A (ja) * 2013-08-01 2015-02-16 株式会社デンソー モータ制御装置
JP6272077B2 (ja) * 2014-02-25 2018-01-31 三菱重工業株式会社 過給機及び船舶
US9431951B2 (en) * 2014-07-16 2016-08-30 Atieva, Inc. Direct torque control motor controller with transient current limiter
US9444384B2 (en) * 2014-07-16 2016-09-13 Atieva, Inc. Direct torque control motor controller with transient current limiter
JP6176495B2 (ja) * 2014-08-19 2017-08-09 富士電機株式会社 3レベルインバータの制御方法及び制御装置
CN104779830B (zh) * 2015-04-29 2017-10-20 厦门大学 一种死区时间可变的逆变控制方法
US9602041B1 (en) * 2016-01-08 2017-03-21 Newfrey Llc Software-controlled electronic circuit for switching power to a three-phase motor
KR101898815B1 (ko) * 2017-09-14 2018-09-13 한국전력공사 3상 전압 비율을 이용한 싸이리스터 점호 제어 장치 및 그 제어 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0295175A (ja) * 1988-09-29 1990-04-05 Fuji Electric Co Ltd 半導体スイッチ素子の制御方法
JP2002095264A (ja) * 2000-09-18 2002-03-29 Meidensha Corp Pwmインバータ
JP2003153548A (ja) * 2001-11-15 2003-05-23 Mitsubishi Electric Corp Pwm駆動装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834694B2 (ja) * 1986-10-25 1996-03-29 株式会社日立製作所 電力変換器の制御装置
JP2821679B2 (ja) * 1988-07-19 1998-11-05 株式会社日立製作所 Pwmインバータのゲート信号発生方法および装置、pwmインバータ装置
JP2753288B2 (ja) * 1988-11-30 1998-05-18 株式会社日立製作所 Pwmインバータの制御方法およびその制御装置ならびにpwmインバータシステム
JPH05292753A (ja) * 1992-04-10 1993-11-05 Meidensha Corp Pwmインバータの電流検出方法
US5552977A (en) * 1995-06-20 1996-09-03 Ford Motor Company Three phase inverter circuit with improved transition from SVPWM to six step operation
US5684688A (en) * 1996-06-24 1997-11-04 Reliance Electric Industrial Company Soft switching three-level inverter
FR2752111B1 (fr) * 1996-07-30 1998-10-30 Texas Instruments France Procede et dispositif de commande d'onduleurs
US5671130A (en) * 1996-08-23 1997-09-23 Allen-Bradley Company, Inc. Method and apparatus for controlling voltage reflections using a motor controller
US5912813A (en) 1997-10-01 1999-06-15 Allen-Bradley Company, Llc Method and apparatus for controlling reflected voltage using a motor controller
US6014497A (en) 1997-10-01 2000-01-11 Allen-Bradley Company, Llc Method and apparatus for determining a critical dwell time for use in motor controls
US5917721A (en) * 1997-11-21 1999-06-29 Allen-Bradley Company, Llc Apparatus for reducing the effects of turn on delay errors in motor control
US5990658A (en) * 1998-01-22 1999-11-23 Allen-Bradley Company, Llc Apparatus for controlling reflected voltage on motor supply lines
KR100318171B1 (ko) * 1998-11-17 2002-04-22 설승기 3상펄스폭변조컨버터-인버터시스템에서의커먼-모드전압펄스제거방법
KR100655917B1 (ko) * 2000-02-28 2006-12-08 가부시키가이샤 야스가와덴끼 Pwm 펄스 제어방법
JP3665812B2 (ja) * 2000-10-03 2005-06-29 株式会社日立製作所 パルス幅変調方法、装置および電力変換器
ES2425988T3 (es) * 2001-09-29 2013-10-18 Daikin Industries, Ltd. Procedimiento para la detección de la corriente de fase, procedimiento de control de inversor, procedimiento de control de motor y aparatos utilizados en estos procedimientos
US6469916B1 (en) * 2001-10-01 2002-10-22 Rockwell Automation Technologies, Inc. Method and apparatus for compensating for device dynamics and voltage drop in inverter based control systems
US6477067B1 (en) * 2001-10-02 2002-11-05 Rockwell Automation Technologies, Inc. Method and apparatus for compensating for device dynamics in inverter based control systems
US6541933B1 (en) * 2001-11-20 2003-04-01 Rockwell Automation Technologies, Inc. Angle control of modulating wave to reduce reflected wave overvoltage transients
US6819078B2 (en) * 2002-10-15 2004-11-16 International Rectifier Corporation Space vector PWM modulator for permanent magnet motor drive
US6819070B2 (en) * 2003-02-12 2004-11-16 Rockwell Automation Technologies, Inc. Method and apparatus for controlling reflected voltage using a motor controller
US7034501B1 (en) * 2005-02-28 2006-04-25 Rockwell Automation Technologies, Inc. Adjusting gate pulse time intervals for reflected wave mitigation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0295175A (ja) * 1988-09-29 1990-04-05 Fuji Electric Co Ltd 半導体スイッチ素子の制御方法
JP2002095264A (ja) * 2000-09-18 2002-03-29 Meidensha Corp Pwmインバータ
JP2003153548A (ja) * 2001-11-15 2003-05-23 Mitsubishi Electric Corp Pwm駆動装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1659680A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006333671A (ja) * 2005-05-30 2006-12-07 Hitachi Industrial Equipment Systems Co Ltd 電力変換装置
JP2017032323A (ja) * 2015-07-29 2017-02-09 新電元工業株式会社 半導体試験装置及び半導体試験方法
WO2023136340A1 (ja) * 2022-01-17 2023-07-20 サンデン株式会社 電力変換装置

Also Published As

Publication number Publication date
EP1659680A1 (en) 2006-05-24
JP4312760B2 (ja) 2009-08-12
EP1659680A4 (en) 2008-12-17
JPWO2005020419A1 (ja) 2006-10-19
TW200509512A (en) 2005-03-01
TWI230498B (en) 2005-04-01
CN100527586C (zh) 2009-08-12
US7426122B2 (en) 2008-09-16
US20060062033A1 (en) 2006-03-23
EP1659680B1 (en) 2017-04-19
CN1701501A (zh) 2005-11-23

Similar Documents

Publication Publication Date Title
WO2005020419A1 (ja) 電力変換器の制御装置
EP1525655B1 (en) Motor drive control with a single current sensor using space vector technique
US20080218320A1 (en) Multilevel inverter using cascade configuration and control method thereof
CN107710596B (zh) 旋转电机控制装置
US8681517B2 (en) AC converter, AC converting method, and storage medium for converting an AC voltage with a relatively high frequency into an AC voltage with a relatively low frequency
JP2008061497A (ja) Dc/acサイクロコンバータのための制御スキーム
WO2013046462A1 (ja) 電力変換制御装置、電力変換制御方法、電動機および車両駆動システム
JP5844006B1 (ja) 電力変換装置および車両駆動システム
JP5844945B1 (ja) 電力変換装置および車両駆動システム
JP2016042772A (ja) 3レベルインバータの制御方法及び制御装置
WO2020171110A1 (ja) インバータ装置
JP6436072B2 (ja) 電圧変換システム
WO2021020231A1 (ja) インバータ装置
JP2004187386A (ja) インバータ装置、ドライブ制御装置及びドライブ制御方法
JPH0576179A (ja) 電力変換装置
JP2023009353A (ja) 三相インバータのマルチパルスpwm制御法
KR100711347B1 (ko) 전력 변환기의 제어 장치
JP2004131207A (ja) エレベータの制動制御装置
JP2012217277A (ja) モータの駆動装置
WO2017034028A1 (ja) インバータの制御方法及び制御装置、並びにインバータ装置
JP4872122B2 (ja) 交流直接変換器の制御装置
WO2023136340A1 (ja) 電力変換装置
JP2021106458A (ja) インバータ装置
JP2004229488A (ja) 電力変換装置の制御装置
JPH10112980A (ja) 多重インバータ装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2005508195

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

REEP Request for entry into the european phase

Ref document number: 2003818300

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2003818300

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2006062033

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10530720

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20038253593

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020057012281

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020057012281

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003818300

Country of ref document: EP