Nothing Special   »   [go: up one dir, main page]

WO2004107428A1 - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
WO2004107428A1
WO2004107428A1 PCT/JP2004/007571 JP2004007571W WO2004107428A1 WO 2004107428 A1 WO2004107428 A1 WO 2004107428A1 JP 2004007571 W JP2004007571 W JP 2004007571W WO 2004107428 A1 WO2004107428 A1 WO 2004107428A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor wafer
grinding
double
slicing
semi
Prior art date
Application number
PCT/JP2004/007571
Other languages
English (en)
French (fr)
Inventor
Keiichiro Asakawa
Original Assignee
Sumco Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corporation filed Critical Sumco Corporation
Priority to EP04734952A priority Critical patent/EP1632993A4/en
Priority to KR1020057022726A priority patent/KR100757287B1/ko
Priority to US10/557,430 priority patent/US20070023395A1/en
Priority to CNA200480014685XA priority patent/CN1795545A/zh
Publication of WO2004107428A1 publication Critical patent/WO2004107428A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • B24B37/245—Pads with fixed abrasives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/10—Single-purpose machines or devices
    • B24B7/16—Single-purpose machines or devices for grinding end-faces, e.g. of gauges, rollers, nuts, piston rings
    • B24B7/17—Single-purpose machines or devices for grinding end-faces, e.g. of gauges, rollers, nuts, piston rings for simultaneously grinding opposite and parallel end faces, e.g. double disc grinders
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Definitions

  • the present invention relates to a method for obtaining a semiconductor wafer having high flatness and low processing strain from a single crystal ingot. More specifically, the present invention relates to a semi-fixed abrasive grind using free stone granules,
  • the present invention relates to a semiconductor wafer manufacturing method for reducing a minute surface waviness generated by wire saw slicing or double-head grinding while flattening a body wafer, and for simplifying a conventional semiconductor wafer manufacturing process.
  • semiconductor wafer manufacturing methods include: 1) a slicing process of slicing a single crystal ingot pulled by a single crystal pulling device to obtain a thin disk-shaped wafer; 3) Lapping step for flattening the chamfered wafer, 4) Etching step for removing the work-strained layer generated on the wafer by the above processing, 5).
  • a chamfering polishing step for final polishing, 6) a polishing step for polishing one or both sides of the wafer, and 7) a final polishing step for the wafer are employed. As shown in FIG.
  • the lapping apparatus used in the lapping process in the conventional method of manufacturing a semiconductor wafer described above has been increased in size due to the large diameter of the wafer, consumable materials, the cost of the apparatus has been increased, the diameter of the wafer has been increased, and Various issues such as an increase in the workload of workers due to the enlargement and an increase in industrial waste (waste abrasive powder) due to an increase in materials used are conspicuous.
  • waste abrasive powder due to an increase in materials used are conspicuous.
  • various methods have been proposed in which the lapping device is replaced with a double-headed grinding machine to produce the lapping machine.
  • the present invention has been made in order to solve the above-described problems of the prior art, and reduces a small surface waviness generated by a wire saw slice or double-headed grinding by semi-fixed gantry grinding using loose abrasive grains. It is another object of the present invention to provide a method for manufacturing a semiconductor device that can simplify a conventional semiconductor device manufacturing process. Disclosure of the invention
  • a method of manufacturing a semiconductor wafer according to the present invention is characterized in that a processing method of holding free abrasive grains on a porous polishing pad and grinding is used, and further comprising a chamfering step, an etching step after the slicing step.
  • a method of manufacturing a semiconductor wafer wherein each step of a single-sided or double-sided polishing step is performed, wherein after the slicing step, a semi-fixed abrasive grinding step using a porous polishing pad and free abrasive grains is performed. I do.
  • the present invention is characterized in that a double-head grinding step is performed after the slicing step.
  • the semi-fixed abrasive grinding process using a porous polishing pad and loose abrasives in the present invention is, for example, a loose abrasive having a count of about # 400 to # 100000 in a porous polyurethane pad.
  • lapping is a process in which a slurry with an abrasive concentration of about 20 wt% is supplied to a surface plate, and ⁇ is generated on the wafer surface by the rolling of the abrasive particles in the slurry layer between the wafer and the surface plate.
  • This is a processing method based on the principle of brittle rupture.
  • the slurry layer is thinned by lowering the abrasive concentration in the slurry to about 1Z10, which is the conventional value, and the abrasive is coated on a porous pad surface. It is based on the processing principle of causing a pulling action of abrasive grains by holding it in a hole (bore).
  • a good finished surface with high efficiency and relatively little processing distortion can be obtained, and minute waviness of the surface generated in the slicing step or the double-head grinding step can be removed.
  • the abrasive concentration is reduced to about lZi0, which is the conventional value, the amount of abrasive used is small, and low cost can be realized by reducing consumable materials. By reducing the concentration, the polishing pad is not significantly worn, and the flatness accuracy of the wafer can be maintained.
  • the conventional lapping step and the reversing surface grinding step can be omitted. Can be simplified.
  • a porous pad is attached to an existing device such as a patch-type double-side polishing machine or a rubbing device for processing a plurality of wafers at once. Can be carried out.
  • FIG. 1 is a manufacturing process diagram showing one embodiment of a method for manufacturing a semiconductor wafer according to the present invention.
  • FIG. 2 is a manufacturing process diagram showing another embodiment of the present invention.
  • FIG. 3 is a schematic view showing an example of a double-side polishing machine employed in the semi-fixed abrasive grinding step of the present invention.
  • FIG. 4 is an enlarged cross-sectional view showing a part of a state where the wafer is pressed against the pad of the double-side polishing machine shown in FIG.
  • FIG. 5 is a view corresponding to FIG. 4, showing a state in which abrasive slurry is supplied and ground in the state shown in FIG. 4;
  • FIG. 6 is a manufacturing process diagram showing an example of a conventional semiconductor wafer manufacturing method.
  • FIG. 7 is a manufacturing process diagram showing an example of a conventional semiconductor wafer manufacturing method.
  • 1 is a double-side polishing machine
  • 2 is a porous pad
  • 2-1 is a hole
  • 3 is a semiconductor wafer
  • 4 is a slurry
  • 4-1 is an abrasive.
  • the method of the present invention is a method of sequentially performing each of a semi-fixed abrasive grinding step, a chamfering step, an etching step, a single-sided or double-sided polishing step after the slicing step, and FIG. As shown in Fig. 7, after the slicing step, the double-end grinding step, semi-fixed abrasive grinding step, chamfering step, etching step, and single-sided or double-sided polishing step are sequentially performed.
  • the double-side polishing machine 1 employed in the semi-fixed abrasive grinding step of the present invention has a structure as shown in FIG.
  • a batch-type polishing machine 1 for processing a plurality of wafers at once is provided with porous pads 2 attached to the upper and lower surfaces sandwiching the wafers.
  • the porous pad for example, a closed-cell foaming polyurethane pad used in ordinary polishing can be used as shown in FIG.
  • the pores (pores) 2-1 are preferably close to the abrasive grain size used. For example, if the average grain size of the abrasive grains is 20 ⁇ m, the pore size should be 10 to 4 in consideration of machining efficiency.
  • the porous pad has a pore (pore) diameter, hardness, and even a pore shape (one with an independent hole). (Preferable) and strength are selected and those that meet the conditions are used, and are not necessarily limited to foamable polyurethane pads.
  • a lapping device or a single-wafer type device for processing one by one with a relatively small surface plate may be used. Further, it may be used on one side or both sides of the semiconductor wafer.
  • abrasive grains as described above, loose abrasive grains having a count of about # 400 to # 100000 (average particle size of 11 to 3 O wm) are suitable. Wrapping abrasive grains such as GC and FO are relatively inexpensive and can be used for this processing method.
  • concentration of the abrasive grains is not particularly limited, considering that the abrasive grains are retained in the pores (pores) 2-1 on the porous pad surface, a low concentration of 2 wt% or less is considered. Is preferred.
  • a slurry with a GC # 800 abrasive concentration of 0.3 wt% was supplied to a double-side polishing machine (Fig. 3) to which a foamable polyurethane band was attached, and the semi-fixed abrasive was ground.
  • the processing method (semi-fixed abrasive grain grinding) is applied to the manufacturing process shown in FIGS. 1 and 2 to manufacture a semiconductor wafer, and a replacement for the conventional manufacturing process (process) shown in FIG. Table 1 shows the amount of reduction and the results of micro-swelling (nanotopography) on the surface.
  • the undulation of the semiconductor wafer surface generated in the slicing step or the double-sided grinding step can be removed by the semi-fixed abrasive grain grinding step in the same manner as in the rubbing step, etc.
  • the conventional lapping process and inverting surface grinding process can be omitted, which simplifies the manufacturing process for semiconductors and wafers, reduces the machining allowance, and reduces the cost of consumable materials because slurry can be supplied at a low concentration. Excellent effects such as reduction.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Polishing Bodies And Polishing Tools (AREA)

Abstract

遊離砥粒を用いた半固定砥粒研削により、ワイヤーソースライスまたは両頭研削で発生する微小な表面うねりを低減するとともに、従来の半導体ウェーハ製造プロセスを簡略化し得る半導体ウェーハ製造方法の提供。スライス工程後に、面取工程、エッチング工程、片面または両面研磨工程の各工程を行う半導体ウェーハの製造方法であって、前記スライス工程後に、多孔質状の研磨パッドと遊離砥粒を用いた半固定砥粒研削工程を行うことを特徴とする。

Description

半導体ゥエーハの製造方法
技術分野
明
本発明は、 単結晶インゴットから高平坦度、 低加工歪みの半導体ゥエーハを 得る方法に係り、 より詳しくは、 遊離石氐粒を用いた半固定砥粒研削により、 半導 書
体ゥェーハを平坦化しつつ、 ワイヤーソースライスまたは両頭研削で発生する微 小な表面うねりを低減するとともに、 従来の半導体ゥヱーハ製造プロセスを簡略 化するための半導体ゥ ーハ製造方法に関する。
背景技術
一般に、 半導体ゥエーハの製造方法には、 1 ) 単結晶引上装置によって引き 上げられた単結晶インゴットをスライスして薄円盤状のゥエーハを得るスライス 工程、 2 ) ゥエーハの欠けやヮレを防ぐための面取工程、 3 ) 面取りされたゥェ ーハを平坦化するためのラッピング工程、 4 ) 前記加工によりゥエーハに発生し た加工歪み層を除去するためのエッチング工程、 5 ).面取り部を仕上げ研磨する 面取り研磨工程、 6 ) 前記ゥヱーハを片面あるいは両面を研磨する研磨工程、 7 ) 前記ゥエーハの仕上げ研磨を行う工程が採用されている。 そして、 上記のような一般的な半導体ゥヱーハの製造方法における平坦度の 向上と微小な表面うねりの低減を目的として、 第 6図に示すように、 スライスェ 程、 面取工程、 ラッピング工程後に、 両面の反転式平面研削工程を行い、 必要に 応じて残留歪み除去のエッチング工程を行い、 両面研磨工程で仕上げる方法 （特 開平 9一 2 4 6 2 1 6号公報参照） や、 第 7図に示すように、 スライス工程後に 、 両頭研削工程を行い、 面取工程、 ラッピング工程後に、 両面の反転式平面研削 工程を行い、 必要に応じて残留歪み除去のエッチング工程を行い、 片面または両 面研磨工程で仕上げる方法 （特開 2 0 0 2— 1 2 4 4 9 0号公報の段落【0 0 0 2】 参照） 等が提案されている。
しかるに、 前記した従来の半導体ゥエーハの製造方法におけるラッピングェ 程で用いられるラッピング装置は、 ゥエーハの大口径ィ匕に伴い大型化し、 消耗資 材ゃ装置コストの上昇、 ゥヱーハの大口径化および装置の巨大化に伴う作業者の 作業負荷の増大、 使用資材増加による産業廃棄物 （廃研磨粉） の増加等の各課題 が顕著ィ匕している。 また、 片面研削をスライス直後に行った場合、 ワイヤーソー で生じたうねりを除去できないという問題がある。 この問題を解決する手段とし て、 ラッピング装置を両頭研削盤に置き換えて製造する方法が、 種々提案されて いるが、 両頭研削盤で製造されたゥエーハの表面には、 両頭研削加工に起因する 微小表面うねり （高低差数 + m、 周期数 mm) が生じる問題がある。 そこで、 微小表面うねりを低減し、 より均一な表面を得るために、 両頭研削後に弾性体定 盤を用いたラッピング加工を行い製造工程を簡略ィ匕する方法が提案されている （ 特開 2 0 0 2— 1 2 4 4 9 0号公報に記載の発明） 。 しかしながら、 この方法は 、 金属定盤に比較して砥粒がソフトに作用し加工歪みの少ないゥエーハ表面が得 られるが、 加工速度が低く、 また、 弾性体定盤が著しく磨耗してゥエーハの平坦 度精度を維持できないという問題がある。 本発明は、 上記した従来技術の問題を解決するためになされたもので、 遊離 砥粒を用いた半固定砲粒研削により、 ワイヤーソースライスまたは両頭研削で発 生する微小な表面うねりを低減するとともに、 従来の半導体ゥエーハ製造プロセ スを簡略化し得る半導体ゥ —ハ製造方法の提供を目的とするものである。 発明の開示
本発明に係る半導体ゥエーハの製造方法は、 多孔質状の研磨パッドに遊離砥 粒を保持して研削する加工方法を用いたことを特徴とし、 また、 スライス工程後 に、 面取工程、 エッチング工程、 片面または両面研磨工程の各工程を行う半導体 ゥエーハの製造方法であって、 前記スライス工程後に、 多孔質状の研磨パッドと 遊離砥粒を用いた半固定砥粒研削工程を行うことを特徴とする。 更には、 スライ ス工程後に両頭研削工程を行うことを特徴とするものである。
本発明における多孔質状の研磨パッドと遊離砥粒を用いた半固定砥粒研削ェ 程とは、 例えば多孔質状のポリウレタンパッドに番手 # 4 0 0〜# 1 0 0 0程度 の遊離砥粒を低濃度で供給することで、 砥粒が研磨パッド表面の孔に保持されて 半固定砥粒状態でゥエーハを研削する方法をいう。 この方法によれば、 パッド表 面に半固定状態で保持された砥粒による引つ搔き作用によりゥエーハが研削され るので、 スライス等の前工程で発生した微小うねりを俾減することが可能となる 通常、 ラッピングとは砥粒濃度 2 0 w t %程度のスラリーを定盤に供給し、 ゥエーハと定盤間のスラリー層中にある砥粒の転動によってゥェーハ表面に発生 した脆性破壌作用を原理とした加工方法である。 それに対し、 本発明における半 固定砥粒研削は、 スラリ一中の砥粒濃度を従来の約 1 Z 1 0程度に低下させるこ とによりスラリー層を薄くし、 砥粒を多孔質状のパッド表面の孔 （ボア） に保持 させることで砥粒の引つ搔き作用を生じさせる加工原理に基づくものである。
従って、 本発明方法によれば、 高能率で比較的加工歪みの少ない良好な仕上 げ面が得られ、 スライス工程または両頭研削工程で生じた表面の微小うねりを除 去できる。 また、 砥粒濃度を従来の約 l Z i 0程度に低下させて使用するために 砥粒の使用量が少なく、 消耗資材の削減による低コストを実現することができる 上、 スラリー中の砥粒濃度を低濃度にすることで、 研磨パッドが著しく摩耗する ことがなく、 ゥエーハの平坦度精度を維持できる。 さらに、 本発明は、 上記半固 定砥粒研削工程をスライス工程後、 またはスライス工程、 両頭研削工程後に行う ことにより、 従来のラッピング工程、 反転式平面研削工程を省略することができ 、 製造工程を簡略化できる。
なお、 本発明の半固定砥粒研削工程で用いる研削手段としては、 一度に複数 のゥエーハを加工するパッチ式の両面研磨機またはラッビング装置等の既存の装 置に多孔質状のパッドを貼付けることにより実施することができる。 図面の簡単な説明
第 1図は、 本発明にかかる半導体ゥエーハの製造方法の一実施例を示す製造 工程図である。
第 2図は、 本発明の他の実施例を示す製造工程図である。 第 3図は、 本発明の半固定砥粒研削工程で採用する両面研磨機の一例を示す 概略図である。
第 4図は、 第 3図に示す両面研磨機のパッドにゥエーハが押しつけられた状 態の一部を拡大して示す断面図である。
第 5図は、 第 4図に示す状態において砥粒スラリーが供給されて研削加工さ れている状態を示す第 4図相当図である。
第 6図は、 従来の半導体ゥエーハの製造方法の一例を示す製造工程図である 第 7図は、 従来の半導体ゥ ーハの製造方法の一例を示す製造工程図である
発明を実施するための最良の形態
本発明の第 3図から第 5図において、 1は両面研磨機、 2は多孔質のパッド
、 2—1は孔 （ポア） 、 3は半導体ゥエーハ、 4はスラリー、 4—1は砥粒であ る。
本発明方法は第 1図に示すように、 スライス工程後に、 半固定砥粒研削工程 、 面取工程、 エッチング工程、 片面または両面研磨工程の各工程を順次行う方法 であり、 また、 第 2図に示すように、 スライス工程後に、 両頭研削工程、 半固定 砥粒研削工程、 面取工程、 エッチング工程、 片面または両面研磨工程の各工程を 順次行う方法である。
本発明の半固定砥粒研削工程で採用する両面研磨機 1は、 第 3図に示すよう に、 1度に複数のゥエーハを加工するバッチ式の研磨機 1であって、 ゥエーハを 挟む上下両面に多孔質のパッド 2を貼付けている。 この多孔質のパッドとしては 、 第 4図に示すように、 例えば通常のポリシングで用いられる独立発泡性ポリゥ レタンパッドを用いることができる。 ただし、 その孔 （ポア） 2— 1は使用する 砥粒径に近いものが好ましく、 例えば平均粒径が 2 0 μ mの砥粒であれば、 加工 能率を考慮して孔径は 1 0〜4 0 μ ΐηが適当であり、 また、 硬度は 9 0 ( J I S 一 A) 以上のパッドの方が、 ゥエーハ表面のうねりを除去するのに有効である。 なお、 多孔質のパッドとしては、 砥粒の粒径、 加工能率、 ゥエーハ表面のうねり 除去効果を考慮して、 孔 （ポア） 径、 硬度、 さらには孔の形態 （孔が独立したも のが好ましい） や強度を選定し、 その条件を満たすものを使用するもので、 必ず しも発泡性ポリウレタンパッドに限定されない。
また、 研磨機としては、 両面研磨機以外に、 ラッピング装置、 または比較的 小さな定盤で 1枚ずつ加工する枚葉式の装置を用いてもよい。 さらには、 半導体 ゥエーハの片面または両面について使用するものであってもよい。
一方、 砥粒としては、 前記したように番手 # 4 0 0〜# 1 0 0 0程度 （平均 粒径 1 1〜 3 O w m) の遊離砥粒が適当であり、 また砥粒の種類としては G C、 F O等のラッピング砥粒等が比較的安価でありこの加工法に利用することができ る。 また、 砥粒の濃度としては、 特に限定するものではないが、 砥粒を多孔質状 のパッド表面の孔 （ポア） 2—1に保持させることを考慮すると、 2 w t %以下 の低濃度とするのが好ましい。
第 3図に示す研磨機 1において、 第 5図に示すように、 上下両面の多孔質の パッド 2間に挟まれた半導体ゥエーハ 3が当該パッドにて押しつけられた状態で 、 該多孔質のパッド 2に低濃度の遊離砥粒を懸濁したスラリー 4を供給すると、 パット表面の孔 （ポア） 2— 1に砥粒 4一 1が保持され半固定砥粒として半導体 ゥエーハ 3に対して研削作用 （砲粒の引つ搔き作用） を生じる。 そして、 スラリ 一 4を連続的に供給することにより、 スラリ一中の砥粒 4 - 1はパッド表面にあ る程度保持されると脱落するため、 研削砥石のような固定砥粒の目つぶれによる 加工能率の低下を生じることはない。
実施例
G C # 8 0 0砥粒の濃度 0 . 3 w t %のスラリーを、 発泡性ポリウレタンパ ンドを貼った両面研磨機 （第 3図） に供給して半固定砥粒研削加工を行った結果 、 3 0 O mmゥエーハにおいて、 加工速度 = 2〜 5 μ mZm i n、 平坦度； T T Vく 1 . 0 μ πιおよび表面粗さ R aく 4 0 0 Aの半鏡面状態の半導体ゥエーハを 得ることができた。
また、 当該加工法 （半固定砥粒式研削） を第 1図、 第 2図に示す製造工程に 適用して半導体ゥエーハを製造し、 第 7図に示す従来の製造工程 （プロセス） に 対する取代の削減量と表面の微小うねり （ナノトポグラフィー） の結果を表 1に 示す。 ，
表 1の結果より明らかなごとく、 従来工程 （第 7図） での 1 0 mm口サイズ でのナノトポグラフィー値 2 4 . 9 n mに対し、 第 1図に示す製造工程では 2 4 . 7 n m、 第 2図に示す製造工程では 2 3 . 5 n mとなり、 取代を 3 0〜 3 5 μ m削減しても、 従来の工程と同等の表面うねりの品質を得ることができた。 表 1
Figure imgf000010_0001
以上説明したごとく、 本発明方法によれば、 スライス工程あるいは両頭研削 工程で発生した半導体ゥエーハ表面のうねりを、 半固定砥粒研削工程により、 ラ ッビング工程等と同等に除去することができるので、 従来のラッピング工程、 反 転式平面研削工程を省略することができ、 半導体ゥエーハ製造プロセスを簡略化 できるとともに加工取代を削減でき、 また、 スラリーを低濃度で供給することが できるため消耗資材費を削減できる等、 優れた効果を奏する。

Claims

請求の範囲 多孔質状の研磨パッドに遊離砥粒を保持して研削する加工方法を用いた半導 体ゥエーハの製造方法。
スライス工程後に、 面取工程、 エッチング工程、 片面または両面研磨工程の 各工程を行う半導体ゥエーハの製造方法であって、 前記スライス工程後に、 多孔質状の研磨パッドと遊離砥粒を用レヽた半固定砥粒研削工程を行う半導体 ゥエーハの製造方法。
スライス工程後に両頭研削工程を行う請求項 2記載の半導体ゥエーハの製造 方法。
PCT/JP2004/007571 2003-05-27 2004-05-26 半導体ウェーハの製造方法 WO2004107428A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP04734952A EP1632993A4 (en) 2003-05-27 2004-05-26 METHOD OF MANUFACTURING A SEMICONDUCTOR WAFER
KR1020057022726A KR100757287B1 (ko) 2003-05-27 2004-05-26 반도체 웨이퍼의 제조 방법
US10/557,430 US20070023395A1 (en) 2003-05-27 2004-05-26 Production method for semiconductor wafer
CNA200480014685XA CN1795545A (zh) 2003-05-27 2004-05-26 半导体晶片的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-149782 2003-05-27
JP2003149782A JP4345357B2 (ja) 2003-05-27 2003-05-27 半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2004107428A1 true WO2004107428A1 (ja) 2004-12-09

Family

ID=33487158

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/007571 WO2004107428A1 (ja) 2003-05-27 2004-05-26 半導体ウェーハの製造方法

Country Status (6)

Country Link
US (1) US20070023395A1 (ja)
EP (1) EP1632993A4 (ja)
JP (1) JP4345357B2 (ja)
KR (1) KR100757287B1 (ja)
CN (1) CN1795545A (ja)
WO (1) WO2004107428A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103878660A (zh) * 2014-03-31 2014-06-25 高佳太阳能股份有限公司 一种用于硅片处理的磨片装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291112B1 (ko) * 2006-12-28 2013-08-01 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 사파이어 기판 연마 방법
KR20110124355A (ko) * 2006-12-28 2011-11-16 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 사파이어 기판 및 그 제조 방법
EP2865790A1 (en) * 2006-12-28 2015-04-29 Saint-Gobain Ceramics & Plastics Inc. Sapphire substrates
US8740670B2 (en) 2006-12-28 2014-06-03 Saint-Gobain Ceramics & Plastics, Inc. Sapphire substrates and methods of making same
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
SG172288A1 (en) * 2008-12-20 2011-07-28 Cabot Microelectronics Corp Composition for improving dryness during wire sawing
EP2439768B1 (en) * 2009-06-04 2022-02-09 SUMCO Corporation Fixed-abrasive-grain machining apparatus, fixed-abrasive-grain machining method, and semiconductor-wafer manufacturing method
DE102009025243B4 (de) * 2009-06-17 2011-11-17 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE102010005904B4 (de) * 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
CN103231302B (zh) * 2013-04-12 2015-04-29 同济大学 一种获取超光滑表面低亚表面损伤晶体的方法
CN105141813B (zh) * 2015-06-18 2021-09-21 江苏苏创光学器材有限公司 蓝宝石摄像头窗口片的制备方法
CN105141812B (zh) * 2015-06-18 2022-02-11 重庆新知创科技有限公司 一种蓝宝石摄像头窗口片的生产方法
US10410010B2 (en) * 2016-03-08 2019-09-10 Oracle International Corporation Language-localized policy statements

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5789559A (en) 1980-11-25 1982-06-03 Hitachi Ltd Grinding surface plate
JPH01193167A (ja) 1988-01-29 1989-08-03 Toshiba Corp 研磨装置
JPH11154655A (ja) * 1997-11-21 1999-06-08 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JP2000218519A (ja) 1999-02-02 2000-08-08 Kanebo Ltd 研磨材
JP2001102337A (ja) * 1999-09-28 2001-04-13 Hitachi Cable Ltd 半導体結晶ウエハの研磨方法及び半導体結晶ウエハ
JP2002124490A (ja) 2000-08-03 2002-04-26 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
JP2002355763A (ja) * 2001-03-27 2002-12-10 Tokyo Diamond Kogu Seisakusho:Kk 合成砥石

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
JPS5958827A (ja) * 1982-09-28 1984-04-04 Toshiba Corp 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
US5967882A (en) * 1997-03-06 1999-10-19 Keltech Engineering Lapping apparatus and process with two opposed lapping platens
JPH11135474A (ja) * 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体鏡面ウェハおよびその製造方法
US20010024877A1 (en) * 2000-03-17 2001-09-27 Krishna Vepa Cluster tool systems and methods for processing wafers
US7066801B2 (en) * 2003-02-21 2006-06-27 Dow Global Technologies, Inc. Method of manufacturing a fixed abrasive material
US6910951B2 (en) * 2003-02-24 2005-06-28 Dow Global Technologies, Inc. Materials and methods for chemical-mechanical planarization

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5789559A (en) 1980-11-25 1982-06-03 Hitachi Ltd Grinding surface plate
JPH01193167A (ja) 1988-01-29 1989-08-03 Toshiba Corp 研磨装置
JPH11154655A (ja) * 1997-11-21 1999-06-08 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US6066565A (en) 1997-11-21 2000-05-23 Komatsu Electronic Metals Co., Ltd. Method of manufacturing a semiconductor wafer
JP2000218519A (ja) 1999-02-02 2000-08-08 Kanebo Ltd 研磨材
JP2001102337A (ja) * 1999-09-28 2001-04-13 Hitachi Cable Ltd 半導体結晶ウエハの研磨方法及び半導体結晶ウエハ
JP2002124490A (ja) 2000-08-03 2002-04-26 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
JP2002355763A (ja) * 2001-03-27 2002-12-10 Tokyo Diamond Kogu Seisakusho:Kk 合成砥石

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103878660A (zh) * 2014-03-31 2014-06-25 高佳太阳能股份有限公司 一种用于硅片处理的磨片装置

Also Published As

Publication number Publication date
US20070023395A1 (en) 2007-02-01
CN1795545A (zh) 2006-06-28
KR20060024782A (ko) 2006-03-17
EP1632993A1 (en) 2006-03-08
EP1632993A4 (en) 2006-07-05
JP2004356231A (ja) 2004-12-16
JP4345357B2 (ja) 2009-10-14
KR100757287B1 (ko) 2007-09-11

Similar Documents

Publication Publication Date Title
TWI228066B (en) Abrasive cloth dresser and method for dressing an abrasive cloth with the same
KR101229707B1 (ko) 반도체 웨이퍼의 양면 연마 방법
WO2004107428A1 (ja) 半導体ウェーハの製造方法
JPH09260314A (ja) 半導体ウェーハ製造方法
TWI424484B (zh) Wafer grinding method and wafer
WO2002005337A1 (fr) Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
SG170662A1 (en) Method for producing a semiconductor wafer
JP2009124153A (ja) ポリシングされたエッジ部を備えた半導体ウェハの製造方法
CN111630213B (zh) 单晶4H-SiC生长用籽晶及其加工方法
JP2015005702A (ja) ＳｉＣ基板の製造方法
JP2009302409A (ja) 半導体ウェーハの製造方法
JP2012094559A (ja) 硬脆性ウェーハの平坦化加工方法および平坦化加工用パッド
JP2002124490A (ja) 半導体ウェーハの製造方法
JP2009302410A (ja) 半導体ウェーハの製造方法
TW200603945A (en) A method and apparatus for conditioning a polishing pad
WO2015059868A1 (ja) 半導体ウェーハの製造方法
JP2004098264A (ja) 研磨布のドレッシング方法及びワークの研磨方法
JPH10180624A (ja) ラッピング装置及び方法
JP2000114216A (ja) 半導体ウェーハの製造方法
JPH10256203A (ja) 鏡面仕上げされた薄板状ウェーハの製造方法
KR20100135649A (ko) 반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 방법
JP2008188678A (ja) 両面研磨装置
JP4982037B2 (ja) 研磨布用ドレッシングプレート及び研磨布のドレッシング方法並びにワークの研磨方法
JP2001007064A (ja) 半導体ウエーハの研削方法
JP2012130995A (ja) ドレッサ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007023395

Country of ref document: US

Ref document number: 10557430

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2004734952

Country of ref document: EP

Ref document number: 1020057022726

Country of ref document: KR

Ref document number: 2004814685X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2004734952

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057022726

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10557430

Country of ref document: US