Nothing Special   »   [go: up one dir, main page]

TWI829396B - 電路板結構及其製作方法 - Google Patents

電路板結構及其製作方法 Download PDF

Info

Publication number
TWI829396B
TWI829396B TW111139981A TW111139981A TWI829396B TW I829396 B TWI829396 B TW I829396B TW 111139981 A TW111139981 A TW 111139981A TW 111139981 A TW111139981 A TW 111139981A TW I829396 B TWI829396 B TW I829396B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
metal layer
circuit board
board structure
Prior art date
Application number
TW111139981A
Other languages
English (en)
Other versions
TW202418518A (zh
Inventor
楊凱銘
彭家瑜
柯正達
林溥如
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW111139981A priority Critical patent/TWI829396B/zh
Priority to US17/992,933 priority patent/US20240237202A9/en
Application granted granted Critical
Publication of TWI829396B publication Critical patent/TWI829396B/zh
Publication of TW202418518A publication Critical patent/TW202418518A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種電路板結構，包括一承載板、一配置於承載板上的薄膜重佈層、電性連接薄膜重佈層與承載板的多個銲球及一表面處理層。薄膜重佈層包括一第一介電層、多個接墊、一第一金屬層、一第二介電層、一第二金屬層以及一第三介電層。第一介電層的一頂表面高於每一接墊的上表面。第一金屬層配置在第一介電層的一第一表面上。第二介電層具有暴露出部分第一金屬層的多個第二開口。第二金屬層延伸至第二開口內與第一金屬層電性連接。第三介電層具有暴露出部分第二金屬層的多個第三開口。表面處理層配置於接墊的上表面上。

Description

電路板結構及其製作方法
本發明是有關於一種基板結構及其製作方法，且特別是有關於一種電路板結構及其製作方法。
現今電子產品功能多元且效能更強，產品需求的I/O數也隨之升高，因而使得產品接點尺寸(pad size)及接點間距(pad pitch)越來越小。此外，上述需求也造成表面處理製程不易製作，尤其是在細間距(fine space)的產品上，因在移除暫時載板後即進行表面處理程序，易導致架橋問題(bridge issue)而產生電性短路。
本發明提供一種電路板結構，其具有較佳的結構可靠度。
本發明還提供一種電路板結構的製作方法，用以製作上述的電路板結構。
本發明的電路板結構，其包括一承載板、一薄膜重佈層、 多個銲球以及一表面處理層。薄膜重佈層配置於承載板上。薄膜重佈層包括一第一介電層、多個接墊、一第一金屬層、一第二介電層、一第二金屬層以及一第三介電層。第一介電層具有彼此相對的一頂表面與一第一表面以及多個第一開口。接墊分別位於第一開口內，且每一接墊具有一上表面，而頂表面高於上表面。第一金屬層配置在第一介電層的第一表面上。第二介電層覆蓋第一介電層及第一金屬層且具有暴露出部分第一金屬層的多個第二開口。第二金屬層配置於第二介電層上且延伸至第二開口內與第一金屬層電性連接。第三介電層覆蓋第二介電層及第二金屬層且具有暴露出部分第二金屬層的多個第三開口。銲球配置於薄膜重佈層的第三介電層與承載板之間且填充於第三開口內。銲球電性連接薄膜重佈層的第二金屬層與承載板。表面處理層配置於接墊的上表面上。
在本發明的一實施例中，上述的表面處理層的一表面切齊於第一介電層的頂表面。
在本發明的一實施例中，上述的表面處理層的一表面低於第一介電層的頂表面。
在本發明的一實施例中，上述的表面處理層的一表面突出於第一介電層的頂表面。
在本發明的一實施例中，上述的每一接墊還具有相對於上表面的一第二表面，且第二表面切齊於第一介電層的第一表面。
在本發明的一實施例中，上述的第一介電層的第一開口 暴露出部分第一金屬層而定義為接墊。
在本發明的一實施例中，上述的電路板結構還包括一圖案化種子層，配置於第一金屬層上，且部分圖案化種子層位於第一金屬層與第一介電層之間。第一介電層的第一開口暴露出部分圖案化種子層而定義為接墊。
在本發明的一實施例中，上述的電路板結構還包括一底膠，填充於薄膜重佈層的第三介電層與承載板之間且覆蓋銲球。
在本發明的一實施例中，上述的第一介電層、第二介電層以及第三介電層分別為一光敏介電層。
本發明的電路板結構的製作方法，其包括以下步驟。形成一薄膜重佈層於一暫時載板上。薄膜重佈層包括一第一介電層、一金屬層、一第一金屬層、一第二介電層、一第二金屬層以及一第三介電層。第一介電層與金屬層形成於暫時載板上。第一介電層具有多個第一開口，而金屬層位於第一開口內。第一介電層相對遠離暫時載板的一第一表面切齊於金屬層相對遠離暫時載板的一第二表面。第一金屬層形成在第一介電層與金屬層上。第二介電層覆蓋第一介電層及第一金屬層且具有暴露出部分第一金屬層的多個第二開口。第二金屬層配置於第二介電層上且延伸至第二開口內與第一金屬層電性連接。第三介電層覆蓋第二介電層及第二金屬層且具有暴露出部分第二金屬層的多個第三開口。透過多個銲球將薄膜重佈層組裝至一承載板上。銲球位於第三介電層與承載板之間且填充於第三開口內。銲球電性連接第二金屬層 與承載板。將薄膜重佈層組裝至承載板上之後，移除暫時載板而暴露出第一介電層的一頂表面。至少移除部分金屬層而形成多個接墊。第一介電層的頂表面高於每一接墊的一上表面。形成一表面處理層於接墊上。
在本發明的一實施例中，上述的暫時載板包括一玻璃基板、一離型膜以及一種子層。離型膜位於玻璃基板與種子層之間。形成薄膜重佈層於暫時載板上的步驟包括：形成第一介電層於種子層上。第一介電層的第一開口暴露出部分種子層。形成金屬層於第一介電層的第一開口內。形成一第一圖案化種子層及其上的第一金屬層於第一介電層與金屬層上。形成第二介電層於第一介電層上。形成一第二圖案化種子層及其上的第二金屬層於第二介電層上以及第二開口內。形成第三介電層於第二介電層上。
在本發明的一實施例中，上述的移除暫時載板以及至少部分金屬層的步驟包括：移除玻璃基板與離型膜。以蝕刻的方式移除種子層以及部分金屬層。
在本發明的一實施例中，上述的以蝕刻的方式完全移除金屬層，以暴露出部分第一圖案化種子層而形成接墊。
在本發明的一實施例中，上述的以蝕刻的方式完全移除金屬層以及部分第一圖案化種子層，以暴露出部分第一金屬層而形成接墊。
在本發明的一實施例中，上述的表面處理層的一表面切齊於第一介電層的頂表面。
在本發明的一實施例中，上述的表面處理層的一表面低於第一介電層的頂表面。
在本發明的一實施例中，上述的表面處理層的一表面突出於第一介電層的頂表面。
在本發明的一實施例中，上述的電路板結構的製作方法還包括於移除暫時載板之前，填充一底膠於薄膜重佈層的第三介電層與承載板之間且覆蓋銲球。
在本發明的一實施例中，上述的第一介電層、第二介電層以及第三介電層分別為一光敏介電層。
基於上述，在本發明的電路板結構的設計中，第一介電層的頂表面高於每一接墊的上表面，即第一介電層可視為一天然屏障(dam)，可有效地避免後續形成在接墊上的表面處理層因細間距導致架橋問題而產生電性短路。因此，本發明的電路板結構可具有較佳的結構可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
1:暫時載板
2:玻璃基板
4:離型膜
6、S1、S2:種子層
10a、10b、10c、10d、10e、10f、10g、10h、10i:電路板結構
100:薄膜重佈層
110:第一介電層
111:第一表面
112:第一開口
113:頂表面
120、M1、M2:金屬層
121:第二表面
125:第一圖案化種子層
130:第一金屬層
135:第二圖案化種子層
140:第二介電層
142:第二開口
150:第二金屬層
160:第三介電層
162:第三開口
200:承載板
210:核心層
220:第一增層線路層
222、232:線路層
224、234:介電層
226、236:導電孔
230:第二增層線路層
240:導電通孔
250:第一防銲層
252、262:防銲開口
260:第二防銲層
270:第一表面處理層
280:第二表面處理層
300:銲球
400:底膠
500a、500b、500c:表面處理層
501、502、503:表面
P1、P2:圖案化光阻層
PD1、PD2、PD3:接墊
T1、T2、T3:上表面
圖1A至圖1Q是依照本發明的一實施例的一種電路板結構的製作方法的剖面示意圖。
圖2是依照本發明的一實施例的一種電路板結構的剖面示意 圖。
圖3是依照本發明的另一實施例的一種電路板結構的剖面示意圖。
圖4是依照本發明的另一實施例的一種電路板結構的剖面示意圖。
圖5是依照本發明的另一實施例的一種電路板結構的剖面示意圖。
圖6是依照本發明的另一實施例的一種電路板結構的剖面示意圖。
圖7是依照本發明的另一實施例的一種電路板結構的剖面示意圖。
圖8是依照本發明的另一實施例的一種電路板結構的剖面示意圖。
圖9是依照本發明的另一實施例的一種電路板結構的剖面示意圖。
圖1A至圖1Q是依照本發明的一實施例的一種電路板結構的製作方法的剖面示意圖。關於本實施例的電路板的製作方法，首先，請參考圖1A，提供一暫時載板1，暫時載板1包括一玻璃基板2、一離型膜4以及一種子層6，其中離型膜4位於玻璃基板2與種子層6之間。種子層6的材質例如是鈦，但並不以此 為限。
接著，請參考圖1B，形成一第一介電層110於種子層6上。第一介電層110具有多個第一開口112，而第一開口112暴露出部分種子層6。此處，形成第一介電層110的方法例如是以塗佈(coating)的方式於種子層6上形成介電層，接著，對此介電層進行雷射鑽孔，而形成具有第一開口112的第一介電層110，但並不以此為限。第一介電層110可例如是一光敏介電層。
接著，請參考圖1C，藉由種子層6進行一電鍍(plating)製程，以形成一金屬層120於第一介電層110的第一開口112內，即金屬層120位於第一開口112內。至此，第一介電層110與金屬層120形成於暫時載板1上，而第一介電層110相對遠離暫時載板1的一第一表面111切齊於金屬層120相對遠離暫時載板1的一第二表面121。由於本實施例是先形成第一介電層110於暫時載板1，之後才電鍍形成金屬層120，因而可改善結構平整性，可避免可靠度異常並可提升產品電性。
接著，請參考圖1D，以濺鍍(sputtering)的方式形成一種子層S1於第一介電層110與金屬層120上，其中種子層S1完全覆蓋第一介電層110的第一表面111與金屬層120的第二表面121。種子層S1的材質例如是鈦，但並不以此為限。
接著，請參考圖1E，形成一圖案化光阻層P1於種子層S1上，其中圖案化光阻層P1暴露出部分種子層S1。
接著，請參考圖1F，藉由種子層S1進行一電鍍製程，以 形成一金屬層M1於圖案化光阻層P1所暴露出的種子層S1上。
接著，請同時參考圖1F以及圖1G，以剝離法(stripping)以及蝕刻法(etching)來移除圖案化光阻層P1及位於其下方的種子層S1，而形成一第一圖案化種子層125及其上的第一金屬層130於第一介電層110與金屬層120上。第一圖案化種子層125及其上的第一金屬層130暴露出第一介電層110的部分第一表面111，且第一圖案化種子層125及其上的第一金屬層130定義為一橫向圖案化線路層。
接著，請參考圖1H，形成一第二介電層140於第一介電層110上。第二介電層140覆蓋第一介電層110及第一金屬層130且具有暴露出部分第一金屬層130的多個第二開口142。此處，形成第二介電層140的方法例如是以塗佈(coating)的方式於第一介電層110上形成介電層，接著，對此介電層進行雷射鑽孔，而形成具有第二開口142的第二介電層140，但並不以此為限。第二介電層140可例如是一光敏介電層。
接著，請參考圖1I，以濺鍍的方式形成一種子層S2於第二介電層140上以及第二開口142內。種子層S2直接接觸第二開口142所暴露出的第一金屬層130。種子層S2的材質例如是鈦，但並不以此為限。
接著，請參考圖1J，形成一圖案化光阻層P2於種子層S2上，其中圖案化光阻層P2暴露出部分種子層S2。
接著，請參考圖1K，藉由種子層S2進行一電鍍製程， 以形成一金屬層M2於圖案化光阻層P2所暴露出的種子層S2上。
接著，請參考圖1L，以剝離法以及蝕刻法來移除移除圖案化光阻層P2及位於其下方的種子層S2，而形成一第二圖案化種子層135及其上的第二金屬層150於第二介電層140上以及第二開口142內。第二圖案化種子層135及其上的第二金屬層150配置於第二介電層140上且延伸至第二開口142內與第一金屬層130電性連接。第二圖案化種子層135及其上的第二金屬層150暴露出部分第二介電層140。位於第二介電層140上的第二圖案化種子層135及其上的第二金屬層150可定義為一橫向圖案化線路層，而位於第二開口142內的第二介電層140上的第二圖案化種子層135及其上的第二金屬層150可定義為一縱向導電通孔，可連接上、下兩橫向圖案化線路層。
接著，請參考圖1M，形成一第三介電層160於第二介電層140上。第三介電層160覆蓋第二介電層140及第二金屬層150且具有暴露出部分第二金屬層150的多個第三開口162。第三介電層160可例如是一光敏介電層。至此，已形成薄膜重佈層100於暫時載板1上，其中薄膜重佈層100包括第一介電層110、金屬層120、第一圖案化種子層125、第一金屬層130、第二介電層140、第二圖案化種子層135、第二金屬層150以及第三介電層160。
接著，請參考圖1N，翻轉暫時載板1及形成於其上的薄膜重佈層100，而使暫時載板1在上方，而薄膜重佈層100在下方。緊接著，透過多個銲球300將薄膜重佈層100組裝至一承載板200 上。承載板200包括一核心層210、一第一增層線路層220、一第二增層線路層230、多個導電通孔240、一第一防銲層250、一第二防銲層260、一第一表面處理層270以及一第二表面處理層280。第一增層線路層220與第二增層線路層230分別位於核心層210的相對兩側，且分別具有多層線路層222、232、多層介電層224、234以及多個導電孔226、236。線路層222、232與介電層224、234交替配置，且相鄰兩線路層222、232透過對應的導電孔226、236電性連接。導電通孔240貫穿核心層210且電性連接第一增層線路層220的線路層222與第二增層線路層230的線路層232。第一防銲層250與第二防銲層260分別配置於第一增層線路層220與第二增層線路層230上，且分別具有暴露出最外側的線路層222、232的防銲開口252、262。第一表面處理層270與第二表面處理層280分別配置於防銲開口252、262所暴露出的線路層222、232上。銲球300位於第三介電層160與承載板200的第一防銲層250之間且填於第三開口162內以及防銲開口252內。銲球300電性連接第二金屬層150與第一表面處理層270，而使薄膜重佈層100電性連接至承載板200。
緊接著，請再參考圖1N，填充一底膠400於薄膜重佈層100的第三介電層160與承載板200的第一防銲層250之間且覆蓋銲球300。
接著，請同時參考圖1N以及圖1O，將薄膜重佈層100組裝至承載板200上之後，移除玻璃基板2與離型膜4。舉例來說， 例如是通過向位於玻璃基板2與種子層6之間的離型膜4施加外部能量(例如，熱和/或壓力等)，從而使離型膜4與種子層6分層；或者是，可以使用其他合適的製程，例如機械移除(mechanical removing)、蝕刻、研磨(grinding)等來移除玻璃基板2和離型膜4。
之後，請同時參考圖1O以及圖1P，以蝕刻的方式移除種子層6以及部分金屬層120，而形成多個接墊PD1。此時，暫時載板1已移除而暴露出第一介電層110的一頂表面113。第一介電層110的頂表面113高於每一接墊PD1的一上表面T1。
最後，請參考圖1Q，形成一表面處理層500a於接墊PD1上。此處，表面處理層500a的一表面501實質上是切齊於第一介電層110的頂表面113。表面處理層500a的材質例如是電鍍鎳金、電鍍錫銀、化鎳鈀金、化錫或化鈀金，但並不以此為限。
簡言之，本實施例是在移除暫時載板1之後，先對金屬層120進行蝕刻，之後才進行表面處理層500a的製作，因此於形成表面處理層500a時，第一介電層110可作為屏障來降低/避免因架橋問題而產生電性短路。至此，已完成電路板結構10a的製作。於一實施例中，電路板結構10a例如是一測試探針卡，但不以此為限。
在結構上，請再參考圖1Q，電路板結構10a包括薄膜重佈層100、承載板200、銲球300以及表面處理層500a。薄膜重佈層100配置於承載板200上且包括第一介電層110、接墊PD1、第 一金屬層130、第二介電層140、第二金屬層150以及第三介電層160。第一介電層110具有彼此相對的第一表面111與頂表面113以及第一開口112。接墊PD1分別位於第一開口112內，且每一接墊PD1具有上表面T1，而頂表面113高於上表面T1。第一金屬層130配置在第一介電層110的第一表面111上，其中第一金屬層130為橫向圖案化線路層，可與縱向的接墊PD1電性連接。第二介電層140覆蓋第一介電層110及第一金屬層130且具有暴露出部分第一金屬層130的多個第二開口142。第二金屬層150配置於第二介電層140上且延伸至第二開口142內與第一金屬層130電性連接。第三介電層160覆蓋第二介電層140及第二金屬層150且具有暴露出部分第二金屬層150的多個第三開口162。銲球300配置於薄膜重佈層100的第三介電層160與承載板200之間且填充於第三開口162內。銲球300電性連接薄膜重佈層100的第二金屬層150與承載板200。表面處理層500a配置於接墊PD1的上表面T1上，其中表面處理層500a的表面501切齊於第一介電層110的頂表面113。此外，本實施例的電路板結構10a還包括底膠400，其中底膠400填充於薄膜重佈層100的第三介電層160與承載板200之間且覆蓋銲球300。
簡言之，在本實施例的電路板結構10a的設計中，第一介電層110的頂表面113高於每一接墊PD1的上表面T1，即第一介電層110可視為一天然屏障，可有效地避免後續形成在接墊PD1上的表面處理層500a因細間距導致架橋問題而產生電性短路。因 此，本實施例的電路板結構10a可具有較佳的結構可靠度。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2是依照本發明的一實施例的一種電路板結構的剖面示意圖。請同時參照圖1Q與圖2，本實施例的電路板結構10b與圖1Q中的電路板結構10a相似，惟二者主要差異之處在於：在本實施例中，表面處理層500b的一表面502突出於第一介電層110的頂表面113，可增加表面處理層500b的覆蓋面積，以防止第一介電層110受損。
圖3是依照本發明的另一實施例的一種電路板結構的剖面示意圖。請同時參照圖1Q與圖3，本實施例的電路板結構10c與圖1Q中的電路板結構10a相似，惟二者主要差異之處在於：在本實施例中，表面處理層500c的一表面503低於第一介電層110的頂表面113，可減少滑針的可能性。
圖4是依照本發明的另一實施例的一種電路板結構的剖面示意圖。請同時參照圖1Q與圖4，本實施例的電路板結構10d與圖1Q中的電路板結構10a相似，惟二者主要差異之處在於：於圖1O的步驟時，以蝕刻的方式完全移除金屬層120，而暴露出部分第一圖案化種子層125而形成接墊PD2。在此蝕刻步驟中，第 一圖案化種子層125可做為蝕刻金屬層120之蝕刻阻擋層。第一介電層110的頂表面113高於每一接墊PD2的一上表面T2。表面處理層500a的表面501實質上是切齊於第一介電層110的頂表面113。由於完全移除金屬層120，因而增加了表面處理層500a的容置空間，可增加表面耐磨性。
圖5是依照本發明的另一實施例的一種電路板結構的剖面示意圖。請同時參照圖4與圖5，本實施例的電路板結構10e與圖4中的電路板結構10d相似，惟二者主要差異之處在於：在本實施例中，表面處理層500b的表面502突出於第一介電層110的頂表面113，可增加表面處理層500b的覆蓋面積，以防止第一介電層110受損。
圖6是依照本發明的另一實施例的一種電路板結構的剖面示意圖。請同時參照圖4與圖6，本實施例的電路板結構10f與圖4中的電路板結構10f相似，惟二者主要差異之處在於：在本實施例中，表面處理層500c的表面503低於第一介電層110的頂表面113，可減少滑針的可能性。
圖7是依照本發明的另一實施例的一種電路板結構的剖面示意圖。請同時參照圖1Q與圖7，本實施例的電路板結構10g與圖1Q中的電路板結構10a相似，惟二者主要差異之處在於：於圖1O的步驟時，以蝕刻的方式完全移除金屬層120以及部分第一圖案化種子層125，以暴露出部分第一金屬層130而形成接墊PD3。在此蝕刻步驟中，第一圖案化種子層125及第一金屬層130 可分別作為蝕刻金屬層120及蝕刻第一圖案化種子層125之蝕刻阻擋層。第一介電層110的頂表面113高於每一接墊PD3的一上表面T3。表面處理層500a的表面501實質上是切齊於第一介電層110的頂表面113。由於移除部分第一圖案化種子層125，因而可排除對訊號的影響。
圖8是依照本發明的另一實施例的一種電路板結構的剖面示意圖。請同時參照圖7與圖8，本實施例的電路板結構10h與圖7中的電路板結構10g相似，惟二者主要差異之處在於：在本實施例中，表面處理層500b的表面502突出於第一介電層110的頂表面113，可增加表面處理層500b的覆蓋面積，以防止第一介電層110受損。
圖9是依照本發明的另一實施例的一種電路板結構的剖面示意圖。請同時參照圖7與圖9，本實施例的電路板結構10i與圖7中的電路板結構10g相似，惟二者主要差異之處在於：在本實施例中，表面處理層500c的表面503低於第一介電層110的頂表面113，可減少滑針的可能性。
綜上所述，在本發明的電路板結構的設計中，第一介電層的頂表面高於每一接墊的上表面，即第一介電層可視為一天然屏障，可有效地避免後續形成在接墊上的表面處理層因細間距導致架橋間題而產生電性短路。因此，本發明的電路板結構可具有較佳的結構可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本 發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a:電路板結構
100:薄膜重佈層
110:第一介電層
111:第一表面
112:第一開口
113:頂表面
130:第一金屬層
140:第二介電層
142:第二開口
150:第二金屬層
160:第三介電層
162:第三開口
200:承載板
300:銲球
400:底膠
500a:表面處理層
501:表面
PD1:接墊
T1:上表面

Claims (20)

  1. 一種電路板結構，包括：一承載板；一薄膜重佈層，配置於該承載板上，該薄膜重佈層包括一第一介電層、多個接墊、一第一金屬層、一第二介電層、一第二金屬層以及一第三介電層，該第一介電層具有彼此相對的一頂表面與一第一表面以及多個第一開口，該些接墊分別位於該些第一開口內，且各該接墊具有一上表面，該頂表面高於該上表面，該第一金屬層配置在該第一介電層的該第一表面上，該第二介電層覆蓋該第一介電層及該第一金屬層且具有暴露出部分該第一金屬層的多個第二開口，該第二金屬層配置於該第二介電層上且延伸至該些第二開口內與該第一金屬層電性連接，該第三介電層覆蓋該第二介電層及該第二金屬層且具有暴露出部分該第二金屬層的多個第三開口；多個銲球，配置於該薄膜重佈層的該第三介電層與該承載板之間且填充於該些第三開口內，其中該些銲球電性連接該薄膜重佈層的該第二金屬層與該承載板；以及一表面處理層，配置於該些接墊的該上表面上。
  2. 如請求項1所述的電路板結構，其中該表面處理層的一表面切齊於該第一介電層的該頂表面。
  3. 如請求項1所述的電路板結構，其中該表面處理層的一表面低於該第一介電層的該頂表面。
  4. 如請求項1所述的電路板結構，其中該表面處理層的一表面突出於該第一介電層的該頂表面。
  5. 如請求項1所述的電路板結構，其中各該接墊還具有相對於該上表面的一第二表面，且該第二表面切齊於該第一介電層的該第一表面。
  6. 如請求項1所述的電路板結構，其中該第一介電層的該些第一開口暴露出部分該第一金屬層而定義為該些接墊。
  7. 如請求項1所述的電路板結構，更包括：一圖案化種子層，配置於該第一金屬層上，且部分該圖案化種子層位於該第一金屬層與該第一介電層之間，該第一介電層的該些第一開口暴露出部分該圖案化種子層而定義為該些接墊。
  8. 如請求項1所述的電路板結構，更包括：一底膠，填充於該薄膜重佈層的該第三介電層與該承載板之間且覆蓋該些銲球。
  9. 如請求項1所述的電路板結構，其中該第一介電層、該第二介電層以及該第三介電層分別為一光敏介電層。
  10. 如請求項1所述的電路板結構，其中各該第一開口貫穿該第一介電層。
  11. 一種電路板結構的製作方法，包括：形成一薄膜重佈層於一暫時載板上，該薄膜重佈層包括一第一介電層、一金屬層、一第一金屬層、一第二介電層、一第二金屬層以及一第三介電層，該第一介電層與該金屬層形成於該暫時 載板上，該第一介電層具有多個第一開口，而該金屬層位於該些第一開口內，且該第一介電層相對遠離該暫時載板的一第一表面切齊於該金屬層相對遠離該暫時載板的一第二表面，該第一金屬層形成在該第一介電層與該金屬層上，該第二介電層覆蓋該第一介電層及該第一金屬層且具有暴露出部分該第一金屬層的多個第二開口，該第二金屬層配置於該第二介電層上且延伸至該些第二開口內與該第一金屬層電性連接，該第三介電層覆蓋該第二介電層及該第二金屬層且具有暴露出部分該第二金屬層的多個第三開口；透過多個銲球將該薄膜重佈層組裝至一承載板上，其中該些銲球位於該第三介電層與該承載板之間且填充於該些第三開口內，該些銲球電性連接該第二金屬層與該承載板；將該薄膜重佈層組裝至該承載板上之後，移除該暫時載板而暴露出該第一介電層的一頂表面，且至少移除部分該金屬層而形成多個接墊，其中該第一介電層的該頂表面高於各該接墊的一上表面；以及形成一表面處理層於該些接墊上。
  12. 如請求項11所述的電路板結構的製作方法，其中該暫時載板包括一玻璃基板、一離型膜以及一種子層，該離型膜位於該玻璃基板與該種子層之間，而形成該薄膜重佈層於該暫時載板上的步驟包括： 形成該第一介電層於該種子層上，該第一介電層的該些第一開口暴露出部分該種子層；形成該金屬層於該第一介電層的該些第一開口內；形成一第一圖案化種子層及其上的該第一金屬層於該第一介電層與該金屬層上；形成該第二介電層於該第一介電層上；形成一第二圖案化種子層及其上的該第二金屬層於該第二介電層上以及該些第二開口內；以及形成該第三介電層於該第二介電層上。
  13. 如請求項12所述的電路板結構的製作方法，其中移除該暫時載板以及至少部分該金屬層的步驟包括：移除該玻璃基板與該離型膜；以及以蝕刻的方式移除該種子層以及部分該金屬層。
  14. 如請求項12所述的電路板結構的製作方法，其中以蝕刻的方式完全移除該金屬層，以暴露出部分該第一圖案化種子層而形成該些接墊。
  15. 如請求項12所述的電路板結構的製作方法，其中以蝕刻的方式完全移除該金屬層以及部分該第一圖案化種子層，以暴露出部分該第一金屬層而形成該些接墊。
  16. 如請求項11所述的電路板結構的製作方法，其中該表面處理層的一表面切齊於該第一介電層的該頂表面。
  17. 如請求項11所述的電路板結構的製作方法，其中該表面處理層的一表面低於該第一介電層的該頂表面。
  18. 如請求項11所述的電路板結構的製作方法，其中該表面處理層的一表面突出於該第一介電層的該頂表面。
  19. 如請求項11所述的電路板結構的製作方法，更包括：於移除該暫時載板之前，填充一底膠於該薄膜重佈層的該第三介電層與該承載板之間且覆蓋該些銲球。
  20. 如請求項11所述的電路板結構的製作方法，其中該第一介電層、該第二介電層以及該第三介電層分別為一光敏介電層。
TW111139981A 2022-10-21 2022-10-21 電路板結構及其製作方法 TWI829396B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111139981A TWI829396B (zh) 2022-10-21 2022-10-21 電路板結構及其製作方法
US17/992,933 US20240237202A9 (en) 2022-10-21 2022-11-23 Circuit board structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111139981A TWI829396B (zh) 2022-10-21 2022-10-21 電路板結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI829396B true TWI829396B (zh) 2024-01-11
TW202418518A TW202418518A (zh) 2024-05-01

Family

ID=90459154

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111139981A TWI829396B (zh) 2022-10-21 2022-10-21 電路板結構及其製作方法

Country Status (2)

Country Link
US (1) US20240237202A9 (zh)
TW (1) TWI829396B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200814758A (en) * 2006-09-08 2008-03-16 Advanced Chip Eng Tech Inc Structure of image sensor module and a method for manufacturing of wafer level package
TW201642408A (en) * 2015-03-16 2016-12-01 Taiwan Semiconductor Mfg Co Ltd Eliminate sawing-induced peeling through forming trenches
CN106816416A (zh) * 2015-11-27 2017-06-09 蔡亲佳 半导体嵌入式混合封装结构及其制作方法
TW201814866A (zh) * 2016-09-20 2018-04-16 矽品精密工業股份有限公司 基板結構及其製法
TW202002108A (zh) * 2018-06-29 2020-01-01 台灣積體電路製造股份有限公司 半導體結構的形成方法
TW202010061A (zh) * 2018-08-22 2020-03-01 南韓商三星電子股份有限公司 半導體封裝
TW202207396A (zh) * 2020-07-31 2022-02-16 南韓商三星電子股份有限公司 半導體封裝
TWI781049B (zh) * 2022-01-24 2022-10-11 欣興電子股份有限公司 電路板結構及其製作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534466A (en) * 1995-06-01 1996-07-09 International Business Machines Corporation Method of making area direct transfer multilayer thin film structure
US6036809A (en) * 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
US6998327B2 (en) * 2002-11-19 2006-02-14 International Business Machines Corporation Thin film transfer join process and multilevel thin film module
US8867219B2 (en) * 2011-01-14 2014-10-21 Harris Corporation Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
US8693203B2 (en) * 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US10888001B2 (en) * 2018-06-08 2021-01-05 Unimicron Technology Corp. Circuit carrier board structure and manufacturing method thereof
US11164817B2 (en) * 2019-11-01 2021-11-02 International Business Machines Corporation Multi-chip package structures with discrete redistribution layers
US11721603B2 (en) * 2020-10-15 2023-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan out method utilizing a filler-free insulating material
CN114597193A (zh) * 2020-12-07 2022-06-07 群创光电股份有限公司 电子装置的重布线层结构及其制作方法
US11516910B1 (en) * 2021-07-09 2022-11-29 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200814758A (en) * 2006-09-08 2008-03-16 Advanced Chip Eng Tech Inc Structure of image sensor module and a method for manufacturing of wafer level package
TW201642408A (en) * 2015-03-16 2016-12-01 Taiwan Semiconductor Mfg Co Ltd Eliminate sawing-induced peeling through forming trenches
CN106816416A (zh) * 2015-11-27 2017-06-09 蔡亲佳 半导体嵌入式混合封装结构及其制作方法
TW201814866A (zh) * 2016-09-20 2018-04-16 矽品精密工業股份有限公司 基板結構及其製法
TW202002108A (zh) * 2018-06-29 2020-01-01 台灣積體電路製造股份有限公司 半導體結構的形成方法
TW202010061A (zh) * 2018-08-22 2020-03-01 南韓商三星電子股份有限公司 半導體封裝
TW202207396A (zh) * 2020-07-31 2022-02-16 南韓商三星電子股份有限公司 半導體封裝
TWI781049B (zh) * 2022-01-24 2022-10-11 欣興電子股份有限公司 電路板結構及其製作方法

Also Published As

Publication number Publication date
US20240138059A1 (en) 2024-04-25
US20240237202A9 (en) 2024-07-11
TW202418518A (zh) 2024-05-01

Similar Documents

Publication Publication Date Title
JP4558776B2 (ja) 回路基板の製造方法
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
JP6951838B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US7698813B2 (en) Method for fabricating conductive blind via of circuit substrate
TWI693872B (zh) 電路板製造方法
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2001185845A (ja) 電子部品の製造方法及び該電子部品
US20150313015A1 (en) Wiring board
TWI484605B (zh) 封裝基板及其製造方法
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
TWI829396B (zh) 電路板結構及其製作方法
KR20040023773A (ko) 도체 배선 패턴의 형성 방법
US12009329B2 (en) Manufacturing method of integrated substrate
TW201927090A (zh) 佈線板及其製造方法
TWI826060B (zh) 電路板結構及其製作方法
CN117956679A (zh) 电路板结构及其制作方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
TWI423410B (zh) 金屬導電結構及其製作方法
JP4193479B2 (ja) 素子実装基板の製造方法
CN117956678A (zh) 电路板结构及其制作方法
KR100652132B1 (ko) 인쇄 회로 기판 및 이의 제작 방법
JP2024017824A (ja) 多層基板及び多層基板の製造方法