TWI823754B

TWI823754B - 畫素結構

Info

Publication number: TWI823754B
Application number: TW112102121A
Authority: TW
Inventors: 黃孟秋; 林弘哲; 許倩雯; 何昇儒; 侯舜齡; 郭子維; 朱崴豪
Original assignee: 友達光電股份有限公司
Priority date: 2023-01-17
Filing date: 2023-01-17
Publication date: 2023-11-21
Also published as: CN116661203A

Abstract

畫素結構包含數個資料線、數個掃描線、數個次畫素單元、第一共通線、第二共通線、至少一電極、至少一第一連接電極以及至少一第二連接電極。次畫素單元中之每一者具有至少一主動元件、與主動元件電性連接之至少一畫素電極以及與畫素電極分隔之至少一共通電極。第一共通線位於兩相鄰之次畫素單元之間。第一共通線包含第一共通線段以及與第一共通線段斷開之第二共通線段。第一共通線與資料線或掃描線中之另一者沿著第一方向延伸。電極位於第一共通線段與第二共通線段之斷開處。第二連接電極經由介電層之至少一開口連接第一連接電極與電極。

Description

畫素結構

本揭露係有關於一種畫素結構。

在窄邊框設計(ZBD)的架構下，資料線走線在畫素的中間會造成耦合電容(C _pd)大幅增加。為了屏蔽耦合電容，可以在資料線與畫素電極中增加電極。然而，電極的片阻值很大，其訊號被耦合之後還是很難回到該有的準位，而造成訊號端以及遠離訊號端的電壓設定不同，導致面板整體產生色偏問題。如何提出一種可以解決上述問題的畫素結構，是目前業界亟欲投入研發資源解決的問題之一。

有鑑於此，本揭露之一目的在於提出一種可有解決上述問題的畫素結構。

為了達到上述目的，依據本揭露之一實施方式，一種畫素結構包含數個資料線、數個掃描線、數個次畫素單元、第一共通線、第二共通線、至少一電極、至少一第一連接電極以及至少一第二連接電極。資料線以及掃描線設置於基板上。次畫素單元設置於基板上。次畫素單元中之每一者具有至少一主動元件、與主動元件電性連接之至少一畫素電極以及與畫素電極分隔之至少一共通電極。共通電極與畫素電極至少部份重疊，且主動元件中之每一者與對應之資料線中之一者以及對應之掃描線中之一者電性連接。第一共通線以及第二共通線設置於基板上，且第一共通線位於兩相鄰之次畫素單元之間。第一共通線包含第一共通線段以及與第一共通線段斷開之第二共通線段。第一共通線與資料線或掃描線中之另一者沿著第一方向延伸。電極位於第一共通線段與第二共通線段之斷開處，且電極與第一共通線段以及第二共通線段分隔。第一連接電極位於電極上方且與電極部份重疊。第一連接電極連接兩相鄰之次畫素單元中之一者之共通電極。第二連接電極位於第一連接電極上。第一連接電極與第二連接電極之間夾設有介電層，且第二連接電極經由介電層之至少一開口連接第一連接電極與電極。

於本揭露的一或多個實施方式中，第一共通線與資料線沿著第一方向延伸。

於本揭露的一或多個實施方式中，畫素結構進一步包含數個傳輸掃描線設置於基板上，且傳輸掃描線中之每一者與對應之掃描線中之另一者電性連接。

於本揭露的一或多個實施方式中，傳輸掃描線與資料線沿著第一方向延伸。

於本揭露的一或多個實施方式中，畫素結構進一步包含至少一額外共通線設置於基板上且連接電極。額外共通線與掃描線中之該者沿著第二方向延伸，且第一方向與第二方向交錯(interlace)。

於本揭露的一或多個實施方式中，畫素結構進一步包含至少一分支共通線設置於基板上，且分支共通線與第二共通線段部份重疊。分支共通線與額外共通線連接。

於本揭露的一或多個實施方式中，分支共通線與第二共通線段之間夾設有絕緣層，且分支共通線經由絕緣層之至少一開口連接第二共通線段。

於本揭露的一或多個實施方式中，兩相鄰之次畫素單元之共通電極相連接。

於本揭露的一或多個實施方式中，畫素結構進一步包含至少一輔助電極設置於基板上。輔助電極與第二共通線重疊。

於本揭露的一或多個實施方式中，輔助電極與第二共通線連接且沿著第一方向延伸。

於本揭露的一或多個實施方式中，輔助電極與第一共通線、電極、第一連接電極、第二連接電極以及共通電極分隔。

於本揭露的一或多個實施方式中，畫素結構進一步包含數個傳輸掃描線設置於基板上。輔助電極與傳輸掃描線重疊。

於本揭露的一或多個實施方式中，畫素結構進一步包含第三連接電極設置於基板上。第三連接電極連接兩相鄰之次畫素單元中之一者之共通電極以及上一列或下一列之次畫素單元中之一者之共通電極。

於本揭露的一或多個實施方式中，資料線中之每一者延伸通過對應之畫素電極中之一者以及共通電極中之一者。

綜上所述，在本揭露之畫素結構中，由於第一共通線段與第二共通線段斷開，且第一共通線段與第二共通線段的斷開處具有電極，並且與共通電極連接的第二連接電極連接第一連接電極以及電極，使得阻值可以降低，以達到使面板整體的共通準位(V _COM)表現更好的功效。據此，本揭露的畫素結構可以解決面板色偏的問題。

以上所述僅係用以闡述本揭露所欲解決的問題、解決問題的技術手段、及其產生的功效等等，本揭露之具體細節將在下文的實施方式及相關圖式中詳細介紹。

以下將以圖式揭露本揭露之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露。也就是說，在本揭露部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。在所有圖式中相同的標號將用於表示相同或相似的元件。

在圖式中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的圖式標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」或「耦合」係可為二元件間存在其它元件。

應當理解，儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的「第一元件」、「部件」、「區域」、「層」或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。

這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式「一」、「一個」和「該」旨在包括複數形式，包括「至少一個」。「或」表示「及/或」。如本文所使用的，術語「及/或」包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語「包含」及/或「包括」指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。

此外，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的「下」側的元件將被定向在其他元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件「下方」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「下面」或「下面」可以包括上方和下方的取向。

本文使用的「約」、「近似」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

請參考第1圖。第1圖為根據本揭露之一實施方式之畫素結構100的俯視圖。在本實施方式中，如第1圖所示，畫素結構100包含設置於如第2圖至第4圖所示的基板110上方的數個資料線DL、掃描線SL、數個傳輸掃描線S _T、第一次畫素單元PX1、第二次畫素單元PX2、第一共通線C1、第二共通線C2、額外共通線Ca、分支共通線Cb、電極E、輔助電極E _ax、至少一第一連接電極E1、至少一第二連接電極E2以及第三連接電極E3。如第1圖所示，第一次畫素單元PX1與第二次畫素單元PX2相鄰。第一次畫素單元PX1以及第二次畫素單元PX2中之每一者具有至少一主動元件T、與主動元件T電性連接之第一畫素電極E _px1與第二畫素電極E _px2以及與第一畫素電極E _px1以及第二畫素電極E _px2分隔之至少一共通電極E _C。主動元件T中之每一者與對應之資料線DL中之一者以及對應之一個掃描線SL電性連接。如第1圖所示，在一些實施方式中，資料線DL在第一方向D1上延伸，掃描線SL在第二方向D2上延伸，掃描線SL與資料線DL交錯(interlace)設置。

更詳細地說，如第1圖所示，掃描線SL連接主動元件T的閘極。傳輸掃描線S _T中之每一者與對應之一個掃描線SL交錯(interlace)設置，且傳輸掃描線S _T中之每一者與對應之一個掃描線SL電性連接。更詳細地說，如第1圖所示，在畫素結構100中的一個傳輸掃描線S _T透過設置於其下方的輔助電極E _ax與一個掃描線SL連接。藉此，主動元件T可以藉由連接至傳輸掃描線S _T的掃描線SL被打開。接著，資料線DL連接主動元件T的源極。資料線DL中之每一者延伸通過對應之第一畫素電極E _px1以及第二畫素電極E _px2中之一者以及共通電極E _C中之一者。電極E連接主動元件T的汲極，且電極E與第一畫素電極E _px1以及第二畫素電極E _px2電性連接。藉此，主動元件T可以接收來自資料線DL的訊號，而使第一畫素電極E _px1或第二畫素電極E _px2相對於共通電壓(V _COM)具有偏壓。

請繼續參考第1圖。如第1圖所示，第一共通線C1位於相鄰的第一次畫素單元PX1與第二次畫素單元PX2之間。第一共通線C1包含第一共通線段C1a以及第二共通線段C1b。第二共通線段C1b與第一共通線段C1a斷開。在一些實施方式中，如第1圖所示，電極E位於第一共通線段C1a與第二共通線段C1b的斷開處。分支共通線Cb與額外共通線Ca連接。第三連接電極E3連接相鄰的第一次畫素單元PX1以及第二次畫素單元PX2中之一者之共通電極E _C以及上一列或下一列之第一次畫素單元PX1以及第二次畫素單元PX2中之一者之共通電極E _C(未繪示)。輔助電極E _ax與第二共通線C2重疊，且輔助電極E _ax與傳輸掃描線S _T重疊。更詳細地說，在第二共通線C2以及傳輸掃描線S _T下方各設置有輔助電極E _ax是為了降低閘極負載(Gate Loading)，藉以提升顯示品質。輔助電極E _ax與第一共通線C1、電極E、第一連接電極E1、第二連接電極E2以及共通電極E _C分隔。

在一些實施方式中，第一共通線C1與資料線DL沿著第一方向D1延伸，傳輸掃描線S _T與資料線DL沿著第一方向D1延伸。在一些實施方式中，額外共通線Ca與掃描線SL沿著第二方向D2延伸。在一些實施方式中，傳輸掃描線S _T中之每一者與對應之輔助電極E _ax電性連接。

在一些實施方式中，如第1圖所示，第一方向D1與第二方向D2交錯(interlace)。

請參考第2圖。第2圖為根據本揭露之一實施方式之沿著第1圖的剖面線A-A’的畫素結構100的剖面圖。在本實施方式中，如第2圖所示，畫素結構100進一步包含閘極絕緣層120、鈍化層130、濾光層140、介電層150、液晶層160以及覆蓋層170。如第2圖所示，輔助電極E _ax以及分支共通線Cb設置於基板110上。閘極絕緣層120設置於基板110上並部分覆蓋輔助電極E _ax以及分支共通線Cb。第二共通線C2、資料線DL以及第二共通線段C1b設置於閘極絕緣層120上。鈍化層130設置於閘極絕緣層120並覆蓋第二共通線C2、資料線DL以及第二共通線段C1b。濾光層140設置於鈍化層130上。共通電極E _C設置於濾光層140。介電層150設置於共通電極E _C上。第一畫素電極E _px1以及第二畫素電極E _px2設置於介電層150上。液晶層160設置於介電層150並覆蓋第一畫素電極E _px1以及第二畫素電極E _px2。覆蓋層170設置於液晶層160上方。在一些實施方式中，如第2圖所示，畫素結構100進一步包含上板共電極E _CF位於液晶層160與覆蓋層170之間。

請繼續參考第2圖。如第2圖所示，閘極絕緣層120具有至少一開口O ₁₂₀。如第1圖以及第2圖所示，輔助電極E _ax與第二共通線C2連接且沿著第一方向D1延伸，且分支共通線Cb與第二共通線段C1b連接且沿著第一方向D1延伸。具體來說，第二共通線C2填充開口O ₁₂₀並接觸輔助電極E _ax，且第二共通線段C1b填充開口O ₁₂₀並接觸分支共通線Cb。如第2圖所示，相鄰的第一次畫素單元PX1的共通電極E _C與第二次畫素單元PX2的共通電極E _C相連接。如第2圖所示，共通電極E _C與第一畫素電極E _px1以及第二畫素電極E _px2至少部份重疊。

請參考第3圖。第3圖為根據本揭露之一實施方式之沿著第1圖的剖面線B-B’的畫素結構100的剖面圖。在本實施方式中，如第3圖所示，電極E、額外共通線Ca以及分支共通線Cb設置於基板110上。電極E連接額外共通線Ca，且額外共通線Ca連接分支共通線Cb。第一共通線段C1a以及第二共通線段C1b設置於閘極絕緣層120上。第二連接電極E2設置於介電層150上。如第3圖所示，電極E與第一共通線段C1a以及第二共通線段C1b分隔。如第1圖以及第3圖所示，分支共通線Cb與第二共通線段C1b部份重疊。具體來說，如第3圖所示，分支共通線Cb與第二共通線段C1b之間夾設有閘極絕緣層120，且分支共通線Cb經由閘極絕緣層120之至少一開口O ₁₂₀連接第二共通線段C1b。

請參考第4圖。第4圖為根據本揭露之一實施方式之沿著第1圖的剖面線C-C’的畫素結構100的剖面圖。在本實施方式中，如第4圖所示，介電層150夾設於第一連接電極E1與第二連接電極E2之間。介電層150具有至少一開口O ₁₅₀。第二連接電極E2經由介電層150的至少一開口O ₁₅₀連接第一連接電極E1與電極E。如第4圖所示，第一連接電極E1位於電極E上方且與電極E部份重疊。第一連接電極E1連接相鄰的第一次畫素單元PX1與第二次畫素單元PX2中之一者之共通電極E _C。第二連接電極E2位於第一連接電極E1上。第二連接電極E2與第二畫素電極E _px2分隔。

在一些實施方式中，如第1圖所示，第一共通線C1必須斷開。更詳細地說，假使第一共通線C1沒有斷開，則第一共通線C1以及電極E會形成雙層金屬結構(Double-metal Structure)的配置，濾光層140在此處形成時必須順應上述雙層金屬結構爬坡分布，在坡度轉換處容易造成濾光層140的破損，故第一共通線C1必須斷開，以便於進一步形成第一連接電極E1以及第二連接電極E2。由於第二畫素電極E _px2經由第一連接電極E1以及第二連接電極E2與電極E連接，可以達到降低阻值的功效。

在一些實施方式中，掃描線SL、額外共通線Ca、電極E、分支共通線Cb與輔助電極E _ax同層。在一些實施方式中，第一共通線C1、第二共通線C2、資料線DL與傳輸掃描線S _T同層。在一些實施方式中，共通電極E _C、第一連接電極E1與第三連接電極E3同層。在一些實施方式中，第一畫素電極E _px1、第二畫素電極E _px2與第二連接電極E2同層。

在一些實施方式中，基板110以及覆蓋層170可以是透光材料。在一些實施方式中，基板110以及覆蓋層170可以是例如玻璃或其他合適的材料。在一些實施方式中，閘極絕緣層120可以是例如氧化物或其他合適的材料。在一些實施方式中，鈍化層130以及介電層150可以是氧化物、氮化物或其他合適的材料。在一些實施方式中，濾光層140可以是彩色濾光片(Color Filter)。在一些實施方式中，共通電極E _C、第一連接電極E1、第二連接電極E2、第三連接電極E3、第一畫素電極E _px1、以及第二畫素電極E _px2的材料可以是例如氧化銦錫(Indium Tin Oxide；ITO)或其他合適的導電材料。

在一些實施方式中。主動元件T可以是薄膜電晶體(Thin-film Transistor)。在一些實施方式中，主動元件T可以是例如底閘(bottom-gate)型薄膜電晶體、頂閘(top-gate)型薄膜電晶體或其它合適的薄膜電晶體。在一些實施方式中，主動元件T的通道層可以是半導體材料。在一些實施方式中，半導體材料可以是例如非晶矽、多晶矽、氧化物半導體或其它合適的半導體材料。

請同時參考第5圖以及本段末所列之表一。第5圖為根據本揭露之一實施方式之畫素單元PU的俯視圖。表一列出根據本揭露之一實施方式之畫素單元PU的走線條數配比的數個可能組合的表格。如第5圖所示，畫素單元PU包含數個畫素結構100以及數個畫素結構100’。畫素結構100與畫素結構100’的不同之處，在於畫素結構100的第一共通線C1是斷開的，而畫素結構100’的第一共通線C1沒有斷開。在本實施方式中，根據本揭露的畫素結構100或畫素結構100’的前述結構配置，可以計算出在一個畫素單元PU中資料線DL、閘極線GL以及共通電極線CL的走線條數配比。更詳細地說，閘極線GL實質上等於畫素結構100中的傳輸掃描線S _T在一個畫素單元PU中的延伸。在本揭露的畫素結構100或畫素結構100’的結構配置下，資料線DL的數量等於閘極線GL的數量以及共通電極線CL的數量之總和。假設所需的螢幕解析度為A(行):B(列)，橫列的區數為Y(即，閘極線GL的訊號藉由掃描線SL能夠一次同時打開Y列的次畫素單元的主動元件T的閘極)，又因為每個畫素有三個顯示點(用作紅光、綠光以及藍光的顯示點)，故資料線DL的條數為3*A，閘極線GL的條數為B*Y。資料線DL的條數(3*A)與閘極線GL的條數(B*Y)可以約分，亦能依據所需將約分後的條數倍數展開。接著，將約分後的資料線DL的條數與閘極線GL的條數相減，即可計算出共通電極線CL的條數。

舉例來說，若所需的螢幕解析度32:9，橫列的區數為8，則資料線DL的條數為96(32*3)，閘極線GL的條數為72(9*8)。依據上述計算出的條數配比，若資料線DL的條數固定為32(96/3)，則閘極線GL的條數應為24(72/3)。據此，共通電極線CL的條數應為8(32-24)條(如表一所示)。這代表當資料線DL有32條時，閘極線GL應當有24條，共通電極線CL則應當有8條，這樣的配置方能達到相當於「閘極線GL的訊號在同一列的掃描線SL上同時有8個進線點(一區一個進線點)」。表一

區數	資料線條數	閘極線條數	共通電極線條數
10	32	30	2
9	27	5
8	24	8
7	21	11
6	18	14
5	15	17
4	12	20
3	9	23
2	6	26

請繼續參考第5圖。第5圖繪示了根據所需解析度32:9且橫列區數為8區的一個畫素單元PU。第5圖繪示的畫素單元PU的一列有12個次畫素單元，一行則有9個次畫素單元，且畫素單元PU包含12條資料線DL、9條閘極線GL、3條共通電極線CL以及9條掃描線SL。在一些實施方式中，資料線DL、閘極線GL以及共通電極線CL在第一方向D1上延伸，掃描線SL在第二方向D2上延伸。在一使用情境中，如第5圖所示，製造者可以在共通電極線CL上形成一個斷開處CUT。因此，共通電極線CL包含具有斷開處CUT的第一共通線C1，其中斷開處CUT將如第1圖所示的第一共通線段C1a與第二共通線段C1b分隔。

請參考第6圖。第6圖為根據本揭露之另一實施方式之畫素單元PU1的俯視圖。在本實施方式中，如第6圖所示，畫素單元PU1與畫素單元PU的結構配置大致相似，畫素單元PU1與畫素單元PU的不同之處，在於畫素單元PU1的共通電極線CL包含數個斷開處CUT。在一使用情境中，如第6圖所示，製造者可以在共通電極線CL上形成例如8個斷開處CUT。由於共通電極線CL包含斷開處CUT，使得畫素單元PU的整體阻值可以降低，以解決由於共通準位(V _COM)偏移所導致的面板色偏問題。

綜上所述，由於畫素單元PU或畫素單元PU1包含至少一個畫素結構100(即畫素單元PU或畫素單元PU1具有至少一個斷開處CUT)，使得畫素單元PU的整體阻值可以降低，以解決由於共通準位(V _COM)偏移所導致的面板色偏問題。

由以上對於本揭露之具體實施方式之詳述，可以明顯地看出，在本揭露之畫素結構中，由於第一共通線段與第二共通線段斷開，且第一共通線段與第二共通線段的斷開處具有電極，並且與共通電極連接的第二連接電極連接第一連接電極以及電極，使得阻值可以降低，以達到使面板整體的共通準位(V _COM)表現更好的功效。據此，本揭露的畫素結構可以解決面板色偏的問題。

雖然本揭露已以實施方式揭露如上，然其並不用以限定本揭露，任何熟習此技藝者，在不脫離本揭露的精神和範圍內，當可作各種的更動與潤飾，因此本揭露的保護範圍當視後附的申請專利範圍所界定者為準。

100,100’:畫素結構 110:基板 120:絕緣層 130:鈍化層 140:濾光層 150:介電層 160:液晶層 170:覆蓋層 A-A’,B-B’,C-C’:剖面線 C1:第一共通線 C1a:第一共通線段 C1b:第二共通線段 C2:第二共通線 Ca:額外共通線 Cb:分支共通線 CL:共通電極線 CUT:斷開處 D1:第一方向 D2:第二方向 DL:資料線 E:電極 E1:第一連接電極 E2:第二連接電極 E3:第三連接電極 E _ax:輔助電極 E _C:共通電極 E _CF:上板共電極 E _px1:第一畫素電極 E _px2:第二畫素電極 GL:閘極線 O ₁₂₀,O ₁₅₀:開口 PU,PU1:畫素單元 PX1:第一次畫素單元 PX2:第二次畫素單元 SL:掃描線 S _T:傳輸掃描線 T:主動元件

為讓本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖繪示根據本揭露之一實施方式之畫素結構的俯視圖。第2圖繪示根據本揭露之一實施方式之沿著第1圖的剖面線A-A’的畫素結構的剖面圖。第3圖繪示根據本揭露之一實施方式之沿著第1圖的剖面線B-B’的畫素結構的剖面圖。第4圖繪示根據本揭露之一實施方式之沿著第1圖的剖面線C-C’的畫素結構的剖面圖。第5圖繪示根據本揭露之一實施方式之畫素單元的俯視圖。第6圖繪示根據本揭露之另一實施方式之畫素單元的俯視圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:畫素結構

A-A’,B-B’,C-C’:剖面線

C1:第一共通線

C1a:第一共通線段

C1b:第二共通線段

C2:第二共通線

Ca:額外共通線

Cb:分支共通線

D1:第一方向

D2:第二方向

DL:資料線

E:電極

E1:第一連接電極

E2:第二連接電極

E3:第三連接電極

E_ax:輔助電極

E_C:共通電極

E_px1:第一畫素電極

E_px2:第二畫素電極

PX1:第一次畫素單元

PX2:第二次畫素單元

SL:掃描線

S_T:傳輸掃描線

T:主動元件

Claims

一種畫素結構，包含：複數個資料線以及複數個掃描線，設置於一基板上；複數個次畫素單元，設置於該基板上，其中該些次畫素單元中之每一者具有至少一主動元件、與該至少一主動元件電性連接之至少一畫素電極以及與該至少一畫素電極分隔之至少一共通電極，該至少一共通電極與該至少一畫素電極至少部份重疊，且該至少一主動元件中之每一者與對應之該些資料線中之一者以及對應之該些掃描線中之一者電性連接；一第一共通線以及一第二共通線，設置於該基板上，且該第一共通線位於兩相鄰之該些次畫素單元之間，其中該第一共通線包含一第一共通線段以及與該第一共通線段斷開之一第二共通線段，該第一共通線與該些資料線沿著一第一方向延伸；至少一電極，位於該第一共通線段與該第二共通線段之斷開處，且該至少一電極與該第一共通線段以及該第二共通線段分隔；至少一第一連接電極，位於該至少一電極上方且與該至少一電極部份重疊，其中該至少一第一連接電極連接該兩相鄰之該些次畫素單元中之一者之該至少一共通電極；以及至少一第二連接電極，位於該至少一第一連接電極上，其中該至少一第一連接電極與該至少一第二連接電極之間夾設有一介電層，且該至少一第二連接電極經由該介電層之至少一開口連接該至少一第一連接電極與該至少一電極。
如請求項1所述之畫素結構，其中該第一共通線與該些資料線沿著該第一方向延伸。
如請求項1所述之畫素結構，進一步包含複數個傳輸掃描線設置於該基板上，且該些傳輸掃描線中之每一者與對應之該些掃描線中之一者電性連接。
如請求項3所述之畫素結構，其中該些傳輸掃描線與該些資料線沿著該第一方向延伸。
如請求項1所述之畫素結構，進一步包含至少一額外共通線設置於該基板上且連接該至少一電極，其中該至少一額外共通線與該些掃描線中之該者沿著一第二方向延伸，且該第一方向與該第二方向交錯(interlace)。
如請求項5所述之畫素結構，進一步包含至少一分支共通線設置於該基板上，且該至少一分支共通線與該第二共通線段部份重疊，其中該至少一分支共通線與該至少一額外共通線連接。
如請求項6所述之畫素結構，其中該至少一分支共通線與該第二共通線段之間夾設有一絕緣層，且該至少一分支共通線經由該絕緣層之至少一開口連接該第二共通線段。
如請求項1所述之畫素結構，其中該兩相鄰之該些次畫素單元之該至少一共通電極相連接。
如請求項1所述之畫素結構，進一步包含至少一輔助電極設置於該基板上，其中該至少一輔助電極與該第二共通線重疊。
如請求項9所述之畫素結構，其中該至少一輔助電極與該第二共通線連接且沿著該第一方向延伸。
如請求項9所述之畫素結構，其中該至少一輔助電極與該第一共通線、該至少一電極、該至少一第一連接電極、該至少一第二連接電極以及該至少一共通電極分隔。
如請求項9所述之畫素結構，進一步包含複數個傳輸掃描線設置於該基板上，其中該至少一輔助電極與該些傳輸掃描線重疊。
如請求項1所述之畫素結構，進一步包含一第三連接電極設置於該基板上，其中該第三連接電極連接該兩相鄰之該些次畫素單元中之一者之該至少一共通電極以及上一列或下一列之該些次畫素單元中之一者之該至少一共通電極。
如請求項1所述之畫素結構，其中該些資料線中之每一者延伸通過對應之該至少一畫素電極中之一者以及該至少一共通電極中之一者。