Nothing Special   »   [go: up one dir, main page]

TWI809364B - 半導體裝置、高電子遷移率電晶體以及用於製造其的方法 - Google Patents

半導體裝置、高電子遷移率電晶體以及用於製造其的方法 Download PDF

Info

Publication number
TWI809364B
TWI809364B TW110109634A TW110109634A TWI809364B TW I809364 B TWI809364 B TW I809364B TW 110109634 A TW110109634 A TW 110109634A TW 110109634 A TW110109634 A TW 110109634A TW I809364 B TWI809364 B TW I809364B
Authority
TW
Taiwan
Prior art keywords
layer
barrier layer
gallium nitride
nitride layer
hemt
Prior art date
Application number
TW110109634A
Other languages
English (en)
Other versions
TW202218153A (zh
Inventor
葉佳靈
帕拉范蘇 莫漢塔
陳京玉
謝江河
林育賢
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202218153A publication Critical patent/TW202218153A/zh
Application granted granted Critical
Publication of TWI809364B publication Critical patent/TWI809364B/zh

Links

Images

Classifications

    • H01L29/0684—
    • H01L29/7786—
    • H01L29/7783—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L29/2003—
    • H01L29/205—
    • H01L29/66462—
    • H01L29/778—
    • H01L29/1066—
    • H01L29/41766—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種半導體裝置和用於製造這種半導體裝置的方法，特別是具有用於阻擋電子洩漏且提高閾值電壓的後障壁層的高電子遷移率電晶體（HEMT）。在一個實施例中，一種半導體裝置包含：氮化鎵（GaN）層；在氮化鎵層上方的前障壁層；在前障壁層上方形成的源電極、汲電極以及閘電極；在氮化鎵層與前障壁層之間的第一界面處的氮化鎵層中的2維電子氣（2-DEG）；以及在氮化鎵層中的後障壁層，其中後障壁層包括氮化鋁（AlN）。

Description

半導體裝置、高電子遷移率電晶體以及用於製造其的方法
在本發明的實施例中闡述的技術大體來說涉及半導體裝置，且更具體來說，涉及半導體裝置、高電子遷移率電晶體以及用於製造其的方法。
高電子遷移率電晶體(High Electron Mobility Transistors；HEMT)為一種固態電晶體。通常，HEMT由較小帶隙半導體材料製造，例如矽(Si)和砷化鎵(GaAs)，所述較小帶隙半導體材料具有較高源電阻、較低擊穿電壓以及在高頻率下的不良性能。還可提供較高峰值和飽和電子速度值的較大帶隙半導體材料(例如氮化鎵(GaN))成為解決前述問題的有前景的候選材料。此外，具有其中在AlGaN/GaN界面處形成具有高電子遷移率的2維電子氣(2-dimensional Electron Gas；2-DEG)的氮化鋁鎵(AlGaN)/氮化鎵(GaN)結構的GaN類HEMT已開發用於高頻率、高溫以及大功率應用。
然而，AlGaN/GaN HEMT中的2-DEG中的電子洩漏可增 加源極-汲極漏電流，且因此減小閾值電壓，從而降低裝置性能。因此，存在開發改善AlGaN/GaN HEMT的性能的方法的需要，特別是減小源極-汲極漏電流且增加閾值電壓的方法。
本發明實施例提供一種半導體裝置，包括：氮化鎵層；前障壁層，位於所述氮化鎵層上方；源電極、汲電極以及閘電極，形成於所述前障壁層上方；2維電子氣，位於所述氮化鎵層與所述前障壁層之間的第一界面處的所述氮化鎵層中；以及後障壁層，位於所述氮化鎵層中，其中所述後障壁層包括氮化鋁。
本發明實施例提供一種高電子遷移率電晶體，包括：氮化鎵層；前障壁層，位於所述氮化鎵層上方；源電極、汲電極以及閘電極，形成於所述前障壁層上方；2維電子氣，位於所述氮化鎵層與所述前障壁層之間的第一界面處的所述氮化鎵層中；以及後障壁層，位於所述氮化鎵層中，其中所述後障壁層包括氮化鋁。
本發明實施例提供一種用於製造高電子遷移率電晶體的方法，包括：形成氮化鎵層的第一部分；在所述氮化鎵層的所述第一部分上沉積後障壁層；在所述後障壁層上方形成所述氮化鎵層的第二部分；在所述氮化鎵層的所述第二部分上沉積前障壁層；以及在所述前障壁層上形成源電極、汲電極以及閘電極，其中所述後障壁層包括氮化鋁，且其中所述氮化鎵層的所述第二部分中的2維電子氣在所述氮化鎵層的所述第二部分與所述前障壁層之間的第一界面處。
100:方法
102、104、106、108、110、112、114、116、118、120、122:操作
200:HEMT
202:基板
204:緩衝層/過渡層
206:第一GaN層
208A:第二GaN層
208B:第三GaN層
210:後障壁層
212:前障壁層
214:第四GaN層
215、217:溝槽
216:源電極
218:汲電極
220:閘電極
300:導點帶剖面圖
302、410:第一區
304、412:第二區
306:第三區
308:第四區
310:第五區
312:第六區
314:2-DEG
320:實線
322:虛線
400、420、500、520:DC傳輸特性
402、404、502、504、506、508:源極-汲極電流(Ids)
422、424:飽和Ids
430、440:p管制圖
510:子閾值區
512:子閾值指數區
530:晶片映射
D1、D2:距離
W_p、W_S、W_D:寬度
當結合附圖閱讀時，從以下詳細描述最好地理解本發明的各方面。應注意，各種特徵不必按比例繪製。實際上，為了示出的清楚起見，可任意地增大或減小各種特徵的尺寸和幾何結構。
圖1示出根據本發明的一些實施例的用於形成具有後障壁層的高電子遷移率電晶體(HEMT)的示範性方法的流程圖。
圖2A到圖2J示出根據本發明的一些實施例的具有後障壁層的示範性高電子遷移率電晶體(HEMT)在各種製造階段期間的橫截面視圖。
圖3示出根據本發明的一些實施例的在平衡狀態下具有後障壁層的高電子遷移率電晶體(HEMT)的導電帶剖面圖。
圖4A示出根據本發明的一些實施例的具有後障壁層的高電子遷移率電晶體(HEMT)與不具有後障壁層的HEMT的半對數刻度中的DC傳輸特性(源極-汲極電流與閘極-源極電壓)的比較。
圖4B示出根據本發明的一些實施例的具有後障壁層的高電子遷移率電晶體(HEMT)與不具有後障壁層的HEMT的DC傳輸特性(源極-汲極電流與閘極-源極電壓)的比較。
圖4C示出根據本發明的一些實施例的具有後障壁層的高電子遷移率電晶體(HEMT)與不具有後障壁層的HEMT的汲極漏電流的p管制圖。
圖4D示出根據本發明的一些實施例的具有後障壁層的高電子遷移率電晶體(HEMT)與不具有後障壁層的HEMT的源極漏電流的p管制圖。
圖5A示出根據本發明的一些實施例的在不同位置處具有後 障壁層的高電子遷移率電晶體(HEMT)與不具有後障壁層的HEMT的半對數刻度中的DC傳輸特性(源極-汲極電流與閘極-源極電壓)的比較。
圖5B示出根據本發明的一些實施例的在不同位置處具有後障壁層的高電子遷移率電晶體(HEMT)與不具有後障壁層的HEMT的DC傳輸特性(源極-汲極電流與源極-汲極電壓)的比較。
圖5C示出根據本發明的一些實施例的具有在不同位置處的後障壁層的高電子遷移率電晶體(HEMT)的閾值的晶片映射。
以下公開描述用於實施主題的不同特徵的各種示範性實施例。下文描述組件和佈置的特定實例來簡化本發明。當然，這些組件和佈置僅是實例且並不意圖為限制性的。舉例來說，應理解，當元件稱作“連接到”另一元件或“耦合到”另一元件時，其可直接連接到另一元件或耦合到另一元件，或可存在一個或多個介入元件。
本發明提出具有後障壁層的高電子遷移率電晶體(HEMT)的各種實施例，以及用於製造HEMT以減小2-DEG中的電子洩漏從而進一步提高HEMT裝置的閾值電壓和性能的方法。
圖1示出根據本發明的一些實施例的用以形成具有後障壁層的高電子遷移率電晶體(HEMT)的方法100的流程圖。應注意，方法100僅為實例且不意圖限制本發明。因此，應理解，可在圖1的方法100之前、期間以及之後提供額外操作，且在本文中可僅簡要地描述一些其它操作。在一些實施例中，方法100的 操作可與如圖2A到圖2J中所繪示的在各種製造階段處的半導體裝置的橫截面視圖相關聯，這將在下文進一步詳細論述。
現參考圖1，方法100從根據一些實施例設置和製備基板的操作102開始。在一些實施例中，基板包括具有<111>的表面取向的Si。方法100繼續在基板上沉積緩衝層的操作104。在一些實施例中，根據一些實施例，在基板的已拋光表面上沉積緩衝層。在一些實施例中，緩衝層包括第III族氮化物化合物(group III-Nitride compound)半導體，以減小基板與後續GaN層(例如，AlN和AlGaN)之間的晶格失配。根據一些實施例，方法100繼續在基板上的第一緩衝層上方沉積第一GaN層的操作106。在一些實施例中，第一GaN層是導電的，其電阻率高於第二GaN層的電阻率。方法100繼續在第一GaN層上方沉積第二GaN層的操作108。在一些實施例中，第二GaN層不含有意摻雜，且為具有在200納米到4000納米的範圍內的厚度的本徵GaN層。根據一些實施例，方法100繼續在第二GaN層上方沉積後障壁層的操作110。在一些實施例中，後障壁層包括第III族氮化物化合物半導體，包括以下中的至少一種：呈二元、三元(ternary)或三元(tertiary)化合物形式的鋁(Al)、鎵(Ga)以及銦(In)。在一些實施例中，後障壁層包括AlxGa1-xN，其中0
Figure 110109634-A0305-02-0007-1
x
Figure 110109634-A0305-02-0007-3
1。根據一些實施例，方法100繼續在後障壁層上沉積第三GaN層的操作112。在一些實施例中，第三GaN層不含有意摻雜，且為具有在25納米到350納米的範圍內的厚度的本徵GaN層。在一些實施例中，第二GaN層的厚度與第三GaN層的厚度的總和在200納米到4000納米的範圍內。根據一些實施例，方法100繼續在第三GaN層上方沉積前 障壁層且在前障壁層上方形成第四GaN層的操作114。在一些實施例中，前障壁層包括第III族氮化物化合物半導體，包括以下中的至少一種：呈二元、三元(ternary)或三元(tertiary)化合物形式的鋁(Al)、鎵(Ga)以及銦(In)。在一些實施例中，前障壁層包括AlxGa1-xN，其中0
Figure 110109634-A0305-02-0008-4
x
Figure 110109634-A0305-02-0008-5
1。在一些實施例中，在第三GaN層上形成前障壁層以形成2-DEG。
方法100繼續蝕刻第四GaN層以形成島狀區且暴露前障壁層的部分的操作116。在操作118處，根據圖案蝕刻已暴露的前障壁層。在操作120處，將金屬材料沉積到已蝕刻的前障壁層上以形成源電極和汲電極(也就是，源極觸點和汲極觸點)，因此形成HEMT的源極區和汲極區。在一些實施例中，在沉積金屬材料以形成源極和汲極之前在已蝕刻的前障壁層上沉積已摻雜半導體材料。在操作122處，將金屬材料沉積到第四GaN層的島狀區上以形成閘電極(也就是，閘極觸點)，因此形成HEMT的閘極。
如上文所提及，圖2A到圖2J示出根據本發明的一些實施例的具有後障壁層的示範性高電子遷移率電晶體(HEMT)在各種製造階段期間的橫截面視圖。為了更好地理解本發明的概念而簡化圖2A到圖2J。雖然圖式示出HEMT 200，但應理解IC可包括出於示出清楚起見而未在圖2A到圖2J中繪示的數個其它裝置，例如電阻器、電容器、電感器、熔斷器等。
圖2A為根據本發明的一些實施例的HEMT 200的橫截面視圖，所述HEMT 200包含在對應於圖1的操作102的製造的各種階段中的一個處的基板202。在一些實施例中，基板202為Si基板。在一些實施例中，基板202為具有<111>方向的表面取向的 單側已拋光Si晶片。在一些實施例中，基板202的表面切角(offcut)為0.0度±0.5度。在一些實施例中，基板202具有摻雜類型和電阻率每釐米1000歐姆到每釐米3000歐姆。在一些實施例中，使用RCA清潔製程和真空退火製程清潔基板202。替代地，基板202可包含其它基本半導體材料，例如鍺(Ge)。第一基板202還可包含化合物半導體，例如藍寶石、碳化矽(SiC)、砷化鎵、GaN、砷化銦(InAs)以及磷化銦(In2P3)。基板202可包含合金半導體，例如SiGe、SiGeC、磷砷化鎵(GaAsP)以及磷化銦鎵(GaInP)。在一些實施例中，SiC為以下多型中的一種：4H、3C、6H以及15R。在一個實施例中，基板202包含外延層。
圖2B為根據本發明的一些實施例的HEMT 200的橫截面視圖，所述HEMT 200包含在對應於圖1的操作104的製造的各中階段中的一個處的基板202和緩衝層204。在一些實施例中，在將緩衝層204沉積在基板202的已拋光表面(例如，Si<111>)上之前，用通常含有氫氟酸(HF)的緩衝氧化物蝕刻劑或在900℃到1200℃的範圍內的高溫下的真空退火來蝕刻基板202，以去除在基板202的已拋光表面上形成的原生氧化物層。
在一些實施例中，緩衝層204包括第III族氮化物化合物半導體，包括以下中的至少一種：呈二元、三元(ternary)或三元(tertiary)化合物形式的鋁(Al)、鎵(Ga)以及銦(In)。在一些實施例中，在已拋光Si<111>表面上形成緩衝層204以減小基板202與HEMT 200中的後續層(例如，第一GaN層)之間的晶格失配。在一些實施例中，使用以下技術中的一種沉積緩衝層204：金屬有機化學氣相沉積(metal organic chemical vapor deposition；MOCVD)、分子束外延(molecular beam epitaxy；MBE)、化學氣相沉積(chemical vapor deposition；CVD)以及物理氣相沉積(physical vapor deposition；PVD)。在一些實施例中，緩衝層204具有約100納米(nm)到350納米(nm)的厚度。在一些實施例中，過渡層包括定級氮化鋁鎵層(AlxGa1-xN)，其中x值為鋁鎵成分中的鋁含量，0<x<1。在一些實施例中，定級氮化鋁鎵層包括多個層，其中x值跨從底部層到頂部層的多個層減小。舉例來說，定級氮化鋁鎵層包括具有以下x比率的三個層：在0.5到0.9的範圍內的底層，在0.4到0.7的範圍內的中間層以及在0.1到0.5的範圍內的頂層。在一些實施例中，過渡層204的厚度在500納米到2500納米的範圍內。
圖2C為根據本發明的一些實施例的HEMT 200的橫截面視圖，所述HEMT 200包含在對應於圖1的操作106的製造的各種階段中的一個處的基板202、緩衝層204以及第一GaN層206。在一些實施例中，使用以下技術中的一種沉積第一GaN層206：金屬有機化學氣相沉積(MOCVD)、分子束外延(MBE)、化學氣相沉積(CVD)以及物理氣相沉積(PVD)。在一些實施例中，第一GaN層206的厚度在200納米到4000納米的範圍內。在一些實施例中，第一GaN層206為導電GaN層。在一些實施例中，導電GaN層206摻雜有包含以下元素中的至少一種的p型摻雜物：碳(C)、鐵(Fe)、鎂(mg)以及鋅(Zn)。第一GaN層206具有高於溝道層的電阻率的電阻率，用以增加HEMT裝置結構的擊穿電壓。
圖2D為根據本發明的一些實施例的HEMT 200的橫截面 視圖，所述HEMT 200包含在對應於圖1的操作108的製造的各種階段中的一個處的基板202、緩衝層204、第一GaN層206以及第二GaN層208A。在一些實施例中，使用以下技術中的一種沉積第二GaN層208A：金屬有機化學氣相沉積(MOCVD)、分子束外延(MBE)、化學氣相沉積(CVD)以及物理氣相沉積(PVD)。在一些實施例中，第二GaN層208A的厚度在200納米到3625納米的範圍內。在一些實施例中，第二GaN層208A為本徵GaN層。在一些實施例中，本徵GaN層208A不含有意摻雜。相比於過渡層204，第二GaN層208A具有較低電阻率，用以提高HEMT裝置的當前性能。
圖2E為根據本發明的一些實施例的HEMT 200的橫截面視圖，所述HEMT 200包含在對應於圖1的操作110和操作112的製造各種的階段中的一個處的後障壁層210和第三GaN層208B。在一些實施例中，後障壁層210包括第III族氮化物化合物半導體，包括以下中的至少一種：呈二元、三元(ternary)或三元(tertiary)化合物形式的鋁(Al)、鎵(Ga)以及銦(In)。在一些實施例中，後障壁層210包括AlxGa1-xN，其中0
Figure 110109634-A0305-02-0011-6
x
Figure 110109634-A0305-02-0011-7
1。在一些實施例中，使用以下技術中的一種沉積後障壁層210：金屬有機化學氣相沉積(MOCVD)、分子束外延(MBE)、化學氣相沉積(CVD)以及物理氣相沉積(PVD)。在一些實施例中，後障壁層206的厚度在0.2納米到15納米的範圍內。在一些實施例中，後障壁層210為AlN層。
在一些實施例中，使用以下技術中的一種沉積第三GaN層208B：金屬有機化學氣相沉積(MOCVD)、分子束外延(MBE)、 化學氣相沉積(CVD)以及物理氣相沉積(PVD)。在一些實施例中，第三GaN層208B具有約25納米到350納米的厚度。在一些實施例中，第二GaN層208A的厚度與第三GaN層208B的厚度的總和在200納米到4000納米的範圍內。在一些實施例中，第三GaN層208B為本徵GaN層。在一些實施例中，本徵GaN層208B不含有意摻雜且相比於過渡層具有較低電阻率。
圖2F為根據本發明的一些實施例的HEMT 200的橫截面視圖，所述HEMT 200包含在對應於圖1的操作114的製造的各種階段中的一個處的前障壁層212和第四GaN層214。在一些實施例中，前障壁層212包括第III族氮化物化合物半導體，包括以下至少一種：呈二元、三元(ternary)或三元(tertiary)化合物形式的鋁(Al)、鎵(Ga)以及銦(In)。在一些實施例中，前障壁層212包括AlxGa1-xN，其中0
Figure 110109634-A0305-02-0012-8
x
Figure 110109634-A0305-02-0012-9
1。在一些實施例中，在第三GaN層208B上形成前障壁層212以形成2-DEG。在一些實施例中，使用以下技術中的一種沉積前障壁層212：金屬有機化學氣相沉積(MOCVD)、分子束外延(MBE)、化學氣相沉積(CVD)以及物理氣相沉積(PVD)。在一些實施例中，前障壁層212的厚度在10納米到100納米的範圍內。在一些實施例中，前障壁層212的厚度通過前障壁層212的Al組合物(也就是，x的值)確定。
在一些實施例中，使用以下技術中的一種沉積第四GaN層214：金屬有機化學氣相沉積(MOCVD)、分子束外延(MBE)、化學氣相沉積(CVD)以及物理氣相沉積(PVD)。在一些實施例中，第四GaN層214具有約20納米到100納米的厚度。在一些 實施例中，第四GaN層214是為p摻雜GaN層(p-GaN)和p摻雜AlGaN(p-AlGaN)，包含以下元素中的至少一種：具有在1E+18原子/立方釐米到1E+21原子/立方釐米的範圍內的碳(C)、鐵(Fe)、鎂(mg)以及鋅(Zn)。
圖2G為根據本發明的一些實施例的HEMT 200的橫截面視圖，所述HEMT 200包含在對應於圖1的操作116的製造的各種階段中的一個處的圖案化GaN層214。圖案化GaN層214以形成圖2G中所繪示的島狀區。在一些實施例中，GaN層214的圖案化包含(例如)：(i)在GaN層214上方形成遮罩層(例如，光阻劑等)，遮罩層包含GaN層214待去除的部分上方的開口；以及(ii)去除GaN層214未由遮罩層暴露的部分(例如，經由濕式或乾式蝕刻過程)。如圖2G中所繪示，在GaN層214的圖案化之後，暴露前障壁層212的部分而不覆蓋GaN層214。在一些實施例中，GaN層214的島狀區限定待形成於其上的閘極的位置，且具有在1微米到3微米的範圍內的寬度W_p。
圖2H是根據本發明的一些實施例的HEMT 200的橫截面視圖，所述HEMT 200包含在對應於圖1的操作118的製造的各種階段中的一個處的經圖案化前障壁層212。圖案化前障壁層212以形成圖2H中所繪示的兩個溝槽215、溝槽217。在一些實施例中，前障壁層212的圖案化包含(例如)：(i)在已暴露的前障壁層212上方形成遮罩層(例如，光阻劑等)，遮罩層包含前障壁層212待去除的部分上方的開口；以及(ii)去除前障壁層212未由遮罩層暴露的部分(例如，經由濕式或乾式蝕刻過程)。在一些實施例中，經圖案化前障壁層212的溝槽215限定待形成源 極的位置，且具有在1微米到5微米的範圍內的寬度W_S。在一些實施例中，經圖案化前障壁層212的溝槽217限定待形成汲極的位置，且具有在1微米到5微米的範圍內的寬度W_D。
圖2I為根據本發明的一些實施例的HEMT 200的橫截面視圖，所述HEMT 200包含在對應於圖1的操作120的製造的各種階段中的一個處的HEMT 200的源電極216和汲電極218。如圖2I中所繪示，將源電極216沉積到前障壁層212的溝槽215中，且將汲電極218沉積到前障壁層212的溝槽217中。因此，源極電極216具有在1微米至到微米的範圍內的寬度W_S；且汲電極218具有在1微米至到微米的範圍內的寬度W_D。在一些實施例中，源電極216和汲電極218可由金屬層的堆疊製成。金屬層可由以下製成：Co、Ni、W、Pt、Ta、Pd、Mo、TiN、Al-Cu合金或其它可適用的材料。在一些實施例中，源電極216/汲電極218中的每一個包含底部Ti/TiN層、上覆底部Ti/TiN層的AlCu層以及上覆AlCu層的頂部Ti層。在一些實施例中，使用以下技術中的一種沉積源電極216和汲電極218：化學氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)或其它可適用的製程。
圖2J為根據本發明的一些實施例的HEMT 200的橫截面視圖，所述HEMT 200包含在對應於圖1的操作122的製造的各種階段中的一個處的HEMT 200的閘電極220。如圖2J中所繪示，將閘電極220沉積到第四GaN層214的島狀區上。在一些實施例中，閘電極220具有在1微米到3微米的範圍內的寬度。在一些實施例中，源電極216與第四GaN層214的島狀區之間的距離D1在0.1微米到5微米的範圍內；而汲電極218與第四GaN層214 的島狀區之間的距離D2在10微米到40微米的範圍內。在一些實施例中，閘電極220可由金屬層的堆疊製成。金屬層可由以下製成：Co、Ni、W、Pt、Ta、Pd、Mo、TiN、Al-Cu合金或其它可適用的材料。在一些實施例中，閘電極220包含底部Ti/TiN層、上覆底部Ti/TiN層的AlCu層以及上覆AlCu層的頂部Ti層。在一些實施例中，使用以下技術中的一種沉積閘電極220：化學氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)或其它可適用的製程。
在一些實施例中，HEMT 200可進一步包含在源電極216、汲電極218、閘電極220以及第四GaN層214的島狀區上方形成的鈍化層(未繪示)。鈍化層可由氧化矽、氮化矽、氮氧化矽製成。在一些實施例中，使用以下技術中的一種沉積鈍化層：化學氣相沉積(CVD)和原子層沉積(ALD)。
圖3示出根據本發明的一些實施例的在平衡狀態下具有後障壁層的高電子遷移率電晶體(HEMT)的導電帶剖面圖300。在所示出的實施例中，通過HEMT 200從第四GaN層214到第一GaN層206豎直示出的導點帶剖面圖300。在所示出的實施例中，能帶圖300包括分別對應於第四GaN層214、前障壁層212、第三GaN層208B、後障壁層210、第二GaN層208A以及第一GaN層206的6個區：第一區302、第二區304、第三區306、第四區308、第五區310以及第六區312。在所示出的實施例中，將HEMT 200的對應層的導點帶邊緣描繪為實線320，且將HEMT 200的對應層的費米(Fermi)能級描繪為虛線322。
在對應於前障壁層212的第二區304與對應於第三GaN 層208B的第三區306之間界面處，第三GaN層208B中的2-DEG 314由前障壁層212(也就是，AlGaN)上的自發壓電極化和施體狀態產生。不同於不具有後障壁層的HEMT，2-DEG 314中的電子可由對應於後障壁層210的第四區308阻擋，所述第四區308由後障壁層210的較大帶隙和較大導電帶偏移引起。在一些實施例中，後障壁層210為電子阻擋層(electron blocking layer；EBL)，其有效地減小來自2-DEG的電子洩漏，因此改善了2-DEG中電子的約束。
圖4A示出根據本發明的一些實施例的具有後障壁層的高電子遷移率電晶體(HEMT)200與不具有後障壁層的HEMT的半對數刻度中的DC傳輸特性400(源極-汲極電流與閘極電壓)的比較。在一些實施例中，在0.1伏的恆定源極-汲極電壓(source-drain voltage；Vds)下測量HEMT上的DC傳輸特性400。在所示出的實施例中，在第一區410中的給定閘極電壓(gate voltage；Vg)(也就是，Vg
Figure 110109634-A0305-02-0016-10
0伏)下，具有後障壁層的HEMT的源極-汲極電流(source-drain current；Ids)(以毫米每毫安(mA/mm)為單位)402高於不具有後障壁層的HEMT的Ids 404。
在所示出的實施例中，在第二區412中的給定Vg(也就是，0<Vg
Figure 110109634-A0305-02-0016-11
3伏)下，具有後障壁層的HEMT的Ids 402通常低於不具有後障壁層的HEMT的Ids 404。具有後障壁層的HEMT的閾值電壓高於不具有後障壁層的HEMT的閾值電壓。在一個實施例中，對於具有距前障壁層約100納米的豎直距離的後障壁層的HEMT，也就是當圖2J中的第三GaN層208B具有約100納米的厚度時，具有後障壁層的HEMT具有高於不具有後障壁層的HEMT 的閾值電壓約25%的閾值電壓。在一些實施例中，以Vt線性測量的恆定電流方法測量閾值電壓。當Id符合某些用戶指定條件時，Vt簡單定義為Vgs。
圖4B示出根據本發明的一些實施例的具有後障壁層的高電子遷移率電晶體(HEMT)與不具有後障壁層的HEMT的DC傳輸特性420(源極-汲極電流與閘極-源極電壓)的比較。在一些實施例中，在恆定源極-汲極電壓(Vds)下測量HEMT上的DC傳輸特性420。在所示出的實施例中，在6伏的Vg下，具有後障壁層的HEMT的飽和Ids 422小於不具有後障壁層的HEMT的飽和Ids 424。
圖4C示出根據本發明的一些實施例的具有後障壁層的高電子遷移率電晶體(HEMT)與不具有後障壁層的HEMT的閘極漏電流的p管制圖430。在所示出的實施例中，在200V的恆定Vds和0伏的Vg下測量閘極漏電流(Ig_leak)。
圖4D示出根據本發明的一些實施例的具有後障壁層的高電子遷移率電晶體(HEMT)與不具有後障壁層的HEMT的源極漏電流的p管制圖440。在所示出的實施例中，在200伏的恆定Vds和0伏的Vg下測量源極-汲極漏電流(Ids_leak)。在圖表中，在y軸上1表示100%，且X軸繪示洩漏源極-汲極電流(以毫安/毫米為單位)。
圖5A示出根據本發明的一些實施例的在不同位置處具有後障壁層的高電子遷移率電晶體(HEMT)與不具有後障壁層的HEMT的半對數刻度中的DC傳輸特性500(源極-汲極電流與閘極-源極電壓)的比較。在一些實施例中，在0.1伏的恆定源極-汲 極電壓(Vds)下測量HEMT上的DC傳輸特性500。在所示出的實施例中，後障壁層為位於本徵GaN層中(也就是，在第二GaN層208A與第三GaN層208B之間)的具有10納米的厚度的AlN層，且距前障壁層212有25納米、100納米以及350納米的豎直距離。在所示出的實施例中，在子閾值區510中的給定閘極電壓(Vg)(也就是，Vg
Figure 110109634-A0305-02-0018-12
0伏)下，具有分別位於距前障壁層25納米、100納米以及350納米處的後障壁層的HEMT的Ids 502/Ids 504/Ids 506高於不具有後障壁層的HEMT的Ids 508。
在所示出的實施例中，在子閾值指數區512中的給定閘極電壓(Vg)(也就是，0<Vg
Figure 110109634-A0305-02-0018-13
2伏)下，具有分別位於距前障壁層25納米、100納米以及350納米處的後障壁層的HEMT的Ids 502/Ids 504/Ids 506高於不具有後障壁層的HEMT的Ids 508。具有後障壁層的HEMT的閾值電壓高於不具有後障壁層的HEMT的閾值電壓。
圖5B示出根據本發明的一些實施例的在不同位置處具有後障壁層的高電子遷移率電晶體(HEMT)與不具有後障壁層的HEMT的DC傳輸特性520(源極-汲極電流與源極-汲極電壓)的比較。在所示出的實施例中，在0伏的恆定Vg下測量洩漏Ids。
圖5C示出根據本發明的一些實施例的在不同位置處具有後障壁層的高電子遷移率電晶體(HEMT)的閾值的晶片映射530。
在一個實施例中，一種半導體裝置，包含：氮化鎵(GaN)層；前障壁層，位於GaN層上方；源電極、汲電極以及閘電極，形成於所述前障壁層上方；2維電子氣(2-DEG)，位於所述GaN 層與所述前障壁層之間的第一界面處的所述GaN層中；以及後障壁層，位於所述GaN層中，其中所述後障壁層由氮化鋁(AlN)組成。
在相關實施例中，所述前障壁層包括AlxGa1-xN，且其中0
Figure 110109634-A0305-02-0019-14
x
Figure 110109634-A0305-02-0019-15
1。
在相關實施例中，所述後障壁層位於所述氮化鎵層中，與所述第一界面分開所述氮化鎵層的第一部分的第一厚度。
在相關實施例中，所述第一厚度在25納米到350納米的範圍內。
在相關實施例中，所述後障壁層的第二厚度在0.5納米與10納米的範圍內。
在相關實施例中，所述第一界面處的所述氮化鎵層中的所述2維電子氣中的電子由所述氮化鎵層的所述第一部分與所述後障壁層之間的第二界面阻擋。
在相關實施例中，所述氮化鎵層的第三厚度在300納米與1500納米的範圍內。
在另一實施例中，一種高電子遷移率電晶體(HEMT)，包含：氮化鎵(GaN)層，前障壁層，位於GaN層上方；源電極、汲電極以及閘電極，形成於所述前障壁層上方；2維電子氣(2-DEG)，位於所述GaN層與所述前障壁層之間的第一界面處的所述GaN層中；以及後障壁層，位於所述GaN層中，其中所述後障壁層由氮化鋁(AlN)組成。
在相關實施例中，所述前障壁層包括AlxGa1-xN，且其中0
Figure 110109634-A0305-02-0019-16
x
Figure 110109634-A0305-02-0019-17
1。
在相關實施例中，所述後障壁層位於所述氮化鎵層中，與所述第一界面分開所述氮化鎵層的第一部分的第一厚度。
在相關實施例中，所述第一厚度在25納米與350納米的範圍內。
在相關實施例中，所述後障壁層的第二厚度在0.5納米與10納米的範圍內。
在相關實施例中，在所述第一界面處的所述氮化鎵層中的所述2維電子氣中的電子由所述氮化鎵層的所述第一部分與所述後障壁層之間的第二界面阻擋。
在相關實施例中，所述氮化鎵層的第三厚度在300納米與1500納米的範圍內。
又，在另一實施例中，一種用於製造高電子遷移率電晶體的方法，包含：形成氮化鎵(GaN)層的第一部分；在GaN層的所述第一部分上沉積後障壁層；在所述後障壁層上方形成所述GaN層的第二部分；在所述GaN層的所述第二部分上沉積前障壁層；以及在所述前障壁層上形成源電極、汲電極以及閘電極，其中所述後障壁層由氮化鋁(AlN)組成，且其中所述GaN層的所述第二部分中的2維電子氣(2-DEG)在所述GaN層的所述第二部分與所述前障壁層之間的第一界面處。
在相關實施例中，所述前障壁層包括AlxGa1-xN，且其中0
Figure 110109634-A0305-02-0020-19
x
Figure 110109634-A0305-02-0020-20
1。
在相關實施例中，所述氮化鎵層的所述第二部分的第一厚度在25納米與350的範圍內，且所述氮化鎵層的第二厚度在300納米與1500納米的範圍內。
在相關實施例中，所述後障壁層的第三厚度在0.5納米與10納米的範圍內。
在相關實施例中，在所述第一界面處的所述氮化鎵層中的所述2維電子氣中的電子由所述氮化鎵層的所述第一部分與所述後障壁層之間的第二界面阻擋。
在相關實施例中，所述的方法進一步包括：在形成所述氮化鎵層的所述第一部分之前，在矽基板上製備緩衝層，其中所述緩衝層包括AlyGa1-yN，且所述矽基板的表面取向為<111>；以及在所述緩衝層上形成導電氮化鎵層。
前文概述若干實施例的特徵使得本領域的一般技術人員可更好地理解本發明的方面。本領域的技術人員應瞭解，其可容易地將本發明作為設計或修改用於實行本文中所引入的實施例的相同目的和/或獲得相同優勢的其它製程和結構的基礎。本領域的技術人員還應認識到，這等效構造並不脫離本發明的精神和範圍，且本領域的技術人員可在不脫離本發明的精神和範圍的情況下在本文中作出各種改變、替代以及更改。
100:方法
102、104、106、108、110、112、114、116、118、120、122:操作

Claims (10)

  1. 一種半導體裝置，包括：氮化鎵層；前障壁層，位於所述氮化鎵層上方；源電極、汲電極以及閘電極，形成於所述前障壁層上方；2維電子氣，位於所述氮化鎵層與所述前障壁層之間的第一界面處的所述氮化鎵層中；以及後障壁層，位於所述氮化鎵層中，其中所述後障壁層包括氮化鋁，其中所述氮化鎵層包括第一部分以及第二部分，所述後障壁層位於所述第一部分與所述第二部分之間，所述氮化鎵層的所述第二部分中的所述2維電子氣在所述氮化鎵層的所述第二部分與所述前障壁層之間的第一界面處。
  2. 如請求項1所述的半導體裝置，其中所述前障壁層包括AlxGa1-xN，且其中0
    Figure 110109634-A0305-02-0024-21
    x
    Figure 110109634-A0305-02-0024-22
    1。
  3. 如請求項1所述的半導體裝置，其中所述後障壁層位於所述氮化鎵層中，與所述第一界面分開所述氮化鎵層的所述第一部分的第一厚度。
  4. 如請求項3所述的半導體裝置，其中所述第一界面處的所述氮化鎵層中的所述2維電子氣中的電子由所述氮化鎵層的所述第一部分與所述後障壁層之間的第二界面阻擋。
  5. 一種高電子遷移率電晶體，包括：氮化鎵層；前障壁層，位於所述氮化鎵層上方； 源電極、汲電極以及閘電極，形成於所述前障壁層上方；2維電子氣，位於所述氮化鎵層與所述前障壁層之間的第一界面處的所述氮化鎵層中；以及後障壁層，位於所述氮化鎵層中，其中所述後障壁層包括氮化鋁，其中所述氮化鎵層包括第一部分以及第二部分，所述後障壁層位於所述第一部分與所述第二部分之間，所述氮化鎵層的所述第二部分中的所述2維電子氣在所述氮化鎵層的所述第二部分與所述前障壁層之間的第一界面處。
  6. 如請求項5所述的高電子遷移率電晶體，其中所述前障壁層包括AlxGa1-xN，且其中0
    Figure 110109634-A0305-02-0025-23
    x
    Figure 110109634-A0305-02-0025-24
    1。
  7. 如請求項5所述的高電子遷移率電晶體，其中所述後障壁層位於所述氮化鎵層中，與所述第一界面分開所述氮化鎵層的所述第一部分的第一厚度。
  8. 如請求項7所述的高電子遷移率電晶體，其中在所述第一界面處的所述氮化鎵層中的所述2維電子氣中的電子由所述氮化鎵層的所述第一部分與所述後障壁層之間的第二界面阻擋。
  9. 一種用於製造高電子遷移率電晶體的方法，包括：形成氮化鎵層的第一部分；在所述氮化鎵層的所述第一部分上沉積後障壁層；在所述後障壁層上方形成所述氮化鎵層的第二部分；在所述氮化鎵層的所述第二部分上沉積前障壁層；以及在所述前障壁層上形成源電極、汲電極以及閘電極， 其中所述後障壁層包括氮化鋁，且其中所述氮化鎵層的所述第二部分中的2維電子氣在所述氮化鎵層的所述第二部分與所述前障壁層之間的第一界面處。
  10. 如請求項9所述的方法，其中所述前障壁層包括AlxGa1-xN，且其中0
    Figure 110109634-A0305-02-0026-26
    x
    Figure 110109634-A0305-02-0026-27
    1。
TW110109634A 2020-10-29 2021-03-17 半導體裝置、高電子遷移率電晶體以及用於製造其的方法 TWI809364B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/083,715 US11855199B2 (en) 2020-10-29 2020-10-29 High Electron Mobility Transistor (HEMT) with a back barrier layer
US17/083,715 2020-10-29

Publications (2)

Publication Number Publication Date
TW202218153A TW202218153A (zh) 2022-05-01
TWI809364B true TWI809364B (zh) 2023-07-21

Family

ID=78989794

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110109634A TWI809364B (zh) 2020-10-29 2021-03-17 半導體裝置、高電子遷移率電晶體以及用於製造其的方法

Country Status (3)

Country Link
US (3) US11855199B2 (zh)
CN (1) CN113871449A (zh)
TW (1) TWI809364B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942521B2 (en) * 2020-12-30 2024-03-26 Innoscience (suzhou) Semiconductor Co., Ltd. Epitaxial layers with discontinued aluminium content for III-nitride semiconductor
JP2024100205A (ja) * 2023-01-13 2024-07-26 住友電工デバイス・イノベーション株式会社 半導体装置
CN117613071B (zh) * 2024-01-24 2024-03-29 英诺赛科（珠海）科技有限公司 一种增强型氮化镓高电子迁移率晶体管器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107735863A (zh) * 2015-07-01 2018-02-23 香港科技大学 增强型双沟道高电子迁移率晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103098B (zh) * 2018-04-04 2021-04-30 北京大学 一种氮化镓绝缘栅高电子迁移率晶体管及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107735863A (zh) * 2015-07-01 2018-02-23 香港科技大学 增强型双沟道高电子迁移率晶体管

Also Published As

Publication number Publication date
TW202218153A (zh) 2022-05-01
CN113871449A (zh) 2021-12-31
US20240088284A1 (en) 2024-03-14
US20220384630A1 (en) 2022-12-01
US20220140123A1 (en) 2022-05-05
US11855199B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
EP2735031B1 (en) Method for growing iii-v epitaxial layers
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
US11322599B2 (en) Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US9252258B2 (en) CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof
JP5813279B2 (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
JP4179539B2 (ja) 化合物半導体装置及びその製造方法
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
JP4022708B2 (ja) 半導体装置
US8716756B2 (en) Semiconductor device
US7098490B2 (en) GaN DHFET
TWI809364B (zh) 半導體裝置、高電子遷移率電晶體以及用於製造其的方法
US9349819B2 (en) Heterojunction semiconductor device and manufacturing method
KR101092467B1 (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
US20140252371A1 (en) Heterojunction transistor and method of fabricating the same
JP2010045343A (ja) 半導体デバイス
US20070194295A1 (en) Semiconductor device of Group III nitride semiconductor having oxide protective insulating film formed on part of the active region
JP2004179318A (ja) 接合型電界効果トランジスタ及びその製造方法
WO2021189182A1 (zh) 半导体装置及其制造方法
JP6242678B2 (ja) 窒化物半導体素子及びその製造方法
KR101207701B1 (ko) 질화물계 반도체 소자 및 그 제조방법
US11049952B2 (en) Integrated enhancement/depletion mode HEMT
KR20110058332A (ko) 플로팅 게이트 구조를 이용한 인핸스먼트 질화물계 반도체 소자
KR101935928B1 (ko) 게이트 누설 전류가 감소된 고 전자 이동도 트랜지스터
JP5169515B2 (ja) 化合物半導体装置
JP6693142B2 (ja) 半導体装置、電子部品、電子機器、および半導体装置の製造方法