Nothing Special   »   [go: up one dir, main page]

TWI852168B - 開關裝置 - Google Patents

開關裝置 Download PDF

Info

Publication number
TWI852168B
TWI852168B TW111143672A TW111143672A TWI852168B TW I852168 B TWI852168 B TW I852168B TW 111143672 A TW111143672 A TW 111143672A TW 111143672 A TW111143672 A TW 111143672A TW I852168 B TWI852168 B TW I852168B
Authority
TW
Taiwan
Prior art keywords
terminal
level
switch
signal
output
Prior art date
Application number
TW111143672A
Other languages
English (en)
Other versions
TW202423054A (zh
Inventor
蔡賢皇
陳智聖
彭天雲
Original Assignee
立積電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立積電子股份有限公司 filed Critical 立積電子股份有限公司
Priority to TW111143672A priority Critical patent/TWI852168B/zh
Priority to CN202211676256.5A priority patent/CN118054779A/zh
Priority to US18/089,580 priority patent/US20240162814A1/en
Publication of TW202423054A publication Critical patent/TW202423054A/zh
Application granted granted Critical
Publication of TWI852168B publication Critical patent/TWI852168B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一種開關裝置，包含驅動電路、開關電路及準位轉態電路。該驅動電路包含輸入端用以接收輸入訊號，輸出端用以輸出輸出訊號，第一端耦接於第一參考端，及第二端耦接於第二參考端。該開關電路包含控制端用以接收該輸出訊號。該準位轉態電路包含第一端用以接收該輸出訊號，第二端耦接於第三參考端，及第三端用以接收該輸入訊號。於轉態期間內，該輸入訊號由第一輸入準位轉態至第二輸入準位，該準位轉態電路將該輸出訊號由第一輸出準位轉態至第三輸出準位，其中該第三輸出準位介於該第一輸出準位與第二輸出準位之間。

Description

開關裝置
本發明關於一種開關裝置，尤指一種可根據輸入訊號之準位提供放電路徑的開關裝置。
關於電壓產生之相關應用，所產生的電壓可能為正電壓或負電壓，用以供其他電路使用。
負電壓常可由電荷泵(charge pump)產生，用以產生負電壓的電路之源出(sourcing)能力往往較弱，故容易受電荷放電影響。當輸出電壓之端點的電壓準位由正準位轉換為負準位時，累積的正電荷可流至該端點，而導致所產生的負電壓被錯誤地提高，進而發生負電壓之準位過高的問題。當負電壓之準位過高，所欲控制的電路將被錯誤地操作。因此，本領域仍待合宜的解決方案，以改善負電壓的品質，及減少錯誤操作。
實施例提供一種開關裝置，包含一驅動電路、一開關電路及一準位轉態電路。該驅動電路包含一輸入端用以接收一輸入訊號，一輸出端用以輸出一輸出訊號，一第一端耦接於一第一參考端，及一第二端耦接於一第二參考端。該開關電路包含一控制端用以接收該輸出訊號。該準位轉態電路包含一第一端用以接收該輸出訊號，一第二端耦接於一第三參考端，及一第三端用以接收該輸入訊號。於一第一轉態(transition)期間內，該輸入訊號由一第一輸入準位轉態至一第二輸入準位，且該準位轉態電路將該輸出訊號由一第一輸出準位轉態 至一第三輸出準位，其中該第三輸出準位介於該第一輸出準位與一第二輸出準位之間。
100,200:開關裝置
110:驅動電路
111,131,231:第一端
112,132,232:第二端
115:電位轉換器
11A,21A,22A:輸入端
11B,21B,22B:輸出端
120:開關電路
12C:控制端
130:準位轉態電路
133,233:第三端
134:第四端
135:第五端
210:脈波產生電路
220:轉換電路
22B1:第一輸出端
22B2:第二輸出端
22B3:第三輸出端
230:操作電路
23A1:第一操作端
23A2:第二操作端
23A3:第三操作端
255:控制開關
LI1:第一輸入準位
LI2:第二輸入準位
LO1:第一輸出準位
LO2:第二輸出準位
LO3:第三輸出準位
LO4:第四輸出準位
P:脈衝
PC:正電荷
SC,S111,S112:控制訊號
SI:輸入訊號
SO:輸出訊號
SP:脈波訊號
SW1,SW91,SW92,SW93,SW94:開關
SW51,SW61,SW71:第一開關
SW52,SW62,SW72:第二開關
SW63,SW73:第三開關
SW74:第四開關
SX1:第一操作訊號
SX2:第二操作訊號
SX3:第三操作訊號
T:第一轉態期間
T2:第二轉態期間
TD:預定時間
VR1:第一參考訊號
VR2:第二參考訊號
VR3:第三參考訊號
第1圖為實施例中，開關裝置的示意圖。
第2圖為實施例中，訊號的波形圖。
第3圖為實施例中，開關裝置的示意圖。
第4圖、第5圖及第6圖為實施例中，第3圖之轉換電路及操作電路的示意圖。
第7圖為另一實施例中，第1圖及第3圖之準位轉態電路的示意圖。
第8圖為實施例中，訊號的波形圖。
第9圖為實施例中，第3圖之驅動電路的示意圖。
為了改善產生的電壓之穩定度，及避免所產生的負電壓之準位過高，可使用實施例提供之開關裝置，如下所述。
第1圖為實施例中，開關裝置100的示意圖。開關裝置100可包含驅動電路110、開關電路120及準位轉態電路130。
驅動電路110可包含第一端111、第二端112、輸入端11A及輸出端11B。其中，輸入端11A可用以接收輸入訊號SI，輸出端11B可用以輸出輸出訊號SO，第一端111可耦接於第一參考端，及第二端112可耦接於第二參考端。
開關電路120可包含控制端12C，用以接收輸出訊號SO。根據實施例，開關電路120可為單刀單擲(Single-Pole Single-Throw，SPST)開關、單刀雙擲(Single-Pole Double-Throw，SP2T)開關，或其他類型的開關。開關電路120可由輸出訊號SO控制，進而控制射頻訊號是否可通過開關電路120。
準位轉態電路130可包含第一端131、第二端132及第三端133。其中，第一端131用以接收輸出訊號SO，第二端132可耦接於第三參考端，第三端133用以接收輸入訊號SI。
第一參考端可用以接收第一參考訊號VR1。輸出訊號SO的第一輸出準位LO1可根據第一參考訊號VR1的準位而決定。
第二參考端可用以接收第二參考訊號VR2。輸出訊號SO的第二輸出準位LO2可根據第二參考訊號VR2的準位而決定。
第三參考端可用以接收第三參考訊號VR3。輸出訊號SO的第三輸出準位LO3可根據第三參考訊號VR3的準位而決定。
舉例而言，第一參考訊號VR1可具有正準位，第二參考訊號VR2可具有負準位。
舉例而言，第三參考訊號VR3之準位可介於第一參考訊號VR1及第二參考訊號VR2的準位之間，例如為地端準位。
第2圖為實施例中，訊號的波形圖。第2圖係輸入訊號SI，輸出訊號SO及脈波訊號SP的波形。其中，脈波訊號SP係述於第3圖及後文。
如第1圖及第2圖所示，於第一轉態(transition)期間T內，輸入訊號SI可由第一輸入準位LI1轉態至第二輸入準位LI2，準位轉態電路130可將輸出訊號SO由第一輸出準位LO1轉態至第三輸出準位LO3，再轉態至第二輸出準位LO2。
第三輸出準位LO3可介於第一輸出準位LO1與第二輸出準位LO2之間。換言之，可表示為LO1>LO3>LO2。
根據實施例，第一輸出準位LO1可為正準位，且第二輸出準位LO2可為負準位。第三輸出準位LO3可為(但不限於)地端準位。
根據實施例，於第一轉態期間T內，準位轉態電路130可在預定時間 TD內將輸出訊號SO由第一輸出準位LO1轉態至第三輸出準位LO3。
舉例而言，第一轉態期間T可為200奈秒至500奈秒，且預定時間TD可為20奈秒至30奈秒。
如第1圖所示，可見正電荷PC累積於開關電路120之控制端。當輸出訊號SO由第一輸出準位LO1轉態至第二輸出準位LO2時，正電荷PC可流到驅動電路110的輸出端，故可導致輸出訊號SO準位過高的問題。例如，當輸出訊號SO的準位係預期為負值時，可能因正電荷PC回流，而導致準位不夠低，進而發生開關電路120之錯誤操作。
為了減少上述問題，於輸出訊號SO由第一輸出準位LO1轉態至第二輸出準位LO2(例如由正準位轉為負準位)之期間內，準位轉態電路130可提供放電路徑，以釋放累積的正電荷PC，從而避免錯誤地拉抬輸出訊號SO之準位。
第3圖為實施例中，開關裝置200的示意圖。開關裝置200可為第1圖之開關裝置100的一種實施樣態，但開關裝置100不限於此。
如第3圖所示，開關裝置200可另包含控制開關255。驅動電路110之第二端112可透過控制開關255耦接於第二參考端。於預定時間TD內，控制開關255可根據控制訊號SC而被截止。
如第3圖所示，準位轉態電路130可另包含脈波產生電路210、轉換電路220及操作電路230。
如第3圖所示，脈波產生電路210可包含輸入端21A及輸出端21B。輸入端21A可耦接於準位轉態電路130的第三端133，輸出端21B用以輸出脈波訊號SP。
如第2圖及第3圖所示，脈波訊號SP可具有脈衝(pulse)P。脈衝P可具有較高的準位，換言之，脈衝P可為正脈衝(positive pulse)，但此僅為舉例，實施例不限於此。
如第1圖至第3圖所示，於第一轉態期間T內，且在預定時間TD之前，驅動電路110可根據輸入訊號SI的第一輸入準位LI1，輸出具有第一輸出準位LO1的輸出訊號SO。在本實施例中，輸入訊號SI的電流或電壓可能不足以驅動開關電路120，而由驅動電路110輸出的輸出訊號SO其電流或電壓則足以驅動開關電路120。
如第1圖至第3圖所示，於第一轉態期間T內，且當輸出訊號SO已由第一輸出準位LO1轉態至第三輸出準位LO3後，驅動電路110可根據輸入訊號SI的第二輸入準位LI2輸出具有第二輸出準位LO2的輸出訊號SO。
根據實施例，可於預定時間TD之後，驅動電路110可根據輸入訊號SI的第二輸入準位LI2，輸出具有第二輸出準位LO2的輸出訊號SO。
如第3圖所示，轉換電路220可包含輸入端22A及至少一輸出端22B。輸入端22A可耦接於脈波產生電路210之輸出端21B，用以接收脈波訊號SP。輸出端22B可用以根據脈波訊號SP輸出操作訊號至操作電路230。轉換電路220可用以將脈波訊號SP的準位轉移為一或多個操作訊號，如後文所述。在一實施例中，轉換電路220可使用習知的電路設計。
如第3圖所示，操作電路230可包含第一端231、第二端232及至少一操作端23A。第一端231可耦接於準位轉態電路130的第一端131。第二端232可耦接於準位轉態電路130的第二端132。操作端23A可耦接於轉換電路220的輸出端22B，用以接收操作訊號，以控制第一端231與第二端232之間的導通狀態而決定是否提供放電路徑，如後文所述。
根據實施例，脈波訊號SP與預定時間TD有關。舉例而言，如第2圖及第3圖所示，脈波訊號SP的脈衝P之寬度，實質上可相同於預定時間TD。於脈衝P時，準位轉態電路130可提供放電路徑，以釋放第1圖及第3圖所示的正電荷PC。
脈波產生電路210可用以於偵測到輸入訊號SI由第一輸入準位LI1轉態至第二輸入準位LI2時，產生脈波訊號SP。
第4圖為實施例中，第3圖之轉換電路220及操作電路230的示意圖。如第3圖及第4圖所示，轉換電路220之至少一輸出端22B可包含第一輸出端22B1，操作電路230之至少一操作端23A可包含第一操作端23A1，且轉換電路220可輸出第一操作訊號SX1至操作電路230。
如第3圖及第4圖所示，操作電路230可包含開關SW1。開關SW1包含第一端、第二端及控制端，其中，第一端可耦接於操作電路230的第一端231，第二端可耦接於操作電路230的第二端232，且控制端可耦接於操作電路230的第一操作端23A1。
如第2圖及第4圖所示，於第一轉態期間T內，例如在預定時間TD內(如脈衝P之內)，第一操作訊號SX1可具有第一操作準位，從而導通開關SW1。舉例而言，第一操作準位可為第一參考訊號VR1的準位，例如正準位。
當開關SW1被導通，操作電路230可提供放電路徑，釋放第1圖及第3圖所示的正電荷PC，從而避免錯誤地抬高輸出訊號SO之準位。因此，可避免輸出訊號SO之準位過高。
反之，在預定時間TD外(如脈衝P之前與之後)，當輸出訊號SO之準位已轉為第二輸出準位LO2，開關SW1可被截止，放電路徑則被關閉。
舉例而言，參見第2圖及第4圖，第4圖之第一操作訊號SX1的準位，可如第1表所述。
Figure 111143672-A0305-02-0008-15
Figure 111143672-A0305-02-0009-2
第5圖為另一實施例中，第3圖之轉換電路220及操作電路230的示意圖。
如第3圖及第5圖所示，轉換電路220之至少一輸出端22B可包含第一輸出端22B1及第二輸出端22B2。第一輸出端22B1可根據脈波訊號SP輸出第一操作訊號SX1。第二輸出端22B2可用以根據脈波訊號SP輸出第二操作訊號SX2。
如第5圖所示，操作電路230之至少一操作端23A可包含第一操作端23A1及第二操作端23A2。第一操作端23A1可耦接於轉換電路220的第一輸出端22B1，用以接收第一操作訊號SX1。第二操作端23A2可耦接於轉換電路220的第二輸出端22B2，用以接收第二操作訊號SX2。
如第5圖所示，操作電路230可包含第一開關SW51及第二開關SW52。第一開關SW51可包含第一端、第二端及控制端，其中第一端可耦接於操作電路230的第一端231，且控制端可耦接於操作電路230的第一操作端23A1。
如第5圖所示，第二開關SW52可包含第一端、第二端及控制端，其中第一端可耦接於第一開關SW51的第二端，第二端可耦接於操作電路230的第二端232，且控制端可耦接於操作電路230的第二操作端23A2。
如第2圖及第5圖所示，於第一轉態期間T內，例如在預定時間TD內(如脈衝P之內)，第一操作訊號SX1可具有第一操作準位，從而導通第一開關SW51，且第二操作訊號SX2可具有第一操作準位，從而導通第二開關SW52。舉例而言，第一操作準位可為第一參考訊號VR1的準位，例如正準位。
當第一開關SW51及第二開關SW52被導通，操作電路230可提供放電路徑，釋放第1圖及第3圖所示的正電荷PC，從而避免錯誤地抬高輸出訊號SO之 準位。因此，可避免輸出訊號SO之準位過高。反之，在預定時間TD外(如脈衝P之前與之後)，當輸出訊號SO之準位已轉為第二輸出準位LO2，第一開關SW51及第二開關SW52可被截止，放電路徑則被關閉。
舉例而言，參見第2圖及第5圖，第5圖之第一操作訊號SX1及第二操作訊號SX2的準位，可如第2表所述。
Figure 111143672-A0305-02-0010-3
第6圖為另一實施例中，第3圖之轉換電路220及操作電路230的示意圖。
如第3圖及第6圖所示，轉換電路220之至少一輸出端22B可包含第一輸出端22B1及第二輸出端22B2。第一輸出端22B1可根據脈波訊號SP輸出第一操作訊號SX1。第二輸出端22B2可用以根據脈波訊號SP輸出第二操作訊號SX2。
如第6圖所示，操作電路230之至少一操作端23A可包含第一操作端23A1及第二操作端23A2。第一操作端23A1可耦接於轉換電路220的第一輸出端22B1，用以接收第一操作訊號SX1。第二操作端23A2可耦接於轉換電路220的第 二輸出端22B2，用以接收第二操作訊號SX2。
如第6圖所示，操作電路230可另包含第一開關SW61、第二開關SW62及第三開關SW63。
如第6圖所示，第一開關SW61可包含第一端、第二端及控制端，其中第一端可耦接於操作電路230的第一端231，且控制端可耦接於操作電路230的第一操作端23A1。
如第6圖所示，第二開關SW62可包含第一端、第二端及控制端，其中第一端可耦接於第一開關SW61的第二端，且控制端可耦接於操作電路230的第二操作端23A2。
如第6圖所示，第三開關SW63可包含第一端、第二端及控制端，其中第一端可耦接第二開關SW62的第二端，第二端可耦接於操作電路230的第二端232，且控制端可耦接於第二開關SW62的控制端。相較於第3圖，第三開關SW63的設置可減少操作電路230崩潰(Breakdown)的風險。
如第2圖及第6圖所示，於第一轉態期間T內，例如在預定時間TD內(如脈衝P之內)，第一操作訊號SX1可具有第一操作準位，從而導通第一開關SW61，且第二操作訊號可具有第一操作準位，從而導通第二開關SW62及第三開關SW63。舉例而言，第一操作準位可為第一參考訊號VR1的準位，例如正準位。
當第一開關SW61、第二開關SW62及第三開關SW63被導通，操作電路230可提供放電路徑，釋放第1圖及第3圖所示的正電荷PC，從而避免錯誤地抬高輸出訊號SO之準位。因此，可避免輸出訊號SO之準位過高。反之，在預定時間TD外(如脈衝P之前與之後)，當輸出訊號SO之準位已轉為第二輸出準位LO2，第一開關SW61、第二開關SW62及第三開關SW63可被截止，放電路徑則被關閉。
舉例而言，參見第2圖及第6圖，第6圖之第一操作訊號SX1及第二操作訊號SX2的準位，可如第3表所述。
Figure 111143672-A0305-02-0012-4
第7圖為另一實施例中，第1圖及第3圖之準位轉態電路130的示意圖。相較於第3圖，如第7圖所示，準位轉態電路130可另包含第四端134，耦接於第二參考端，以接收第二參考訊號VR2。
相較於第3圖，如第7圖所示，操作電路230可另包含第三端233，耦接於準位轉態電路130的第四端134。
如第7圖所示，轉換電路220之至少一輸出端22B可包含第一輸出端22B1、第二輸出端22B2及第三輸出端22B3。第一輸出端22B1可根據脈波訊號SP輸出第一操作訊號SX1。第二輸出端22B2可根據脈波訊號SP輸出第二操作訊號SX2。第三輸出端22B3可根據脈波訊號SP輸出第三操作訊號SX3。
如第7圖所示，操作電路230之至少一操作端23A可包含第一操作端23A1、第二操作端23A2及第三操作端23A3。第一操作端23A1可耦接於轉換電路220的第一輸出端22B1，用以接收第一操作訊號SX1。第二操作端23A2可耦接於轉換電路220的第二輸出端22B2，用以接收第二操作訊號SX2。第三操作端23A3可耦接於轉換電路220的第三輸出端22B3，用以接收第三操作訊號SX3。
如第7圖所示，操作電路230可另包含第一開關SW71、第二開關 SW72、第三開關SW73及第四開關SW74。
如第7圖所示，第一開關SW71可包含第一端、第二端及控制端，其中第一端可耦接於操作電路230的第一端231，且控制端可耦接於操作電路230的第一操作端23A1。
如第7圖所示，第二開關SW72可包含第一端、第二端及控制端，其中第一端可耦接於第一開關SW71的第二端，且控制端可耦接於操作電路230的第二操作端23A2。
如第7圖所示，第三開關SW73可包含第一端、第二端及控制端，其中第一端可耦接於第二開關SW72的第二端，第二端可耦接於操作電路230的第二端232，且控制端可耦接於第二開關SW72的控制端。
如第7圖所示，第四開關SW74可包含第一端、第二端及控制端，其中第一端可耦接於第二開關SW72的第二端，第二端可耦接於操作電路230的第三端233，且控制端可耦接於操作電路230的第三操作端23A3。相較於第3圖，第三開關SW73與第四開關SW74的設置可減少操作電路230崩潰(Breakdown)的風險。
如第2圖及第7圖所示，於第一轉態期間T內，例如在預定時間TD內，第一操作訊號SX1可具有第一操作準位，從而導通第一開關SW71。第二操作訊號SX2可具有第一操作準位，從而導通第二開關SW72及第三開關SW73。第三操作訊號SX3可具有第二操作準位，從而截止第四開關SW74。舉例而言，第二操作準位可為第二參考訊號VR2的準位，例如負準位。
當第一開關SW71、第二開關SW72及第三開關SW73被導通，操作電路230可提供放電路徑，釋放第1圖及第3圖所示的正電荷PC，從而避免錯誤地抬高輸出訊號SO之準位。因此，可避免輸出訊號SO之準位過高。
反之，在預定時間TD外(如脈衝P之前與之後)，當輸出訊號SO之準 位已轉為第二輸出準位LO2，第一開關SW71、第二開關SW72及第三開關SW73可被截止，第四開關SW74可被導通，放電路徑則被關閉。
舉例而言，參見第2圖及第7圖，第7圖之第一操作訊號SX1、第二操作訊號SX2及第三操作訊號SX3的準位，可如第4表所述。
Figure 111143672-A0305-02-0014-5
舉例而言，第7圖之中第一開關SW71、第二開關SW72、第三開關SW73及第四開關SW74之每一者可包含N型電晶體。因此，當開關的控制端的電壓為低準位，可截止開關；而當開關的控制端的電壓為高準位，可導通開關。
如第4圖至第7圖所述，轉換電路220輸出的操作訊號可具有第一參考訊號VR1、第二參考訊號VR2及/或第三參考訊號VR3的準位。因此，轉換電路220可耦接於第一參考端、第二參考端及/或第三參考端，從而接收第一參考訊號VR1、第二參考訊號VR2及/或第三參考訊號VR3。在一實施例中，操作電路230可另設置端點，以耦接到轉換電路220，以使轉換電路220接收參考訊號。
舉例而言，如第7圖所示，轉換電路220可耦接於操作電路230的第二端132及第四端134，以接收第二參考訊號VR2及第三參考訊號VR3。操作電路130可另包含第五端135，耦接於第一參考端，且轉換電路220可耦接於操作電路130的第五端135，以接收第一參考訊號VR1。第7圖僅為舉例，實施例不限於此。
第8圖為實施例中，第1圖及第3圖之訊號的波形圖。如第8圖所示，於第二轉態期間T2內，輸入訊號SI可由第二輸入準位LI2轉態至第一輸入準位LI1。
舉例而言，第二轉態期間T2可先於第2圖所示的第一轉態期間T，或後於第一轉態期間T。
如第8圖所示，第1圖及第3圖之準位轉態電路130可用以將輸出訊號SO由第二輸出準位LO2轉態至第四輸出準位LO4，再將輸出訊號SO由第四輸出準位LO4轉態至第一輸出準位LO1。
其中，第四輸出準位LO4可介於第一輸出準位LO1與第二輸出準位LO2之間。根據實施例，第四輸出準位LO4可與第2圖所述的第三輸出準位LO3相同、或不相同。
第9圖為實施例中，第3圖之驅動電路110的示意圖。第9圖僅為舉例，實施例不限於此。如第9圖所示，驅動電路110可包含電位轉換器(level shifter)115、開關SW91、開關SW92、開關SW93及開關SW94。電位轉換器115可用以將輸入訊號SI的準位轉換(shift)為一或多個相同或不同準位的控制訊號。在一實施例中，電位轉換器115可使用習知的電路設計。
電位轉換器115、開關SW91、開關SW92、開關SW93及開關SW94之間的耦接方式可如第9圖所示。
舉例而言，開關SW91及開關SW92可包含P型電晶體，故可由低準位 的訊號導通，且開關SW93及開關SW94可包含N型電晶體，故可由高準位的訊號導通。
電位轉換器115可根據輸入訊號SI，輸出控制訊號S111至開關SW91，且輸出控制訊號S112至開關SW94。開關SW92及開關SW93的控制端可耦接於第三參考端以接收第三參考訊號VR3。
如第9圖所示，當輸入訊號SI由第一輸入準位LI1轉態至第二輸入準位LI2時，電位轉換器115可將控制訊號S111由第三參考訊號VR3的準位轉態為第一參考訊號VR1的準位，及將控制訊號S112由第二參考訊號VR2的準位轉態為第三參考訊號VR3的準位。
舉例而言，若第一參考訊號VR1、第二參考訊號VR2及第三參考訊號VR3分別具有正準位、負準位及地端準位，則輸出訊號SO的準位可由高準位轉態為低準位，例如由第一輸出準位LO1轉態至第二輸出準位LO2，如第9圖所示。
綜上所述，使用實施例提供的開關裝置，如第1圖及第3圖至第7圖所示，於驅動電路110提供具有負電壓的輸出訊號SO時，操作電路230可提供放電路徑，釋放正電荷PC，從而避免錯誤地拉抬輸出訊號SO的電壓，因此，可有效減少開關電路120之錯誤操作，而有助於處理本領域的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:開關裝置
110:驅動電路
111,131:第一端
112,132:第二端
11A:輸入端
11B:輸出端
120:開關電路
12C:控制端
130:準位轉態電路
133:第三端
PC:正電荷
SI:輸入訊號
SO:輸出訊號
VR1:第一參考訊號
VR2:第二參考訊號
VR3:第三參考訊號

Claims (20)

  1. 一種開關裝置，包含：一驅動電路，包含一輸入端用以接收一輸入訊號，一輸出端用以輸出一輸出訊號，一第一端耦接於一第一參考端，及一第二端耦接於一第二參考端；一開關電路，包含一控制端用以接收該輸出訊號；及一準位轉態電路，包含一第一端用以接收該輸出訊號，一第二端耦接於一第三參考端，及一第三端用以接收該輸入訊號；其中，於一第一轉態(transition)期間內，該輸入訊號由一第一輸入準位轉態至一第二輸入準位，該準位轉態電路將該輸出訊號由一第一輸出準位轉態至一第三輸出準位，其中該第三輸出準位介於該第一輸出準位與一第二輸出準位之間。
  2. 如請求項1所述的開關裝置，其中該第三參考端用以接收一第三參考訊號，該輸出訊號的該第三輸出準位是根據該第三參考訊號的準位而決定。
  3. 如請求項1所述的開關裝置，其中於該第一轉態期間內，該準位轉態電路在一預定時間內將該輸出訊號由該第一輸出準位轉態至該第三輸出準位。
  4. 如請求項3所述的開關裝置，其中該預定時間為20奈秒至30奈秒。
  5. 如請求項3所述的開關裝置，其中該開關裝置另包含一控制開 關，該驅動電路的該第二端透過該控制開關耦接於該第二參考端；其中在該預定時間內，該控制開關用以根據一控制訊號而被截止。
  6. 如請求項3所述的開關裝置，其中：於該第一轉態期間內，且在該預定時間之前，該驅動電路用以根據該輸入訊號的該第一輸入準位輸出具有該第一輸出準位的該輸出訊號；於該第一轉態期間內，且當該輸出訊號由該第一輸出準位轉態至該第三輸出準位後，該驅動電路用以根據該輸入訊號的該第二輸入準位輸出具有該第二輸出準位的該輸出訊號。
  7. 如請求項3所述的開關裝置，其中該準位轉態電路另包含：一脈波產生電路，包含一輸入端耦接於該準位轉態電路的該第三端，及一輸出端用以輸出一脈波訊號；一轉換電路，包含一輸入端用以接收該脈波訊號，及一第一輸出端用以根據該脈波訊號輸出一第一操作訊號；及一操作電路，包含一第一端耦接於該準位轉態電路的該第一端，一第二端耦接於該準位轉態電路的該第二端，及一第一操作端耦接於該轉換電路的該第一輸出端，用以接收該第一操作訊號；其中該脈波訊號與該預定時間有關。
  8. 如請求項7所述的開關裝置，其中該脈波產生電路用以於偵測到該輸入訊號由該第一輸入準位轉態至該第二輸入準位時，產生該脈波訊號。
  9. 如請求項7所述的開關裝置，其中該操作電路包含： 一第一開關，包含一第一端耦接於該操作電路的該第一端，一第二端耦接於該操作電路的該第二端，及一控制端耦接於該操作電路的該第一操作端。
  10. 如請求項9所述的開關裝置，其中在該預定時間內，該第一操作訊號具有一第一操作準位，從而導通該第一開關。
  11. 如請求項7所述的開關裝置，其中：該轉換電路另包含：一第二輸出端，用以根據該脈波訊號輸出一第二操作訊號；該操作電路另包含：一第二操作端，耦接於該轉換電路的該第二輸出端，用以接收該第二操作訊號；一第一開關，包含一第一端耦接於該操作電路的該第一端，一第二端，及一控制端耦接於該操作電路的該第一操作端；及一第二開關，包含一第一端耦接於該第一開關的該第二端，一第二端耦接於該操作電路的該第二端，及一控制端耦接於該操作電路的該第二操作端。
  12. 如請求項11所述的開關裝置，其中在該預定時間內，該第一操作訊號具有一第一操作準位，從而導通該第一開關；且該第二操作訊號具有該第一操作準位，從而導通該第二開關。
  13. 如請求項7所述的開關裝置，其中： 該轉換電路另包含：一第二輸出端，用以根據該脈波訊號輸出一第二操作訊號；該操作電路另包含：一第二操作端，耦接於該轉換電路的該第二輸出端，用以接收該第二操作訊號；一第一開關，包含一第一端耦接於該操作電路的該第一端，一第二端，及一控制端耦接於該操作電路的該第一操作端；一第二開關，包含一第一端耦接於該第一開關的該第二端，一第二端，及一控制端耦接於該操作電路的該第二操作端；及一第三開關，包含一第一端耦接該第二開關的該第二端，一第二端耦接於該操作電路的該第二端，及一控制端耦接於該第二開關的該控制端。
  14. 如請求項13所述的開關裝置，其中在該預定時間內，該第一操作訊號具有一第一操作準位，從而導通該第一開關；且該第二操作訊號具有該第一操作準位，從而導通該第二開關及該第三開關。
  15. 如請求項7所述的開關裝置，其中：該準位轉態電路另包含：一第四端，耦接於該第二參考端；該轉換電路另包含：一第二輸出端，用以根據該脈波訊號輸出一第二操作訊號；及一第三輸出端，用以根據該脈波訊號輸出一第三操作訊號；該操作電路另包含：一第三端，耦接於該準位轉態電路的該第四端； 一第二操作端，耦接於該轉換電路的該第二輸出端，用以接收該第二操作訊號；一第三操作端，耦接於該轉換電路的該第三輸出端，用以接收該第三操作訊號；一第一開關，包含一第一端耦接於該操作電路的該第一端，一第二端，及一控制端耦接於該操作電路的該第一操作端；一第二開關，包含一第一端耦接於該第一開關的該第二端，一第二端，及一控制端耦接於該操作電路的該第二操作端；一第三開關，包含一第一端耦接於該第二開關的該第二端，一第二端耦接於該操作電路的該第二端，及一控制端耦接於該第二開關的該控制端；及一第四開關，包含一第一端耦接於該第二開關的該第二端，一第二端耦接於該操作電路的該第三端，及一控制端耦接於該操作電路的該第三操作端。
  16. 如請求項15所述的開關裝置，其中在該預定時間內，該第一操作訊號具有一第一操作準位，從而導通該第一開關；該第二操作訊號具有該第一操作準位，從而導通該第二開關及該第三開關；且該第三操作訊號具有一第二操作準位，從而截止該第四開關。
  17. 如請求項15所述的開關裝置，其中該第一開關、該第二開關、該第三開關及該第四開關之每一者包含一N型電晶體。
  18. 如請求項1所述的開關裝置，其中該第一參考端用以接收一第一參考訊號，該輸出訊號的該第一輸出準位是根據該第一參考訊號的準位而決定。
  19. 如請求項1所述的開關裝置，其中該第二參考端用以接收一第二參考訊號，該輸出訊號的該第二輸出準位是根據該第二參考訊號的準位而決定。
  20. 如請求項1所述的開關裝置，其中於一第二轉態期間內，該輸入訊號由該第二輸入準位轉態至該第一輸入準位，該準位轉態電路用以將該輸出訊號由該第二輸出準位轉態至一第四輸出準位，其中該第四輸出準位介於該第一輸出準位與該第二輸出準位之間。
TW111143672A 2022-11-16 2022-11-16 開關裝置 TWI852168B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111143672A TWI852168B (zh) 2022-11-16 2022-11-16 開關裝置
CN202211676256.5A CN118054779A (zh) 2022-11-16 2022-12-26 开关装置
US18/089,580 US20240162814A1 (en) 2022-11-16 2022-12-28 Switch device capable of providing a discharge path according to signal level of an input signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111143672A TWI852168B (zh) 2022-11-16 2022-11-16 開關裝置

Publications (2)

Publication Number Publication Date
TW202423054A TW202423054A (zh) 2024-06-01
TWI852168B true TWI852168B (zh) 2024-08-11

Family

ID=91027544

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111143672A TWI852168B (zh) 2022-11-16 2022-11-16 開關裝置

Country Status (3)

Country Link
US (1) US20240162814A1 (zh)
CN (1) CN118054779A (zh)
TW (1) TWI852168B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201044782A (en) * 2009-06-15 2010-12-16 Univ Nat Taipei Technology Driving circuit of switch
TWI348270B (en) * 2008-05-21 2011-09-01 Niko Semiconductor Co Ltd A negative voltage switching apparatus
US8963576B2 (en) * 2012-10-19 2015-02-24 Cree, Inc. Increased transition speed switching device driver
TWI575872B (zh) * 2012-02-29 2017-03-21 Sii Semiconductor Corp Switch circuit
US10523194B2 (en) * 2017-09-27 2019-12-31 Apple Inc. Low leakage power switch

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940002859B1 (ko) * 1991-03-14 1994-04-04 삼성전자 주식회사 반도체 메모리장치에서의 워드라인 구동회로
US5680300A (en) * 1995-12-22 1997-10-21 Analog Devices, Inc. Regulated charge pump DC/DC converter
US6016281A (en) * 1997-12-17 2000-01-18 Siemens Aktiengesellschaft Memory with word line voltage control
JP3432425B2 (ja) * 1998-08-05 2003-08-04 株式会社東芝 ゲート回路
DE10026275A1 (de) * 2000-05-26 2001-12-13 Infineon Technologies Ag Verfahren zum Testen einer Vielzahl von Wortleitungen einer Halbleiterspeicheranordnung
US6535020B1 (en) * 2001-12-18 2003-03-18 Sun Microsystems, Inc. Output buffer with compensated slew rate and delay control
JP5138287B2 (ja) * 2007-06-27 2013-02-06 三菱電機株式会社 ゲート駆動装置
JP2009071956A (ja) * 2007-09-12 2009-04-02 Mitsubishi Electric Corp ゲート駆動回路
US20090167368A1 (en) * 2007-12-27 2009-07-02 Chan Hong H Pre-driver circuit having a post-boost circuit
CA2759210A1 (en) * 2009-05-11 2010-11-18 Ss Sc Ip, Llc Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor jfets
JP2013070263A (ja) * 2011-09-22 2013-04-18 Renesas Electronics Corp 電力変換回路、多相ボルテージレギュレータ、及び電力変換方法
JP5959901B2 (ja) * 2012-04-05 2016-08-02 株式会社日立製作所 半導体駆動回路および電力変換装置
JP6223938B2 (ja) * 2014-09-19 2017-11-01 株式会社東芝 ゲート制御装置、半導体装置、及び半導体装置の制御方法
JP6252561B2 (ja) * 2015-07-28 2017-12-27 トヨタ自動車株式会社 電気回路
US10511301B2 (en) * 2016-06-24 2019-12-17 Hitachi, Ltd. Gate drive circuit, power conversion apparatus, and railway vehicle
US10680601B1 (en) * 2019-01-25 2020-06-09 Infineon Technologies Ag Driver for switching insulated-gate bipolar transistors with first pull-down signal and second pull-down signal
US11258443B2 (en) * 2020-06-30 2022-02-22 Apple Inc. Fast active clamp for power converters
US11437911B2 (en) * 2020-12-22 2022-09-06 Power Integrations, Inc. Variable drive strength in response to a power converter operating condition

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI348270B (en) * 2008-05-21 2011-09-01 Niko Semiconductor Co Ltd A negative voltage switching apparatus
TW201044782A (en) * 2009-06-15 2010-12-16 Univ Nat Taipei Technology Driving circuit of switch
TWI575872B (zh) * 2012-02-29 2017-03-21 Sii Semiconductor Corp Switch circuit
US8963576B2 (en) * 2012-10-19 2015-02-24 Cree, Inc. Increased transition speed switching device driver
US10523194B2 (en) * 2017-09-27 2019-12-31 Apple Inc. Low leakage power switch

Also Published As

Publication number Publication date
US20240162814A1 (en) 2024-05-16
CN118054779A (zh) 2024-05-17
TW202423054A (zh) 2024-06-01

Similar Documents

Publication Publication Date Title
US5723986A (en) Level shifting circuit
US20160036441A1 (en) Output Signal Generation Circuitry for Converting an Input Signal From a Source Voltage Domain Into an Output Signal for a Destination Voltage Domain
CN110875736B (zh) 低功耗负压电平移位器
JP2006101490A (ja) 駆動回路
US20080054982A1 (en) Low power level shifter and method thereof
US20180351556A1 (en) Level shifter
US6259299B1 (en) CMOS level shift circuit for integrated circuits
JP4731333B2 (ja) レベルシフト回路
TWI852168B (zh) 開關裝置
JP2006054886A (ja) ロー漏洩電流を持つレベルシフタ
US7816969B2 (en) Level shifter circuit
JP4119062B2 (ja) 終端回路
US5272389A (en) Level shifter circuit
US7282981B2 (en) Level conversion circuit with improved margin of level shift operation and level shifting delays
US20050012522A1 (en) High-to-low level shifter
JP3962383B2 (ja) 電圧シフト回路
US7777712B2 (en) Level shift circuit and display using same
WO2011148446A1 (ja) レベルシフタおよびそれを備えた半導体集積回路
US5424658A (en) Bipolar ECL to inverted CMOS level translator
US20060033549A1 (en) Level shifter
US12119816B2 (en) Semiconductor device and semiconductor device control method
CN111277261A (zh) 一种电平转换电路
KR100466540B1 (ko) 입출력 포트 회로
US10418998B1 (en) Level shifter circuit and method thereof
CN115085713B (zh) 模拟开关电路